JP6737085B2 - 画像形成装置、画像形成装置の制御方法、およびプログラム - Google Patents

画像形成装置、画像形成装置の制御方法、およびプログラム Download PDF

Info

Publication number
JP6737085B2
JP6737085B2 JP2016173296A JP2016173296A JP6737085B2 JP 6737085 B2 JP6737085 B2 JP 6737085B2 JP 2016173296 A JP2016173296 A JP 2016173296A JP 2016173296 A JP2016173296 A JP 2016173296A JP 6737085 B2 JP6737085 B2 JP 6737085B2
Authority
JP
Japan
Prior art keywords
main cpu
forming apparatus
image forming
power supply
sub cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016173296A
Other languages
English (en)
Other versions
JP2018039140A (ja
Inventor
伊藤　裕康
伊藤　　裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2016173296A priority Critical patent/JP6737085B2/ja
Priority to US15/685,020 priority patent/US10148839B2/en
Publication of JP2018039140A publication Critical patent/JP2018039140A/ja
Application granted granted Critical
Publication of JP6737085B2 publication Critical patent/JP6737085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888—Control thereof
    • H04N1/00891—Switching on or off, e.g. for saving power when not in use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00904—Arrangements for supplying power to different circuits or for supplying power at different levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Facsimiles In General (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、ＭＦＰ（マルチ・ファンクション・ペリフェラル（Multi-Functional Peripheral））などの画像形成装置およびそれに関連する技術に関する。
ＭＦＰの主電源をオン（ＯＮ）状態にする際に、ＭＦＰの機能をユーザが短時間で使用できるようにする高速起動技術（ハイバーネーション起動技術などとも称される）が存在する（特許文献１，２等参照）。
当該高速起動技術では、主電源スイッチのオフ操作に応答して直ちに電源供給を停止するのではなく、当該オフ操作後においても電源供給を継続する期間（電力供給継続期間）が設けられ、当該期間内に装置状態情報（退避対象情報とも称される）を格納する処理が行われる。より詳細には、主電源スイッチが次回オン状態にされたときに備えて、主電源スイッチがオフ（ＯＦＦ）状態にされた時点等での装置状態情報（コントローラのＲＡＭ内のデータ、および各処理部のレジスタ内の格納データ等）を不揮発性記憶部に記憶する処理（スナップショットデータ取得処理とも称する）が行われる。そして、当該スナップショットデータ取得処理が終了すると、ＣＰＵからの指令に基づいて画像形成装置に対する電力供給が停止される。その後、主電源スイッチが次回オン状態にされたときには、直前の当該スナップショットデータ取得処理で取得された装置状態情報（スナップショットデータ）が用いられて起動処理（高速起動処理）が実行される。これによれば、ＭＦＰは、起動状態（詳細には、ジョブを実行することが可能な状態（レディ状態））へと、高速に到達（復帰）することが可能である。
特開２０１３−２２２３９４号公報 特開２０１３−２０６０６号公報 特開２００３−１５７８０号公報
このような高速起動技術において、主電源スイッチのオフ操作に応答してスナップショットデータ取得処理等が行われる際に、仮にＣＰＵが暴走するなどの事態が生じた場合には、当該ＣＰＵから電源オフ指令を送出することができずに、画像形成装置に対する電力供給を停止できなくなる恐れがある。
これに対して、特許文献３には、電源スイッチを所定時間（第１の時間（２秒〜５秒））に亘って継続押下して電源停止信号を出力した後、さらに所定の時間（第２の時間（７秒〜１５秒））が経過してもファームウエアから電源停止信号が出力されない場合には、電子機器の電源を強制的にオフする技術が記載されている。
しかしながら、特許文献３の技術では、電源スイッチを所定時間（第１の時間）に亘って継続押下した後、さらに所定時間（第２の時間（７秒〜１５秒））が経過したか否かを単純に判断しているのみである。謂わば、電源オフ操作からの時間経過要素のみでＣＰＵの異常状態の発生を推測しているに過ぎない。そのため、たとえば、ＣＰＵが実際には暴走しておらずＣＰＵの処理が若干遅れているに過ぎない場合にも、電子機器の電源が強制的にオフされている可能性もある。このように、特許文献３の技術には、改善の余地が有る。
そこで、主電源スイッチに関するオフ操作の後にさらに所定の処理が実行される場合において、画像形成装置の電源をより適切にオフすることが可能な技術を提供することを課題とする。
上記課題を解決すべく、請求項１の発明は、画像形成装置であって、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記サブＣＰＵは、前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、前記所定の条件は、前記オフ操作後において前記メインＣＰＵと前記画像形成装置内の所定のデバイスとの間での通信インターフェイスが一定期間に亘って動作していないこと、を含むことを特徴とする。
請求項２の発明は、画像形成装置であって、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記サブＣＰＵは、前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、前記所定の条件は、前記オフ操作後において前記サブＣＰＵから前記メインＣＰＵへのアライブ確認用通信要求に対する応答が一定期間内に前記メインＣＰＵから返ってこないこと、を含むことを特徴とする。
請求項３の発明は、画像形成装置であって、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記サブＣＰＵは、前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、前記メインＣＰＵは、前記所定の処理において、正常時には前記画像形成装置の複数のデバイスに対する電力供給を所定の順序に従って停止させ、前記所定の条件は、所定の制御リストに規定された前記複数のデバイスに関する電源オフ順序に従わない電源オフ動作が前記サブＣＰＵによって検出されること、を含むことを特徴とする。
請求項４の発明は、請求項３の発明に係る画像形成装置において、前記サブＣＰＵは、前記複数のデバイスに関する電源オフ順序を規定した前記所定の制御リストを、前記メインＣＰＵから前記オフ操作の前に予め受信しておくことを特徴とする。
請求項５の発明は、画像形成装置であって、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記サブＣＰＵは、前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、前記サブＣＰＵは、前記所定の条件に加えて、前記メインＣＰＵの状態に関する前記メインＣＰＵから前記サブＣＰＵへの通知に基づき前記メインＣＰＵが電源オン状態を有すると判定される旨の条件もが成立するときに、前記強制オフ制御を実行することを特徴とする。

請求項６の発明は、画像形成装置であって、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記サブＣＰＵは、前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、前記サブＣＰＵは、前記所定の条件の成立に基づき前記強制オフ制御を実行させるべき旨を決定した後に、前記メインＣＰＵにアライブ確認用の通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、前記強制オフ制御を実行することを特徴とする。
請求項７の発明は、画像形成装置であって、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記サブＣＰＵは、前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、前記サブＣＰＵは、前記所定の条件の充足性に拘わらず、前記オフ操作後の所定の期間であって、通常の終了処理に要する時間よりも長い期間として設定された所定の期間が経過しても前記画像形成装置に対する電力供給が停止されていないときには、前記強制オフ制御を実行することを特徴とする。
請求項８の発明は、画像形成装置の制御方法であって、前記画像形成装置は、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記制御方法は、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を備え、前記所定の条件は、前記オフ操作後において前記メインＣＰＵと前記画像形成装置内の所定のデバイスとの間での通信インターフェイスが一定期間に亘って動作していないこと、を含むことを特徴とする。
請求項９の発明は、画像形成装置の制御方法であって、前記画像形成装置は、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記制御方法は、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を備え、前記所定の条件は、前記オフ操作後において前記サブＣＰＵから前記メインＣＰＵへのアライブ確認用通信要求に対する応答が一定期間内に前記メインＣＰＵから返ってこないこと、を含むことを特徴とする。
請求項１０の発明は、画像形成装置の制御方法であって、前記画像形成装置は、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記制御方法は、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を備え、前記メインＣＰＵは、前記所定の処理において、正常時には前記画像形成装置の複数のデバイスに対する電力供給を所定の順序に従って停止させ、前記所定の条件は、所定の制御リストに規定された前記複数のデバイスに関する電源オフ順序に従わない電源オフ動作が前記サブＣＰＵによって検出されること、を含むことを特徴とする。
請求項１１の発明は、請求項１０の発明に係る制御方法において、ステップｃ）前記複数のデバイスに関する電源オフ順序を規定した前記所定の制御リストを、前記サブＣＰＵが前記メインＣＰＵから前記オフ操作の前に予め受信しておくステップ、をさらに備えることを特徴とする。
請求項１２の発明は、画像形成装置の制御方法であって、前記画像形成装置は、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記制御方法は、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を備え、前記サブＣＰＵは、前記所定の条件に加えて、前記メインＣＰＵの状態に関する前記メインＣＰＵから前記サブＣＰＵへの通知に基づき前記メインＣＰＵが電源オン状態を有すると判定される旨の条件もが成立するときに、前記強制オフ制御を実行することを特徴とする。
請求項１３の発明は、画像形成装置の制御方法であって、前記画像形成装置は、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記制御方法は、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を備え、前記サブＣＰＵは、前記所定の条件の成立に基づき前記強制オフ制御を実行させるべき旨を決定した後に、前記メインＣＰＵにアライブ確認用の通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、前記強制オフ制御を実行することを特徴とする。
請求項１４の発明は、画像形成装置の制御方法であって、前記画像形成装置は、前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備え、前記制御方法は、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を備え、前記サブＣＰＵは、前記所定の条件の充足性に拘わらず、前記オフ操作後の所定の期間であって、通常の終了処理に要する時間よりも長い期間として設定された所定の期間が経過しても前記画像形成装置に対する電力供給が停止されていないときには、前記強制オフ制御を実行することを特徴とする。
請求項１５の発明は、画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備える画像形成装置を制御するプログラムであって、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を前記画像形成装置に実行させるためのプログラムであり、前記所定の条件は、前記オフ操作後において前記メインＣＰＵと前記画像形成装置内の所定のデバイスとの間での通信インターフェイスが一定期間に亘って動作していないこと、を含むことを特徴とする。
請求項１６の発明は、画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備える画像形成装置を制御するプログラムであって、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を前記画像形成装置に実行させるためのプログラムであり、前記所定の条件は、前記オフ操作後において前記サブＣＰＵから前記メインＣＰＵへのアライブ確認用通信要求に対する応答が一定期間内に前記メインＣＰＵから返ってこないこと、を含むことを特徴とする。
請求項１７の発明は、画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備える画像形成装置を制御するプログラムであって、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を前記画像形成装置に実行させるためのプログラムであり、前記メインＣＰＵは、前記所定の処理において、正常時には前記画像形成装置の複数のデバイスに対する電力供給を所定の順序に従って停止させ、前記所定の条件は、所定の制御リストに規定された前記複数のデバイスに関する電源オフ順序に従わない電源オフ動作が前記サブＣＰＵによって検出されること、を含むことを特徴とする。
請求項１８の発明は、請求項１７の発明に係るプログラムにおいて、ステップｃ）前記複数のデバイスに関する電源オフ順序を規定した前記所定の制御リストを、前記サブＣＰＵが前記メインＣＰＵから前記オフ操作の前に予め受信しておくステップ、をさらに前記画像形成装置に実行させることを特徴とする。
請求項１９の発明は、画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備える画像形成装置を制御するプログラムであって、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を前記画像形成装置に実行させるためのプログラムであり、前記サブＣＰＵは、前記所定の条件に加えて、前記メインＣＰＵの状態に関する前記メインＣＰＵから前記サブＣＰＵへの通知に基づき前記メインＣＰＵが電源オン状態を有すると判定される旨の条件もが成立するときに、前記強制オフ制御を実行することを特徴とする。
請求項２０の発明は、画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備える画像形成装置を制御するプログラムであって、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を前記画像形成装置に実行させるためのプログラムであり、前記サブＣＰＵは、前記所定の条件の成立に基づき前記強制オフ制御を実行させるべき旨を決定した後に、前記メインＣＰＵにアライブ確認用の通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、前記強制オフ制御を実行することを特徴とする。
請求項２１の発明は、画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、を備える画像形成装置を制御するプログラムであって、ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、を前記画像形成装置に実行させるためのプログラムであり、前記サブＣＰＵは、前記所定の条件の充足性に拘わらず、前記オフ操作後の所定の期間であって、通常の終了処理に要する時間よりも長い期間として設定された所定の期間が経過しても前記画像形成装置に対する電力供給が停止されていないときには、前記強制オフ制御を実行することを特徴とする。
請求項１〜請求項２１に記載の発明によれば、主電源スイッチに関するオフ操作の後にさらに所定の処理が実行される場合において、画像形成装置の電源をより適切にオフすることが可能である。
ＭＦＰ（画像形成装置）の機能ブロックを示す図である。 ＭＦＰの外観図である。 システムコントローラにて実現される各種機能処理部を示す図である。 電源オフ操作後の動作（前半）を示す概念図である。 電源オフ操作後の動作（後半）を示す概念図である。 電源オフ操作後のサブＣＰＵによる強制オフ動作を示す概念図である。 メインＣＰＵの動作を示すフローチャートである。 メインＣＰＵの定期通信動作を示すフローチャートである。 メインＣＰＵの動作（スリープ状態への移行時）を示すフローチャートである。 サブＣＰＵの動作を示すフローチャートである。 サブＣＰＵの動作（サブルーチン）を示すフローチャートである。 変形例に係る動作（サブルーチン）を示すフローチャートである。 第２実施形態に係るサブＣＰＵの動作を示すフローチャートである。 サブＣＰＵの動作（サブルーチン）を示すフローチャートである。 給電停止順序を規定したデータテーブル（制御リスト）を示す図である。 主電源スイッチのオフ操作後におけるＭＦＰの動作例を示す図である。 給電停止順序を規定したデータテーブル（制御リスト）を示す図である。 変形例に係る動作（サブルーチン）を示すフローチャートである。 変形例に係る動作を示すフローチャートである。 変形例に係る動作（サブルーチン）を示すフローチャートである。
以下、本発明の実施形態を図面に基づいて説明する。
＜１．第１実施形態＞
＜１−１．装置構成＞
図１は、画像形成装置１０の機能ブロックを示す図である。ここでは、画像形成装置１０として、ＭＦＰ（マルチ・ファンクション・ペリフェラル（Multi-Functional Peripheral））を例示する。また、図２は、ＭＦＰ１０の外観図である。
ＭＦＰ１０は、スキャン機能、コピー機能、ファクシミリ機能およびボックス格納機能などを備える装置（複合機とも称する）である。具体的には、ＭＦＰ１０は、図１の機能ブロック図に示すように、画像読取部２、印刷出力部３、通信部４、システムコントローラ２０、ＨＤＤ（ハードディスクドライブ）２１、操作パネル部２２、画像処理ＡＳＩＣ２３、認証装置２５および電源部３６等を備えており、これらの各部を複合的に動作させることによって、各種の機能を実現する。
画像読取部２は、ＭＦＰ１０の所定の位置に載置された原稿を光学的に読み取って（すなわちスキャンして）、当該原稿の画像データ（原稿画像あるいはスキャン画像とも称する）を生成する処理部である。この画像読取部２は、スキャン部であるとも称される。
印刷出力部３は、印刷対象に関するデータに基づいて紙などの各種の媒体に画像を印刷出力する出力部である。
通信部４は、公衆回線等を介したファクシミリ通信を行うことが可能な処理部である。さらに、通信部４は、通信ネットワークを介した通信（ネットワーク通信）を行うことも可能である。
ＨＤＤ（ハードディスクドライブ）２１は、比較的大きな容量を有する不揮発性の記憶装置（記憶部）であり、画像などの大容量データを保存することが可能である。
操作パネル部２２は、図２にも示すように、その正面側にタッチパネル２２ｂを有する操作部である。タッチパネル２２ｂは、液晶表示パネルに各種センサ等が埋め込まれて構成され、各種情報を表示するとともに操作者からの各種の操作入力を受け付けることが可能である。換言すれば、タッチパネル２２ｂは、各種の情報を表示する表示部であるとともにユーザからの操作入力を受け付ける操作入力部でもある。
画像処理ＡＳＩＣ（application specific integrated circuit）２３は、画像処理用の集積回路である。当該画像処理ＡＳＩＣ２３は、画像データに対する各種の画像処理（γ調整処理、色調整処理、画像圧縮処理等）を実行することが可能である。
認証装置２５は、ＵＳＢ接続方式等によってＭＦＰ１０の本体に接続される認証装置（ユーザ認証装置）である。認証装置２５としては、カード認証方式あるいは静脈認証方式等の各種のユーザ認証方式の装置が利用され得る。
システムコントローラ２０は、ＭＦＰ１０に内蔵され、ＭＦＰ１０を統括的に制御する制御装置である。システムコントローラ２０は、メインＣＰＵ３１および各種の半導体メモリ（ＲＡＭ３２などの揮発性メモリ、およびｅＭＭＣ（embedded Multi Media Card ）３３などの不揮発性メモリ）等を備えるコンピュータシステムとして構成される。システムコントローラ２０は、メインＣＰＵ３１において、ｅＭＭＣ３３内に格納されている所定のソフトウエアプログラム（以下、単にプログラムとも称する）を実行することによって、各種の処理部を実現する。また、当該プログラム（詳細にはプログラムモジュール群）は、通信ネットワークを経由してＭＦＰ１０にインストールされるようにしてもよい。あるいは、当該プログラムは、ＵＳＢメモリなどの可搬性の記録媒体に記録され、当該記録媒体から読み出されてＭＦＰ１０にインストールされるようにしてもよい。
具体的には、図３に示すように、システムコントローラ（メインＣＰＵ３１等）２０は、上記のプログラムの実行により、初期化処理制御部１５とスナップショット取得部１６と展開部１７とを含む各種の処理部を実現する。
初期化処理制御部１５は、ＭＦＰ１０の各デバイスの初期化処理を実行する処理部である。
スナップショット取得部１６は、スナップショット取得処理の対象処理部（たとえば、ＭＦＰ１０に現在接続されているデバイス（オプション構成に係るデバイス）をも含む全接続デバイス）に関する装置利用情報（装置１０（そのデバイスを含む）にて利用される情報）をスナップショットデータとして取得する処理部である。スナップショット取得部１６は、ＭＦＰ１０の各部に関する装置利用情報を「スナップショットデータ」としてｅＭＭＣ３３に記憶（退避）する。なお、当該装置利用情報は、退避処理の対象情報であることから、退避対象情報とも称される。
展開部１７は、必要に応じて初期化処理制御部１５等と協働して、高速起動処理を実行する。たとえば、展開部１７は、ＭＦＰ１０の電源オフ操作が行われた後の次の電源オン操作時等において、当該電源オフ操作直後のスナップショット取得処理で取得されていたスナップショットデータを当該ＭＦＰ１０にて展開する。当該スナップショットデータを利用することによって、ＭＦＰ１０を高速に起動することが可能である。
また、ＭＦＰ１０には、主電源スイッチ３９も設けられている。主電源スイッチ３９（電源スイッチ）は、ＭＦＰ１０のオン（ＯＮ）状態とオフ（ＯＦＦ）状態とを切り換えるためのスイッチである。主電源スイッチ３９としては、たとえば、シーソー式のスイッチが利用される。また、主電源スイッチ３９は、たとえば、誤操作防止等のため、開閉可能なカバー部材で覆われたＭＦＰ１０の本体部（当該カバー部材の内側）に設けられている。
電源部３６は、ＡＣ−ＤＣ変換部（不図示）を有しており、ＡＣ−ＤＣ変換部を用いて、ＡＣ電源からの電力（直流変換された後の電力）をＭＦＰ１０の各部（メインＣＰＵ３１、ＲＡＭ３２、ｅＭＭＣ３３、サブＣＰＵ４０、およびその他の処理部２１，２２，２３，２５，２，３，４等）に供給することが可能である。また、当該電源部３６は、電源リレー３７と電力制御ＩＣ３８とを有している。電源リレー３７（電磁リレー等）は、電力制御ＩＣ３８に対する電力供給のオン／オフを切り換える。電力制御ＩＣ３８は、ＭＦＰ１０の各部への電力供給を制御するＩＣであり、電源リレー３７から供給された電力を用いてＭＦＰ１０の各部への電力供給を制御する。電源リレー３７のオフ動作によって電力制御ＩＣ３８への電力供給が停止されると、電力制御ＩＣ３８からＭＦＰ１０内の各部への電力供給は一斉に停止される。電源部３６は、メインＣＰＵ３１およびサブＣＰＵ４０（次述）等と協働して、ＭＦＰ１０の各部への電力供給を制御する。
また、ＭＦＰ１０には、サブＣＰＵ４０も設けられている。ＭＦＰ１０の非停止状態（レディ状態およびスリープ状態等を含む）においては、サブＣＰＵ４０に対しては常に電力が供給されており（サブＣＰＵ４０は電源オン状態で動作しており）、サブＣＰＵ４０は各種の動作（監視処理および判断処理等）を実行することが可能である。たとえば、サブＣＰＵ４０は、メインＣＰＵ３１の動作状態および主電源スイッチ３９の操作状態を監視することが可能であるとともに、電源部３６等と協働して、ＭＦＰ１０の各部への電力供給を制御することが可能である。
サブＣＰＵ４０は、その管理化の所定の記憶部（不図示）に格納されている所定のプログラムを実行することによって、各種の処理部（電源制御部等）を実現する。当該電源制御部は、電源部３６と協働してＭＦＰ１０における電力供給動作を制御する。また、当該プログラム（詳細にはプログラムモジュール群）は、通信ネットワークを経由してＭＦＰ１０にインストールされるようにしてもよい。あるいは、当該プログラムは、ＵＳＢメモリなどの可搬性の記録媒体に記録され、当該記録媒体から読み出されてＭＦＰ１０にインストールされるようにしてもよい。
＜１−２．動作＞
＜ＭＦＰの状態（レディー状態および省電力状態等）＞
ＭＦＰ１０は、少なくとも３つの状態（装置状態）Ｑ０，Ｑ１，Ｑ２を有する。
状態Ｑ０は、完全に停止した状態であり、停止状態（あるいはオフ状態）とも称する。
一方、状態Ｑ１は、通常の起動状態であり各種の処理を待機する状態（待機状態）である。当該待機状態Ｑ１は、ＭＦＰ１０の各機能を使用可能な状態、換言すれば、ジョブを実行することが可能な状態（ジョブの実行準備が完了している状態）であり、レディ（ＲＥＡＤＹ）状態であるとも表現される。
他の１つの状態Ｑ２は、待機状態（レディ状態）Ｑ１よりもよりもその消費電力を低減した非停止状態であり、「省電力状態」であるとも表現される。当該省電力状態Ｑ２は、スリープ（ＳＬＥＥＰ）状態であるとも表現される。スリープ状態Ｑ２は、ＭＦＰ１０の幾つかのデバイス（処理回路）に対する給電を停止あるいは抑制すること等によって実現される。
また、この実施形態では、スリープ状態Ｑ２は、その省電力の程度に応じて、複数の状態に区分される。具体的には、第１のスリープ状態Ｑ２１（「省電力状態１」とも称する）と第２のスリープ状態Ｑ２２（「省電力状態２」とも称する）との２つの状態に区分されるい。第２のスリープ状態Ｑ２２での消費電力は、第１のスリープ状態Ｑ１１での消費電力よりも少なく、第２のスリープ状態Ｑ２２での消費電力は、比較的高い省電力効果を得ることが可能である。具体的には、第１のスリープ状態Ｑ２１は、メインＣＰＵ３１に対する給電が継続されているスリープ状態であり、第２のスリープ状態Ｑ２２は、メインＣＰＵ３１に対する給電も停止されているスリープ状態である。換言すれば、第１のスリープ状態Ｑ２１においてはメインＣＰＵ３１は電源オン状態を有し、第２のスリープ状態Ｑ２２においてはメインＣＰＵ３１は電源オフ状態を有する。
＜レディ状態からの電源オフ操作＞
図４は、通常動作における電力制御動作を示す概念図である。図４に示されるように、ＭＦＰ１０がレディ状態Ｑ１を有する状態においては、サブＣＰＵ４０が主電源スイッチ３９のオフ操作およびオン操作を検出し、その検出結果をメインＣＰＵ３１に通知する。たとえば、サブＣＰＵ４０が主電源スイッチ３９のオフ操作を検出すると、サブＣＰＵ４０は、オフ操作を検出した旨をメインＣＰＵ３１に通知する。メインＣＰＵ３１は、電源部３６と協働して、ＭＦＰ１０の各部に対する電力供給を制御する。
ＭＦＰ１０がレディ状態Ｑ１を有する状態で、主電源スイッチ３９に関するオフ（ＯＦＦ）操作が行われる際には、メインＣＰＵ３１は、当該オフ操作に応答して所定の処理（スナップショットデータ取得処理等）を開始する。
そして、当該スナップショットデータ取得処理が完了すると、電源部３６は、メインＣＰＵ３１等を含む各部に対する給電を徐々に停止する。より詳細には、メインＣＰＵ３１は、デバイス単位での電源制御に関するコマンド（電源制御コマンド）を順次にサブＣＰＵ４０に送信し、サブＣＰＵ４０は当該電源制御コマンドに基づく給電停止処理を電源部３６と協働して実行する。換言すれば、メインＣＰＵ３１からの指令に応答して、デバイス単位での給電停止処理が実行される。
さらに、最後は、図５に示すように、メインＣＰＵ３１は、サブＣＰＵ４０に対して電源リレー３７のオフ指令を送出し、サブＣＰＵ４０は、メインＣＰＵ３１からの当該オフ指令に基づき、電源リレー３７のオフ指令を電源リレー３７に対して送出する。そして、当該オフ指令に基づき電源リレー３７は、電力制御ＩＣ３８に対する電力供給をオフし、電力制御ＩＣ３８から各部への電力供給は一斉に停止される。すなわち、電源リレー３７による電源遮断処理が行われる。
なお、その後、主電源スイッチ３９に関するオン（ＯＮ）操作が行われると、電源リレー３７および電力制御ＩＣ３８等を介して、サブＣＰＵ４０およびメインＣＰＵ３１に対する電力供給が開始（再開）される。また、サブＣＰＵ４０は、オン操作が検出された旨をメインＣＰＵ３１に通知する。メインＣＰＵ３１は、当該通知等に応答して、スナップショットデータを利用した高速起動処理を実行すべき旨を決定し、当該高速起動処理を実行する。これによれば、ＭＦＰ１０は、停止状態Ｑ０からレディ状態Ｑ１へと非常に高速に遷移することが可能である。
＜比較例＞
図５に示すような上述の動作において、仮にメインＣＰＵ３１からの電源リレーオフ指令に基づいてのみ電源遮断処理は行われる技術（比較例とも称する）を想定する。当該比較例においては、メインＣＰＵ３１からの電源リレーオフ指令が発信されない場合には、電源リレー３７を用いた電源遮断処理は行われない。
しかしながら、上述のように、主電源スイッチ３９のオフ操作後のスナップショットデータ取得処理等において、メインＣＰＵ３１が暴走すること等があり得る。この比較例においてメインＣＰＵ３１が暴走した場合等には、メインＣＰＵ３１からの電源リレーオフ指令（メインＣＰＵ３１からの給電停止指令が）が発信されないため、電源遮断処理を行うことができない、という問題が存在する。
＜本実施形態に係る動作の概要＞
そこで、この実施形態では、メインＣＰＵ３１の暴走等が発生した場合であっても、電源リレー３７等による電源遮断処理を行うことが可能な技術を提案する。
具体的には、メインＣＰＵ３１の動作状態の監視結果に関する所定の条件が成立するか否かを、サブＣＰＵ４０が判定する。そして、サブＣＰＵ４０は、主電源スイッチ３９のオフ操作の後においてメインＣＰＵ３１からの給電停止指令が受信されない場合であっても当該所定の条件が成立するときには、ＭＦＰ１０の各部に対する電力供給を強制的に停止させる制御（強制オフ制御）を実行する。当該強制オフ制御においては、図６に示すように、サブＣＰＵ４０は、（メインＣＰＵ３１からの給電停止指令に依拠しない）独自の電源リレーオフ指令（サブＣＰＵ４０の独自の給電停止指令）を電源リレー３７に送出し、電源リレー３７から電力制御ＩＣ３８への電力供給を停止することによって、電力制御ＩＣ３８からＭＦＰ１０の各部への電力供給を遮断（停止）する。
＜本実施形態に係る詳細動作＞
以下、このような態様について図７等を参照しながら更に詳細に説明する。
図７は、本実施形態に係る動作、より詳細にはメインＣＰＵ３１の動作を示す図である。
まず、ＭＦＰ１０のレディ状態Ｑ１において主電源スイッチ３９のオフ操作がユーザにより行われると、サブＣＰＵ４０が当該オフ操作を検出する。
そして、サブＣＰＵ４０は、オフ操作を検出した旨をメインＣＰＵ３１に通知する（図４参照）。当該通知に応答して、メインＣＰＵ３１は、サブＣＰＵ４０との定期通信（図８）を開始する（ステップＳ１１（図７））。
図８は、図７の動作とは別個に実行されるメインＣＰＵ３１の定期通信動作を詳細に示すフローチャートである。図８の定期通信動作は、微少時間間隔で（たとえば、５ｍｓ（ミリ秒）ごとに）実行される。
当該定期通信では、図８に示すように、原則として時間Ｔ１（たとえば、１００ｍｓ）ごとに、メインＣＰＵ３１からサブＣＰＵ４０へとＭＦＰ１０の状態（装置状態）を通知する。具体的には、メインＣＰＵ３１は、前回の状態通知から当該時間Ｔ１（１００ｍｓ）が経過した旨をステップＳ２１にて判定すると、新たな状態通知をサブＣＰＵ４０に送信する（ステップＳ２３）。さらに、前回の状態通知から当該時間Ｔ１（１００ｍｓ）がまだ経過していない場合（ステップＳ２１でＮＯ）でも、ＭＦＰ１０の状態が（前回の通知内容と比較して）変化したとき（ステップＳ２２でＹＥＳ）には、新たな状態通知をサブＣＰＵ４０に送信する（ステップＳ２３）。
このようにして、メインＣＰＵ３１は、サブＣＰＵ４０との間で時間Ｔ１（１００ｍｓ）ごとの定期的な通信を実行する。
当該定期的な通信の開始後、メインＣＰＵ３１は、ステップＳ１２において、主電源スイッチ３９の上述のオフ操作に応答してスナップショットデータ取得処理（より詳細には、スナップショットデータの取得処理）等を実行する。
そして、当該スナップショットデータ取得処理が完了すると、電源部３６は、メインＣＰＵ３１等を含む各部に対する給電を徐々に停止する（ステップＳ１３）。換言すれば、メインＣＰＵ３１からの指令に応答して、デバイス単位での給電停止処理が実行される（図４も参照）。当該処理は、各デバイスに対する給電を徐々に停止（換言すれば、デバイスを切り離していく処理）であり、「デバイス切り離し処理」などとも表現される。
さらに、最後は、図５に示すように、メインＣＰＵ３１は、サブＣＰＵ４０に対して電源リレー３７のオフ指令を送出し、サブＣＰＵ４０は、メインＣＰＵ３１からの当該オフ指令に基づき、電源リレー３７のオフ指令を電源リレー３７に対して送出する。そして、当該オフ指令に基づき電源リレー３７は、電力制御ＩＣ３８に対する電力供給をオフし、電力制御ＩＣ３８から各部への電力供給は一斉に停止される。すなわち、電源リレー３７による電源遮断処理が行われる。なお、メインＣＰＵ３１からの当該オフ指令は、正規の手順に従った電源オフ指令であり、「正規の電源オフ指令」などとも称される。
ただし、上述のように、メインＣＰＵ３１の暴走等が生じた場合には、図５のようにメインＣＰＵ３１からのオフ指令に基づいては、電源オフ処理（電源リレー３７による電源遮断処理）を行えないことがある。具体的には、ステップＳ１２〜Ｓ１４のいずれかの段階においてメインＣＰＵ３１の異常状態等が発生し、メインＣＰＵ３１からサブＣＰＵ４０への電源オフ指令が発信できなくなることがある。
この実施形態では、このような事態に対応するため、サブＣＰＵ４０によるメインＣＰＵ３１の監視動作が行われる。より具体的には、後述するように、ステップＳ７０（図１０および図１１等参照）において、メインＣＰＵ３１からの状態通知（図８のステップＳ２３参照）に関する定期通信動作を利用した監視動作が行われる。
図１０は、サブＣＰＵ４０の動作を示すフローチャートである。図１０の動作は、微少時間間隔で（たとえば、５ｍｓ（ミリ秒）ごとに）実行される。なお、図１０の動作が主電源スイッチ３９のオフ操作後において最初に実行される直前に、後述の各監視タイマー値Ｍｉはそれぞれ初期化される。
図１０のステップＳ５１において、サブＣＰＵ４０は、メインＣＰＵ３１から受信した電源制御コマンド（受信コマンド）の存否を判定する。受信コマンド（電源制御コマンド）が存在しない場合にはステップＳ５４に進み、受信コマンドが存在する場合にはステップＳ５２に進む。
図１０のステップＳ５２において、サブＣＰＵ４０は、メインＣＰＵ３１から受信したコマンド（受信コマンド）の解析処理を実行する。
そして、ステップＳ５３において、サブＣＰＵ４０は、当該受信コマンドに応じた電力供給制御を実行する。たとえば、メインＣＰＵ３１による「デバイス切り離し処理」（図７のステップＳ１３）において、デバイス単位での給電停止指令がメインＣＰＵ３１から受信されると、サブＣＰＵ４０は、当該デバイス単位での給電停止指令（電源制御コマンド）に基づき、指定されたデバイスへの給電を電力制御ＩＣ３８を用いて停止する（図４も参照）。また、メインＣＰＵ３１からの上述の電源オフ指令（正規の電源オフ指令）（ステップＳ１４）が受信されたときには、サブＣＰＵ４０は、電源リレー３７を介してＭＦＰ１０に対する電力供給を一斉に停止する（図５）。
ステップＳ５４においては、サブＣＰＵ４０は、メインＣＰＵ３１からの事前の通知（次述）に基づき、「メインＣＰＵ３１が電源オン状態であるか否か」を判定する。
ここにおいて、本実施形態では、メインＣＰＵ３１は、ＭＦＰ１０の装置状態を各遷移時点等にて（適時に）サブＣＰＵ４０に通知するものとする。
たとえば、ＭＦＰ１０が起動し、停止状態Ｑ０から起動状態（レディ状態）Ｑ１に遷移した場合には、メインＣＰＵ３１は、ＭＦＰ１０の現在の装置状態（起動状態Ｑ１）をサブＣＰＵ４０に通知する。また、ＭＦＰ１０が起動状態Ｑ１からスリープ状態Ｑ２（Ｑ２１，Ｑ２２等）へと遷移するときには、メインＣＰＵ３１は、当該状態遷移をサブＣＰＵ４０に（スリープ状態Ｑ２に遷移するまでに）予め通知しておく。たとえば、スリープ状態Ｑ２２への遷移（図９のステップＳ３３参照）の直前に、ＭＦＰ１０の状態遷移内容（「スリープ状態Ｑ２２への遷移」）をサブＣＰＵ４０に通知しておく（図９のステップＳ３１参照）。第１のスリープ状態Ｑ２１から第２のスリープ状態Ｑ２２へと遷移するときにも、状態遷移に関する同様の通知（詳細には、第２のスリープ状態Ｑ２２への状態遷移通知）等が行われる。また、ＭＦＰ１０がスリープ状態Ｑ２から起動状態Ｑ１へと復帰したときにも、状態遷移に関する同様の通知（詳細には、起動状態Ｑ１への状態遷移通知）がメインＣＰＵ３１からサブＣＰＵ４０へと送信される。
また、サブＣＰＵ４０は、メインＣＰＵ３１からの各通知の内容（ＭＦＰ１０の装置状態）をその管理下の記憶部（不図示）に記憶しておく。サブＣＰＵ４０は、記憶しておいた通知内容（最新の通知内容）に基づいて、ＭＦＰ１０の状態（装置状態）を認識することが可能である。
そして、サブＣＰＵ４０は、「メインＣＰＵ３１が電源オフ状態を有している（ＭＦＰ１０がスリープ状態Ｑ２２を有している）」旨の事前通知がメインＣＰＵ３１から受信されていないことを条件に、ステップＳ７０以後の動作を実行する。換言すれば、「メインＣＰＵ３１がスリープ状態Ｑ２２に遷移したこと（メインＣＰＵ３１が電源オフ状態に遷移したこと）」がオフ操作以前にメインＣＰＵ３１から予め通知されている場合には、サブＣＰＵ４０は、メインＣＰＵ３１の暴走等を考慮することを要しないと判断して、ステップＳ７０以後の処理を実行しない。
ステップＳ７０では、メインＣＰＵ３１の動作状態に関する監視処理等が行われる。具体的には、メインＣＰＵの動作状態の監視結果に関する所定の条件（サブＣＰＵ４０による強制オフ制御を実行すべきか否かを決定するための条件）の成否等について判定する。
具体的には、ステップＳ７０（図１１も参照）では、メインＣＰＵ３１の動作状態の監視結果に関する第１の条件の成否が判定され、第１の条件が成立するときには、サブＣＰＵ４０による強制オフが実行される。当該第１の条件は、主電源スイッチ３９のオフ操作後において、メインＣＰＵ３１とサブＣＰＵ４０との間での定期通信が一定期間に亘って途絶したこと、である。
具体的には、サブＣＰＵ４０は、メインＣＰＵ３１からの状態通知（図８のステップＳ２３参照）に関する受信データ（未処理受信データ）が存在する場合（ステップＳ７１でＹＥＳ）には、監視タイマー値Ｍ１を初期化する（ステップＳ７４）。
一方、メインＣＰＵ３１からの状態通知に関する受信データ（未処理受信データ）が無いときには、ステップＳ７１からステップＳ７２に進む。
そして、主電源スイッチ３９のオフ操作後において、タイマー値Ｍ１が一定期間ＴＨ１（ここでは２秒）を超えている場合（ステップＳ７４でリセットされずに２秒経過した場合）（ステップＳ７２でＹＥＳ）には、メインＣＰＵ３１とサブＣＰＵ４０との間での定期通信が一定期間に亘って途絶した旨（第１の条件が成立する旨）が判定され、ステップＳ７５に進む。ステップＳ７５では、サブＣＰＵ４０は、（メインＣＰＵ３１からの給電停止指令に依拠しない）独自の電源リレーオフ指令を電源リレー３７に送出する。これに応じて、電源リレー３７から電力制御ＩＣ３８への電力供給が停止され、電力制御ＩＣ３８からＭＦＰ１０の各部への電力供給が遮断（停止）される。
監視タイマー値Ｍ１が２秒未満である（ステップＳ７２でＮＯ）場合には、ステップＳ７４，Ｓ７５のいずれをも行うことなく、ステップＳ７０の処理を一旦終了する。等号成立時（Ｍ１＝ＴＨ１）には、ステップ７５の処理が行われてもよく、行われなくてもよい。
以上のような動作がメインＣＰＵ３１およびサブＣＰＵ４０等によって実行される。
なお、ここでは、起動状態Ｑ１にて主電源スイッチ３９のオフ操作が行われる場合について主に例示しているが、たとえば省電力状態Ｑ２２にて主電源スイッチ３９のオフ操作が行われることもある。この場合には、メインＣＰＵ３１は、主電源スイッチ３９のオフ操作後且つスリープ復帰処理の完了の後（詳細には、スリープ状態Ｑ２２から起動状態Ｑ１（あるいはスリープ状態Ｑ２１）等へと一旦復帰した時点で）、図７の動作（ステップＳ１１〜Ｓ１４）を開始すればよい。また、サブＣＰＵ４０は、オフ操作直後にて上記と同様の動作（図１０参照）を開始すればよい。図１０の動作においては、主電源スイッチ３９のオフ操作時点でＭＦＰ１０がスリープ状態Ｑ２２を有しているときには、当該オフ操作時点ではステップＳ５４（図１０等参照）からステップＳ７０には進まず、ステップＳ７０等の動作は開始されない。その後、起動状態Ｑ１等へと復帰した旨の最新の通知がメインＣＰＵ３１（電源オン状態に復帰したメインＣＰＵ３１）からサブＣＰＵ４０へと送信された後に、サブＣＰＵ４０は、「メインＣＰＵ３１が電源オン状態に復帰した」旨を当該最新の通知に基づきステップＳ５４で判定し、ステップＳ７０以後の動作を実行すればよい。
また、省電力状態Ｑ２１にて主電源スイッチ３９のオフ操作が行われる場合は、起動状態Ｑ１にて主電源スイッチ３９のオフ操作が行われる場合と同様の動作が行われればよい。
＜本実施形態の効果＞
以上のようにして、主電源スイッチ３９のオフ操作の後において、サブＣＰＵ４０は、メインＣＰＵ３１の動作状態を監視する（ステップＳ７０）。そして、当該オフ操作の後においてメインＣＰＵ３１からの給電停止指令が受信されない場合であってもメインＣＰＵ３１の動作状態の監視結果に関する所定の条件（ここでは第１の条件）が成立するときには、ＭＦＰ１０の各部に対する電力供給を強制的に停止させる強制オフ制御をサブＣＰＵ４０が実行する。したがって、主電源スイッチ３９のオフ操作の後に所定の処理（スナップショットデータ取得処理等）をメインＣＰＵ３１が実行する場合において、メインＣＰＵ３１の動作状態を適切に考慮して、ＭＦＰ１０の電源をより適切にオフすることが可能である。
特に、第１の条件（主電源スイッチ３９のオフ操作後において、メインＣＰＵ３１とサブＣＰＵ４０との間での定期通信が一定期間に亘って途絶したこと）を用いることによって、確実に且つ早期に（たとえば、１〜２秒程度で）メインＣＰＵ３１の異常状態を検出することが可能である。
また、上記実施形態等においては、当該強制オフ制御は、上記の所定の条件（第１の条件等）に加えて、メインＣＰＵ３１の動作状態に関する通知に基づいて、メインＣＰＵ３１が起動状態Ｑ１あるいはスリープ状態Ｑ２１を有する（換言すれば、メインＣＰＵ３１が電源オン状態を有する）と判定される旨の条件（条件Ｃ２０とも称する）もが成立するとき（ステップＳ５４でＹＥＳ）に実行される。これによれば、次のような利点を得ることが可能である。
メインＣＰＵ３１が電源オン状態を有する場合は、メインＣＰＵ３１の暴走の可能性が存在する。したがって、メインＣＰＵ３１が電源オン状態を有することを条件に、更に所定の条件（第１の条件等）に基づく判定を行えば、強制オフ動作を的確に動作させることが可能である。
特に、主電源スイッチ３９のオフ操作に応じてスリープ状態Ｑ２２から起動状態Ｑ１等に一旦復帰して所定の処理（スナップショットデータ取得処理等）を行う場合において、スリープ状態Ｑ２２からの復帰に所定程度以上の時間（たとえば、２秒以上）を要することがある。このような状況において、仮に第１の条件の成立のみに基づいて強制オフを行うと、メインＣＰＵ３１がオフ状態からオン状態に復帰する前にタイマー値Ｍ１が所定値ＴＨ１に到達してしまい誤動作する（誤って強制オフ制御が実行される）可能性がある。これに対して、条件Ｃ２０が成立するときに、上記の所定の条件（第１の条件等）に基づく判定を行って強制オフ処理を行えば、そのような問題を回避することが可能である。
＜本実施形態の変形例＞
なお、上記実施形態では、ステップＳ７０（図１１参照）において、第１の条件の成否のみが考慮されているが、これに限定されず、第１の条件に加えて別の第２の条件（次述）の成否が考慮されてもよい。具体的には、第１の条件と第２の条件との少なくとも一方が成立するときには、サブＣＰＵ４０による強制オフが実行されるようにしてもよい。第２の条件は、主電源スイッチ３９のオフ操作後において、サブＣＰＵ４０からメインＣＰＵ３１へのアライブ確認用通信要求に対する応答が無いこと（当該応答が一定期間内に返ってこないこと）である。
図１２は、当該変形例に係る動作について説明する図である。図１２は、図１１と比較すると、ステップＳ７３，Ｓ７６が追加されている点で相違する。
主電源スイッチ３９のオフ操作後において、タイマー値Ｍ１が一定期間ＴＨ１（ここでは２秒）を超えてはいないものの、値ＴＨ２（値ＴＨ１よりも小さな値）（たとえば１秒）を超えている（ＴＨ２＜Ｍ１＜ＴＨ１）場合（ステップＳ７２でＮＯ、且つ、ステップＳ７２でＹＥＳ）には、ステップＳ７６に進む。ステップＳ７６では、サブＣＰＵ４０は、アライブ確認要求をメインＣＰＵ３１に対して送信する。当該アライブ確認要求は、メインＣＰＵ３１が「ＡＬＩＶＥ」（動作中）であるか否かを確認するため、メインＣＰＵ３１からサブＣＰＵ４０に対する返答を行うべき旨の要求（指令）である。メインＣＰＵ３１が正常動作中であれば、メインＣＰＵ３１が「ＡＬＩＶＥ」である旨を示す返答が、メインＣＰＵ３１からサブＣＰＵ４０へと送信される。なお、等号成立時（Ｍ１＝ＴＨ２）には、ステップＳ７６の処理が行われてもよく、行われなくてもよい。
当該アライブ確認要求を含めてメインＣＰＵ３１からの送信データが、残り１秒程度の期間（主電源スイッチ３９のオフ操作から２秒程度の期間）に全く受信されない場合には、ステップＳ７２からステップＳ７５に進み、上述の強制オフ制御が実行される。換言すれば、第２の条件（主電源スイッチ３９のオフ操作後において、サブＣＰＵ４０からメインＣＰＵ３１へのアライブ確認用通信要求に対するメインＣＰＵ３１からの応答が無いこと（１秒以内に返ってこないこと））が成立する場合に、サブＣＰＵ４０による強制オフ制御が実行される。
このようにして第２の条件が考慮されてもよい。
＜２．第２実施形態＞
第２実施形態は、第１実施形態の変形例である。以下では、第１実施形態との相違点を中心に説明する。
図１３は、第２実施形態に係る動作を示すフローチャートである。図１３と図１０とを比較すると判るように、第２実施形態に係る動作は、ステップＳ８０の処理（図１４も参照）をさらに実行する点で、第１実施形態に係る動作と相違する。
メインＣＰＵ３１は、ステップＳ１３の省電力移行制御において、正常時にはＭＦＰ１０の複数のデバイスに対する電力供給を所定の順序に従って停止させる。
この第２実施形態では、サブＣＰＵ４０は、複数のデバイスに関する所定の電源オフ順序に従わない電源オフ動作を検出する場合にも、サブＣＰＵ４０による独自の強制オフ制御を実行する（ステップＳ８０（図１４参照））。換言すれば、メインＣＰＵ３１の動作状態の監視結果に関する第３の条件が成立する場合にも、サブＣＰＵ４０による独自の強制オフ制御が実行される。当該第３の条件は、複数のデバイスに関する所定の電源オフ順序（制御リスト（後述）に規定された順序）に従わない電源オフ動作がサブＣＰＵ４０によって検出されることである。
たとえば、ＭＦＰ１０が「起動状態」（レディ状態Ｑ１）から「オフ状態」（停止状態Ｑ０）に遷移する場合には、図１５に示されるような順序で、複数のデバイスに関する電力供給が徐々に停止されていく（図７のステップＳ１３参照）。なお、図１５は、ＭＦＰ１０の状態遷移に伴って、各デバイスが切り離される順序等を規定したテーブルを示す図である。図１５の丸印は、電力供給が行われている状態を示し、図１５の記号「−」は、電力供給が停止されている状態を示す。また、丸印横の括弧内の数字は、その状態から下位の状態へ遷移する場合に、各デバイスが切り離される順序を示している。
ＭＦＰ１０は、「起動状態」から「オフ状態」へと遷移する場合には、まず「起動状態」から「省電力状態１」（スリープ状態Ｑ２１）に遷移し、次に、「省電力状態１」から「省電力状態２」（スリープ状態Ｑ２１）へと遷移し、その後、「省電力状態２」から「オフ状態」へと最終的に遷移する。
図１５の最上段に示されるように、ここでは、「起動状態」にて、メインＣＰＵ３１、ＨＤＤ２１、ＵＳＢデバイス（認証装置２５等）、画像読取部２（スキャナ）、印刷出力部３（プリントエンジン）、操作パネル部２２、ＲＡＭ３２に対する電力供給が行われているものとする。
「起動状態」から、１つ下位の状態（比較的電力消費が少ない状態）である「省電力状態１」へと遷移する場合には、１番目に「操作パネル部２２」に対する給電が停止され、２番目に「印刷出力部３（プリントエンジン）」に対する給電が停止される。また、３番目に「画像読取部２（スキャナ）」に対する給電が停止され、４番目に「ＨＤＤ２１」に対する給電が停止される。なお、当該給電停止は、図４に示すように、メインＣＰＵ３１からの指令（デバイス単位の電源オフ指令）に基づいて実行される。
次に、「省電力状態１」から「省電力状態２」へと遷移する際には、ＵＳＢデバイス（認証装置２５等）に対する給電がまず停止されるとともに、次にメインＣＰＵ３１に対する給電も停止される。
さらに、「省電力状態２」から「オフ状態」へと遷移する際には、ＲＡＭ３２に対する給電が停止される。なお、メインＣＰＵ３１への給電停止後においては、サブＣＰＵ４０からの指令に基づいて、電力制御ＩＣ３８によって給電停止が実行される。
このように、「起動状態」から「オフ状態」へと遷移する際には、正規には、「操作パネル部２２」、「印刷出力部３（プリントエンジン）」、「画像読取部２（スキャナ）」、「ＨＤＤ２１」、「ＵＳＢデバイス（認証装置２５等）」の順で、各デバイスに対する給電がメインＣＰＵ３１によって停止されていく。
なお、複数のデバイスの給電停止順序は、各種の事情を考慮して予め定められている。たとえば、操作パネル部２２を１番目にオフすることによって、ユーザに対して電源オフ操作が開始されていることを示し、ユーザに安心感を与えることが可能である。また、「印刷出力部３（プリントエンジン）」、「画像読取部２（スキャナ）」、「ＨＤＤ２１」等に関しては、終了処理（可動部分のホームポジションへの復帰処理等）に比較的長時間を要するものから順に、停止処理が開始される。これによれば、効率的に処理を終了することが可能である。このような事情を考慮して、各デバイスに対する給電停止順序が定められている。
また、上述のように（図４参照）、サブＣＰＵ４０は、メインＣＰＵ３１からの給電停止指令（デバイス単位での給電停止指令）を逐次受信し、当該給電停止指令に基づき電力制御ＩＣ３８と協働して、各デバイスに対する給電停止を実行する。したがって、サブＣＰＵ４０は、メインＣＰＵ３１からの給電停止指令等に基づいて、各デバイスに対する給電状態を監視し取得することが可能である。
さて、メインＣＰＵ３１が暴走している状況、および／または、メインＣＰＵ３１と他のデバイスとの通信に異常が発生している状況等においては、複数のデバイスに関する所定の電源オフ順序に従わない電源オフ動作が行われることが有り得る。なお、このような事象は、ソフトウエアのバグおよび／または半導体メモリの部分的な障害等に起因して生じ得る。
たとえば、図１６に示すように、操作パネル部２２および印刷出力部３（プリントエンジン）」の次に、（正規の順序に基づく「画像読取部２（スキャナ）」ではなく）「ＨＤＤ２１」に対する給電停止が（「画像読取部２（スキャナ）」よりも先に）実行されることが有り得る。あるいは、画像読取部２（スキャナ）」の次に、「ＵＳＢデバイス」に対する給電停止が（本来の「ＨＤＤ２１」よりも先に）実行されること等も有り得る。
この実施形態では、サブＣＰＵ４０は、複数のデバイスに関する所定の電源オフ順序に従わない電源オフ動作を検出した旨（電源オフが規定順序で行われていない旨（ステップＳ８１でＮＯ））を判定すると、サブＣＰＵ４０は、独自の強制オフ制御を実行する（ステップＳ８２（図１４参照））。換言すれば、第３の条件が成立する場合にも、サブＣＰＵ４０による独自の強制オフ制御が実行される。
図１６は、規定順序以外の順序で給電停止処理が行われる一例を示すタイミングチャートである。図１６においては、主電源スイッチ３９のオフ操作が検出された後に、メインＣＰＵ３１にてスナップショットデータ取得処理（Ｓ１２）が実行された後に、さらに省電力移行制御処理（「デバイス切り離し処理」）（ステップＳ１３の処理）が開始されている。
具体的には、メインＣＰＵ３１は、まず操作パネル部２２に対する給電停止指令をサブＣＰＵ４０に送信する。サブＣＰＵ４０は当該指令に基づき電力制御ＩＣ３８と協働して操作パネル部２２に対する給電を停止するとともに完了通知をメインＣＰＵ３１に送信する。次に、メインＣＰＵ３１は、印刷出力部３（プリントエンジン）に対する給電停止指令をサブＣＰＵ４０に送信し、サブＣＰＵ４０は当該指令に基づき電力制御ＩＣ３８と協働して印刷出力部３に対する給電を停止するとともに完了通知をメインＣＰＵ３１に送信する。ここまでは、規定順序に従った処理が行われている。ただし、その次には、メインＣＰＵ３１は、（本来の「画像読取部２（スキャナ）」ではなく）「ＨＤＤ２１」に対する給電停止指令をサブＣＰＵ４０に送信している。
サブＣＰＵ４０は、この給電停止指令（「ＨＤＤ２１」に対する給電停止指令）を受信すると、複数のデバイスに関する所定の電源オフ順序に従わない電源オフ動作を検出した旨を判定する。そして、サブＣＰＵ４０は、独自の強制オフ制御を実行する（ステップＳ８２（図１４参照））。換言すれば、第３の条件が成立する旨が判定され、サブＣＰＵ４０による独自の強制オフ制御が実行される。
このような態様によれば、第３の条件にも基づいて強制オフ制御が実行されるので、ＭＦＰ１０の電源をさらに適切にオフすることが可能である。
また特に、ＭＦＰ１０に対して実際に装着されているデバイスはＭＦＰ１０によって様々であり、また、同じＭＦＰ１０においても、装着されるデバイスが更新（追加、変更、削除等）されることがある。そのため、実際に装着されているデバイスに応じて（換言すれば、ＭＦＰ１０のオプション構成等に依拠して）、給電停止順序が変更されることが好ましい。たとえば、図１７に示すように、ＨＤＤ２１が接続されていない場合には、当該デバイス（ＨＤＤ２１）を除いた給電停止順序が規定される。具体的には、「画像読取部２（スキャナ）」の次には（ＨＤＤ２１ではなく）「ＵＳＢデバイス」に対する給電停止が実行される順序が正規の順序である。
この実施形態では、複数のデバイスに関する電源オフ順序（給電停止順序）を規定したデータテーブル（図１５参照）がメインＣＰＵ３１によって逐次生成される。そして、メインＣＰＵ３１は、当該データテーブル（制御リストとも称する）をサブＣＰＵ４０に予め（主電源スイッチ３９のオフ操作が行われる前に）通知しておく。たとえば、ＭＦＰ１０の起動直後の時点、および／またはＭＦＰ１０のオプション構成の変更直後の時点等において、メインＣＰＵ３１は、当該データテーブル（制御リスト）を更新（作成）し、当該データテーブルをメインＣＰＵ３１からサブＣＰＵ４０へと通知する。そして、サブＣＰＵ４０は、その管理下において当該データテーブルを格納しておき、上述のステップＳ８０（図１３および図１４）の判定動作において当該データテーブルを用いる。
これによれば、更新された（最新の）データテーブル（制御リスト）は、実際の（最新の）オプション装置等の接続状況を正確に反映しているので、給電停止順序をより正確にチェックすることが可能である。
＜３．その他＞
以上、この発明の実施の形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
たとえば、上記各実施形態等において、さらに別の条件が考慮されてもよい。具体的には、主電源スイッチ３９のオフ操作後において、メインＣＰＵ３１とＭＦＰ１０内の他のデバイス（音声ＩＣ（不図示）等）との間での通信インターフェイス（たとえば、Ｉ２Ｃ（アイ・ツー・シー）などのシリアルバス）が一定期間ＴＨ４に亘って動作していないこと（第４の条件とも称する）が成立するか否かが判定されてもよい（図１８参照）。サブＣＰＵ４０は、主電源スイッチ３９のオフ操作後において、当該シリアルバス等の動作状態を監視しておけばよい。たとえば、メインＣＰＵ３１と各デバイス（たとえば音声ＩＣ）とを接続する信号線（通信用の信号線）を分岐させ、当該分岐された信号線をサブＣＰＵ４０に接続（入力）しておく。そして、サブＣＰＵ４０へ分岐された信号線の状態がサブＣＰＵ４０によって監視されればよい。
図１８は、このような動作（ステップＳ９０）を示すフローチャートである。なお、当該ステップＳ９０の動作は、たとえば、図１０（および図１３等）においてステップＳ７０の直前あるいは直後、またはステップＳ８０の直後（図１９も参照）などにて実行されればよい。
ステップＳ９０では、メインＣＰＵ３１の動作状態の監視結果に関する第４の条件（上述）の成否が判定され、当該第４の条件が成立するときには、サブＣＰＵ４０による強制オフが実行される。
具体的には、サブＣＰＵ４０は、所定の通信インターフェイス（Ｉ２Ｃ等）を用いた通信（メインＣＰＵ３１と他のデバイスとの通信）が行われているか否かを、当該通信イターフェイスの動作状態に基づいて判定する。当該通信インターフェイスにおける通信データ（未確認の（最新の）通信データ）が存在する場合（ステップＳ９１でＹＥＳ）には、監視タイマー値Ｍ４を初期化する（ステップＳ９４）。
一方、当該通信インターフェイスにおける通信データが存在しないときには、ステップＳ９１からステップＳ９２に進む。
そして、タイマー値Ｍ４が一定期間ＴＨ４（ここでは２秒）を超えている場合（ステップＳ９４でリセットされずに２秒経過した場合）（ステップＳ９２でＹＥＳ）には、当該通信インターフェイスが一定期間に亘って動作していない旨（第４の条件が成立する旨）が判定され、ステップＳ９４に進む。ステップＳ９４では、サブＣＰＵ４０は、（メインＣＰＵ３１からの給電停止指令に依拠しない）独自の電源リレーオフ指令を電源リレー３７に送出する。これに応じて、電源リレー３７から電力制御ＩＣ３８への電力供給が停止され、電力制御ＩＣ３８からＭＦＰ１０の各部への電力供給が遮断（停止）される。
このような態様によれば、第４の条件にも基づいて強制オフ制御が実行されるので、ＭＦＰ１０の電源をさらに適切にオフすることが可能である。
また、さらに別の条件（第１〜第４の条件以外の条件）が考慮されてもよい。
さらに、上記各実施形態等における複数の条件（第１の条件から第４の条件等）のうち、全ての条件が考慮されてもよいが、当該複数の条件のうちの任意の一部（少なくとも１つの条件）のみが考慮されてもよい。
また、上記各実施形態等においては、第１の条件から第４の条件のいずれかが成立するときには、サブＣＰＵ４０は、強制オフ制御を直ちに実行しているが、これに限定されない。たとえば、上述の所定の条件（メインＣＰＵ３１の動作状態の監視結果に関する所定の条件）の成立に基づき強制オフ制御を実行させるべき旨を決定した後に、更にメインＣＰＵ３１にアライブ確認用通信要求を送信し、当該通信要求に対する応答がないと判定されることをも条件に、強制オフ制御を実行するようにしてもよい。
より詳細には、たとえばステップＳ７０（図１１および図１２）において、ステップＳ７２で第１の条件（および／または第２の条件）が成立した旨が判定された後にサブＣＰＵ４０は直ちにステップＳ７５の処理を実行するのではなく、まずサブＣＰＵ４０はメインＣＰＵ３１に対してアライブ確認用通信要求を送出する。その後、当該通信要求に対する応答が一定期間（たとえば２秒）内に返ってこないときに、当該通信要求に対する応答が無いと判定される。そして、当該通信要求に対する応答が無いと判定されることをも条件に、サブＣＰＵ４０は強制オフ制御を実行する。
他のステップＳ８０等において第３の条件等が成立した旨が判定された後においても、同様である。
このように、サブＣＰＵ４０は、上述の所定の条件が成立した旨が判定される場合において、さらにアライブ確認用通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、強制オフ制御を実行するようにしてもよい。換言すれば、サブＣＰＵ４０は、念のため、メインＣＰＵ３１に再度問合せを行うようにしてもよい。
また、上記各実施形態において、さらに、主電源スイッチ３９に関するオフ操作後の所定の期間が経過してもＭＦＰ１０に対する電力供給が停止されていない旨の条件（以下、補助条件とも称する）の成否を判定し、当該条件が成立する場合には、電源オフ制御を実行するようにしてもよい。たとえば、図１９に示すように、ステップＳ８０（図１３および図１４参照）およびステップＳ９０（図１８参照）の次に、ステップＳ１００の動作を実行するようにしてもよい。
図１９のステップＳ１００（図２０も参照）では、メインＣＰＵの動作状態の監視結果に関する条件以外の条件である補助条件の成否が判定され、補助条件が成立するときには、サブＣＰＵ４０による強制オフ制御が実行される。当該補助条件は、主電源スイッチ３９のオフ操作後の所定の期間ＴＨ９（たとえば、６０秒）が経過してもＭＦＰ１０に対する電力供給が停止されていないこと、である。当該所定の期間ＴＨ９は、通常の終了処理に要する時間（たとえば、４０秒）よりも長い期間として設定された期間である。また、当該所定の期間ＴＨ９は、上述の一定期間ＴＨ１，ＴＨ２，ＴＨ４のいずれよりも長い期間である。
具体的には、サブＣＰＵ４０は、主電源スイッチ３９のオフ操作（オン状態からオフ状態への状態変化）を検出した場合（ステップＳ１０１でＹＥＳ）には、監視タイマー値Ｍ９を初期化する（ステップＳ１０１）。
また、主電源スイッチ３９の状態に変化が無いときには、ステップＳ１０１からステップＳ１０２に進む。
オフ操作時点から所定の時間ＴＨ９（たとえば６０秒）がまだ経過していない旨が、監視タイマー値Ｍ９に基づいて判定される場合（ステップＳ１０２でＮＯ）には、ステップＳ１００の処理を一旦終了する。
一方、オフ操作時点から所定の時間ＴＨ９（たとえば６０秒）が既に経過している旨が判定される場合（ステップＳ１０２でＹＥＳ）には、サブＣＰＵ４０は、（メインＣＰＵ３１からの給電停止指令に依拠しない）独自の電源リレーオフ指令を電源リレー３７に送出する（ステップＳ１０４）。これに応じて、電源リレー３７から電力制御ＩＣ３８への電力供給が停止され、電力制御ＩＣ３８からＭＦＰ１０の各部への電力供給が遮断（停止）される。
このように、上述の所定の条件（第１の条件〜第４の条件等）の充足性に拘わらず、当該補助条件が成立するときには、電源オフ制御が実行されることが好ましい。換言すれば、上述の所定の条件が充足されない場合であっても当該補助条件が成立するときには、電源オフ制御が実行されることが好ましい。
これによれば、通常の停止処理に要する時間よりも非常に長い時間が経過している場合には、何らかの異常が発生していると判定され、電源オフ制御が実行される。端的に言えば、各種の異常状態を包括的に検出することが可能である。たとえば、ＭＦＰ１０のスリープ状態Ｑ２２で主電源スイッチ３９のオフ操作が行われた場合において、スリープ状態Ｑ２２から起動状態Ｑ１に復帰する途中でメインＣＰＵ３１が暴走した場合においても、適切にＭＦＰ１０の電源をオフすることが可能である。換言すれば、まず上述の所定の条件（第１の条件〜第４の条件等）に基づく第１段階のチェック動作を伴うことによってＭＦＰ１０の電源を適切にオフすることが可能であるとともに、さらに上述の補助条件に基づく第２段階のチェック動作を伴うことによって、ＭＦＰ１０の電源をさらに適切にオフすることが可能である。すなわち、これらの２段階のチェック動作によって、ＭＦＰ１０の電源をさらに適切にオフすることが可能である。
また、上記各実施形態においては、スナップショットデータ取得処理（Ｓ１２）が完了した後に、省電力移行制御処理（「デバイス切り離し処理」）（Ｓ１３）が開始されているが、これに限定されない。たとえば、スナップショットデータ取得処理（Ｓ１２）の実行と並行して、省電力移行制御処理（Ｓ１３）の実行が開始されてもよい。
また、上記各実施形態においては、ＭＦＰ１０を電力供給停止状態へと遷移させる前の所定の処理として、スナップショットデータ取得処理（Ｓ１２）および省電力移行制御処理（「デバイス切り離し処理」）（Ｓ１３）が例示されているが、これに限定されない。たとえば、ＭＦＰ１０を電力供給停止状態へと遷移させる前の所定の処理として、別の処理（揮発性記憶装置（ＲＡＭ等）内のカウンタデータ、メンテナンス用データ、および／または未印刷出力のファクシミリ受信データ等を不揮発性記憶装置（ｅＭＭＣ等）に記録する処理）が行われる場合に上記の思想が適用されるようにしてもよい。
１０ ＭＦＰ（画像形成装置）
２０ システムコントローラ
３１ メインＣＰＵ
３２ ＲＡＭ
３３ ｅＭＭＣ
３７ 電源リレー
３８ 電力制御ＩＣ
３９ 主電源スイッチ
４０ サブＣＰＵ

Claims (21)

  1. 画像形成装置であって、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記サブＣＰＵは、
    前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、
    前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、
    前記所定の条件は、前記オフ操作後において前記メインＣＰＵと前記画像形成装置内の所定のデバイスとの間での通信インターフェイスが一定期間に亘って動作していないこと、を含むことを特徴とする画像形成装置。
  2. 画像形成装置であって、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記サブＣＰＵは、
    前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、
    前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、
    前記所定の条件は、前記オフ操作後において前記サブＣＰＵから前記メインＣＰＵへのアライブ確認用通信要求に対する応答が一定期間内に前記メインＣＰＵから返ってこないこと、を含むことを特徴とする画像形成装置。
  3. 画像形成装置であって、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記サブＣＰＵは、
    前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、
    前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、
    前記メインＣＰＵは、前記所定の処理において、正常時には前記画像形成装置の複数のデバイスに対する電力供給を所定の順序に従って停止させ、
    前記所定の条件は、所定の制御リストに規定された前記複数のデバイスに関する電源オフ順序に従わない電源オフ動作が前記サブＣＰＵによって検出されること、を含むことを特徴とする画像形成装置。
  4. 請求項３に記載の画像形成装置において、
    前記サブＣＰＵは、前記複数のデバイスに関する電源オフ順序を規定した前記所定の制御リストを、前記メインＣＰＵから前記オフ操作の前に予め受信しておくことを特徴とする画像形成装置。
  5. 画像形成装置であって、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記サブＣＰＵは、
    前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、
    前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、
    前記サブＣＰＵは、前記所定の条件に加えて、前記メインＣＰＵの状態に関する前記メインＣＰＵから前記サブＣＰＵへの通知に基づき前記メインＣＰＵが電源オン状態を有すると判定される旨の条件もが成立するときに、前記強制オフ制御を実行することを特徴とする画像形成装置。
  6. 画像形成装置であって、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記サブＣＰＵは、
    前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、
    前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、
    前記サブＣＰＵは、前記所定の条件の成立に基づき前記強制オフ制御を実行させるべき旨を決定した後に、前記メインＣＰＵにアライブ確認用の通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、前記強制オフ制御を実行することを特徴とする画像形成装置。
  7. 画像形成装置であって、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記サブＣＰＵは、
    前記オフ操作の後における前記メインＣＰＵの動作状態を監視し、
    前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行い、
    前記サブＣＰＵは、前記所定の条件の充足性に拘わらず、前記オフ操作後の所定の期間であって、通常の終了処理に要する時間よりも長い期間として設定された所定の期間が経過しても前記画像形成装置に対する電力供給が停止されていないときには、前記強制オフ制御を実行することを特徴とする画像形成装置。
  8. 画像形成装置の制御方法であって、
    前記画像形成装置は、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記制御方法は、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を備え、
    前記所定の条件は、前記オフ操作後において前記メインＣＰＵと前記画像形成装置内の所定のデバイスとの間での通信インターフェイスが一定期間に亘って動作していないこと、を含むことを特徴とする、画像形成装置の制御方法。
  9. 画像形成装置の制御方法であって、
    前記画像形成装置は、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記制御方法は、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を備え、
    前記所定の条件は、前記オフ操作後において前記サブＣＰＵから前記メインＣＰＵへのアライブ確認用通信要求に対する応答が一定期間内に前記メインＣＰＵから返ってこないこと、を含むことを特徴とする、画像形成装置の制御方法。
  10. 画像形成装置の制御方法であって、
    前記画像形成装置は、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記制御方法は、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を備え、
    前記メインＣＰＵは、前記所定の処理において、正常時には前記画像形成装置の複数のデバイスに対する電力供給を所定の順序に従って停止させ、
    前記所定の条件は、所定の制御リストに規定された前記複数のデバイスに関する電源オフ順序に従わない電源オフ動作が前記サブＣＰＵによって検出されること、を含むことを特徴とする、画像形成装置の制御方法。
  11. 請求項１０に記載の制御方法において、
    ステップｃ）前記複数のデバイスに関する電源オフ順序を規定した前記所定の制御リストを、前記サブＣＰＵが前記メインＣＰＵから前記オフ操作の前に予め受信しておくステップ、
    をさらに備えることを特徴とする、画像形成装置の制御方法。
  12. 画像形成装置の制御方法であって、
    前記画像形成装置は、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記制御方法は、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を備え、
    前記サブＣＰＵは、前記所定の条件に加えて、前記メインＣＰＵの状態に関する前記メインＣＰＵから前記サブＣＰＵへの通知に基づき前記メインＣＰＵが電源オン状態を有すると判定される旨の条件もが成立するときに、前記強制オフ制御を実行することを特徴とする、画像形成装置の制御方法。
  13. 画像形成装置の制御方法であって、
    前記画像形成装置は、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記制御方法は、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を備え、
    前記サブＣＰＵは、前記所定の条件の成立に基づき前記強制オフ制御を実行させるべき旨を決定した後に、前記メインＣＰＵにアライブ確認用の通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、前記強制オフ制御を実行することを特徴とする、画像形成装置の制御方法。
  14. 画像形成装置の制御方法であって、
    前記画像形成装置は、
    前記画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備え、
    前記制御方法は、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を備え、
    前記サブＣＰＵは、前記所定の条件の充足性に拘わらず、前記オフ操作後の所定の期間であって、通常の終了処理に要する時間よりも長い期間として設定された所定の期間が経過しても前記画像形成装置に対する電力供給が停止されていないときには、前記強制オフ制御を実行することを特徴とする、画像形成装置の制御方法。
  15. 画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備える画像形成装置を制御するプログラムであって、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を前記画像形成装置に実行させるためのプログラムであり、
    前記所定の条件は、前記オフ操作後において前記メインＣＰＵと前記画像形成装置内の所定のデバイスとの間での通信インターフェイスが一定期間に亘って動作していないこと、を含むことを特徴とするプログラム。
  16. 画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備える画像形成装置を制御するプログラムであって、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を前記画像形成装置に実行させるためのプログラムであり、
    前記所定の条件は、前記オフ操作後において前記サブＣＰＵから前記メインＣＰＵへのアライブ確認用通信要求に対する応答が一定期間内に前記メインＣＰＵから返ってこないこと、を含むことを特徴とするプログラム。
  17. 画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備える画像形成装置を制御するプログラムであって、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を前記画像形成装置に実行させるためのプログラムであり、
    前記メインＣＰＵは、前記所定の処理において、正常時には前記画像形成装置の複数のデバイスに対する電力供給を所定の順序に従って停止させ、
    前記所定の条件は、所定の制御リストに規定された前記複数のデバイスに関する電源オフ順序に従わない電源オフ動作が前記サブＣＰＵによって検出されること、を含むことを特徴とするプログラム。
  18. 請求項１７に記載のプログラムにおいて、
    ステップｃ）前記複数のデバイスに関する電源オフ順序を規定した前記所定の制御リストを、前記サブＣＰＵが前記メインＣＰＵから前記オフ操作の前に予め受信しておくステップ、
    をさらに前記画像形成装置に実行させることを特徴とするプログラム。
  19. 画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備える画像形成装置を制御するプログラムであって、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を前記画像形成装置に実行させるためのプログラムであり、
    前記サブＣＰＵは、前記所定の条件に加えて、前記メインＣＰＵの状態に関する前記メインＣＰＵから前記サブＣＰＵへの通知に基づき前記メインＣＰＵが電源オン状態を有すると判定される旨の条件もが成立するときに、前記強制オフ制御を実行することを特徴とするプログラム。
  20. 画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備える画像形成装置を制御するプログラムであって、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を前記画像形成装置に実行させるためのプログラムであり、
    前記サブＣＰＵは、前記所定の条件の成立に基づき前記強制オフ制御を実行させるべき旨を決定した後に、前記メインＣＰＵにアライブ確認用の通信要求を送信し、当該通信要求に対する応答が無いと判定されることをも条件に、前記強制オフ制御を実行することを特徴とするプログラム。
  21. 画像形成装置の主電源スイッチのオフ操作に応じて、前記画像形成装置を電力供給停止状態へと遷移させる前の所定の処理を実行するメインＣＰＵと、
    前記メインＣＰＵからの指令に基づいて前記画像形成装置の各部に対する電力供給を制御するサブＣＰＵと、
    を備える画像形成装置を制御するプログラムであって、
    ａ）前記オフ操作の後において前記サブＣＰＵが前記メインＣＰＵの動作状態を監視するステップと、
    ｂ）前記オフ操作の後において前記メインＣＰＵからの給電停止指令が受信されない場合であっても前記メインＣＰＵの動作状態の監視結果に関する所定の条件が成立するときには、前記サブＣＰＵが、前記各部に対する電力供給を強制的に停止させる強制オフ制御を行うステップと、
    を前記画像形成装置に実行させるためのプログラムであり、
    前記サブＣＰＵは、前記所定の条件の充足性に拘わらず、前記オフ操作後の所定の期間であって、通常の終了処理に要する時間よりも長い期間として設定された所定の期間が経過しても前記画像形成装置に対する電力供給が停止されていないときには、前記強制オフ制御を実行することを特徴とするプログラム。
JP2016173296A 2016-09-06 2016-09-06 画像形成装置、画像形成装置の制御方法、およびプログラム Active JP6737085B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016173296A JP6737085B2 (ja) 2016-09-06 2016-09-06 画像形成装置、画像形成装置の制御方法、およびプログラム
US15/685,020 US10148839B2 (en) 2016-09-06 2017-08-24 Image forming apparatus, control method of image forming apparatus, and non-transitory recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016173296A JP6737085B2 (ja) 2016-09-06 2016-09-06 画像形成装置、画像形成装置の制御方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2018039140A JP2018039140A (ja) 2018-03-15
JP6737085B2 true JP6737085B2 (ja) 2020-08-05

Family

ID=61280944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016173296A Active JP6737085B2 (ja) 2016-09-06 2016-09-06 画像形成装置、画像形成装置の制御方法、およびプログラム

Country Status (2)

Country Link
US (1) US10148839B2 (ja)
JP (1) JP6737085B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080604B2 (ja) * 2017-08-25 2022-06-06 キヤノン株式会社 クライアント装置、制御方法、およびプログラム
JP7118795B2 (ja) * 2018-08-01 2022-08-16 キヤノン株式会社 電力受給装置、その制御方法及びプログラム
JP2020122943A (ja) * 2019-01-31 2020-08-13 キヤノン株式会社 情報処理装置、および、情報処理装置の制御方法とプログラム
JP7287140B2 (ja) * 2019-06-21 2023-06-06 株式会社リコー 電子機器、電子機器の制御方法、及びプログラム
JP7408948B2 (ja) * 2019-08-20 2024-01-09 京セラドキュメントソリューションズ株式会社 画像形成装置
JP2024044784A (ja) * 2022-09-21 2024-04-02 キヤノン株式会社 電気機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788074B2 (ja) 2001-07-02 2011-10-05 セイコーエプソン株式会社 電源制御装置及び電源制御方法
JP4140536B2 (ja) * 2004-03-01 2008-08-27 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
JP2009056725A (ja) * 2007-08-31 2009-03-19 Fuji Xerox Co Ltd 画像処理装置
JP2010099907A (ja) * 2008-10-23 2010-05-06 Fuji Xerox Co Ltd 表示制御装置、表示制御システム、プログラムおよび画像印刷装置
JP5676963B2 (ja) * 2009-09-01 2015-02-25 キヤノン株式会社 画像形成装置
JP2011060178A (ja) * 2009-09-14 2011-03-24 Ricoh Co Ltd 電子機器、画像形成装置、電源制御装置および電源制御方法
JP2011254332A (ja) * 2010-06-02 2011-12-15 Ricoh Co Ltd 画像処理装置
JP5865096B2 (ja) 2011-06-16 2016-02-17 キヤノン株式会社 画像形成装置及びその制御方法、並びにプログラム
JP6041522B2 (ja) 2012-04-18 2016-12-07 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体
US9392133B2 (en) * 2014-12-08 2016-07-12 Fuji Xerox Co., Ltd. Information processing apparatus and image forming apparatus

Also Published As

Publication number Publication date
US20180069979A1 (en) 2018-03-08
JP2018039140A (ja) 2018-03-15
US10148839B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
JP6737085B2 (ja) 画像形成装置、画像形成装置の制御方法、およびプログラム
US9582064B2 (en) Information processing apparatus capable of being instructed to power off by a command from external apparatus, method of controlling the same, and storage medium
JP6648513B2 (ja) 画像形成装置およびプログラム
US9378441B2 (en) Information processing apparatus, method for controlling the same, and program
JP2013215976A5 (ja)
US10645245B2 (en) Image forming apparatus for switching a type of an off state to be shifted, depending on time required for shift processing for shifting to the off state, control method for the image forming apparatus, and non-transitory storage medium
JP2014026373A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
US11064084B2 (en) Image forming apparatus capable of reducing time of shift to low-power consumption operation mode, method of controlling same, and storage medium
US20160187955A1 (en) Information processing apparatus, information processing method and computer program product
US10732702B2 (en) Data processing apparatus, method of controlling data processing apparatus, and recording medium
JP6768425B2 (ja) 情報処理装置及びその制御方法、並びにプログラム
RU2740775C1 (ru) Электронное устройство и способ представления ошибки, когда электронное устройство выключается
JP2011056852A (ja) 情報処理装置および画像形成装置
US20170078497A1 (en) Information processing system, information processing apparatus and information processing method
US10582079B2 (en) Image forming apparatus, method for controlling image forming apparatus, and recording medium
US20180013910A1 (en) Image forming apparatus, startup method, and non-transitory recording medium for storing computer readable program
JP4870098B2 (ja) 電子装置及び該電子装置の制御方法
US10931832B2 (en) Information processing apparatus, control method of the same, and storage medium
US10782769B2 (en) Communication device, communication controlling method, and non-transitory recording medium
JP5277262B2 (ja) 電子機器およびシステム管理プログラム
US11792347B2 (en) Electronic apparatus and control method of electronic apparatus
JP2016122436A (ja) 情報処理装置および情報処理方法
US20220261236A1 (en) Communication device and control method
JP2024129854A (ja) 情報処理システムおよびプログラム
JP2024047364A (ja) 情報処理装置及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6737085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150