JP6736996B2 - 電源遮断装置 - Google Patents

Description

本発明は、電力の通電を制御する電源遮断装置に関する。

従来、例えば電気機器において、安全性や操作性の観点から継電器が利用されてきた。このような継電器の中には、例えば非特許文献１に記載の技術のように、半導体スイッチを用いて構成されるものがある。

非特許文献１に記載の電源遮断装置は、一対の電界効果トランジスタのドレーン端子同士が接続された状態で電源ラインに設けられ、ドレーン端子の電圧を２つの抵抗器で分圧した電圧値（以下「分圧値」とする）に基づき一対の電界効果トランジスタが故障しているか否かを診断している。

発明推進協会公開技報公技番号２０１２−５０４２８４号

非特許文献１に記載の電源遮断装置では、一対の電界効果トランジスタの双方をオフ状態にした時の分圧値、一対の電界効果トランジスタのうちの一方の電界効果トンランジスタのみをオン状態にした時の分圧値、一対の電界効果トランジスタの双方をオン状態にした時の分圧値に基づいて電界効果トンランジスタの故障診断が行われる。このため、非特許文献１に記載の技術に係る故障診断は、実際に電源遮断装置を介して下流側に電力供給を行いながら診断を行うことができず、故障診断は電源遮断装置を使用する前に行う必要がある。また、一対の電界効果トランジスタの動作を適宜切り換えながら行うことになるので、診断に時間を要する。

そこで、実使用中に故障診断を行うことが可能な電源遮断装置が求められる。

本発明に係る電源遮断装置の特徴構成は、互いのソース端子同士が接続され、互いに同
じチャネルの極性からなる一対の電界効果トランジスタと、前記一対の電界効果トランジ
スタのうちの一方の電界効果トランジスタのドレーン端子に接続され、バッテリからの電
力が供給される入力端子と、前記一対の電界効果トランジスタのうちの他方の電界効果ト
ランジスタのドレーン端子に接続され、前記電力を負荷に供給する出力端子と、前記一対
の電界効果トランジスタの夫々のドレーン端子に隣接して設けられる一対の温度検出素子
と、前記一対の温度検出素子の検出結果に基づいて前記一対の電界効果トランジスタの故
障診断を行う診断部と、前記一対の電界効果トンランジスタが実装される基板と、を備え、前記基板における前記ソース端子が接続されたパターンの幅は、前記ドレーン端子が接続されるパターンの幅よりも狭く形成されている点にある。

このような特徴構成とすれば、一対の電界効果トランジスタのソース端子同士を接続することにより、夫々の電界効果トランジスタ内に形成される寄生ダイオードの整流方向が互いに異なるように寄生ダイオードを配置することができる。したがって、電界効果トランジスタが仮にオープンモードで故障した場合には、その時点の電流が流れる方向が寄生ダイオードの逆方向に沿うものであれば寄生ダイオードのアノード側に電圧が生じないので、出力端子にドレーン端子が接続された側の電界効果トランジスタが故障していると判定することができる。一方、電界効果トランジスタがオープンモードで故障した時点の電流が流れる方向が寄生ダイオードの順方向に沿うものであれば寄生ダイオードの順方向電圧と流れる電流とに応じて寄生ダイオードが発熱するので電界効果トランジスタの温度が上昇し、温度検出素子の検出結果に基づいて入力端子にドレーン端子が接続された側の電界効果トランジスタが故障していると判定することができる。このように本特徴構成であれば、電源遮断装置を実際に使用しながら故障診断を行うことができる。また、ソース端子に接続されたパターンからの放熱を低減することができ、一対の電界効果トランジスタにおける互いの熱の譲受を抑制することが可能となる。

また、前記一対の温度検出素子は、夫々、前記一対の電界効果トランジスタの夫々のドレーン端子に接続されていると好適である。

このような構成とすれば、電界効果トランジスタの熱を、ドレーン端子を介して直接、温度検出素子に伝達することが可能となる。したがって、電界効果トランジスタのＰＮ接合の接合温度により近い温度を検出することが可能となる。

また、前記基板における前記一方の電界効果トランジスタの端子が接続されるパターンと、前記他方の電界効果トランジスタの端子が接続されるパターンとが互いに対称に配置されていると好適である。

このような構成とすれば、端子の配置が互いに等しい一対の電界効果トランジスタを用いることにより、基板における一方の電界効果トランジスタの端子が接続されるパターンと、他方の電界効果トランジスタの端子が接続されるパターンとが互いに等しくなるように配置することができる。したがって、一対の電界効果トランジスタの夫々の温度環境に対するパターンの差異による影響を低減することができる。

また、前記一方の電界効果トランジスタと前記他方の電界効果トランジスタとは、互いに隣接して配置されていると好適である。

例えばチップの一方の面にドレーン端子が設けられ、チップの他方の面にソース端子及びゲート端子が設けられる電界効果トランジスタにあっては、電界効果トランジスタの熱はドレーン端子から放熱されることが多くなる。そこで、上述した構成とすることにより、電界効果トランジスタの発熱を適切に検出することが可能となる。

電源遮断装置の構成を示した回路図である。 基板に形成されたパターンの一例を示す図である。

本発明に係る電源遮断装置は、使用中であっても故障診断を行うことができるように構成される。以下、本実施形態の電源遮断装置１について説明する。図１には、電源遮断装置１の回路図が示される。電源遮断装置１は、一対の電界効果トランジスタ１０（以下「ＦＥＴ」とする）、入力端子２０、出力端子３０、一対の温度検出素子４０、診断部５０、制御部６０を備えて構成される。特に、診断部５０は、ＦＥＴ１０の故障診断に係る処理を行うために、ＣＰＵを中核部材としてハードウェア又はソフトウェア或いはその両方で構築されている。

一対のＦＥＴ１０は、ＦＥＴ１０Ａ及びＦＥＴ１０Ｂからなり、ＦＥＴ１０Ａ及びＦＥＴ１０Ｂは、互いのソース端子同士が接続される。したがって、一対のＦＥＴ１０は、直列に接続されることになる。また、一対のＦＥＴ１０は、互いに同じチャネルの極性のものを用いて構成される。同じチャネルの極性とは、ＦＥＴ１０ＡがＰ型のＦＥＴを用いて構成される場合には、ＦＥＴ１０ＢもＰ型のＦＥＴを用いて構成されることを意味し、ＦＥＴ１０ＡがＮ型のＦＥＴを用いて構成される場合には、ＦＥＴ１０ＢもＮ型のＦＥＴを用いて構成されることを意味する。本実施形態では、図１に示されるように、一対のＦＥＴ１０は、Ｐ型のＦＥＴを用いて構成される。

一対のＦＥＴ１０のうちの一方のＦＥＴ１０Ａのドレーン端子は、入力端子２０に接続される。入力端子２０には、バッテリ２からの電力が供給される。バッテリ２からの電力とは、本電源遮断装置１の制御対象となる電力である。このバッテリ２は、例えば車両に搭載されるバッテリとすることが可能である。

一対のＦＥＴ１０のうちの他方のＦＥＴ１０Ｂのドレーン端子は、出力端子３０に接続される。出力端子３０には、バッテリ２からの電力を供給する負荷３が接続される。本実施形態では、負荷３とは、例えばモータやソレノイドバルブ等の誘導性負荷が相当する。

ここで、上述したように一対のＦＥＴ１０はＰ型ＦＥＴが用いられる。したがって、夫々のＦＥＴ１０Ａ，１０Ｂは、夫々、ドレーン端子にアノードが接続され、且つ、ソース端子にカソードが接続された状態で寄生ダイオード１１Ａ，１１Ｂ（以下「ダイオード１１Ａ，１１Ｂ」とする）が形成される。

一対のＦＥＴ１０のゲート端子の夫々は、エミッタ端子が接地されているトランジスタ１２Ａ，１２Ｂ（本実施形態ではｎｐｎ型トランジスタ）のコレクタ端子が接続される。トランジスタ１２Ａ，１２Ｂは、制御部６０からベース端子に電流が供給可能に構成される。したがって、一対のＦＥＴ１０の夫々は、制御部６０からトランジスタ１２Ａ，１２Ｂのベース端子に電流が供給された際に、オン状態となる。

一対の温度検出素子４０は、温度検出素子４０Ａ及び温度検出素子４０Ｂからなる。温度検出素子４０Ａの一方の端子はＦＥＴ１０Ａのドレーン端子に接続され、他方の端子は、一方の端子が接地された所定の抵抗値を有する抵抗器４１Ａの他方の端子に接続される。温度検出素子４０Ｂの一方の端子はＦＥＴ１０Ｂのドレーン端子に接続され、他方の端子は、一方の端子が接地された所定の抵抗値を有する抵抗器４１Ｂの他方の端子に接続される。一対の温度検出素子４０は、本実施形態では、温度上昇に応じて抵抗値が大きくなる特性を有するサーミスタを用いて構成される。これにより、環境温度が高くなった場合には、温度検出素子４０Ａ及び抵抗器４１Ａにより分圧される電圧値、及び温度検出素子４０Ｂ及び抵抗器４１Ｂにより分圧される電圧値が小さくなり、環境温度が低くなった場合には大きくなる。

診断部５０は、このような一対の温度検出素子４０の検出結果に基づいて一対のＦＥＴ１０の故障診断を行う。具体的には、制御部６０が、一対のＦＥＴ１０がオン状態になるようにトランジスタ１２Ａ，１２Ｂのベース端子に電流を供給した際の、温度検出素子４０Ａ及び抵抗器４１Ａにより分圧される電圧値、及び温度検出素子４０Ｂ及び抵抗器４１Ｂにより分圧される電圧値と、バッテリ２からの電圧を各素子の抵抗値で分圧した所期の値との比較結果と、により一対のＦＥＴ１０が故障しているか否かを適切に診断することが可能となる。

仮にＦＥＴ１０Ａが故障している場合には、バッテリ２からの電流がダイオード１１Ａを介してＦＥＴ１０Ｂ側に流れることになる。この場合、ダイオード１１Ａの順方向電圧及びダイオード１１Ａを流れる電流により、ダイオード１１Ａが発熱する。この熱を受けて、温度検出素子４０Ａの抵抗値が大きくなるため、温度検出素子４０Ａ及び抵抗器４１Ａにより分圧される電圧値が所期の値よりも小さくなる。したがって、この場合には、診断部５０は温度検出素子４０Ａの検出結果に基づいてＦＥＴ１０Ａが故障しているか否かを診断することが可能である。

一方、仮にＦＥＴ１０Ｂが故障している場合には、バッテリ２からの電流はＦＥＴ１０Ｂのドレーン端子側には流れない。このため、温度検出素子４０Ｂ及び抵抗器４１Ｂにより分圧される電圧値が所期の値よりも小さくなる。したがって、この場合には、診断部５０は温度検出素子４０Ｂの検出結果に基づいてＦＥＴ１０Ｂが故障しているか否かを診断することが可能である。

なお、負荷３側から出力端子３０を介してＦＥＴ１０Ｂのドレーン端子に電圧が印加される可能性もある。この場合には、当該電圧に起因した電流が、ダイオード１１Ｂ及びトランジスタ１２Ｂを介してグランドに流れ、この電流とダイオード１１Ｂの順方向電圧とにより、ダイオード１１Ｂが発熱する。この熱を受けて、温度検出素子４０Ｂの抵抗値が大きくなるため、温度検出素子４０Ｂ及び抵抗器４１Ｂにより分圧される電圧値が所期の値よりも小さくなる。したがって、この場合には、診断部５０は温度検出素子４０Ａの検出結果に基づいてＦＥＴ１０Ａが故障しているか否かを診断することが可能である。

このように本電源遮断装置１は、一対のＦＥＴ１０が故障しているか否かを一対の温度検出素子４０の検出結果に基づき判定する。特に、温度検出素子４０がダイオード１１Ａ，１１Ｂの発熱に応じて抵抗値が変化することが重要である。そこで、電源遮断装置１は、以下に記載するように構成すると良い。

上述した一対のＦＥＴ１０を含む各部品は、図２に示されるように基板７０に実装される。ここで、図２は、一対のＦＥＴ１０が搭載された部分における基板７０の上面図である。基板７０とは、例えばプリント基板を用いることが可能である。図２では、理解を容易にするために、夫々のＦＥＴ１０Ａ，１０Ｂのドレーン端子には符号Ｄを付し、ソース端子には符号Ｓを付し、ゲート端子には符号Ｇを付している。なお、図２において、ハッチングを付した部分は配線のパターンである。

図２に示されるように、一対の温度検出素子４０は、夫々、一対のＦＥＴ１０の夫々のドレーン端子Ｄに隣接して設けられる。ＦＥＴ１０は、半導体ウエハ上に形成されたチップをダイシングし、樹脂で封入して構成される。チップの裏面にはドレーン端子Ｄが設けられ、ソース端子Ｓ及びゲート端子Ｇはチップの表面に設けられる。このため、ＦＥＴ１０の熱はドレーン端子Ｄから放熱されることが多くなるため、ＦＥＴ１０の発熱を調べる上で、温度検出素子４０はドレーン端子Ｄに隣接して設けると良い。

また、基板７０におけるソース端子Ｓが接続されたパターン９１の幅は、ドレーン端子Ｄが接続されたパターン９２の幅よりも狭く形成される。これにより、ソース端子Ｓに接続されたパターン９１からの放熱を低減することができ、一対のＦＥＴ１０における互いの熱の譲受を抑制することが可能となる。

また、一方のＦＥＴ１０Ａと他方のＦＥＴ１０Ｂとは、互いに隣接して配置される。これにより、一対のＦＥＴ１０の夫々の温度環境を均一にすることが可能となる。

更に、本実施形態では、基板７０における一方のＦＥＴ１０Ａの端子が接続されるパターンと、他方のＦＥＴ１０Ｂの端子が接続されるパターンとが互いに対称に配置されている。図２示されるように、ＦＥＴ１０の端子の配置は、ＦＥＴ１０Ａ及びＦＥＴ１０Ｂは互いに同じである。したがって、基板７０における一方のＦＥＴ１０Ａの端子が接続されるパターンと、他方のＦＥＴ１０Ｂの端子が接続されるパターンとは、互いに点対称になるように配置すると良い。これにより、一対のＦＥＴ１０の夫々の温度環境を均一にすることが可能となる。

〔その他の実施形態〕
上記実施形態では、一対のＦＥＴ１０がＰ型ＦＥＴを用いて構成した場合の例を挙げて説明したが、一対のＦＥＴ１０を、Ｎ型ＦＥＴを用いて構成することも可能である。

上記実施形態では、一対の温度検出素子４０がサーミスタを用いて構成した場合の例を挙げて説明したが、サーミスタ以外の温度検出素子を用いて構成することも可能である。

上記実施形態では、一対の温度検出素子４０は、夫々、一対の電界効果トランジスタ１０の夫々のドレーン端子に接続されているとして説明したが、一対の温度検出素子４０の夫々の一方の端子と、一対の電界効果トランジスタ１０の夫々のドレーン端子との間に、所定の抵抗値を有する抵抗器を設け、一対の温度検出素子４０の夫々の他方の端子を接地して構成することも可能である。この場合には、一対の温度検出素子４０は、温度上昇に伴い抵抗値が小さくなるような特性のものを用いると良い。このような構成であっても、ダイオード１１Ａやダイオード１１Ｂの発熱に応じて、温度検出素子４０Ａ及び抵抗器４１Ａにより分圧される電圧値や、温度検出素子４０Ｂ及び抵抗器４１Ｂにより分圧される電圧値を所期の値よりも小さくすることができる。したがって、この場合でも、温度検出素子４０Ａ，４０Ｂの検出結果に基づいてＦＥＴ１０Ａ，１０Ｂが故障しているか否かを診断することが可能である。

上記実施形態では、基板７０におけるソース端子が接続されたパターンの幅は、ドレーン端子が接続されるパターンの幅よりも狭く形成されているとして説明したが、ソース端子が接続されたパターンの幅と、ドレーン端子が接続されるパターンの幅とを同じように構成しても良いし、ソース端子が接続されたパターンの幅が、ドレーン端子が接続されるパターンの幅よりも広くなるように形成しても良い。

上記実施形態では、基板７０における一方の電界効果トランジスタ１０Ａの端子が接続されるパターンと、他方の電界効果トランジスタ１０Ｂの端子が接続されるパターンとが互いに対称に配置されているとして説明したが、基板７０における一方の電界効果トランジスタ１０Ａの端子が接続されるパターンと、他方の電界効果トランジスタ１０Ｂの端子が接続されるパターンとが互いに非対称になるように配置することも可能である。

上記実施形態では、一方の電界効果トランジスタ１０Ａと他方の電界効果トランジスタ１０Ｂとは、互いに隣接して配置されているとして説明したが、一方の電界効果トランジスタ１０Ａと他方の電界効果トランジスタ１０Ｂとは、互いに離間して配置することも可能である。

本発明は、電力の通電を制御する電源遮断装置に用いることが可能である。

１：電源遮断装置
２：バッテリ
１０：ＦＥＴ（電界効果トランジスタ）
１０Ａ：一方のＦＥＴ（電界効果トランジスタ）
１０Ｂ：他方のＦＥＴ（電界効果トランジスタ）
２０：入力端子
３０：出力端子
４０：一対の温度検出素子
５０：診断部
７０：基板
９１：パターン
９２：パターン
Ｄ：ドレーン端子
Ｓ：ソース端子

Claims (4)

1. 互いのソース端子同士が接続され、互いに同じチャネルの極性からなる一対の電界効果トランジスタと、
   前記一対の電界効果トランジスタのうちの一方の電界効果トランジスタのドレーン端子に接続され、バッテリからの電力が供給される入力端子と、
   前記一対の電界効果トランジスタのうちの他方の電界効果トランジスタのドレーン端子に接続され、前記電力を負荷に供給する出力端子と、
   前記一対の電界効果トランジスタの夫々のドレーン端子に隣接して設けられる一対の温度検出素子と、
   前記一対の温度検出素子の検出結果に基づいて前記一対の電界効果トランジスタの故障診断を行う診断部と、
   前記一対の電界効果トンランジスタが実装される基板と、
   を備え、
   前記基板における前記ソース端子が接続されたパターンの幅は、前記ドレーン端子が接続されるパターンの幅よりも狭く形成されている電源遮断装置。
2. 前記一対の温度検出素子は、夫々、前記一対の電界効果トランジスタの夫々のドレーン端子に接続されている請求項１に記載の電源遮断装置。
3. 前記基板における前記一方の電界効果トランジスタの端子が接続されるパターンと、前記他方の電界効果トランジスタの端子が接続されるパターンとが互いに対称に配置されている請求項１又は２に記載の電源遮断装置。
4. 前記一方の電界効果トランジスタと前記他方の電界効果トランジスタとは、互いに隣接して配置されている請求項１から３のいずれか一項に記載の電源遮断装置。

Images