(第1の実施の形態)
図1は、本発明の第1の実施の形態による撮像装置の一構成例を示す概略ブロック図である。電子カメラ1は、撮影レンズ2と、固体撮像装置3と、撮像制御部4と、レンズ制御部5と、メモリ6と、マイクロプロセッサ7と、操作部8と、画像処理部9と、記録部10とを備える撮像装置である。
撮影レンズ2は、フォーカシングレンズなどの複数の光学系、絞り等を備える。撮影レンズ2のフォーカシングレンズや絞りは、レンズ制御部5により駆動される。固体撮像装置3は、イメージセンサ30を備える。撮影レンズ2の結像面には、イメージセンサ30の撮像面が配置される。
撮像制御部4は、切替制御部4a(後述)を有し、固体撮像装置3に制御信号を出力する。固体撮像装置3は、撮像制御部4から出力される制御信号に従い、撮像信号を出力する。固体撮像装置3から出力された撮像信号は、メモリ6に一旦蓄積される。
マイクロプロセッサ7は、メモリ6を作業領域として用いて電子カメラ1の全体を制御する。マイクロプロセッサ7には、レリーズスイッチ、電源スイッチ、選択スイッチなどの操作部8が接続される。画像処理部9は、メモリ6に蓄積された撮像信号に対してホワイトバランスの調整、圧縮処理など、各種画像処理を行う。記録部10には記録媒体10aが着脱自在に装着され、画像処理部9により圧縮された画像データを記録媒体10aに記録する。
電子カメラ1は、複数の撮影モードを有する。たとえば、電子カメラ1は、ISO感度を所定値(たとえば、ISO800)以上に高めて撮影を行う高感度撮影モードと、イメージセンサ30から撮像信号を高速に読み出す高速読み出しモードとを有する。高感度撮影モードでは、イメージセンサ30の露光量が少なく、露光量を増加させることも困難であるため、ノイズ成分を低減しないと撮像信号のSN比が向上しない。
ユーザは、操作部8を用いて所定の操作を行うと、電子カメラ1の撮影モードを切り替えることができる。マイクロプロセッサ7は、電子カメラ1の撮影モードが切り替えられると、レンズ制御部5、撮像制御部4、画像処理部9などを切り替えられた撮影モードに適合した設定に変更する。
図2は、本発明の第1の実施の形態における固体撮像装置3の等価回路図である。固体撮像装置3は、画素アレイ30aと、カラム回路31と、第1切替部32と、第2切替部33と、平均化演算器34と、出力選択回路35とを備える。
固体撮像装置3の画素アレイ30aは、その撮像面に複数の画素20が二次元状に配列されている。図2には、ベイヤ配列に従って配置された複数の画素20の一部が図示されている。
画素アレイ30aの各画素列には、垂直信号線25がそれぞれ設けられている。各画素列の垂直信号線25には、当該画素列に含まれる画素20がすべて接続されている。撮像制御部4の制御により読み出し対象となった画素20は、垂直信号線25に信号を出力する。
第1切替部32は、切替制御部4aから送信される制御信号に基づいて開閉する開閉器41aおよび41bを複数備える。開閉器41aは、n列目の画素列の垂直信号線25とn列目の画素列のカラム回路31との間に設けられる。開閉器41bは、n列目の画素列の垂直信号線25とn+1列目の画素列のカラム回路31との間に設けられる。ここで、nは、1から画素アレイ30aに含まれる画素列の列数までの整数である。
カラム回路31は、各画素列に設けられている。画素20から垂直信号線25に出力される信号は、第1切替部32を介してカラム回路31に読み込まれる。図2に例示したカラム回路31は、A/D変換部(ADC)51とPGA(Programmable Gain Amp)52とを備える。PGA52は、第1切替部32から入力された信号を増幅する。A/D変換部51は、PGA52が増幅した信号をA/D変換する。カラム回路31は、後述する相関二重サンプリングにより撮像信号を生成する。
奇数列目の各画素列に設けられたカラム回路31は、撮像信号を出力信号線61aへ出力する。偶数列目の各画素列に設けられたカラム回路31は、撮像信号を出力信号線61bへ出力する。出力信号線61aおよび61bは、第2切替部33に接続されている。
第2切替部33は、切替制御部4aの制御に基づいて開閉する開閉器42a、42b、42c、および42dを備える。開閉器42aおよび開閉器42cは出力信号線61aに接続され、開閉器42bおよび開閉器42dは出力信号線61bに接続されている。開閉器42aおよび開閉器42bは、平均化演算器34に接続されている。開閉器42cおよび開閉器42dは、出力選択回路35に接続されている。
平均化演算器34は、高感度撮影モードなど、SN比の向上のためにノイズ成分の低減を要する撮影モードの際に用いられ、入力された二つの画像信号の平均を演算する。たとえば、平均化演算器34は、二つの画像信号を加算して2で除す。平均化演算器34は、その平均化した画像信号を新たな画像信号として出力選択回路35に出力する。
出力選択回路35は、入力された画像信号を固体撮像装置3の外部へ出力する。
切替制御部4aは、電子カメラ1の撮影モードに基づいて、第1切替部32と第2切替部33とを制御する。
たとえば、電子カメラ1が高感度撮影モードである場合、一つの画素20が読み出し対象となる。このとき、切替制御部4aは、読み出し対象の画素20が属する画素列の垂直信号線25に接続している開閉器41aおよび41bのみが閉じるように、第1切替部32を制御する。また、切替制御部4aは、電子カメラ1が高感度撮影モードである場合、開閉器42cおよび開閉器42dが開き、開閉器42aおよび開閉器42bを閉じるように、第2切替部33を制御する。
すなわち、電子カメラ1が高感度撮影モードであり、読み出し対象の画素20がn列目の画素列に含まれる場合、読み出し対象の画素20から垂直信号線25に出力された信号は、n列目とn+1列目のカラム回路31に読み出される。n列目とn+1列目のカラム回路31は、その信号に基づいて撮像信号をそれぞれ生成する。n列目とn+1列目のカラム回路31が生成した各撮像信号は、それぞれ平均化演算器34へ入力される。平均化演算器34は、二つの撮像信号の平均を算出して、平均化した撮像信号を出力選択回路35へ出力する。
電子カメラ1が高速読み出しモードである場合、隣り合う二つの画素20が読み出し対象となる。撮像制御部4は、開閉器41bが開いて開閉器41aが閉じるように、第1切替部32を制御する。また、撮像制御部4は、電子カメラ1が高速読み出しモードである場合、開閉器42aおよび開閉器42bを開き、開閉器42cおよび開閉器42dを閉じるように、第2切替部33を制御する。
すなわち、電子カメラ1が高速読み出しモードである場合、カラム回路31は、行方向に隣り合う二つの読み出し対象の画素20の各々から信号を読み出す。カラム回路31は、読み出した信号に基づいて撮像信号をそれぞれ生成して、その撮像信号を出力選択回路35へ出力する。
カラム回路31が画素20の各々から読み出した信号に対してA/D変換等の信号処理を行うと、撮像信号にノイズが発生する。固体撮像装置3は、電子カメラ1が高感度撮影モードにある場合、同一の信号に基づいて2個のカラム回路31が生成した撮像信号の平均を演算することにより、撮像信号に含まれるノイズを1/√2に低減する。撮像信号に含まれるノイズが1/√2に低減されることにより、高感度撮影モードにおける撮像信号のSN比が向上して、撮像画像の画質が向上する。
また、第1の実施の形態の固体撮像装置3は、電子カメラ1が高感度撮影モードであるときは、平均の演算に必要な撮像信号をn+1列目の画素列に従来から設けられているカラム回路31を用いて生成する。電子カメラ1が高感度撮影モードであるときに、第1切替部32を介してn列目の垂直信号線25をn+1列目のカラム回路31に接続することにより、画素列ごとに複数個のカラム回路31を設ける場合よりも固体撮像装置3の大きさを小さくすることができる。
また、固体撮像装置3は、電子カメラ1が高速読み出しモードである場合、画素行に含まれる二つの画素20を読み出し対象とすることで、電子カメラ1が高感度撮影モードにある場合の半分の読み出し時間で画像を読み出すことができる。
図3は、図2の回路をより具体的に示した固体撮像装置3の等価回路図である。図3では、画素20は、それぞれフォトダイオードPDと転送トランジスタTaと増幅トランジスタTbとリセットトランジスタTcと選択トランジスタTdとを備える。また、図3では、開閉器41a、41b、42a、42b、42c、42dは、それぞれNMOSトランジスタで構成されている。各トランジスタのゲートには、以下の制御信号が入力される。なお、iは1から画素アレイ30aの垂直画素数までの整数であり、mは1から画素アレイ30aの水平画素数までの整数である。
i行m列の画素20の転送トランジスタTa:制御信号TX(i,m)
i行m列の画素20のリセットトランジスタTc:制御信号RST(i,m)
i行m列の画素20の選択トランジスタTd:制御信号SEL(i,m)
奇数列目の画素列の開閉器41a:制御信号LINE1
奇数列目の画素列の開閉器41b:制御信号LINE2
偶数列目の画素列の開閉器41a:制御信号LINE3
偶数列目の画素列の開閉器41b:制御信号LINE4
開閉器42a:制御信号OUT_SW4
開閉器42b:制御信号OUT_SW3
開閉器42c:制御信号OUT_SW1
開閉器42d:制御信号OUT_SW2
制御信号TX(i,m)、RST(i,m)、およびSEL(i,m)は、撮像制御部4により出力される。制御信号LINE1、LINE2、LINE3、LINE4、OUT_SW1、OUT_SW2、OUT_SW3、およびOUT_SW4は、切替制御部4aにより出力される。
転送トランジスタTaがオン状態となると、フォトダイオードPDに蓄積された電荷が不図示のフローティングディフュージョンに転送される。不図示のフローティングディフュージョンFDは、転送トランジスタTaを介して転送された電荷を電圧に変換する。その電圧は、増幅トランジスタTbのゲートに印加される。増幅トランジスタTbは、そのゲート電圧に応じた電気信号を生成する。
リセットトランジスタTcは、オン状態とされることによってフローティングディフュージョンFDや増幅トランジスタTbのゲートに転送された電荷を排出し、画素20をリセット状態にする。
選択トランジスタTdは、オン状態とされることによって画素20と垂直信号線25とを電気的に接続する。画素20が垂直信号線25に接続されると、増幅トランジスタTbにて生成された信号が垂直信号線25に出力される。選択トランジスタTdがオン状態にある場合に、転送トランジスタTaがオン状態となると信号レベルの信号が垂直信号線25に出力され、画素20がリセット状態になるとリセットレベルの信号が垂直信号線25に出力される。
カラム回路31のA/D変換部51には、それぞれ制御信号SAMPLEと制御信号RAMPとが入力される。制御信号SAMPLEは、A/D変換部51に入力されたリセットレベルまたは信号レベルの信号をサンプリングするか否かを表す。制御信号SAMPLEがHiレベルのとき、A/D変換部51は、サンプリングを行う。A/D変換部51は、制御信号RAMPにHiレベルからLoレベルへの傾斜信号が入力されているとき、サンプリング結果に基づきA/D変換を行う。カラム回路31は、A/D変換後の信号レベルの信号からA/D変換後のリセットレベルの信号を差し引いて撮像信号を生成する。
図3および図4を用いて、電子カメラ1の撮影モードが高感度撮影モードである場合の固体撮像装置3の動作について説明する。図4は、1行m列の画素20と1行m+1列の画素20から信号が読み出されて、出力選択回路35から外部に撮像信号が出力されるまでの動作を表すタイミングチャートである。
図4の初期状態では、各制御信号は、以下のようになっている。
制御信号TX(i,m):Loレベル
制御信号RST(i,m):Loレベル
制御信号SEL(i,m):Loレベル
制御信号LINE1:Loレベル
制御信号LINE2:Loレベル
制御信号LINE3:Hiレベル
制御信号LINE4:Hiレベル
制御信号OUT_SW4:Hiレベル
制御信号OUT_SW3:Hiレベル
制御信号OUT_SW2:Loレベル
制御信号OUT_SW1:Loレベル
時間T1では、制御信号SEL(1,m)がHiレベルに切り替わると共に、制御信号LINE3および制御信号LINE4がLoレベルに切り替わり、制御信号LINE1および制御信号LINE2がHiレベルに切り替わる。1行m列の画素20の選択トランジスタTdがオン状態となり、1行m列の画素20がm列目の垂直信号線25に接続される。偶数列目の開閉器41aおよび開閉器41bが開き、奇数列目の画素列の開閉器41aおよび開閉器41bが閉じる。
時間T2では、制御信号RST(1,m)がHiレベルに切り替わり、1行m列の画素20がリセット状態になる。このとき、m列の垂直信号線25には、1行m列の画素20からリセットレベルの信号R1darkが出力される。
時間T3では、制御信号RST(1,m)がLoレベルに切り替わると共に、制御信号SAMPLEがHiレベルに切り替わり、m列目とm+1列目のA/D変換部51がリセットレベルの信号R1darkのサンプリングを開始する。
時間T4では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(1,m)がHiレベルに切り替わる。m列目とm+1列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T3から時間T4までの期間にサンプリングしたリセットレベルの信号R1darkについてA/D変換する。また、1行m列の画素20の転送トランジスタTaがオン状態となり、1行m列の画素20のフォトダイオードPDから1行m列の画素20のフローティングディフュージョンに電荷が転送される。以降、m列の垂直信号線25には、1行m列の画素20から信号レベルの信号R1signalが出力される。
時間T5では、制御信号TX(1,m)がLoレベルに切り替わり、1行m列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。m列の垂直信号線25には、引き続き1行m列の画素20から信号レベルの信号R1signalが出力される。
時間T6では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わる。m列目とm+1列目のA/D変換部51は、信号レベルの信号R1signalのサンプリングを開始する。
時間T7では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。m列目とm+1列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T6から時間T7までの期間にサンプリングした信号レベルの信号R1signalについてA/D変換する。
時間T8では、制御信号SEL(1,m)がLoレベルに、制御信号SEL(1,m+1)がHiレベルに、制御信号LINE1および制御信号LINE2がLoレベルに、制御信号LINE3および制御信号LINE4がHiレベルにそれぞれ切り替わる。1行m列の画素20の選択トランジスタTdがオフ状態となり、1行m+1列の画素20の選択トランジスタTdがオン状態となる。すなわち、1行m+1列の画素20がm+1列目の垂直信号線25に接続される。また、奇数列目の開閉器41aおよび開閉器41bが開き、偶数列目の画素列の開閉器41aおよび開閉器41bが閉じる。
時間T9では、制御信号RST(1,m+1)がHiレベルに切り替わり、1行m+1列の画素20がリセット状態になる。このとき、m+1列の垂直信号線25には、1行m+1列の画素20からリセットレベルの信号Gr1darkが出力される。
時間T10では、制御信号RST(1,m+1)がLoレベルに切り替わると共に、制御信号RAMPへの傾斜信号の入力が終わり、制御信号SAMPLEがHiレベルに切り替わる。m+1列目とm+2列目のA/D変換部51は、リセットレベルの信号Gr1darkのサンプリングを開始する。また、m列目とm+1列目のカラム回路31は、時間T4から時間T6の間にA/D変換したリセットレベルの信号R1darkを時間T7から時間T10の間にA/D変換した信号レベルの信号R1signalから減じて、撮像信号を生成する。m列目とm+1列目のカラム回路31は、各々が生成した撮像信号を平均化演算器34へ出力する。平均化演算器34は、m列目とm+1列目のカラム回路31がそれぞれ出力した撮像信号の平均を演算して、出力選択回路35へ出力する。出力選択回路35は、1行m列の画素20に関する撮像信号R1aを固体撮像装置3の外部へ出力する。
時間T11では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(1,m+1)がHiレベルに切り替わる。m+1列目とm+2列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T10から時間T11までの期間にサンプリングしたリセットレベルの信号Gr1darkについてA/D変換する。また、1行m+1列の画素20の転送トランジスタTaがオン状態となり、1行m+1列の画素20のフォトダイオードPDから1行m+1列の画素20のフローティングディフュージョンに電荷が転送される。以降、m+1列の垂直信号線25には、1行m+1列の画素20から信号レベルの信号Gr1signalが出力される。
時間T12では、制御信号TX(1,m+1)がLoレベルに切り替わり、1行m+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。m+1列の垂直信号線25には、引き続き1行m+1列の画素20から信号レベルの信号Gr1signalが出力されている。
時間T13では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わる。m+1列目とm+2列目のA/D変換部51は、信号レベルの信号Gr1signalのサンプリングを開始する。
時間T14では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。m+1列目とm+2列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T13から時間T14までの期間にサンプリングした信号レベルの信号Gr1signalについてA/D変換する。
時間T15では、制御信号SEL(1,m+1)がLoレベルに、制御信号LINE1および制御信号LINE2がHiレベルに、制御信号LINE3およびLINE4がLoレベルにそれぞれ切り替わる。1行m+1列の画素20の選択トランジスタTdがオフ状態となる。奇数列目の開閉器41aおよび開閉器41aが閉じて、偶数列目の開閉器41aおよび開閉器41bが開く。
時間T16では、制御信号RAMPへの傾斜信号の入力が終わる。m+1列目とm+2列目のカラム回路31は、時間T11から時間T13の間にA/D変換した1行m+1列の画素20のリセットレベルの信号Gr1darkを時間T14から時間T16の間にA/D変換した1行m+1列の画素20の信号レベルの信号Gr1signalから減じて、撮像信号を生成する。m+1列目とm+2列目のカラム回路31は、各々が生成した撮像信号を平均化演算器34へ出力する。平均化演算器34は、m+1列目とm+2列目のカラム回路31がそれぞれ出力した撮像信号の平均を演算して、出力選択回路35へ出力する。出力選択回路35は、1行m+1列の画素20に関する撮像信号Gr1aを固体撮像装置3の外部へ出力する。
図3および図5を用いて、電子カメラ1の撮影モードが高速読み出しモードである場合の固体撮像装置3の動作について説明する。図5は、固体撮像装置3が1行m列の画素20と1行m+1列の画素20から信号を読み出して、出力選択回路35から外部に撮像信号を出力するまでの動作を表すタイミングチャートである。
図5の初期状態では、各制御信号は、以下のようになっている。
制御信号TX(i,m):Loレベル
制御信号RST(i,m):Loレベル
制御信号SEL(i,m):Loレベル
制御信号LINE1:Hiレベル
制御信号LINE2:Loレベル
制御信号LINE3:Hiレベル
制御信号LINE4:Loレベル
制御信号OUT_SW4:Loレベル
制御信号OUT_SW3:Loレベル
制御信号OUT_SW2:Loレベル
制御信号OUT_SW1:Loレベル
電子カメラ1の撮影モードが高速読み出しモードである場合、制御信号LINE1およびLINE3は、常にHiレベルである。すなわち、電子カメラ1の撮影モードが高感度撮影モードでない場合、開閉器41aは、常に閉じている(オン状態である)。一方、制御信号LINE2およびLINE4は、常にLoレベルである。すなわち、電子カメラ1の撮影モードが高感度撮影モードでない場合、開閉器41bは、常に開いている(オフ状態である)。
時間T21では、制御信号SEL(1,m)およびSEL(1,m+1)がHiレベルに切り替わる。1行m列および1行m+1列の画素20の選択トランジスタTdがオン状態となり、1行m列の画素20がm列目の垂直信号線25に接続され、1行m+1列の画素20がm+1列目の垂直信号線25に接続される。
時間T22では、制御信号RST(1,m)およびRST(1,m+1)がHiレベルに切り替わり、1行m列および1行m+1列の画素20がそれぞれリセット状態になる。このとき、m列の垂直信号線25には、1行m列の画素20からリセットレベルの信号R1darkが出力される。m+1列の垂直信号線25には、1行m+1列の画素20からリセットレベルの信号Gr1darkが出力される。
時間T23では、制御信号RST(1,m)およびRST(1,m+1)がLoレベルに切り替わると共に、制御信号SAMPLEがHiレベルに切り替わる。m列目のA/D変換部51は、リセットレベルの信号R1darkのサンプリングを開始し、m+1列目のA/D変換部51は、リセットレベルの信号Gr1darkのサンプリングを開始する。
時間T24では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(1,m)およびTX(1,m+1)がHiレベルに切り替わる。m列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T23から時間T24までの期間にサンプリングしたリセットレベルの信号R1darkについてA/D変換する。m+1列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T23から時間T24までの期間にサンプリングしたリセットレベルの信号Gr1darkについてA/D変換する。また、1行m列および1行m+1列の画素20の転送トランジスタTaがオン状態となり、1行m列および1行m+1列の画素20のフォトダイオードPDから各画素20のフローティングディフュージョンに電荷が転送される。以降、m列の垂直信号線25には、1行m列の画素20から信号レベルの信号R1signalが出力される。また、m+1列の垂直信号線25には、1行m+1列の画素20から信号レベルの信号Gr1signalが出力される。
時間T25では、制御信号TX(1,m)およびTX(1,m+1)がLoレベルに切り替わり、1行m列および1行m+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。m列の垂直信号線25には、引き続き1行m列の画素20から信号レベルの信号R1signalが出力される。m+1列の垂直信号線25には、引き続き1行m+1列の画素20から信号レベルの信号Gr1signalが出力される。
時間T26では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わる。m列目のA/D変換部51は、信号レベルの信号R1signalのサンプリングを開始する。m+1列目のA/D変換部51は、信号レベルの信号Gr1signalのサンプリングを開始する。
時間T27では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。m列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T26から時間T27までの期間にサンプリングした信号レベルの信号R1signalについてA/D変換する。m+1列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T26から時間T27までの期間にサンプリングした信号レベルの信号Gr1signalについてA/D変換する。
時間T28では、制御信号SEL(1,m)およびSEL(1,m+1)がLoレベルにそれぞれ切り替わると共に、制御信号SEL(2,m)およびSEL(2,m+1)がHiレベルにそれぞれ切り替わる。1行m列および1行m+1列の画素20の選択トランジスタTdがオフ状態となり、2行m列および2行m+1列の画素20の選択トランジスタTdがオン状態となる。すなわち、2行m列の画素20がm列目の垂直信号線25に接続される。また、2行m+1列の画素20がm+1列の垂直信号線25に接続される。
時間T29では、制御信号RST(2,m)およびRST(2,m+1)がHiレベルに切り替わり、2行m列および2行m+1列の画素20がリセット状態になる。このとき、m列目の垂直信号線25には、2行m列の画素20からリセットレベルの信号Gb1darkが出力され、m+1列の垂直信号線25には、2行m+1列の画素20からリセットレベルの信号B1darkが出力される。
時間T30では、制御信号RST(2,m)およびRST(2,m+1)がLoレベルに切り替わると共に、制御信号RAMPへの傾斜信号の入力が終わり、制御信号SAMPLEがHiレベルに切り替わり、制御信号OUT_SW1がHiレベルに切り替わる。m列目のA/D変換部51は、リセットレベルの信号Gb1darkのサンプリングを開始する。m+1列目のA/D変換部51は、リセットレベルの信号B1darkのサンプリングを開始する。また、m列目のカラム回路31は、時間T24から時間T26の間にA/D変換したリセットレベルの信号R1darkを時間T27から時間T30の間にA/D変換した信号レベルの信号R1signalから減じて、撮像信号を生成する。同様に、m+1列目のカラム回路31は、時間T24から時間T26の間にA/D変換したリセットレベルの信号Gr1darkを時間T27から時間T30の間にA/D変換した信号レベルの信号Gr1signalから減じて、撮像信号を生成する。制御信号OUT_SW1がHiレベルに切り替わることにより、m列目のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、1行m列の画素20に関する撮像信号R1aを固体撮像装置3の外部へ出力する。
時間T31では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(2,m)およびTX(2,m+1)がHiレベルに切り替わる。m列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T30から時間T31までの期間にサンプリングしたリセットレベルの信号Gb1darkについてA/D変換する。m+1列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T30から時間T31までの期間にサンプリングしたリセットレベルの信号B1darkについてA/D変換する。
また、2行m列および2行m+1列の画素20の転送トランジスタTaがオン状態となり、2行m列の画素20のフォトダイオードPDから2行m列の画素20のフローティングディフュージョンに電荷が転送される。2行m+1列の画素20のフォトダイオードPDから2行m+1列の画素20のフローティングディフュージョンに電荷が転送される。以降、m列目の垂直信号線25には、2行m列の画素20から信号レベルの信号Gb1signalが出力され、m+1列目の垂直信号線25には、2行m+1列の画素20から信号レベルの信号B1signalが出力される。
時間T32では、制御信号TX(2,m)およびTX(2,m+1)がLoレベルに切り替わり、2行m列および2行m+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。m列の垂直信号線25には、引き続き2行m列の画素20から信号レベルの信号Gb1signalが出力されている。m+1列の垂直信号線25には、引き続き2行m+1列の画素20から信号レベルの信号B1signalが出力されている。
時間T33では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わり、制御信号OUT_SW1がLoレベルに切り替わり、制御信号OUT_SW2がHiレベルに切り替わる。m列目のA/D変換部51は、信号レベルの信号Gb1signalのサンプリングを開始する。m+1列目のA/D変換部51は、信号レベルの信号B1signalのサンプリングを開始する。制御信号OUT_SW1がLoレベルに切り替わり、制御信号OUT_SW2がHiレベルに切り替わることにより、m+1列目のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、1行m+1列の画素20に関する撮像信号Gr1aを固体撮像装置3の外部へ順次出力する。
時間T34では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。m列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T33から時間T34までの期間にサンプリングした信号レベルの信号Gb1signalについてA/D変換する。m+1列目のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T33から時間T34までの期間にサンプリングした信号レベルの信号B1signalについてA/D変換する。
時間T35では、制御信号SEL(2,m)およびSEL(2,m+1)がLoレベルにそれぞれ切り替わる。2行m列および2行m+1列の画素20の選択トランジスタTdがオフ状態となる。
時間T36では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号OUT_SW2がLoレベルに切り替わり、制御信号OUT_SW1がHiレベルに切り替わる。m列目のカラム回路31は、時間T31から時間T33の間にA/D変換したリセットレベルの信号Gb1darkを時間T34から時間T36の間にA/D変換した信号レベルの信号Gb1signalから減じて、撮像信号を生成する。同様に、m+1列目のカラム回路31は、時間T31から時間T33の間にA/D変換したリセットレベルの信号B1darkを時間T34から時間T36の間にA/D変換した信号レベルの信号B1signalから減じて、撮像信号を生成する。制御信号OUT_SW1がHiレベルに切り替わることにより、m列目のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、2行m列の画素20に関する撮像信号Gb1aを固体撮像装置3の外部へ出力する。
(第2の実施の形態)
図6は、本発明の第2の実施の形態による固体撮像装置3の等価回路図である。第2の実施の形態による固体撮像装置3は、イメージセンサ30と、カラム回路31と、第2切替部33と、平均化演算器34と、出力選択回路35と、第3切替部36とを備える。第1の実施の形態と同一の構成には、同一の符号を付し、その構成に関する説明を省略する。
第2の実施の形態による固体撮像装置3は、イメージセンサ30の画素列ごとに第1垂直信号線25aおよび第2垂直信号線25bを備える。n列目の画素列に設けられた第1垂直信号線25aには、n列目の画素列に含まれる画素20のうち奇数行目の画素20、すなわち奇数行n列の画素20が接続される。一方、n列目の画素列に設けられた第2垂直信号線25bには、偶数行n列の画素20が接続される。
また、本発明の第2の実施の形態による電子カメラ1では、固体撮像装置3に含まれる各画素列の両端にカラム回路31が設けられている。すなわち、第2の実施の形態では、画素列ごとに二つのカラム回路31が設けられている。一つ目のカラム回路31は画素列の上端側に設けられ、二つ目のカラム回路31は画素列の下端側に設けられている。すなわち、一つ目のカラム回路31は第1垂直信号線25aおよび第2垂直信号線25bの上端側に設けられ、二つ目のカラム回路31は第1垂直信号線25aおよび第2垂直信号線25bの下端側に設けられている。
第3切替部36は、切替制御部4aの制御に基づいて開閉する開閉器43a、43b、43c、43d、および43eをそれぞれ複数備える。開閉器43a、43b、43c、43d、および43eは、それぞれ以下の位置に設けられる。なお、以下の説明で用いる変数qは画素アレイ30aの水平画素数以下の奇数である。
開閉器43aは、q列目の第1垂直信号線25aとq列目の下端側のカラム回路31との間、およびq+1列目の第1垂直信号線25aとq+1列目の上端側のカラム回路31との間に設けられる。
開閉器43bは、q列目の第1垂直信号線25aとq+1列目の下端側のカラム回路31との間、およびq+1列目の第1垂直信号線25aとq列目の上端側のカラム回路31との間に設けられる。
開閉器43cは、q列目の第2垂直信号線25bとq列目の下端側のカラム回路31との間、およびq+1列目の第2垂直信号線25bとq+1列目の上端側のカラム回路31との間に設けられる。
開閉器43dは、q列目の第2垂直信号線25bとq+1列目の下端側のカラム回路31との間、およびq+1列目の第2垂直信号線25bとq列目の上端側のカラム回路31との間に設けられる。
開閉器43eは、q列目の第2垂直信号線25bとq列目の上端側のカラム回路31との間、およびq+1列目の第2垂直信号線25bとq+1列目の下端側のカラム回路31との間に設けられる。
本発明の第2の実施の形態による電子カメラ1では、固体撮像装置3は、第2切替部33、平均化演算器34、および出力選択回路35をそれぞれ二つ備える。一つ目の第2切替部33、平均化演算器34、および出力選択回路35は、画素列の上端側に設けられたカラム回路31が出力する撮像装置のために用いられる。二つ目の第2切替部33、平均化演算器34、および出力選択回路35は、画素列の下端側に設けられたカラム回路31が出力する撮像装置のために用いられる。
図7は、図6の回路をより具体的に示した固体撮像装置3の等価回路図である。図7では、画素20は、それぞれフォトダイオードPDと転送トランジスタTaと増幅トランジスタTbとリセットトランジスタTcと選択トランジスタTdとを備える。また、図7では、開閉器42a、42b、42c、42d、43a、43b、43c、43d、43eは、それぞれNMOSトランジスタで構成されている。各トランジスタのゲートには、以下の制御信号が入力される。pは、1から画素アレイ30aの垂直画素数以下の整数である。
p行の画素20の転送トランジスタTa:制御信号TX(p)
p行の画素20のリセットトランジスタTc:制御信号RST(p)
p行の画素20の選択トランジスタTd:制御信号SEL(p)
開閉器42a:制御信号OUT_SW4
開閉器42b:制御信号OUT_SW3
開閉器42c:制御信号OUT_SW1
開閉器42d:制御信号OUT_SW2
開閉器43a:制御信号LINE1
開閉器43b:制御信号LINE3
開閉器43c:制御信号LINE2
開閉器43d:制御信号LINE4
開閉器43e:制御信号LINE5
制御信号TX(p)、RST(p)、およびSEL(p)は、撮像制御部4により出力される。制御信号LINE1、LINE2、LINE3、LINE4、LINE5、OUT_SW1、OUT_SW2、OUT_SW3、およびOUT_SW4は、切替制御部4aにより出力される。
上端側および下端側のカラム回路31のA/D変換部51には、それぞれ制御信号SAMPLEと制御信号RAMPとが入力される。
図7および図8を用いて、電子カメラ1の撮影モードが高感度撮影モードである場合の固体撮像装置3の動作について説明する。図8は、1行q列、1行q+1列、2行q列、2行q+1列の画素20から信号が読み出されて、出力選択回路35から外部に撮像信号が出力するまでの動作を表すタイミングチャートである。
図8の初期状態では、各制御信号は、以下のようになっている。
制御信号TX(p):Loレベル
制御信号RST(p):Loレベル
制御信号SEL(p):Loレベル
制御信号OUT_SW4:Hiレベル
制御信号OUT_SW3:Hiレベル
制御信号OUT_SW2:Loレベル
制御信号OUT_SW1:Loレベル
制御信号LINE1:Loレベル
制御信号LINE2:Hiレベル
制御信号LINE3:Loレベル
制御信号LINE4:Hiレベル
制御信号LINE5:Loレベル
時間T41では、制御信号SEL(1)がHiレベルに切り替わると共に、制御信号LINE2および制御信号LINE4がLoレベルに切り替わり、制御信号LINE1および制御信号LINE3がHiレベルに切り替わる。1行q列および1行q+1列の画素20の選択トランジスタTdがオン状態となり、1行q列の画素20がq列目の第1垂直信号線25aに接続され、1行q+1列の画素20がq+1列目の第1垂直信号線25aに接続される。開閉器43cおよび開閉器43dが開き、開閉器43aおよび開閉器43bが閉じる。
時間T42では、制御信号RST(1)がHiレベルに切り替わり、1行q列および1行q+1列の画素20の増幅トランジスタTbがリセット状態になる。以降、q列目の第1垂直信号線25aには、1行q列の画素20からリセットレベルの信号R1darkが出力される。q+1列目の第1垂直信号線25aには、1行q+1列の画素20からリセットレベルの信号Gr1darkが出力される。
時間T43では、制御信号RST(1)がLoレベルに切り替わると共に、制御信号SAMPLEがHiレベルに切り替わる。q列目とq+1列目の下端側のカラム回路31のA/D変換部51がリセットレベルの信号R1darkのサンプリングを開始する。q列目とq+1列目の上端側のカラム回路31のA/D変換部51がリセットレベルの信号Gr1darkのサンプリングを開始する。
時間T44では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(1)がHiレベルに切り替わる。q列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T43から時間T44までの期間にサンプリングしたリセットレベルの信号R1darkについてA/D変換する。q+1列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T43から時間T44までの期間にサンプリングしたリセットレベルの信号Gr1darkについてA/D変換する。1行q列および1行q+1列の画素20の転送トランジスタTaがオン状態となり、1行q列および1行q+1列の画素20のフォトダイオードPDから各画素20のフローティングディフュージョンに電荷が転送される。以降、q列の第1垂直信号線25aには、1行q列の画素20から信号レベルの信号R1signalが出力される。また、q+1列の第1垂直信号線25aには、1行q+1列の画素20から信号レベルの信号Gr1signalが出力される。
時間T45では、制御信号TX(1)がLoレベルに切り替わり、1行q列および1行q+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。q列の第1垂直信号線25aには、引き続き1行q列の画素20から信号レベルの信号R1signalが出力される。q+1列の第1垂直信号線25aには、引き続き1行q+1列の画素20から信号レベルの信号Gr1signalが出力される。
時間T46では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わる。q列目およびq+1列目の下端側のカラム回路31のA/D変換部51が信号レベルの信号R1signalのサンプリングを開始する。q列目およびq+1列目の上端側のカラム回路31のA/D変換部51が信号レベルの信号Gr1signalのサンプリングを開始する。
時間T47では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。q列目およびq+1列目の下端側のカラム回路31のA/D変換部51が制御信号RAMPに傾斜信号が入力されている間、時間T46から時間T47までの期間にサンプリングした信号レベルの信号R1signalについてA/D変換する。q列目およびq+1列目の上端側のカラム回路31のA/D変換部51が制御信号RAMPに傾斜信号が入力されている間、時間T46から時間T47までの期間にサンプリングした信号レベルの信号Gr1signalについてA/D変換する。
時間T48では、制御信号SEL(1)がLoレベルに、制御信号SEL(2)がHiレベルに、制御信号LINE1および制御信号LINE3がLoレベルに、制御信号LINE2および制御信号LINE4がHiレベルにそれぞれ切り替わる。1行q列および1行q+1列の画素20の選択トランジスタTdがオフ状態となり、2行q列および2行q+1列の画素20の選択トランジスタTdがオン状態となる。1行q列の画素20がq列目の第1垂直信号線25aから切断され、1行q+1列の画素20がq+1列目の第1垂直信号線25aから切断される。2行q列の画素20がq列目の第2垂直信号線25bに接続され、2行q+1列の画素20がq+1列目の第2垂直信号線25bに接続される。開閉器43aおよび開閉器43bが開き、開閉器43cおよび開閉器43dが閉じる。
時間T49では、制御信号RST(2)がHiレベルに切り替わり、2行q列および2行q+1列の画素20がリセット状態になる。
時間T50では、制御信号RST(2)がLoレベルに切り替わると共に、制御信号RAMPへの傾斜信号の入力が終わり、制御信号SAMPLEがHiレベルに切り替わる。q列目とq+1列目の下端側のカラム回路31のA/D変換部51がリセットレベルの信号Gb1darkのサンプリングを開始する。q列目とq+1列目の上端側のカラム回路31のA/D変換部51が信号レベルの信号B1darkのサンプリングを開始する。
また、q列目とq+1列目の下端側のカラム回路31は、時間T44から時間T46の間にA/D変換したリセットレベルの信号R1darkを時間T47から時間T50の間にA/D変換した信号レベルの信号R1signalから減じて、撮像信号を生成する。q列目とq+1列目の上端側のカラム回路31は、時間T44から時間T46の間にA/D変換したリセットレベルの信号Gr1darkを時間T47から時間T50の間にA/D変換した信号レベルの信号Gr1signalから減じて、撮像信号を生成する。
q列目とq+1列目の下端側のカラム回路31は、各々が生成した撮像信号を下端側の平均化演算器34へ出力する。下端側の平均化演算器34は、q列目およびq+1列目の下端側のカラム回路31がそれぞれ出力した撮像信号の平均を演算して、出力選択回路35へ出力する。下端側の出力選択回路35は、1行q列の画素20に関する撮像信号R1bを固体撮像装置3の外部へ出力する。
q列目とq+1列目の上端側のカラム回路31は、各々が生成した撮像信号を上端側の平均化演算器34へ出力する。上端側の平均化演算器34は、q列目およびq+1列目の上端側のカラム回路31がそれぞれ出力した撮像信号の平均を演算して、出力選択回路35へ出力する。上端側の出力選択回路35は、1行q+1列の画素20に関する撮像信号Gr1bを固体撮像装置3の外部へ出力する。
時間T51では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(2)がHiレベルに切り替わる。q列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T50から時間T51までの期間にサンプリングしたリセットレベルの信号Gb1darkについてA/D変換する。q+1列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T50から時間T51までの期間にサンプリングしたリセットレベルの信号B1darkについてA/D変換する。
2行q列および2行q+1列の画素20の転送トランジスタTaがオン状態となり、2行q列の画素20のフォトダイオードPDから2行q列の画素20のフローティングディフュージョンに電荷が転送される。2行q+1列の画素20のフォトダイオードPDから2行q+1列の画素20のフローティングディフュージョンに電荷が転送される。以降、q列目の第2垂直信号線25bには、2行q列の画素20から信号レベルの信号Gb1signalが出力され、q+1列目の第2垂直信号線25bには、2行q+1列の画素20から信号レベルの信号B1signalが出力される。
時間T52では、制御信号TX(2)がLoレベルに切り替わり、2行q列および2行q+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。q列の第2垂直信号線25bには、引き続き2行q列の画素20から信号レベルの信号Gb1signalが出力されている。q+1列の第2垂直信号線25bには、引き続き2行q+1列の画素20から信号レベルの信号B1signalが出力されている。
時間T53では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わる。q列目およびq+1列目の下端側のカラム回路31のA/D変換部51が信号レベルの信号Gb1signalのサンプリングを開始する。q列目およびq+1列目の上端側のカラム回路31のA/D変換部51が信号レベルの信号B1signalのサンプリングを開始する。
時間T54では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。q列目およびq+1列目の下端側のカラム回路31のA/D変換部51が制御信号RAMPに傾斜信号が入力されている間、時間T53から時間T54までの期間にサンプリングした信号レベルの信号Gb1signalについてA/D変換する。q列目およびq+1列目の上端側のカラム回路31のA/D変換部51が制御信号RAMPに傾斜信号が入力されている間、時間T53から時間T54までの期間にサンプリングした信号レベルの信号B1signalについてA/D変換する。
時間T55では、制御信号SEL(2)がLoレベルに、制御信号LINE2および制御信号LINE4がLoレベルに、制御信号LINE1および制御信号LINE3がHiレベルにそれぞれ切り替わる。2行q列および2行q+1列の画素20の選択トランジスタTdがオフ状態となる。2行q列の画素20がq列目の第2垂直信号線25bから切断され、2行q+1列の画素20がq+1列目の第2垂直信号線25bから切断される。開閉器43cおよび開閉器43dが開き、開閉器43aおよび開閉器43bが閉じる。
時間T56では、制御信号RAMPへの傾斜信号の入力が終わる。
また、q列目とq+1列目の下端側のカラム回路31は、時間T51から時間T53の間にA/D変換したリセットレベルの信号Gb1darkを時間T54から時間T56の間にA/D変換した信号レベルの信号Gb1signalから減じて、撮像信号を生成する。
また、q列目とq+1列目の上端側のカラム回路31は、時間T51から時間T53の間にA/D変換したリセットレベルの信号B1darkを時間T54から時間T56の間にA/D変換した信号レベルの信号B1signalから減じて、撮像信号を生成する。
q列目とq+1列目の下端側のカラム回路31は、各々が生成した撮像信号を下端側の平均化演算器34へ出力する。下端側の平均化演算器34は、q列目およびq+1列目の下端側のカラム回路31がそれぞれ出力した撮像信号の平均を演算して、出力選択回路35へ出力する。下端側の出力選択回路35は、2行q列の画素20に関する撮像信号Gb1bを固体撮像装置3の外部へ出力する。
q列目とq+1列目の上端側のカラム回路31は、各々が生成した撮像信号を上端側の平均化演算器34へ出力する。上端側の平均化演算器34は、q列目およびq+1列目の上端側のカラム回路31がそれぞれ出力した撮像信号の平均を演算して、出力選択回路35へ出力する。上端側の出力選択回路35は、2行q+1列の画素20に関する撮像信号B1bを固体撮像装置3の外部へ出力する。
図7および図9を用いて、電子カメラ1が高速読み出しモードである場合の固体撮像装置3の動作について説明する。図9は、固体撮像装置3が1行q列、1行q+1列、2行q列、2行q+1列の画素20から信号を読み出して、出力選択回路35から外部に撮像信号を出力するまでの動作を表すタイミングチャートである。
図9の初期状態では、各制御信号は、以下のようになっている。
制御信号TX(p):Loレベル
制御信号RST(p):Loレベル
制御信号SEL(p):Loレベル
制御信号OUT_SW4:Loレベル
制御信号OUT_SW3:Loレベル
制御信号OUT_SW2:Loレベル
制御信号OUT_SW1:Loレベル
制御信号LINE1:Hiレベル
制御信号LINE2:Loレベル
制御信号LINE3:Loレベル
制御信号LINE4:Loレベル
制御信号LINE5:Hiレベル
電子カメラ1が高速読み出しモードである場合、制御信号LINE1およびLINE5は、常にHiレベルである。すなわち、電子カメラ1が高速読み出しモードである場合、開閉器43aおよび開閉器43eは、常に閉じている。一方、制御信号LINE2、LINE3、およびLINE4は、常にLoレベルである。
時間T61では、制御信号SEL(1)およびSEL(2)がHiレベルに切り替わる。1行q列、1行q+1列、2行q列、2行q+1列の画素20の選択トランジスタTdがオン状態となる。1行q列の画素20がq列目の第1垂直信号線25aに接続され、1行q+1列の画素20がq+1列目の第1垂直信号線25aに接続される。2行q列の画素20がq列目の第2垂直信号線25bに接続され、2行q+1列の画素20がq+1列目の第2垂直信号線25bに接続される。
時間T62では、制御信号RST(1)およびRST(2)がHiレベルに切り替わり、1行q列、1行q+1列、2行q列、2行q+1列の画素20がそれぞれリセット状態になる。このとき、q列の第1垂直信号線25aには、1行q列の画素20からリセットレベルの信号R1darkが出力される。q+1列の第1垂直信号線25aには、1行q+1列の画素20からリセットレベルの信号Gr1darkが出力される。q列の第2垂直信号線25bには、2行q列の画素20からリセットレベルの信号Gb1darkが出力される。q+1列の第2垂直信号線25bには、2行q+1列の画素20からリセットレベルの信号B1darkが出力される。
時間T63では、制御信号RST(1)およびRST(2)がLoレベルに切り替わると共に、制御信号SAMPLEがHiレベルに切り替わる。q列目の下端側のカラム回路31のA/D変換部51がリセットレベルの信号R1darkのサンプリングを開始する。q+1列目の下端側のカラム回路31のA/D変換部51がリセットレベルの信号B1darkのサンプリングを開始する。q列目の上端側のカラム回路31のA/D変換部51がリセットレベルの信号Gb1darkのサンプリングを開始する。q+1列目の上端側のカラム回路31のA/D変換部51がリセットレベルの信号Gr1darkのサンプリングを開始する。
時間T64では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(1)およびTX(2)がHiレベルに切り替わる。q列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T63から時間T64までの期間にサンプリングしたリセットレベルの信号R1darkについてA/D変換する。q+1列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T63から時間T64までの期間にサンプリングしたリセットレベルの信号B1darkについてA/D変換する。q列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T63から時間T64までの期間にサンプリングしたリセットレベルの信号Gb1darkについてA/D変換する。q+1列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T63から時間T64までの期間にサンプリングしたリセットレベルの信号Gr1darkについてA/D変換する。
1行q列、1行q+1列、2行q列、2行q+1列の画素20の転送トランジスタTaがオン状態となり、各画素20のフォトダイオードPDから各画素20のフローティングディフュージョンに電荷が転送される。以降、q列の第1垂直信号線25aには、1行q列の画素20から信号レベルの信号R1signalが出力される。q+1列の第1垂直信号線25aには、1行q+1列の画素20から信号レベルの信号Gr1signalが出力される。q列の第2垂直信号線25bには、2行q列の画素20から信号レベルの信号Gb1signalが出力される。q+1列の第2垂直信号線25aには、2行q+1列の画素20から信号レベルの信号B1signalが出力される。
時間T65では、制御信号TX(1)およびTX(2)がLoレベルに切り替わり、1行q列、1行q+1列、2行q列、2行q+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。q列およびq+1列の第1垂直信号線25aおよび第2垂直信号線25bには、対応する信号レベルの信号が引き続き出力される。
時間T66では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに切り替わる。q列目の下端側のカラム回路31のA/D変換部51が信号レベルの信号R1signalのサンプリングを開始する。q+1列目の下端側のカラム回路31のA/D変換部51が信号レベルの信号B1signalのサンプリングを開始する。q列目の上端側のカラム回路31のA/D変換部51が信号レベルの信号Gb1signalのサンプリングを開始する。q+1列目の上端側のカラム回路31のA/D変換部51が信号レベルの信号Gr1signalのサンプリングを開始する。
時間T67では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。q列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T66から時間T67までの期間にサンプリングした信号レベルの信号R1signalについてA/D変換する。q+1列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T66から時間T67までの期間にサンプリングした信号レベルの信号B1signalについてA/D変換する。q列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T66から時間T67までの期間にサンプリングした信号レベルの信号Gb1signalについてA/D変換する。q+1列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T66から時間T67までの期間にサンプリングした信号レベルの信号Gr1signalについてA/D変換する。
時間T68では、制御信号SEL(1)およびSEL(2)がLoレベルに切り替わり、制御信号SEL(3)およびSEL(4)がHiレベルに切り替わる。1行q列、1行q+1列、2行q列、2行q+1列の画素20がオフ状態となり、3行q列、3行q+1列、4行q列、4行q+1列の画素20がオン状態となる。1行q列の画素20がq列目の第1垂直信号線25aから切断され、代わりに3行q列の画素20がq列目の第1垂直信号線25aに接続される。1行q+1列の画素20がq+1列目の第1垂直信号線25aから切断され、代わりに3行q+1列の画素20がq+1列目の第1垂直信号線25aに接続される。2行q列の画素20がq列目の第2垂直信号線25bから切断され、代わりに4行q列の画素20がq列目の第2垂直信号線25bに接続される。2行q+1列の画素20がq+1列目の第2垂直信号線25bから切断され、4行q+1列の画素20がq+1列目の第2垂直信号線25bに接続される。
時間T69では、制御信号RST(3)およびRST(4)がHiレベルに切り替わり、3行q列、3行q+1列、4行q列、4行q+1列の画素20がリセット状態になる。このとき、q列の第1垂直信号線25aには、3行q列の画素20からリセットレベルの信号R2darkが出力される。q+1列の第1垂直信号線25aには、3行q+1列の画素20からリセットレベルの信号Gr2darkが出力される。q列の第2垂直信号線25bには、4行q列の画素20からリセットレベルの信号Gb2darkが出力される。q+1列の第2垂直信号線25bには、4行q+1列の画素20からリセットレベルの信号B2darkが出力される。
時間T70では、制御信号RST(3)およびRST(4)がLoレベルに切り替わると共に、制御信号RAMPへの傾斜信号の入力が終わり、制御信号SAMPLEがHiレベルに切り替わり、制御信号OUT_SW1がHiレベルに切り替わる。
q列目の下端側のカラム回路31のA/D変換部51がリセットレベルの信号R2darkのサンプリングを開始する。
q+1列目の下端側のカラム回路31のA/D変換部51がリセットレベルの信号B2darkのサンプリングを開始する。
q列目の上端側のカラム回路31のA/D変換部51がリセットレベルの信号Gb2darkのサンプリングを開始する。
q+1列目の上端側のカラム回路31のA/D変換部51がリセットレベルの信号Gr2darkのサンプリングを開始する。
下端側の開閉器42cが閉じて、q列目の下端側のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。下端側の出力選択回路35は、1行q列の画素20に関する撮像信号R1bを出力する。
上端側の開閉器42cが閉じて、q列目の上端側のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。上端側の出力選択回路35は、2行q列の画素20に関する撮像信号Gb1bを出力する。
時間T71では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力され、制御信号TX(3)およびTX(4)がHiレベルに切り替わる。
q列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T70から時間T71までの期間にサンプリングしたリセットレベルの信号R2darkについてA/D変換する。
q+1列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T70から時間T71までの期間にサンプリングしたリセットレベルの信号B2darkについてA/D変換する。
q列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T70から時間T71までの期間にサンプリングしたリセットレベルの信号Gb2darkについてA/D変換する。
q+1列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T70から時間T71までの期間にサンプリングしたリセットレベルの信号Gr2darkについてA/D変換する。
3行q列、3行q+1列、4行q列、および4行q+1列の画素20の転送トランジスタTaがオン状態となり、各画素20のフォトダイオードPDから各画素20のフローティングディフュージョンにそれぞれ電荷が転送される。以降、q列の第1垂直信号線25aには、3行q列の画素20から信号レベルの信号R2signalが出力される。q+1列の第1垂直信号線25aには、3行q+1列の画素20から信号レベルの信号Gr2signalが出力される。q列の第2垂直信号線25bには、4行q列の画素20から信号レベルの信号Gb2signalが出力される。q+1列の第2垂直信号線25aには、4行q+1列の画素20から信号レベルの信号B2signalが出力される。
時間T72では、制御信号TX(3)およびTX(4)がLoレベルに切り替わり、3行q列、3行q+1列、4行q列、および4行q+1列の画素20の転送トランジスタTaがオフ状態となり、電荷の転送が終了する。q列およびq+1列の第1垂直信号線25aおよび第2垂直信号線25bには、対応する信号レベルの信号が引き続き出力される。
時間T73では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号SAMPLEがHiレベルに、制御信号OUT_SW1がLoレベルに、制御信号OUT_SW2がHiレベルにそれぞれ切り替わる。
q列目の下端側のカラム回路31のA/D変換部51は、信号レベルの信号R2signalのサンプリングを開始する。
q+1列目の下端側のカラム回路31のA/D変換部51は、信号レベルの信号B2signalのサンプリングを開始する。
q列目の上端側のカラム回路31のA/D変換部51は、信号レベルの信号Gb2signalのサンプリングを開始する。
q+1列目の上端側のカラム回路31のA/D変換部51は、信号レベルの信号Gr2signalのサンプリングを開始する。
下端側の開閉器42dが閉じて、q+1列目の下端側のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、4行q+1列の画素20に関する撮像信号B1bを出力する。
上端側の開閉器42dが閉じて、q+1列目の上端側のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、3行q+1列の画素20に関する撮像信号Gr1bを出力する。
時間T74では、制御信号SAMPLEがLoレベルに切り替わると共に、制御信号RAMPに傾斜信号が入力される。q列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T73から時間T74までの期間にサンプリングした信号レベルの信号R2signalについてA/D変換する。q+1列目の下端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T73から時間T74までの期間にサンプリングした信号レベルの信号B2signalについてA/D変換する。q列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T73から時間T74までの期間にサンプリングした信号レベルの信号Gb2signalについてA/D変換する。q+1列目の上端側のカラム回路31のA/D変換部51は、制御信号RAMPに傾斜信号が入力されている間、時間T73から時間T74までの期間にサンプリングした信号レベルの信号Gr2signalについてA/D変換する。
時間T75では、制御信号SEL(3)およびSEL(4)がLoレベルに切り替わる。3行q列、3行q+1列、4行q列、4行q+1列の画素20の選択トランジスタTdがオフ状態となる。
3行q列の画素20がq列目の第1垂直信号線25aから切断され、3行q+1列の画素20がq列目の第1垂直信号線25aから切断される。
4行q列の画素20がq列目の第2垂直信号線25bから切断され、4行q+1列の画素20がq列目の第2垂直信号線25bから切断される。
時間T76では、制御信号RAMPへの傾斜信号の入力が終わると共に、制御信号OUT_SW2がLoレベルに切り替わり、制御信号OUT_SW1がHiレベルに切り替わる。
下端側の開閉器42cが閉じて、q列目の下端側のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、3行q列の画素20に関する撮像信号R2bを出力する。
上端側の開閉器42cが閉じて、q列目の上端側のカラム回路31が生成した撮像信号が出力選択回路35へ出力される。出力選択回路35は、4行q列の画素20に関する撮像信号Gb2bを出力する。
(第3の実施の形態)
図10は、本発明の第3の実施の形態による固体撮像装置3の等価回路図である。第3の実施の形態による固体撮像装置3は、イメージセンサ30と、カラム回路31と、平均化演算器34と、出力選択回路35と、第4切替部37と、第5切替部38とを備える。第1の実施の形態と同一の構成には、同一の符号を付し、その構成に関する説明を省略する。
第3の実施の形態による固体撮像装置3では、第2の実施の形態と同様に画素アレイ30aの画素列ごとに第1垂直信号線25aおよび第2垂直信号線25bを備え、画素列の両端にはカラム回路31が設けられている。
第3の実施の形態では、電子カメラ1が高感度撮影モードであるとき、読み出し対象の画素20の出力を上端側のカラム回路31と下端側のカラム回路31の両方に出力する。上端側のカラム回路31と下端側のカラム回路31は、読み出し対象の画素20に関する撮像信号をそれぞれ生成する。上端側のカラム回路31と下端側のカラム回路31が生成した撮像信号は、平均化演算器34に出力されて、平均化される。
第4切替部37は、画素列の上端側に開閉器44aおよび44bを有し、画素列の下端側に開閉器44cおよび44dを有する。
切替制御部4aは、p列目の画素列に設けられた開閉器44a、44b、44c、および44dの各々を制御する制御信号LINE1(p)、LINE2(p)、LINE3(p)、およびLINE4(p)を出力する。
図10では、上端側と下端側にそれぞれ平均化演算器34と出力選択回路35が設けられている。上端側の平均化演算器34は、奇数列目の画素列の両端に設けられたカラム回路31が生成した撮像信号の平均を演算することに用いられる。下端側の平均化演算器34は、偶数列目の画素列の両端に設けられたカラム回路31が生成した撮像信号の平均を演算することに用いられる。
第5切替部38は、開閉器45a、45b、45c、および45dをそれぞれ2個ずつ備える。
開閉器45aは、上端側の出力信号線61aと上端側の平均化演算器34との間、下端側の出力信号線61aと上端側の平均化演算器34との間にそれぞれ設けられている。
開閉器45bは、上端側の出力信号線61bと下端側の平均化演算器34との間、下端側の出力信号線61bと下端側の平均化演算器34との間にそれぞれ設けられている。
開閉器45cは、上端側の出力信号線61aと上端側の出力選択回路35との間、下端側の出力信号線61aと下端側の出力選択回路35との間にそれぞれ設けられている。
開閉器45dは、上端側の出力信号線61bと上端側の出力選択回路35との間、下端側の出力信号線61bと下端側の出力選択回路35との間にそれぞれ設けられている。
電子カメラ1が高感度撮影モードである場合に、1行q列および1行q+1列の画素20が読み出し対象となったとき、切替制御部4aは、図10に示すように第4切替部37および第5切替部38を制御する。
図10に示す例では、切替制御部4aは、読み出し対象の画素20を含む画素列、すなわちq列目およびq+1列目の画素列に設けられた開閉器44aおよび44cを閉じる。また、切替制御部4aは、q列目およびq+1列目の画素列に設けられた開閉器44bおよび44dを開く。なお、図10に図示していないが、切替制御部4aは、読み出し対象の画素20を含まない画素列に設けられた開閉器44aおよび44cについても開いている。
電子カメラ1が高感度撮影モードであるとき、切替制御部4aは、2個の開閉器45aおよび2個の開閉器45bを閉じて、2個の開閉器45cおよび2個の開閉器45dを開く。
電子カメラ1が高感度撮影モードの場合の動作について説明する。q列目の読み出し対象の画素20の信号がq列目の画素列の両端のカラム回路31に入力される。q列目の画素列の両端に設けられたカラム回路31の各々で生成された撮像信号は、開閉器45aを介して上端側の平均化演算器34に入力されて、それらの撮像信号の平均が演算される。上端側の平均化演算器34の演算結果は、上端側の出力選択回路35に入力されて、外部へ出力される。
q+1列目の読み出し対象の画素20の信号がq+1列目の画素列の両端のカラム回路31に入力される。q+1列目の画素列の両端に設けられたカラム回路31の各々で生成された撮像信号は、開閉器45bを介して下端側の平均化演算器34に入力されて、それらの撮像信号の平均が演算される。下端側の平均化演算器34の演算結果は、下端側の出力選択回路35に入力されて、外部へ出力される。
電子カメラ1が高速読み出しモードである場合、p行q列、p行q+1列、p+1行q列、およびp+1行q+1列の画素20が読み出し対象となる。なお、ここでpは奇数であるものとする。
切替制御部4aは、q列目およびq+1列目の画素列に設けられた開閉器44aおよび44dを閉じる。また、切替制御部4aは、他の画素列に設けられた開閉器44aおよび44dと、すべての画素列に設けられた開閉器44bおよび44cとを開く。
切替制御部4aは、電子カメラ1が高速読み出しモードである場合、2個の開閉器45cおよび2個の開閉器45dを閉じて、2個の開閉器45aおよび2個の開閉器45bを開く。
電子カメラ1が高速読み出しモードの場合の動作について説明する。
p行q列の画素20からq列目の第1垂直信号線25aに出力される信号は、開閉器44aを介して、q列目の画素列の上端側のカラム回路31に読み出される。q列目の画素列の上端側のカラム回路31が生成した撮像信号は、開閉器45cを介して上端側の出力選択回路35から外部へ出力される。
p行q+1列の画素20からq+1列目の第1垂直信号線25aに出力される信号は、開閉器44aを介して、q+1列目の画素列の上端側のカラム回路31に読み出される。q+1列目の画素列の上端側のカラム回路31が生成した撮像信号は、開閉器45dを介して上端側の出力選択回路35から外部へ出力される。
p+1行q列の画素20からq列目の第2垂直信号線25bに出力される信号は、開閉器44dを介して、q列目の画素列の下端側のカラム回路31に読み出される。q列目の画素列の下端側のカラム回路31が生成した撮像信号は、開閉器45cを介して下端側の出力選択回路35から外部へ出力される。
p+1行q+1列の画素20からq+1列目の第2垂直信号線25bに出力される信号は、開閉器44dを介して、q+1列目の画素列の下端側のカラム回路31に読み出される。q+1列目の画素列の下端側のカラム回路31が生成した撮像信号は、開閉器45dを介して下端側の出力選択回路35から外部へ出力される。
以上で説明した実施の形態によれば、以下の作用効果が得られる。
第1、第2、および第3の実施の形態による固体撮像装置3は、高速読み出しモードと高感度撮影モードとを有する電子カメラ1に用いられる。固体撮像装置3は、入射光量に応じた信号レベルの信号を出力する複数の画素20が二次元状に配置された画素アレイ30aを有する。また、固体撮像装置3は、1または複数の垂直信号線25、25a、25bとカラム回路31と平均化演算器34とを有する。垂直信号線25等の垂直信号線は、複数の画素列の各々に設けられ、当該画素列に含まれる読み出し対象の画素20から信号が出力される。カラム回路31は、複数の画素列の各々に設けられ、信号レベルの信号に基づいて相関二重サンプリングの演算を行い、撮像信号を生成する。固体撮像装置3は、第1切替部32、第3切替部36、または第4切替部37を備える。第1切替部32、第3切替部36、または第4切替部37は、切替制御部4aの制御に基づいて、垂直信号線25等の垂直信号線とカラム回路31との間を接続する。電子カメラ1が高速読み出しモードであるとき、第1切替部32、第3切替部36、または第4切替部37は、読み出し対象の画素20を含む画素列に設けられた垂直信号線と当該画素列に設けられたカラム回路31との間を接続する。電子カメラ1が高感度撮影モードにあるとき、第1切替部32、第3切替部36、または第4切替部37は、読み出し対象の画素20を含む画素列に設けられた垂直信号線と複数のカラム回路31との間を接続する。平均化演算器34は、電子カメラ1が高感度撮影モードであるとき、読み出し対象の画素20により出力された信号レベルの信号に基づいて複数のカラム回路31が生成した撮像信号の平均を演算する。
固体撮像装置3は、高感度撮影モードのように、露光量を多くすることができない動作モードにおいて、平均化演算器34を用いてノイズ成分を取り除いてSN比を向上させることができる。
以上で説明した実施形態は、以下のように変形して実施できる。
(変形例1)上記の各実施の形態では、図3および図7に示したように、イメージセンサ30の画素20は、転送トランジスタTa、増幅トランジスタTb、リセットトランジスタTc、および選択トランジスタTdをそれぞれ有していた。しかし、複数の画素の間で一または複数のトランジスタを共用することにしてもよい。増幅トランジスタTb、リセットトランジスタTc、および選択トランジスタTdを二つの画素で共有する場合の等価回路図を図11に示す。
(変形例2)上記の実施の形態では、電子カメラ1が高感度撮影モードにあるとき、切替制御部4aは、垂直信号線25等の垂直信号線を二つのカラム回路31に接続することにしたが、垂直信号線を接続するカラム回路31の数量は2個に限定しない。たとえば、垂直信号線と4個のカラム回路31との間を接続することにしてもよい。この場合、垂直信号線と同時に接続されるカラム回路31の数と同数の出力信号線を設け、第2切替部33または第5切替部38を介してそれらの出力信号線を平均化演算器34にそれぞれ接続することが好ましい。垂直信号線と同時に接続するカラム回路31の個数、すなわち読み出し対象の画素20の信号の入力先のカラム回路31の個数をc個に増やすと画像信号のノイズ成分は1/√cに低減される。
(変形例3)上記の実施の形態では、電子カメラ1が高感度撮影モードであるとき、垂直信号線を二つのカラム回路31に接続して、それらが出力する撮像信号の平均を演算することにした。しかし、電子カメラ1が露光量を増加させることができないなどの理由を要する高感度撮影モード以外の撮影モードである場合や、画像信号のノイズを低減させて撮影したい場合にも、垂直信号線を複数のカラム回路31に接続することにしてもよい。
(変形例4)上記の実施の形態では、カラム回路31は、A/D変換部51とPGA52とを備えることにしたが、この構成だけに限定しない。たとえば、カラム回路31は、PGA52を備えていなくてもよく、別の構成要素を備えることにしてもよい。
(変形例5)図2、図3、図6、図7、および図10では、固体撮像装置3の画素アレイ30aに配列される画素20の個数を2×4個としたが、あくまで例示であって、この個数に限定されない。
以上で説明した実施の形態や変形例はあくまで例示に過ぎず、発明の特徴が損なわれない限り本発明はこれらの内容に限定されない。また、以上で説明した実施の形態や変形例は発明の特徴が損なわれない限り組み合わせて実行してもよい。