JP6661866B2

JP6661866B2 - フィルタ係数算出装置を備えた信号発生装置及び信号発生方法

Info

Publication number: JP6661866B2
Application number: JP2017209517A
Authority: JP
Inventors: 恭男保坂
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2017-10-30
Filing date: 2017-10-30
Publication date: 2020-03-11
Anticipated expiration: 2037-10-30
Also published as: US20190131957A1; JP2019083400A; CN109728794A; US10778192B2; CN109728794B

Description

本発明は、有限インパルス応答（ＦＩＲ）フィルタのフィルタ係数を算出するフィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法に関する。

ＦＩＲ（Finite Impulse Response）フィルタは、デジタル通信や音声処理、画像処理等の様々な分野の回路に使用されている。例えば、デジタル通信の分野においては、入力したデジタル信号に付加するエンファシス機能の設定値を最適化するエンファシス最適化装置が知られている（特許文献１参照）。なお、エンファシス機能とは、高速データ通信において、伝送路や回路等の周波数特性により波形が劣化することがあるため、波形の劣化分をキャンセルするために波形を補正することをいう。

特許文献１に記載のものは、伝送路の振幅特性の逆特性を算出する逆特性算出手段と、伝送路の振幅特性の逆特性を逆フーリエ変換して最適なインパルス応答を求める逆フーリエ変換手段と、インパルス応答からエンファシス機能に必要なタップ数分を切り出すインパルス応答切出手段と、切り出したインパルス応答をエンファシス機能の値に変換して最適設定値を算出する最適設定値算出手段と、を備える。

この構成により、特許文献１に記載のものは、面倒な作業を伴わずにエンファシス機能の最適設定値を得ることができる。

特開２０１３−２０１６６１号公報

しかしながら、特許文献１に記載のものでは、ＦＩＲフィルタのタップ数が２程度で、伝送速度が２５ギガビット／秒程度であれば好適に対応できたが、近年の高機能化の要求には対応が困難であり、その改善が望まれていた。

具体的には、特許文献１に記載のものでは、例えば、タップ数が１０のＦＩＲフィルタで伝送速度が３０ギガビット／秒といった超高速デジタル信号を処理する場合では、フィルタ係数を算出するのに煩雑な処理が必要となり、フィルタ係数を実用的な時間内に算出することは困難であった。

また、特許文献１に記載のような、ＦＩＲフィルタによって入力信号に所定の処理を行う機能は種々あり、従来は機能ごとに装置が独立したものとなっていたので、１つのＦＩＲフィルタで複数の機能を切り替えて実現したいという要望もあった。

本発明は、前述のような事情に鑑みてなされたもので、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができるフィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法を提供することを目的とする。

本発明に係るフィルタ係数算出装置は、有限インパルス応答フィルタ（１２）のフィルタ係数を算出するフィルタ係数算出装置（３０）であって、前記有限インパルス応答フィルタに実行させる複数の機能を有する機能手段（４０）と、前記複数の機能から１つ又は複数の機能を選択する選択手段（５１）と、前記選択手段によって選択された前記１つ又は前記複数の機能における前記フィルタ係数を算出するフィルタ係数算出手段（５２）と、を備え、前記機能手段は、前記各機能における前記有限インパルス応答フィルタの伝達関数を算出する伝達関数算出手段（４１ａ、４２ａ、４３ａ）を備え、前記フィルタ係数算出手段は、前記選択手段によって選択された前記１つの機能における前記伝達関数を又は前記複数の機能における前記伝達関数同士の積を逆フーリエ変換することによって前記有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答を前記フィルタ係数として算出するものである構成を有している。

この構成により、本発明に係るフィルタ係数算出装置は、選択手段によって選択された１つの機能における伝達関数を、又は、選択手段によって選択された複数の機能における伝達関数同士の積を逆フーリエ変換することによって有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答をフィルタ係数として算出することができる。

すなわち、本発明に係るフィルタ係数算出装置は、フィルタ係数を算出するのに煩雑な処理を必要とせず、また、１つのＦＩＲフィルタで複数の機能を実現することができる。

したがって、本発明に係るフィルタ係数算出装置は、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

本発明に係る信号発生装置は、上記のフィルタ係数算出装置を有し、被試験装置を試験する信号を発生する信号発生装置（１０）であって、前記信号を発生する信号発生手段（１１）と、前記フィルタ係数算出装置によって算出された前記フィルタ係数が設定され、前記信号発生手段から前記信号を入力し、該信号に所定の処理を行って前記被試験装置に出力する有限インパルス応答フィルタ（１２）と、を備えた構成を有している。

この構成により、本発明に係る信号発生装置は、フィルタ係数算出装置を有するので、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

本発明に係る信号発生装置は、前記機能手段は、前記信号発生手段が発生した前記信号にエンファシス機能を付加するエンファシス機能部（４１）と、前記被試験装置に出力される信号に該信号が通過するチャネルを模擬する機能を付加するチャネルエミュレータ機能部（４２）と、前記被試験装置に出力される信号に符号間干渉の影響を与える機能を付加する符号間干渉機能部（４３）と、のうちの少なくとも１つを含む構成を有している。

この構成により、本発明に係る信号発生装置は、１つのＦＩＲフィルタで、エンファシス機能、チャネルエミュレータ機能及び符号間干渉機能のうちの少なくとも１つを実現することができる。

本発明に係る信号発生装置は、前記チャネルエミュレータ機能部は、前記被試験装置の散乱パラメータに基づいて前記チャネルを模擬する機能を付加するものである構成を有している。

この構成により、本発明に係る信号発生装置は、被試験装置の散乱パラメータに基づいてチャネルを模擬する機能を付加することができる。

本発明に係る信号発生装置は、前記複数の機能から前記１つ又は前記複数の機能をユーザに選択させる選択操作を検出する操作部を有する表示装置（２０）をさらに備え、前記操作部は、前記ユーザの前記選択操作によって選択された前記１つ又は前記複数の機能を示す信号を前記選択手段に出力するものである構成を有している。

この構成により、本発明に係る信号発生装置は、複数の機能から１つ又は複数の機能をユーザに選択させる選択操作を検出する操作部を有する表示装置を備えるので、当該信号発生装置が複数の機能を有することや、任意の機能を合成することができることをユーザに直感的に把握させることができる。

本発明に係る信号発生装置は、前記表示装置は、前記ユーザの前記選択操作によって選択された前記１つ又は前記複数の機能の設定状態を表示する表示部（２２）を備えた構成を有している。

この構成により、本発明に係る信号発生装置は、１つ又は複数の機能の設定状態をユーザに直感的に把握させることができる。

本発明に係るフィルタ係数算出方法は、有限インパルス応答フィルタ（１２）に実行させる複数の機能を有し、前記有限インパルス応答フィルタのフィルタ係数を算出するフィルタ係数算出装置（３０）を用いたフィルタ係数算出方法であって、前記複数の機能から１つ又は複数の機能を選択する選択ステップ（Ｓ１３）と、前記選択ステップにおいて選択された前記１つ又は前記複数の機能における前記有限インパルス応答フィルタの伝達関数を算出する伝達関数算出ステップ（Ｓ１４）と、前記選択ステップにおいて選択された前記１つ又は前記複数の機能における前記フィルタ係数を算出するフィルタ係数算出ステップ（Ｓ１５）と、を含み、前記フィルタ係数算出ステップは、前記選択ステップにおいて選択された前記１つの機能における前記伝達関数を又は前記複数の機能における前記伝達関数同士の積を逆フーリエ変換することによって前記有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答を前記フィルタ係数として算出する構成を有している。

この構成により、本発明に係るフィルタ係数算出方法は、選択ステップにおいて選択された１つの機能における伝達関数を、又は、選択ステップにおいて選択された複数の機能における伝達関数同士の積を逆フーリエ変換することによって有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答をフィルタ係数として算出することができる。

すなわち、本発明に係るフィルタ係数算出方法は、フィルタ係数を算出するのに煩雑な処理を必要とせず、また、１つのＦＩＲフィルタで複数の機能を実現することができる。

したがって、本発明に係るフィルタ係数算出方法は、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

本発明に係る信号発生方法は、上記のフィルタ係数算出方法を含み、被試験装置（１）を試験する信号を発生する信号発生方法であって、前記信号を発生する信号発生ステップ（Ｓ１１）と、前記フィルタ係数算出方法によって算出された前記フィルタ係数を有限インパルス応答フィルタに設定するフィルタ係数設定ステップ（Ｓ１６）と、前記信号発生ステップにおいて発生された前記信号を入力した前記有限インパルス応答フィルタが該信号に所定の処理を行って前記被試験装置に出力する信号出力ステップ（Ｓ１７）と、を含む構成を有している。

この構成により、本発明に係る信号発生方法は、フィルタ係数算出方法を含むので、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

本発明は、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができるという効果を有するフィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法を提供することができるものである。

本発明の一実施形態におけるＦＩＲフィルタの構成図である。本発明の一実施形態における機能説明図である。本発明の一実施形態における信号発生装置のブロック構成図である。本発明の一実施形態におけるエンファシス機能画面の説明図である。本発明の一実施形態におけるチャネルエミュレータ機能画面の説明図である。本発明の一実施形態におけるＩＳＩ機能画面の説明図である。本発明の一実施形態における信号発生装置のフローチャートである。

［本実施形態の概要］
まず、本実施形態における信号発生装置の概要について、図１及び図２を用いて説明する。

本実施形態における信号発生装置は、３つの機能を実行可能なＦＩＲフィルタを備え、被試験装置（ＤＵＴ）に試験信号を出力する装置である。

図１に示すように、本実施形態における信号発生装置が備えるＦＩＲフィルタ１２は、遅延器１２ａ、乗算器１２ｂ、加算器１２ｃを備えている。図中、ｈ_Ｎはフィルタ係数、Ｎはタップ数を表す。

図１において、入力信号をｘ（ｎ）、出力信号をｙ（ｎ）、ＦＩＲフィルタ１２のインパルス応答をφとするとインパルス応答φは［数１］で表され、出力信号ｙ（ｎ）は［数２］で表される。なお、ｎは時刻、ωは周波数、記号＊は畳み込み積分を表す。

本実施形態における信号発生装置は、次に示す３つの機能を１０タップのＦＩＲフィルタ１２で実現するものとする。
（１）エンファシス機能
（２）チャネルエミュレータ機能
（３）ＩＳＩ（符号間干渉）機能

エンファシス機能は、背景技術で説明したように、波形の劣化分をキャンセルするために波形を補正する機能である。チャネルエミュレータ機能は、ＤＵＴに出力される信号に該信号が通過するチャネルを模擬する機能を付加する機能である。ＩＳＩ（Inter Symbol Interference）機能は、ＤＵＴに出力される信号に符号間干渉の影響を与える機能を付加する機能である。

本実施形態における信号発生装置は、図２に示すように、３つの機能を直列に並べ、これら３つの機能から１つ又は複数の機能を選択することができるようになっている。例えば、信号発生装置は、エンファシス機能をオンにして選択状態とし、チャネルエミュレータ機能及びＩＳＩ機能をオフにして未選択状態とする。また、例えば、信号発生装置は、エンファシス機能及びＩＳＩ機能をオンにして選択状態とし両者の機能を合成するとともに、チャネルエミュレータ機能をオフにして未選択状態とする。また、例えば、信号発生装置は、３つの機能をオンにして選択状態とし全部の機能を合成することもできる。

（従来の手法）
ここで、前述の３つの機能をＦＩＲフィルタ１２で実現する場合において、従来の手法について説明する。

（１）エンファシス機能
エンファシス機能におけるフィルタ係数をｈ_Ｅｋ、入力信号をｘ_Ｅ（ｎ）、出力信号をｙ_Ｅ（ｎ）、インパルス応答をφ_Ｅとすると、インパルス応答φ_Ｅは［数３］で表され、出力信号ｙ_Ｅ（ｎ）は［数４］で表される。

（２）チャネルエミュレータ機能
チャネルエミュレータ機能におけるフィルタ係数をｈ_Ｖｋ、入力信号をｘ_Ｖ（ｎ）、出力信号をｙ_Ｖ（ｎ）、インパルス応答をφ_Ｖとすると、インパルス応答φ_Ｖは［数５］で表され、出力信号ｙ_Ｖ（ｎ）は［数６］で表される。

ｘ_Ｖ（ｎ）＝ｙ_Ｅ（ｎ）であるので、［数６］は［数７］で表される。

（３）ＩＳＩ機能
ＩＳＩ機能におけるフィルタ係数をｈ_Ｉｋ、入力信号をｘ_Ｉ（ｎ）、出力信号をｙ_Ｉ（ｎ）、インパルス応答をφ_Ｉとすると、インパルス応答φ_Ｉは［数８］で表され、出力信号ｙ_Ｉ（ｎ）は［数９］で表される。

ｘ_Ｉ（ｎ）＝ｙ_Ｖ（ｎ）であるので、［数９］は［数１０］で表される。

以上説明した３つの機能を１０タップのＦＩＲフィルタ１２で合成しようとすると、３０タップのＦＩＲフィルタが必要となるが、［発明が解決しようとする課題］欄で述べたように、フィルタ係数を算出するのに煩雑な処理が必要となり、フィルタ係数を実用的な時間内に算出することは困難であって非現実的である。

（本実施形態の手法）
デジタル信号処理の分野において、伝達関数（インパルス応答の周波数特性）の積が畳み込み積分と等価であることが知られている。本発明の発明者は、この点に着眼し課題を解決した。以下、具体的に説明する。

図２において、エンファシス機能における伝達関数をΦ_Ｅ（ω）、チャネルエミュレータ機能における伝達関数をΦ_Ｖ（ω）、ＩＳＩ機能における伝達関数をΦ_Ｉ（ω）とすると、出力信号をｙ（ｎ）は［数１１］で表される。

［数１１］をフーリエ変換すると［数１２］が得られる。

ここで、

とおく。

前述のように、伝達関数（インパルス応答の周波数特性）の積が畳み込み積分と等価であるので、［数１３］を逆フーリエ変換すればインパルス応答φ（ｎ）を求めることができる。すなわち、本実施形態における信号発生装置は、畳み込み積分の煩雑な計算を行うことなく、伝達関数同士の積による単純な計算によりインパルス応答φ（ｎ）を求めることができるので、タップ数が比較的多いＦＩＲフィルタ１２のフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

なお、［数１３］において、３つのうち選択しない機能がある場合には、その伝達関数を１とおく。例えば、エンファシス機能を選択しない場合には、その伝達関数Φ_Ｅ（ω）＝１とおく。

また、ＦＩＲフィルタ１２の周波数特性（伝達関数）は、［数１４］に基づいて以下のように求めることができる。なお、Ｔはデータ数、ｍは０から（Ｔ−１）までの数字範囲を表している。

エンファシス機能における伝達関数をΦ_Ｅ（ω）は、［数３］の右辺に［数１４］を代入することにより求まる。また、チャネルエミュレータ機能における伝達関数をΦ_Ｖ（ω）は、［数５］の右辺に［数１４］を代入することにより求まる。また、ＩＳＩ機能における伝達関数をΦ_Ｉ（ω）は、［数８］の右辺に［数１４］を代入することにより求まる。

［構成の説明］
次に、本発明に係る信号発生装置１０の一実施形態における構成について説明する。

図３に示すように、本実施形態における信号発生装置１０は、信号発生部１１、ＦＩＲフィルタ１２、表示装置２０、フィルタ係数算出装置３０を備えている。この信号発生装置１０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インタフェースが接続される入出力回路等を備えたマイクロコンピュータを含む。信号発生装置１０は、ＲＯＭに予め格納された制御プログラムを実行させることにより、マイクロコンピュータを信号発生装置１０の各機能部４０として機能させるようになっている。

信号発生装置１０には被試験装置としてのＤＵＴ１が接続され、ＤＵＴ１には誤り検出器２が接続されている。信号発生装置１０は、試験信号として、例えば伝送速度が３０ギガビット／秒といった超高速デジタル信号をＤＵＴ１に出力し、誤り検出器２は、信号発生装置１０からの試験信号に基づいてＤＵＴ１のエラーレートを検出するようになっている。

信号発生部１１は、表示装置２０の操作部２１（後述）からの制御信号に基づいて、通信規格に準拠したパルスパターンや、任意のパルスパターンのデジタル信号を発生し、ＦＩＲフィルタ１２に出力するようになっている。この信号発生部１１は、信号発生手段の一例である。

ＦＩＲフィルタ１２は、図１に示したように、遅延器１２ａ、乗算器１２ｂ、加算器１２ｃを備え、タップ数が１０で構成されている。ＦＩＲフィルタ１２の乗算器１２ｂには、フィルタ係数算出装置３０によって算出されたフィルタ係数が設定され、ＦＩＲフィルタ１２は、入力したデジタル信号に所定の処理を行ってＤＵＴ１に出力するようになっている。なお、本実施形態ではＦＩＲフィルタ１２のタップ数を１０とするが、本発明はこれに限定されない。

フィルタ係数算出装置３０は、機能部４０、フィルタ係数合成部５０を備えている。機能部４０は、エンファシス機能部４１、チャネルエミュレータ機能部４２、ＩＳＩ機能部４３を備えている。この機能部４０には、ユーザによって選択された機能を示す信号や、各機能を実行させるための各種パラメータが操作部２１から入力されるようになっている。なお、本実施形態では、１つのＦＩＲフィルタ１２によって３つの機能を実現する例を挙げるが、本発明は３つの機能の実現に限定されない。また、機能部４０は、機能手段の一例である。

エンファシス機能部４１は、第１の伝達関数算出部４１ａを備えている。第１の伝達関数算出部４１ａは、エンファシス機能における伝達関数Φ_Ｅ（ω）を［数３］及び［数１４］に基づいて算出するようになっている。なお、第１の伝達関数算出部４１ａは、伝達関数算出手段の一例である。

チャネルエミュレータ機能部４２は、第２の伝達関数算出部４２ａ、Ｓパラメータ（Scattering parameter）記憶部４２ｂを備えている。

第２の伝達関数算出部４２ａは、チャネルエミュレータ機能における伝達関数Φ_Ｖ（ω）を［数５］及び［数１４］に基づいて算出するようになっている。ここで、第２の伝達関数算出部４２ａは、Ｓパラメータ記憶部４２ｂに記憶されたＤＵＴ１のＳパラメータをタップ数が１０のＦＩＲフィルタ１２に変換して伝達関数Φ_Ｖ（ω）を算出する。なお、第２の伝達関数算出部４２ａは、伝達関数算出手段の一例である。

Ｓパラメータ記憶部４２ｂは、例えば、ネットワークアナライザを用いて予め取得されたＤＵＴ１のＳパラメータを記憶している。

ＩＳＩ機能部４３は、第３の伝達関数算出部４３ａを備えている。第３の伝達関数算出部４３ａは、ＩＳＩ機能における伝達関数Φ_Ｉ（ω）を［数８］及び［数１４］に基づいて算出するようになっている。なお、第３の伝達関数算出部４３ａは、伝達関数算出手段の一例である。

フィルタ係数合成部５０は、機能選択部５１、フィルタ係数算出部５２を備えている。

機能選択部５１は、操作部２１からの機能選択信号（後述）に基づいて、３つの機能から１つ以上の機能を選択して伝達関数を入力するため、エンファシス機能部４１、チャネルエミュレータ機能部４２、ＩＳＩ機能部４３のうちの少なくとも１つを選択するようになっている。この機能選択部５１は、選択手段の一例である。

フィルタ係数算出部５２は、［数１３］に基づき、機能選択部５１によって入力された１つの機能における伝達関数を、又は、複数の機能における伝達関数同士の積を逆フーリエ変換することによって有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答をフィルタ係数として算出するようになっている。例えば、操作部２１によって複数の機能が選択された場合には、フィルタ係数算出部５２は、それらの機能を合成したフィルタ係数を算出するようになっている。また、フィルタ係数算出部５２は、算出したフィルタ係数をＦＩＲフィルタ１２に設定するようになっている。なお、フィルタ係数算出部５２は、フィルタ係数算出手段の一例である。

表示装置２０は、例えばタッチパネルを備え、ユーザのタッチ操作に応じて操作信号を出力する操作部２１と、この操作部２１に重ねて配置され、液晶ディスプレイを備えた表示部２２と、を有している。

操作部２１は、ユーザによって操作され、機能部４０の各機能を実行させるための各種パラメータを入力するようになっている。また、操作部２１は、３つの機能から１つ又は複数の機能をユーザに選択させる選択操作を検出し、機能選択信号を出力するようになっている。さらに、操作部２１は、信号発生部１１が発生する信号を信号発生部１１に指示するようになっている。

表示部２２は、表示制御回路を備え、所定の画像を表示するようになっている。また、表示部２２は、操作部２１からの機能選択信号に基づいて、操作部２１によって選択された１つ又は複数の機能の設定状態を表示可能になっている。さらに、表示部２２は、操作部２１からの制御信号に基づいて、ＦＩＲフィルタ１２の出力信号をモニタできる構成になっている。

表示部２２の機能の一例について、図４〜図６を用いて説明する。図４〜図６は、それぞれ、エンファシス機能、チャネルエミュレータ機能、ＩＳＩ機能が選択された場合の表示部２２の表示画面を示している。

図４は、エンファシス機能画面６０の一例を示している。エンファシス機能画面６０には、各機能の構成及び選択状態を模式的に示した機能表示領域６１と、エンファシス機能の設定状態を示した設定状態表示領域６２と、が設けられている。

信号発生装置１０は、エンファシス機能画面６０に機能表示領域６１を設けたことによって、信号発生装置１０に搭載された機能としてエンファシス機能、チャネルエミュレータ機能及びＩＳＩ機能の３つがあり、選択ボタン６１ａ〜６１ｃをタッチすることによって任意の機能を合成することができることをユーザに直感的に把握させることができる。図４に示した例では、ユーザによって選択ボタン６１ａがオンにされ、エンファシス機能が選択されている。

また、設定状態表示領域６２には、エンファシス機能のうちプリエンファシス又はデエンファシスのいずれか一方の形式を設定する形式設定部６２ａ、信号の振幅を設定する振幅設定部６２ｂが設けられている。さらに、設定状態表示領域６２には、出力モニタ領域６２ｃが設けられている。この出力モニタ領域６２ｃにおいて、ｖａ〜ｖｊの電圧設定部６２ｄによって１０タップによるエンファシス機能が設定可能になっており、電圧設定部６２ｄにより設定した波形がモニタ可能となっている。なお、図４に示した選択ボタン６１ａ〜６１ｃ、形式設定部６２ａ、振幅設定部６２ｂ、電圧設定部６２ｄ等は、操作部２１の一例である。

図５は、チャネルエミュレータ機能画面７０の一例を示している。チャネルエミュレータ機能画面７０には、図４と同様に、各機能の構成及び選択状態を模式的に示した機能表示領域６１と、チャネルエミュレータ機能の設定状態を示した設定状態表示領域７１と、が設けられている。図５に示した例では、機能表示領域６１において、ユーザによって選択ボタン６１ｂがオンにされ、チャネルエミュレータ機能が選択されている。

設定状態表示領域７１には、チャネルエミュレータ機能を実現するため、予め取得された記憶されたＤＵＴ１のＳパラメータのファイルを開くファイルオープンボタン７１ａが設けられている。また、設定状態表示領域７１には、ビットレートを設定するビットレート設定部７１ｂと、周波数とパワーとの関係を示すグラフを表示するグラフ表示領域７１ｃが設けられている。なお、図５に示したファイルオープンボタン７１ａ、ビットレート設定部７１ｂ等は、操作部２１の一例である。

図６は、ＩＳＩ機能画面８０の一例を示している。ＩＳＩ機能画面８０には、図４と同様に、各機能の構成及び選択状態を模式的に示した機能表示領域６１と、ＩＳＩ機能の設定状態を示した設定状態表示領域８１と、が設けられている。図６に示した例では、機能表示領域６１において、ユーザによって選択ボタン６１ｃがオンにされ、ＩＳＩ機能が選択されている。

設定状態表示領域８１には、適用する試験規格を設定する試験規格設定部８１ａ、ナイキスト周波数を設定するナイキスト周波数設定部８１ｂ、挿入損失を設定する挿入損失設定部８１ｃ、振幅を設定する振幅設定部８１ｄ等や、周波数と挿入損失との関係を示すグラフを表示するグラフ表示領域８１ｅ等が設けられている。なお、図６に示した試験規格設定部８１ａ、ナイキスト周波数設定部８１ｂ、挿入損失設定部８１ｃ、振幅設定部８１ｄ等は、操作部２１の一例である。

［動作の説明］
次に、本実施形態における信号発生装置１０の動作について図７を用いて説明する。図７は、本実施形態におけるフィルタ係数算出方法及び信号発生方法を説明するためのフローチャートである。

信号発生部１１は、表示装置２０の操作部２１からの制御信号に基づいて、所定の信号を発生し（ステップＳ１１）、ＦＩＲフィルタ１２に出力する。

操作部２１は、ユーザの操作により選択された１つ又は複数の機能を示す機能選択信号を機能部４０及びフィルタ係数合成部５０の機能選択部５１に出力する（ステップＳ１２）。

機能選択部５１は、操作部２１からの機能選択信号に基づいて、３つの機能から１つ又は複数の機能を選択する選択する（ステップＳ１３）。

機能部４０は、ステップＳ１３において選択された１つ又は複数の機能におけるＦＩＲフィルタ１２の伝達関数を算出する（ステップＳ１４）。具体的には、例えば、ステップＳ１３においてエンファシス機能及びＩＳＩ機能が選択された場合には、エンファシス機能部４１は伝達関数Φ_Ｅ（ω）を［数３］及び［数１４］に基づいて算出し、ＩＳＩ機能部４３は伝達関数Φ_Ｉ（ω）を［数８］及び［数１４］に基づいて算出する。

フィルタ係数算出部５２は、ステップＳ１３において選択された１つ又は複数の機能におけるフィルタ係数を算出する（ステップＳ１５）。具体的には、フィルタ係数算出部５２は、ステップＳ１３において選択された１つの機能における伝達関数を、又は、複数の機能における伝達関数同士の積を逆フーリエ変換することによってＦＩＲフィルタ１２のインパルス応答を求め、該インパルス応答をフィルタ係数として算出する。

例えば、ステップＳ１３においてエンファシス機能及びＩＳＩ機能が選択された場合には、フィルタ係数算出部５２は、選択されなかったチャネルエミュレータ機能における伝達関数Φ_Ｖ（ω）＝１として、Φ_Ｖ（ω）とΦ_Ｉ（ω）との積を逆フーリエ変換することによってＦＩＲフィルタ１２のインパルス応答を求め、該インパルス応答をフィルタ係数として算出する。

フィルタ係数算出部５２は、算出したフィルタ係数をＦＩＲフィルタ１２に設定する（ステップＳ１６）。

ＦＩＲフィルタ１２は、ステップＳ１１において発生された信号を入力し、該信号に所定の処理（選択された機能を付加する処理）を行ってＤＵＴ１に出力する（ステップＳ１７）。

以上のように、本実施形態におけるフィルタ係数算出装置３０は、機能選択部５１によって選択された１つの機能における伝達関数を、又は、機能選択部５１によって選択された複数の機能における伝達関数同士の積を逆フーリエ変換することによってＦＩＲフィルタ１２のインパルス応答を求め、該インパルス応答をフィルタ係数として算出することができる。

すなわち、本実施形態におけるフィルタ係数算出装置３０は、フィルタ係数を算出するのに煩雑な処理を必要とせず、また、１つのＦＩＲフィルタ１２で複数の機能を実現することができる。

したがって、本実施形態におけるフィルタ係数算出装置３０は、タップ数が比較的多いＦＩＲフィルタ１２のフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

また、本実施形態における信号発生装置１０は、フィルタ係数算出装置３０を有するので、タップ数が比較的多いＦＩＲフィルタ１２のフィルタ係数を高速に算出するとともに複数の機能を実現することができる。

以上のように、本発明に係るフィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法は、タップ数が比較的多いＦＩＲフィルタのフィルタ係数を高速に算出するとともに複数の機能を実現することができるという効果を有し、有限インパルス応答フィルタのフィルタ係数を算出するフィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法として有用である。

１ＤＵＴ（被試験装置）
２誤り検出器
１０信号発生装置
１１信号発生部（信号発生手段）
１２ＦＩＲフィルタ（有限インパルス応答フィルタ）
２０表示装置
２１操作部
２２表示部
３０フィルタ係数算出装置
４０機能部（機能手段）
４１エンファシス機能部
４１ａ第１の伝達関数算出部（伝達関数算出手段）
４２チャネルエミュレータ機能部
４２ａ第２の伝達関数算出部（伝達関数算出手段）
４２ｂＳパラメータ記憶部
４３ＩＳＩ機能部（符号間干渉機能部）
４３ａ第３の伝達関数算出部（伝達関数算出手段）
５０フィルタ係数合成部
５１機能選択部（選択手段）
５２フィルタ係数算出部（フィルタ係数算出手段）
６０エンファシス機能選択画面
７０チャネルエミュレータ機能選択画面
８０ＩＳＩ機能選択画面

Claims

被試験装置を試験する試験信号を発生する信号発生装置（１０）であって、
信号を発生する信号発生手段（１１）と、
フィルタ係数が設定され、前記信号発生手段から前記信号を入力し、該信号に所定の処理を行って前記被試験装置に出力する有限インパルス応答フィルタ（１２）と、
前記有限インパルス応答フィルタの前記フィルタ係数を算出するフィルタ係数算出装置（３０）と、を備え、
前記被試験装置を試験する前記試験信号は、前記有限インパルス応答フィルタから前記被試験装置に出力される信号であり、
前記フィルタ係数算出装置は、
前記有限インパルス応答フィルタに実行させる複数の機能を有する機能手段（４０）と、
前記複数の機能から１つ又は複数の機能を選択する選択手段（５１）と、
前記選択手段によって選択された前記１つ又は前記複数の機能における前記フィルタ係数を算出するフィルタ係数算出手段（５２）と、を備え、
前記機能手段は、前記各機能における前記有限インパルス応答フィルタの伝達関数を算出する伝達関数算出手段（４１ａ、４２ａ、４３ａ）を備え、
前記フィルタ係数算出手段は、前記選択手段によって選択された前記１つの機能における前記伝達関数を又は前記複数の機能における前記伝達関数同士の積を逆フーリエ変換することによって前記有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答を前記フィルタ係数として算出するものであり、
前記機能手段は、前記信号発生手段が発生した前記信号へのエンファシス機能を付加するエンファシス機能部（４１）と、前記被試験装置に出力される前記試験信号に該試験信号が通過するチャネルを模擬する機能を付加するチャネルエミュレータ機能部（４２）と、前記被試験装置に出力される前記試験信号に符号間干渉の影響を与える機能を付加する符号間干渉機能部（４３）と、のうちの少なくとも１つを含み、
前記チャネルエミュレータ機能部は、前記被試験装置の散乱パラメータに基づいて前記チャネルを模擬する機能を付加するものであり、
前記複数の機能から前記１つ又は前記複数の機能をユーザに選択させる選択操作を検出する操作部を有する表示装置（２０）をさらに備え、
前記操作部は、前記ユーザの前記選択操作によって選択された前記１つ又は前記複数の機能を示す信号を前記選択手段に出力するものであり、
前記表示装置は、前記ユーザの前記選択操作によって選択された前記１つ又は前記複数の機能の設定状態を表示する表示部（２２）を備え、
前記表示部は、前記操作部からの制御信号に基づいて、前記有限インパルス応答フィルタから出力された前記試験信号をモニタするよう構成され、
前記操作部は、前記表示部に操作可能に表示されるとともに前記試験信号の波形を設定する電圧設定部（６２ｄ）を有し、
前記表示部は、前記エンファシス機能が選択されている場合に前記電圧設定部により設定された前記試験信号の波形を前記電圧設定部とともに表示する出力モニタ領域（６２ｃ）、前記試験信号が通過するチャネルを模擬する機能が選択されている場合に前記試験信号の周波数とパワーとの関係を示すグラフを表示するグラフ表示領域（７１ｃ）、及び前記符号間干渉の影響を与える機能が選択されている場合に前記試験信号の周波数と挿入損失との関係を示すグラフを表示するグラフ表示領域（８１e）の少なくとも１つを前記設定状態とともに表示することを特徴とする信号発生装置。
被試験装置（１）を試験する試験信号を発生する信号発生方法であって、
信号を発生する信号発生ステップ（Ｓ１１）と、
フィルタ係数を有限インパルス応答フィルタに設定するフィルタ係数設定ステップ（Ｓ１６）と、
前記信号発生ステップにおいて発生された前記信号を入力した前記有限インパルス応答フィルタが該信号に所定の処理を行って前記被試験装置に出力する信号出力ステップ（Ｓ１７）と、
前記有限インパルス応答フィルタの前記フィルタ係数を算出するフィルタ係数算出ステップ（Ｓ１５）と、を含み、
前記被試験装置を試験する前記試験信号は、前記有限インパルス応答フィルタから出力された信号であり、
前記フィルタ係数算出ステップは、
有限インパルス応答フィルタ（１２）に実行させる複数の機能から１つ又は複数の機能を選択手段により選択する選択ステップ（Ｓ１３）と、
前記選択ステップにおいて選択された前記１つ又は前記複数の機能における前記有限インパルス応答フィルタの伝達関数を算出する伝達関数算出ステップ（Ｓ１４）と、
前記選択ステップにおいて選択された前記１つ又は前記複数の機能における前記フィルタ係数を算出するフィルタ係数算出ステップ（Ｓ１５）と、を含み、
前記フィルタ係数算出ステップは、前記選択ステップにおいて選択された前記１つの機能における前記伝達関数を又は前記複数の機能における前記伝達関数同士の積を逆フーリエ変換することによって前記有限インパルス応答フィルタのインパルス応答を求め、該インパルス応答を前記フィルタ係数として算出し、
前記選択ステップは、前記信号発生ステップにて発生した前記信号へのエンファシス機能を付加するエンファシス機能と、前記被試験装置に出力される前記試験信号に該試験信号が通過するチャネルを模擬する機能を付加するチャネルエミュレータ機能と、前記被試験装置に出力される前記試験信号に符号間干渉の影響を与える機能を付加する符号間干渉機能と、のうちの少なくとも１つを選択し、
前記チャネルエミュレータ機能は、前記被試験装置の散乱パラメータに基づいて前記チャネルを模擬する機能を付加するものであり、
前記複数の機能から前記１つ又は前記複数の機能をユーザに選択させる選択操作を、表示装置が備える操作部が検出する操作ステップをさらに含み、前記操作ステップは、前記ユーザの前記選択操作によって選択された前記１つ又は前記複数の機能を示す信号を前記選択手段に出力するものであり（Ｓ１２）、
前記表示装置の表示部（２２）が、前記ユーザの前記選択操作によって選択された前記１つ又は前記複数の機能の設定状態を表示する表示ステップと、
前記表示部が、前記操作部からの制御信号に基づいて、前記有限インパルス応答フィルタから出力された前記試験信号をモニタするモニタステップと、
前記表示部に操作可能に表示される前記操作部の電圧設定部（６２ｄ）が、前記試験信号の波形を設定する電圧設定ステップと、
前記表示部が、前記エンファシス機能が選択されている場合に前記電圧設定部により設定された前記試験信号の波形を前記電圧設定部とともに表示する出力モニタ領域（６２ｃ）、前記チャネルエミュレータ機能が選択されている場合に前記試験信号の周波数とパワーとの関係を示すグラフを表示するグラフ表示領域（７１ｃ）、及び前記符号間干渉機能が選択されている場合に前記試験信号の周波数と挿入損失との関係を示すグラフを表示するグラフ表示領域（８１e）の少なくとも１つを前記設定状態とともに表示するステップと、
をさらに含むことを特徴とする信号発生方法。