JP6360661B2 - シリアル・データ・リンク測定及びシミュレーション・システム設定方法 - Google Patents

Description

本発明は、シリアル・データ・リンク・システムの分析に関し、特に、シリアル・データ・リンクの測定及びシミュレーション・システムの分析インタフェースに関する。

本願発明は、２０１２年６月１１日出願の米国仮出願第６１／６５８,３６８号に基づく優先権を主張する。

現在、シリアル・データ・リンクのための多数の設計や規格における高速シグナリング（信号方式：端末等の間で制御信号をやり取りする方式）では、チャネル、つまり、相互接続路に関する制約が非常に厳しくなってきている。その結果、シリアル・データ・リンクで伝達されるデジタル信号を表すアイ・ダイヤグラムが、受信装置側において閉じたものとなってしまうことも多くなっている。アイ・ダイヤグラムを広げるために、信号の等化処理を受信装置はもちろん、送信装置でも用いれば、それは、シリアル・データ・リンクが、デジタル情報を送信装置から受信装置への正確な伝達を、より確実なものとするように作用する。

厳しい制約のあるチャネル上で動作するシリアル・データ・リンクを測定又はデバッグする場合に、次のようないくつかの課題がある。
１）チャネルと送信装置が複雑に相互作用する
２）受信装置におけるアイ・ダイヤグラムが完全に又は完全近くまで閉じてしまう
３）受信装置がデジタル信号を直接は識別できず、識別できるのは等化処理した後だけである
などである。

図１は、シリアル・データ・リンクの例を示しており、これには、一端部にある送信装置イコライザ（等化器）を有する送信装置、送信装置コネクタ、ケーブル、受信装置コネクタ、受信装置イコライザを有する受信装置がある。送信装置の下の関連づけて示された信号波形が示すように、送信装置からの出力信号は非常に明確なアイ・ダイヤグラムを形成しているのであるが、受信装置における信号では、信号の等化処理前（イコライザより前の波形を参照）だと、アイ・ダイヤグラムと認識できるようにはなっていないように見える。等化処理は、送信装置から送信されたようなアイ・ダイヤグラムを再生しようとする試みであるが、結果は理想通りではない。

こうしたシリアル・データ・リンクでテストされるのは、送信装置に加えて、チャネルの組み合わせであり、この組み合わせには、送信装置（Ｔｘ）印刷基板、コネクタを有するケーブル、受信装置（Ｒｘ）印刷基板が含まれる。Ｒｘは、オシロスコープのような試験測定装置において、通常、イコライザ・エミュレータによって表現される。しかし、試験測定装置の送信装置への接続、又は、シリアル・データ・リンク内の任意のポイントへの接続は、それ自身が歪みを与えるものであり、信頼性が高く、利用価値のある測定値を生成するためには、この点を考慮する必要がある。

特開２００４−３１７５０６号公報

アジレント・テクノロジー社 アプリケーション・ノート「ベクトル・ネットワーク・アナライザを使用したＳパラメータ・ネットワークのディエンベディングおよびエンベディング」[2013年6月10日検索]、インターネット<URL： http://cp.literature.agilent.com/litweb/pdf/5980-2784JA.pdf>

テクトロニクス社（以下、テクトロニクスと呼ぶ）、アジレント・テクノロジー社（以下、アジレントと呼ぶ）、テレダイン・レクロイ社（以下、レクロイと呼ぶ）のような多くの試験測定装置の製造会社は、数年に渡り、シリアル・データ・リンクの測定システムを提供してきている。しかし、どの測定システムも、シリアル・データ・リンク・システムの全ての観点を包括的に適切にまとめた形でシステムを表すようにはなっていない。こうした測定システムは、大雑把に言えば、Ｓパラメータ・ブロック・モデルに基づくものである。このとき、Ｓパラメータは、ブロックの入力ポートにおいて導入された信号が、どのくらいその入力ポートに反射して戻ってくるか、どのくらい出力ポートへと通過するか、ブロック内の隣接チャネル（隣接チャネルは、独自の入力ポートと出力ポートがある）においてどのくらいクロス・トーク（異なる信号のライン間の結合）として現れるか、又は、どのくらい隣接信号ラインにクロス結合（同じ信号を表すＡ及びＢコンポーネントの２つのライン間の結合）されるか、の比率を表す。

例えば、レクロイには、アイ・ドクターと呼ぶシリアル・データ・リンク・パッケージがあるが、これは、シリアル・データ・リンク・システムをモデル化するために、全てがＳパラメータ・ブロックのブロック図を用いている。このシステムは、全てをＳパラメータとしたモデル化を可能にするが、それを全てまとめてシリアル・データ・リンク・モデル全体と結びつけるものではなく、ユーザには、少々複雑で難しいものとなる。

レクロイには、後継のシリアル・データ・リンク・パッケージ、アイ・ドクターＩＩもあるが、これは、シリアル・データ・リンク・チャネルの左から右への仮想的な配置ではなく、デジタル信号処理（ＤＳＰ）の信号フロー・モデルを用いている。このモデルは、メニューを用いて、Ｓパラメータのクロストーク、クロス結合、又は完全な直列接続を表すわけではない。処理フローの細かい部分は、やはり、少々不明確で、わかりにくい。

テクトロニクスによる現在のシリアル・データ・リンク・パッケージには、試験測定装置の接続によって生じる影響を表すフィクスチャ（取り付け装置）ブロックをディエンベッディング処理（de-embedding）したものと、チャネル・ブロックをエンベッディング処理（embedding）したものとが含まれている。このテクトロニクス・パッケージに含まれるメニューは、シリアル・データ・モデル・フローを示すが、フィクスチャ・ブロックを空間中に線でぶら下がったものとして提示して接続テスト・ポイントを示唆するものの、実際の接続ではない。関連するメニュー表示は、種々の要素がどのように接続され、信号処理フローがどのように実現されているかをユーザに示すのに、最適なものではない。しかし、このモデルは、ブロックからブロックへのＳパラメータのクロス・トーク、クロス結合又は完全な直列接続を正しく表すものではない。

なお、ディエンベッドするとか、ディエンベッディング（de-embedding）とは、試験測定装置の接続によって生じる影響を取り除いて、被測定対象の本来の特性に基づく測定値を抽出する処理のことである。試験測定装置の接続には、一般にフィクスチャ（取り付け装置）が利用されるので、試験測定装置の接続によって生じる影響を表示画面上では、フィクスチャ・ブロックとして表現することがある（非特許文献１の第１頁参照）。これとは逆に、エンベッドするとか、エンベッディング（embedding）とは、試験測定装置の接続によって生じる影響を受けた状態で被測定対象から得られるであろう測定値を得るようにすることである。

アジレントには、様々の種類のシリアル・データ・リンク・モデル機能を有するシリアル・データ・パッケージがあり、これは、種々の試験測定装置のメニューに組み込まれている。これは、１つの完全に一貫したシステム・メニューにまとめられたものではない。Ｓパラメータをモデル化（モデリング）した部分は、システムのＳパラメータ・ブロックの被測定部分を、ブロックをシミュレートした部分に比較して、正しく表している。しかし、アジレントのパッケージは、ディエンベッド・ブロックとエンベッド・ブロックを１つのブロックにそれぞれ一体化しており、これは正しいかもしれないが、測定回路につき１回、シミュレーション回路につき１回と、各ブロックで２回定義しなければいけないので、検査したり、理解するのが難しい。

こうしたことから、直列接続Ｓパラメータ、ＡＭＩモデル、クロス・トークの測定及びシミュレーションを使うのが容易で、これらを適切に表すシリアル・データ・リンク測定及びシミュレーション・システムが望まれている。なお、ＡＭＩは、Algorithmic Modeling Interface（アルゴリズミック・モデリング・インタフェース）を表し、これは、受信回路機能のディスクリプション（記述：description）の認定された標準である。

従って、本発明は、シリアル・データ・リンク・システムの全ての機能がまとめられて、使いやすいメニュー構造のシリアル・データ・リンク測定及びシミュレーション・システムを提供しようとするものである。このシリアル・データ・リンク測定及びシミュレーション・システムは、試験測定装置上で使用され、測定回路、シミュレーション回路及び送信装置を表す要素を有するメイン・メニューを表示デバイス上に提示する。また、このメイン・メニューには、測定回路から送信装置へと向かう処理フロー・ラインと、送信装置からシミュレーション回路へと向かう処理フロー・ラインとがある。更に、メイン・メニューには、測定回路への信号源と、波形が得られることのある１つ以上のテスト・ポイントが含まれる。シミュレーション回路には、受信装置が含まれる。測定及びシミュレーション回路は、ユーザによって定義され、これには送信装置のようにどちらの回路にも共通するものがあり、これによって、シリアル・データ・リンク・システムの全ての観点が１つにつながっている。

より具体的には、本発明の概念１は、試験測定装置上でシリアル・データ・リンク測定及びシミュレーション・システムを設定する方法であって、
上記試験測定装置の表示デバイス上で、測定回路を表す要素と、シミュレーション回路を表す要素と、送信装置を表す要素と、上記測定回路から上記送信装置へと向かう処理フロー・ラインと、上記送信装置から上記シミュレーション回路へと向かう処理フロー・ラインとを有するメイン・メニューを示すステップと、
上記メイン・メニュー内に、上記測定回路に入力される取込み波形を表す信号源を提示するステップと、
上記メイン・メニュー内に、出力波形を表すテスト・ポイントを提示するステップと
を具えている。

本発明の概念２は、上記概念１の方法であって、
上記測定回路が、ユーザによって入力され、上記取込み波形を得るのに利用される複数の物理的コンポーネントを表す複数のモデルのグループを表し、上記物理的コンポーネントによって上記取込み波形に入り込む影響を除去し、上記送信装置に入力される補正波形を提供するディエンベッド・ブロックを有することを特徴としている。

本発明の概念３は、上記概念２の方法であって、
上記送信装置が、それぞれユーザが定義する被測定送信装置モデル及びシミュレーション送信装置モデルを有し、上記被測定送信装置モデルは上記測定回路から補正波形を受け、上記シミュレーション送信装置モデルは、上記シミュレーション回路のための波形信号源であって、上記被測定送信装置モデル及びシミュレーション送信装置モデルが１つにつながっていることを特徴としている。

本発明の概念４は、上記概念３の方法であって、
上記送信装置モデルが、信号源インピーダンス及びクロストークに関するＳパラメータ、送信装置用の無限インパルス応答フィルタのモデリング・イコライザ、テブナン電圧源を有し、上記送信装置が測定回路がシミュレーション回路へとつながれることを特徴としている。

本発明の概念５は、上記概念１の方法であって、
上記シミュレーション回路が、シミュレーションされるシリアル・データ・リンクのための複数のモデルのグループを表すエンベッド・ブロックを有することを特徴としている。

本発明の概念６は、上記概念５の方法であって、上記エンベッド・ブロックが、シミュレーションされる受信装置を表す受信装置モデルを更に有することを特徴としている。

本発明の概念７は、上記概念１の方法であって、
クロストーク測定及びシミュレーションのための複数の表示項目を上記メイン・メニュー上に表示するステップを更に具えている。

本発明の概念８は、上記概念７の方法であって、上記クロストーク測定及びシミュレーションのための複数の表示項目には、２つ以上の送信装置モデルを有しつつ、測定及びシミュレーション回路を保持する基本的なクロストーク・メニュー設定が含まれることを特徴としている。

本発明の概念９は、上記概念１の方法であって、
上記試験測定装置での更なる測定及びプロット表示のために、上記メイン・メニュー上の分析ボタンを利用して、アプリケーションに入力する所望の取込み及び出力波形を選択するステップを更に具えている。

本発明の概念１０は、上記概念２又は５の方法であって、上記モデルのグループは、Ｓパラメータ、ＲＬＣ及びロスレス伝送ラインから構成されるグループから選択されたものを含むことを特徴としている。

本発明の概念１１は、上記概念１の方法であって、上記テスト・ポイントは、上記出力波形を上記表示デバイス上で視覚的に表示可能にするシミュレーションされたプローブ位置が含まれることを特徴としている。

本発明の概念１２は、上記概念１１の方法であって、
ユーザが上記テスト・ポイントに関する伝達関数及びフィルタを提供するステップを更に具え、
上記伝達関数及びフィルタは、上記処理フロー・ラインに従って、上記取込み波形から上記出力波形を求めることを特徴としている。

本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。

図１は、典型的なシリアル・データ・リンク・システムの構成要素の関係を示すブロック図である。 図２は、本発明によるシリアル・データ・リンク測定及びシミュレーション・システムのためのメイン・メニューの平面図である。 図３は、本発明による図１のメイン・メニューのディエンベッド部分を表す直列接続Ｓパラメータ・ブロックの平面図である。 図４は、本発明による図１のメイン・メニューのディエンベッド部分を表す直列接続Ｓパラメータ・ブロックの他の例の平面図である。 図５は、本発明による図１のメイン・メニューの送信装置部分を表す構成要素の平面図である。 図６は、エンファシス・フィルタを含む本発明による図１のメイン・メニューの送信装置部分の他の実施形態の平面図である。 図７は、本発明による図１のメイン・メニューの受信装置部分の設定パラメータの平面図である。 図８は、本発明による図１のメイン・メニューの他の実施形態の受信装置部分であるＡＭＩ受信装置としての平面図である。 図９は、テスト・ポイント配置図を含めた本発明による図１のメイン・メニュー中のテスト・ポイントから得られる波形の平面図である。 図１０は、クロス・トークの１形態を表す本発明による別の実施形態のメイン・メニューの平面図である。 図１１は、本発明による図１のメイン・メニュー中のテスト・ポイントから得られる波形に適用される付加的な処理ソフトウェアから得られる出力波形の平面図である。

図２を参照すると、本発明に基づくメイン・メニューは、オシロスコープのような試験測定装置の表示装置上に示される。このメイン・メニューは、ユーザによって定義される２つの回路モデル、測定回路及びシミュレーション回路を示し、これらは両方ともに送信装置（Ｔｘ）ブロックに接続される。Ｔｘブロックは、テブナン等価電圧を用いて、取込み波形が、測定回路で補正され、シミュレーション回路へと渡されるポイントを提供する。テブナンの定理は、どんなに複雑でも、線形回路であれば、単一の電圧源及びインピーダンスだけの等価回路に単純化できると述べている。

図２のメイン・メニューのＴｘブロックから始まる上部は、プローブ、試験測定装置自身、装着装置（フィクスチャ）、Ｔｘと装着装置間のチャネルの一部分などの物理的コンポーネントを表し、この物理的コンポーネントは、入力信号から取込み波形を得るのに利用される。メイン・メニューは、シングル入力（Single Input）モードか、又は、デュアル入力（Dual Input）モードかが特定されるのに応じて変化する。この場所で、物理的コンポーネントを表すＳパラメータ・モデルが定義され、ディエンベッド・ブロックに入力される。Ｓパラメータがない場合には、ＲＬＣ（抵抗（Ｒ）、インダクタンスコイル（Ｌ）、コンデンサ（Ｃ）回路モデル）又はロスレス（無損失）伝送ライン・モデルを用いても良い。ディエンベッド・ブロック及びＴｘブロックの半分は、波形を取り込むのに利用される物理的コンポーネントを表し、これらは、システムに入力される信号源と呼ばれ、オリジナルの入力信号を表す補正された波形を提供する。これは、実際の物理的なシステムであり、ユーザは、これに関するモデルを供給する。

Ｔｘブロックは、被測定ＴｘモデルとシミュレーションＴｘモデルの両方を表す。理想的には、これらは互いに等しいが、ユーザがシミュレーション・モデルを測定モデルから異なったものに変化させても良い。測定及びシミュレーション回路は、シミュレーション回路に関する信号源であるデュアル定義Ｔｘモデルを用いてまとめられる。

メイン・メニューで表される回路中のテスト・ポイント（Ｔｐ）は、シミュレーションによるプロービング位置であり、これによって、ディエンベッド・ブロック内の２つの移動可能なテスト・ポイントを含めて、複数のテスト位置においてシリアル・データ・リンクを視覚的に見ることができる。分析ソフトウェアは、伝達関数を導き出し、各テスト・ポイントに関するＦＩＲ（有限インパルス応答）フィルタを生成する。フィルタが試験測定装置から取り込んだ波形に適用されると、分析ソフトウェアは、所望のテスト・ポイントにおいて波形を生成する。測定回路の負荷がある状態における波形は、図２に示すように、テスト・ポイントＴｐ１、Ｔｐ６又はＴｐ７において見ることができる。

図２のメイン・メニューのブロック図のＴｘブロックから始まる下部は、シミュレーション回路を表す。ここでは、波形がディエンベッドされてＴｘブロックに戻り、シミュレーション回路は、シミュレーションされたチャネルをＴｘブロックにエンベッドするのに利用される。Ｔｐ２は、測定回路の負荷がない状態におけるＴｘの出力波形を示す。シミュレーションされるリンクに関するＳパラメータ・モデルは、定義されて、エンベッド・ブロックに入力される必要がある。ここでも、Ｓパラメータを利用できないときは、ＲＬＣ又はロスレス伝送ライン・モデルを用いても良い。受信装置（Ｒｘ）の負荷も、エンベッド・ブロック中でモデル化される。Ｒｘブロックによって、Ｒｘの等化処理を具体化できる。回路中のテスト・ポイントによって、、エンベッド・ブロック内の２つの移動可能なテスト・ポイントを含めたリンク・コンポーネント間について、視覚的に見ることが可能になる。

エンベッド・ブロックは、シリアル・データ・リンク・チャネルについてのシミュレーション回路を表す。ユーザは、シミュレーションによるシステムを表すために、直列接続Ｓパラメータ・モデルか、又は、ＲＬＣ回路のような別形式のモデルを入力する。Ｒｘブロックは、シリアル・データ・リンク・システムのシミュレーションによる受信装置を表す。ユーザは、入力Ｓパラメータを入力し、これはエンベッド・ブロックの出力回路に直接つながれる。

メイン・メニューの回路ブロック図上の矢印は、分析ソフトウェアが伝達関数を処理する順番を示している。ブロック図の測定回路部分については、実際の信号フローは、矢印と反対方向である。シミュレーション回路部分については、実際の信号フローの方向が、信号処理フローの矢印と同じである。

エンベッド・ブロックによって、ユーザは、シミュレーション・チャネルを「挿入」でき、このため、閉じたアイを観測できる（Ｔｐ３で観測可能）。ここで、アイを広げ、ＣＴＬＥ（Ｔｐ１０）やＦＦＥ／ＤＦＥ（Ｔｐ４）のような適切な等化処理の後の信号を観測するために、Ｒｘブロックが利用される。Ｒｘブロックによって、Ｒｘ等化処理を具体化できる。シリアル・データ受信装置は、典型的には、３種類のイコライザ（等化装置）を含む。それは、連続時間線形イコライザ（CTLE：continuous-time linear equalizer）、フィード・フォワード・イコライザ（ＦＦＥ）及び判定帰還型イコライザ（ＤＦＥ）の３つである。ＣＴＬＥ、クロック・リカバリ、ＤＦＥ及びＦＦＥイコライザを、Ｒｘブロックで利用可能である。これに代えて、ＡＭＩモデルをＲｘブロックで利用でき、これによれば、ＣＴＬＥ後及びＦＦＥ／ＤＦＥ後の波形、又は、これに代えて、ＡＭＩモデルを適用した波形を見ることが可能になる。

分析ソフトウェアは、複数のテスト・ポイントを同時に見ることを可能とし、プローブでは観測できない、信号の仮想的な「観測ポイント」を提供する。Ｔｐ１において測定回路の負荷がある状態での送信装置の信号を観測でき、同時に、理想的な５０オームの負荷のある状態におけるディエンベッドされた測定回路をＴｐ２で観測できる。テスト・ポイントの呼び名（ラベル）の付け方や、テスト・ポイントを数学的な波形にマッピングすることに関し、多数の柔軟なオプションがある。テスト・ポイントのラベルを試験測定装置の波形表示上に配置し、ユーザがどの波形がどれであると説明できるようするのが容易であり、データに適切なジッタや他の測定ソフトウェアを適用するのが容易なので、ユーザはどの波形が測定されているのかがわかる。「遅延」機能は、ユーザが複数の波形を時間に関して互いに移動させるものである（初期設定では、遅延はテスト・ポイント・フィルタから外されており、このため、イベント（事象）は時間的にほぼ整合した状態となっている）。いったん、シミュレーション及び測定回路が定義されたら、ユーザは、試験測定装置の数学的システムで使われるテスト・ポイント・フィルタを簡単に保存できる。分析ソフトウェアは、例えば、４つの数学波形と２つの基準波形など、複数の波形を提供でき、これらは、試験測定装置の画面上で１度に表示できるので、シリアル・データ・リンクの異なる場所を観測できる。分析ソフトウェアによって、テスト・ポイントをダイナミックに設定した後、つまり、ディエンベッディング、ＣＴＬＥなどの後で、試験測定装置の数学的チャネルを最適に利用可能になる。また、テスト・ポイントは、配線図上で移動可能であり、柔軟性が非常に高い。

メイン・メニューは、ブロック、モデル及びテスト・ポイントを設定し、データを適用し、プロットし、分析するために利用される。処理及び分析は、試験測定装置上で表示される波形にだけ行われる。ユーザは、取込みチャネル波形、数学的波形又は基準波形から、能動的に選択できる。

ディエンベッド・ブロックは、試験測定装置の取込みシステムと共に波形取込みに使われる実際のハードウェアのプローブ、フィクスチャなどを表す回路モデルを含む。ここで、フィクスチャ、プローブ、スコープその他の取込み及び測定ハードウェアのＤＵＴ（被測定）信号に対する影響が定義でき、Ｓパラメータ基準インピーダンスが再度正規化され、シングル・モードから混合（Mixed）モードへの変換が実行される。また、スルー（通過：Through）、ファイル、ＲＬＣ、Ｔラインのオプションに関するメニューを用意しても良く、ハイ・インピーダンズ・プローブを追加及び設定するメニューを設けるなどしても良い。

テスト・ポイントの出力波形は、そのまま試験測定装置で表示しても良い。メイン・メニュー上のシステム回路配置図上にあるテスト・ポイントを押すことによって、テスト・ポイント及び帯域幅マネージャにアクセスしても良い。ここから、ユーザは、個々の出力波形の設定を行い、テスト・ポイント・フィルタを保存できる。

Ｔｘブロックは、シリアル・データ・リンク送信装置のモデルを表し、これは、測定回路モデル及びシミュレーション回路モデルの両方を駆動している。メイン・メニュー上のＴｘを押すと、Ｔｘ設定メニューが現れ、ここでユーザはファイルを選択でき、プロットを見ることができる。また、これは、ＦＩＲフィルタから読み出した、エンファシス・フィルタ、デエンファシス・フィルタ、プリエンファシス・フィルタを選択したり、その他の選択肢を提供するＴｘエンファシス・メニューにユーザがアクセスできるようにする。

エンベッド・ブロックは、ユーザが、チャネルをそのチャネルのＳパラメータに基いてロスレス伝送ラインやＲＬＣモデルとして挿入し、シミュレーション回路モデル上の種々のテスト・ポイントにおける波形を観測できるようにする。メイン・メニュー上のエンベッド（Embed）の文字部分を押すと、エンベッド・メニューが現れる。

Ｒｘブロックは、回路配置図のシミュレーション側についてのシリアル・データ・リンク受信装置に関するモデルを表す。メイン・メニュー上のＲｘを押すと、Ｒｘ設定メニューが現れる。ここで、ユーザは、ＣＴＬＥ等化処理の適用、クロック・リカバリの実行、ＦＦＥ／ＤＦＥ等化処理の適用ができる。これに代えて、ユーザは、実際のシリコンをエミュレートする等化アルゴリズムを伴うファイルを用いるＡＭＩモデルを設定するようにしても良い。

Apply（適用）ボタンは、テスト・ポイント・フィルタを演算し、これらを試験測定装置に適用する。Analyze（分析）ボタンは、ジッタ分析などのような波形分析を行うもので、このとき、適切なソフトウェア・アプリケーションを用いて、テスト・ポイントの信号と、分析用にリカバリされたデータ及びクロック信号に関して波形分析が行われる。

図３は、図２のメイン・メニュー上でディエンベッド（De-embed）ブロックが選択されたときのディエンベッド設定メニューを示す。右から左へと流れる信号フローと共に、試験測定装置であるオシロスコープ（Scope）から始まるブロックＢ１〜Ｂ８の直列接続（カスケード）が示される。これらブロックは、波形取込みに使用される被測定システムに関する直列接続Ｓパラメータのグループを表す。これには、次のような選択肢が含まれる。即ち、４ポートＳパラメータ、２つの２ポートＳパラメータ、ＲＬＣ、伝送ライン、ＦＩＲフィルタ、プローブ・モデル、などである。

図４は、図２のメイン・メニュー上でエンベッド（Embed）ブロックが選択されたときのエンベッド設定メニューを示す。シミュレーション回路に関する送信装置から受信装置へと至るブロックＢ１〜Ｂ８の直列接続が示される（送信装置Ｔｘからのc1及びc2の入力を受けて、d1及びd2を受信装置Ｒｘへ出力）。これは、ディエンベッド設定に関するモデル・ブロックと同じ形式を利用している。エンベッド設定における信号フローは、左から右へと流れる。

図５は、図２のメイン・メニュー上で公称（Nominal）インピーダンスでＴｘブロックが選択されたときのＴｘ設定メニューを示す。Ｔｘモデルは、ユーザが指定するＳパラメータ又は公称信号源インピーダンスで表される。ディエンベッド処理は、このモデルに示されるｅ_ｓ電圧源に戻って実行される。この電圧は、エンベッド・シミュレーション回路に関する信号源となる。Ｔｘモデルは、測定回路からの被測定波形をシミュレーション回路へとつなげる。電圧源のインピーダンスは０オームで０レアクタンスなので、ディエンベッド・システムに影響を与えるエンベッド・システムなしで、被測定Ｓパラメータ回路及びシミュレーションＳパラメータ回路は、電圧源において１つにつながれる。このように、処理パスとＳパラメータ接続ポイントの全てが完全に示され、明記される。

Ｔｘモデルは、内部インピーダンスがゼロの電圧源と直接つながっているので、図６に示すように、Ｓパラメータ・モデル回路の干渉なしで、ＦＩＲエンファシス・フィルタを設ける選択が可能である。また、Ｔｘモデルは、ユーザが提供するＡＭＩ回路モデルを使うように切り換えできる。このように、Ｔｘモデルは、信号源インピーダンス、エンファシスＦＩＲフィルタ及びテブナン電圧源を含むことができる。

図７のＲｘモデルでは、左端領域上の３つのラジオ・ボタン（選択可能なのは１つだけ）による３つの選択肢で、ユーザ（Ｕｓｅｒ）、ＡＭＩ及びスルー（Ｔｈｒｕ：何もせず通過させる）の３つのモードを提供している。ユーザ・モードでは、挿入損失、クロス・トーク、反射及びノイズの影響を補正してデータ・ストリームとクロックをリカバリ（再生）するための等化処理ツール及びオプションへのアクセスを提供する。ＣＴＬＥ、クロック・リカバリ、ＦＦＥ／ＤＦＥの多くのパラメータを指定できる。また、このモードは、PCI Express Gen３、ＳＡＳ（Serial Attached SCSI）６Ｇ、ＵＳＢ３.０などのビヘイビアー・イコライザ（behavioral equalizer）を実行する。

ＡＭＩモードは、同様のプラグイン機能を提供するコンピューターによる設計の自動化（ＥＤＡ）ツールに加えて、チップの設計者や製造者が提供するイコライザのディスクリプションであるＡＭＩモデルをユーザがエミュレート可能とするものである。分析ソフトウェアは、Ｒｘブロック中のＡＭＩモデルのデジタル部分をエミュレートするだけである。Ｒｘブロック中のＡＭＩモデルのアナログ部分は無視されるが、エンベッド・ブロックを用いてモデル化でき、このとき、Ｒｘパッケージ及び終端をモデル化するのに、Ｓパラメータ・ファイル、Ｔライン・モデル及びＲＬＣ回路モデルを用いても良い。

スルー（Thru）モードを使う場合、図２におけるＴｐ４の出力は、Ｔｐ３と同じになる。

このシステムは、ブロック・モデル表現及びテスト・ポイント表現のような第３階層レベルのメニューを含んでいる。例えば、テスト・ポイント波形は、一般に、試験測定装置内の数学的関数によって生成され、試験測定装置の画面に現れる。これらテスト・ポイントのためのフィルタは、上述のように、システム・モデリング・メニューにおいてユーザが指定したブロック・パラメータ定義に基づいて、分析ソフトウェアによって演算される。

図９は、試験測定装置（この例ではオシロスコープ）上の数学的波形の区分にテスト・ポイントを割り当てる例を示している。シングル・エンドのテスト・ポイントは、これに関連する伝達関数フィルタを１つだけにできる。しかし、図９では、差動のテスト・ポイントの例を示し、これに関連する伝達関数フィルタは４つまであり得る。Ａ波形用とＢ波形用で、２つのフィルタがある。また、差動モード用に２つのフィルタがあり、コモン・モード用にも２つのフィルタがある。数学的関数は、Ａ得られた波形とＢから得られた波形を引き算し、差動モードの波形を得るように記述できる。その他に、加算の数学的関数を作成して、テスト・ポイントに関するコモン・モード波形を得るようにしても良い。

その他に、ディエンベッドのみ、信号シミュレーション、クロストークなど、異なるオプションや機能をサポートするように構成された補助的なメニューを用意しても良い。図２のディエンベッド・ブロックを信号発生装置に入れ替えて、生の波形をシステムに入力するのと入れ替えても良い。ディエンベッド表示において、エンベッド側をなしにする選択ができるようにしても良い。最後に、図１０に示すように、クロストーク表示を設けても良い。クロストークやクロス・チャネルの信号源、干渉信号源などに応じて、その他の多くのクロストークの設定を用いても良い。１例としては、基本的なクロストーク・メニュー設定では、２つ以上の送信装置モデルを有するが、これら送信装置モデルのそれぞれの中と外に同じ基本的な測定及びシミュレーション回路を保持するようにする。

上述の分析（Analyze）ボタンは、出力波形データを、ジッタ分析などのような他のアプリケーションに送る機能を提供し、続いて、このアプリケーションは、そのデータについて測定を実施する。また、図１に示すように、アイ・ダイヤグラムが生成される。

最後に、図２に示すＰｌｏｔ（プロット）ボタンによって、プロット機能が提供される。Ｓパラメータが使用されるブロックのレベルでは、Ｓパラメータに関する複数の表示を提供することが重要で、これによって、テスト・ポイント・フィルタの結果が正しくない場合に、システムの問題がどこにあるのかを、ユーザが評価できる。プロットには、周波数領域において、大きさ、位相、インピーダンスが含まれる。また、プロットには、時間領域において、Ｓパラメータのステップ応答、インパルス応答が含まれる。テスト・ポイントに関しては、伝達関数の位相及び大きさを周波数領域でプロットし、時間領域でステップ及びインパルス応答をプロットし、テスト・ポイント・フィルタを適用した試験装置の生のトレースの時間領域波形をプロットし、テスト・ポイント・フィルタを適用した生の波形に関するアイ・ダイヤグラムをプロットすることが重要である。また、帯域幅リミット・フィルタの設計では、そのフィルタの周波数領域の振幅特性をプロットすることが重要である。

このように、本発明は、シリアル・データ・リンク測定及びシミュレーション・システムを提供するもので、このとき、システムを測定回路における影響を除去するディエンベッド・ブロックに分解し、その測定回路をディエンベッド及びエンベッドの２つの定義を有するＴｘモデルを用いてシミュレーション・システムに戻すようにし、エンベッド・ブロック及びＲｘブロックを含むシミュレーション回路への入力としてＴｘモデルを用いる。システムの入力は、オシロスコープのような測定装置からであり、システムの出力は、テスト・ポイントで表される。処理フローは、測定回路においては右から左へと示され、シミュレーション回路においては左から右へと示される。このように、シリアル・データ・リンクの測定及びシミュレーション処理が全ての観点が１つにまとめて示される。

De-embed ディエンベッド・ブロック
Embed エンベッド・ブロック
Ｔｘ 送信装置ブロック
Ｒｘ 受信装置ブロック
Ｔｐ テスト・ポイント
Apply 適用ボタン
Analyze 分析ボタン

Claims (3)

1. 試験測定装置上でシリアル・データ・リンクを分析するためのシリアル・データ・リンク測定及びシミュレーション・システムを設定する方法であって、
   上記試験測定装置の表示デバイス上で、測定回路を表す要素と、シミュレーション回路を表す要素と、送信装置を表す要素と、上記要素間のテスト・ポイントと、上記測定回路から上記送信装置へと向かう処理フロー・ラインと、上記送信装置から上記シミュレーション回路へと向かう処理フロー・ラインとを有する上記シリアル・データ・リンクのブロック図から構成されるメイン・メニューを表示するステップと、
   上記試験測定装置を含む物理的なコンポーネントを有する上記測定回路によって、上記シリアル・データ・リンクからの波形を上記試験測定装置の波形メモリに取込むステップと、
   上記試験測定装置の上記波形メモリ内に取り込まれた上記波形に基づいて、上記テスト・ポイントの上記ブロック図における位置に対応した上記シリアル・データ・リンクにおける物理的な位置での信号を視覚化するテスト・ポイント出力波形を生成するステップと、
   上記試験測定装置の上記表示デバイス上にテスト・ポイント出力波形を表示するステップと
   を具えるシリアル・データ・リンク測定及びシミュレーション・システム設定方法。
2. 上記メイン・メニューが、上記測定回路に関して、上記波形を取り込むのに利用される物理的コンポーネントを表す測定回路モデルを入力可能にする第１サブ・メニューを上記試験測定装置の上記表示デバイス上に表示するための手段を有し、上記第１サブ・メニューは、上記物理的コンポーネントによって上記波形に入り込む影響を除去するディエンベッド・ブロックを有するブロック図から構成され、上記ディエンベッド・ブロックに対して上記測定回路モデルを入力可能なことを特徴とする請求項１記載のシリアル・データ・リンク測定及びシミュレーション・システム設定方法。
3. 上記メイン・メニューが、上記送信装置に関する第２サブ・メニューを上記試験測定装置の上記表示デバイス上に表示するための手段を有し、上記第２サブ・メニューは、それぞれユーザが定義する被測定送信装置モデル及びシミュレーション送信装置モデルを表示し、上記被測定送信装置モデルは上記測定回路から補正波形を受けるものとして表示され、上記シミュレーション送信装置モデルは、上記シミュレーション回路に対する波形の信号源として表示されることで、上記測定回路と上記シミュレーション回路がつながっていることを表示する請求項１又は２記載のシリアル・データ・リンク測定及びシミュレーション・システム設定方法。