JP6651603B2 - 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ - Google Patents

位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ Download PDF

Info

Publication number
JP6651603B2
JP6651603B2 JP2018232440A JP2018232440A JP6651603B2 JP 6651603 B2 JP6651603 B2 JP 6651603B2 JP 2018232440 A JP2018232440 A JP 2018232440A JP 2018232440 A JP2018232440 A JP 2018232440A JP 6651603 B2 JP6651603 B2 JP 6651603B2
Authority
JP
Japan
Prior art keywords
digital value
bit digital
image sensor
value
pdaf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018232440A
Other languages
English (en)
Other versions
JP2019106706A (ja
Inventor
ダニエル・ピーター・キャニフ
エドワード・シー・ガスリー
ジョナサン・エフライム・デイヴィッド・ハーウィッツ
Original Assignee
アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー filed Critical アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー
Publication of JP2019106706A publication Critical patent/JP2019106706A/ja
Application granted granted Critical
Publication of JP6651603B2 publication Critical patent/JP6651603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Focusing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Automatic Focus Adjustment (AREA)

Description

関連出願の相互参照
本出願は、参照により本明細書に組み込まれる、「位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ（ＡＮＡＬＯＧ−ＴＯ−ＤＩＧＩＴＡＬ ＣＯＮＶＥＲＴＥＲＳ ＦＯＲ ＰＨＡＳＥ−ＤＥＴＥＣＴＩＯＮ ＡＵＴＯＦＯＣＵＳ ＩＭＡＧＥ ＳＥＮＳＯＲＳ）と題した、２０１７年１２月１３日に出願された米国仮特許出願第６２／５９８，０６５号の利益および優先権を主張するものである。
本開示は、概して、アナログ−デジタルコンバータに関し、より具体的には、位相差オートフォーカス画像センサにおけるアナログ−デジタル変換速度を増加させるための技術、ならびに関連したデバイスおよびシステムに関する。
温度、圧力、音、または光等の実世界のアナログ信号は、現代のデジタル信号処理システムにて容易に処理できるデジタル表現に機械的に変換される。アナログ入力信号からデジタル出力信号へのこの変換を行う回路は、アナログ−デジタルコンバータ（ＡＤＣ）という。ＡＤＣは、データ処理を目的として、温度、圧力、音、または光等の実世界の現象を表すアナログ電気信号をデジタル信号に変換することができる。
ＡＤＣの設計は、各アプリケーションが速度、性能、電力、費用、およびサイズの点で異なる要求を持ち得ることから、簡単な作業ではない。ＡＤＣを必要とするアプリケーションの成長に伴い、速くて正確且つ信頼性の高い変換性能の必要性も増している。
ＡＤＣを使用するあるアプリケーションとして、位相差オートフォーカス（ＰＤＡＦ）を実装した、画像センサやカメラがある。かかる画像センサは、「デュアルピクセル」画像センサとしても知られている。
ＰＤＡＦカメラが画像を取得する際、カメラの光センサ（例えば、光検出器）に入射した光は電荷に変換され、変換された電荷は光センサに蓄積される。光センサに蓄積された電荷を表す電圧は、その後、読み出されて可能な限り増幅器によって増幅されてもよいし、その電圧を表すアナログ値をＡＤＣによってデジタル値に変換してもよい。実装形態によっては、「相関多重サンプリング（ＣＭＳ）」として知られる技術を実装して、フォトダイオードの電荷をデジタル値に変換し、これによりノイズ寄与を最小にするようにしてもよい。一般に、ＣＭＳとは、アナログ領域におけるフォトダイオード出力を繰り返し積分して平均化する処理に基づいて、相補金属酸化物半導体（ＣＭＯＳ）画像センサと共に使用されるサンプリング法である。
ＡＤＣにおいて、ＰＤＡＦ画像センサに必要な変換の実行速度が増加することは常に望ましい。
本開示とその特徴および利点をより完全に理解するために、以下の説明では、添付の図面と共に参照が行われ、同じ参照番号は、同じ部分を表す。
本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサ／カメラの概略図を提示する。 本開示のいくつかの実施形態にかかる、適応逐次比較レジスタ／ルーチン（ＳＡＲ）の技術を実装するように構成されてＰＤＡＦ画像センサの光センサ読み出しに基づいてデジタル値を生成するＡＤＣを有するＰＤＡＦ画像センサの一部の回路図の例を示す。 本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサが画像化読み出しモードで動作する場合の図２に示されるＡＤＣのタイミング図の例を示す。 本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサがオートフォーカス読み出しモードで動作する場合の図２に示されるＡＤＣのタイミング図の例を示す。 本開示のいくつかの実施形態にかかる、データ処理システムの例を示すブロック図を示す。
概要
本開示の実施形態は、ＰＤＡＦカメラに特に好適なＡＤＣシステムを提供する。このＡＤＣシステムは、従来の実装と比較して、速度を大きくし、および／または、設計上の複雑さならびに電力消費を軽減し得る。
本開示の一態様は、ＰＤＡＦ画像センサ用のＡＤＣを提供する。ＡＤＣは、変換に必要なビット試行の数を低減させる修正型ＳＡＲ技術（以下、「適応ＳＡＲ」技術と称する）を実装するように構成され、画像センサの行変換時間におけるサンプル数を増大させることを可能にする。ＡＤＣは、画素読み取り信号鎖内のＣＭＳと組み合わせて適応ＳＡＲ技術を実装することができ、これはＡＤＣサンプルレートに比例して増加することなくノイズを低減させることを可能にする。そこで、ＰＤＡＦ画像センサシステムの一例は、画像を取得するように構成された画素セルのアレイであって、各画素セルが第１および第２の光センサ（例えば、第１および第２の光検出器）を含む画素セルのアレイと、画素セルのうちの１つ以上のそれぞれに対して、第１の光センサによって検出された電荷を示す第１のアナログ電圧値を表す第１のＮビットデジタル値（ここで、Ｎは１より大きい整数である）、および第２の光センサによって検出された電荷を示す第２のアナログ電圧値を表す第２のＮビットデジタル値を決定するように構成されたＡＤＣと、を備えてもよい。かかる決定は、第１のＮビットデジタル値を、第１のＮビットデジタル値のＮビットを決定するための第１のＳＡＲアルゴリズムを適用することで決定することと、第２のＮビットデジタル値を、第２のＮビットデジタル値のＭ個の最下位ビット（ＬＳＢ）のみを決定するための第２のＳＡＲアルゴリズムを適用することで決定することと、第２のＮビットデジタル値のＭ個のＬＳＢと第１のＮビットデジタル値の（Ｎ−Ｍ）個の最上位ビットとを結合して、第２のＮビットデジタル値を生成することと、を含んでもよく、ここで、Ｍは１以上の整数である。
当業者によって理解されるように、本開示の態様、特に、ここで提案されるＰＤＡＦ画像センサにおける適応ＳＡＲアナログ−デジタル変換の態様は、種々の様式、例えば、方法、システム、コンピュータプログラムプロダクト、またはコンピュータ読み取り可能な記憶媒体によって具体化できる。よって、本開示の態様は、完全にハードウェアの実施形態をとってもよいし、完全にソフトウェア（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）の実施形態をとってもよいし、ソフトウェア態様とハードウェア態様とが組み合わさった実施形態であってもよい。ここでは、それら実施形態のいずれに対しても、概して、「回路」、「モジュール」または「システム」と称する場合がある。本開示に記載される機能は、１つ以上の処理ユニット、例えば、１つ以上のマイクロプロセッサや、１つ以上のコンピュータが有するそれらによって実行されるアルゴリズムとして実装されてもよい。種々の実施形態において、ここで記載される方法の各々において、異なる工程およびそれら工程の一部は、異なる処理ユニットによって実施されてもよい。さらに、本開示の態様は、１つ以上のコンピュータ読み取り可能な媒体、好ましくは非一時的であり、コンピュータ読み取り可能なプログラムコードが具現化され、例えば、そこに格納されたもの、において具現化されたコンピュータプログラムプロダクトの形式をとってもよい。種々の実施形態において、そのようなコンピュータプログラムは、例えば、既存のデバイスおよびシステム（例えば、既存のＰＤＡＦ画像センサ、ＡＤＣ、および／または、ＰＤＡＦ画像センサやそれらのＡＤＣが有するコントローラ等）にダウンロード（アップデート）されたり、これらのデバイスおよびシステムの製造時に格納されたりしてもよい。
本開示の他の特徴および利点は、以下の説明から、ならびに、特許請求の範囲から明らかとなる。
ＡＤＣの基礎
ＡＤＣは、アナログ信号によって搬送される連続的な物理量を、量の振幅を表すデジタル数（またはデジタル数を搬送するデジタル信号）に変換する電子デバイスである。その変換は、アナログ入力信号の定量化、すなわち、アナログ値の連続セットからの入力値を、デジタル値のより小さな可算セット内の出力値にマッピングするプロセスを伴うものであり、それによってエラーの量が小さくなる。典型的には、定量化は、アナログ入力信号の周期的なサンプリングを通して生じる。その結果は、連続した時間および連続した振幅のアナログ入力信号から不連続な時間および不連続な振幅のデジタル信号への変換を表すデジタル値の列（すなわち、デジタル信号）となる。ＡＤＣは、以下の適用要求によって定義できる：その帯域幅（デジタル信号に適切に変換され得るアナログ信号の周波数範囲）およびその分解能（アナログ信号の最大を分割し得る不連続レベル数であって、デジタル信号で表すことのできる不連続レベル数）。また、ＡＤＣは、信号対ノイズ比（ＳＮＲ）、信号対ノイズおよび歪み比（ＳＩＮＡＤ）、有効ビット数（ＥＮＯＢ）、全高調波歪み（ＴＨＤ）、全高調波歪み＋ノイズ（ＴＨＤ＋Ｎ）、およびスプリアスフリーダイナミックレンジ（ＳＦＤＲ）を含んだ、ＡＤＣの動的性能の量を定める種々の仕様を有する。ＡＤＣは、適用要求および性能仕様に基づいて選択され得る、多くの異なる設計を有する。
ＳＡＲ ＡＤＣ、フラッシュＡＤＣ、シグマ−デルタＡＤＣ等の多くの種類のＡＤＣ技術が存在する。これらの異なる形態のコンバータは、組み合わせて使用することができる。いくつかのコンバータ構成形態において、入力信号は、一般的にアナログ−デジタル変換が行われる前の「サンプリングコンデンサ」として称される、コンデンサまたはコンデンサアレイへとサンプリングされる。サンプリング処理の間、電荷は、サンプリングコンデンサとそのサンプリングコンデンサを駆動する回路との間で受け渡され、サンプリングコンデンサはその時点の入力信号の値に対応する電圧に充電される。駆動回路は典型的には、インピーダンス、サンプリングコンデンサをその正しい電圧まで充電したり放電したりするのに時間を要するインピーダンスを有する。「取得／取得位相」または「サンプリング位相」等の用語は、位相、すなわち、入力信号が受信される入力ノードに接続されたサンプリングコンデンサが入力電圧に対応する電圧まで充電されている間の期間、を説明するのに使用する場合がある。換言すれば、「取得位相」または「サンプリング位相」は、サンプリングコンデンサがアナログ入力信号をデジタル出力信号に変換するためにそのアナログ入力信号をサンプリングするときの期間を表す。「サンプリング」および「位相を取得する」という用語は、ある期間中に入力信号をサンプリングするかまたは取得する入力ノードに接続された１つ以上のサンプリングコンデンサの動作を表すのに互換可能に用いられる。取得位相は、一般的に「変換位相」と称される位相がそれに後続するものではあるが、直後に連続するものである必要はない（すなわち、連続的であってもなくてもよい）。「変換位相」では、サンプリングコンデンサにサンプリングされた入力信号のアナログ値が、サンプリングコンデンサに蓄積された電荷を１つ以上の基準電圧値と比較することによってデジタル値に変換される。あるアナログ入力値を変換するための取得および変換位相が完了した後は、次のアナログ入力値に対して上述した処理が繰り返される。
ＳＡＲ ＡＤＣは、低電力消費であるためにＰＤＡＦ画像センサの使用、特に、供給電圧に応じて変わり且つリニアアンプを持たないほとんどのダイナミック回路の使用に適しており、困難なサブミクロンＣＭＯＳプロセスにも適合する。さらに、ＳＡＲ ＡＤＣは、高フレームレート、高速フォーカス、および低ノイズでの動作モードを満たすために異なるＡＤＣ仕様を要求する画像センサにおいて電力、ノイズ、速度の間の効率的なトレードオフを可能にする。ＳＡＲ ＡＤＣは、変換毎に最終的にデジタル出力に収束する前の可能な全ての量子化レベルを用いて２分探索を介して、連続的なアナログ波形を非連続なデジタル表現に変換するタイプのＡＤＣである。
ＰＤＡＦ画像センサ
図１は、本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサ１００、またはＰＤＡＦカメラ１００の概略図を提示する。図１に示すように、ＰＤＡＦ画像センサ１００は、画素セル１０４のアレイ１０２、センサ記憶部１０６、ＡＤＣ１０８、ＰＤＡＦロジック１１０、プロセッサ１１２、およびメモリ１１４を備えてもよい。
アレイ１０２内において、画素セル１０４は、行と列で配置してもよい。各画素セル１０４は、２つ以上の光センサを備えることができる。ここで、各光センサは、光検出器（例えば、フォトダイオード）、または、任意の好適な光学／光センサ光検出器を備えてもよい。換言すれば、ＰＤＡＦ画像センサ１００において、各画素セル１０４は、２つ以上のサブ画素に分割されるものとして解することができる。ＰＤＡＦ画像センサ１００が画像を取得する際、各画素セル１０４の２つ以上の光センサに入射した光が電荷に変換される。
センサ記憶部１０６は、画素セル１０４の光センサの読み取りを示す値を記憶するように構成された記憶素子の任意のアレイを含んでもよい。いくつかの実施形態では、センサ記憶部１０６は、コンデンサのアレイを含んでもよい。そのアレイでは、各コンデンサ上の電圧が画素セル１０４の特定の光センサの光読み取りを示す。
ＡＤＣ１０８は、画素セル１０４の光センサによって蓄積された電荷を表すアナログ値をデジタル値に変換するために好適なＳＡＲ技術（ここで説明される適応ＳＡＲ技術を含む）を適用するように構成されるＳＡＲ ＡＤＣを備えてもよい。
ＰＤＡＦロジック１１０は、ハードウェア、ソフトウェア、ファームウェア、またはこれらのうちの１つ以上の任意の好適な組み合わせで実装でき、ＰＤＡＦ画像センサ１００の動作を制御するように構成されている。そのために、ＰＤＡＦロジック１１０は、ここで説明されるＰＤＡＦ画像センサシステムにおいて意図した機能を可能にするために、任意の他の好適なハードウェアおよび／またはソフトウェアと共に、少なくとも１つのプロセッサ１１２および少なくとも１つのメモリ要素１１４を備えてもよい。したがって、図１に別個の要素として示されるように、プロセッサ１１２および／またはメモリ１１４は、ＰＤＡＦロジック１１０の一部であると見なしてもよい。
いくつかの実施形態では、プロセッサ１１２は、本明細書で説明されるように、ソフトウェアまたはアルゴリズムを実行して、その活動を実行することができる。プロセッサ１１２は、１つ以上の相互接続またはバスを介して他のシステム要素と通信可能に接続されるように構成されてもよい。かかるプロセッサは、非限定的な例として、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）、または特定用途向け集積回路（ＡＳＩＣ）、または仮想マシンプロセッサを含む、プログラマブルロジックを提供するハードウェア、ソフトウェア、またはファームウェアの任意の組み合わせを含んでもよい。プロセッサ１１２は、例えば、直接メモリアクセス（ＤＭＡ）構成においてメモリ要素１１４に通信可能に接続されてもよい。かかるメモリ要素は、ダブルデータレート（ＤＤＲ）ランダムアクセスメモリ（ＲＡＭ）、同期ＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、フラッシュ、リードオンリーメモリ（ＲＯＭ）、光学媒体、仮想メモリ領域、磁気またはテープメモリ、または他の任意の好適な技術を含んだ、任意の好適な揮発性または不揮発性メモリ技術を含んでもよい。別段の指定がない限り、ここで議論されるメモリアイテムのいずれも、広範な用語である「メモリ要素」に包含されるものと解釈されるべきである。ＰＤＡＦロジック１１０、画素セル１０４、センサ記憶部１０６、プロセッサ１１２、またはメモリ１１４へと追跡または送信される情報は、任意のデータベース、レジスタ、制御リスト、キャッシュ、または記憶構造（これらのいずれも任意の好適な時間枠で参照できる）に提供され得る。かかる任意の記憶オプションは、ここで使用する広範な用語「メモリ素子」に含まれてもよい。同様に、ここで説明される潜在的な処理要素、モジュール、およびマシンのうちのいずれも、広範な用語「プロセッサ」内に包含されるものと解釈されるべきである。図１に示される要素の各々、例えば、ＰＤＡＦロジック１１０およびセンサ記憶部１０６は、ネットワーク環境においてデータまたは情報を受信、送信、および／または別様で通信するための好適なインターフェースを備えることもできる。
ある実装例として、ここで概説されるＰＤＡＦシステムにおける適応ＳＡＲ変換のためのメカニズムは、１つ以上の有形媒体（非一時的な媒体を含んでもよい）内でエンコードされたロジック、例えば、ＤＳＰ命令、プロセッサによって実行されるソフトウェア（潜在的にオブジェクトコードやソースコードを含む）、または他の同様なマシン等においてＡＳＩＣに提供される組み込みロジック、によって実装されてもよい。これらの事例のうちのいくつかにおいて、メモリ要素、例えば図１に示すメモリ１１４は、ここで説明される動作に使用されるデータまたは情報を記憶することができる。これは、ここで説明される活動を実行するために実行されるソフトウェア、ロジック、コード、またはプロセッサ命令を記憶することができるメモリ要素を含む。プロセッサは、ここで詳述される動作を達成するためにデータまたは情報と関連付けられる任意の種類の命令を実行することができる。一例としては、プロセッサ、例えば図１に示すプロセッサ１１２は、要素または項目（例えば、データ）をある状態またはものから別の状態またはものに変換することができる。別の例としては、ここで概説される活動は、固定ロジックまたはプログラマブルロジック（例えば、プロセッサによって実行されるソフトウェア／コンピュータ命令）で実装されてもよく、ここで特定される要素は、プログラマブルプロセッサ、プログラマブルデジタルロジック（例えば、ＦＰＧＡ、ＤＳＰ、消去可能プログラマブルリードオンリーメモリ（ＥＰＲＯＭ）、電気消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ））、または、デジタルロジック、ソフトウェア、コード、電子命令、または任意の好適な組み合わせを含んだＡＳＩＣといったタイプのものであってもよい。
ＰＤＡＦ画像センサ１００は、アレイ１０２の実質全ての画素セルに対し、所定の画素セル１０４の異なる光センサによって取り込まれた光強度の差異を検出することによって動作する。ＰＤＡＦ画像センサ１００は、ＣＭＯＳまたは電荷結合素子（ＣＣＤ）画像センサであってもよい。多くのアプリケーションにおいて、マイクロレンズは、光の収集効率を向上するために、画素またはアレイ１０２の画素群の上部に配置してもよい。画素セル１０４の分割したサブ画素よって受信された信号の合計は実質的に画像データに対応するが、分割した画素によって受信された信号の差を、画像の焦点を決定するために使用してもよい。
ＰＤＡＦ画像センサ１００などのＰＤＡＦ画像センサは、典型的には２つのモードのうちの１つで動作する。第１のモードは、標準となる画像化読み出しモードであり、第２のモードは、オートフォーカス読み出しモードである。この動作モードは、ＰＤＡＦロジック１１０によって、例えば、所望の動作モードについてのユーザ入力の受信に応答して、制御されてもよいし、好適な動作モードを、ＰＤＡＦロジック１１０によって自動的に決定することもできる。イメージング読み取りモードにおいては、各画素セル１０４の複数の光センサからの値を、画素セル１０４が単一の光センサ、例えば、単一の光検出器を有しているかのように、平均化してもよい。オートフォーカス読み出しモードにおいては、複数の光センサのサンプルは平均化されるのではなく、別々に読み取られた後にシーン内の物体の位相関係とそれに応じた高速かつ正確な焦点を達成するためのオートフォーカス系の調整方法とを決定するのに用いられる。デュアル画素設計の読み出しでは、画像化モードまたはオートフォーカスモードにおいて、少なくとも３つのサンプル、すなわち、リセットサンプル、画素セルの第１の光センサ（以下、「光検出器Ａ」（ＰＤ−Ａ）と称する）からのサンプル、画素セルの第２の光センサ（以下、「光検出器Ｂ」（ＰＤ−Ｂ）と称する）からのサンプル、が存在する。

ＰＤＡＦ画像センサ用の適応ＳＡＲ技術
図２は、本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサ、例えば、図１に示すＰＤＡＦ画像センサ１００、の一部分の回路図２００の例を示し、ＰＤＡＦ画像センサの光センサ読み取り値に基づいてデジタル値を生成するための適応ＳＡＲ技術を実装するように構成されたＡＤＣ２０２を示す。ＡＤＣ２０２は、図１に示すＡＤＣ１０８として用いてもよい。
ＡＤＣ２０２に加え、図２は、画素セル２０４をさらに示し、これは、例えば図１に示す画素セル１０４のうちの１つであり、画素セル２０４は、スイッチおよび電圧バッファを用いてＡＤＣ２０２に接続されている。スイッチは、浮遊拡散容量（ＦＤ）にＰＤ−Ａを接続するトランスファゲートトランジスタＡ（ＴｘＡ）、浮遊拡散容量（ＦＤ）にＰＤ−Ｂを接続するトランスファゲートトランジスタＢ（ＴｘＢ）、リセットゲートトランジスタ（Ｒｓｔ）、および行選択トランジスタ（Ｒｄ）として示され、電圧バッファは、列ラインにＦＤを接続するソースフォロワ（ＳＦ）として示されている。画素は、スイッチＴｘＡおよびＴｘＢを介して浮遊拡散容量ＦＤに接続されている。いくつかの実施形態では、画素セル２０４とＡＤＣ２０２との間において図２に示すように、かかるスイッチ、トランジスタ、容量、および電圧バッファのうちの１つ以上は、画素セル２０４の一部であると見なしてもよい。
また、図２に示すように、画像化読み出しモードまたはオートフォーカス読み出しモードにおいて画素セル２０４が読み出されているとき、図２において「Ｖｃｏｌ」として示されたアナログ電圧は、ＡＤＣ２０２から出力されるデジタル値への変換のためにＡＤＣ２０２に供給される。ここで、出力デジタル値は、図２において「Ｄｏｕｔ」として示されている。
ＡＤＣ２０２は、ＳＡＲ ＡＤＣに共通する４つの構成要素、すなわち、入力サンプル−ホールド（ＳＨ）段２１２（ＳＨ増幅器（ＳＨＡ）を備えてもよい）、アナログコンパレータ２１４、基準デジタル−アナログコンバータ（ＤＡＣ）２１６、およびＳＡＲロジック２１８を備えてもよい。ＳＡＲロジック２１８は、ここで説明される適応ＳＡＲ技術を実装するように、または適応ＳＡＲ技術の実装を制御するように構成され、よって、図２において「Ａ−ＳＡＲ」２１８として示されている。いくつかの実施形態では、Ａ−ＳＡＲロジック２１８は、図１に示すＰＤＡＦロジック１１０の一部であってもよく、その逆であってもよい。したがって、ＰＤＡＦ制御ロジック１１０に関して与えられた上記説明は、Ａ−ＳＡＲ２１８に適用でき、簡潔性を目的として繰り返さない。
ＡＤＣ２０２は、以下のように機能してもよい。電源投入後および初期化後に、例えばＡ−ＳＡＲ２１８によって供給され得る制御信号が変換サイクルを開始する。スイッチ２２０が閉じると、アナログ入力ＶｃｏｌをＳＨ２１２に接続し、これにより、サンプリングコンデンサ（サンプリングコンデンサのアレイを含んでもよい）Ｃｉｎ２２２上の入力電圧を取得する。スイッチ２２０が開くと、コンパレータ２１４は、ホールドコンデンサＣｉｎ２２２上に現在蓄積されているアナログ入力が、基準となるＤＡＣ２１６からのＤＡＣ電圧よりも大きいかどうかを決定する。慣例的なＳＡＲ実装では、最初は、最上位ビット（ＭＳＢ）はオンであり、これによりＤＡＣ出力電圧が中央値に設定される。コンパレータ出力が設定されると、ＤＡＣ出力がアナログ入力よりも大きい場合には、ＳＡＲロジックはＭＳＢをオフにし、一方、出力が小さい場合にはそれをオンに維持する。プロセスは、次のＭＳＢを用いて繰り返され、ＤＡＣ出力がアナログ入力よりも大きいとコンパレータが決定した場合には、それをオフにし、一方、出力が小さい場合にはそれをオンに維持する。この２分検索は、ビットレジスタ内の全てのビットが検査されるまで続く。それにより得られたＤＡＣ出力は、サンプリングされた入力電圧のデジタル近似であり、変換終了時にＡＤＣ２０２によって出力される。
慣例的なＳＡＲ実装とは異なり、ＡＤＣ２０２は、オーバレンジ検出部２２８からａｓａｒ＿ｃｏｎｔｒｏｌ信号２２６および出力信号を受信し、修正型ＳＡＲ技術を実装するためにＡ−ＳＡＲ２１８を制御するための制御信号ａｓａｒ＿ｅｎ２３０を供給するように構成されたＯＲロジックゲート２２４をさらに含んでもよい。特に、制御信号ａｓａｒ＿ｅｎ２３０は、ＡＤＣ２０２が、そのＳＡＲアルゴリズムがアナログ電圧Ｖｃｏｌを表すＮビットデジタル値のＮビット全てを決定するという慣例的なＳＡＲアルゴリズムを実装するか、または、ＡＤＣ２０２が、その修正型ＳＡＲアルゴリズムがアナログ電圧Ｖｃｏｌを表すＮビットデジタル値のＭ個のＬＳＢビットのみを決定した後にそれらＬＳＢビットを他の手段によって得られた（Ｎ−Ｍ）個のＭＳＢビットと結合するという修正型ＳＡＲアルゴリズムを実行するか、を制御するのに用いられてもよい。
ＰＤＡＦ画像センサの読み出し（イメージング読み取りモードまたはオートフォーカス読み出しモード）において、少なくとも３つのサンプルが存在する。第１のサンプルは、リセットサンプルであり、第２のサンプルは、ある画素セル２０４の光センサＡ（図２においてＰＤ−Ａとして示されている）から得られるものであり、第３のサンプルは、同じ画素セル２０４の光センサＢ（図２においてＰＤ−Ｂとして示されている）から得られるものである。ＰＤＡＦ画像センサ１００がイメージング読み取りモードで動作する場合、Ｖｃｏｌ電圧は、ＰＤ−ＡサンプルとＰＤ−Ｂサンプルとの間において実質的に同じである。この読み出しアーキテクチャの特性は、ＰＤ−Ｂに対して（Ｎ−Ｍ）個のＭＳＢのための初期ビット試行（ｔｒｉａｌ）がＰＤ−Ａ変換（慣例的なＳＡＲアルゴリズムがＮビット全てを決定するのに使用される）において算出された場合と同じ結果をもたらすと仮定することによって、慣例的なＳＡＲアルゴリズムを適応するのに用いることができる。その結果、その適応ＳＡＲアルゴリズムは、Ｍ個のＬＳＢのためのみにビット試行を実行することによって、最後のＭ個のＬＳＢを決定することができる。かかる適応ＳＡＲアルゴリズムは、ＰＤ−Ｂからの全てのサンプルに対して用いてもよい。例えば、対応するａｓａｒ＿ｃｏｎｔｒｏｌ信号２２６をＡ−ＳＡＲ２１８に供給することによって実装してもよい。一方、慣例的なＳＡＲアルゴリズムを実装する場合には、ａｓａｒ＿ｃｏｎｔｒｏｌ信号２３０は、有効化されない場合がある。
ＰＤＡＦ画像センサ１００がオートフォーカス読み出しモードで動作する場合、画像に焦点が合っているときのＶｃｏｌ電圧は、ＰＤ−ＡとＰＤ−Ｂとの間において非常に類似する。したがって、ＰＤＡＦアーキテクチャの特性は、ＰＤ−Ｂに対して初期（Ｎ−Ｍ）ビット試行、すなわち、（Ｎ−Ｍ）個のＭＳＢが同じ結果をもたらすと仮定することによって、ＳＡＲアルゴリズムを適応するのに用いることができる。しかしながら、画像に焦点が合っていない場合、対応するＰＤ−ＡおよびＰＤ−ＢのＶｃｏｌ電圧は、近い電圧値をとらずに、適応ＳＡＲアルゴリズムは、正しい値に収束しなくなり、サンプルは、ＡＤＣ出力Ｄｏｕｔがレンジ外にあることから有効にはならない。この場合、すなわち、任意の好適なコントローラ（例えば、ＰＤＡＦロジック１１０）が検出するように構成されることができる場合、ＣＭＳが使用される際（ＣＭＳを使用するときはＰＤ−ＡおよびＰＤ−Ｂに対して複数のサンプルが存在するので）に、次のサンプルに対して、Ｎビットデジタル値全体を慣例的なＳＡＲアルゴリズムを使用して再算出してもよい。収束しないこれらのサンプル（すなわち、無効であると決定されたデジタル値）は破棄され、後続の変換に対して通常のＳＡＲアルゴリズムが使用される。いくつかの実施形態では、レンジ外のものに起因して収束しない任意のサンプルを廃棄することができ、かつ、その後のサンプルを慣例的なＳＡＲアルゴリズムを使用してデジタル化することができる。
いくつかの実施形態では、ＡＤＣ２０２は、ＡＤＣ２０２がＰＤ−Ａの全変換（すなわち、慣例的なＳＡＲアルゴリズム）を実装し、ＰＤ−Ａに対してＭ個のＬＳＢのみについての複数回のＭビット試行がそれに続き、ＰＤ−Ａの全変換から（Ｎ−Ｍ）個のＭＳＢを用いてＰＤ−Ｂに対してＭ個のＬＳＢについての複数回のＭビット試行を行うという動作モードを有してもよい。これは、効果的に、ここで説明される適応ＳＡＲを有するＣＭＳを実装する。
図３は、本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサ１００が画像化読み出しモードで動作し、かつ、読み出されている画素セル２０４に焦点が合っている場合の図２に示されるＡＤＣ２０２のタイミング図の例３００を示す。
各画素セル読み出し、すなわち、ある画素セル１０４／２０４の読み出しは、列選択スイッチＲｄ（図２に示す）が閉じた状態で開始され、これにより画素内のＳＦを列ラインに接続する。Ｒｄスイッチは、図２に示すＰＤ−ＡおよびＰＤ−Ｂからのリセット電圧とＰＤ電圧のＡＤＣ変換中は閉じたままである。
Ｒｄが閉じた後、リセットスイッチＲｓｔ（図２に示す）が閉じ、浮遊拡散ＦＤをリセット電圧Ｖｒｓｔ（図２に示す）に接続し、これにより浮遊拡散容量の電圧をリセットする。
電圧Ｖｒは、図２に示すＣｉｎコンデンサ２２２にサンプリングされる。電圧Ｖｒは電圧Ｖｒｓｔと実質同じであるので、第１の（Ｎ−Ｍ）個のＭＳＢは、Ｖｒｓｔの既知の電圧範囲に対応するものに設定することができる。次いで、修正型ＳＡＲアルゴリズムのビット試行（Ｍ試行）の低減されたセットを用いて、最後のＭ個のＬＳＢの変換を完了することができる。複数のリセット電圧がサンプリングされ、ＡＳＡＲアルゴリズムを用いてリセット読み出し位相中に変換されて、ＣＭＳ変換を完了してもよい。図３において、リセットサンプルＶｒｘを最大とする、Ｖｒ１、Ｖｒ２、およびその他は、ＣＭＳ変換においてサンプリングされたリセット電圧のセットに対応する（すなわち、ＣＭＳ変換におけるＸ個のサンプル、ここでＸは正の整数）。ＣＭＳにおける各リセットＡＤＣ変換は、最終リセット変換ｃｏｎｖｒｘを最大とする、ｃｏｎｖｒ１、ｃｏｎｖｒ２、およびその他に対応する。各変換位相「ｃｏｎｖ」は、標準である全ＮビットＳＡＲ変換位相またはＭビット適応ＳＡＲ位相が続くサンプル位相を有する。
次に、リセット変換が終了すると、スイッチＴｘＡ（図２に示す）は閉じ、一方でスイッチＴｘＢは開いたままである。ＰＤ−Ａ上に蓄積された集積電荷は、ソースフォロワのゲートにおいて浮遊拡散ＦＤに転送され、ＳＦによってＰＤ−Ａ電圧レベルとして列ラインＶｃｏｌにバッファされ、それから、スイッチＴｘＡは開き、標準である全Ｎ試行ＳＡＲ ＡＤＣ変換が終了し、これは、図３のｃｏｎｖａ１に対応し、Ｖａ１がサンプリングされた第１のＰＤ−Ａ電圧レベルに対応する。さらなるＭ試行変換は、その後、Ｖａ２に対応するＶｃｏｌにＰＤ−Ａ電圧をサンプリングすることにより、ＣＭＳ変換にて終了することができる。図３において、最終ＰＤ−Ａ変換ｃｏｎｖａｘ（図３に具体的に示していない）を最大とする、ｃｏｎｖａ１、ｃｏｎｖａ２、およびその他は、ＣＭＳシーケンス内のＰＤ−Ａ ＡＤＣ変換に対応する。
ＰＤ−Ａ ＡＤＣ変換が一旦終了すると、次のスイッチＴｘＢは閉じ、一方でスイッチＴｘＡは開いたままである。ＰＤ−Ｂに蓄積された集積電荷は、ソースフォロワのゲートにおいて浮遊拡散ＦＤに転送され、ＳＦによってＰＤ−Ｂ電圧レベルとして列ラインＶｃｏｌにバッファされ、ＴｘＢスイッチは開き、そして、ＰＤ−Ｂから読み出された電圧が画像化読み出しモードにおいてＰＤ−Ａと実質的に同じであるはずなので、（Ｎ−Ｍ）個のＭＳＢを設定することができる。これは、図３のｃｏｎｖｂ１に対応し、Ｖｂ１はサンプリングされた第１のＰＤ−Ｂ電圧レベルに対応する。さらなるＭ試行変換は、その後、Ｖｂ２に対応するＶｃｏｌにＰＤ−Ｂ電圧をサンプリングすることにより、ＣＭＳ変換にて終了することができる。図３において、最終ＰＤ−Ｂ変換ｃｏｎｖｂｘ（図３に具体的に示していない）を最大とする、ｃｏｎｖｂ１、ｃｏｎｖｂ２、およびその他は、ＣＭＳシーケンス内のＰＤ−Ｂ ＡＤＣ変換に対応する。
データレベルのサンプリングが一旦終了すると、リセットサンプルの平均およびＰＤ−ＡサンプルとＰＤ−Ｂサンプルの平均を算出してもよい。ＰＤ−ＡおよびＰＤ−Ｂからのサンプルの平均とリセットサンプルの平均との間の差は、ＡＤＣ１０８によって生成される最終変換結果である。
図４は、本開示のいくつかの実施形態にかかる、ＰＤＡＦ画像センサ１００がオートフォーカス読み出しモードで動作し、かつ、読み出されている画素セル２０４から焦点が外れている場合の図２に示されるＡＤＣ２０２のタイミング図の例４００を示す。
各画素読み取りは、列選択スイッチＲｄが閉じた状態で開始され、これにより、画素内のＳＦを列ラインノードに接続する（図２において「列ライン」として示されている）。Ｒｄスイッチは、ＰＤ−ＡおよびＰＤ−Ｂからのリセット電圧とデータ電圧のＡＤＣ変換中は閉じたままである。
ＲＤスイッチが閉じた後、リセットスイッチＲｓｔが閉じ、浮遊拡散をリセット電圧Ｖｒｓｔに接続し、これにより浮遊拡散容量の電圧をリセットする。
電圧Ｖｒは、Ｃｉｎコンデンサ２２２にサンプリングされる。電圧Ｖｒは電圧Ｖｒｓｔと実質同じであるので、第１の（Ｎ−Ｍ）個のＭＳＢは、Ｖｒｓｔの所望の電圧範囲に対応するものに設定することができる。次いで、修正型ＳＡＲアルゴリズムのビット試行（Ｍ試行）の低減されたセットを用いて、最後のＭ個のＬＳＢの変換を完了することができる。この低減されたビット試行のセット（Ｍ）は、より速い全体的なＡＤＣ変換を可能にし、より多くのリセット変換を一定の単位時間内に終了させることができる。複数のリセット電圧がサンプリングされ、ＡＳＡＲアルゴリズムを用いてリセット読み出し位相中に変換されて、ＣＭＳ変換を完了してもよい。図４において、リセットサンプルＶｒｘを最大とする、Ｖｒ１、Ｖｒ２、およびその他は、ＣＭＳ変換においてサンプリングされたリセット電圧のセットに対応する。各リセットＡＤＣ変換は、最終リセット変換ｃｏｎｖｒｘを最大とする、ｃｏｎｖｒ１、ｃｏｎｖｒ２、およびその他に対応する。各変換「ｃｏｎｖ」位相は、標準である全ＮビットＳＡＲ変換位相またはＭビット適応ＳＡＲ変換位相が続くサンプル位相を有する。
次に、リセット変換が終了すると、スイッチＴｘＡは閉じ、一方でスイッチＴｘＢは開いたままである。ＰＤ−Ａ上に蓄積された集積電荷は、ＦＤ電圧としてソースのゲートにおいて浮遊拡散ＦＤに転送されてから、ＳＦによってＰＤ−Ａ電圧レベルとして列ラインＶｃｏｌにバッファされる。続いて、スイッチＴｘＡが開いて、標準となる全Ｎ試行ＳＡＲ ＡＤＣ変換が終了する。これは、図４のｃｏｎｖａ１に対応する。ここで、Ｖａ１は、サンプリングされた第１のＰＤ−Ａ電圧レベルに対応する。さらなるＭ試行変換は、その後、Ｖａ２に対応するＶｃｏｌにＰＤ−Ａ電圧をサンプリングすることにより、ＣＭＳ変換にて終了することができる。ＣＭＳにおける各ＰＤ−Ａ ＡＤＣ変換は、図４に示される、最終ＰＤ−Ａ変換ｃｏｎｖａｘを最大とする、ｃｏｎｖａ１、ｃｏｎｖａ２、およびその他に対応する。
ＰＤ−Ａに対する全ての変換が一旦終了すると、次に、スイッチＴｘＢは閉じ、一方でスイッチＴｘＡは開いたままである。ＰＤ−Ｂからの電荷は、ＳＦのゲートで浮遊拡散ＦＤに転送されるとともに、ＰＤ−Ｂ電圧レベルとして列ラインに転送され、その後、ＴｘＢスイッチが開く。
ＰＤＡＦ画像センサによって取得された画像に焦点が合っているかまたはほぼ焦点に合っている場合、ＰＤ−Ｂから読み出された電圧は、ＰＤ−Ａと実質同じであるはずであり、（Ｎ−Ｍ）個のＭＳＢ試行を設定できる。続いて、低減されたＭ試行ＳＡＲ ＡＤＣ変換が終了に至って、ＣＭＳ変換が終了する。ここで、各変換は、図３を用いて説明したように、修正型ＳＡＲアルゴリズムを、Ｍ個のＬＳＢのみを変換するために適用し、それから、設定された（Ｎ−Ｍ）個のＭＳＢを用いて全Ｎビット値を得る。サンプリングされたＰＤ−Ｂ電圧は、サンプリングされた最終ＰＤ−Ｂ電圧Ｖｂｘ（図３に示されていない）を最大とする、図３のＶｂ１、Ｖｂ２、およびその他に対応し、ＡＤＣ変換は、最終変換ｃｏｎｖｂｘ（図３に具体的に示されていない）を最大とする、ｃｏｎｖｂ１、ｃｏｎｖｂ２（図３に示す）、およびその他に対応する。
ＰＤＡＦ画像センサによって取得された画像が焦点から外れている場合、ＰＤ−Ｂから読み出された電圧は、ＰＤ−Ａから読み出されたものとは実質的に異なる。ＰＤ−Ａ変換からのＭＳＢビット試行は、ＰＤ−Ｂ変換のために設定されるが、ＳＡＲアルゴリズムは、このサンプリングされた電圧に対してＭＳＢが正確に設定されていないので、正確に変換することができず、そのため、ＡＤＣ変換は不正確な／無効なデジタル値を生成する。
この場合、ＬＳＢのサブセットは、オーバレンジとなり、このオーバレンジ条件は、出力デジタルコードＤｏｕｔを観測して既知のオーバレンジコードをチェックするオーバレンジ検出コントローラ２２８（図２に示す）によって検出することができる。ＡＤＣは、次の変換のために、Ｎビット試行の全変換に戻り、図４のｃｏｎｖｂ２を参照して、ＰＤ−Ｂ電圧の正しい決定を確実に行うように構成されてもよい。それに続く変換は、このｃｏｎｖｂ２からのＭＳＢビットを用いることができ、よって、図４のｃｏｎｖｂ３に対応する、Ｍ個のＬＳＢのみの減少したビット試行を用いることができる。
データレベルのサンプリングが一旦終了すると、リセットサンプルの平均およびＰＤ−ＡデータサンプルとＰＤ−Ｂデータサンプルの平均を算出してもよい。ＰＤ−ＡおよびＰＤ−Ｂからのデータサンプルの平均とリセットサンプルの平均との間の差は、ＡＤＣ１０８によって生成される最終変換結果である。
図５は、本開示のいくつかの実施形態にかかる、データ処理システム５００の例を示すブロック図を示す。かかるデータ処理システムは、例えば、ここで説明されるようなＰＤＡＦ画像センサにおける、種々の改良されたアナログ−デジタル変換メカニズムの実装を制御するように構成されたコントローラとして機能するように構成することができる。例えば、データ処理システム５００を、上述したＰＤＡＦロジック１１０、Ａ−ＳＡＲ２１８、およびオーバレンジ検出コントローラ２２８のうちの１つ以上を実装するために用いてもよい。
図５に示すように、データ処理システム５００は、システムバス５０４を介してメモリ要素５０４に接続された少なくとも１つのプロセッサ５０２を備えてもよい。このように、データ処理システムは、メモリ要素５０４内にプログラムコードを格納してもよい。さらに、プロセッサ５０２は、システムバス５０６を介してメモリ要素５０４からアクセスされるプログラムコードを実行してもよい。一態様において、データ処理システムは、プログラムコードを記憶および／または実行するのに適したコンピュータとして実装されてもよい。しかしながら、データ処理システム５００は、本明細書で説明される機能を実行することができる、プロセッサおよびメモリを含む任意のシステムの形態で実施されてもよいということを理解されたい。
メモリ要素５０４は、例えば、ローカルメモリ５０８のような１つ以上の物理メモリデバイス、および１つ以上のバルク記憶デバイス５１０を備えてもよい。ローカルメモリは、プログラムコードを実際に実行している間に一般的に使用される、ＲＡＭまたは他の非永続メモリデバイスのことを指してもよい。バルク記憶デバイスは、ハードドライブまたは他の永続的なデータ記憶デバイスとして実装されてもよい。処理システム５００はまた、実行中にバルク記憶デバイス５１０からプログラムコードを取り出す回数を減らすために、少なくともあるプログラムコードを一時的に記憶する１つ以上のキャッシュメモリ（図示せず）を含んでもよい。
データ処理システムに対し、入力デバイス５１２および出力デバイス５１４として示されている入出力（Ｉ／Ｏ）デバイスを任意に接続してもよい。入力デバイスの例としては、キーボードや、マウスなどのポインティングデバイスなどが挙げられるが、これらに限定されない。出力デバイスの例としては、モニタまたはディスプレイ、スピーカーなどが挙げられるが、これらに限定されない。入力および／または出力デバイスは、データ処理システムに対し直接的にまたはＩ／Ｏコントローラを介して接続されてもよい。
一実施形態において、入力および出力デバイスは、組み合わさった入出力デバイス（図５において、入力デバイス５１２および出力デバイス５１４を囲んだ破線で示される）として実装されてもよい。そのような組み合わさったデバイスの例は、タッチセンシティブディスプレイであり、それは、「タッチスクリーンディスプレイ」または単に「タッチスクリーン」と称する場合がある。かかる実施形態において、デバイスへの入力は、物理物体、例えば、タッチスクリーンディスプレイ上または近傍における、スタイラスやユーザの指の移動によって提供されてもよい。
ネットワークアダプタ５１６はまた、データ処理システムに任意に接続されてもよく、その場合、プライベートネットワークまたは公衆ネットワークを介在させて、他のシステム、コンピュータシステム、リモートネットワークデバイス、および／またはリモート記憶デバイスとの接続が可能になる。ネットワークアダプタは、上記したシステム、デバイス、および／またはネットワークによってデータ処理システム５００に送信されたデータを受信するためのデータ受信部、およびデータ処理システム５００から上記したシステム、デバイス、および／またはネットワークにデータを送信するためのデータ送信部を備えてもよい。モデム、ケーブルモデム、およびイーサネット（登録商標）カードは、データ処理システム５００と共に使用され得る異なるタイプのネットワークアダプタの例である。
図５に示すように、メモリ要素５０４は、アプリケーション５１８を格納してもよい。種々の実施形態において、アプリケーション５１８は、ローカルメモリ５０８、１つ以上のバルク記憶デバイス５１０、またはローカルメモリおよびバルク記憶デバイス以外のものに格納されてもよい。データ処理システム５００は、アプリケーション５１８を容易に実行することができるオペレーティングシステム（図５に示していない）をさらに実行してもよいということを理解されたい。実行可能なプログラムコードの形態で実装されるアプリケーション５１８は、データ処理システム５００によって、例えば、プロセッサ５０２によって、実行することができる。アプリケーションの実行に応じて、データ処理システム５００は、ここで説明されるようなＰＤＡＦ画像センサにおけるＡＤＣの種々の改良された機構の実装に関連する１つ以上の動作または方法工程を実行するように構成されてもよい。
変形および実装
これまで本開示の実施形態を図１〜５に示す実装例を参照して説明したが、当業者であれば、上述した種々の教示は他の多様な実装に対しても適用できることがわかるだろう。例えば、本開示で提示したいくつかの説明は、サンプリングコンデンサがＡＤＣの一部となっている画像センサアレイ内の列ラインに直接接続されたＳＡＲ ＡＤＣを示したが、これらの説明は、Ｖｃｏｌ電圧をサンプリングするＡＤＣが信号を再度適用してから保持する一方でＳＡＲ ＡＤＣが再度サンプリングする前にプリアンプが存在するという読み出し信号鎖に対しても同等に適用可能である。デュアル画素設計について説明されるＣＭＳ付きの適応ＳＡＲのいくつかの態様もまた、ＣＭＳを使用してリセット電圧および信号電圧をデジタル化するのにＳＡＲ ＡＤＣを用いる信号画素読み取り信号鎖に対して適用可能である。
文脈によっては、ここで議論される特徴は、自動車用システム、セーフティクリティカル産業アプリケーション、医療システム、科学器具、無線および有線通信、レーダ、産業プロセス制御、オーディオ／ビデオ機器、電流検知、計測法（高精度なもの）、および他のデジタル処理系システムに適用可能である。
さらに、上で議論したある実施形態は、医療イメージング、患者モニタリング、医療用器具、およびホームヘルスケア用のデジタル信号処理技術において提供されることができる。これには、肺モニタ、加速度計、心拍数モニタ、ペースメーカ等が含まれ得る。他の用途としては、安全システム（例えば、安定制御システム、ドライバ支援システム、ブレーキシステム、ある種のインフォテインメント／インテリアアプリケーション）用の自動車技術に関連してもよい。
さらに他の例のシナリオとして、本開示の教示は、生産性、エネルギー効率、および信頼性の向上を助けるプロセス制御システムを含む産業市場において適用可能である。消費者アプリケーションにおいて、上述した信号処理回路の教示は、画像処理、オートフォーカス、および画像安定化（例えば、デジタルスチルカメラ、カムコーダなど）のために用いることができる。他の消費者アプリケーションとして、ホームシアターシステム、ＤＶＤレコーダ、および高精細テレビ用のオーディオ／ビデオプロセッサを挙げることができる。
上記の実施形態の議論において、システムの構成要素、例えば、スイッチ、マルチプレクサ、ストレージアレイ、および／または他の構成要素は、特定の回路構成のニーズを満たすために、容易に置換、代替、または別様に変更することができる。さらに、相補的電子デバイス、ハードウェア、ソフトウェア等の使用は、ＰＤＡＦ画像センサにおけるアナログ−デジタル変換用の種々の改良されたメカニズムに関する本開示の教示を実施するための等価的に実現可能な選択肢を提供するということに留意されたい。
ここで提案されるＰＤＡＦ画像センサにおける改良されたＡＤＣを実装するための種々のシステムの部分は、ここで説明される機能を実行するための電子回路を含むことができる。場合によっては、システムの１つ以上の部分は、ここで説明される機能を実行するために特別に構成されたプロセッサによって提供できる。例えば、プロセッサは、１つ以上のアプリケーションの特定の構成要素を備えてもよいし、ここで説明される機能を実行するように構成されるプログラマブルロジックゲートを備えてもよい。回路構成は、アナログ領域、デジタル領域、または混合信号領域において動作できる。いくつかの例において、プロセッサは、非一時的コンピュータ読み取り可能な記憶媒体に記憶された１つ以上の命令を実行することによってここで説明される機能を実行するように構成されてもよい。
実施形態の一例において、図１〜２において用い得るいくつかの電気回路は、関連する電子デバイスの基板上に実装されてもよい。基板は、電子デバイスの内部の電子システムの種々の構成要素を保持し、さらに他の周辺のコネクタを提供することができる一般回路基板であることができる。より具体的には、基板は、システムの他の構成要素を電気的に通信可能にする電気的接続部を提供することができる。任意の好適なプロセッサ（ＤＳＰ、マイクロプロセッサ、対応チップセットなどを含む）、コンピュータ読み取り可能な非一時的メモリ要素等は、特定の構成のニーズ、処理需要、コンピュータ設計等に基づいて好適に基板に接続されることができる。外部ストレージ、追加のセンサ、オーディオ／ビデオディスプレイ用コントローラ、および周辺デバイスなどの他の構成要素は、ケーブルを介したまたは基板自体に集積されたプラグインカードとして基板に取り付けることができる。種々の実施形態において、ここで説明される機能は、これらの機能に対応する構造に配置された１つ以上の構成可能（例えば、プログラム可能な）要素内において実行されるソフトウェアまたはファームウェアとしてエミュレーション形態で実装されてもよい。エミュレーションを提供するソフトウェアまたはファームウェアは、プロセッサにそれらの機能性を実行させることのできる命令を備える非一時的コンピュータ読み取り可能な記憶媒体上に提供されてもよい。
別の実施形態の例において、図１〜２の電気回路は、スタンドアロンモジュールとして実装されてもよいし（例えば、関連した構成要素および特定の用途や機能を実行するように構成された回路構成を有するデバイス）、電子デバイスのアプリケーションの特定のハードウェアにプラグインモジュールとして実装されてもよい。ＰＤＡＦ画像センサにおけるアナログ−デジタル変換のための改良したメカニズムを実装する本開示の特定の実施形態は、部分的にまたは全体的に、システムオンチップ（ＳＯＣ）パッケージに容易に搭載され得ることに留意されたい。ＳＯＣは、コンピュータまたは他の電子システムの構成要素を単一のチップに集積するＩＣを表す。それは、デジタル、アナログ、混合信号、および多くの場合無線周波数の機能を含んでもよい。それらの全ては単一のチップ基板上に提供されてもよい。他の実施形態は、単一の電子パッケージ内に配置され且つ電子パッケージを介して密接に相互作用するように構成された複数の別個のＩＣを有する複数チップのモジュール（ＭＣＭ）を含んでもよい。他の種々の実施形態において、ここで提案される改良されたＡＤＣメカニズムの機能は、ＡＳＩＣ、ＦＰＧＡ、および他の半導体チップ内の１つ以上のシリコンコア内に実装されてもよい。
ここで概説される仕様、寸法、および関係の全て（例えば、プロセッサ、ロジックユニット、ロジック演算などの個数）は、実施例および教示の目的のためだけに提供されているにすぎない。かかる情報は、本開示の趣旨から逸脱しない範囲で、または添付の特許請求の範囲を逸脱しない範囲で変更されてもよい。仕様は、１つの非限定的な例に対してのみ適用され、それらはそのように解釈されるべきである。前述の説明では、実施形態の例を、特定のプロセッサおよび／または構成要素配置を参照して説明した。そのような実施形態に対し、添付の特許請求の範囲から逸脱しない範囲で種々の修正や変更を行ってもよい。よって、説明および図面は、限定的な意味ではなく例示的であると見なされるものである。
ここで提供される多くの例を用いて、２つ、３つ、４つ、またはそれ以上の電気構成要素の観点から相互作用が説明されてもよいことに留意されたい。しかしながら、これは、明確性および例示を目的としてなされたものにすぎない。システムは、任意の好適な様式で統合され得ることを理解されたい。同様な設計代替物において、図１〜２および５で示された構成部品、モジュール、および要素のいずれも、種々の可能な構成で組み合わされてもよく、それらの全てが本明細書の広い範囲に含まれることは明らかである。場合によっては、限定された数の電気要素のみを参照することによって、１組の流れ（ａ ｓｅｔ ｏｆ ｆｌｏｗ）の１つ以上の機能をより簡単に説明することができる。図１〜２の電気回路およびその教示は容易に拡張でき、多数の構成要素、ならびに、より複雑な／洗練された配置および構成を収容することができるということを理解されたい。したがって、ここで提供される実施形態の例は、無数にある他のアーキテクチャに潜在的に適用されるものとして、その範囲を制限するものではなく、または、電気回路の広範な教示を阻害するものではない。
本明細書において、「ある実施形態」、「実施形態の例」、「一実施形態」、「別の実施形態」、「いくつかの実施形態」、「種々の実施形態」、「他の実施形態」、「代替実施形態」などに含まれる種々の特徴（例えば、要素、構造、モジュール、構成部品、工程、動作、特性など）への言及は、いくつかのそのような特徴が、本開示の１つ以上の実施形態に含まれるということを意図しているが、同じ実施形態において組み合わされてもよいし、必ずしも組み合わされなくてもよいことに留意されたい。
ここで提案されるようなＰＤＡＦ画像センサにおけるアナログ−デジタル変換の改良されたメカニズムに関する機能は、図１〜２および５に示したシステムによってまたはシステム内において実行され得る可能な機能のうちのいくつかのみを示していることに留意することが重要である。これらの動作のうちのいくつかを適宜削除するかまたは除去してもよいし、これらの動作を本開示の範囲から逸脱しない範囲で修正または変更してもよい。加えて、これらの動作のタイミングを大幅に変更してもよいし、図３〜４に示すものとは異ならせてもよい。前述の動作の流れは、例示および議論を目的として提供されている。実質的な適応性は、任意の好適な配置、時系列、構成、およびタイミングメカニズムが本開示の教示から逸脱しない範囲で提供されてもよいという点で、ここで説明される実施形態によって提供される。
多くの他の変更、代替、変形、交換、および修正が当業者に確かめられてもよく、そのような変更、代替、変形、交換、および修正は添付の特許請求の範囲内にあるように本開示に包含されることを意図する。
上述の装置の全ての任意の特徴は、ここで説明される方法またはプロセスに対して実装されてもよいし、例示の詳細は１つ以上の実施形態のいずれの部分においても用いられてよいことに留意されたい。
選択例
以下の段落において、本開示のいくつかの態様例を要約する。
実施例１は、画像を取得するように構成された画素セルのアレイであって、各画素セルが第１および第２の光センサを含む画素セルのアレイと、画素セルのうちの１つ以上のそれぞれに対して、第１の光センサによって検出された電荷を示す第１のアナログ電圧値を表す第１のＮビットデジタル値（ここで、Ｎは１より大きい整数である）、および第２の光センサによって検出された電荷を示す第２のアナログ電圧値を表す第２のＮビットデジタル値を決定するように構成されたＡＤＣと、を備えたＰＤＡＦ画像センサシステムを提供する。かかる決定は、第１のＮビットデジタル値を、第１のＮビットデジタル値のＮビットを決定するための第１の逐次比較レジスタ（ＳＡＲ）アルゴリズムを適用することで決定することと、第２のＮビットデジタル値を、第２のＮビットデジタル値のＭ個のＬＳＢのみを決定するための第２のＳＡＲアルゴリズムを適用することで決定することと、第２のＮビットデジタル値のＭ個のＬＳＢと第１のＮビットデジタル値の（Ｎ−Ｍ）個の最上位ビットとを結合して、第２のＮビットデジタル値を生成することと、を含んでもよい。
実施例２は、ＰＤＡＦ画像センサを画像読み出しモードで動作させるかまたはオートフォーカス読み出しモードで動作させるかを制御するように構成された制御ロジックをさらに備える、実施例１に記載のＰＤＡＦ画像センサを提供する。
実施例３は、ＰＤＡＦ画像センサが画像読み出しモードで動作する場合、制御ロジックが、第１のＮビットデジタル値および第２のＮビットデジタル値に基づいて、画素セルのデジタル値を決定するように構成されている、実施例２に記載のＰＤＡＦ画像センサを提供する。
実施例４は、第１のＮビットデジタル値および第２のＮビットデジタル値に基づいて画素セルのデジタル値を決定することは、第１のＮビットデジタル値と第２のＮビットデジタル値の平均として画素セルのデジタル値を決定することを含む、実施例３に記載のＰＤＡＦ画像センサを提供する。
実施例５は、制御ロジックが、第２のＮビットデジタル値が有効であるかどうかを決定するように構成されている、実施例２に記載のＰＤＡＦ画像センサを提供する。
実施例６は、制御ロジックが第２のＮビットデジタル値が有効ではないと決定した場合、制御ロジックは第２のＮビットデジタル値を破棄し、かつＡＤＣが、第２の光センサによって検出された電荷を示す第２のアナログ電圧値を表す第３のＮビットデジタル値を、第３のＮビットデジタル値のＮビットを決定するためのＳＡＲアルゴリズムを適用することで決定することを可能にするように構成されている、実施例５に記載のＰＤＡＦ画像センサを提供する。
実施例７は、ＰＤＡＦ画像センサがＣＭＳを実装するように構成され、第２のＮビットデジタル値は、画像に対する第１のサンプルのデジタル値であり、第３のＮビットデジタル値は、同じ画像に対する第２のサンプルのデジタル値である、実施例６に記載のＰＤＡＦ画像センサを提供する。
実施例８は、第１のＮビットデジタル値を決定することは、第１のサンプルに対して第１のＮビットデジタル値のＮビットを決定するための第１のＳＡＲアルゴリズムを適用することと、１つ以上の後続サンプルに対して第１のＮビットデジタル値のＭ個のＬＳＢのみを決定するための第２のＳＡＲアルゴリズムをさらに適用することと、を含む、前述した実施例のいずれか１つに記載のＰＤＡＦ画像センサを提供する。
実施例９は、１つ以上の後続サンプルのうちの少なくともいくつかに対する第１のＮビットデジタル値のＭ個のＬＳＢと第１のサンプルからの第１のＮビットデジタル値の（Ｎ−Ｍ）個のＭＳＢとを結合して、第１のＮビットデジタル値の１つ以上のサンプルを生成することをさらに含む、実施例８に記載のＰＤＡＦ画像センサを提供する。
実施例１０は、第２のＮビットデジタル値を決定することは、複数のサンプルに対して第２のＮビットデジタル値のＭ個のＬＳＢのみを決定するための第２のＳＡＲアルゴリズムを適用することを含む、前述した実施例のいずれか１つに記載のＰＤＡＦ画像センサを提供する。このようにして、適応ＳＡＲを有するＣＭＳが実装されてもよい。
実施例１１は、複数のサンプルのそれぞれに対する第２のＮビットデジタル値のＭ個のＬＳＢと第１のＮビットデジタル値の（Ｎ−Ｍ）個のＭＳＢとを結合して、第２のＮビットデジタル値の複数のサンプルを生成することをさらに含む、実施例１０に記載のＰＤＡＦ画像センサを提供する。
実施例１２は、画像を取得するように構成された画素セルのアレイであって、各画素セルが第１および第２の光センサを有する画素セルのアレイと、画素セルのうちの１つ以上のそれぞれに対して、第１の光センサによって検出された電荷を示す第１のアナログ電圧値を表す第１のＮビットデジタル値（ここで、Ｎは１より大きい整数である）、および第２の光センサによって検出された電荷を示す第２のアナログ電圧値を表す第２のＮビットデジタル値を決定するように構成されたＡＤＣと、を備えた位相差オートフォーカス（ＰＤＡＦ）画像センサシステムを提供する。かかる決定は、適応ＳＡＲアルゴリズムを適用して第１のＮビットデジタル値のＭ個のＬＳＢのみを決定することと、適応ＳＡＲアルゴリズムを適用して第２のＮビットデジタル値のＭ個のＬＳＢのみを決定することと、第１のＮビットデジタル値のＭ個のＬＳＢと設定された（Ｎ−Ｍ）個の最上位ビットとを結合して第１のＮビットデジタル値のＮビットを生成することと、第２のＮビットデジタル値のＭ個のＬＳＢと設定された（Ｎ−Ｍ）個の最上位ビットとを結合して第２のＮビットデジタル値のＮビットを生成することと、を含んでもよい。
実施例１３は、ＰＤＡＦ画像センサシステムにおいてここで説明したアナログ−デジタル変換を実施するための方法を提供する。
実施例１４は、実行のための命令を含むロジックを含む非一時的コンピュータ読み取り可能な記憶媒体を提供する。この命令は、プロセッサによって実行される際に、ここで説明したようなＰＤＡＦ画像センサシステムにおけるアナログ−デジタル変換を実装するための方法を実施するように動作可能である。
実施例１５は、ここで説明されるようなアナログ−デジタル変換を実装するための手段を含むＡＤＣシステムを提供する。
実施例１６は、ここで説明したアナログ−デジタル変換を含む読み出し動作を実行するための手段を含むＰＤＡＦ画像センサを提供する。
１００ 画像センサ
１０２ アレイ
１０４ 画素セル
１０６ センサ記憶部
１１０ PDFAロジック
１１２ プロセッサ
１１４ メモリ
２０４ 画素セル
２１４ コンパレータ
２１６ 基準デジタル−アナログコンバータ（ＤＡＣ）
２２０ スイッチ
２２２ コンデンサ
２２４ ロジックゲート
２２８ オーバレンジ検出部
２３０ ｃｏｎｔｒｏｌ信号
５００ 処理システム
５０２ プロセッサ
５０４ メモリ要素
５０６ システムバス
５０８ ローカルメモリ
５１０ バルク記憶デバイス
５１２ 入力デバイス
５１４ 出力デバイス
５１６ ネットワークアダプタ
５１８ アプリケーション

Claims (20)

  1. 位相差オートフォーカス（ＰＤＡＦ）画像センサシステムであって、
    画像を取得するように構成された画素セルのアレイであって、各画素セルが第１および第２の光センサを含む、画素セルのアレイと、
    前記画素セルのうちの１つ以上のそれぞれに対して、前記第１の光センサによって検出された電荷を示す第１のアナログ信号値を表す第１のＮビットデジタル値（ここで、Ｎは１より大きい整数である）、および前記第２の光センサによって検出された電荷を示す第２のアナログ信号値を表す第２のＮビットデジタル値を決定するように構成されたアナログ−デジタルコンバータ（ＡＤＣ）と、を備え、前記決定は、
    前記第１のＮビットデジタル値を、
    前記第１のＮビットデジタル値のＮビットを決定するための第１の逐次比較レジスタ（ＳＡＲ）アルゴリズムを適用することで決定することと、
    前記第２のＮビットデジタル値を、
    前記第２のＮビットデジタル値のＭ個の最下位ビット（ＬＳＢ）のみを決定するための第２のＳＡＲアルゴリズムを適用することで決定することと、
    前記第２のＮビットデジタル値の前記Ｍ個のＬＳＢと前記第１のＮビットデジタル値の（Ｎ−Ｍ）個の最上位ビットとを結合して、前記第２のＮビットデジタル値を生成することと、を含む、ＰＤＡＦ画像センサシステム。
  2. 前記ＰＤＡＦ画像センサを画像読み出しモードで動作させるかまたはオートフォーカス読み出しモードで動作させるかを制御するように構成された制御ロジックをさらに備える、請求項１に記載のＰＤＡＦ画像センサシステム。
  3. 前記制御ロジックは、前記ＰＤＡＦ画像センサが前記画像読み出しモードで動作する場合、前記第１のＮビットデジタル値および前記第２のＮビットデジタル値に基づいて、前記画素セルのデジタル値を決定するように構成されている、請求項２に記載のＰＤＡＦ画像センサシステム。
  4. 前記第１のＮビットデジタル値および前記第２のＮビットデジタル値に基づいて前記画素セルの前記デジタル値を決定することは、前記第１のＮビットデジタル値と前記第２のＮビットデジタル値の平均として前記画素セルの前記デジタル値を決定することを含む、請求項３に記載のＰＤＡＦ画像センサシステム。
  5. 前記制御ロジックは、前記第２のＮビットデジタル値が有効であるかどうかを決定するように構成されている、請求項２に記載のＰＤＡＦ画像センサシステム。
  6. 前記制御ロジックが、前記第２のＮビットデジタル値が有効ではないと決定した場合、前記制御ロジックは、
    前記第２のＮビットデジタル値を破棄し、かつ
    前記ＡＤＣが、前記第２の光センサによって検出された前記電荷を示す前記第２のアナログ信号値を表す第３のＮビットデジタル値を、前記第３のＮビットデジタル値のＮビットを決定するための前記ＳＡＲアルゴリズムを適用することで決定することを可能にするように構成されている、請求項５に記載のＰＤＡＦ画像センサシステム。
  7. 前記ＰＤＡＦ画像センサは、相関多重サンプリング（ＣＭＳ）を実行するように構成され、前記第２のＮビットデジタル値は、前記画像に対する第１のサンプルのデジタル値であり、前記第３のＮビットデジタル値は、同じ画像に対する第２のサンプルのデジタル値である、請求項６に記載のＰＤＡＦ画像センサシステム。
  8. 前記第１のＮビットデジタル値を決定することは、第１のサンプルに対して前記第１のＮビットデジタル値のＮビットを決定するための前記第１のＳＡＲアルゴリズムを適用することと、１つ以上の後続サンプルに対して前記第１のＮビットデジタル値のＭ個のＬＳＢのみを決定するための前記第２のＳＡＲアルゴリズムをさらに適用することと、を含む、請求項１に記載のＰＤＡＦ画像センサシステム。
  9. 前記１つ以上の後続サンプルのうちの少なくともいくつかに対する前記第１のＮビットデジタル値のＭ個のＬＳＢと前記第１のサンプルからの前記第１のＮビットデジタル値の（Ｎ−Ｍ）個のＭＳＢとを結合して、前記第１のＮビットデジタル値の１つ以上のサンプルを生成することをさらに含む、請求項８に記載のＰＤＡＦ画像センサシステム。
  10. 前記第２のＮビットデジタル値を決定することは、複数のサンプルに対して前記第２のＮビットデジタル値のＭ個のＬＳＢのみを決定するための前記第２のＳＡＲアルゴリズムを適用することを含む、請求項１に記載のＰＤＡＦ画像センサシステム。
  11. 前記複数のサンプルのそれぞれに対する前記第２のＮビットデジタル値のＭ個のＬＳＢと前記第１のＮビットデジタル値の（Ｎ−Ｍ）個のＭＳＢとを結合して、前記第２のＮビットデジタル値の複数のサンプルを生成することをさらに含む、請求項１０に記載のＰＤＡＦ画像センサシステム。
  12. 前記第１のアナログ信号値は第１のアナログ電圧値であり、前記第２のアナログ信号値は第２のアナログ電圧値である、請求項１に記載のＰＤＡＦ画像センサシステム。
  13. 電源をさらに備える、請求項１に記載のＰＤＡＦ画像センサシステム。
  14. 画像センサシステムであって、
    一対の光センサを含む画素セルと、
    前記一対のうちの第１の光センサによって検出された電荷を示す第１のアナログ信号値を表す第１のＮビットデジタル値（ここで、Ｎは１より大きい整数である）、および前記一対のうちの第２の光センサによって検出された電荷を示す第２のアナログ信号値を表す第２のＮビットデジタル値を決定する手段と、を備え、前記決定は、
    適応逐次比較レジスタ（ＳＡＲ）アルゴリズムを適用して前記第１のＮビットデジタル値のＭ個の最下位ビット（ＬＳＢ）のみを決定することと、
    前記適応ＳＡＲアルゴリズムを適用して前記第２のＮビットデジタル値のＭ個のＬＳＢのみを決定することと、
    前記第１のＮビットデジタル値の前記Ｍ個のＬＳＢと設定された（Ｎ−Ｍ）個の最上位ビットとを結合して前記第１のＮビットデジタル値のＮビットを生成することと、
    前記第２のＮビットデジタル値の前記Ｍ個のＬＳＢと設定された（Ｎ−Ｍ）個の最上位ビットとを結合して前記第２のＮビットデジタル値のＮビットを生成することと、を含む、画像センサシステム。
  15. 前記第１のＮビットデジタル値および前記第２のＮビットデジタル値に基づいて、前記画素セルに対するデジタル値を決定する手段をさらに備える、請求項１４に記載の画像センサシステム。
  16. 前記デジタル値を決定することは、前記第１のＮビットデジタル値と前記第２のＮビットデジタル値の平均として前記デジタル値を決定することを含む、請求項１５に記載の画像センサシステム。
  17. 前記第１のアナログ信号値は第１のアナログ電圧値であり、前記第２のアナログ信号値は第２のアナログ電圧値である、請求項１４に記載の画像センサシステム。
  18. 画像を取得するように構成された画素セルのアレイを含む位相差オートフォーカス画像センサシステムにおけるアナログ−デジタル変換を実行するための方法であって、各画素セルが第１の光センサおよび第２の光センサを含み、前記方法が、
    前記画素セルのうちの１つ以上のそれぞれに対して、前記第１の光センサによって検出された電荷を示す第１のアナログ信号値を表す第１のＮビットデジタル値（ここで、Ｎは１より大きい整数である）、および前記第２の光センサによって検出された電荷を示す第２のアナログ信号値を表す第２のＮビットデジタル値を決定することを含み、
    前記決定は、
    適応逐次比較レジスタ（ＳＡＲ）アルゴリズムを適用して前記第１のＮビットデジタル値のＭ個の最下位ビット（ＬＳＢ）のみを決定することと、
    前記適応ＳＡＲアルゴリズムを適用して前記第２のＮビットデジタル値のＭ個のＬＳＢのみを決定することと、
    前記第１のＮビットデジタル値の前記Ｍ個のＬＳＢと設定された（Ｎ−Ｍ）個の最上位ビットとを結合して前記第１のＮビットデジタル値のＮビットを生成することと、
    前記第２のＮビットデジタル値の前記Ｍ個のＬＳＢと設定された（Ｎ−Ｍ）個の最上位ビットとを結合して前記第２のＮビットデジタル値のＮビットを生成することと、を含む、方法。
  19. 前記第２のＮビットデジタル値が有効であると決定された場合、前記画素セルに対するデジタル値を、前記第１のＮビットデジタル値と前記第２のＮビットデジタル値の平均として決定することをさらに含む、請求項１８に記載の方法。
  20. 前記第２のＮビットデジタル値が有効でないと決定された場合、前記第２の光センサによって検出された前記電荷を示す前記第２のアナログ信号値を表す第３のＮビットデジタル値を、前記第３のＮビットデジタル値のＮビットを決定するための前記ＳＡＲアルゴリズムを適用することで決定することをさらに含む、請求項１８に記載の方法。
JP2018232440A 2017-12-13 2018-12-12 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ Active JP6651603B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762598065P 2017-12-13 2017-12-13
US62/598,065 2017-12-13
US16/127,553 US10687005B2 (en) 2017-12-13 2018-09-11 Analog-to-digital converters for phase-detection autofocus image sensors
US16/127,553 2018-09-11

Publications (2)

Publication Number Publication Date
JP2019106706A JP2019106706A (ja) 2019-06-27
JP6651603B2 true JP6651603B2 (ja) 2020-02-19

Family

ID=66697568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018232440A Active JP6651603B2 (ja) 2017-12-13 2018-12-12 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ

Country Status (2)

Country Link
US (1) US10687005B2 (ja)
JP (1) JP6651603B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664513B2 (en) 2019-11-08 2023-05-30 Hyundai Mobis Co., Ltd. System and method for sensing fuel cell of vehicle
JP2022055199A (ja) * 2020-09-28 2022-04-07 パナソニックＩｐマネジメント株式会社 Ａｄ変換器、及びそれを備えるセンサシステム
US11375150B1 (en) * 2021-06-08 2022-06-28 Omnivision Technologies, Inc. Image sensor with three readout approach for phase detection auto focus and image sensing photodiodes

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336450A (ja) * 1992-06-04 1993-12-17 Olympus Optical Co Ltd 光電変換装置
US6097022A (en) 1998-06-17 2000-08-01 Foveon, Inc. Active pixel sensor with bootstrap amplification
US6410899B1 (en) 1998-06-17 2002-06-25 Foveon, Inc. Active pixel sensor with bootstrap amplification and reduced leakage during readout
JP2005336450A (ja) 2004-04-27 2005-12-08 Matsushita Electric Ind Co Ltd 蛍光体組成物とその製造方法、並びにその蛍光体組成物を用いた発光装置
US7605854B2 (en) 2004-08-11 2009-10-20 Broadcom Corporation Operational amplifier for an active pixel sensor
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
JP4886248B2 (ja) 2005-08-31 2012-02-29 キヤノン株式会社 焦点検出用固体撮像装置及び、同装置を用いたカメラシステム
US7649488B1 (en) 2008-06-25 2010-01-19 Aptina Imaging Corporation Low-power column parallel cyclic analog-to-digital converter
US8130302B2 (en) 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5455397B2 (ja) 2009-03-02 2014-03-26 キヤノン株式会社 光学機器
JP5233828B2 (ja) 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011017800A (ja) 2009-07-07 2011-01-27 Canon Inc 焦点検出装置
WO2011078999A1 (en) 2009-12-24 2011-06-30 Imagerlabs Inc. Adjustable cmos sensor array
JP5618712B2 (ja) 2010-09-02 2014-11-05 キヤノン株式会社 自動焦点調節装置および撮像装置
US8390501B2 (en) * 2011-04-28 2013-03-05 Ncku Research And Development Foundation Successive approximation register ADC with a window predictive function
US8760556B2 (en) * 2011-07-01 2014-06-24 Canon Kabushiki Kaisha Image capture apparatus with variable translucency mirror
JP6164846B2 (ja) 2012-03-01 2017-07-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
KR101595687B1 (ko) 2012-04-19 2016-02-18 도호쿠 다이가쿠 고체 촬상 장치
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9185273B2 (en) 2012-09-19 2015-11-10 Semiconductor Components Industries, Llc Imaging pixels with improved dynamic range
JP6264616B2 (ja) 2013-01-30 2018-01-24 パナソニックＩｐマネジメント株式会社 撮像装置及び固体撮像装置
JP2014195129A (ja) 2013-03-28 2014-10-09 Renesas Electronics Corp Ａ／ｄ変換回路およびその制御方法
US9338344B2 (en) 2013-04-09 2016-05-10 Canon Kabushiki Kaisha Focusing apparatus and method for controlling the same, and image pickup apparatus
JP2015023391A (ja) 2013-07-18 2015-02-02 株式会社ニコン 固体撮像装置
JP2015050478A (ja) 2013-08-29 2015-03-16 株式会社東芝 固体撮像装置
US9711553B2 (en) 2014-04-28 2017-07-18 Samsung Electronics Co., Ltd. Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
US9338380B2 (en) 2014-06-30 2016-05-10 Semiconductor Components Industries, Llc Image processing methods for image sensors with phase detection pixels
JP6706482B2 (ja) 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US9571114B1 (en) 2016-02-09 2017-02-14 Analog Devices, Inc. SAR ADC performance optimization with dynamic bit trial settings

Also Published As

Publication number Publication date
US20190182445A1 (en) 2019-06-13
JP2019106706A (ja) 2019-06-27
US10687005B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
US8933385B2 (en) Hybrid analog-to-digital converter having multiple ADC modes
JP6164846B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US10075662B2 (en) Solid-state image pickup device with plurality of converters
JP6651603B2 (ja) 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ
US8854244B2 (en) Imagers with improved analog-to-digital converters
US8823850B2 (en) Image processing system with on-chip test mode for column ADCs
JP5711975B2 (ja) 改善されたダイナミックレンジを有するイメージング配列
TWI578711B (zh) 用於執行具有改良類比至數位轉換器線性之相關多重取樣的方法及系統
US20100225796A1 (en) Double data rate (ddr) counter, analog-to-digital converter (adc) using the same, cmos image sensor using the same and methods in ddr counter, adc and cmos image sensor
US20150008308A1 (en) Analog-to-Digital Converter with Redundancy for Image Sensor Readout
US8749415B2 (en) Analog-to-digital converter and image sensor including the same
US9264644B2 (en) Analog-to-digital conversion for image sensor with non-destructive read pixel
CN210157249U (zh) 图像传感器和数据转换器
KR101841640B1 (ko) 열 병렬 아날로그-디지털 변환기 교정 방법 및 시스템
JP2010103913A (ja) Ａ／ｄ変換器、及びそれを備えた固体撮像装置
TWI524677B (zh) 用於類比至數位轉換之系統及方法
JP2002232787A (ja) Ｃｍｏｓイメージセンサ
KR102431230B1 (ko) 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN112601035B (zh) 分级式模数转换器及分级式模数转换器图像感测系统
KR20160119587A (ko) 카운팅 마스크를 이용한 ｄｄｓ 글로벌 카운팅 장치 및 그에 따른 씨모스 이미지 센서
KR20160084685A (ko) Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법
JP2008245121A (ja) 撮像装置、およびイメージセンサデバイス
KR102074948B1 (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
WO2012081960A1 (en) Dual- function successive approximation analog to digital converter (sa-adc)
KR102336896B1 (ko) 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200122

R150 Certificate of patent or registration of utility model

Ref document number: 6651603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250