CN112601035A - 分级式模数转换器及分级式模数转换器图像感测系统 - Google Patents

分级式模数转换器及分级式模数转换器图像感测系统 Download PDF

Info

Publication number
CN112601035A
CN112601035A CN202010993847.XA CN202010993847A CN112601035A CN 112601035 A CN112601035 A CN 112601035A CN 202010993847 A CN202010993847 A CN 202010993847A CN 112601035 A CN112601035 A CN 112601035A
Authority
CN
China
Prior art keywords
bit
capacitor
digital converter
analog
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010993847.XA
Other languages
English (en)
Other versions
CN112601035B (zh
Inventor
蔡肇芳
杨征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Howe Technology Co ltd
Original Assignee
Howe Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Howe Technology Co ltd filed Critical Howe Technology Co ltd
Publication of CN112601035A publication Critical patent/CN112601035A/zh
Application granted granted Critical
Publication of CN112601035B publication Critical patent/CN112601035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种分级式模数转换器及分级式模数转换器图像感测系统，通过模数转换器比较器将从位线接收到的模拟图像信号转换成数字信号。比较器由经耦接以提供分级式模数转换器的M个上输出位的逐次逼近寄存器模数转换器与经耦接以提供N个下输出位的斜坡模数转换器共享。逐次逼近寄存器模数转换器的数模转换器包括连接到比较器的M个缓冲位电容器。每个缓冲位电容器包括位电容器、位缓冲器以及受逐次逼近寄存器模数转换器的上输出位中的一个控制的位开关。斜坡缓冲器耦接在斜坡产生器与斜坡电容器之间。斜坡电容器进一步耦接到相同比较器。斜坡缓冲器和位缓冲器以及其相同种类的缓冲器的共享的实施方案减小分级式模数转换器的微分非线性误差。

Description

分级式模数转换器及分级式模数转换器图像感测系统
技术领域
本公开大体上涉及图像传感器，且具体地但非排它地，涉及供用于从图像传感器读出图像数据的模数转换(analog to digital conversion，ADC)电路系统，尤其涉及一种分级式模数转换器及分级式模数转换器图像感测系统。
背景技术
图像传感器已变得随处可见。这些图像传感器广泛地用于数字静态摄像机、蜂窝式电话、安全性摄像机以及医学、汽车和其它应用中。图像传感器通常利用互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconducto r，CMOS)图像传感器来捕获所成像场景的图像数据。CMOS装置包含像素阵列，所述像素阵列在特定时间量内对来自场景的入射光感光。此暴露时间允许个别像素的电荷累积，直到像素具有特定信号电压值(也称为像素灰度值)为止。随后可将这些个别信号电压值关联到表示所成像场景的数字图像数据中。
图像质量极为重要。为达成较高质量，阵列内的像素的数量的增加提供一种解决方案。为了在图像数据中消除尽可能多的噪声，提供另一解决方案。在CMOS图像传感器中减少噪声的常见方式是相关双采样(correlated double sampling，CDS)。CDS通过针对给定像素计算信号电压值(图像灰度值)与复位信号(图像黑背景噪声，也称为暗电流噪声)之间的差来减少信号中的噪声。实施CDS从图像数据中减少固定模式噪声和其它时间噪声。相关双采样可在模拟域或数字域中进行。
一种用于对具有多个像素的图像传感器进行数字相关双采样的系统包含：用于将模拟数据转换成数字图像数据且输出复位数据的模数转换器级；用于存储数字图像数据和复位数据两者的存储器；以及用于基于数字图像数据与数字复位数据之间的减除来产生数字相关双采样图像数据的数字相关双采样(DCDS)级。
发明内容
根据本发明的实施例，一种分级式模数转换器包括位线、样本电容器、斜坡缓冲器、数模转换器、逐次逼近寄存器逻辑以及斜坡计数器。样本电容器耦接在位线与比较器的第一输入端之间。斜坡缓冲器耦接在斜坡产生器与斜坡电容器的第一端子之间，其中斜坡电容器的第二端子耦接到比较器的第二输入端。数模转换器包括M个缓冲位电容器，其中M是整数，其中M个缓冲位电容器中的每一个包括位电容器、位缓冲器以及位开关，其中位电容器的第一端子耦接到比较器的第二输入端，且其中位缓冲器耦接在位电容器的第二端子与位开关的第一端子之间。逐次逼近寄存器逻辑经耦接以提供由比较器的输出值确定的分级式模数转换器的M个上输出位，其中M个上输出位的每个位确定相应的位开关的第一端子与第二端子和第三端子中的一个之间的耦接。斜坡计数器，耦接到比较器的输出端以在比较器的输出端翻转其值时锁存且提供分级式模数转换器的N个下输出位，其中N是整数。
根据本发明的实施例，一种分级式模数转换器图像感测系统包括像素阵列、控制电路系统、读出电路系统以及偏置电流源。像素阵列包含多个像素。控制电路系统耦接到像素阵列以控制像素阵列的操作。读出电路系统通过位线耦接到像素阵列以从像素阵列读出模拟图像数据，其中读出电路系统包括分级式模数转换器以将模拟图像数据转换成数字图像数据，其中分级式模数转换器包括样本电容器、斜坡缓冲器、数模转换器、逐次逼近寄存器逻辑以及斜坡计数器。样本电容器耦接在位线与比较器的第一输入端之间。斜坡缓冲器耦接在斜坡产生器与斜坡电容器的第一端子之间，其中斜坡电容器的第二端子耦接到比较器的第二输入端。数模转换器包括M个缓冲位电容器，其中M是整数，其中M个缓冲位电容器中的每一个包括位电容器、位缓冲器以及位开关，其中位电容器的第一端子耦接到比较器的第二输入端，且其中位缓冲器耦接在位电容器的第二端子与位开关的第一端子之间。逐次逼近寄存器逻辑经耦接以提供由比较器的输出值确定的分级式模数转换器的M个上输出位，其中上输出位的每个位确定相应的位开关的第一端子与第二端子和第三端子中的一个之间的耦接。斜坡计数器耦接到比较器的输出端以在比较器的输出端翻转其值时锁存且提供分级式模数转换器的N个下输出位，其中N是整数。偏置电流源，耦接到位线，其中偏置电流源通过位线将偏置电流提供到像素。
附图说明
参考以下附图描述本发明的非限制性且非穷尽性的实例，其中除非另外指定，否则在各视图中相同附图标号指代相同部分。
图1示出根据本发明的教导的成像系统的一个实例。
图2是示出根据本公开的教导的分级式ADC电路(subrange ADC circuit)的一个实例的示意图，所述分级式ADC电路包含耦接到ADC比较器的每个电容器的实例斜坡缓冲器和位缓冲器。
对应参考标号贯穿附图的若干视图指示对应组件。技术人员将了解，图中的元件为简单和清楚起见而示出，且未必按比例绘制。举例来说，图中的一些元件的尺寸可相对于其它元件放大以有助于增进对本发明的各种实施例的理解。另外，通常不描绘在商业上可行的实施例中有用或必需的常见但众所周知的元件，以便促成本发明的这些各种实施例的不太受限的视图。
附图标号说明
100：成像系统；
102：像素阵列；
104：图像传感器像素单元；
106：控制电路系统；
108：列排列读出位线；
110：读出电路系统；
112：功能逻辑；
120：模数转换器；
208：位线；
220：分级式模数转换电路；
222：模拟输入电压；
224：耦接样本电容器；
226：信号；
228：可变电压；
230：比较器；
232：输出电压；
240：数模转换器；
244_0、……、244_M-1：位电容器；
250：斜坡缓冲器；
250_0、……、250_M-1：位缓冲器；
252_0、……、252_M-1：位开关；
254：低参考电压；
256：高参考电压；
260：逐次逼近寄存器逻辑；
262_0、……、262_M-1：控制位；
270：斜坡产生器；
272：斜坡电压；
274：斜坡电容器；
280：斜坡计数器；
290：数字输出代码；
C1、C2、C3、C4、C5、……、Cx：列；
M：整数；
N：整数；
P1、P2、P3、……、Pn：像素；
R1、R2、R3、R4、R5、……、Ry：行。
具体实施方式
本文中描述针对具有局部斜坡缓冲器的分级式模数转换器电路系统的实例。在以下描述中，阐述若干具体细节以提供对实例的透彻理解。然而，相关领域的技术人员将认识到，可在不具有具体细节中的一个或多个的情况下或可利用其它方法、组件、材料等来实践本文中所描述的技术。在其它情况下，未示出或详细描述熟知的结构、材料或操作以免使某些方面混淆。
贯穿本说明书对“一个实例”或“一个实施例”的参考意味着结合实例描述的特定特征、结构或特性包含在本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现短语“在一个实例中”或“在一个实施例中”未必都是指相同实例。此外，特定特征、结构或特性可以任何合适的方式组合在一个或多个实例中。
贯穿本说明书，使用若干技术术语。除非本文中具体定义或术语的使用情境将明显以其它方式表明，否则这些术语将采用所述术语在其所出现的领域中的普通含义。
图1示出根据本公开的实施例的成像系统100的一个实例。成像系统100包含像素阵列102、控制电路系统106、列排列读出位线108、读出电路系统110以及功能逻辑112。在一个实例中，像素阵列102是光电二极管或图像传感器像素单元104(例如像素P1、像素P2、……、像素Pn)的二维(two-dimensional，2D)阵列。如所示出，使光电二极管排列成行(例如行R1到行Ry)和列(例如列C1到列Cx)，以获取人、地点、物体等的图像数据，所述图像数据随后可用于再现所述人、地点、物体等的2D图像。然而，光电二极管不必排列成行和列，且可采用其它配置。
在一个实例中，在像素阵列102中的每个图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，图像数据由读出电路系统110读出且随后转移到功能逻辑112。读出电路系统110可经耦接以通过位线108从像素阵列102中的多个光电二极管读出图像数据。如下文将更详细地描述，读出电路系统110包含模数转换器120。在各种实例中，读出电路系统110也可包含放大电路系统。
在一个实例中，功能逻辑112可仅存储图像数据，或甚至通过应用后期图像效果(例如裁剪、旋转、去除红眼、调整亮度、调整对比度或其它操作)来操控图像数据。在一个实例中，读出电路系统110可沿(所示出)读出列线一次读出一行图像数据，或可使用各种其它技术(未示出)来读出图像数据，所述技术如串行读出(serial readout)或同时进行所有像素104的完全并行读出(full parallel readout)。
在一个实例中，成像系统100可包含在数字摄像机、蜂窝电话、膝上型计算机、安全性系统、汽车等中。另外，成像系统100可耦接到硬件的其它部件，如处理器(通用或其它)、存储器元件、输出端(USB端口、无线传输器、HDMI端口等)、照明/闪光、电输入端(键盘、触摸显示器、触控板、鼠标、麦克风等)和/或显示器。硬件的其它部件可将指令递送到成像系统100，从成像系统100提取图像数据，或操控由成像系统100供应的图像数据。
图2是根据本公开的教导的分级式ADC电路220的示意性实例，所述分级式ADC电路220包括斜坡缓冲器250和其增益匹配位缓冲器250_i(i＝0、1、……、M-1，M是整数)以缓冲逐次逼近寄存器(successive approximation register，SAR)ADC电路系统的每个DAC位电容器244_i。分级式ADC电路220是如包含在例如图1的读出电路系统110中的模数转换器120的一个实例电路。分级式ADC电路系统220在ADC输出290处将模拟输入电压Vin222转换成M+N个位的数字输出代码，其中N是整数。
在图2的所描绘实例中，分级式ADC电路系统220是SAR ADC电路系统与斜坡ADC电路系统的混合。SAR ADC电路系统形成所谓的粗略ADC比较，所述粗略ADC比较促成分级式模数转换器220的M个上输出位(upper output bit，UOB)。SAR ADC电路系统包括比较器230、数模转换器(digital-to-analog converter，DAC)240以及逐次逼近寄存器(SAR)逻辑260。斜坡ADC电路系统形成所谓的精细ADC比较，所述精细ADC比较促成分级式模数转换器220的N个下输出位(lower output bit，LOB)。斜坡ADC电路系统包括与SAR ADC电路系统、斜坡产生器270以及斜坡计数器280共享的相同比较器230。
模拟图像电压信号Vbl 222来自读出位线208。偏置电流源(未示出)耦接到位线208，所述偏置电流源通过位线将偏置电流提供到像素列104。模拟信号Vbl 222通过耦接样本电容器Csample 224耦接到比较器230的第一输入端作为信号Vin1 226，其中样本电容器Csample 224可以是直接耦接在位线208与比较器的第一输入端之间的仅有组件。可变电压Vin2 228耦接到比较器230的第二输入端子。比较器230在SAR逻辑260或斜坡产生器270的控制下将信号Vin1 226与可变电压Vin2 228进行比较，且在可变电压Vin2 228的值与信号Vin1 226的值匹配时翻转比较器230的输出电压Vout 232。
对于分级式模数转换器220的每次转换，SAR逻辑260首先使用比较器输出Vout232来确定M个UOB——数字输出的上M个位。随后，斜坡计数器280使用比较器输出Vout 232来确定N个LOB——数字输出的下N个位。所组合的M+N个位形成分级式模数转换器220的完整数字输出代码290。
在上文所描述的顺序中，在SAR逻辑260已在常规SAR ADC操作下确定M个UOB代码之后，通过等于SAR逻辑260的M个UOB代码的M个数字位262_0到数字位262_M-1在DAC 240的输出端处将可变电压Vin2 228设定成模拟值Vin2_sar。DAC 240包括M个位电容器244_0到位电容器244_M-1(例如位电容器C0到位电容器CM-1)、M个位开关252_0到位开关252_M-1以及M个位缓冲器250_0到位缓冲器250_M-1。每个位缓冲器250_i(i＝0、1、……、M-1)耦接在每个位开关252_i的第一端子与每个位电容器244_i的第二端子之间。以上文所描述的方式连接的位开关、位缓冲器以及位电容器形成缓冲位电容器。且多个位电容器的每个第一端子耦接到比较器230的第二输入端。
SAR逻辑260经耦接以提供分级式模数转换器的M个UOB代码。基于比较器230的输出值Vout 232来将相同的M个位用作DAC控制位262，其中M个控制位262中的每一个确定相应位开关252的第一端子与第二端子和第三端子中的一个之间的切换耦接。当由每个位开关252接收到的控制位是0时，第一端子切换到相应位开关252的第二端子。每个位开关252的第二端子连接到低参考电压Vref_lo 254。当由每个位开关252接收到的控制位262是1时，第一端子切换到相应位开关252的第三端子。每个位开关252的第三端子连接到高参考电压Vref_hi 256。
为按上文所描述的顺序继续，在SAR逻辑260已最终通过DAC 240将可变电压Vin2228设定成模拟值Vin2_sar之后，斜坡产生器270开始产生斜坡电压Vramp 272。穿过斜坡缓冲器250和耦接斜坡电容器Cramp 274，斜坡电压Vramp 272开始将可变电压Vin2 228从其SAR之后的初始值Vin2_sar向上驱动(或如果模数转换器的数字输出值与其模拟输入值反相关，那么将所述可变电压Vin2 228向下驱动)，直到比较器230的第二输入端处的可变电压Vin2 228的值越过第一输入端处所存在的信号Vin1 226的图像值为止。由比较器230触发的输出电压Vout 232在当可变电压Vin2越过信号Vin1时的点处锁存斜坡计数器280，所述斜坡计数器280在所启用的时钟信号下推进其计数数字。斜坡计数器280的二进制代码是分级式模数转换器的N个LOB。与来自先前在过程中获得的SAR ADC转换的M个UOB相组合，此时达成分级式模数转换器的最终完整的M+N个输出位。
如图2中所示出，斜坡缓冲器250耦接在斜坡产生器270与斜坡电容器Cramp 274之间以将可变电压Vin2 228与由斜坡产生器270产生的斜坡电压Vramp 272屏蔽(或缓冲)。在如图像传感器(尤其对于例如具有大于2百万像素的高密度的图像传感器)的应用中，这对于使斜坡ADC实现高输出分辨率至关重要。通常与图像传感器中的列ADC的不一致(如H分带(H-banding))相关联的固定模式噪声(Fixed pattern noise，FPN)也可以通过在那些模数转换器中使用斜坡缓冲器250加以抑制。
斜坡缓冲器250可由源极跟随器或具有单位增益的运算放大器制成。在由源极跟随器制成的斜坡缓冲器250的情况下，由于缓冲器的增益小于1，因此因在粗略SAR ADC与精细斜坡ADC之间的二进制比率的不一致而存在微分非线性度(differentialnonlinearity，DNL)误差。为解决此不一致问题，将位缓冲器250_i耦接在位开关252_i的第一端子与位电容器244_i之间。为了达成一致性，斜坡缓冲器250的缓冲器以及位缓冲器250_0到位缓冲器250_M-1中的每一个由完全相同种类的缓冲器(源极跟随器或具有相同增益(通常接近单位增益)的运算放大器中的任一者)制成或由可为人们所熟知且常用的任何其它种类的缓冲器制成。
在图2中，M个位缓冲器250直接连接到M个位电容器244。在每个SAR操作结束时，在斜坡电压Vramp开始将电压斜升之前，可变电压Vin2等于模拟值Vin2_sar。模拟值Vin2_sar由M个位开关252_0到位开关252_M-1设定，所述位开关252_0到位开关252_M-1由其相应的M个SAR控制位262_0到SAR控制位262_M-1确定。在其间不具有耦接位缓冲器252_i的情况下，位电容器244_i可在每个控制位262_i的不同值下直接连接到低参考电压Vref_lo 254或高参考电压Vref_hi 256中的任一者。那样可促使可变电压Vin2处的负载取决于位电容器244正连接到哪个参考电压(高或低)而略微变化。在位缓冲器252_i的情况下，位电容器244在所有时间处一直连接到位缓冲器，这将位电容器244隔离以免直接连接到参考电压Vref_lo或参考电压Vref_hi中的任一者。因此，由于无论SAR设定如何，可变电压Vin2都经受来自M个缓冲位电容器的接近恒定的负载，因此由于信号非依赖型偏移而可以更高准确度进行相关双采样(CDS)或黑色电平校准(black level calibration，BLC)。且事实是，在CDS或BLC期间通过不同采样接收到的相同偏移可通过减除来抵消。
举例来说，如果UOB_dc相关联的Vin2_sar_dc是暗电流(暗电流是当像素单元Pi104处于复位下而且置于黑暗中时所测量的状态)的结果，且UOB_sig相关联的Vin2_sar_sig是图像信号的结果，那么无论代码在UOB_dc与UOB_sig之间如何不同，斜坡电压Vramp272所经历的DAC 240的负载都应保持相同。随后，当在斜坡操作期间斜坡电压Vramp开始将可变电压Vin2处的电压电平从初始模拟值Vin2_sar斜升(或如果ADC输出值以其输入值的相反方向变化，那么将所述电压电平斜降)时，斜坡ADC取代且进行与精细的N个LOB位相关的模数转换。对于不同斜坡，与DNL误差相关的M个UOB信号非依赖型偏移值稍后可在数字域中容易地抵消。
整体上，对于分级式模数转换器220，当由斜坡缓冲器250以及位缓冲器250_0到位缓冲器250_M-1缓冲时，可变电压Vin2 228相对于电压源Vref_lo 254、电压源Vref_hi 256或斜坡电压Vramp 272的各种耦接更加稳定。为进一步减小DNL误差，使斜坡缓冲器250以及位缓冲器250_0到位缓冲器250_M-1由具有与先前所提及的基本上相同的电压增益的完全相同种类的缓冲器制成是良好的实践。那样，可完全地匹配且良好地维持粗略SAR ADC与精细斜坡ADC之间的二进制比率。
在一个实施例中，为使图2中所示出的实例分级式模数转换器220适当地工作，Ci+1的电容值可以是位电容器的Ci的电容值的两倍。样本电容器Csample 224的电容值可以是CM-1的电容值的两倍。斜坡电容器Cramp 274与位电容器C0 244_0可具有相同电容值。
由于分级式模数转换器是具有提供UOB输出代码的SAR ADC和提供LOB输出代码的斜坡ADC的组合式模数转换器，因此分级式模数转换器相较于闪烁式模数转换器需要以指数方式更少的比较器。分级式模数转换器还消耗较少硅面积和较少功率。其利用SAR ADC和斜坡ADC的优点，所述SAR ADC在相对较高的速度(比始终单独起作用的斜坡ADC更快)下对UOB具有刚好足够的分辨率，所述斜坡ADC在相对较低的速度下对LOB具有高分辨率但具有更简单的电路。分级式模数转换器变为针对需要具有大于12位分辨率以应对极亮的光的高动态范围的汽车和安全性应用的天然选择。
对本发明的所示出实例的以上描述(包含摘要中所描述的内容)并不旨在是穷尽性的或将本发明限制于所公开的精确形式。如相关领域的技术人员将认识到，虽然本文中出于说明性目的描述了本发明的具体实例，但在本发明的范围内，各种修改是可能的。
可鉴于以上详细描述对本发明作出这些修改。在以下权利要求中所使用的术语不应解释为将本发明限于本说明书中所公开的具体实例。实际上，本发明的范围应完全由以下权利要求确定，所述权利要求应根据权利要求解释的所建立原则来解释。

Claims (16)

1.一种分级式模数转换器，包括：
位线；
样本电容器，耦接在所述位线与比较器的第一输入端之间；
斜坡缓冲器，耦接在斜坡产生器与斜坡电容器的第一端子之间，其中所述斜坡电容器的第二端子耦接到所述比较器的第二输入端；
数模转换器，包括M个缓冲位电容器，其中所述M是整数，其中所述M个缓冲位电容器中的每一个包括位电容器、位缓冲器以及位开关，其中所述位电容器的第一端子耦接到所述比较器的所述第二输入端，且其中所述位缓冲器耦接在所述位电容器的第二端子与所述位开关的第一端子之间；
逐次逼近寄存器逻辑，经耦接以提供由所述比较器的输出值确定的所述分级式模数转换器的M个上输出位，其中所述M个上输出位的每个位确定相应的所述位开关的所述第一端子与第二端子和第三端子中的一个之间的耦接；以及
斜坡计数器，耦接到所述比较器的所述输出端以在所述比较器的所述输出端翻转其值时锁存且提供所述分级式模数转换器的N个下输出位，其中N是整数。
2.根据权利要求1所述的分级式模数转换器，更包括耦接到每个缓冲位电容器的所述位开关的所述第二端子的高参考电压和耦接到每个缓冲位电容器的所述位开关的第三端子的低参考电压。
3.根据权利要求1所述的分级式模数转换器，其中M是大于1的整数，且N是大于1的整数，且其中所述M个上输出位和所述N个下输出位由所述分级式模数转换器的全部数字输出位组成。
4.根据权利要求1所述的分级式模数转换器，其中每个缓冲位电容器的所述斜坡缓冲器和所述位缓冲器是源极跟随器。
5.根据权利要求1所述的分级式模数转换器，其中每个缓冲位电容器的所述斜坡缓冲器和所述位缓冲器是具有单位增益的运算放大器。
6.根据权利要求1所述的分级式模数转换器，其中所述斜坡电容器的电容等于受所述M个上输出位的最低有效位控制的第一缓冲位电容器的所述位电容器的电容。
7.根据权利要求6所述的分级式模数转换器，其中第二缓冲位电容器的所述位电容器的电容是所述第一缓冲位电容器的所述位电容器的所述电容的两倍，其中第三缓冲位电容器的所述位电容器的电容是所述第二缓冲位电容器的所述位电容器的所述电容的两倍，且其中所述样本电容器的电容是所述第三缓冲位电容器的所述位电容器的所述电容的两倍。
8.根据权利要求6所述的分级式模数转换器，其中第i个缓冲位电容器的所述位电容器的电容是第i-1个缓冲位电容器的所述位电容器的电容的两倍，且其中所述样本电容器的电容是第M个缓冲位电容器的所述位电容器的电容的两倍。
9.一种分级式模数转换器图像感测系统，包括：
像素阵列，包含多个像素；
控制电路系统，耦接到所述像素阵列以控制所述像素阵列的操作；
读出电路系统，通过位线耦接到所述像素阵列以从所述像素阵列读出模拟图像数据，其中所述读出电路系统包括分级式模数转换器以将模拟图像数据转换成数字图像数据，其中所述分级式模数转换器包括：
样本电容器，耦接在所述位线与比较器的第一输入端之间，
斜坡缓冲器，耦接在斜坡产生器与斜坡电容器的第一端子之间，其中所述斜坡电容器的第二端子耦接到所述比较器的第二输入端，
数模转换器，包括M个缓冲位电容器，其中所述M是整数，其中所述M个缓冲位电容器中的每一个包括位电容器、位缓冲器以及位开关，其中所述位电容器的第一端子耦接到所述比较器的所述第二输入端，且其中所述位缓冲器耦接在所述位电容器的第二端子与所述位开关的第一端子之间，
逐次逼近寄存器逻辑，经耦接以提供由所述比较器的输出值确定的所述分级式模数转换器的M个上输出位，其中所述上输出位的每个位确定相应的所述位开关的所述第一端子与第二端子和第三端子中的一个之间的耦接，以及
斜坡计数器，耦接到所述比较器的所述输出端以在所述比较器的所述输出端翻转其值时锁存且提供所述分级式模数转换器的N个下输出位，其中N是整数；以及
偏置电流源，耦接到所述位线，其中所述偏置电流源通过所述位线将偏置电流提供到所述像素。
10.根据权利要求9所述的分级式模数转换器图像感测系统，更包括耦接到每个缓冲位电容器的所述位开关的所述第二端子的高参考电压和耦接到每个缓冲位电容器的所述位开关的第三端子的低参考电压。
11.根据权利要求9所述的分级式模数转换器图像感测系统，其中M是大于1的整数，且N是大于1的整数，且其中所述M个上输出位和所述N个下输出位由所述分级式模数转换器的全部数字输出位组成。
12.根据权利要求9所述的分级式模数转换器图像感测系统，其中每个缓冲位电容器的所述斜坡缓冲器和所述位缓冲器是源极跟随器。
13.根据权利要求9所述的分级式模数转换器图像感测系统，其中每个缓冲位电容器的所述斜坡缓冲器和所述位缓冲器是具有单位增益的运算放大器。
14.根据权利要求9所述的分级式模数转换器图像感测系统，其中所述斜坡电容器的电容等于受所述M个上输出位的最低有效位控制的第一缓冲位电容器的所述位电容器的电容。
15.根据权利要求14所述的分级式模数转换器图像感测系统，其中第二缓冲位电容器的所述位电容器的电容是所述第一缓冲位电容器的所述位电容器的所述电容的两倍，其中第三缓冲位电容器的所述位电容器的电容是所述第二缓冲位电容器的所述位电容器的所述电容的两倍，且其中所述样本电容器的电容是所述第三缓冲位电容器的所述位电容器的所述电容的两倍。
16.根据权利要求14所述的分级式模数转换器图像感测系统，其中第i个缓冲位电容器的所述位电容器的电容是所述第i-1个缓冲位电容器的所述位电容器的电容的两倍，且其中所述样本电容器的电容是第M个缓冲位电容器的所述位电容器的电容的两倍。
CN202010993847.XA 2019-10-02 2020-09-21 分级式模数转换器及分级式模数转换器图像感测系统 Active CN112601035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/590,446 2019-10-02
US16/590,446 US11196949B2 (en) 2019-10-02 2019-10-02 Subrange ADC for image sensor

Publications (2)

Publication Number Publication Date
CN112601035A true CN112601035A (zh) 2021-04-02
CN112601035B CN112601035B (zh) 2022-08-09

Family

ID=75180136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010993847.XA Active CN112601035B (zh) 2019-10-02 2020-09-21 分级式模数转换器及分级式模数转换器图像感测系统

Country Status (3)

Country Link
US (1) US11196949B2 (zh)
CN (1) CN112601035B (zh)
TW (1) TWI759860B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232332A (zh) * 2021-12-02 2023-06-06 豪威科技股份有限公司 差分分级式模数转换器以及其操作方法与图像感测系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3122959A1 (fr) * 2021-05-17 2022-11-18 Stmicroelectronics (Grenoble 2) Sas Circuit de lecture d'une matrice de pixels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026129A2 (en) * 2006-08-31 2008-03-06 Koninklijke Philips Electronics N. V. Single slope analog-to-digital converter
US20120154193A1 (en) * 2010-12-16 2012-06-21 National Cheng Kung University Subrange analog-to-digital converter and method thereof
CN102611854A (zh) * 2012-03-20 2012-07-25 天津大学 Cmos图像传感器中列级adc的实现装置
CN103532558A (zh) * 2012-07-06 2014-01-22 全视科技有限公司 具有多种adc模式的混合模/数转换器
CN107277398A (zh) * 2016-03-31 2017-10-20 豪威科技股份有限公司 成像系统及用于其中的读出电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101565967B1 (ko) * 2008-04-21 2015-11-06 삼성전자주식회사 시그마-델타 아날로그-디지털 변환 방법과 그 장치
EP2296280B1 (en) * 2009-09-10 2012-12-19 Stichting IMEC Nederland Asynchronous SAR ADC
US9450596B2 (en) * 2011-05-09 2016-09-20 Semiconductor Components Industries, Llc Ramp and successive approximation register analog to digital conversion methods, systems and apparatus
JP5922997B2 (ja) * 2012-06-22 2016-05-24 キヤノン株式会社 固体撮像装置
US8581761B1 (en) * 2012-10-12 2013-11-12 Aptina Imaging Corporation Methods and apparatus for performing code correction for hybrid analog-to-digital converters in imaging devices
US9912341B2 (en) * 2013-03-01 2018-03-06 Infineon Technologies Ag Data conversion with redundant split-capacitor arrangement
US9548755B2 (en) * 2013-07-03 2017-01-17 Forza Silicon Corporation Analog-to-digital converter with redundancy for image sensor readout
KR102174204B1 (ko) * 2014-04-22 2020-11-05 에스케이하이닉스 주식회사 Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
KR102210273B1 (ko) * 2014-12-29 2021-01-29 에스케이하이닉스 주식회사 오차를 보정하는 아날로그 디지털 컨버터
KR102263766B1 (ko) * 2015-08-31 2021-06-09 에스케이하이닉스 주식회사 영상 신호를 변환하는 아날로그 디지털 변환 장치
US9838621B2 (en) * 2016-05-05 2017-12-05 Omnivision Technologies, Inc. Method and system for implementing H-banding cancellation in an image sensor
US10998914B2 (en) * 2016-06-10 2021-05-04 Analog Devices International Unlimited Company Multi-stage conversion analog-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026129A2 (en) * 2006-08-31 2008-03-06 Koninklijke Philips Electronics N. V. Single slope analog-to-digital converter
US20120154193A1 (en) * 2010-12-16 2012-06-21 National Cheng Kung University Subrange analog-to-digital converter and method thereof
CN102611854A (zh) * 2012-03-20 2012-07-25 天津大学 Cmos图像传感器中列级adc的实现装置
CN103532558A (zh) * 2012-07-06 2014-01-22 全视科技有限公司 具有多种adc模式的混合模/数转换器
CN107277398A (zh) * 2016-03-31 2017-10-20 豪威科技股份有限公司 成像系统及用于其中的读出电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232332A (zh) * 2021-12-02 2023-06-06 豪威科技股份有限公司 差分分级式模数转换器以及其操作方法与图像感测系统
CN116232332B (zh) * 2021-12-02 2023-12-15 豪威科技股份有限公司 差分分级式模数转换器以及其操作方法与图像感测系统

Also Published As

Publication number Publication date
US11196949B2 (en) 2021-12-07
US20210105422A1 (en) 2021-04-08
TWI759860B (zh) 2022-04-01
TW202116061A (zh) 2021-04-16
CN112601035B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
US6965407B2 (en) Image sensor ADC and CDS per column
US8933385B2 (en) Hybrid analog-to-digital converter having multiple ADC modes
US8854244B2 (en) Imagers with improved analog-to-digital converters
KR100498594B1 (ko) 씨모스 이미지 센서
US9307172B2 (en) Floating point image sensors with tile-based memory
US20110013046A1 (en) Solid-state imaging apparatus and imaging system
US9967499B2 (en) Readout circuit for image sensors
CN112601035B (zh) 分级式模数转换器及分级式模数转换器图像感测系统
US7978115B2 (en) System and method for analog-to-digital conversion
US9445028B2 (en) Image sensors for generating floating point numbers
CN107613230A (zh) 高分辨率大动态范围数字化读出装置及其读出方法
JP4157862B2 (ja) アナログ‐デジタル変換器及びその動作方法、撮像装置並びにランプ発生器の動作方法
EP3496275B1 (en) Multi-stage conversion analog-to-digital converter
US10298871B2 (en) Imaging systems with analog-to-digital converters
JP2019106706A (ja) 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ
CN116916178A (zh) 用于电流积分斜坡dac稳定辅助电路的修整控制电路
US11659302B1 (en) Differential subrange ADC for image sensor
US20020145672A1 (en) System and method for correcting erroneous image signals from defective photosensitive pixels during analog-to-digital conversion
CN114650382B (zh) 用于单斜率模/数转换器的具有dc切断装置的比较器级

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant