JP6640177B2 - 絶縁型ｄｃ／ｄｃコンバータ - Google Patents

Description

本出願は、絶縁型ＤＣ／ＤＣコンバータに関する。

回路部品間のガルバニック絶縁と、絶縁バリアを横切るデータおよび電力の伝送は、安全性および／またはデータの完全性に関する考慮事項のために提供されることが多い。いくつかの絶縁型ＤＣ／ＤＣコンバータには、トランスの一次巻線を駆動して、絶縁バリアを横切りトランスの二次巻線に電力を伝えるドライバが含まれている。整流器は、トランスの二次巻線における受取電圧を出力ＤＣ電圧に変換する。

本明細書では、絶縁型ＤＣ／ＤＣコンバータおよびその動作方法について説明する。ＤＣ／ＤＣコンバータは、トランスの一次巻線を駆動して、絶縁バリアを横切りトランスの二次巻線に電力を伝えるドライバを含む。いくつかの実施形態では、対称な直列コンデンサの対が、ドライバと、オンチップトランスを有する共振型ＤＣ／Ｃコンバータの一次巻線との間に設けられて、動作中に一次巻線上の同相電圧の変動を減速する。これは、ひいては、同相電圧の時間変動率に関連する放射線放出を抑制することができ、また、ＤＣ／ＤＣコンバータの電磁干渉（ＥＭＩ）性能を改善することができる。

いくつかの実施形態では、ＤＣ／ＤＣコンバータが提供される。ＤＣ／ＤＣコンバータは、第１および第２の端子を有する一次巻線と、絶縁バリアによって一次巻線から分離された二次巻線と、フルブリッジドライバと、フルブリッジドライバと一次巻線の第１の端子との間に結合された第１のコンデンサと、フルブリッジドライバと一次巻線の第２の端子との間に結合された第２のコンデンサとを備える。

いくつかの実施形態では、ＤＣ／ＤＣコンバータを動作させる方法が提供される。ＤＣ／ＤＣコンバータは、一次巻線、二次巻線、およびフルブリッジドライバを備える。二次巻線は、絶縁バリアによって一次巻線から分離される。この方法は、一次巻線の第１の端子に結合された第１のコンデンサ、一次巻線、および一次巻線の第２の端子に結合された第２のコンデンサを通る直列電流経路を通って、フルブリッジドライバからの信号を駆動することを含む。

いくつかの実施形態では、共振型ＤＣ／ＤＣコンバータが提供される。ＤＣ／ＤＣコンバータは、半導体基板上に集積された一次巻線および二次巻線を有するトランスを備える。二次巻線は、絶縁バリアによって一次巻線から分離される。ＤＣ／ＤＣコンバータは、直列コンデンサで一次巻線に容量結合されたフルブリッジドライバをさらに備える。共振型ＤＣ／ＤＣコンバータは、ＤＣ／ＤＣコンバータの出力とフルブリッジドライバの入力との間に結合されたフィードバックループをさらに備える。

本出願の様々な態様および実施形態が以下の図面を参照して説明される。これらの図は必ずしも縮尺通りに描かれていないことを理解されたい。複数の図に現れる項目は、それらが現れる全ての図において同じ参照番号によって示されている。

図１は、本開示の態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータの高レベルブロック図である。 図２Ａは、本開示のいくつかの態様に係る、図１のＤＣ／ＤＣコンバータの一実装形態を表す例示的な絶縁型ＤＣ／ＤＣコンバータの概略回路図である。 図２Ｂは、本開示のいくつかの態様に係る、図１のＤＣ／ＤＣコンバータの一実装形態を表す代替の例示的な絶縁型ＤＣ／ＤＣコンバータの概略回路図である。 図３は、本開示のいくつかの態様に係る、さらに代替の例示的な絶縁型ＤＣ／ＤＣコンバータの概略回路図であって、図２ＢのＤＣ／ＤＣコンバータと比較して付加的なＬＣ回路を含んでいる。 図４は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータの概略回路図である。 図５は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータの概略回路図である。 図６は、本開示のいくつかの態様に係る、本明細書で説明するタイプのＤＣ／ＤＣコンバータで使用する例示的な駆動制御信号ユニットの概略回路図である。 図７は、本開示のいくつかの態様に係る、本明細書で説明するタイプのＤＣ／ＤＣコンバータの動作中に生成され得る様々な信号の概略的なタイミング図である。 図８は、本開示のいくつかの態様に係る、本明細書で説明するタイプのＤＣ／ＤＣコンバータで使用される例示的なゲートドライバ回路の概略回路図である。 図９は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータ９００の概略回路図である。 図１０は、いくつかの実施形態に係る、携帯電子デバイス設定における装置の例示的なアプリケーションを示す概略図である。

本出願の態様は、絶縁された回路の第１の側から絶縁バリアを横切って絶縁された回路の第２の側に直流（ＤＣ）信号を転送する絶縁回路を提供する。これらの絶縁回路は、第１の側の第１のＤＣ信号、例えば電力信号を第２の側の第２のＤＣ信号に変換するＤＣ／ＤＣコンバータを表す。本明細書でそれぞれ一次側および二次側とも称される、絶縁回路の第１の側と第２の側との間のガルバニック絶縁は、安全な回路動作および／またはデータの完全性を提供する。本出願の一態様によれば、絶縁回路は、絶縁バリアをブリッジするトランスを含み、トランスは一次側に１つの巻線を有し、二次側に別の巻線を有する。一次側は、一次側のトランスの巻線に信号を駆動する回路を含み、かつ、駆動回路と一次側のトランス巻線との間に電気的に結合された１つ以上のコンデンサを含む。一次側の駆動回路とトランス巻線との間にコンデンサを配置すると、少なくともいくつかの実施形態において、絶縁バリアを横切る望ましくない電流の流れを減少させる。

共振型ＤＣ／ＤＣコンバータは、コンバータの一次側に共振駆動回路を含むコンバータである。共振型ＤＣ／ＤＣコンバータでは、入力ＤＣ電圧が一次側のドライバ回路に供給されて、供給される１つ以上の制御信号に従い特定の周波数の交流信号（ＡＣ信号）でトランスの一次巻線を駆動する。コンバータの二次側のトランスの二次巻線は、一次巻線に電磁結合され、一次巻線から伝えられたＡＣ信号を受け取る。二次側の整流回路は、受け取ったＡＣ信号をＤＣ出力電圧に変換する。

本発明者らは、２つの巻線間の相対的な電圧差が変化するとき、例えば一次巻線がドライバによって高い周波数で駆動されるとき、ＤＣ／ＤＣコンバータにおける一次巻線と二次巻線との間の寄生容量により時変漏洩電流を生じることがあることを認識した。絶縁バリアを横切る漏洩電流は望ましくない。ＤＣ／ＤＣコンバータの内部または近傍の導体を横切って、例えば回路部品を収容する回路基板内の様々な電気的グラウンド面を横切って、漏洩電流が流れると、高周波放射が発生して放出され、他の電子部品との干渉を引き起こす可能性がある。このような放射は、ＤＣ／ＤＣコンバータが自動車または医療用途に使用されるときに特に望ましくない場合がある。

本出願の態様は、絶縁型ＤＣ／ＤＣコンバータにおける改善された電磁干渉性能を提供する。絶縁型ＤＣ／ＤＣコンバータは、ドライバ回路に結合された一次巻線を備えたトランスを含む。対称な直列結合コンデンサがドライバ回路をトランスの一次巻線に接続する。このような構成は、少なくともいくつかの実施形態では、絶縁バリアを横切る漏洩電流からの放射を低減する。

図１は、本開示の態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータ１００の高レベルブロック図である。ＤＣ／ＤＣコンバータ１００は、ドライバ１０および結合コンデンサ２０を有する一次側１を備える。ＤＣ／ＤＣコンバータ１００は、一次巻線３１を含むトランス一次側３０を有するトランス４０をさらに備える。ＤＣ／ＤＣコンバータは、二次巻線５１を含むトランス二次側５０と整流器７０とを有する二次側２をさらに備える。

ＤＣ／ＤＣコンバータ１００において、ＤＣ電圧ＶＤＤおよび１つ以上の制御信号１２がドライバ１０に供給されて、結合コンデンサブロック２０を介してトランス４０の一次側３０の一次巻線３１を駆動する。一次巻線３１は、絶縁バリア４２を横切って二次巻線５１に電磁的に結合され、絶縁バリア４２は、誘電体から形成され得る。二次巻線５１は整流器７０に結合され、二次巻線５１で受け取った信号を出力ＤＣ電圧ＶＯＵＴＰＵＴに変換する。

いくつかの実施形態では、ドライバ１０は、制御信号１２に応答してＤＣ電圧ＶＤＤを変調して、一次巻線３１を特定の周波数の交流で駆動する。ドライバ１０は、任意の適切な形態をとることができ、いくつかの実施形態では共振回路である。実施例を図２Ａ、２Ｂおよび３〜５に示す。

本発明者らは、同相電流がコンバータの絶縁バリアを横切る場合、ＤＣ／ＤＣコンバータにおいて入力−出力双極子放出が発生する可能性があることを認識した。説明の目的で同相電流ＩＣＭを図１に示すが、以下でさらに詳細に説明するように、図示された回路構成により、このような電流の発生を制限、または完全に防止することができる。同相電流ＩＣＭの大きさは、（１）式のように計算し得る。
ＩＣＭ＝ＣＩＳＯ・ｄ（ＶＰＲＩ−ＶＳＥＣ）／ｄｔ （１）

ここで、ＣＩＳＯは、一次巻線３１と二次巻線５１との間の寄生容量であり、ＶＰＲＩおよびＶＳＥＣは、それぞれトランス一次側３０およびトランス二次側５０の共通電圧である。いくつかの実施形態では、ＶＰＲＩは、一次巻線３１の２つの端子Ｐ１、Ｐ２における電圧の平均値によって表され、ＶＳＥＣは、二次巻線５１の２つの端子Ｓ１、Ｓ２における電圧の平均値によって表される。同相電流は、例えば、装置内の電気的グラウンド面間のギャップを横切って電流を流すことによって、入力−出力双極子放射を発生させる可能性がある。

本発明者らは、ＤＣ／ＤＣコンバータの動作中のＶＰＲＩの変動速度を低減することにより、同相電流ＩＣＭによる双極子放出を低減し、それにより装置の電磁干渉性能を改善できることを理解した。いくつかの実施形態では、結合コンデンサ２０は、一次巻線３１とドライバ１０との間に１つ以上の直列コンデンサを含むことができる。直列コンデンサは、そして、少なくとも一部の実施形態では、ドライバ１０が、制御信号１２に応答して、ある周波数で一連の電圧パルスを供給するように構成されているときに、一次巻線の２つの端子Ｐ１、Ｐ２における電圧の変動速度を遅らせることができる。いくつかの実施形態では、ドライバ１０におけるゼロ電圧スイッチングなどのソフトスイッチング技術を使用して、一次巻線の２つの端子Ｐ１、Ｐ２における電圧の変動を低減することができる。

一次巻線３１および二次巻線５１は、絶縁バリア４２を横切って電力を伝えるように、互いに電磁的に結合された任意の適切な導体コイルであってもよい。好ましい実施形態によれば、図１の絶縁型ＤＣ／ＤＣコンバータ１００の一次巻線３１および二次巻線５１は、同一の半導体基板（図示せず）に集積して、パッケージングスペースを節約し、かつ、結合効率を改善することができる。いくつかの実施形態では、一次巻線３１および二次巻線５１は、同じ半導体基板上に製造されたオンチップトランス４２の一部であってもよい。一実施例では、一次巻線３１および二次巻線５１は、両方の巻線のコアに磁気活性材料を有しずに、同じ半導体基板の１つ以上の面に配置されたスパイラル金属導体（以下、「空心トランス」とも称する）を備えることができる。別の実施例では、オンチップトランスの一次巻線および二次巻線の両方のコアに高透磁率材料を設けて（以下、「磁心トランス」とも称される）、同じ寸法の巻線を有する空心トランスと比較して巻線の自己インダクタンスおよび相互インダクタンス値を増加させるか、または同じインダクタンス値の空心トランスと比較してトランスの占有面積を小さくすることができる。一実施例では、磁気コアトランスは、ＣｏＺｒＴａを備えるが、任意の適切な磁性材料をコアに使用することができることを理解されたい。

図２Ａは、図１のＤＣ／ＤＣの１つの非限定的な実装形態を表す例示的な絶縁型ＤＣ／ＤＣコンバータ２００Ａの概略回路図である。ＤＣ／ＤＣコンバータ２００Ａは、４つのスイッチＱ１、Ｑ２、Ｑ３、およびＱ４を含むフルブリッジドライバ２１０と、直列コンデンサＣＳ１を含む結合コンデンサブロック２２０Ａと、第１の端子Ｐ１および第２の端子Ｐ２を有する一次巻線２３１と、インダクタ２３３と、絶縁バリア２４２を横切って一次巻線２３１から絶縁された二次巻線２５１と、整流器２７０とを備える。

本開示のいくつかの態様によれば、直列コンデンサＣＳ１は、フルブリッジドライバ２１０の電圧ノードＮ１を第１の端子Ｐ１と容量結合する。いくつかの実施形態では、直列コンデンサＣＳ１は、フルブリッジドライバ２１０を一次巻線２３１の第１の端子Ｐ１と接続し、フルブリッジドライバの電圧ノードＮ１から直列コンデンサＣＳ１を介して一次巻線 ２３１を横切り、フルブリッジドライバの電圧ノードＮ２に至る直列電流経路を形成する。

いくつかの実施形態では、ＤＣ／ＤＣコンバータ２００Ａの動作中、フルブリッジドライバ２１０内のスイッチは、外部制御信号（図示せず）によって順次に開閉するよう制御されて、ある周波数のＡＣ電流が、フルブリッジドライバの電圧ノードＮ１から直列結合コンデンサＣＳ１を介して一次巻線２３１の第１の端子Ｐ１に流れるようにする。一次巻線２３１を通って流れるＡＣ電流は、二次巻線２５１の２つの端子Ｓ１とＳ２との間に対応する電圧信号を生成する。その電圧信号は、整流器２７０において整流され、ＤＣ出力電圧ＶＯＵＴＰＵＴを供給する。

いくつかの実施形態では、直列コンデンサＣＳ１およびインダクタ２３３を備えて共振ＬＣタンク回路が形成され、ＤＣ／ＤＣコンバータ２００Ａは共振コンバータとなる。インダクタ２３３は、共振ＬＣタンク回路を形成するための任意の適切なインダクタとすることができ、いくつかの実施形態では、インダクタ２３３は一次巻線２３１の漏洩インダクタンスであってもよい。図２Ａには示されていないが、いくつかの実施形態では、共振ＬＣタンク回路は、付加的なコンデンサおよび／またはインダクタンスを備えることができる。

図２Ｂは、図１のＤＣ／ＤＣコンバータの代替の実装形態を表す代替の例示的な絶縁型ＤＣ／ＤＣコンバータ２００Ｂの概略回路図である。ＤＣ／ＤＣコンバータ２００Ｂは、図２ＡのＤＣ／ＤＣコンバータ２００Ａのいくつかの構成要素を共有するが、結合コンデンサブロック２２０Ｂは、直列コンデンサＣＳ１と第２の直列コンデンサＣＳ２の両方を含む点で異なる。いくつかの実施形態では、これらのコンデンサは同じ値（対称）を有することができる。一次巻線２３１およびインダクタ２３３は、結合コンデンサＣＳ１とＣＳ２との間に直列に配置される。

ＤＣ／ＤＣコンバータ２００Ｂの実施例では、直列コンデンサＣＳ１は、フルブリッジドライバ２１０の電圧ノードＮ１を第１の端子Ｐ１と容量結合し、一方、直列コンデンサＣＳ２は、フルブリッジドライバ２１０の電圧ノードＮ２を一次巻線２３１の第２の端子Ｐ２に容量結合している。いくつかの実施形態では、フルブリッジドライバ２１０の電圧ノードＮ１から直列コンデンサＣＳ１を介して一次巻線２３１の端子Ｐ１およびＰ２を横切り、直列コンデンサＣＳ２を通ってフルブリッジドライバの電圧ノードＮ２に至る直列電流経路が形成される。

いくつかの実施形態では、ＤＣ／ＤＣコンバータ２００Ｂの動作中、フルブリッジドライバ２１０内のスイッチは、外部制御信号（図示せず）によって順次に開閉するよう制御されて、ある周波数のＡＣ電流が、フルブリッジドライバの電圧ノードＮ１から直列結合コンデンサＣＳ１を介して一次巻線２３１の第１の端子Ｐ１に流れるようにする。一次巻線２３１を横切って流れた後、ＡＣ電流は第２の端子Ｐ２を出て、直列コンデンサＣＳ２を通ってフルブリッジドライバの電圧ノードＮ２に流れる。一次巻線２３１を通って流れるＡＣ電流は、二次巻線２５１の２つの端子Ｓ１とＳ２との間に対応する電圧信号を生成する。その電圧信号は、整流器２７０において整流され、ＤＣ出力電圧ＶＯＵＴＰＵＴを供給する。

電流の振幅および方向が電圧ノードＮ１から一次巻線２３１を通って電圧ノードＮ２に至る電流経路に沿って遷移中に、直列コンデンサＣＳ１およびＣＳ２により、一次巻線の２つの端子Ｐ１およびＰ２の電圧は実質的に対称になることができ、少なくともいくつかの実施形態では対称になる。したがって、一次巻線における同相電圧変動が低減され、ひいては双極子放射が低減され、電磁干渉（ＥＭＩ）性能が改善され得る。

図３は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータ３００の概略回路図である。ＤＣ／ＤＣコンバータ３００は、図２ＢのＤＣ／ＤＣコンバータ２００Ｂのいくつかの構成要素を含むが、一次巻線３３１に並列のインダクタ３３２と、インダクタ３３３と、並列コンデンサＣＣＬ１およびＣＣＬ２とをさらに含む点で異なる。

図示のように、並列コンデンサＣＣＬ１は、フルブリッジドライバ２１０のスイッチＱ４と並列に接続され、ＣＣＬ１が電圧ノードＮ１とグラウンドとの間に接続される。並列コンデンサＣＣＬ２は、フルブリッジドライバ２１０のスイッチＱ２と並列に接続され、ＣＣＬ２が電圧ノードＮ２とグラウンドとの間に接続される。いくつかの実施形態では、ＤＣ／ＤＣコンバータ３００は、インダクタ３３２、３３３と直列コンデンサＣＳ１およびＣＳ２とを有する共振ＬＣタンク回路を備えることができる。図３には示されていないが、いくつかの実施形態では、共振ＬＣタンク回路は、付加のコンデンサおよび／またはインダクタンスを備えてもよい。インダクタ３３３は、共振ＬＣタンク回路を形成するための任意の適切なインダクタとすることができ、いくつかの実施形態では、インダクタ３３３は一次巻線３３１の漏洩インダクタンスであってもよい。インダクタ３３２は、共振ＬＣタンク回路を形成するための任意の適切なインダクタとすることができ、いくつかの実施形態では、インダクタ３３２は一次巻線３３１の磁化インダクタンスであってもよい。

いくつかの実施形態では、フルブリッジドライバ２１０は、ＶＤＤとグラウンドとの間のＨブリッジであり、ＤＣ／ＤＣコンバータ３００は、共振コンバータである。スイッチＱ１、Ｑ２、Ｑ３およびＱ４は、制御信号（図示せず）によって駆動され、順次に開閉して、一次巻線３３１を通る交流電流を駆動する。交流電流の周波数は、共振ＬＣタンク回路の共振周波数に少なくとも部分的に基づいている。

いくつかの態様によれば、ＤＣ／ＤＣコンバータ３００を動作させるとき、動作シーケンスの第１のフェーズ中、Ｈブリッジドライバ２１０のスイッチＱ１およびＱ４は開状態であり、Ｑ２およびＱ３は閉状態のままである。電流は、ＶＤＤから電圧ノードＮ１、直列コンデンサＣＳ１を通り、一次巻線の端子Ｐ１およびＰ２を横切り、直列コンデンサＣＳ２を介して電圧ノードＮ２に戻りグラウンドに流れる。シーケンスの第２のフェーズ中、Ｈブリッジドライバ２１０において、全てのスイッチＱ１〜Ｑ４がオフである。この第２のフェーズは、スイッチがオンしていない非重複期間とも称される。インダクタ３３２における残留電流は、並列コンデンサＣＣＬ１およびＣＣＬ２を通ってグラウンドに流れる。並列コンデンサＣＣＬ１およびＣＣＬ２は、第１の期間の終わりにターンオフされるときのスイッチＱ２およびＱ３と、第３の期間の始めにターンオンされるときのスイッチＱ１およびＱ４のソフトスイッチングを可能にし、その結果、電流がオン状態とオフ状態との間で遷移するときに、任意の所与のスイッチングがほぼゼロの電圧を有するようになる。このようなゼロ電圧スイッチングは、コンバータ効率を改善し、ドライバ内部および一次巻線３３１の端子における電圧変動を緩慢にするのに効果的である。第３のフェーズの最後で、ドライバは再び第２のフェーズと同様に構成され、全てのスイッチがオフになる。その上、フェーズシーケンスは、第１のフェーズから第２のフェーズ、第３のフェーズ、そして第２のフェーズに戻ることを繰り返すことができる。このシーケンスは何度でも繰り返すことができる。

ゼロ電圧スイッチングが図３のＤＣ／ＤＣコンバータ３００に関して説明されているが、ゼロ電流スイッチングのような他のソフトスイッチング方式を付加的または代替的に使用することができる。ＣＣＬ１およびＣＣＬ２は、図３において両方ともグラウンドに接続されているように示されているが、必要に応じて、かつ代替的に、ＣＣＬ１およびＣＣＬ２の一方または両方は、スイッチＱ１およびＱ３の一方と並列に接続され、電圧ノードＮ１／Ｎ２とＶＤＤとの間にそれぞれ接続されてもよい。いくつかの実施形態では、４つの並列コンデンサが設けられ、それぞれがＨブリッジドライバ２１０の４つのスイッチＱ１、Ｑ２、Ｑ３、およびＱ４のそれぞれと並列に結合される。

本発明者らは、製造公差および／または環境効果などの要因が、フルブリッジまたはＨブリッジ駆動回路２１０内のスイッチ間のバラツキをもたらし得ることを理解した。４つのスイッチＱ１〜Ｑ４の各々からの寄生容量の差は、動作の異なるフェーズの間の一次トランス巻線内の非対称な電圧および／または電流につながり、それは、２つの端子における同相電圧の増加に寄与し、かつ、絶縁バリア２４２を横切る同相電流の増加による電磁干渉を増大させることにつながる。いくつかの態様によれば、並列コンデンサＣＣＬ１およびＣＣＬ２の値は、４つのスイッチＱ１〜Ｑ４の各々の寄生容量よりも著しく大きくなるように選択することができる。スイッチ間の寄生容量の不一致が、選択された並列ＣＣＬ１およびＣＣＬ２の値に比べて非常に小さくなると、寄生不整合による電磁干渉が抑制され得る。並列コンデンサの値は、寄生容量の２倍の値、または５倍、１０倍、２０倍、少なくとも１０倍大きく、または２倍から５０倍の間、または、そのような範囲内の任意の値ないしは範囲とすることができる。１つの非限定的な例では、寄生容量は８０ｐＦの値を有する。

いくつかの実施形態では、ＣＣＬ１およびＣＣＬ２などの並列コンデンサは、ドライバ回路２１０と同じ基板上に配置された内部コンデンサとして提供されてもよい。しかしながら、任意の適切な製造およびパッケージング方法を使用することができる。

好ましい実施形態では、図３に示す一対の直列コンデンサＣＳ１およびＣＳ２は、実質的に同じサイズないしは容量値である。以下でさらに説明するように、２つの直列コンデンサＣＳ１およびＣＳ２の容量値の間のそのような対称性は、一次巻線３３１における同相電圧変動を抑制することを助けることができる。上記シーケンスの第１フェーズの最後おいて、スイッチＱ１〜Ｑ４は、第１の非重複期間の開始時に全てオフにされ、端子Ｐ１およびＰ２における電圧値ＶＰ１およびＶＰ２は、それぞれコンデンサＣＣＬ１およびＣＣＬ２を介して接地される。ＣＳ１、一次巻線３３１および共振インダクタ３３２を横切り、ＣＳ２を通って流れ、ＣＣＬ２を介してグラウンドに流出する残留電流が電圧ノードＮ１から生じる。第１のフェーズから第２のフェーズに移行する、このターンオフ時の間、ＶＰ１およびＶＰ２のどのような変化も、それぞれ直列コンデンサＣＳ１およびＣＳ２の静電容量を乗算した、一次巻線３３１およびインダクタ３３２における残留電流の変化に比例する。同様に、上記シーケンスの第３のフェーズの最後と別の非重複期間との間の遷移において、４つのスイッチＱ１〜Ｑ４の全てがオフにされ、ＣＳ２、一次巻線３３１および共振インダクタ３３２を横切り、ＣＳ１を通って流れ、コンデンサＣＣＬ１を介してグラウンドに流出する残留電流が電圧ノードＮ２から生じる。この第２のターンオフ時の間に、端子Ｐ１およびＰ２における電圧値ＶＰ１およびＶＰ２は、それぞれコンデンサＣＣＬ１およびＣＣＬ２を介して接地され、一方、ＶＰ１およびＶＰ２のどのような変化も、それぞれ直列コンデンサＣＳ１およびＣＳ２の静電容量を乗算した、一次巻線３３１およびインダクタ３３２における残留電流の変化に比例する。ＣＳ１＝ＣＳ２、かつ、上述の２つの非重複期間において一次巻線３３１およびインダクタ３３２の残留電流が同じ振幅であるが反対方向である場合、１つの非重複期間におけるＶＰ１およびＶＰ２の変化は、後続の非重複期間の変化に伴って相殺される。その結果、このような完全に対称なＤＣ／ＤＣ共振コンバータの一次巻線における同相電圧の平均値の変動が抑制され、電磁干渉（ＥＭＩ）性能が改善される。一次巻線における同相電圧の変動の抑制ついて、スイッチがオフされたときのターンオフ時に関し上記の例で説明されているが、実質的に等しい容量値を有する一対の直列コンデンサＣＳ１およびＣＳ２は、ドライバの１つ以上のスイッチが非重複期間からオンにされるターンオン時の間に同相電圧の変動を抑制するのに役立つことも理解されるべきである。

いくつかの実施形態では、直列コンデンサＣＳ１およびＣＳ２は、ドライバ回路２１０および一次巻線３３１に対して外部コンデンサとして提供され、それらは、分離された基板上にあってもよく、駆動回路２１０および巻線３３１がパッケージングされたパッケージの外側でさえもよいことを意味する。しかしながら、他の構成も可能である。１つの非限定的な実施例では、直列コンデンサＣＳ１およびＣＳ２のそれぞれは１ｎＦの値を有するが、他の値も可能である。

図４は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータ４００の概略回路図である。ＤＣ／ＤＣコンバータ４００は、図３のＤＣ／ＤＣコンバータ３００のいくつかの構成要素を含むが、２つのスイッチＱ１ａｕｘ、Ｑ２ａｕｘを備えたプリチャージ回路４１４を付加的に含む点で異なる。

いくつかの実施形態によれば、プリチャージ回路４１４がフルブリッジドライバ２１０に結合され、スイッチＱ１ａｕｘがＶＤＤと電圧ノードＮ１との間に接続され、スイッチＱ２ａｕｘが電圧ノードＮ２とグラウンドとの間に接続される。プリチャージ回路４１４は、ＤＣ／ＤＣコンバータ４００が最初にターンオンにされるとき、およびＣＳ１、ＣＳ２、インダクタ３３３、３３２を含むＬＣタンク共振器回路がまだ励起されていないときに起動することができる。起動されると、プリチャージ回路４１４は、ＶＤＤから、Ｑ１ａｕｘ、電圧ノードＮ１、コンデンサＣＳ２、一次巻線３３１、コンデンサＣＳ１、電圧ノードＮ２、およびスイッチＱ２ａｕｘを通るグラウンドまでの電流注入経路を生成する。一実施形態では、制御信号４１２を使用してプリチャージ回路４１４を起動し、スイッチＱ１ａｕｘ、Ｑ２ａｕｘをオンにしてＬＣタンク共振器回路に電流を注入し、共振器を「キックスタート」して、振動を達成するための共振器の時間を短縮することができる。プリチャージ回路は、フルブリッジドライバ２１０が最初にオンにされている間、同相電流を低減するために使用されてもよい。同じ機能を達成するために、代替的にプリチャージ回路の他の形態を実現することができる。

図５は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータ５００の概略回路図である。ＤＣ／ＤＣコンバータ５００は、図４のＤＣ／ＤＣコンバータ４００のいくつかの構成要素を含むが、２つの端子Ｓ１、Ｓ２を有する二次巻線５５１と、４つのダイオードＤ１〜Ｄ４を有するダイオードブリッジ、並列コンデンサＣＣＬ３を備えた整流器５７０と、補償誤差増幅器５７２と、パルス幅変調（ＰＷＭ）比較器５７４と、エンコーダ５２３と、デコーダ５２４と、フィードバックトランス５４１と、発振器５２２と、Ｑフリップフロップ５１８と、駆動制御信号ユニット５１６とを付加的に含む点で異なる。ＤＣ／ＤＣコンバータ５００は、複数の抵抗器５７６、５７７、５７８、およびコンデンサ５７９をさらに備える。

いくつかの実施形態では、ＤＣ／ＤＣコンバータ５００の二次側で、フルダイオードブリッジＤ１〜Ｄ４は、二次巻線５５１の端子Ｓ１、Ｓ２で受け取った電圧を整流し、受け取った電圧を出力ＤＣ電圧ＶＯＵＴに変換する。一実施例では、ダイオードＤ１〜Ｄ４は、ショットキダイオードであってもよい。

いくつかの実施形態では、二次巻線の２つの端子Ｓ１、Ｓ２と並列に並列コンデンサＣＣＬ３が設けられる。並列コンデンサＣＣＬ３は、端子Ｓ１、Ｓ２の電圧変動を緩和し、絶縁バリアを横切る同相電流を抑制してＥＭＩ性能を向上させるのに役立つ。

いくつかの実施形態では、誤差増幅器５７２、ＶＯＵＴを表すフィードバック（ＦＢ）信号を変調するように構成されたＰＷＭ比較器５７４を備えたフィードバックループが形成される。一実施例では、フィードバック信号は増幅器５７２に結合され、ＰＷＭ比較器５７４で２００ＫＨｚの鋸波信号と比較する前に基準信号ＶＲＥＦと比較される。ＰＷＭ比較器５７４の出力ＰＷＭ信号は、トランス５４１を横切ってフィードバック信号として一次側に伝えられる。エンコーダ５２３およびデコーダ５２４は、発振器５２２によって生成された高周波発振器信号をＱフリップフロップ５１８で変調するために、伝えられたフィードバック信号を送る前に、任意の数の符号化および復号化機能を実行することができる。変調された信号は、プリチャージ回路４１４およびフルブリッジドライバ２１０内のスイッチを制御するための制御信号５１２を生成するために、駆動制御信号ユニット５１６に送られる。いくつかの実施形態では、発振器周波数は、１０ＭＨｚ、１５ＭＨｚ、２０ＭＨｚ、２４ＭＨｚ、３０ＭＨｚ、４０ＭＨｚ、５〜１５ＭＨｚ、１５〜３０ＭＨｚ、またはこれらの範囲内の任意の値または範囲であってもよい。

ＤＣ／ＤＣコンバータ５００は、放射を抑制し、電磁干渉性能を向上させることができる。いくつかの実施形態では、ＣＩＳＰＲ２２クラスＢ規格で定義されるＥＭＩ性能は、少なくとも５ｄＢ、１０ｄＢ、１５ｄＢ、５〜１５ｄＢのマージン、またはその範囲内の任意の値または範囲で前記規格を超えることができる。いくつかの実施形態では、ＥＮ５５０２２クラスＢ規格で定義されるＥＭＩ性能は、少なくとも５ｄＢ、１０ｄＢ、１５ｄＢ、２０ｄＢ、５〜１５ｄＢのマージン、またはその範囲内の任意の値または範囲で前記規格を超えることができる。いくつかの実施形態では、本開示の態様に従って実現されるＤＣ／ＤＣコンバータの電力変換効率は、少なくとも３０％、４０％、または３０〜４０％、または４０〜５０％の値を有することができる。

図６は、本開示のいくつかの態様に係る、本明細書で説明するタイプのＤＣ／ＤＣコンバータで使用する例示的な制御回路６００の概略回路図である。制御回路６００は、図５に示した駆動制御信号ユニット５１６および発振器５２２の例示的な実装形態を備える。図６の例示的な回路図において、制御回路６００は、バッファ６０１、６０２、発振器６０４、比較器６０６、Ｑフリップフロップ６０８、６１０、遅延回路６１２、有効無効論理６１４を備える。駆動制御信号ユニット５１６は、出力アンドゲート６２２、６２４および６２６をさらに備える。

本開示のいくつかの態様によれば、制御回路６００は、図５に示したＤＣ／ＤＣコンバータ５００におけるプリチャージ回路４１４およびフルブリッジドライバ２１０におけるスイッチの開閉を制御して、図３〜５に関して上述したようにプリチャージ回路の電流注入を提供するなどドライバの様々なフェーズを実現するために、ゲート６２２、６２４および６２６の出力に複数の電圧波形を生成するように構成される。制御回路６００において、発振器６０４および比較器６０６は、高周波ゲート駆動信号６１８を生成するように構成されている。ゲート駆動信号６１８は、１０ＭＨｚ、１５ＭＨｚ、２０ＭＨｚ、２４ＭＨｚ、３０ＭＨｚ、３４ＭＨｚ、４０ＭＨｚ、５〜１５ＭＨｚ、１５〜４０ＭＨｚ、またはこれらの範囲内の任意の値または範囲であってもよい。ゲート駆動信号６１８は、非重複時間を生成するために、遅延回路６１２によって変調され、有効無効論理６１４およびＱフリップフロップ６０８、６１０は、ゲート６２２の出力に制御信号ＤＲＶ＿ＳＩＧ２、ゲート６２４の出力に制御信号ＤＲＶ＿ＳＩＧ１、およびゲート６２６の出力に制御信号ＤＲＶ＿ＳＩＧ１＿ＡＵＸを供給する。発振器および比較器は、ＤＣ／ＤＣコンバータの動作中、高周波発振信号を供給するために連続的に動作することができる。代替的に、かつ必要に応じて、ＬＣ共振タンク回路がオフであり送信していないとき、発振器および比較器をオフにして電力を節約し、効率を高めることができる。

いくつかの実施形態では、ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２は、それぞれ、図５に示す駆動制御信号ユニットの出力における制御信号５１２であり、図２Ａ、２Ｂおよび３〜５に示されるようなＤＣ／ＤＣコンバータのいずれかのフルブリッジドライバ内のスイッチ対Ｑ２／Ｑ３およびＱ１／Ｑ４のゲートの開閉を駆動するように構成されている。いくつかの実施形態では、ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２は、図３に関連して上述したように、共振型ＤＣ／ＤＣコンバータの動作の第１のフェーズ中にスイッチ対Ｑ２／Ｑ３を開閉することを可能にするパルスシーケンスを含むことができる。ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２は、図３に関連して上述したように、共振型ＤＣ／ＤＣコンバータの動作の第３のフェーズ中にスイッチ対Ｑ１／Ｑ４を開閉することを可能にするパルスシーケンスを含むこともができる。遅延回路６１２の出力は、制御信号ＲＥＦ＿ＲＴＢＢＭに基づいて、第１のフェーズおよび第３のフェーズにおけるスイッチペアオープンの間のブレーク・ビフォワ・メーク（ＢＢＭ）時間を生成および変調することができる。したがって、ブレーク・ビフォワ・メーク時間は、図３に関して上述したように、第２のフェーズに対応する非重複時間と称することもできる。任意の適切な非重複時間期を選択して、図２Ａ、図２Ｂ、および図３〜５のいずれかのフルブリッジドライバ２１０のようなフルブリッジドライバにおけるスイッチがソフトスイッチングを行って変換効率を高め、同相電流の放出を低減するように制御することができる。１つの非限定的な実施例では、非重複期間は６．４ナノ秒（ｎｓ）である。別の実施例においては、非重複期間は４．８ｎｓである。非重複時間の代替値、例えば３および１０ｎｓ前の任意の時間、または他の任意の適切な時間値が可能である。

制御信号ＤＲＶ＿ＳＩＧ１＿ＡＵＸは、図４および図５に示すプリチャージ回路４１４などのプリチャージ回路を駆動するように構成することができる。いくつかの実施形態では、ＤＲＶ＿ＳＩＧ１＿ＡＵＸは、プリチャージ回路内のトランジスタを起動して、一次巻線を備える共振ＬＣ回路を始動させるために、電流を注入するように構成することができる。

図７は、本開示のいくつかの態様に係る、本明細書で説明するタイプのＤＣ／ＤＣコンバータの構成要素によって生成され得る様々な信号の概略タイミング図である。より具体的には、タイミング図７００は、ＤＣ／ＤＣコンバータ５００および制御回路６００の様々な構成要素の出力における時間の関数としての信号波形間の時間的関係を示す。タイミング図７００は、それぞれ、例示的な信号波形である、図６の電圧ＰＷＭを表すＰＷＭ、図６の抵抗器ＲＴにおける電圧を表すＣＴ＿ＲＴ、図６の抵抗器ＲＴ ＢＢＭにおける電圧を表すＣＴ＿ＲＴＢＢＭ、図６の有効無効論理６１４の出力を表すＥＮＡ＿ＩＮＴ、フリップフロップ６０８および６１０の出力を表すＤＲＶ＿ＰＵＬおよびＤＲＶ＿ＰＵＬ＿ＤＩＶと、出力駆動信号ＤＲＶ＿ＳＩＧ＿ＡＵＸ、ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２を含んでいる。

タイミング図７００は、パルス幅変調信号ＰＷＭのオン状態への遷移が、時刻ｔ１で開始するＣＴ＿ＲＴでの発振信号と同期することができることを示している。いくつかの実施形態では、ＰＷＭは、図５に示すように、ＤＣ／ＤＣコンバータ５００の出力における信号ＦＢによって変調されたＰＷＭ比較器５７４からのフィードバックＰＷＭ信号であってもよい。いくつかの実施形態では、ＤＲＶ＿ＳＩＧ＿ＡＵＸ、ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２のような駆動制御信号は、ある遅延時間（ｔ１とｔ２との間）が経過して、図６の比較器６０６および発振器６０４が整定し安定するまで供給され得ない。いくつかの実施形態では、パルス出力の遅延は、図６に示される有効無効論理６１４の出力ＥＮＡ＿ＩＮＴに基づいている。１つの非限定的な実施例では、発振器６０４は、時刻ｔ２におけるゲート駆動制御信号の開始に先立って、ＣＴ＿ＲＴの４サイクルの間に整定することが許される。

いくつかの実施形態では、フリップフロップ６０８から出力される駆動パルスＤＲＶ＿ＰＵＬは、ＣＴ＿ＲＴＢＢＭに基づいて非重複時間またはブレーク・ビフォワ・メーク時間（ｔ３とｔ４との間）で変調されてもよい。ＤＲＶ＿ＳＩＧ２は、ｔ５とｔ９の間の駆動期間の開始時にフルブリッジドライバ２１０のスイッチＱ２とＱ３の対を周期的にオンにするように構成される。ＤＲＶ＿ＳＩＧ１は、ｔ７とｔ１０の間の駆動期間の開始時にフルブリッジドライバ２１０のスイッチＱ１とＱ４の対を周期的にオンにするように構成される。一対のスイッチＱ２およびＱ３がオン状態に維持されている期間（ｔ５とｔ６との間）は、図３に関連して上述した動作シーケンスの第１のフェーズであってもよく、一方、一対のスイッチＱ１およびＱ４がオン状態の間に維持されている期間（ｔ７とｔ８との間）は、動作シーケンスの第３のフェーズであってもよい。しかしながら、例えば、第１のフェーズの間にスイッチ対Ｑ１およびＱ４をオンにするなど、第１および第３のフェーズのための他の構成を使用することもできる。ｔ６とｔ７、およびｔ８とｔ９との間の非重複時間は、動作シーケンスの第２のフェーズを表すことができ、ｔ３とｔ４の間の非重複時間またはブレーク・ビフォア・メーク時間によって制御される。

ＤＲＶ＿ＳＩＧ＿ＡＵＸは、プリチャージ回路４１４内のスイッチを起動するように構成されている。これは、時刻ｔ２におけるゲート駆動制御信号の出力の開始直前であって、ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２に従ってフルブリッジドライバ内のスイッチをオンにして一次トランス巻線を備える共振回路に電流を注入する前の期間ｔ１１とｔ１２との間に行われる。

時刻ｔ１４において、ドライバ信号ＤＲＶ＿ＳＩＧ２の１つの立ち下がりエッジは、ドライバ制御信号シーケンスの無効信号を表す。時刻ｔ１４は、信号ＰＷＭの立ち下がりエッジｔ１３と異なり、無効信号をドライバ制御信号シーケンスの出力と同期させることができる。駆動制御信号ＤＲＶ＿ＳＩＧ１およびＤＲＶ＿ＳＩＧ２に対して３つ未満のドライバ期間が示されているが、ＤＣ／ＤＣコンバータの絶縁バリアを横切って電力を送信するために、ｔ２とｔ１４の間に任意の適切な回数の繰り返しを設けることができる。

図８は、本開示のいくつかの態様に係る、本明細書で説明するタイプのＤＣ／ＤＣコンバータで使用される例示的なゲートドライバ回路８００の概略回路図である。

本開示のいくつかの態様によれば、例示的なゲートドライバ回路８００は、２つの反転増幅器８０４、８０６を備える対称ゲートドライバと、８つのトランジスタＴ９〜Ｔ１６を備える第１のトランジスタ段８０８と、ＮＭＯＳトランジスタＴ１、Ｔ２、一対のＰＭＯＳトランジスタＴ３、Ｔ４、および４つのトランジスタＴ５〜Ｔ８を備える第２のトランジスタ段８１０であり得る。

いくつかの実施形態では、対称ゲートドライバ８００の出力ノードＯＵＴＡ／ＯＵＴＢは、図６および図７による信号ＤＲＶ＿ＳＩＧ２に応答して、スイッチＱ１およびＱ４の垂直対をほぼ同時にオンおよびオフするように構成される。また、対称ゲートドライバ８００の出力ノードＯＵＴＡ／ＯＵＴＢは、図６および図７による信号ＤＲＶ＿ＳＩＧ１に応答して、スイッチＱ２およびＱ３の垂直対をほぼ同時にオンまたはオフするように構成することもできる。いくつかの実施形態では、スイッチＱ１およびＱ４の垂直対、およびスイッチＱ２およびＱ３の対をそれぞれオンおよびオフにするように構成された、２つの対称ゲートドライバを設けることができる。対称ゲートドライバ構成は、２つのトランス端子における電圧波形が対称となり、双極子放射を引き起こす同相電圧を抑制するように、対における両方のスイッチをオン／オフする間の遅延を低減するのに役立つ。

図９は、本開示のいくつかの態様に係る例示的な絶縁型ＤＣ／ＤＣコンバータ９００の概略回路図である。ＤＣ／ＤＣコンバータ９００は、図１のＤＣ／ＤＣコンバータ１００および図５のＤＣ／ＤＣコンバータ５００のいくつかの構成要素を含むが、一対のバイアス抵抗器ＲＢｉａｓ１、ＲＢｉａｓ２および２つの電圧ノードＶＯＡ、ＶＯＢを付加的に含む。

図９に示す実施例において、バイアス抵抗器ＲＢｉａｓ１およびＲＢｉａｓ２は、それぞれ二次巻線Ｓ１／Ｓ２の一端子と電圧ＶＯＡ／ＶＯＢとの間に結合されている。いくつかの実施形態では、両方の電圧ＶＯＡ、ＶＯＢは、ＶＯＡおよび／またはＶＯＢに近い値で、２つの端子Ｓ１、Ｓ２の電圧を安定させるためのＤＣ／ＤＣコンバータの出力電圧ＶＯＵＴを表す。一実施形態では、ＲＢｉａｓ抵抗器は同じ値であり、ＶＯＡ、ＶＯＢ電圧値はＶＯＵＴのおよそ半分の値に設定される。バイアス抵抗器を介して二次巻線の端子Ｓ１およびＳ２を出力電圧の半分でシャントすることにより、フルブリッジドライバのオフ状態からフルブリッジドライバのオン状態へ遷移中、二次巻線の２つの端子Ｓ１およびＳ２間の出力電圧の急激な変動を低減でき、一次巻線と二次巻線との間の絶縁バリアを横切る同相電流によるＥＭＩが改善される。

本明細書に記載された絶縁型ＤＣ／ＤＣコンバータは、様々な用途に使用することができる。例えば、自動車、民生機器、産業および医療用途には、全て本明細書に記載の技術を利用することができる。

図１０は、いくつかの実施形態に係る、携帯電子デバイス設定における装置の例示的な用途を示す概略図である。絶縁型ＤＣ／ＤＣコンバータ１０００は、携帯電子デバイス１００１に使用され、低ＥＭＩの絶縁バリアを横切って電力を伝えることができる。したがって、ＤＣ／ＤＣコンバータ１０００に近接している携帯電子デバイス１００１内のセンサ、アンテナおよび電気信号伝送ラインは、ＤＣ／ＤＣコンバータ１０００から放出されるＥＭＩの影響を受けない。携帯電子デバイス１００１は、スマートフォン、携帯情報端末（ｐｄａ）、タブレット、または他の携帯デバイスであってもよい。他のこのような装置も、本明細書に記載のタイプのＤＣ／ＤＣコンバータを使用することができる。

図１０は、本出願の態様を組み込んだ携帯電子デバイスの例を示しているが、他の使用も可能である。例えば、１つ以上の絶縁型ＤＣ／ＤＣコンバータデバイスを自動車または医療機器に使用することができる。本出願の様々な実施形態は、高効率、低ＥＭＩのＤＣ／ＤＣ電力変換を提供するために実現されてもよい。

「およそ」および「約」という用語は、いくつかの実施形態では目標値の±２０％以内、いくつかの実施形態では目標値の±１０％以内、いくつかの実施形態では目標値の±５％以内、またはいくつかの実施形態では目標値の±２％以内である。「およそ」および「約」という用語は、目標値を含むことができる。

１ 一次側
２ 二次側
１０ ドライバ
２０ 結合コンデンサ
３０ トランス一次側
４０ トランス
５０ トランス二次側
７０ 整流器
１００ ＤＣ／ＤＣコンバータ

Claims (18)

1. ＤＣ／ＤＣコンバータであって、
   第１および第２の端子を有する一次巻線と、
   絶縁バリアによって前記一次巻線から分離された二次巻線と、
   フルブリッジドライバと、
   前記フルブリッジドライバと前記一次巻線の前記第１の端子との間に結合された第１のコンデンサと、
   前記フルブリッジドライバと前記一次巻線の前記第２の端子との間に結合された第２のコンデンサと、
   を備え、
   前記二次巻線の一端子と、前記ＤＣ／ＤＣコンバータの出力電圧に比例した電圧との間に結合されたバイアス抵抗器をさらに備える、ＤＣ／ＤＣコンバータ。
2. 前記一次巻線および二次巻線が同一基板上に集積されている、請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記第１のコンデンサおよび前記第２のコンデンサは実質的に同じ容量値を有する、請求項１に記載のＤＣ／ＤＣコンバータ。
4. 前記フルブリッジドライバは、複数のスイッチを有するＨブリッジ回路であり、
   前記第１のコンデンサは、前記複数のスイッチのうちの第１のスイッチおよび第２のスイッチの共通ノードと、前記一次巻線の前記第１の端子との間に結合され、
   前記第２のコンデンサは、前記複数のスイッチのうちの第３のスイッチおよび第４のスイッチの共通ノードと、前記一次巻線の前記第２の端子との間に結合されている、請求項１に記載のＤＣ／ＤＣコンバータ。
5. 前記フルブリッジドライバはスイッチを備え、前記ＤＣ／ＤＣコンバータは前記スイッチと並列の並列コンデンサをさらに備える、請求項１に記載のＤＣ／ＤＣコンバータ。
6. 前記フルブリッジドライバに結合され、前記フルブリッジドライバのオフ状態から前記フルブリッジドライバのオン状態への遷移の間、アクティブになるように構成された電流注入回路をさらに備える、請求項１に記載のＤＣ／ＤＣコンバータ。
7. 前記二次巻線に結合されたフルブリッジ整流器と、前記二次巻線の第１の端子と第２の端子との間に結合された並列コンデンサとをさらに備える、請求項１に記載のＤＣ／ＤＣコンバータ。
8. 一次巻線と、二次巻線と、フルブリッジドライバとを備えるＤＣ／ＤＣコンバータを動作させる方法であって、前記二次巻線は、絶縁バリアによって前記一次巻線から分離され、前記方法は、
   前記一次巻線の第１の端子に結合された第１のコンデンサ、前記一次巻線、および前記一次巻線の第２の端子に結合された第２のコンデンサを通る直列電流経路を通って、前記フルブリッジドライバからの信号を駆動することを含み、
   前記二次巻線の一端子を前記ＤＣ／ＤＣコンバータの出力電圧に比例した電圧とバイアス抵抗器で結合することをさらに含む、方法。
9. 前記一次巻線および二次巻線が同一基板上に集積されている、請求項８に記載の方法。
10. 前記第１のコンデンサおよび前記第２のコンデンサは実質的に同じ容量値を有する、請求項８に記載の方法。
11. 前記フルブリッジドライバは、複数のスイッチを有するＨブリッジ回路であり、
    前記フルブリッジドライバの第１の電圧ノードは、前記複数のスイッチのうちの第１のスイッチおよび第２のスイッチの共通ノードであり、
    前記フルブリッジドライバの第２の電圧ノードは、前記複数のスイッチのうちの第３のスイッチおよび第４のスイッチの共通ノードである、請求項８に記載の方法。
12. 前記フルブリッジドライバはスイッチを備え、前記ＤＣ／ＤＣコンバータは前記スイッチと並列の並列コンデンサをさらに備える、請求項８に記載の方法。
13. 前記フルブリッジドライバのオフ状態から前記フルブリッジドライバのオン状態への遷移の間、前記一次巻線を通過する電流の量を変更するために、前記フルブリッジドライバに結合された電流注入回路を作動させることをさらに含む、請求項８に記載の方法。
14. 前記二次巻線に結合されたフルブリッジ整流器と、前記二次巻線の第１の端子と第２の端子との間に結合された並列コンデンサとをさらに備える、請求項８に記載の方法。
15. 共振型ＤＣ／ＤＣコンバータであって、
    半導体基板上に集積された一次巻線と二次巻線とを有するトランスであって、前記二次巻線は絶縁バリアによって前記一次巻線から分離されている、トランスと、
    直列コンデンサで前記一次巻線に容量結合されたフルブリッジドライバと、
    前記共振型ＤＣ／ＤＣコンバータの出力と前記フルブリッジドライバの入力との間に結合されたフィードバックループと、
    を備え、
    前記二次巻線の一端子と、前記共振型ＤＣ／ＤＣコンバータの出力電圧に比例した電圧との間に結合されたバイアス抵抗器をさらに備える、共振型ＤＣ／ＤＣコンバータ。
16. 前記直列コンデンサは第１の直列コンデンサであり、前記フルブリッジドライバは第２の直列コンデンサで前記一次巻線に容量結合されており、前記第２の直列コンデンサは前記第１の直列コンデンサと実質的に同じ容量値を有する、請求項１５に記載の共振型ＤＣ／ＤＣコンバータ。
17. 前記フルブリッジドライバは、複数のスイッチを有するＨブリッジ回路であり、
    前記第１の直列コンデンサは、前記複数のスイッチのうちの第１のスイッチおよび第２のスイッチの共通ノードと、前記一次巻線の第１の端子との間に結合され、
    前記第２の直列コンデンサは、前記複数のスイッチのうちの第３のスイッチおよび第４のスイッチの共通ノードと、前記一次巻線の第２の端子との間に結合されている、請求項１６に記載の共振型ＤＣ／ＤＣコンバータ。
18. 前記フィードバックループは、前記共振型ＤＣ／ＤＣコンバータの出力信号を表すパルス幅変調信号を生成するように構成されたパルス幅変調信号発生器を備える、請求項１７に記載の共振型ＤＣ／ＤＣコンバータ。

Images