JP6624245B1 - 電気光学装置用基板、電気光学装置、電子機器 - Google Patents

Abstract

【課題】個別基板の小型化を図ることが可能な電気光学装置用基板、これを用いた電気光学装置、電子機器を提供すること。【解決手段】複数の個別基板が配置された電気光学装置用基板において、第１個別基板の第１接続端子としての入力端子１０３Ｌに接続された第１接続配線８１１は、その一部が分割線としてのスクライブラインＳＬＹを横断して、第２個別基板のＹ方向に隣り合う２つの第２接続端子としての２つの入力端子１０３Ｒの間に配置され、入力端子１０３Ｒに接続された第２接続配線８１２は、その一部がスクライブラインＳＬＹを横断して、第１個別基板のＹ方向に隣り合う２つの入力端子１０３Ｌの間に配置され、Ｘ方向における入力端子１０３Ｌと入力端子１０３Ｒとの間の距離ｄ１は、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間または２つの入力端子１０３Ｒの間の距離ｄ２よりも短い。【選択図】図７

Description

本発明は、電気光学装置用基板、電気光学装置、電子機器に関する。

電気光学装置として、複数の画素ごとに、画素電極と、スイッチング素子としてのトランジスターとを備えたアクティブ駆動型の液晶装置が知られている。このような液晶装置において、複数の画素が配置された表示領域を囲む周辺領域に、画素を駆動するための周辺回路や検査回路が設けられている例も示されている。周辺回路や検査回路にもトランジスターが含まれており、液晶装置の製造工程において生ずる静電気によって、これらのトランジスターが損傷する不具合を低減するための工夫がなされている。

例えば、特許文献１には、素子基板における表示領域の縁と外縁との間の周辺領域の外縁側に配置された検査用端子と、周辺領域の表示領域側に配置された検査回路と、検査用端子と検査回路とを接続させる配線経路と、を備え、配線経路は、検査用端子から延びる第１配線部と、検査回路から延びる第２配線部とを含み、第２配線部の抵抗値は、第１配線部の抵抗値よりも大きい、電気光学装置が開示されている。

上記特許文献１の電気光学装置によれば、配線経路に静電気が侵入したとしても、第２配線部により検査回路を静電気から保護できるとしている。

また、上記特許文献１には、素子基板がマトリックス状に複数レイアウトされたマザー基板を切断して個々の素子基板を取り出す例が示されている。マザー基板において、隣り合う素子基板のうち一方の素子基板における配線経路は、仮想の切断線（スクライブライン）を横断して他方の素子基板に入ってから折り返され、再びスクライブラインを横断して一方の素子基板に戻ってから検査回路に接続されている。言い換えれば、スクライブラインに沿ってマザー基板を切断することにより、素子基板における検査用端子から延びる第１配線部と、検査回路から延びる第２配線部とが分断される例が示されている。

特開２０１７−７８７９３号公報

上記特許文献１のマザー基板における、検査用端子と検査回路とを接続させる配線経路の配置によれば、検査回路から延びる第２配線部の抵抗値を、検査用端子から延びる第１配線部の抵抗値よりも大きくする一例として、マザー基板の切断後における第１配線部の長さに比べて、第２配線部の長さが長くなるように、配線経路を配置している。したがって、スクライブラインから検査用端子までの距離、すなわち、素子基板の外縁から検査用端子までの距離をある程度確保する必要がある。ゆえに、静電気からの保護を考慮して検査回路や検査用端子およびこれらを接続する配線経路を配置すると、素子基板の外形を小さくすることが難しいと言う課題があった。言い換えれば、素子基板の外形をできるだけ小さくして、マザー基板における素子基板の取り個数を増やすことが難しいという課題があった。

本願の電気光学装置用基板は、画素回路と、画素回路の駆動に係る周辺回路とが設けられる個別基板が、第１の方向と第１の方向に交差する第２の方向とに複数配置される電気光学装置用基板であって、第１の方向に延在する仮想の分割線を挟んで、第２の方向に隣り合う第１個別基板と第２個別基板とを備え、第１個別基板は、周辺回路の入力信号または出力信号に係る複数の第１接続端子と、複数の第１接続端子ごとに接続された第１接続配線とを有し、第２個別基板は、周辺回路の入力信号または出力信号に係る複数の第２接続端子と、複数の第２接続端子ごとに接続された第２接続配線と、を有し、複数の第１接続端子と複数の第２接続端子とは、第２の方向に分割線を挟んで第１の方向に沿って配置され、第１接続配線は、その一部が分割線を横断して複数の第２接続端子のうちの第１の方向に隣り合う２つの第２接続端子の間に配置され、第２接続配線は、その一部が分割線を横断して複数の第１接続端子のうちの第１の方向に隣り合う２つの第１接続端子の間に配置されたことを特徴とする。

上記の電気光学装置用基板において、第２の方向における第１接続端子と第２接続端子との間の距離は、第１の方向に隣り合う２つの第１接続端子の間または２つの第２接続端子の間の距離よりも短いことを特徴とする。

上記の電気光学装置用基板において、個別基板ごとに周辺回路に接続される複数の外部接続用端子と、複数の外部接続用端子を電気的に接続させる第３接続配線と、を備え、第３接続配線の一部は、分割線を横断して第１の方向に隣り合う２つの第１接続端子の間に配置される第１の部分と、分割線を横断して第１の方向に隣り合う２つの第２接続端子の間に配置される第２の部分と、第１の部分及び第２の部分に繋がって分割線と平面視で重なる第３の部分とを有することが好ましい。

上記の電気光学装置用基板の基材上において、第１接続配線及び第２接続配線並びに第３接続配線は、同じ配線層に設けられていることが好ましい。

上記の電気光学装置用基板において、複数の第１接続端子と複数の第２接続端子とは、第２の方向に分割線を挟むと共に、第１の方向に互いにずれて配置されていることが好ましい。

上記の電気光学装置用基板の基材上において、第１接続配線及び第２接続配線は、複数の第１接続端子及び複数の第２接続端子が設けられた配線層よりも下層の配線層に設けられ、第１接続配線の一部は、第１接続端子の一辺部と重なって配置され、第２接続配線の一部は、第２接続端子の一辺部と重なって配置されていることが好ましい。

本願の電気光学装置は、上記に記載の電気光学装置用基板を分割して得られた個別基板と、個別基板に対向して配置される対向基板と、個別基板と対向基板との間に設けられた電気光学素子と、を備えたことを特徴とする。

本願の電気光学装置は、基材上に画素回路と、画素回路の駆動に係る周辺回路とが設けられた素子基板を備え、素子基板は、周辺回路の入力信号または出力信号に係る複数の第１接続端子と、複数の第１接続端子ごとに接続された第１接続配線とを有し、複数の第１接続端子は、基材の第１の方向に沿った辺部側に配置され、第１接続配線は、その一部が第１の方向に隣り合う第１接続端子の間において、第１の方向と交差する第２の方向に配置され、第２の方向における第１接続端子の中心から基材の端部までの距離は、第１の方向における隣り合う第１接続端子の中心間の距離よりも短いことを特徴とする。

本願の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。

第１実施形態の液晶装置の構成を示す概略平面図。 図１のＨ−Ｈ’線に沿った第１実施形態の液晶装置の構造を示す概略断面図。 第１実施形態の液晶装置の電気的な構成を示す回路ブロック図。 第１実施形態の液晶装置の画素の等価回路図。 電気光学装置用基板としてのマザー基板を示す概略平面図。 マザー基板における第３接続配線の電気的な配置を示す概略平面図。 検査用端子及び接続配線の配置を示す拡大平面図。 図７のＡ−Ａ’線に沿った検査用端子と接続配線の配線構造を示す概略断面図。 図７のＢ−Ｂ’線に沿った検査用端子と接続配線の配線構造を示す概略断面図。 第２実施形態の検査用端子及び接続配線の配置を示す概略平面図。 第３実施形態の検査用端子及び接続配線の配置を示す概略平面図。 第４実施形態の電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、説明する部分が認識可能な程度の大きさとなるように、適宜拡大または縮小して表示している。

（第１実施形態）
＜電気光学装置＞
本実施形態の電気光学装置について、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（プロジェクター）の光変調手段（ライトバルブ）として好適に用いることができる小型なディスプレイである。

まず、本実施形態の電気光学装置として液晶装置の基本的な構成について、図１及び図２を参照して説明する。図１は第１実施形態の液晶装置の構成を示す概略平面図、図２は図１のＨ−Ｈ’線に沿った第１実施形態の液晶装置の構造を示す概略断面図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された電気光学素子としての液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール部４０を介して接着され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０が構成されている。シール部４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール部４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール部４０の内側には、同じく額縁状に見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属化合物などからなり、見切り部２１の内側が複数の画素Ｐを有する表示領域Ｅ０となっている。なお、表示領域Ｅ０は、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、表示領域Ｅ０において複数の画素Ｐをそれぞれ平面的に区分する遮光部が設けられている。

本実施形態では、表示領域Ｅ０の縁から素子基板１０の外縁までの周辺領域を次のように区分して呼ぶこととする。表示領域Ｅ０を囲むように見切り部２１が設けられた領域を第１周辺領域Ｅ１とし、第１周辺領域Ｅ１よりも外側でシール部４０が設けられた領域を第２周辺領域Ｅ２とし、第２周辺領域Ｅ２よりも外側であって素子基板１０の外縁に至る領域を第３周辺領域Ｅ３とする。

対向基板２０から外側にはみ出した素子基板１０の一辺部には、複数の外部接続用端子１０４が配列している。複数の外部接続用端子１０４が配列した部分を端子部１０ａと呼ぶ。第１周辺領域Ｅ１において、素子基板１０の端子部１０ａに沿ったシール部４０と表示領域Ｅ０との間にデマルチプレクサ回路７０が設けられている。また、端子部１０ａに対向する他の一辺部に沿ったシール部４０と表示領域Ｅ０との間に検査回路１３０が設けられている。さらに、端子部１０ａと直交し互いに対向する他の二辺部に沿ったシール部４０と表示領域Ｅ０との間に走査線駆動回路１０２が設けられている。デマルチプレクサ回路７０、走査線駆動回路１０２、検査回路１３０を総称して周辺回路と呼ぶ。

第３周辺領域Ｅ３において、これらデマルチプレクサ回路７０、走査線駆動回路１０２に繋がる接続配線１０７は、端子部１０ａに配列した複数の外部接続用端子１０４に接続されている。また、検査回路１３０に繋がる接続配線１０８は、端子部１０ａと直交し互いに対向する他の二辺部に配列した検査用端子１０３に接続されている。複数の検査用端子１０３及びこれに繋がる接続配線１０８などの詳しい構成については後述する。

以降、端子部１０ａに沿った方向をＸ方向とし、端子部１０ａと直交し互いに対向する他の二辺部に沿った方向をＹ方向として説明する。また、Ｘ方向及びＹ方向により規定される平面と直交する方向をＺ方向とする。さらに、Ｚ方向に沿って対向基板２０側から見ることを平面的あるいは平面視とする。以降の図におけるＸ方向、Ｙ方向、Ｚ方向は、図１および図２のＸ方向、Ｙ方向、Ｚ方向とそれぞれ一致した方向であるとする。

図２に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（Thin Film Transistor、以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。素子基板１０は、基材１０ｓと、基材１０ｓ上に設けられた、画素電極１５、ＴＦＴ３０、信号配線、配向膜などを含むものである。

対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。対向基板２０は、基材２０ｓと、基材２０ｓ上に設けられた、見切り部２１、平坦化層２２、共通電極２３、配向膜２４などを含むものである。

見切り部２１は、図１に示すように平面的にデマルチプレクサ回路７０、走査線駆動回路１０２、検査回路１３０と重なる位置において額縁状に設けられている。これにより、見切り部２１は、対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅ０に入射しないように遮蔽して、表示領域Ｅ０の表示における高いコントラストを確保している。

平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）膜などの透明導電膜からなり、平坦化層２２を覆うように設けられている。共通電極２３は、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６と、素子基板１０側の接続配線１０７とを介して外部接続用端子１０４に電気的に接続している。

画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、正の誘電異方性を有する液晶分子を略水平配向させる配向処置が施された例えばポリイミドなどの有機配向膜や、負の誘電異方性を有する液晶分子を略垂直配向させる、気相成長法を用いて成膜されたＳｉＯｘ（酸化シリコン）などの無機配向膜が挙げられる。

このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。なお、本実施形態ではノーマリーブラックモードが採用されている。

次に、本実施形態に係る液晶装置１００の電気的な構成について、図３及び図４を参照して説明する。図３は第１実施形態の液晶装置の電気的な構成を示す回路ブロック図、図４は第１実施形態の液晶装置の画素の等価回路図である。

図３に示すように、液晶装置１００は、素子基板１０に、デマルチプレクサ回路７０、走査線駆動回路１０２及び検査回路１３０を備えている。素子基板１０の複数の外部接続用端子１０４のうち画像信号端子１０４ｖに外部回路としての画像信号供給回路４００が電気的に接続されている。

素子基板１０の表示領域Ｅ０には、例えば、１０８８本の走査線３が行方向（すなわち、Ｘ方向）に延在するように設けられている。また、８本ごとにグループ化された１９８４（＝２４８×８）本のデータ線６が、列方向（すなわち、Ｙ方向）に延在するように設けられている。走査線３とデータ線６とは互いに電気的な絶縁を保つように、設けられている。なお、走査線３の本数は１０８８本に限定されるものではなく、データ線６の本数もまた１９８４本に限定されるものではない。１グループを構成するデータ線６の数は、本実施形態では「８」としたが、「２」以上であればよく、例えば「１０」としてもよい。

画素Ｐは、１０８８本の走査線３と１９８４本のデータ線６との交差に対応して、それぞれ配列されている。したがって、本実施形態では、画素Ｐは、縦１０８８行×横１９８４列で、所定の画素ピッチでマトリックス状に配列されている。

図４に示すように、画素Ｐは、画素スイッチング用のＴＦＴ３０と、画素電極１５と、蓄積容量１６とを備える。

ＴＦＴ３０は、ソースがデータ線６に電気的に接続され、ゲートが走査線３に電気的に接続され、ドレインが画素電極１５に電気的に接続されている。蓄積容量１６は、ＴＦＴ３０のドレインと容量線７との間に接続されている。ＴＦＴ３０は、走査線駆動回路１０２から供給される走査信号によってオンオフ（ＯＮ−ＯＦＦ）が切り換えられる。

画素Ｐにおいて、データ線６及び画素電極１５を介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号は、共通電極２３との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１００からは画像信号に応じたコントラストをもつ光が射出される。

蓄積容量１６は、保持された画像信号がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に付加されている。

以上のような画素Ｐが、表示領域Ｅ０にマトリックス状に配列され、アクティブマトリックス駆動が可能となっている。

図３に戻り、本実施形態では、１グループを構成する８本のデータ線６を区別するために、右から順にそれぞれａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ系列と呼ぶ場合がある。詳細には、ａ系列とは１、９、１７、・・・、１９７７列目のデータ線６であり、ｂ系列とは２、１０、１８、・・・、１９７８列目のデータ線６であり、ｃ系列とは３、１１、１９、・・・、１９７９列目のデータ線６であり、ｄ系列とは４、１２、２０、・・・、１９８０列目のデータ線６であり、ｅ系列とは５、１３、２１、・・・、１９８１列目のデータ線６であり、ｆ系列とは６、１４、２２、・・・、１９８２列目のデータ線６であり、ｇ系列とは７、１５、２３、・・・、１９８３列目のデータ線６であり、ｈ系列とは８、１６、２４、・・・、１９８４列目のデータ線６である。

走査線駆動回路１０２は、シフトレジスターを有しており、１、２、３、・・・、１０８８行目の走査線３に、走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇ１０８８を供給する。詳細には、走査線駆動回路１０２は、１フレームの期間にわたって１、２、３、・・・、１０８８行目の走査線３を順番に選択するとともに、選択された走査線３への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線３への走査信号を非選択電圧に相当するＬレベルとする。

画像信号供給回路４００は、素子基板１０とは別体構成であり、表示動作の際には、画像信号端子１０４ｖを介して素子基板１０と接続される。画像信号供給回路４００は、走査線駆動回路１０２によって選択された走査線３と、各グループに属する８本のデータ線６のうち、デマルチプレクサ回路７０によって選ばれるデータ線６とに対応する画素電極１５に対し、当該画素電極１５が含まれる画素Ｐの階調に応じた電圧の画像信号を出力する。画像信号供給回路４００から画像信号端子１０４ｖに供給された画像信号は、接続配線１０７（図１参照）に含まれる画像信号線３００を介してデマルチプレクサ回路７０へ供給される。

一方、検査時においては、画像信号端子１０４ｖには、画像信号供給回路４００の代わりに、検査用画像信号供給回路（不図示）が接続されて、検査動作に合わせた検査用の画像信号が供給される。

なお、本実施形態では、上述したように、データ線６の本数は「１９８４」であり、これらが８本ごとにグループ化されているので、画像信号端子１０４ｖの個数は「２４８」である。

デマルチプレクサ回路７０は、データ線６ごとに設けられたトランジスター７１を含んで構成されている。トランジスター７１は、例えばｎチャネル型であり、各ドレインはデータ線６の一端に電気的に接続されている。同一グループに属するデータ線６に対応する８個のトランジスター７１のソースは、当該グループに対応する画像信号線３００と電気的に共通接続されている。

すなわち、ｍ番目（但し、ｍは、１以上２４８以下の整数であって、図３では右側から数える）のデータ線６のグループは、ａ系列の（８ｍ−７）列目、ｂ系列の（８ｍ−６）列目、ｃ系列の（８ｍ−５）列目、ｄ系列の（８ｍ−４）列目、ｅ系列の（８ｍ−３）列目、ｆ系列の（８ｍ−２）列目、ｇ系列の（８ｍ−１）列目及びｈ系列の（８ｍ）列目のデータ線６から構成される。したがって、これら８系列のデータ線６のグループに対応するトランジスター７１のソースは電気的に共通接続されて、画像信号ＶＩＤ（ｍ）が供給される。（８ｍ−７）列目のデータ線６に対応するトランジスター７１のゲートには、制御信号線７００を介して制御信号ＳＥＬ１が供給される。同様に（８ｍ−６）列目、（８ｍ−５）列目、（８ｍ−４）列目、（８ｍ−３）列目、（８ｍ−２）列目、（８ｍ−１）列目及び（８ｍ）列目のデータ線６に対応するトランジスター７１のゲートには、接続配線１０７（図１参照）に含まれる制御信号線７００を介して制御信号ＳＥＬ２〜ＳＥＬ８が供給される。制御信号ＳＥＬ１〜ＳＥＬ８は、図示しない外部回路としてのタイミング制御回路から外部接続用端子１０４のうち制御信号端子１０４ｓを介して制御信号線７００に供給される。

図３に示すように、検査回路１３０は、制御回路１３２、及びデータ線６ごとに設けられたトランジスターであるＴＦＴ１３４を含んで構成されている。

制御回路１３２は、シフトレジスターを含んで構成されている。制御回路１３２には、検査時において、入力信号としての、転送開始パルスＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＢ、転送方向制御信号ＤＩＲＸ、及び電源としての基準電位ＶＳＳ、電源電位ＶＤＤが、外部に設けられた検査制御回路（図示省略）から検査用端子１０３（図１参照）のうち入力端子１０３ｉ、及び接続配線１０８（図１参照）に含まれる検査用信号線８１０を介して供給される。制御回路１３２は、検査時において、転送開始パルスＤＸを、転送方向制御信号ＤＩＲＸ並びにクロック信号ＣＬＸ及び反転クロック信号ＣＬＸＢに従って順次シフトして、転送パルスＸ１、Ｘ２、・・・、Ｘ２４８を後述するＴＦＴ１３４の各グループに対応して出力する。本実施形態では、検査用端子１０３のうちの入力端子１０３ｉは、Ｘ方向において制御回路１３２の両側に設けられている。

ＴＦＴ１３４は、例えばｎチャネル型であり、各ソースは、データ線６の他端（すなわち、データ線６におけるデマルチプレクサ回路７０が電気的に接続された一端とは反対側である他端）に電気的に接続されている。同一グループに属するデータ線６に対応する８個のＴＦＴ１３４のゲートは電気的に共通接続されており、制御回路１３２から当該グループに対応する転送パルスＸｍが供給される。

すなわち、ｍ番目のグループを構成する（８ｍ−７）列目、（８ｍ−６）列目、（８ｍ−５）列目、（８ｍ−４）列目、（８ｍ−３）列目、（８ｍ−２）列目、（８ｍ−１）列目及び（８ｍ）列目のデータ線６に対応するＴＦＴ１３４のゲートには、制御回路１３２による転送パルスＸｍが共通に供給される。

１番目から２４８番目までのデータ線６のグループにおいて、ａ系列のデータ線６に対応するＴＦＴ１３４のドレインは、グループを構成するデータ線６の数と同じ本数である８本の検査用信号線８２０のうち、検査信号ＣＸ１として読み出す検査用信号線８２０に電気的に共通接続されている。同様に、各グループにおいて、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ及びｈ系列のデータ線６に対応するＴＦＴ１３４のドレインは、８本の検査用信号線８２０のうち、検査信号ＣＸ２、ＣＸ３、ＣＸ４、ＣＸ５、ＣＸ６、ＣＸ７及びＣＸ８として読み出す検査用信号線８２０に電気的に共通接続されている。検査用信号線８２０は、接続配線１０８（図１参照）に含まれ、検査用端子１０３（図１参照）のうち出力端子１０３ｏに電気的に接続されている。Ｘ方向において右側に設けられた出力端子１０３ｏから検査信号ＣＸ１〜ＣＸ４を取り出すことができ、Ｘ方向において左側に設けられた出力端子１０３ｏから検査信号ＣＸ５〜ＣＸ８を取り出すことができる構成となっている。

上述した検査回路１３０によって、検査時には、例えば、データ線６のグループごとに制御回路１３２から転送パルスＸ１、Ｘ２、・・・、Ｘ２４８を出力して、各グループに対応するＴＦＴ１３４をオン状態とすることで、予め所定電圧の検査用の画像信号が供給されたデータ線６の電位を、８本の検査用信号線８２０を介して出力端子１０３ｏに出力させる。そして、８本の検査用信号線８２０に電気的に接続された外部の判定手段によって８本の検査用信号線８２０が所定の電位であるか否かを判定することで、デマルチプレクサ回路７０や各データ線６の機能における良否を判定する検査が行われる。なお、このような検査は、後述するマザー基板上において素子基板１０における各種の構成要素が形成された状態で行われる。つまり、マザー基板から素子基板１０を取り出す、すなわち液晶パネル１１０を取り出す前に検査を行うので、効率的に検査を行うことができる。

検査用端子１０３（図１参照）のうち検査用端子１０３ｙは、検査時において、走査線駆動回路１０２から出力される検査用の出力信号を、検査信号ＹＥＰとして読み出すための出力端子であり、接続配線１０８（図１参照）に含まれる検査用信号線８８０を介して走査線駆動回路１０２（より具体的には、走査線駆動回路１０２のシフトレジスターの最終段の出力線）と電気的に接続されている。検査時において、検査用端子１０３ｙをプローブすることで、走査線駆動回路１０２を検査することができる。検査信号ＹＥＰは、走査信号の走査方向に対応して、右側（Ｒ）の走査線駆動回路１０２のシフトレジスターの最終段の出力線から出力される検査信号ＹＥＰＲと、左側（Ｌ）の走査線駆動回路１０２のシフトレジスターの最終段の出力線から出力される検査信号ＹＥＰＬとが存在する。

ここで、上述のように構成された液晶装置１００の動作について、図３を参照して説明する。

走査線駆動回路１０２は、ある１フレーム（第ｎフレーム）の期間にわたって走査信号Ｇ１、Ｇ２、・・・、Ｇ１０８８を１水平期間ごとに順次排他的にＨレベル（即ち、選択電圧）とする。

ここで、１水平期間では、タイミング制御回路から供給される制御信号ＳＥＬ１、ＳＥＬ２、・・・、ＳＥＬ８は、この順番で排他的にＨレベルとなり、この供給に合わせて画像信号供給回路４００は、画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を供給する。

詳細には、画像信号供給回路４００は、ｉ行目の走査信号ＧｉがＨレベルとなる期間において、制御信号ＳＥＬ１がＨレベルとなったとき、ｉ行目の走査線３とａ系列のデータ線６との交差に対応する画素Ｐの階調に応じた電圧だけ共通電極電位ＬＣＣＯＭに対して高位または低位の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。この際、制御信号ＳＥＬ１だけがＨレベルであるので、ａ系列のデータ線６が選択される（すなわち、ａ系列のデータ線６に対応するトランジスター７１だけがオンする）結果、画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８は、それぞれａ系列（１、９、１７、・・・、１９７７列目）のデータ線６に供給される。一方、走査信号ＧｉがＨレベルであると、ｉ行目に位置する画素Ｐのすべてにおいて、画素スイッチング用のＴＦＴ３０がオン（導通）状態となるので、ａ系列のデータ線６に供給された画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８は、それぞれｉ行１列、ｉ行９列、ｉ行１７列、・・・、ｉ行１９７７列の画素電極１５に印加されることになる。

次に、画像信号供給回路４００は、制御信号ＳＥＬ２がＨレベルとなったとき、今度はｉ行目の走査線３とｂ系列のデータ線６との交差に対応する画素Ｐの階調に応じた電圧の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。この際、制御信号ＳＥＬ２だけがＨレベルであるため、ｂ系列のデータ線６が選択される結果、画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８は、それぞれｂ系列（２、１０、１８、・・・、１９７８列目）のデータ線６に供給されて、それぞれｉ行２列、ｉ行１０列、ｉ行１８列、・・・、ｉ行１９７８列の画素電極１５に印加されることになる。

同様に、画像信号供給回路４００は、ｉ行目の走査信号ＧｉがＨレベルとなる期間において、制御信号ＳＥＬ３がＨレベルとなったときには、ｉ行目の走査線３とｃ系列のデータ線６との交差に対応する画素Ｐの階調に応じた電圧の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、それぞれ１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。同様に、制御信号ＳＥＬ４がＨレベルとなったときには、ｉ行目の走査線３とｄ系列のデータ線６との交差に対応する画素Ｐ、制御信号ＳＥＬ５がＨレベルとなったときには、ｉ行目の走査線３とｅ系列のデータ線６との交差に対応する画素Ｐ、制御信号ＳＥＬ６がＨレベルとなったときには、ｉ行目の走査線３とｆ系列のデータ線６との交差に対応する画素Ｐ、制御信号ＳＥＬ７がＨレベルとなったときには、ｉ行目の走査線３とｇ系列のデータ線６との交差に対応する画素Ｐ、制御信号ＳＥＬ８がＨレベルとなったときには、ｉ行目の走査線３とｈ系列のデータ線６との交差に対応する画素Ｐ、の階調に応じた電圧の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、それぞれ１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。これにより、ｉ行目の各画素Ｐの階調に応じた画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８が、ｃ系列（３、１１、１９、・・・、１９７９列目）のデータ線６に供給されて、それぞれｉ行３列、ｉ行１１列、ｉ行１９列、・・・、ｉ行１９７９列の画素電極１５に印加される。同様にして、引き続き、ｄ系列（４、１２、２０、・・・、１９８０列目）のデータ線６に画像信号が供給されて、それぞれｉ行４列、ｉ行１２列、ｉ行２０列、・・・、ｉ行１９８０列の画素電極１５に印加される。引き続き、ｅ系列（５、１３、２１、・・・、１９８１列目）のデータ線６に画像信号が供給されて、それぞれｉ行５列、ｉ行１３列、ｉ行２１列、・・・、ｉ行１９８１列の画素電極１５に印加される。引き続き、ｆ系列（６、１４、２２、・・・、１９８２列目）のデータ線６に画像信号が供給されて、それぞれｉ行６列、ｉ行１４列、ｉ行２２列、・・・、ｉ行１９８２列の画素電極１５に印加される。引き続き、ｇ系列（７、１５、２３、・・・、１９８３列目）のデータ線６に画像信号が供給されて、それぞれｉ行７列、ｉ行１５列、ｉ行２３列、・・・、ｉ行１９８３列の画素電極１５に印加される。引き続き、ｈ系列（８、１６、２４、・・・、１９８４列目）のデータ線６に画像信号が供給されて、それぞれｉ行８列、ｉ行１６列、ｉ行２４列、・・・、ｉ行１９８４列の画素電極１５に印加される。

これにより、ｉ行目の画素Ｐに対して、階調に応じた画像信号の電圧を書き込む動作が完了する。なお、画素電極１５に印加された電圧は、走査信号ＧｉがＬレベルになっても、液晶容量によって次の第（ｎ＋１）フレームの書き込みまで保持されることになる。

＜電気光学装置用基板＞
次に、液晶パネル１１０を製造する際に用いられる電気光学装置用基板について図５を参照して説明する。図５は電気光学装置用基板としてのマザー基板を示す概略平面図である。

図５に示すように、電気光学装置用基板としてのマザー基板Ｗは、例えば、基材として透明な石英基板が用いられたものであって、ウェハー状となっている。液晶パネル１１０の素子基板１０は、マザー基板Ｗを用いて製造される。素子基板１０は、ウェハー状のマザー基板Ｗの一部を切り欠いたオリフラを基準として、マザー基板ＷにおいてＸ方向とＹ方向とに複数面付け（設計上レイアウト）されている。具体的には、マザー基板Ｗを用いて素子基板１０の各構成を形成した後に、個々の素子基板１０に対して対向基板２０を対向配置し、素子基板１０と対向基板２０との間のシール部４０で囲まれた領域に液晶を充填して、素子基板１０と対向基板２０とを貼り合わせる。その後に、マザー基板Ｗを切断して個々の液晶パネル１１０を取り出す。

マザー基板Ｗにレイアウトされた素子基板１０は、本発明における個別基板の一例である。本実施形態では、個別基板である素子基板１０をチップ（Ｃｈｉｐ）と呼ぶ。マザー基板Ｗにおけるチップの平面的な位置に応じてチップ番号が与えられる。例えば、図５に示すように、図中の左上に位置する素子基板１０を基準としてチップ番号「Ｃ１１」を付与する。チップＣ１１に対して、Ｙ方向に隣り合う素子基板１０はチップ番号が「Ｃ１２」となり、チップＣ１２と呼ばれる。チップＣ１１に対して、Ｘ方向に隣り合う素子基板１０はチップ番号が「Ｃ２１」となり、チップＣ２１と呼ばれる。チップＣ２１に対して、Ｙ方向に隣り合う素子基板１０はチップ番号が「Ｃ２２」となり、チップＣ２２と呼ばれる。つまり、Ｘ方向とＹ方向とにマトリックス状に配置された素子基板１０（チップ）は、Ｘ方向における列番号とＹ方向における行番号とによりチップ番号が与えられる。Ｘ方向において隣り合って配置された、例えばチップＣ１１が本発明の第１個別基板の一例であり、チップＣ２１が本発明の第２個別基板の一例である。

マザー基板Ｗに面付けされた複数の素子基板１０（チップ）の検査は、前述したように、素子基板１０の第３周辺領域Ｅ３に設けられた検査用端子１０３を利用してチップごとに行うことができる。なお、複数のチップを１つの検査単位として、検査単位ごとに検査を行ってもよい。

これらの複数のチップ間において、Ｘ方向に延在する仮想のスクライブラインＳＬＸと、Ｙ方向に延在する仮想のスクライブラインＳＬＹとが存在する。スクライブラインＳＬＸ，ＳＬＹに沿ってマザー基板Ｗを切断することにより、個々の素子基板１０をマザー基板Ｗから取り出す。つまり、スクライブラインＳＬＸ，ＳＬＹは、組立後の液晶パネル１１０を取り出すことができる設計上の分割線である。スクライブラインＳＬＸ，ＳＬＹは、マザー基板Ｗに配置されていない仮想のラインであって、実際にはスクライブラインＳＬＸ，ＳＬＹの位置を特定可能なマーク類（図示省略）が個々の素子基板１０に対応してマザー基板Ｗに形成されている。なお、マザー基板Ｗの切断方法としては、ダイシング法や、スジ入れスクライブ法、レーザーカット法などが挙げられる。本実施形態では、加工精度を考慮してダイシング法を用いている。

＜第３接続配線＞
次に、複数の外部接続用端子１０４を電気的に接続させる第３接続配線について、図６を参照して説明する。図６はマザー基板における第３接続配線の電気的な配置を示す概略平面図である。本実施形態では、本発明の第３接続配線の一例をガードラインと呼ぶ。

図６に示すように、マザー基板Ｗには、例えば、Ｘ方向とＹ方向とに配置された４つの素子基板１０、すなわちチップＣ１１，Ｃ１２，Ｃ２１，Ｃ２２をそれぞれ取り囲むように、第３接続配線としてのガードライン１０９が配置されている。ガードライン１０９はマザー基板Ｗに所謂格子状に配置されており、チップ間においてＸ方向に延在するガードライン１０９と複数の外部接続用端子１０４のそれぞれとが電気的に接続されている。

ガードライン１０９は、外部接続用端子１０４に接続された接続配線やトランジスターなどが静電気によって損傷あるいは破壊されることを防ぐ目的で配置されたものである。静電気が外部接続用端子１０４に入ったとしても、静電気はより抵抗が小さいガードライン１０９側に逃げてゆく。ガードライン１０９は、図５に示したマザー基板Ｗ上において、平面視で基本的にスクライブラインＳＬＸ，ＳＬＹと重なるように配置されている。また、Ｘ方向に隣り合うチップの複数の検査用端子１０３は、Ｙ方向に延在するガードライン１０９を挟んで配置されている。つまり、スクライブラインＳＬＸ，ＳＬＹに沿ってマザー基板Ｗを切断すれば、ガードライン１０９が切断（ダイシング）されて、ガードライン１０９と外部接続用端子１０４とが切り離される。また、詳しくは後述するが、検査用端子１０３に繋がる接続配線も切断（ダイシング）されて、その一部が除かれる。

なお、図６では、検査用端子１０３における入力端子１０３ｉと出力端子１０３ｏの数を正確に記載していないが、出力端子１０３ｏの中に、走査線駆動回路１０２から検査信号ＹＥＰが出力される検査用端子１０３ｙが含まれる（図３参照）。

＜検査用端子と接続配線の配置＞
次に、検査用端子１０３と、検査用端子１０３に接続される接続配線との平面的な配置について、図７を参照して説明する。図７は検査用端子及び接続配線の配置を示す拡大平面図である。なお、図７は、マザー基板Ｗにおいて、Ｘ方向に隣り合う素子基板１０（チップ）における、複数の検査用端子１０３のうち入力端子１０３ｉに係る配置を示すものである（例えば、図６の第１個別基板としてのチップＣ１１と、第２個別基板としてのチップＣ２１とにおける入力端子１０３ｉの配置を示す）。Ｙ方向に延在するスクライブラインＳＬＹを挟んで向かい合う２つの入力端子１０３ｉのうち、スクライブラインＳＬＹに対してＸ方向の左側に位置する入力端子１０３ｉを入力端子１０３Ｌと呼び、スクライブラインＳＬＹに対してＸ方向の右側に位置する入力端子１０３ｉを入力端子１０３Ｒと呼んで識別する。

本実施形態では、入力端子１０３Ｌが本発明の第１接続端子の一例であり、入力端子１０３Ｌに電気的に繋がる接続配線が、本発明の第１接続配線の一例である。また、入力端子１０３Ｒが本発明の第２接続端子の一例であり、入力端子１０３Ｒに電気的に繋がる接続配線が、本発明の第２接続配線の一例である。また、上述したように、ガードライン１０９が本発明の第３接続配線の一例である。また、Ｙ方向が本発明の第１の方向の一例であり、Ｘ方向が本発明の第２の方向の一例である。

図７に示すように、本実施形態の入力端子１０３Ｌ及び入力端子１０３Ｒは、平面視で正方形である。入力端子１０３Ｌ，１０３Ｒの一辺の長さは、例えば、１５０μｍ（マイクロメートル）である。スクライブラインＳＬＹに対して、Ｘ方向の左側に、複数の入力端子１０３Ｌが間隔を置いて並んでいる。同様に、スクライブラインＳＬＹに対して、Ｘ方向の右側に、複数の入力端子１０３Ｒが間隔を置いて並んでいる。入力端子１０３Ｌと入力端子１０３Ｒとは、スクライブラインＳＬＹを挟んでＸ方向に対向配置されている。

第３接続配線としてのガードライン１０９は、基本的にスクライブラインＳＬＹに沿って配置されている。詳しくは、ガードライン１０９は、スクライブラインＳＬＹに沿ってＹ方向に延在する部分と、該Ｙ方向に延在する部分から左側に外れて屈曲してから戻る第１の部分１０９Ｌと、該Ｙ方向に延在する部分から右側に外れて屈曲してから戻る第２の部分１０９Ｒと、を有している。第１の部分１０９Ｌと第２の部分１０９Ｒとは、それぞれ屈曲した後に繋がっている。

ガードライン１０９の第１の部分１０９Ｌは、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間に配置されている。ガードライン１０９の第２の部分１０９Ｒは、Ｙ方向に隣り合う２つの入力端子１０３Ｒの間に配置されている。ガードライン１０９のうちスクライブラインＳＬＹと重なってＹ方向に延在する部分を以降、第３の部分１０９ａと呼ぶ。

ガードライン１０９の第３の部分１０９ａの線幅は、例えば、３０μｍである。本実施形態では、スクライブラインＳＬＹに沿ってダイシングすることによりマザー基板Ｗが切断されるので、切断によって、マザー基板Ｗからガードライン１０９のうちスクライブラインＳＬＹと重なってＹ方向に延在する第３の部分１０９ａが除去される構成となっている。なお、図７には示していないが、このような構成は、ガードライン１０９のＸ方向に延在する部分も同様であって、切断によって、マザー基板Ｗからガードライン１０９のうちスクライブラインＳＬＸと重なってＸ方向に延在する部分が除去される構成となっている。

Ｙ方向に隣り合う２つの入力端子１０３Ｌのうち下側の入力端子１０３Ｌに電気的に接続された第１接続配線８１１は、その一部が分割線としてのスクライブラインＳＬＹを横断してＹ方向に隣り合う２つの入力端子１０３Ｒの間に配置されている。Ｙ方向に隣り合う２つの入力端子１０３Ｒのうち上側の入力端子１０３Ｒに電気的に接続された第２接続配線８１２は、その一部がスクライブラインＳＬＹを横断してＹ方向に隣り合う２つの入力端子１０３Ｌの間に配置されている。

より具体的には、第１接続配線８１１は、入力端子１０３Ｌの右上隅の角部に設けられたコンタクトホール８１５からＹ方向に隣り合う入力端子１０３Ｌ側（上側）に一旦延びた後に、Ｘ方向の右側に延びてスクライブラインＳＬＹを横断する。そして、ガードライン１０９の屈曲した第２の部分１０９Ｒの内側に延びて同様に屈曲して、入力端子１０３Ｌ側（左側）に戻るように配置されている。入力端子１０３Ｌ側（左側）に戻った第１接続配線８１１は、コンタクトホール８１７を介して前述した検査用信号線８１０に接続されている。

第２接続配線８１２は、入力端子１０３Ｒの左下隅の角部に設けられたコンタクトホール８１６からＹ方向に隣り合う入力端子１０３Ｒ側（下側）に一旦延びた後に、Ｘ方向の左側に延びてスクライブラインＳＬＹを横断する。そして、ガードライン１０９の屈曲した第１の部分１０９Ｌの内側に延びて同様に屈曲して、入力端子１０３Ｒ側（右側）に戻るように配置されている。入力端子１０３Ｒ側（右側）に戻った第２接続配線８１２は、コンタクトホール８１８を介して前述した検査用信号線８１０に接続されている。

Ｙ方向において隣り合う２つの入力端子１０３Ｌの間には、第１接続配線８１１、ガードライン１０９の屈曲した第１の部分１０９Ｌ、第２接続配線８１２の屈曲した部分が配置されている。
Ｙ方向において隣り合う２つの入力端子１０３Ｒの間には、第２接続配線８１２、ガードライン１０９の屈曲した第２の部分１０９Ｒ、第１接続配線８１１の屈曲した部分が配置されている。

第１接続配線８１１及び第２接続配線８１２の線幅は、例えば、５μｍである。ガードライン１０９におけるスクライブラインＳＬＹに沿った第３の部分１０９ａの線幅は、例えば３０μｍであり、屈曲した第１の部分１０９Ｌ及び第２の部分１０９Ｒの線幅は、例えば２０μｍである。Ｘ方向における入力端子１０３Ｌと入力端子１０３Ｒとの間の距離ｄ１は、例えば、５０μｍであり、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間または２つの入力端子１０３Ｒの間の距離ｄ２は、例えば、１２０μｍである。すなわち、Ｘ方向における入力端子１０３Ｌと入力端子１０３Ｒとの間の距離ｄ１は、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間または２つの入力端子１０３Ｒの間の距離ｄ２よりも短い。本実施形態では、入力端子１０３Ｌ，１０３Ｒは一辺が１５０μｍの正方形であることから、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間または２つの入力端子１０３Ｒの間の距離ｄ２は、入力端子１０３Ｌ，１０３Ｒの一辺の長さよりも短い。Ｙ方向における入力端子１０３Ｌ，１０３Ｒの配置ピッチは、この場合、２７０μｍである。

＜検査用端子と接続配線の配線構造＞
次に、検査用端子１０３と、検査用端子１０３に接続される接続配線の配線構造について、図８及び図９を参照して説明する。図８は図７のＡ−Ａ’線に沿った検査用端子と接続配線の配線構造を示す概略断面図、図９は図７のＢ−Ｂ’線に沿った検査用端子と接続配線の配線構造を示す概略断面図である。なお、図７のＡ−Ａ’線は、Ｘ方向にガードライン１０９を挟んで対向する検査用端子１０３である入力端子１０３Ｌと入力端子１０３Ｒとを横断する線分である。図７のＢ−Ｂ’線は、検査用端子１０３である入力端子１０３Ｒから延びる第２接続配線８１２に沿った線分である。

図８に示すように、基材１０ｓ上には、まず、第１絶縁膜１１が形成される。第１絶縁膜１１は、意図的に不純物が導入されていない、例えば酸化シリコン膜（None−doped Silicate Glass；ＮＳＧ膜）や窒化シリコン膜（Ｓｉ_xＮ_y膜）を用いて形成される。第１絶縁膜１１の形成方法としては、モノシラン（ＳｉＨ₄）、２塩化シラン（ＳｉＣｌ₂Ｈ₂）、ＴＥＯＳ（テトラエトキシシラン）、アンモニアなどの処理ガスを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを挙げることができる。第１絶縁膜１１の膜厚は例えば２００ｎｍである。なお、表示領域Ｅ０では、第１絶縁膜１１上に画素回路におけるＴＦＴ３０の半導体層が形成される。また、第１周辺領域Ｅ１においても、第１絶縁膜１１上に周辺回路におけるトランジスターの半導体層が形成される。

次に、第１絶縁膜１１上にゲート絶縁膜１２が形成される。ゲート絶縁膜１２は、例えばシリコンの半導体膜を熱酸化して得られた第１酸化シリコン膜と、減圧ＣＶＤ法を用い７００℃から９００℃の高温条件で形成された第２酸化シリコン膜との二層構造となっている。ゲート絶縁膜１２の膜厚は例えば７５ｎｍである。

次に、ゲート絶縁膜１２上にガードライン１０９と、第１接続配線８１１及び第２接続配線８１２が形成される。これらの配線は、上述した、ＴＦＴ３０及び周辺回路のトランジスターにおけるゲート電極と同じ配線層において同じ材料であって、例えば、導電性のポリシリコン膜を用いて形成されている。導電性のポリシリコン膜は、減圧ＣＶＤ法で燐（Ｐ）がドープされたポリシリコン膜を堆積させた後に、燐拡散処理を行い、ポリシリコン膜中に燐原子が１×１０¹⁹個／ｃｍ³以上の濃度で含まれるように形成したものである。燐（Ｐ）を含むポリシリコン膜の膜厚は例えば１５０ｎｍである。なお、ポリシリコン膜にドープされる原子は燐（Ｐ）に限定されない。

次に、ガードライン１０９と、第１接続配線８１１及び第２接続配線８１２を覆う第２絶縁膜１３が形成される。第２絶縁膜１３は、前述したＮＳＧ膜、あるいは燐（Ｐ）を含むＰＳＧ（Phospho Silicate Glass）膜、硼素を含むＢＳＧ（Boro Silicate Glass）膜、硼素（Ｂ）と燐（Ｐ）とが含まれるＢＰＳＧ（Boro−phospho Silicate Glass）膜などのシリコン系酸化膜を用いて形成される。これらのシリコン系酸化膜の形成方法としては、モノシラン、２塩化シラン、ＴＥＯＳ、ＴＥＢ（トリエチルボレート）、ＴＭＰＯ（トリメチルホスフェート）などを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを挙げることができる。第２絶縁膜１３の膜厚は例えば３００ｎｍである。

次に、第２絶縁膜１３を貫通して、第１接続配線８１１、第２接続配線８１２に至る貫通孔が形成される。そして、当該貫通孔の少なくとも内壁を被覆するように導電膜を成膜してパターニングすることにより、中継層８１３，８１４が形成される。中継層８１３は第１接続配線８１１と電気的に繋がっている。中継層８１４は第２接続配線８１２と電気的に繋がっている。このような導電膜としては、例えば、例えば低抵抗金属であるＡｌ（アルミニウム）や、Ｔｉ（チタン）あるいはＴｉＮ（窒化チタン）からなる層を含む多層構造が挙げられる。中継層８１３，８１４の厚みは例えば５００ｎｍである。

次に、中継層８１３，８１４を覆う第３絶縁膜１４が形成される。第３絶縁膜１４もまた、前述したＮＳＧ膜、あるいは燐（Ｐ）を含むＰＳＧ膜、硼素を含むＢＳＧ膜、硼素（Ｂ）と燐（Ｐ）とが含まれるＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。第３絶縁膜１４の膜厚は例えば３００ｎｍである。

次に、第３絶縁膜１４を貫通して、中継層８１３や中継層８１４に至る貫通孔が形成される。そして、当該貫通孔の少なくとも内壁を被覆するように導電膜を成膜してパターニングすることにより、入力端子１０３Ｌ，１０３Ｒが形成される。入力端子１０３Ｌは中継層８１３に電気的に繋がっている。入力端子１０３Ｒは中継層８１４に電気的に繋がっている。このような導電膜は、表示領域Ｅ０における画素回路の画素電極１５と同じ透明導電膜が用いられている。すなわち、第３絶縁膜１４上に形成された入力端子１０３Ｌは、中継層８１３とコンタクトホール８１５とを介して第１接続配線８１１に接続されている。第３絶縁膜１４上に形成された入力端子１０３Ｒは、中継層８１４とコンタクトホール８１６とを介して第２接続配線８１２に接続されている。入力端子１０３Ｌ，１０３Ｒの膜厚は、例えば１５０ｎｍである。

このような配線構造によれば、第１接続配線８１１及び第２接続配線８１２と、ガードライン１０９とは同じ配線層に形成されている。

図９に示すように、入力端子１０３Ｒに対して中継層８１４とコンタクトホール８１６とを介して接続された第２接続配線８１２は、先に説明したように、コンタクトホール８１６からスクライブラインＳＬＹに至る第１の部分８１２ａと、スクライブラインＳＬＹを横断してＸ方向に延び、屈曲した後に再びスクライブラインＳＬＹに至る第２の部分８１２ｂと、スクライブラインＳＬＹから少なくともコンタクトホール８１８に至る第３の部分８１２ｃとを含んで構成されている。

第２接続配線８１２は、前述したように、ゲート絶縁膜１２上に形成され、第２絶縁膜１３を貫通するコンタクトホール８１８を介して、第２絶縁膜１３上に形成された検査用信号線８１０に接続されている。中継層８１４と検査用信号線８１０とは同じ配線層に形成されている。

スクライブラインＳＬＹに沿ってマザー基板Ｗを切断（本実施形態ではダイシング）することにより、第２接続配線８１２のうち長さＬ２の第２の部分８１２ｂが除かれる。切断後において、検査用信号線８１０を介して検査回路１３０に電気的に接続される第２接続配線８１２のうちの第３の部分８１２ｃの長さＬ３は、入力端子１０３Ｒに電気的に接続される第２接続配線８１２のうちの第１の部分８１２ａの長さＬ１よりも長くなる。言い換えれば、切断後において、第２接続配線８１２のうち第３の部分８１２ｃの電気抵抗は、第１の部分８１２ａの電気抵抗よりも大きい。このような第２接続配線８１２の配置は、入力端子１０３Ｌとコンタクトホール８１７との間に配置される第１接続配線８１１も同様である。

上記第１実施形態の電気光学装置用基板としてのマザー基板Ｗ及びこれを用いて製造された液晶装置１００によれば、以下の効果が得られる。
（１）入力端子１０３Ｌに接続された第１接続配線８１１は、その一部がスクライブラインＳＬＹを横断して複数の入力端子１０３ＲのうちのＹ方向に隣り合う２つの入力端子１０３Ｒの間に配置されている。また、入力端子１０３Ｌに対してスクライブラインＳＬＹを挟んで対向している入力端子１０３Ｒに接続された第２接続配線８１２は、その一部がスクライブラインＳＬＹを横断して複数の入力端子１０３ＬのうちのＹ方向に隣り合う２つの入力端子１０３Ｌの間に配置されている。したがって、屈曲した部分を含めて第１接続配線８１１及び第２接続配線８１２をＸ方向において入力端子１０３Ｌと入力端子１０３Ｒとの間に配置する場合に比べて、Ｘ方向における入力端子１０３Ｌと入力端子１０３Ｒとの間の距離ｄ１を小さくすることができる。言い換えれば、Ｘ方向における素子基板１０（チップ）の長さを小さくすることができるため、マザー基板Ｗにおいてレイアウトされる素子基板１０（チップ）の数を増やすことが可能となる。ゆえに、マザー基板Ｗを用いて液晶装置１００を製造すれば、素子基板１０の生産性が向上して、液晶装置１００の製造コストを低減できる。

（２）マザー基板Ｗには、レイアウトされた素子基板１０（チップ）ごとに複数の外部接続用端子１０４を接続する第３接続配線としてのガードライン１０９が設けられている。つまり、素子基板１０の製造過程で、外部接続用端子１０４に静電気が侵入したとしてもガードライン１０９に静電気を逃がすことができる。よって、外部接続用端子１０４に接続された周辺回路に含まれるトランジスターや配線などが静電気によって破壊されたり損傷したりすることを防ぐことができる。なお、ガードライン１０９は、基本的に、スクライブラインＳＬＸ，ＳＬＹに沿って配置されていることから、スクライブラインＳＬＸ，ＳＬＹに沿ってマザー基板Ｗを切断すれば、複数の外部接続用端子１０４とガードライン１０９とを分離できる。
また、ガードライン１０９と第１接続配線８１１及び第２接続配線８１２は、基材１０ｓ上において同層に形成されている。したがって、ガードライン１０９と第１接続配線８１１及び第２接続配線８１２とを基材１０ｓ上において、絶縁膜を挟んで異なる配線層に形成する場合に比べて、実質的にガードライン１０９と第１接続配線８１１及び第２接続配線８１２との間の距離を確保することが可能となり、ガードライン１０９に伝わった静電気が第１接続配線８１１及び第２接続配線８１２に侵入し難くなる。

（３）マザー基板ＷをスクライブラインＳＬＹに沿って切断すれば、入力端子１０３Ｒとコンタクトホール８１８との間に接続される第２接続配線８１２は途中で切断される。切断後に残った第２接続配線８１２のうちコンタクトホール８１８に繋がる第３の部分８１２ｃの電気抵抗は、入力端子１０３Ｒに繋がる第１の部分８１２ａの電気抵抗よりも大きい。したがって、切断後の素子基板１０のＹ方向に沿った端面から静電気が第３の部分８１２ｃに侵入しても、第３の部分８１２ｃによって消費されることから、検査回路１３０を静電気から保護することができる。なお、検査回路１３０に電気的に接続される第１接続配線８１１についても第２接続配線８１２と同様である。つまり、切断後においても静電気に対して検査回路１３０を保護できる素子基板１０、すなわち液晶装置１００を提供することができる。

（第２実施形態）
次に、第２実施形態の電気光学装置用基板、及びこれを用いて製造された電気光学装置について、上記第１実施形態と同様に、マザー基板Ｗと液晶装置とを例に挙げ、図１０を参照して説明する。第２実施形態の電気光学装置用基板としてのマザー基板Ｗは、上記第１実施形態のマザー基板Ｗに対して、第１接続端子及び第２接続端子としての検査用端子１０３の配置を異ならせたものである。したがって、上記第１実施形態のマザー基板Ｗにおける構成と同じ構成には同じ符号を付して詳細な説明は省略する。図１０は第２実施形態の検査用端子及び接続配線の配置を示す概略平面図である。

図１０に示すように、本実施形態の入力端子１０３Ｌ及び入力端子１０３Ｒは、平面視で正方形であり、一辺の長さは、例えば、１５０μｍであって上記第１実施形態と同じである。スクライブラインＳＬＹに対して、Ｘ方向の左側に、複数の入力端子１０３Ｌが間隔を置いて並んでいる。同様に、スクライブラインＳＬＹに対して、Ｘ方向の右側に、複数の入力端子１０３Ｒが間隔を置いて並んでいる。入力端子１０３Ｌと入力端子１０３Ｒとは、スクライブラインＳＬＹを挟んでＸ方向に対向配置されているが、Ｙ方向において互いにずれて配置されている。Ｘ方向においてスクライブラインＳＬＹを挟んで対向する入力端子１０３Ｌの辺部１０３Ｌａと入力端子１０３Ｒの辺部１０３Ｒａとの間の距離ｄ１は、上記第１実施形態と同じであり、例えば、５０μｍである。Ｙ方向に隣り合う入力端子１０３Ｒにおいて、一方の入力端子１０３Ｒの辺部１０３Ｒｂと他方の入力端子１０３Ｒの辺部１０３Ｒｃとの間の距離ｄ４は、例えば、１００μｍである。同様に、Ｙ方向に隣り合う入力端子１０３Ｌにおいて、一方の入力端子１０３Ｌの辺部１０３Ｌｂと他方の入力端子１０３Ｌの辺部１０３Ｌｃとの間の距離ｄ４は、例えば、１００μｍである。すなわち、本実施形態における、入力端子１０３Ｌ，１０３ＲのＹ方向における配置ピッチは、２５０μｍである。

ガードライン１０９は、上記第１実施形態と同じであって、スクライブラインＳＬＹに沿ってＹ方向に延在する部分と、該Ｙ方向に延在する部分から左側に外れて屈曲してから戻る第１の部分１０９Ｌと、該Ｙ方向に延在する部分から右側に外れて屈曲してから戻る第２の部分１０９Ｒと、を有している。第１の部分１０９Ｌと第２の部分１０９Ｒとは、それぞれ屈曲した後に繋がっている。

ガードライン１０９の第１の部分１０９Ｌは、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間に配置されている。ガードライン１０９の第２の部分１０９Ｒは、Ｙ方向に隣り合う２つの入力端子１０３Ｒの間に配置されている。

ガードライン１０９のうちスクライブラインＳＬＹと重なってＹ方向に延在する第３の部分１０９ａの線幅は、例えば、３０μｍである。一方で、ガードライン１０９のうちスクライブラインＳＬＹと重なってＹ方向に延在する第３の部分１０９ａの長さは、上記第１実施形態よりも短くなっている。

第１接続配線８１１は、入力端子１０３Ｌの右上隅の角部に設けられたコンタクトホール８１５からＸ方向の右側に延びてスクライブラインＳＬＹを横断する。そして、ガードライン１０９の屈曲した第２の部分１０９Ｒの内側に延びて同様に屈曲して、入力端子１０３Ｌ側（左側）に戻るように配置されている。入力端子１０３Ｌ側（左側）に戻った第１接続配線８１１は、コンタクトホール８１７を介して前述した検査用信号線８１０に接続されている。

第２接続配線８１２は、入力端子１０３Ｒの左下隅の角部に設けられたコンタクトホール８１６からＸ方向の左側に延びてスクライブラインＳＬＹを横断する。そして、ガードライン１０９の屈曲した第１の部分１０９Ｌの内側に延びて同様に屈曲して、入力端子１０３Ｒ側（右側）に戻るように配置されている。入力端子１０３Ｒ側（右側）に戻った第２接続配線８１２は、コンタクトホール８１８を介して前述した検査用信号線８１０に接続されている。

Ｙ方向において隣り合う２つの入力端子１０３Ｌの間には、第１接続配線８１１、ガードライン１０９の屈曲した第１の部分１０９Ｌ、第２接続配線８１２の屈曲した部分が配置されている。
Ｙ方向において隣り合う２つの入力端子１０３Ｒの間には、第２接続配線８１２、ガードライン１０９の屈曲した第２の部分１０９Ｒ、第１接続配線８１１の屈曲した部分が配置されている。上記第１実施形態と比べると、コンタクトホール８１５からＹ方向の上方側に延びた第１接続配線８１１の部分や、コンタクトホール８１６からＹ方向の下方側に延びた第２接続配線８１２の部分が除かれている。

第１接続配線８１１及び第２接続配線８１２の線幅は、上記第１実施形態と同じで、例えば、５μｍである。ガードライン１０９における屈曲した、第１の部分１０９Ｌ及び第２の部分１０９Ｒの線幅は、上記第１実施形態と同じで、例えば２０μｍである。

Ｙ方向における入力端子１０３Ｌと入力端子１０３Ｒとの位置ずれ量である距離ｄ３は、ガードライン１０９のうちＸ方向に延在する部分の線幅と、第１接続配線８１１または第２接続配線８１２においてＸ方向に延在する部分の線幅とを足し合わせした値よりもやや大きな値となっており、本実施形態では、距離ｄ３は、例えば３０μｍである。

上記第２実施形態のマザー基板Ｗ及びこれを用いて製造された液晶装置によれば、上記第１実施形態の効果（１）〜（３）と同じ効果に加えて、以下の効果が得られる。
（４）入力端子１０３Ｌと入力端子１０３Ｒとは、Ｘ方向にスクライブラインＳＬＹを挟むと共に、Ｙ方向において距離ｄ３だけ互いにずれて配置されている。これにより、Ｙ方向に隣り合う入力端子１０３Ｌの間、及びＹ方向に隣り合う入力端子１０３Ｒの間のスペースを効率よく利用して、第１接続配線８１１、第２接続配線８１２、第３接続配線としてのガードライン１０９を配置することができる。したがって、Ｙ方向に隣り合う入力端子１０３Ｌ（あるいは入力端子１０３Ｒ）の間の距離ｄ４は、上記第１実施形態におけるＹ方向に隣り合う入力端子１０３Ｌ（あるいは入力端子１０３Ｒ）の間の距離ｄ２よりも小さくなっている。すなわち、Ｙ方向に配列する複数の検査用端子１０３の数にもよるが、上記第１実施形態に比べて素子基板１０におけるＹ方向の長さを小さくすることができる。

（第３実施形態）
次に、第３実施形態の電気光学装置用基板、及びこれを用いて製造された電気光学装置について、上記第１実施形態と同様に、マザー基板Ｗと液晶装置とを例に挙げ、図１１を参照して説明する。第３実施形態の電気光学装置用基板としてのマザー基板Ｗは、上記第１実施形態のマザー基板Ｗに対して、第１接続端子及び第２接続端子としての検査用端子１０３の配置を異ならせたものである。したがって、上記第１実施形態のマザー基板Ｗにおける構成と同じ構成には同じ符号を付して詳細な説明は省略する。図１１は第３実施形態の検査用端子及び接続配線の配置を示す概略平面図である。

図１１に示すように、本実施形態の入力端子１０３Ｌ及び入力端子１０３Ｒは、平面視で正方形であり、一辺の長さは、例えば、１５０μｍであって上記第１実施形態と同じである。スクライブラインＳＬＹに対して、Ｘ方向の左側に、複数の入力端子１０３Ｌが間隔を置いて並んでいる。同様に、スクライブラインＳＬＹに対して、Ｘ方向の右側に、複数の入力端子１０３Ｒが間隔を置いて並んでいる。入力端子１０３Ｌと入力端子１０３Ｒとは、スクライブラインＳＬＹを挟んでＸ方向に対向配置されているが、Ｙ方向において互いにずれて配置されている。Ｘ方向においてスクライブラインＳＬＹを挟んで対向する入力端子１０３Ｌの辺部１０３Ｌａと入力端子１０３Ｒの辺部１０３Ｒａとの間の距離ｄ１は、上記第１実施形態と同じであり、例えば、５０μｍである。Ｙ方向に隣り合う入力端子１０３Ｒにおいて、一方の入力端子１０３Ｒの辺部１０３Ｒｂと他方の入力端子１０３Ｒの辺部１０３Ｒｃとの間の距離ｄ６は、例えば、７０μｍである。同様に、Ｙ方向に隣り合う入力端子１０３Ｌにおいて、一方の入力端子１０３Ｌの辺部１０３Ｌｂと他方の入力端子１０３Ｌの辺部１０３Ｌｃとの間の距離ｄ６は、例えば、７０μｍである。すなわち、本実施形態における、入力端子１０３Ｌ，１０３ＲのＹ方向における配置ピッチは、２２０μｍである。

ガードライン１０９は、上記第１実施形態と同じであって、スクライブラインＳＬＹに沿ってＹ方向に延在する第３の部分１０９ａと、該Ｙ方向に延在する部分から左側に外れて屈曲してから戻る第１の部分１０９Ｌと、該Ｙ方向に延在する部分から右側に外れて屈曲してから戻る第２の部分１０９Ｒと、を有している。第１の部分１０９Ｌと第２の部分１０９Ｒとは、それぞれ屈曲した後に繋がっている。

ガードライン１０９の第１の部分１０９Ｌは、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間に配置されている。ガードライン１０９の第２の部分１０９Ｒは、Ｙ方向に隣り合う２つの入力端子１０３Ｒの間に配置されている。

ガードライン１０９のうちスクライブラインＳＬＹと重なってＹ方向に延在する第３の部分１０９ａの線幅は、例えば、３０μｍである。一方で、ガードライン１０９のうちスクライブラインＳＬＹと重なってＹ方向に延在する第３の部分１０９ａの長さは、上記第２実施形態よりも短くなっている。

第１接続配線８１１は、入力端子１０３Ｌの右上隅の角部近傍に設けられたコンタクトホール８１５からＸ方向の右側に延びてスクライブラインＳＬＹを横断する。そして、ガードライン１０９の屈曲した第２の部分１０９Ｒの内側に延びて同様に屈曲して、入力端子１０３Ｌ側（左側）に戻るように配置されている。入力端子１０３Ｌ側（左側）に戻った第１接続配線８１１は、入力端子１０３Ｌの辺部１０３Ｌｂに沿って入力端子１０３Ｌの下層に配置され、コンタクトホール８１７を介して前述した検査用信号線８１０に接続されている。

第２接続配線８１２は、入力端子１０３Ｒの左下隅の角部近傍に設けられたコンタクトホール８１６からＸ方向の左側に延びてスクライブラインＳＬＹを横断する。そして、ガードライン１０９の屈曲した第１の部分１０９Ｌの内側に延びて同様に屈曲して、入力端子１０３Ｒ側（右側）に戻るように配置されている。入力端子１０３Ｒ側（右側）に戻った第２接続配線８１２は、入力端子１０３Ｒの辺部１０３Ｒｃに沿って入力端子１０３Ｒの下層に配置され、コンタクトホール８１８を介して前述した検査用信号線８１０に接続されている。

第１接続配線８１１の一部を入力端子１０３Ｌの一辺部１０３Ｌｂと平面視で重なるように配置するため、コンタクトホール８１５は、入力端子１０３Ｌの角部からＹ方向にわずかにずれて配置されている。同様に、第２接続配線８１２の一部を入力端子１０３Ｒの一辺部１０３Ｒｃと平面視で重なるように配置するため、コンタクトホール８１６は、入力端子１０３Ｒの角部からＹ方向にわずかにずれて配置されている。

Ｙ方向において隣り合う２つの入力端子１０３Ｌの間には、ガードライン１０９の屈曲した第１の部分１０９Ｌ、第２接続配線８１２の屈曲した部分が配置されている。
Ｙ方向において隣り合う２つの入力端子１０３Ｒの間には、ガードライン１０９の屈曲した第２の部分１０９Ｒ、第１接続配線８１１の屈曲した部分が配置されている。上記第２実施形態と比べると、屈曲した後にＸ方向に延在する第１接続配線８１１の線幅（あるいは、屈曲した後にＸ方向に延在する第２接続配線８１２の線幅）の分だけ、距離ｄ６のほうが短くなっている。

第１接続配線８１１及び第２接続配線８１２の線幅は、上記第１実施形態と同じで、例えば、５μｍである。ガードライン１０９も上記第１実施形態と同様に、スクライブラインＳＬＹに沿った第３の部分１０９Ａの線幅は、例えば３０μｍであって、屈曲した第１の部分１０９Ｌ及び第２の部分１０９Ｒの線幅は、例えば２０μｍである。

Ｙ方向における入力端子１０３Ｌと入力端子１０３Ｒとの位置ずれ量である距離ｄ５は、ガードライン１０９のうちＸ方向に延在する部分の線幅と、第１接続配線８１１または第２接続配線８１２において屈曲した部分のＹ方向の長さとを足し合わせした値よりもやや大きな値となっており、本実施形態では、距離ｄ５は、例えば４０μｍである。

Ｙ方向における隣り合う入力端子１０３Ｌ（あるいは入力端子１０３Ｒ）の間の距離を短くする観点では、入力端子１０３Ｌ（入力端子１０３Ｒ）をガードライン１０９のＸ方向に延在する部分に対して、平面視で重なるように配置することも考えられるが、そうすると、ガードライン１０９に侵入した静電気が絶縁膜を介して検査用端子１０３としての入力端子１０３Ｌ（あるいは入力端子１０３Ｒ）に入り易くなる。本実施形態では、電気的に検査用端子１０３に接続される接続配線を平面視で検査用端子１０３と重なるように配置することで、Ｙ方向における検査用端子１０３の配置ピッチをさらに小さくしたものである。

上記第３実施形態のマザー基板及びこれを用いて製造された液晶装置によれば、上記第１実施形態の効果（１）〜（３）と同じ効果に加えて、以下の効果が得られる。
（５）入力端子１０３Ｌと入力端子１０３Ｒとは、Ｘ方向にスクライブラインＳＬＹを挟むと共に、Ｙ方向において距離ｄ５だけ互いにずれて配置されている。また、第１接続配線８１１の一部は、入力端子１０３Ｌの一辺部１０３Ｌｂと平面視で重なるように配置されている。同様に、第２接続配線８１２の一部は、入力端子１０３Ｒの一辺部１０３Ｒｃと平面視で重なるように配置されている。これにより、Ｙ方向に隣り合う２つの入力端子１０３Ｌの間、及びＹ方向に隣り合う２つの入力端子１０３Ｒの間のスペースを効率よく利用して、第１接続配線８１１、第２接続配線８１２、ガードライン１０９を配置することができる。したがって、Ｙ方向に隣り合う入力端子１０３Ｌ（あるいは入力端子１０３Ｒ）の間の距離ｄ６は、上記第２実施形態におけるＹ方向に隣り合う入力端子１０３Ｌ（あるいは入力端子１０３Ｒ）の間の距離ｄ４よりもさらに小さくなっている。すなわち、Ｙ方向に配列する複数の検査用端子１０３の数にもよるが、上記第２実施形態に比べて素子基板１０におけるＹ方向の長さを小さくすることができる。

上記第１実施形態〜第３実施形態のマザー基板Ｗを用いて製造された素子基板１０は、周辺回路としての検査回路１３０の入力信号に係る複数の第１接続端子としての検査用端子１０３である入力端子１０３Ｌ（１０３ｉ）と、複数の入力端子１０３Ｌごとに接続された第１接続配線８１１とを有している。複数の入力端子１０３Ｌは、基材１０ｓのＹ方向に沿った辺部側に配置されている。第１接続配線８１１は、その一部がＹ方向に隣り合う入力端子１０３Ｌの間において、Ｙ方向と交差するＸ方向に配置されている。Ｘ方向における入力端子１０３Ｌの中心から基材１０ｓの端部までの距離は、Ｙ方向における隣り合う入力端子１０３Ｌの中心間の距離よりも短い。

また、素子基板１０は、入力端子１０３ＬがＹ方向に配列した辺部と対向する側の辺部に、検査回路１３０の入力信号に係る複数の第２接続端子としての検査用端子１０３である入力端子１０３Ｒ（１０３ｉ）と、複数の入力端子１０３Ｒごとに接続された第２接続配線８１２とを有している。第２接続配線８１２は、その一部がＹ方向に隣り合う入力端子１０３Ｒの間において、Ｙ方向と交差するＸ方向に配置されている。Ｘ方向における入力端子１０３Ｒの中心から基材１０ｓの端部までの距離は、Ｙ方向における隣り合う入力端子１０３Ｒの中心間の距離よりも短い。入力端子１０３Ｌ，１０３Ｒ（１０３ｉ）とこれに係る接続配線の構成は、入力端子１０３Ｌ，１０３Ｒ（１０３ｉ）以外の検査用端子１０３である、出力端子１０３ｏや、周辺回路としての走査線駆動回路１０２の出力信号に係る検査用端子１０３ｙについても、同様に適用されている。

つまり、上記第１実施形態〜第３実施形態のマザー基板Ｗにおいて、素子基板１０は、従来に比べて、少なくともＸ方向における辺部の長さを小さくすることが可能な構成となっている。このようなマザー基板Ｗを用いて液晶装置を製造すれば、従来に比べて、素子基板１０の生産性が向上し、低コスト化を実現可能な液晶装置を提供できる。

（第４実施形態）
＜電子機器＞
次に、本実施形態の電子機器として投射型表示装置を例に挙げ、図１２を参照して説明する。図１２は第４実施形態の電子機器としての投射型表示装置の構成を示す概略図である。

図１２に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸１００１に沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、周辺回路に対する静電気対策が施されると共に、小型化が図られた液晶装置１００を用いている。したがって、静電気に対して耐性を有すると共に、優れたコストパフォーマンスを有する投射型表示装置１０００を提供することができる。また、投射型表示装置１０００の組立工程で、静電気により表示欠陥を生じさせることなく、液晶ライトバルブ１２１０，１２２０，１２３０を組み込むことができる。

液晶ライトバルブ１２１０，１２２０，１２３０として適用されるのは、上記第１実施形態の液晶装置１００に限らず、上記第２実施形態や上記第３実施形態の液晶装置であっても、同様な効果を奏する。

また、偏光照明装置１１００は、白色光源に限定されるものではなく、液晶ライトバルブ１２１０，１２２０，１２３０に入射させる色光に対応したＬＥＤ光源やレーザー光源を備える構成としてもよい。

なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）上記各実施形態の素子基板１０において、複数の検査用端子１０３は、Ｘ方向において対向すると共に、Ｙ方向に沿った一対の辺部の両方に配列されるとは限らず、一方の辺部に配列されることも考えられる。そのような場合でも、本願における検査用端子１０３とこれに接続される接続配線の構成及び基材１０ｓ上における構造を適用可能である。なお、複数の外部接続用端子１０４を接続させる第３接続配線としてのガードライン１０９もまた同様に適用可能である。

（変形例２）上記第１実施形態の液晶装置１００において、対向基板２０は、素子基板１０の第３周辺領域Ｅ３に設けられた検査用端子１０３と平面視で重なっていてもよい。例えば、対向基板２０側の共通電極２３と、素子基板１０側の検査用端子１０３との間に導電性の異物が介在したとしても、素子基板１０の検査用端子１０３に接続する接続配線は、マザー基板Ｗの切断時に切断されるので、共通電極２３に与えられた共通電位が検査用端子１０３を介して走査線駆動回路１０２や検査回路１３０に影響を及ぼさない。

（変形例３）本願の電気光学装置用基板を適用可能な電気光学装置は、上記実施形態に示した液晶装置に限定されず、例えば、画素Ｐに発光素子を備えた自発光型の表示装置にも適用可能である。

（変形例４）各実施形態の電気光学装置としての液晶装置が適用される電子機器は、上記第４実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

以下に、実施形態から導き出される内容を記載する。

本願の電気光学装置用基板は、画素回路と、画素回路の駆動に係る周辺回路とが設けられる個別基板が、第１の方向と第１の方向に交差する第２の方向とに複数配置される電気光学装置用基板であって、第１の方向に延在する仮想の分割線を挟んで、第２の方向に隣り合う第１個別基板と第２個別基板とを備え、第１個別基板は、周辺回路の入力信号または出力信号に係る複数の第１接続端子と、複数の第１接続端子ごとに接続された第１接続配線とを有し、第２個別基板は、周辺回路の入力信号または出力信号に係る複数の第２接続端子と、複数の第２接続端子ごとに接続された第２接続配線と、を有し、複数の第１接続端子と複数の第２接続端子とは、第２の方向に分割線を挟んで第１の方向に沿って配置され、第１接続配線は、その一部が分割線を横断して複数の第２接続端子のうちの第１の方向に隣り合う２つの第２接続端子の間に配置され、第２接続配線は、その一部が分割線を横断して複数の第１接続端子のうちの第１の方向に隣り合う２つの第１接続端子の間に配置されたことを特徴とする。

本願の構成によれば、第２の方向における第１接続端子と第２接続端子との間に、分割線を横断するように第１接続配線及び第２接続配線を配置する場合に比べて、第１接続端子と第２接続端子とを近づけて配置することができる。したがって、第２の方向における個別基板の長さを小さくすることが可能であることから、電気光学装置用基板に対して従来よりも多くの個別基板をレイアウトすることができる。すなわち、個別基板の生産性を向上させ、低コスト化を実現可能な電気光学装置用基板を提供できる。

上記の電気光学装置用基板において、第２の方向における第１接続端子と第２接続端子との間の距離は、第１の方向に隣り合う２つの第１接続端子の間または２つの第２接続端子の間の距離よりも短いことが好ましい。

この構成によれば、隣り合う２つの第１接続端子の間または隣り合う２つの第２接続端子の間の距離よりも第１接続端子と第２接続端子とを近づけて配置することができる。したがって、第２の方向における個別基板の長さを小さくすることが可能であることから、電気光学装置用基板に対して従来よりも多くの個別基板をレイアウトすることができる。すなわち、個別基板の生産性を向上させ、低コスト化を実現可能な電気光学装置用基板を提供できる。

上記の電気光学装置用基板において、個別基板ごとに周辺回路に接続される複数の外部接続用端子と、複数の外部接続用端子を電気的に接続させる第３接続配線と、を備え、第３接続配線の一部は、分割線を横断して第１の方向に隣り合う２つの第１接続端子の間に配置される第１の部分と、分割線を横断して第１の方向に隣り合う２つの第２接続端子の間に配置される第２の部分と、第１の部分及び第２の部分に繋がって分割線と平面視で重なる第３の部分とを有することが好ましい。

この構成によれば、複数の外部接続用端子に静電気が侵入しても、侵入した静電気を第３接続配線に流して、個別基板を静電気から保護できる。また、第１の方向に隣り合う２つの第１接続端子の間と、第１の方向に隣り合う２つの第２接続端子の間とにおいて、第３接続配線の第１の部分や第２の部分に沿うように、第１接続配線及び第２接続配線を配置することが可能となる。言い換えれば、第３接続配線に対して第１接続配線及び第２接続配線を平面視で重ならないように配置できる。したがって、第３接続配線に伝わった静電気は、第１接続配線及び第２接続配線に侵入し難くなる。言い換えれば、第１接続配線及び第２接続配線を介して侵入する静電気により個別基板が損傷することを防ぐことができる。

上記の電気光学装置用基板の基材上において、第１接続配線及び第２接続配線並びに第３接続配線は、同じ配線層に設けられていることが好ましい。

この構成によれば、第１接続配線及び第２接続配線と第３接続配線とを絶縁膜を介して異なる配線層に形成する場合に比べて、第３接続配線に伝わった静電気は、第１接続配線及び第２接続配線により侵入し難くなる。

上記の電気光学装置用基板において、複数の第１接続端子と複数の第２接続端子とは、第２の方向に分割線を挟むと共に、第１の方向に互いにずれて配置されていることが好ましい。

この構成によれば、第１の方向に隣り合う第１接続端子の間、及び第１の方向に隣り合う第２接続端子の間のスペースを効率よく利用して第１接続配線及び第２接続配線を配置することができる。したがって、第１の方向における第１接続端子及び第２接続端子の配置ピッチを小さくすることが可能となるので、個別基板における第１の方向の長さを小さくできる。

上記の電気光学装置用基板の基材上において、第１接続配線及び第２接続配線は、複数の第１接続端子及び複数の第２接続端子が設けられた配線層よりも下層の配線層に設けられ、第１接続配線の一部は、第１接続端子の一辺部と重なって配置され、第２接続配線の一部は、第２接続端子の一辺部と重なって配置されていることが好ましい。

この構成によれば、第１の方向に隣り合う２つの第１接続端子の間、及び第１の方向に隣り合う２つの第２接続端子の間のスペースをさらに効率よく利用して第１接続配線及び第２接続配線を配置することができる。したがって、第１の方向における第１接続端子及び第２接続端子の配置ピッチをより小さくすることが可能となるので、個別基板における第１の方向の長さをさらに小さくできる。

本願の電気光学装置は、上記に記載の電気光学装置用基板を分割して得られた個別基板と、個別基板に対向して配置される対向基板と、個別基板と対向基板との間に設けられた電気光学素子と、を備えたことを特徴とする。

本願の構成によれば、優れたコストパフォーマンスを有する電気光学装置を提供することができる。

本願の電気光学装置は、基材上に画素回路と、画素回路の駆動に係る周辺回路とが設けられた素子基板を備え、素子基板は、周辺回路の入力信号または出力信号に係る複数の第１接続端子と、複数の第１接続端子ごとに接続された第１接続配線とを有し、複数の第１接続端子は、基材の第１の方向に沿った辺部側に配置され、第１接続配線は、その一部が第１の方向に隣り合う第１接続端子の間において、第１の方向と交差する第２の方向に配置され、第２の方向における第１接続端子の中心から基材の端部までの距離は、第１の方向における隣り合う第１接続端子の中心間の距離よりも短いことを特徴とする。

本願によれば、従来に比べて、第２の方向における第１接続端子と基材の端部との距離が小さいので、素子基板を小型化することができ、優れたコストパフォーマンスを有する電気光学装置を提供できる。

本願の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
本願の構成によれば、優れたコストパフォーマンスを有する電子機器を提供できる。

１０…個別基板としての素子基板、１０ｓ…素子基板の基材、１００…電気光学装置としての液晶装置、１０２…周辺回路としての走査線駆動回路、１０３…第１接続端子及び第２接続端子としての検査用端子、１０３Ｌ…第１接続端子としての検査用端子のうちの入力端子、１０３Ｒ…第２接続端子としての検査用端子のうちの入力端子、１０９…第３接続配線としてのガードライン、１３０…周辺回路としての検査回路、８１１…第１接続配線、８１２…第２接続配線、１０００…電子機器としての投射型表示装置、ＳＬＹ…分割線としてのスクライブライン、Ｗ…電気光学装置用基板としてのマザー基板。

Claims (6)

1. 表示領域の外側に回路が設けられた個別基板が、第１の方向と前記第１の方向に交差する第２の方向とに複数配置される電気光学装置用基板であって、
   前記第１の方向に延在する仮想の分割線を挟んで、前記第２の方向に隣り合う第１個別基板と第２個別基板とを備え、
   前記第１個別基板は、前記回路の入力信号または出力信号が供給される複数の第１接続端子と、前記複数の第１接続端子にそれぞれ接続された第１接続配線と、を有し、
   前記第２個別基板は、前記前記回路の入力信号または出力信号が供給される複数の第２接続端子と、前記複数の第２接続端子にそれぞれ接続された第２接続配線と、を有し、
   前記複数の第１接続端子と前記複数の第２接続端子とは、前記第２の方向に前記分割線を挟んで前記第１の方向に沿って配置され、
   前記第１接続配線は、前記分割線を横断して前記複数の第２接続端子のうちの前記第１の方向に隣り合う第２接続端子の間に一部が配置され、
   前記第２接続配線は、前記分割線を横断して前記複数の第１接続端子のうちの前記第１の方向に隣り合う第１接続端子の間に一部が配置され、
   前記複数の第１接続端子と前記複数の第２接続端子とは、前記第２の方向に前記分割線を挟むと共に、前記第１の方向に互いにずれて配置され、
   前記第１接続配線及び前記第２接続配線は、前記複数の第１接続端子及び前記複数の第２接続端子が設けられた層よりも下層に設けられ、
   前記第１接続配線の一部は、前記第１接続端子の端部と重なって配置され、
   前記第２接続配線の一部は、前記第２接続端子の端部と重なって配置されている、電気光学装置用基板。
2. 前記第２の方向における前記第１接続端子と前記第２接続端子との間の距離は、前記第１の方向に隣り合う第１接続端子の間または前記第１の方向に隣り合う第２接続端子の間の距離よりも短い、請求項１に記載の電気光学装置用基板。
3. 前記個別基板ごとに前記回路に接続される複数の外部接続用端子と、
   前記複数の外部接続用端子を電気的に接続させる第３接続配線と、を備え、
   前記第３接続配線の一部は、前記分割線を横断して前記第１の方向に隣り合う第１接続端子の間に配置される第１の部分と、前記分割線を横断して前記第１の方向に隣り合う第２接続端子の間に配置される第２の部分と、前記第１の部分及び前記第２の部分に繋がって前記分割線と平面視で重なる第３の部分とを有する、請求項１または２に記載の電気光学装置用基板。
4. 基材上において、前記第１接続配線及び前記第２接続配線並びに前記第３接続配線は、同じ層に設けられている、請求項３に記載の電気光学装置用基板。
5. 請求項１乃至４のいずれか一項に記載の電気光学装置用基板を分割して得られた個別基板と、
   前記個別基板に対向して配置される対向基板と、
   前記個別基板と前記対向基板との間に設けられた電気光学素子と、を備えた電気光学装置。
6. 請求項５に記載の電気光学装置を備えた電子機器。

Images