JP2017078793A - 電気光学装置、電子機器 - Google Patents

Abstract

【課題】静電気から検査回路を確実に保護可能な電気光学装置、該電気光学装置を備えた電子機器を提供する。
【解決手段】電気光学装置の素子基板１０は、表示領域の縁と素子基板１０の外縁との間の周辺領域の外縁側に配置された検査用端子１０３ｏと、周辺領域の表示領域側に配置された検査回路１３０と、検査用端子１０３ｏと検査回路１３０とを電気的に接続させる配線経路と、を備え、配線経路は、検査用端子１０３ｏから延びる第１配線部８１１Ｒと、検査回路１３０のＴＦＴから延びる第２配線部８１２Ｒとを含み、第２配線部８１２Ｒの長さＬ２は、第１配線部８１１Ｒの長さＬ１よりも長い。
【選択図】図９

Description

本発明は、電気光学装置、該電気光学装置を備えた電子機器に関する。

電気光学装置として、複数の画素ごとに、画素電極と、スイッチング素子としてのトランジスターとを備えたアクティブ駆動型の液晶装置が知られている。このような液晶装置において、複数の画素が配置された表示領域の周辺領域に画素を駆動制御するための周辺回路や検査回路が設けられている例も示されている。周辺回路や検査回路にもトランジスターが含まれており、液晶装置の製造工程において生ずる静電気によって、これらのトランジスターが破壊される不具合を低減あるいは防止するための工夫がなされている。

例えば、特許文献１には、表示領域外の領域に配置され、かつゲート配線またはソース配線に接続した複数の検査用スイッチング素子と、検査用スイッチング素子のソース電極同士、あるいは検査用スイッチング素子のドレイン電極同士を高抵抗素子で電気的に接続する配線とを備えた液晶表示装置が開示されている。特許文献１によれば、配線が高抵抗素子を有することにより、配線から侵入する静電気により検査用スイッチング素子が破壊されたり、配線が断線したりする不具合を防止できるとしている。

また、例えば、特許文献２には、上記周辺領域に設けられた端子と、端子から周辺回路へ引き回されると共に、低抵抗部分と該低抵抗部分よりも高抵抗な高抵抗部分とを有する引き回し配線とを備え、高抵抗部分の少なくとも一部は、端子と層間絶縁膜を介して互いに異なる層に配置されると共に周辺領域のうち端子が形成された領域内で引き回された電気光学装置が開示されている。特許文献２によれば、引き回し配線が高抵抗部分を含むことから、引き回し配線に印加された静電気によって周辺回路が破壊されてしまうことを抑制あるいは防止できるとしている。

特開２００８−２１６９９７号公報 特開２００９−７５５０６号公報

上記特許文献２では、スイッチング素子である薄膜トランジスター（Thin Film Transistor；ＴＦＴ）が設けられたＴＦＴアレイ基板がマトリックス状に複数配置されたマザー基板から個々のＴＦＴアレイ基板を切断して取り出す例が示されている。また、マザー基板において、隣り合うＴＦＴアレイ基板の間の切断領域を挟んで向かい合って配置された検査用の端子同士を繋ぐように引き回し配線を配置する例が示されている。しかしながら、マザー基板からＴＦＴアレイ基板を切断して取り出すと、切断領域に跨って配置された引き回し配線の高抵抗部分が切断されるため、切断後のＴＦＴアレイ基板に残存する高抵抗部分の抵抗値は、切断前の抵抗値に比べて低下することになる。したがって、切断後のＴＦＴアレイ基板の引き回し配線から侵入する静電気に対して周辺回路を保護する機能が低下するという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る電気光学装置は、素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、前記周辺領域の前記表示領域側に配置された検査回路と、前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、前記配線経路は、前記検査用端子から延びる第１配線部と、前記検査回路から延びる第２配線部とを含み、前記第２配線部の抵抗値は、前記第１配線部の抵抗値よりも大きいことを特徴とする。

本適用例に係る電気光学装置よれば、検査回路から延びる第２配線部の抵抗値が、検査用端子から延びる第１配線部の抵抗値よりも大きいので、検査用端子から静電気が侵入しても検査回路との間に第１配線部及び第２配線部を有することから検査回路を保護することができる。また、配線経路のうち第２配線部から静電気が侵入したとしても検査回路を保護することができる。つまり、外部から侵入する静電気に対して検査回路を確実に保護可能な電気光学装置を提供できる。

［適用例］本適用例に係る他の電気光学装置は、素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、前記周辺領域の前記表示領域側に配置された検査回路と、前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、前記配線経路は、前記検査用端子から延びる第１配線部と、前記検査回路から延びる第２配線部とを含み、前記第２配線部の長さは、前記第１配線部の長さよりも長いことを特徴とする。

本適用例に係る他の電気光学装置によれば、検査回路から延びる第２配線部の長さが、検査用端子から延びる第１配線部の長さよりも長いので、検査用端子から静電気が侵入しても検査回路との間に第１配線部及び第２配線部を有することから検査回路を保護することができる。また、配線経路のうち第２配線部から静電気が侵入したとしても検査回路を保護することができる。つまり、外部から侵入する静電気に対して検査回路を確実に保護可能な電気光学装置を提供できる。

上記適用例に記載の電気光学装置において、前記第１配線部及び前記第２配線部の一方の端部は、前記素子基板の前記外縁のうちの１辺の端部に位置していることを特徴とする。
この構成によれば、マザー基板に面付けされた複数の素子基板の外縁に沿って切断を行い、マザー基板から個々の素子基板を取り出す場合でも、取り出された個々の素子基板において第２配線部を確実に残すことができることから、マザー基板においても、また個々の素子基板においても確実な静電気対策を施すことができる。

上記適用例に記載の電気光学装置において、前記配線経路の抵抗値は１ｋΩ以下であって、前記第２配線部の抵抗値は、５００Ω以上であることが好ましい。
この構成によれば、検査用端子から入力または出力される信号の減衰を抑えて確実に電気光学装置の機能について検査が可能であると共に、外部からの静電気の侵入に対して検査回路を保護可能な電気光学装置を提供できる。

上記適用例に記載の電気光学装置は、前記素子基板において、前記検査用端子が設けられた配線層の下層の配線層に、前記第１配線部及び前記第２配線部が設けられていることが好ましい。
この構成によれば、同一配線層に検査用端子と配線経路とを配置する場合に比べて、検査用端子と配線経路とをコンパクトに配置することができる。言い換えれば、検査用端子や配線経路が設けられる周辺領域の大きさをコンパクトにして電気光学装置の小型化を図ることができる。

上記適用例に記載の電気光学装置において、前記検査用端子と、前記第１配線部及び前記第２配線部とは、異なる配線材料からなることを特徴とする。
この構成によれば、検査用端子を構成する配線材料に対して、第１配線部及び第２配線部を構成する配線材料として、静電気対策により有効な高抵抗な配線材料を選択することができる。

上記適用例に記載の電気光学装置において、前記第１配線部及び前記第２配線部の配線材料は、導電性のポリシリコンであることを特徴とする。
この構成によれば、例えば、アルミニウムやアルミニウム合金などの配線材料に比べて、高抵抗なポリシリコンで配線経路を構成することができる。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、静電気対策が施された電気光学装置を備えていることから、静電気に強い電子機器を提供することができる。

液晶装置の構成を示す概略平面図。 図１のＨ−Ｈ’線に沿った液晶装置の構造を示す概略断面図。 液晶装置の電気的な構成を示すブロック図。 液晶装置の画素の等価回路図。 マザー基板を示す概略平面図。 マザー基板におけるガードラインの電気的な配置を示す概略平面図。 検査用端子と検査回路のトランジスターとを繋ぐ配線経路の一例を示す概略平面図。 図７のＡ−Ａ’線に沿った検査用端子とガードラインの構造を示す概略断面図。 図７のＢ−Ｂ’線に沿った配線経路の構造を示す概略断面図。 投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置として液晶装置を例に挙げ、図１及び図２を参照して説明する。図１は液晶装置の構成を示す概略平面図、図２は図１のＨ−Ｈ’線に沿った液晶装置の構造を示す概略断面図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。液晶装置１００は、後述する電子機器としての投射型表示装置における光変調素子（液晶ライトバルブ）として好適に用いられるものである。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール４０を介して接着され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０が構成されている。シール４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール４０の内側には、同じく額縁状に見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属化合物などからなり、見切り部２１の内側が複数の画素Ｐを有する表示領域Ｅ０となっている。なお、表示領域Ｅ０は、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、表示領域Ｅ０において複数の画素Ｐをそれぞれ平面的に区分する遮光部が設けられている。

本実施形態では、表示領域Ｅ０の縁から素子基板１０の外縁までの周辺領域を次のように区分して呼ぶこととする。表示領域Ｅ０を囲むように見切り部２１が設けられた領域を第１周辺領域Ｅ１とし、第１周辺領域Ｅ１よりも外側でシール４０が設けられた領域を第２周辺領域Ｅ２とし、第２周辺領域Ｅ２よりも外側であって素子基板１０の外縁に至る領域を第３周辺領域Ｅ３とする。

第１周辺領域Ｅ１において、素子基板１０の１辺部に沿ったシール４０と該１辺部との間にデマルチプレクサ回路７０が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール４０の内側に検査回路１３０が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール４０の内側に走査線駆動回路１０２が設けられている。デマルチプレクサ回路７０、走査線駆動回路１０２、検査回路１３０を総称して周辺回路と呼ぶ。

第３周辺領域Ｅ３において、これらデマルチプレクサ回路７０、走査線駆動回路１０２に繋がる接続配線１０７は、該１辺部に沿って配列した複数の外部回路接続端子１０４に接続されている。また、検査回路１３０に繋がる接続配線１０８は、該１辺部と直交し互いに対向する他の２辺部に沿って配列した検査用端子１０３に接続されている。複数の検査用端子１０３及びこれに繋がる接続配線１０８の詳しい構成については後述する。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。また、Ｘ方向及びＹ方向と直交する方向をＺ方向とする。さらに、Ｚ方向に沿って対向基板２０側から見ることを平面的あるいは平面視とする。以降の図におけるＸ方向、Ｙ方向、Ｚ方向は、図１および図２のＸ方向、Ｙ方向、Ｚ方向とそれぞれ一致した方向であるとする。

図２に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１６及びスイッチング素子である薄膜トランジスター（Thin Film Transistor、以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。素子基板１０は、基材１０ｓと、基材１０ｓ上に設けられた、画素電極１６、ＴＦＴ３０、信号配線、配向膜などを含むものである。

対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。対向基板２０は、基材２０ｓと、基材２０ｓ上に設けられた、見切り部２１、平坦化層２２、共通電極２３、配向膜２４などを含むものである。

見切り部２１は、図１に示すように平面的にデマルチプレクサ回路７０、走査線駆動回路１０２、検査回路１３０と重なる位置において額縁状に設けられている。これにより、見切り部２１は、対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅ０に入射しないように遮蔽して、表示領域Ｅ０の表示における高いコントラストを確保している。

平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）膜などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の接続配線１０７に電気的に接続している。

画素電極１６を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、正の誘電異方性を有する液晶分子を略水平配向させる配向処置が施された例えばポリイミドなどの有機配向膜や、負の誘電異方性を有する液晶分子を略垂直配向させる、気相成長法を用いて成膜されたＳｉＯｘ（酸化シリコン）などの無機配向膜が挙げられる。

このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。なお、本実施形態ではノーマリーブラックモードが採用されている。

次に、本実施形態に係る液晶装置１００の電気的な構成について、図３及び図４を参照して説明する。図３は液晶装置の電気的な構成を示すブロック図、図４は液晶装置の画素の等価回路図である。

図３に示すように、液晶装置１００は、素子基板１０上に、デマルチプレクサ回路７０、走査線駆動回路１０２及び検査回路１３０を備えている。素子基板１０上の外部回路接続端子１０４のうち画像信号端子１０４ｖに外部回路としての画像信号供給回路４００が電気的に接続されている。

素子基板１０上の表示領域Ｅ０には、例えば、１０８８本の走査線３が行方向（すなわち、Ｘ方向）に延在するように設けられ、また、８本ごとにグループ化された１９８４（＝２４８×８）本のデータ線６が、列方向（すなわち、Ｙ方向）に延在するように、且つ、各走査線３と互いに電気的な絶縁を保つように、設けられている。なお、走査線３及びデータ線６の本数はそれぞれ１０８８本及び１９８４本に限定されるものではない。１グループを構成するデータ線６の数は、本実施形態では「８」としたが、「２」以上であればよい。

画素Ｐは、１０８８本の走査線３と１９８４本のデータ線６との交差に対応して、それぞれ配列されている。従って、本実施形態では、画素Ｐは、縦１０８８行×横１９８４列で、所定の画素ピッチでマトリックス状に配列することになる。

図４に示すように、画素Ｐは、画素スイッチング用のＴＦＴ３０と、画素電極１６と、蓄積容量１７とを備える。

ＴＦＴ３０は、ソースがデータ線６に電気的に接続され、ゲートが走査線３に電気的に接続され、ドレインが画素電極１６に電気的に接続されている。蓄積容量１７は、ＴＦＴ３０のドレインと容量線７とに接続されている。ＴＦＴ３０は、走査線駆動回路１０２から供給される走査信号によってオンオフ（ＯＮ−ＯＦＦ）が切り換えられる。

画素Ｐにおいて、データ線６及び画素電極１６を介して液晶層５０（図２参照）に書き込まれた所定レベルのデータ信号は、共通電極２３との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１００からは画像信号に応じたコントラストをもつ光が射出される。

蓄積容量１７は、保持された画像信号がリークするのを防ぐために、画素電極１６と共通電極２３との間に形成される液晶容量と並列に付加されている。

以上のような画素Ｐが、表示領域Ｅ０にマトリックス状に配列され、アクティブマトリックス駆動が可能となっている。

図３に戻り、本実施形態では、１グループを構成する８本のデータ線６を区別するために、右から順にそれぞれａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ系列と呼ぶ場合がある。詳細には、ａ系列とは１、９、１７、・・・、１９７７列目のデータ線６であり、ｂ系列とは２、１０、１８、・・・、１９７８列目のデータ線６であり、ｃ系列とは３、１１、１９、・・・、１９７９列目のデータ線６であり、ｄ系列とは４、１２、２０、・・・、１９８０列目のデータ線６であり、ｅ系列とは５、１３、２１、・・・、１９８１列目のデータ線６であり、ｆ系列とは６、１４、２２、・・・、１９８２列目のデータ線６であり、ｇ系列とは７、１５、２３、・・・、１９８３列目のデータ線６であり、ｈ系列とは８、１６、２４、・・・、１９８４列目のデータ線６である。

走査線駆動回路１０２は、シフトレジスターを有しており、１、２、３、・・・、１０８８行目の走査線３に、走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇ１０８８を供給する。詳細には、走査線駆動回路１０２は、１フレームの期間にわたって１、２、３、・・・、１０８８行目の走査線３を順番に選択するとともに、選択された走査線３への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線３への走査信号を非選択電圧に相当するＬレベルとする。

画像信号供給回路４００は、素子基板１０とは別体構成であり、表示動作の際には、画像信号端子１０４ｖを介して素子基板１０と接続される。画像信号供給回路４００は、走査線駆動回路１０２によって選択された走査線３と、各グループに属する８本のデータ線６のうち、デマルチプレクサ回路７０によって選ばれるデータ線６とに対応する画素電極１６に対し、当該画素電極１６が含まれる画素Ｐの階調に応じた電圧の画像信号を出力する。画像信号供給回路４００から画像信号端子１０４ｖに供給された画像信号は、接続配線１０７（図１参照）に含まれる画像信号線３００を介してデマルチプレクサ回路７０へ供給される。

一方、検査時においては、画像信号端子１０４ｖには、画像信号供給回路４００の代わりに、検査用画像信号供給回路（不図示）が接続されて、検査動作に合わせた検査用の画像信号が供給される。

なお、本実施形態では、上述したように、データ線６の本数は「１９８４」であり、これらが８本ごとにグループ化されているので、画像信号端子１０４ｖの個数は「２４８」である。

デマルチプレクサ回路７０は、データ線６ごとに設けられたトランジスター７１を含んで構成されている。トランジスター７１は、例えばｎチャネル型であり、各ドレインはデータ線６の一端に電気的に接続されている。同一グループに属するデータ線６に対応する８個のトランジスター７１のソースは、当該グループに対応する画像信号線３００と電気的に共通接続されている。

すなわち、ｍ番目（但し、ｍは１以上２４８以下の整数）のグループは、ａ系列の（８ｍ−７）列目、ｂ系列の（８ｍ−６）列目、ｃ系列の（８ｍ−５）列目、ｄ系列の（８ｍ−４）列目、ｅ系列の（８ｍ−３）列目、ｆ系列の（８ｍ−２）列目、ｇ系列の（８ｍ−１）列目及びｈ系列の（８ｍ）列目のデータ線６から構成されるので、これら８系列のデータ線６に対応するトランジスター７１のソースは電気的に共通接続されて、画像信号ＶＩＤ（ｍ）が供給される。（８ｍ−７）列目のデータ線６に対応するトランジスター７１のゲートには、制御信号線７００を介して制御信号Ｓｅｌ１が供給され、同様に（８ｍ−６）列目、（８ｍ−５）列目、（８ｍ−４）列目、（８ｍ−３）列目、（８ｍ−２）列目、（８ｍ−１）列目及び（８ｍ）列目のデータ線６に対応するトランジスター７１のゲートには、接続配線１０７（図１参照）に含まれる制御信号線７００を介して制御信号Ｓｅｌ２、Ｓｅｌ３、Ｓｅｌ４、Ｓｅｌ５、Ｓｅｌ６、Ｓｅｌ７及びＳｅｌ８が供給される。制御信号Ｓｅｌ１、Ｓｅｌ２、・・・、Ｓｅｌ８は、図示しない外部回路としてのタイミング制御回路から外部回路接続端子１０４のうち制御信号端子１０４ｓを介して制御信号線７００に供給される。

図３に示すように、検査回路１３０は、制御回路１３２、及びデータ線６ごとに設けられたトランジスターであるＴＦＴ１３４を含んで構成されている。

制御回路１３２は、シフトレジスターを含んで構成されている。制御回路１３２には、検査時において、転送開始パルスＤＸ、クロック信号ＣＬＸ、反転クロック信号ＣＬＸＢ、転送方向制御信号ＤＩＲＸ、基準電位ＶＳＳ、電源電位ＶＤＤが、外部に設けられた検査制御回路（図示省略）から検査用端子１０３（図１参照）のうち入力端子１０３ｉ、及び接続配線１０８（図１参照）に含まれる検査用信号線８１０を介して供給される。制御回路１３２は、検査時において、転送開始パルスＤＸを、転送方向制御信号ＤＩＲＸ並びにクロック信号ＣＬＸ及び反転クロック信号ＣＬＸＢに従って順次シフトして、転送パルスＸ１、Ｘ２、・・・、Ｘ２４８を後述するＴＦＴ１３４の各グループに対応して出力する。本実施形態では、検査用端子１０３のうちの入力端子１０３ｉは、Ｘ方向において制御回路１３２の両側に設けられている。

ＴＦＴ１３４は、例えばｎチャネル型であり、各ソースは、データ線６の他端（すなわち、データ線６におけるデマルチプレクサ回路７０が電気的に接続された一端とは反対側である他端）に電気的に接続されている。同一グループに属するデータ線６に対応する８個のＴＦＴ１３４のゲートは電気的に共通接続されており、制御回路１３２から当該グループに対応する転送パルスＸｍが供給される。

すなわち、ｍ番目のグループを構成する（８ｍ−７）列目、（８ｍ−６）列目、（８ｍ−５）列目、（８ｍ−４）列目、（８ｍ−３）列目、（８ｍ−２）列目、（８ｍ−１）列目及び（８ｍ）列目のデータ線６に対応するＴＦＴ１３４のゲートには、制御回路１３２による転送パルスＸｍが共通に供給される。

１番目から２４８番目までのデータ線６のグループにおいて、ａ系列のデータ線６に対応するＴＦＴ１３４のドレインは、グループを構成するデータ線６の数と同じ本数である８本の検査用信号線８２０のうち、検査信号ＣＸ１として読み出す検査用信号線８２０に電気的に共通接続されている。同様に、各グループにおいて、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ及びｈ系列のデータ線６に対応するＴＦＴ１３４のドレインは、８本の検査用信号線８２０のうち、検査信号ＣＸ２、ＣＸ３、ＣＸ４、ＣＸ５、ＣＸ６、ＣＸ７及びＣＸ８として読み出す検査用信号線８２０に電気的に共通接続されている。検査用信号線８２０は、接続配線１０８（図１参照）に含まれ、検査用端子１０３（図１参照）のうち出力端子１０３ｏに電気的に接続されている。Ｘ方向において右側に設けられた出力端子１０３ｏから検査信号ＣＸ１〜ＣＸ４を取り出すことができ、Ｘ方向において左側に設けられた出力端子１０３ｏから検査信号ＣＸ５〜ＣＸ８を取り出すことができる構成となっている。

上述した検査回路１３０によって、検査時には、例えば、データ線６のグループごとに制御回路１３２から転送パルスＸ１、Ｘ２、・・・、Ｘ１２０を出力して、各グループに対応するＴＦＴ１３４をオン状態とすることで、予め所定電圧の検査用の画像信号が供給されたデータ線６の電位を、８本の検査用信号線８２０を介して出力端子１０３ｏに出力させる。そして、８本の検査用信号線８２０に電気的に接続された外部の判定手段によって８本の検査用信号線８２０が所定の電位であるか否かを判定することで、デマルチプレクサ回路７０や各データ線６の機能における良否を判定する検査が行われる。なお、このような検査は、後述するマザー基板上において素子基板１０における各種の構成要素が形成された状態で行われる。つまり、マザー基板から素子基板１０を取り出す、すなわち液晶パネル１１０を取り出す前に検査を行うので、効率的に検査を行うことができる。

検査用端子１０３（図１参照）のうち検査用端子１０３ｙは、検査時において、走査線駆動回路１０２から出力される検査用の出力信号を、検査信号ＹＥＰとして読み出すための出力端子であり、接続配線１０８（図１参照）に含まれる検査用信号線８８０を介して走査線駆動回路１０２（より具体的には、走査線駆動回路１０２のシフトレジスターの最終段の出力線）と電気的に接続されている。検査時において、検査用端子１０３ｙをプローブすることで、走査線駆動回路１０２を検査することができる。検査信号ＹＥＰは、走査信号の走査方向に対応して、右側（Ｒ）の走査線駆動回路１０２のシフトレジスターの最終段の出力線から出力される検査信号ＹＥＰＲと、左側（Ｌ）の走査線駆動回路１０２のシフトレジスターの最終段の出力線から出力される検査信号ＹＥＰＬとが存在する。

ここで、上述のように構成された液晶装置１００の動作について、図３を参照して説明する。

走査線駆動回路１０２は、ある１フレーム（第ｎフレーム）の期間にわたって走査信号Ｇ１、Ｇ２、・・・、Ｇ１０８８を１水平期間ごとに順次排他的にＨレベル（即ち、選択電圧）とする。

ここで、１水平期間では、タイミング制御回路から供給される制御信号Ｓｅｌ１、Ｓｅｌ２、・・・、Ｓｅｌ８は、この順番で排他的にＨレベルとなり、この供給に合わせて画像信号供給回路４００は、画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を供給する。

詳細には、画像信号供給回路４００は、ｉ行目の走査信号ＧｉがＨレベルとなる期間において、制御信号Ｓｅｌ１がＨレベルとなったとき、ｉ行目の走査線３とａ系列のデータ線６との交差に対応する画素Ｐの階調に応じた電圧だけ共通電極電位ＬＣＣＯＭに対して高位または低位の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。この際、制御信号Ｓｅｌ１だけがＨレベルであるので、ａ系列のデータ線６が選択される（すなわち、ａ系列のデータ線６に対応するトランジスター７１だけがオンする）結果、画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８は、それぞれａ系列（１、９、１７、・・・、１９７７列目）のデータ線６に供給される。一方、走査信号ＧｉがＨレベルであると、ｉ行目に位置する画素Ｐのすべてにおいて、画素スイッチング用のＴＦＴ３０がオン（導通）状態となるので、ａ系列のデータ線６に供給された画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８は、それぞれｉ行１列、ｉ行９列、ｉ行１７列、・・・、ｉ行１９７７列の画素電極１６に印加されることになる。

次に、画像信号供給回路４００は、制御信号Ｓｅｌ２がＨレベルとなったとき、今度はｉ行目の走査線３とｂ系列のデータ線６との交差に対応する画素Ｐの階調に応じた電圧の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。この際、制御信号Ｓｅｌ２だけがＨレベルであるため、ｂ系列のデータ線６が選択される結果、画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８は、それぞれｂ系列（２、１０、１８、・・・、１９７８列目）のデータ線６に供給されて、それぞれｉ行２列、ｉ行１０列、ｉ行１８列、・・・、ｉ行１９７８列の画素電極１６に印加されることになる。

同様に、画像信号供給回路４００は、ｉ行目の走査信号ＧｉがＨレベルとなる期間において、制御信号Ｓｅｌ３がＨレベルとなったときには、ｉ行目の走査線３とｃ系列のデータ線６との交差に対応する画素Ｐ、制御信号Ｓｅｌ４がＨレベルとなったときには、ｉ行目の走査線３とｄ系列のデータ線６との交差に対応する画素Ｐ、制御信号Ｓｅｌ５がＨレベルとなったときには、ｉ行目の走査線３とｅ系列のデータ線６との交差に対応する画素Ｐ、制御信号Ｓｅｌ６がＨレベルとなったときには、ｉ行目の走査線３とｆ系列のデータ線６との交差に対応する画素Ｐ、制御信号Ｓｅｌ７がＨレベルとなったときには、ｉ行目の走査線３とｇ系列のデータ線６との交差に対応する画素Ｐ、制御信号Ｓｅｌ８がＨレベルとなったときには、ｉ行目の走査線３とｈ系列のデータ線６との交差に対応する画素Ｐ、の階調に応じた電圧の画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８を、それぞれ１、２、３、・・・、２４８番目のグループに対応させて一斉に出力する。これにより、ｉ行目の各画素Ｐの階調に応じた画像信号ＶＩＤ１、ＶＩＤ２、ＶＩＤ３、・・・、ＶＩＤ２４８が、ｃ系列（３、１１、１９、・・・、１９７９列目）のデータ線６に供給されて、それぞれｉ行３列、ｉ行１１列、ｉ行１９列、・・・、ｉ行１９７９列の画素電極１６に印加され、引き続き、ｄ系列（４、１２、２０、・・・、１９８０列目）のデータ線６に供給されて、それぞれｉ行４列、ｉ行１２列、ｉ行２０列、・・・、ｉ行１９８０列の画素電極１６に印加され、引き続き、ｅ系列（５、１３、２１、・・・、１９８１列目）のデータ線６に供給されて、それぞれｉ行５列、ｉ行１３列、ｉ行２１列、・・・、ｉ行１９８１列の画素電極１６に印加され、引き続き、ｆ系列（６、１４、２２、・・・、１９８２列目）のデータ線６に供給されて、それぞれｉ行６列、ｉ行１４列、ｉ行２２列、・・・、ｉ行１９８２列の画素電極１６に印加され、引き続き、ｇ系列（７、１５、２３、・・・、１９８３列目）のデータ線６に供給されて、それぞれｉ行７列、ｉ行１５列、ｉ行２３列、・・・、ｉ行１９８３列の画素電極１６に印加され、引き続き、ｈ系列（８、１６、２４、・・・、１９８４列目）のデータ線６に供給されて、それぞれｉ行８列、ｉ行１６列、ｉ行２４列、・・・、ｉ行１９８４列の画素電極１６に印加される。

これにより、ｉ行目の画素Ｐに対して、階調に応じた画像信号の電圧を書き込む動作が完了する。なお、画素電極１６に印加された電圧は、走査信号ＧｉがＬレベルになっても、液晶容量によって次の第（ｎ＋１）フレームの書き込みまで保持されることになる。

＜マザー基板＞
次に、液晶パネル１１０を製造する際に用いられるマザー基板について図５を参照して説明する。図５はマザー基板を示す概略平面図である。

図５に示すように、マザー基板Ｗは、例えば、基材として透明な石英基板やガラス基板が用いられたものであって、ウェハー状となっている。液晶パネル１１０の素子基板１０は、マザー基板Ｗを用いて製造される。素子基板１０は、ウェハー状のマザー基板Ｗの一部を切り欠いたオリフラを基準として、マザー基板ＷにおいてＸ方向とＹ方向とに複数面付け（設計上レイアウト）されている。具体的には、マザー基板Ｗを用いて素子基板１０の各構成を形成した後に、個々の素子基板１０に対して対向基板２０を対向配置し、素子基板１０と対向基板２０との間のシール４０で囲まれた領域に液晶を充填して、素子基板１０と対向基板２０とを貼り合わせる。その後に、マザー基板Ｗを切断して個々の液晶パネル１１０を取り出す。

マザー基板Ｗに面付けされた素子基板１０を、チップ（Ｃｈｉｐ）と呼ぶ。マザー基板Ｗにおけるチップの平面的な位置に応じてチップ番号が与えられる。例えば、図５に示すように、図中の左上に位置する素子基板１０を基準としてチップ番号「Ｃ１１」を付与する。チップＣ１１に対して、Ｙ方向に隣り合う素子基板１０はチップ番号が「Ｃ１２」となり、チップＣ１２と呼ばれる。チップＣ１１に対して、Ｘ方向に隣り合う素子基板１０はチップ番号が「Ｃ２１」となり、チップＣ２１と呼ばれる。チップＣ２１に対して、Ｙ方向に隣り合う素子基板１０はチップ番号が「Ｃ２２」となり、チップＣ２２と呼ばれる。つまり、Ｘ方向とＹ方向とにマトリックス状に配置された素子基板１０（チップ）は、Ｘ方向における列番号とＹ方向における行番号とによりチップ番号が与えられる。

マザー基板Ｗに面付けされた複数の素子基板１０（チップ）の検査は、前述したように、素子基板１０に設けられた検査用端子１０３を利用してチップごとに行うことができる。なお、複数のチップを１つの検査単位として、検査単位ごとに検査を行ってもよい。

これらの複数のチップ間において、Ｘ方向に延在する仮想のスクライブラインＳＬＸと、Ｙ方向に延在する仮想のスクライブラインＳＬＹとが存在する。スクライブラインＳＬＸ，ＳＬＹは、これに沿ってマザー基板Ｗを切断することにより、個々の素子基板１０をマザー基板Ｗから取り出す、つまり組立後の液晶パネル１１０を取り出すことができる設計上の切断ラインである。スクライブラインＳＬＸ，ＳＬＹは、マザー基板Ｗに配置されていない仮想のラインであって、実際にはスクライブラインＳＬＸ，ＳＬＹの位置を特定可能なマーク類（図示省略）が個々の素子基板１０に対応してマザー基板Ｗに形成されている。なお、マザー基板Ｗの切断方法としては、ダイシング法や、スジ入れスクライブ法、レーザーカット法などが挙げられる。本実施形態では、加工精度を考慮してダイシング法を用いている。

＜ガードライン＞
次に、外部回路接続端子１０４を電気的に接続させる配線（ガードライン）について、図６を参照して説明する。図６はマザー基板におけるガードラインの電気的な配置を示す概略平面図である。

図６に示すように、マザー基板Ｗには、例えば、Ｘ方向とＹ方向とに配置された４つの素子基板１０、すなわちチップＣ１１，Ｃ１２，Ｃ２１，Ｃ２２をそれぞれ取り囲むようにガードライン１０９が配置されている。このようにガードライン１０９はマザー基板Ｗに所謂格子状に配置されており、チップ間においてＸ方向に延在するガードライン１０９と複数の外部回路接続端子１０４のそれぞれとが電気的に接続されている。

ガードライン１０９は、外部回路接続端子１０４同士を電気的に接続することによって、静電気が外部回路接続端子１０４に入ったとしても、外部回路接続端子１０４に接続された接続配線やトランジスターなどが静電気によって損傷あるいは破壊されることを防ぐ目的で配置されたものである。ガードライン１０９は、図５に示したマザー基板Ｗ上において、基本的にスクライブラインＳＬＸ，ＳＬＹと重なるように配置されている。また、Ｘ方向に隣り合うチップの複数の検査用端子１０３は、Ｙ方向に延在するガードライン１０９を挟んで対向配置されている。つまり、スクライブラインＳＬＸ，ＳＬＹに沿ってマザー基板Ｗを切断すれば、ガードライン１０９が切断（ダイシング）されて、ガードライン１０９と外部回路接続端子１０４とが切り離される。また、詳しくは後述するが、検査用端子１０３に繋がる接続配線の一部も切断（ダイシング）されて除かれる。

なお、図６では、検査用端子１０３における入力端子１０３ｉと出力端子１０３ｏの数を正確に記載していないが、出力端子１０３ｏの中に、走査線駆動回路１０２から検査信号ＹＥＰが出力される検査用端子１０３ｙが含まれる（図３参照）。

＜検査用端子及び配線経路の概要＞
次に、マザー基板Ｗの素子基板１０（チップ）における検査用端子１０３及び検査用端子１０３と検査回路１３０とを繋ぐ配線経路について、図７〜図９を参照して説明する。
図７は検査用端子と検査回路のトランジスターとを繋ぐ配線経路の一例を示す概略平面図、図８は図７のＡ−Ａ’線に沿った検査用端子とガードラインの構造を示す概略断面図、図９は図７のＢ−Ｂ’線に沿った配線経路の構造を示す概略断面図である。
以降、図７における各構成の配置を説明する際に、Ｙ方向に延在するスクライブラインＳＬＹを基準とし、Ｘ方向における位置を左（Ｌ）側、右（Ｒ）側と言うことがある。また、スクライブラインＳＬＹに沿ったＹ方向において、上側、下側と言うことがある。

図７に示すように、例えば、Ｘ方向において隣り合うチップＣ１１とチップＣ２１との間でＹ方向に延在するスクライブラインＳＬＹを挟んで、検査用端子１０３（入力端子１０３ｉ及び出力端子１０３ｏ）が所定の間隔を置いて左側と右側とに配置されている。スクライブラインＳＬＹを基準にして、左側に配置された入力端子１０３ｉに（Ｌ）を付して入力端子１０３ｉ（Ｌ）と表し、右側に配置された入力端子１０３ｉに（Ｒ）を付して入力端子１０３ｉ（Ｒ）と表す。出力端子１０３ｏについても同様に、左側は出力端子１０３ｏ（Ｌ）と表し、右側は出力端子１０３ｏ（Ｒ）と表す。入力端子１０３ｉと検査回路１３０の制御回路１３２とを繋ぐ配線経路や出力端子１０３ｏとＴＦＴ１３４とを繋ぐ配線経路の構成は、スクライブラインＳＬＹを挟んで隣り合うチップＣ１１とチップＣ２１とにおいて対称的に設けられている。スクライブラインＳＬＹに沿って配置されるガードライン１０９も同様である。また、配線経路を構成する個々の配線部についても配置における対称性を考慮して「Ｌ」や「Ｒ」を付して説明する。なお、図７では、主にチップＣ２１側の配線経路を示し、チップＣ１１側の配線経路については一部を図示している。

具体的には、ガードライン１０９は、基本的にスクライブラインＳＬＹに沿って配置されているが、入力端子１０３ｉや出力端子１０３ｏをＹ方向下側に過ぎた位置において、スクライブラインＳＬＹの左側と右側とに均等に蛇行して屈曲した部分を有している。

チップＣ２１において、例えば、転送開始パルスＤＸが入力される入力端子１０３ｉ（Ｒ）と制御回路１３２とを繋ぐ配線経路は、第１配線部８１１Ｒ、第２配線部８１２Ｒ、第３配線部８１３Ｌ、第４配線部８２４Ｒ、第５配線部８２５Ｒを含んで構成されている。第１配線部８１１Ｒ、第２配線部８１２Ｒ、第３配線部８１３Ｌは、検査用信号線８１０Ｒを構成する。詳しくは後述するが、第１配線部８１１Ｒ、第２配線部８１２Ｒ、第３配線部８１３Ｌは同一の配線層に設けられている。入力端子１０３ｉ（Ｒ）、第４配線部８２４Ｒ、第５配線部８２５Ｒは上記配線層と異なる配線層に設けられている。入力端子１０３ｉ（Ｒ）からＹ方向下側に延びるように第４配線部８２４Ｒが設けられている。制御回路１３２に繋がれる第５配線部８２５Ｒは、入力端子１０３ｉ（Ｒ）から離れた位置においてＸ方向に延在して設けられている。ガードライン１０９の左側に屈曲した部分に向かって、第４配線部８２４ＲのＹ方向下側端から第１配線部８１１ＲがＸ方向に延在して設けられ、第５配線部８２５Ｒの左端から第２配線部８１２ＲがＸ方向に延在して設けられている。Ｘ方向に延在する第１配線部８１１Ｒの左端及び第２配線部８１２Ｒの左端は、スクライブラインＳＬＹ上に位置するものであって、双方の左端を繋ぐように第３配線部８１３Ｌが設けられている。第３配線部８１３Ｌは、ガードライン１０９の左側に屈曲した部分に沿って折れ曲がっている。

入力端子１０３ｉ（Ｒ）と第４配線部８２４Ｒとは、入力端子１０３ｉ（Ｒ）側に設けられたコンタクトホール８５３によって電気的に接続されている。第４配線部８２４Ｒと第１配線部８１１Ｒとは、第４配線部８２４ＲのＹ方向下側端に設けられたコンタクトホール８３７によって電気的に接続されている。第２配線部８１２Ｒと第５配線部８２５Ｒとは、第５配線部８２５Ｒの左端に設けられたコンタクトホール８３９によって電気的に接続されている。

入力端子１０３ｉ（Ｌ）側も入力端子１０３ｉ（Ｒ）と同様であって、入力端子１０３ｉ（Ｌ）からＹ方向下側に延びるように第４配線部８２４Ｌが設けられている。ガードライン１０９の右側に屈曲した部分に向かって、第４配線部８２４ＬのＹ方向下側端から第１配線部８１１ＬがＸ方向に延在して設けられ、第２配線部８１２ＬがＸ方向に延在して設けられている。第１配線部８１１Ｌの右端及び第２配線部８１２Ｌの右端は、スクライブラインＳＬＹ上に位置するものであって、双方の右端を繋ぐように第３配線部８１３Ｒが設けられている。第３配線部８１３Ｒは、ガードライン１０９の右側に屈曲した部分に沿って折れ曲がっている。

入力端子１０３ｉ（Ｌ）と第４配線部８２４Ｌとは、入力端子１０３ｉ（Ｌ）側に設けられたコンタクトホール８５４によって電気的に接続されている。第４配線部８２４Ｌと第１配線部８１１Ｌとは、第４配線部８２４Ｌの下端に設けられたコンタクトホール８３８によって電気的に接続されている。

チップＣ２１において、例えば、検査信号ＣＸが出力される出力端子１０３ｏ（Ｒ）とＴＦＴ１３４とを繋ぐ配線経路は、検査用信号線８２０Ｒ、第６配線部８２１Ｒ、第７配線部８２２Ｒを含んで構成されている。検査用信号線８２０Ｒは、第１配線部８１１Ｒ、第２配線部８１２Ｒ、第３配線部８１３Ｌにより構成されている。詳しくは後述するが、第１配線部８１１Ｒ、第２配線部８１２Ｒ、第３配線部８１３Ｌは同一の配線層に設けられている。出力端子１０３ｏ（Ｒ）、第６配線部８２１Ｒ、第７配線部８２２Ｒは上記配線層と異なる配線層に設けられている。出力端子１０３ｏ（Ｒ）からＹ方向下側に延びるように第６配線部８２１Ｒが設けられている。ＴＦＴ１３４に繋がれる第７配線部８２２Ｒは、出力端子１０３ｏ（Ｒ）から離れた位置においてＸ方向に延在して設けられている。ガードライン１０９の左側に屈曲した部分に向かって、第６配線部８２１ＲのＹ方向下側端から第１配線部８１１ＲがＸ方向に延在して設けられ、第７配線部８２２Ｒの左端から第２配線部８１２ＲがＸ方向に延在して設けられている。Ｘ方向に延在する第１配線部８１１Ｒの左端及び第２配線部８１２Ｒの左端は、スクライブラインＳＬＹ上に位置するものであって、双方の左端を繋ぐように第３配線部８１３Ｌが設けられている。第３配線部８１３Ｌは、ガードライン１０９の左側に屈曲した部分に沿って折れ曲がっている。

出力端子１０３ｏ（Ｒ）と第６配線部８２１Ｒとは、出力端子１０３ｏ（Ｒ）側に設けられたコンタクトホール８５５によって電気的に接続されている。第６配線部８２１Ｒと第１配線部８１１Ｒとは、第６配線部８２１ＲのＹ方向下側端に設けられたコンタクトホール８３５によって電気的に接続されている。第２配線部８１２Ｒと第７配線部８２２Ｒとは、第７配線部８２２Ｒの左端に設けられたコンタクトホール８３４によって電気的に接続されている。

出力端子１０３ｏ（Ｌ）側も出力端子１０３ｏ（Ｒ）と同様であって、出力端子１０３ｏ（Ｌ）からＹ方向下側に延びるように第６配線部８２１Ｌが設けられている。ガードライン１０９の右側に屈曲した部分に向かって、第６配線部８２１ＬのＹ方向下側端から第１配線部８１１ＬがＸ方向に延在して設けられ、第２配線部８１２ＬがＸ方向に延在して設けられている。第１配線部８１１Ｌの右端及び第２配線部８１２Ｌの右端は、スクライブラインＳＬＹ上に位置するものであって、双方の右端を繋ぐように第３配線部８１３Ｒが設けられている。第３配線部８１３Ｒは、ガードライン１０９の右側に屈曲した部分に沿って折れ曲がっている。

出力端子１０３ｏ（Ｌ）と第６配線部８２１Ｌとは、出力端子１０３ｏ（Ｌ）側に設けられたコンタクトホール８５６によって電気的に接続されている。第６配線部８２１Ｌと第１配線部８１１Ｌとは、第６配線部８２１ＬのＹ方向下側端に設けられたコンタクトホール８３６によって電気的に接続されている。

ＴＦＴ１３４は、Ｙ方向に延在する半導体層１３４ａと、半導体層１３４ａのチャネル領域に対向して配置されたゲート電極１３４ｇとを有している。第７配線部８２２Ｒの右端は半導体層１３４ａのドレイン領域にコンタクトホール８３１を介して接続されている。半導体層１３４ａのソース領域には、データ線６に繋がる接続配線８２３Ｒの左端がコンタクトホール８３２を介して接続されている。ゲート電極１３４ｇには、制御回路１３２に繋がる接続配線８２６Ｒの左端がコンタクトホール８３３を介して接続されている。

第５配線部８２５Ｒ及び第７配線部８２２Ｒは、同一の配線層に設けられており、第５配線部８２５Ｒ及び第７配線部８２２Ｒの下層の配線層にＹ方向に延在する他の配線８１４，８１５が設けられている。他の配線８１４，８１５は例えば周辺回路に電源電圧を供給する固定電位配線である。

本実施形態において、配線経路を構成する第１配線部８１１Ｌ及び第１配線部８１１Ｒは、幅及び長さ並びに抵抗値が同じになるように形成されている。第２配線部８１２Ｌ及び第２配線部８１２Ｒも同様に、幅及び長さ並びに抵抗値が同じになるように形成されている。また、第２配線部８１２の長さは、第１配線部８１１の長さよりも長い。あるいは第２配線部８１２の抵抗値は、第１配線部８１１の抵抗値よりも大きい。このような、第１配線部８１１及び第２配線部８１２の条件を満足すれば、第１配線部８１１及び第２配線部８１２の配置は、図７に示した状態に限定されるものではない。例えば、第２配線部８１２の一部を他の配線部と干渉しない位置でＹ方向上側及び下側方向に蛇行させてもよい。
なお、ＴＦＴ１３４やＴＦＴ１３４に繋がる配線部や接続配線の配置は、これに限定されるものではない。ＴＦＴ１３４の配置に応じて配線部及び接続配線の幅や長さ、抵抗値を調整して形成すればよい。

次に、図８及び図９を参照してより具体的な配線経路の構成及び構造について説明する。図８は図７のＡ−Ａ’線に沿った配線経路の構造を示す概略断面図である。詳しくは、スクライブラインＳＬＹを挟んで左右に配置された入力端子１０３ｉ（Ｌ）と入力端子１０３ｉ（Ｒ）の配線構造を示すものである。

図８に示すように、素子基板１０の基材１０ｓ上には、まず遮光膜２が形成される。遮光膜２は、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどからなる。遮光膜２は、後述するＴＦＴ１３４の半導体層１３４ａに基材１０ｓ側から入射する光を遮光するために設けられている。遮光膜２上に第１層間絶縁膜１１とゲート絶縁膜１２とが積層される。ゲート絶縁膜１２上において、スクライブラインＳＬＹと重なる位置にガードライン１０９が形成される。ガードライン１０９は、後述するＴＦＴ１３４のゲート電極１３４ｇと同じ配線層に設けられている。つまり、ガードライン１０９はゲート電極１３４ｇと同じ配線材料で構成されており、本実施形態では、導電性ポリシリコンが用いられている。ガードライン１０９を覆う第２層間絶縁膜１３が形成される。

第２層間絶縁膜１３上には、スクライブラインＳＬＹを挟んで対称な位置に第４配線部８２４Ｌ，８２４Ｒが形成される。第４配線部８２４Ｌ，８２４Ｒは、例えば、アルミニウム（Ａｌ）やチタン（Ｔｉ）などの金属、アルミニウム合金、あるいはこれらの金属化合物などの低抵抗配線材料からなる。第４配線部８２４Ｌ，８２４Ｒを覆う第３層間絶縁膜１４が形成される。第３層間絶縁膜１４上には、スクライブラインＳＬＹを挟んで対称な位置に中継層８５２Ｌ，８５２Ｒが形成される。中継層８５２Ｌ，８５２Ｒも上記低抵抗配線材料を用いて形成されている。第４配線部８２４Ｌと中継層８５２Ｌとは第３層間絶縁膜１４に形成されたコンタクトホール８４２を介して接続されている。第４配線部８２４Ｒと中継層８５２Ｒとは第３層間絶縁膜１４に形成されたコンタクトホール８４１を介して接続されている。

中継層８５２Ｌ，８５２Ｒを覆う第４層間絶縁膜１５が形成される。第４層間絶縁膜１５上には、スクライブラインＳＬＹを挟んで対称な位置に入力端子１０３ｉ（Ｌ），１０３ｉ（Ｒ）が形成される。入力端子１０３ｉ（Ｌ），１０３ｉ（Ｒ）もまた上記低抵抗配線材料を用いて形成されている。中継層８５２Ｌと入力端子１０３ｉ（Ｌ）とは第４層間絶縁膜１５に形成されたコンタクトホール８５４を介して接続されている。中継層８５２Ｒと入力端子１０３ｉ（Ｒ）とは第４層間絶縁膜１５に形成されたコンタクトホール８５３を介して接続されている。

上述した第１層間絶縁膜１１〜第４層間絶縁膜１５は、例えば、シリコンの酸化膜や窒化膜を用いて形成される。それぞれの膜厚は特に限定されるものではないが、下層に設けられた遮光膜や配線部、中継層を十分に覆うことができる程度の膜厚となっている。なお、スクライブラインＳＬＹを挟んで対称な位置に配置される出力端子１０３ｏ（Ｌ）及び出力端子１０３ｏ（Ｒ）の基材１０ｓ上における配線構造も、上記入力端子１０３ｉ（Ｌ）及び入力端子１０３ｉ（Ｒ）の配線構造と同じである。

図９は図７のＢ−Ｂ’線に沿った配線経路の構造を示す概略断面図である。詳しくは、出力端子１０３ｏ（Ｒ）からＴＦＴ１３４に至る配線経路の構造を示す概略断面図である。
図９に示すように、素子基板１０の基材１０ｓ上に、遮光膜２、第１層間絶縁膜１１が形成され、第１層間絶縁膜１１上にＴＦＴ１３４の半導体層１３４ａが形成される。半導体層１３４ａは、例えばポリシリコンからなり、不純物イオンが選択的に注入されて、ソース領域、チャネル領域、ドレイン領域が構築されている。

半導体層１３４ａを覆うゲート絶縁膜１２が形成される。ゲート絶縁膜１２は例えばシリコンの酸化膜からなる。ゲート絶縁膜１２上において、半導体層１３４ａのチャネル領域と対向する位置にゲート電極１３４ｇが形成される。同じく、ゲート絶縁膜１２上に配線経路の一例である検査用信号線８２０Ｒと、他の配線８１４，８１５とが形成される。本実施形態において、これらのゲート電極１３４ｇ、検査用信号線８２０Ｒ、他の配線８１４，８１５は、ゲート絶縁膜１２を覆うように成膜された導電性ポリシリコンをパターニングして形成されている。導電性ポリシリコンの膜厚は、例えば、１００ｎｍである。

検査用信号線８２０Ｒは、第１配線部８１１Ｒ、第３配線部８１３Ｌ、第２配線部８１２Ｒを含むものである。第１配線部８１１Ｒの長さをＬ１とし、第２配線部８１２Ｒの長さをＬ２とし、第３配線部８１３Ｌの長さをＬ３とすると、本実施形態では、Ｌ３＜Ｌ１＜Ｌ２の関係を満たしている。また、検査用信号線８２０Ｒの抵抗値が１ｋΩ未満であって、第２配線部８１２Ｒの抵抗値が５００Ω以上となるように、長さがＬ４の検査用信号線８２０Ｒがパターニングされている。したがって、第２配線部８１２Ｒの抵抗値は、第１配線部８１１Ｒの抵抗値よりも大きい。なお、本実施形態では、出力端子１０３ｏ（Ｒ）から第６配線部８２１Ｒまでと、第７配線部８２２Ｒとは、上述したように低抵抗配線材料を用いて形成されており、出力端子１０３ｏ（Ｒ）からＴＦＴ１３４のドレインまで配線経路の抵抗値は１ｋΩ以下となっている。

第２層間絶縁膜１３は、ゲート電極１３４ｇ、検査用信号線８２０Ｒ、他の配線８１４，８１５を覆うように形成される。第２層間絶縁膜１３において、半導体層１３４ａのドレイン領域と重なる位置にコンタクトホール８３１が形成され、半導体層１３４ａのソース領域と重なる位置にコンタクトホール８３２が形成される。また、検査用信号線８２０Ｒの一方の端（図９では左端）と重なる位置にコンタクトホール８３５が形成され、他方の端（図９では右端）と重なる位置にコンタクトホール８３４が形成される。これらのコンタクトホールの少なくとも内部を被覆すると共に第２層間絶縁膜１３の表面を覆うように、上述した低抵抗配線材料を用いて導電膜が成膜され、この導電膜をパターニングして、第６配線部８２１Ｒ、第７配線部８２２Ｒ、接続配線８２３Ｒが形成される。第７配線部８２２Ｒは、下層に形成された他の配線８１４，８１５を跨ぐように第２層間絶縁膜１３上に形成される。

第６配線部８２１Ｒはコンタクトホール８３５を介して第１配線部８１１Ｒと接続される。第７配線部８２２Ｒはコンタクトホール８３４を介して第２配線部８１２Ｒに接続されると共に、コンタクトホール８３１を介して半導体層１３４ａのドレイン領域に接続される。また、接続配線８２３Ｒはコンタクトホール８３２介して半導体層１３４ａのソース領域に接続される。

第３層間絶縁膜１４は、第６配線部８２１Ｒ、第７配線部８２２Ｒ、接続配線８２３Ｒを覆うように形成される。第３層間絶縁膜１４において、第６配線部８２１Ｒの端部（図９では左端）と重なる位置にコンタクトホール８４１が形成される。コンタクトホール８４１の少なくとも内部を被覆すると共に第３層間絶縁膜１４の表面を覆うように、上述した低抵抗配線材料を用いて導電膜が成膜され、この導電膜をパターニングして、中継層８５１Ｒが形成される。第４層間絶縁膜１５は、中継層８５１Ｒを覆うように形成される。第４層間絶縁膜１５において、中継層８５１Ｒと重なる位置にコンタクトホール８５５が形成される。コンタクトホール８５５の少なくとも内部を被覆すると共に第４層間絶縁膜１５の表面を覆うように、上述した低抵抗配線材料を用いて導電膜が成膜され、この導電膜をパターニングして、出力端子１０３ｏ（Ｒ）が形成される。

図９では、出力端子１０３ｏとＴＦＴ１３４とを繋ぐ配線経路の構造を示したが、入力端子１０３ｉと制御回路１３２に接続される第５配線部８２５Ｒとを繋ぐ検査用信号線８１０Ｒについても、検査用信号線８２０Ｒの構造と同じである。つまり、検査用信号線８１０Ｒは、第１配線部８１１Ｒ、第２配線部８１２Ｒ、第３配線部８１３Ｌにより構成され、ゲート電極１３４ｇが形成される配線層と同じ配線層において導電性ポリシリコンを用いて形成される。

なお、電源電位などの固定電位が与えられる他の配線８１４，８１５は、検査用信号線８１０Ｒ，８２０Ｒと同じ配線層に形成されることに限定されず、例えば図９に示すように、第７配線部８２２Ｒを覆う第３層間絶縁膜１４上に、他の配線８６４，８６５を形成してもよい。

上記第１実施形態の液晶装置１００によれば、以下の効果が得られる。
（１）マザー基板Ｗにおいて、スクライブラインＳＬＹを挟んで対称な位置に設けられた検査用端子１０３のうち、入力端子１０３ｉと、検査回路１３０の制御回路１３２とを繋ぐ配線経路の検査用信号線８１０、及び出力端子１０３ｏと、検査回路１３０のＴＦＴ１３４とを繋ぐ配線経路の検査用信号線８２０は、第１配線部８１１、第２配線部８１２、第３配線部８１３を含んで構成されている。また、第２配線部８１２の長さＬ２が第１配線部８１１の長さＬ１よりも長くなるように検査用信号線８１０，８２０が形成されている。言い換えれば、第２配線部８１２の抵抗値は、第１配線部８１１の抵抗値よりも大きい。また、検査用信号線８１０，８２０は、他の配線部（第４配線部８２４、第５配線部８２５、第６配線部８２１、第７配線部８２２よりも高抵抗な導電性ポリシリコンを用いて形成されている。
したがって、入力端子１０３ｉと制御回路１３２との間に高抵抗な導電性ポリシリコンからなる検査用信号線８１０を有しているので、入力端子１０３ｉから静電気が侵入しても、高抵抗な検査用信号線８１０によって静電気から制御回路１３２を保護することができる。また、出力端子１０３ｏから静電気が侵入しても、高抵抗な検査用信号線８２０によって静電気からＴＦＴ１３４を保護することができる。
第１配線部８１１及び第２配線部８１２の一方の端部は、スクライブラインＳＬＹ上に位置している。したがって、スクライブラインＳＬＹに沿ってマザー基板Ｗが切断（ダイシング）され、マザー基板Ｗから個々の液晶パネル１１０が取り出されたとしても、液晶パネル１１０の素子基板１０には、高抵抗な導電性ポリシリコンからなり、第１配線部８１１よりも抵抗値が大きい第２配線部８１２が残存するので、静電気から制御回路１３２やＴＦＴ１３４を含む検査回路１３０を保護することができる。
つまり、マザー基板Ｗにおいて面付けされた状態であっても、またマザー基板Ｗから取り出された状態であっても、液晶パネル１１０の検査回路１３０を静電気から保護することが可能な電気光学装置としての液晶装置１００を提供することができる。
さらに、配線経路と交差するように他の配線８１４，８１５（他の配線８６４，８６５）が配置されていたとしても、配線経路に侵入した静電気によって他の配線８１４，８１５（他の配線８６４，８６５）が切断されたり、損傷したりする不具合を防ぐことができる。

（２）入力端子１０３ｉと制御回路１３２とを繋ぐ配線経路の抵抗値は１ｋΩ以下となっている。したがって、入力端子１０３ｉから制御回路１３２に入力される検査信号が配線経路の抵抗によって減衰するなどの不具合が生じ難い。同様に、出力端子１０３ｏとＴＦＴ１３４とを繋ぐ配線経路の抵抗値は１ｋΩ以下となっている。したがって、ＴＦＴ１３４から出力される検査信号が配線経路の抵抗によって減衰するなどの不具合が生じ難い。つまり、検査回路１３０を用いて適正な検査を行うことができる。また、入力端子１０３ｉと制御回路１３２とを繋ぐ配線経路及び出力端子１０３ｏとＴＦＴ１３４とを繋ぐ配線経路のうち、第２配線部８１２の抵抗値が５００Ω以上であることから、検査用端子１０３あるいは第２配線部８１２の端部から侵入した静電気によって制御回路１３２のトランジスターやＴＦＴ１３４が静電気破壊されることを防ぐことができる。

（３）出力端子１０３ｏとＴＦＴ１３４とを繋ぐ検査用信号線８２０は、出力端子１０３ｏが設けられた配線層の下層の配線層に設けられている。したがって、出力端子１０３ｏと検査用信号線８２０とを同じ配線層に配置する場合に比べて、配置の自由度が向上し、出力端子１０３ｏと検査用信号線８２０とをコンパクトに配置することができる。また、検査用信号線８２０は、出力端子１０３ｏや他の配線部と異なる材料（導電性ポリシリコン）で形成されているので、所望の抵抗値となるように検査用信号線８２０を形成し易い。入力端子１０３ｉと制御回路１３２とを繋ぐ検査用信号線８１０の構成も検査用信号線８２０と同じであって、同様な効果が得られる。

（４）素子基板１０（チップ）の複数の外部回路接続端子１０４は、マザー基板Ｗにおいて、各素子基板１０（チップ）を囲むように格子状に設けられたガードライン１０９に電気的に接続されている。したがって、外部回路接続端子１０４に静電気が侵入してもガードライン１０９に逃がすことができる。つまり、外部回路接続端子１０４に接続されたデマルチプレクサ回路７０や走査線駆動回路１０２を静電気から保護することができる。つまり、マザー基板Ｗに面付けされた状態の液晶パネル１１０における検査回路１３０を含む周辺回路を静電気から保護することができる。

（第２実施形態）
＜電子機器＞
次に、本実施形態の電子機器として投射型表示装置を例に挙げ、図１０を参照して説明する。図１０は投射型表示装置の構成を示す概略図である。

図１０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸１００１に沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、周辺回路に対する静電気対策が施された液晶装置１００を用いているので、静電気に対して耐性を有する投射型表示装置１０００を提供することができる。また、投射型表示装置１０００の組立工程で、静電気により表示欠陥を生じさせることなく、液晶ライトバルブ１２１０，１２２０，１２３０を組み込むことができる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）上記第１実施形態の液晶装置１００において、検査用端子１０３ｙと走査線駆動回路１０２とを繋ぐ検査用信号線８８０（図３参照）についても、検査用信号線８１０，８２０と同様な構成を適用することができる。これにより、検査用端子１０３ｙから侵入する静電気に対して走査線駆動回路１０２を保護することができる。

（変形例２）上記第１実施形態の液晶装置１００において、ガードライン１０９は、検査用信号線８１０，８２０が形成される配線層と同じ配線層において、導電性ポリシリコンを用いて形成したが、これに限定されない。例えば、検査用信号線８１０，８２０と異なる配線層において、異なる配線材料を用いてガードライン１０９を形成してもよい。これによれば、ガードライン１０９の抵抗値をさらに低くすることができ、静電気を逃がし易くすることができる。

（変形例３）電気光学装置としての液晶装置１００が適用される電子機器は、上記第２実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

１０…素子基板、１００…電気光学装置としての液晶装置、１０３…検査用端子、１３０…検査回路、１３４…ＴＦＴ、８１１…第１配線部、８１２…第２配線部、１０００…電子機器としての投射型表示装置、Ｅ０…表示領域、Ｅ１…第１周辺領域。

Claims (8)

1. 素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、
   前記周辺領域の前記表示領域側に配置された検査回路と、
   前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、
   前記配線経路は、前記検査用端子から延びる第１配線部と、前記検査回路から延びる第２配線部とを含み、
   前記第２配線部の抵抗値は、前記第１配線部の抵抗値よりも大きいことを特徴とする電気光学装置。
2. 素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、
   前記周辺領域の前記表示領域側に配置された検査回路と、
   前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、
   前記配線経路は、前記検査用端子から延びる第１配線部と、前記検査回路から延びる第２配線部とを含み、
   前記第２配線部の長さは、前記第１配線部の長さよりも長いことを特徴とする電気光学装置。
3. 前記第１配線部及び前記第２配線部の一方の端部は、前記素子基板の前記外縁のうちの１辺の端部に位置していることを特徴とする請求項１または２に記載の電気光学装置。
4. 前記配線経路の抵抗値は、１ｋΩ以下であって、
   前記第２配線部の抵抗値は、５００Ω以上であることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
5. 前記素子基板において、前記検査用端子が設けられた配線層の下層の配線層に、前記第１配線部及び前記第２配線部が設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
6. 前記検査用端子と、前記第１配線部及び前記第２配線部とは、異なる配線材料からなることを特徴とする請求項５に記載の電気光学装置。
7. 前記第１配線部及び前記第２配線部の配線材料は、導電性のポリシリコンであることを特徴とする請求項６に記載の電気光学装置。
8. 請求項１乃至７のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images