JP2017078793A - 電気光学装置、電子機器 - Google Patents
電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP2017078793A JP2017078793A JP2015206993A JP2015206993A JP2017078793A JP 2017078793 A JP2017078793 A JP 2017078793A JP 2015206993 A JP2015206993 A JP 2015206993A JP 2015206993 A JP2015206993 A JP 2015206993A JP 2017078793 A JP2017078793 A JP 2017078793A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inspection
- wiring portion
- line
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Projection Apparatus (AREA)
Abstract
【課題】静電気から検査回路を確実に保護可能な電気光学装置、該電気光学装置を備えた電子機器を提供する。
【解決手段】電気光学装置の素子基板10は、表示領域の縁と素子基板10の外縁との間の周辺領域の外縁側に配置された検査用端子103oと、周辺領域の表示領域側に配置された検査回路130と、検査用端子103oと検査回路130とを電気的に接続させる配線経路と、を備え、配線経路は、検査用端子103oから延びる第1配線部811Rと、検査回路130のTFTから延びる第2配線部812Rとを含み、第2配線部812Rの長さL2は、第1配線部811Rの長さL1よりも長い。
【選択図】図9
【解決手段】電気光学装置の素子基板10は、表示領域の縁と素子基板10の外縁との間の周辺領域の外縁側に配置された検査用端子103oと、周辺領域の表示領域側に配置された検査回路130と、検査用端子103oと検査回路130とを電気的に接続させる配線経路と、を備え、配線経路は、検査用端子103oから延びる第1配線部811Rと、検査回路130のTFTから延びる第2配線部812Rとを含み、第2配線部812Rの長さL2は、第1配線部811Rの長さL1よりも長い。
【選択図】図9
Description
本発明は、電気光学装置、該電気光学装置を備えた電子機器に関する。
電気光学装置として、複数の画素ごとに、画素電極と、スイッチング素子としてのトランジスターとを備えたアクティブ駆動型の液晶装置が知られている。このような液晶装置において、複数の画素が配置された表示領域の周辺領域に画素を駆動制御するための周辺回路や検査回路が設けられている例も示されている。周辺回路や検査回路にもトランジスターが含まれており、液晶装置の製造工程において生ずる静電気によって、これらのトランジスターが破壊される不具合を低減あるいは防止するための工夫がなされている。
例えば、特許文献1には、表示領域外の領域に配置され、かつゲート配線またはソース配線に接続した複数の検査用スイッチング素子と、検査用スイッチング素子のソース電極同士、あるいは検査用スイッチング素子のドレイン電極同士を高抵抗素子で電気的に接続する配線とを備えた液晶表示装置が開示されている。特許文献1によれば、配線が高抵抗素子を有することにより、配線から侵入する静電気により検査用スイッチング素子が破壊されたり、配線が断線したりする不具合を防止できるとしている。
また、例えば、特許文献2には、上記周辺領域に設けられた端子と、端子から周辺回路へ引き回されると共に、低抵抗部分と該低抵抗部分よりも高抵抗な高抵抗部分とを有する引き回し配線とを備え、高抵抗部分の少なくとも一部は、端子と層間絶縁膜を介して互いに異なる層に配置されると共に周辺領域のうち端子が形成された領域内で引き回された電気光学装置が開示されている。特許文献2によれば、引き回し配線が高抵抗部分を含むことから、引き回し配線に印加された静電気によって周辺回路が破壊されてしまうことを抑制あるいは防止できるとしている。
上記特許文献2では、スイッチング素子である薄膜トランジスター(Thin Film Transistor;TFT)が設けられたTFTアレイ基板がマトリックス状に複数配置されたマザー基板から個々のTFTアレイ基板を切断して取り出す例が示されている。また、マザー基板において、隣り合うTFTアレイ基板の間の切断領域を挟んで向かい合って配置された検査用の端子同士を繋ぐように引き回し配線を配置する例が示されている。しかしながら、マザー基板からTFTアレイ基板を切断して取り出すと、切断領域に跨って配置された引き回し配線の高抵抗部分が切断されるため、切断後のTFTアレイ基板に残存する高抵抗部分の抵抗値は、切断前の抵抗値に比べて低下することになる。したがって、切断後のTFTアレイ基板の引き回し配線から侵入する静電気に対して周辺回路を保護する機能が低下するという課題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例]本適用例に係る電気光学装置は、素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、前記周辺領域の前記表示領域側に配置された検査回路と、前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、前記配線経路は、前記検査用端子から延びる第1配線部と、前記検査回路から延びる第2配線部とを含み、前記第2配線部の抵抗値は、前記第1配線部の抵抗値よりも大きいことを特徴とする。
本適用例に係る電気光学装置よれば、検査回路から延びる第2配線部の抵抗値が、検査用端子から延びる第1配線部の抵抗値よりも大きいので、検査用端子から静電気が侵入しても検査回路との間に第1配線部及び第2配線部を有することから検査回路を保護することができる。また、配線経路のうち第2配線部から静電気が侵入したとしても検査回路を保護することができる。つまり、外部から侵入する静電気に対して検査回路を確実に保護可能な電気光学装置を提供できる。
[適用例]本適用例に係る他の電気光学装置は、素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、前記周辺領域の前記表示領域側に配置された検査回路と、前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、前記配線経路は、前記検査用端子から延びる第1配線部と、前記検査回路から延びる第2配線部とを含み、前記第2配線部の長さは、前記第1配線部の長さよりも長いことを特徴とする。
本適用例に係る他の電気光学装置によれば、検査回路から延びる第2配線部の長さが、検査用端子から延びる第1配線部の長さよりも長いので、検査用端子から静電気が侵入しても検査回路との間に第1配線部及び第2配線部を有することから検査回路を保護することができる。また、配線経路のうち第2配線部から静電気が侵入したとしても検査回路を保護することができる。つまり、外部から侵入する静電気に対して検査回路を確実に保護可能な電気光学装置を提供できる。
上記適用例に記載の電気光学装置において、前記第1配線部及び前記第2配線部の一方の端部は、前記素子基板の前記外縁のうちの1辺の端部に位置していることを特徴とする。
この構成によれば、マザー基板に面付けされた複数の素子基板の外縁に沿って切断を行い、マザー基板から個々の素子基板を取り出す場合でも、取り出された個々の素子基板において第2配線部を確実に残すことができることから、マザー基板においても、また個々の素子基板においても確実な静電気対策を施すことができる。
この構成によれば、マザー基板に面付けされた複数の素子基板の外縁に沿って切断を行い、マザー基板から個々の素子基板を取り出す場合でも、取り出された個々の素子基板において第2配線部を確実に残すことができることから、マザー基板においても、また個々の素子基板においても確実な静電気対策を施すことができる。
上記適用例に記載の電気光学装置において、前記配線経路の抵抗値は1kΩ以下であって、前記第2配線部の抵抗値は、500Ω以上であることが好ましい。
この構成によれば、検査用端子から入力または出力される信号の減衰を抑えて確実に電気光学装置の機能について検査が可能であると共に、外部からの静電気の侵入に対して検査回路を保護可能な電気光学装置を提供できる。
この構成によれば、検査用端子から入力または出力される信号の減衰を抑えて確実に電気光学装置の機能について検査が可能であると共に、外部からの静電気の侵入に対して検査回路を保護可能な電気光学装置を提供できる。
上記適用例に記載の電気光学装置は、前記素子基板において、前記検査用端子が設けられた配線層の下層の配線層に、前記第1配線部及び前記第2配線部が設けられていることが好ましい。
この構成によれば、同一配線層に検査用端子と配線経路とを配置する場合に比べて、検査用端子と配線経路とをコンパクトに配置することができる。言い換えれば、検査用端子や配線経路が設けられる周辺領域の大きさをコンパクトにして電気光学装置の小型化を図ることができる。
この構成によれば、同一配線層に検査用端子と配線経路とを配置する場合に比べて、検査用端子と配線経路とをコンパクトに配置することができる。言い換えれば、検査用端子や配線経路が設けられる周辺領域の大きさをコンパクトにして電気光学装置の小型化を図ることができる。
上記適用例に記載の電気光学装置において、前記検査用端子と、前記第1配線部及び前記第2配線部とは、異なる配線材料からなることを特徴とする。
この構成によれば、検査用端子を構成する配線材料に対して、第1配線部及び第2配線部を構成する配線材料として、静電気対策により有効な高抵抗な配線材料を選択することができる。
この構成によれば、検査用端子を構成する配線材料に対して、第1配線部及び第2配線部を構成する配線材料として、静電気対策により有効な高抵抗な配線材料を選択することができる。
上記適用例に記載の電気光学装置において、前記第1配線部及び前記第2配線部の配線材料は、導電性のポリシリコンであることを特徴とする。
この構成によれば、例えば、アルミニウムやアルミニウム合金などの配線材料に比べて、高抵抗なポリシリコンで配線経路を構成することができる。
この構成によれば、例えば、アルミニウムやアルミニウム合金などの配線材料に比べて、高抵抗なポリシリコンで配線経路を構成することができる。
[適用例]本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、静電気対策が施された電気光学装置を備えていることから、静電気に強い電子機器を提供することができる。
本適用例によれば、静電気対策が施された電気光学装置を備えていることから、静電気に強い電子機器を提供することができる。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
(第1実施形態)
<電気光学装置>
まず、本実施形態の電気光学装置として液晶装置を例に挙げ、図1及び図2を参照して説明する。図1は液晶装置の構成を示す概略平面図、図2は図1のH−H’線に沿った液晶装置の構造を示す概略断面図である。
<電気光学装置>
まず、本実施形態の電気光学装置として液晶装置を例に挙げ、図1及び図2を参照して説明する。図1は液晶装置の構成を示す概略平面図、図2は図1のH−H’線に沿った液晶装置の構造を示す概略断面図である。
図1及び図2に示すように、本実施形態の電気光学装置としての液晶装置100は、対向配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10の基材10s及び対向基板20の基材20sは、透明な例えば石英基板やガラス基板が用いられている。液晶装置100は、後述する電子機器としての投射型表示装置における光変調素子(液晶ライトバルブ)として好適に用いられるものである。
素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール40を介して接着され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50が構成されている。シール40は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
額縁状に配置されたシール40の内側には、同じく額縁状に見切り部21が設けられている。見切り部21は、例えば遮光性の金属あるいは金属化合物などからなり、見切り部21の内側が複数の画素Pを有する表示領域E0となっている。なお、表示領域E0は、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図1では図示省略したが、表示領域E0において複数の画素Pをそれぞれ平面的に区分する遮光部が設けられている。
本実施形態では、表示領域E0の縁から素子基板10の外縁までの周辺領域を次のように区分して呼ぶこととする。表示領域E0を囲むように見切り部21が設けられた領域を第1周辺領域E1とし、第1周辺領域E1よりも外側でシール40が設けられた領域を第2周辺領域E2とし、第2周辺領域E2よりも外側であって素子基板10の外縁に至る領域を第3周辺領域E3とする。
第1周辺領域E1において、素子基板10の1辺部に沿ったシール40と該1辺部との間にデマルチプレクサ回路70が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール40の内側に検査回路130が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール40の内側に走査線駆動回路102が設けられている。デマルチプレクサ回路70、走査線駆動回路102、検査回路130を総称して周辺回路と呼ぶ。
第3周辺領域E3において、これらデマルチプレクサ回路70、走査線駆動回路102に繋がる接続配線107は、該1辺部に沿って配列した複数の外部回路接続端子104に接続されている。また、検査回路130に繋がる接続配線108は、該1辺部と直交し互いに対向する他の2辺部に沿って配列した検査用端子103に接続されている。複数の検査用端子103及びこれに繋がる接続配線108の詳しい構成については後述する。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。また、X方向及びY方向と直交する方向をZ方向とする。さらに、Z方向に沿って対向基板20側から見ることを平面的あるいは平面視とする。以降の図におけるX方向、Y方向、Z方向は、図1および図2のX方向、Y方向、Z方向とそれぞれ一致した方向であるとする。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。また、X方向及びY方向と直交する方向をZ方向とする。さらに、Z方向に沿って対向基板20側から見ることを平面的あるいは平面視とする。以降の図におけるX方向、Y方向、Z方向は、図1および図2のX方向、Y方向、Z方向とそれぞれ一致した方向であるとする。
図2に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた透光性の画素電極16及びスイッチング素子である薄膜トランジスター(Thin Film Transistor、以降、TFTと呼称する)30と、信号配線と、これらを覆う配向膜18とが形成されている。また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。素子基板10は、基材10sと、基材10s上に設けられた、画素電極16、TFT30、信号配線、配向膜などを含むものである。
対向基板20の液晶層50側の表面には、見切り部21と、これを覆うように成膜された平坦化層22と、平坦化層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。対向基板20は、基材20sと、基材20s上に設けられた、見切り部21、平坦化層22、共通電極23、配向膜24などを含むものである。
見切り部21は、図1に示すように平面的にデマルチプレクサ回路70、走査線駆動回路102、検査回路130と重なる位置において額縁状に設けられている。これにより、見切り部21は、対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域E0に入射しないように遮蔽して、表示領域E0の表示における高いコントラストを確保している。
平坦化層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部21を覆うように設けられている。このような平坦化層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
共通電極23は、例えばITO(Indium Tin Oxide)膜などの透明導電膜からなり、平坦化層22を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の接続配線107に電気的に接続している。
画素電極16を覆う配向膜18及び共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、正の誘電異方性を有する液晶分子を略水平配向させる配向処置が施された例えばポリイミドなどの有機配向膜や、負の誘電異方性を有する液晶分子を略垂直配向させる、気相成長法を用いて成膜されたSiOx(酸化シリコン)などの無機配向膜が挙げられる。
このような液晶装置100は透過型であって、電圧無印加状態で画素Pの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Pの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板10と対向基板20とを含む液晶パネル110の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。なお、本実施形態ではノーマリーブラックモードが採用されている。
次に、本実施形態に係る液晶装置100の電気的な構成について、図3及び図4を参照して説明する。図3は液晶装置の電気的な構成を示すブロック図、図4は液晶装置の画素の等価回路図である。
図3に示すように、液晶装置100は、素子基板10上に、デマルチプレクサ回路70、走査線駆動回路102及び検査回路130を備えている。素子基板10上の外部回路接続端子104のうち画像信号端子104vに外部回路としての画像信号供給回路400が電気的に接続されている。
素子基板10上の表示領域E0には、例えば、1088本の走査線3が行方向(すなわち、X方向)に延在するように設けられ、また、8本ごとにグループ化された1984(=248×8)本のデータ線6が、列方向(すなわち、Y方向)に延在するように、且つ、各走査線3と互いに電気的な絶縁を保つように、設けられている。なお、走査線3及びデータ線6の本数はそれぞれ1088本及び1984本に限定されるものではない。1グループを構成するデータ線6の数は、本実施形態では「8」としたが、「2」以上であればよい。
画素Pは、1088本の走査線3と1984本のデータ線6との交差に対応して、それぞれ配列されている。従って、本実施形態では、画素Pは、縦1088行×横1984列で、所定の画素ピッチでマトリックス状に配列することになる。
図4に示すように、画素Pは、画素スイッチング用のTFT30と、画素電極16と、蓄積容量17とを備える。
TFT30は、ソースがデータ線6に電気的に接続され、ゲートが走査線3に電気的に接続され、ドレインが画素電極16に電気的に接続されている。蓄積容量17は、TFT30のドレインと容量線7とに接続されている。TFT30は、走査線駆動回路102から供給される走査信号によってオンオフ(ON−OFF)が切り換えられる。
画素Pにおいて、データ線6及び画素電極16を介して液晶層50(図2参照)に書き込まれた所定レベルのデータ信号は、共通電極23との間で一定期間保持される。液晶層50は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置100からは画像信号に応じたコントラストをもつ光が射出される。
蓄積容量17は、保持された画像信号がリークするのを防ぐために、画素電極16と共通電極23との間に形成される液晶容量と並列に付加されている。
以上のような画素Pが、表示領域E0にマトリックス状に配列され、アクティブマトリックス駆動が可能となっている。
図3に戻り、本実施形態では、1グループを構成する8本のデータ線6を区別するために、右から順にそれぞれa、b、c、d、e、f、g、h系列と呼ぶ場合がある。詳細には、a系列とは1、9、17、・・・、1977列目のデータ線6であり、b系列とは2、10、18、・・・、1978列目のデータ線6であり、c系列とは3、11、19、・・・、1979列目のデータ線6であり、d系列とは4、12、20、・・・、1980列目のデータ線6であり、e系列とは5、13、21、・・・、1981列目のデータ線6であり、f系列とは6、14、22、・・・、1982列目のデータ線6であり、g系列とは7、15、23、・・・、1983列目のデータ線6であり、h系列とは8、16、24、・・・、1984列目のデータ線6である。
走査線駆動回路102は、シフトレジスターを有しており、1、2、3、・・・、1088行目の走査線3に、走査信号G1、G2、G3、・・・、G1088を供給する。詳細には、走査線駆動回路102は、1フレームの期間にわたって1、2、3、・・・、1088行目の走査線3を順番に選択するとともに、選択された走査線3への走査信号を選択電圧に相当するHレベルとし、それ以外の走査線3への走査信号を非選択電圧に相当するLレベルとする。
画像信号供給回路400は、素子基板10とは別体構成であり、表示動作の際には、画像信号端子104vを介して素子基板10と接続される。画像信号供給回路400は、走査線駆動回路102によって選択された走査線3と、各グループに属する8本のデータ線6のうち、デマルチプレクサ回路70によって選ばれるデータ線6とに対応する画素電極16に対し、当該画素電極16が含まれる画素Pの階調に応じた電圧の画像信号を出力する。画像信号供給回路400から画像信号端子104vに供給された画像信号は、接続配線107(図1参照)に含まれる画像信号線300を介してデマルチプレクサ回路70へ供給される。
一方、検査時においては、画像信号端子104vには、画像信号供給回路400の代わりに、検査用画像信号供給回路(不図示)が接続されて、検査動作に合わせた検査用の画像信号が供給される。
なお、本実施形態では、上述したように、データ線6の本数は「1984」であり、これらが8本ごとにグループ化されているので、画像信号端子104vの個数は「248」である。
デマルチプレクサ回路70は、データ線6ごとに設けられたトランジスター71を含んで構成されている。トランジスター71は、例えばnチャネル型であり、各ドレインはデータ線6の一端に電気的に接続されている。同一グループに属するデータ線6に対応する8個のトランジスター71のソースは、当該グループに対応する画像信号線300と電気的に共通接続されている。
すなわち、m番目(但し、mは1以上248以下の整数)のグループは、a系列の(8m−7)列目、b系列の(8m−6)列目、c系列の(8m−5)列目、d系列の(8m−4)列目、e系列の(8m−3)列目、f系列の(8m−2)列目、g系列の(8m−1)列目及びh系列の(8m)列目のデータ線6から構成されるので、これら8系列のデータ線6に対応するトランジスター71のソースは電気的に共通接続されて、画像信号VID(m)が供給される。(8m−7)列目のデータ線6に対応するトランジスター71のゲートには、制御信号線700を介して制御信号Sel1が供給され、同様に(8m−6)列目、(8m−5)列目、(8m−4)列目、(8m−3)列目、(8m−2)列目、(8m−1)列目及び(8m)列目のデータ線6に対応するトランジスター71のゲートには、接続配線107(図1参照)に含まれる制御信号線700を介して制御信号Sel2、Sel3、Sel4、Sel5、Sel6、Sel7及びSel8が供給される。制御信号Sel1、Sel2、・・・、Sel8は、図示しない外部回路としてのタイミング制御回路から外部回路接続端子104のうち制御信号端子104sを介して制御信号線700に供給される。
図3に示すように、検査回路130は、制御回路132、及びデータ線6ごとに設けられたトランジスターであるTFT134を含んで構成されている。
制御回路132は、シフトレジスターを含んで構成されている。制御回路132には、検査時において、転送開始パルスDX、クロック信号CLX、反転クロック信号CLXB、転送方向制御信号DIRX、基準電位VSS、電源電位VDDが、外部に設けられた検査制御回路(図示省略)から検査用端子103(図1参照)のうち入力端子103i、及び接続配線108(図1参照)に含まれる検査用信号線810を介して供給される。制御回路132は、検査時において、転送開始パルスDXを、転送方向制御信号DIRX並びにクロック信号CLX及び反転クロック信号CLXBに従って順次シフトして、転送パルスX1、X2、・・・、X248を後述するTFT134の各グループに対応して出力する。本実施形態では、検査用端子103のうちの入力端子103iは、X方向において制御回路132の両側に設けられている。
TFT134は、例えばnチャネル型であり、各ソースは、データ線6の他端(すなわち、データ線6におけるデマルチプレクサ回路70が電気的に接続された一端とは反対側である他端)に電気的に接続されている。同一グループに属するデータ線6に対応する8個のTFT134のゲートは電気的に共通接続されており、制御回路132から当該グループに対応する転送パルスXmが供給される。
すなわち、m番目のグループを構成する(8m−7)列目、(8m−6)列目、(8m−5)列目、(8m−4)列目、(8m−3)列目、(8m−2)列目、(8m−1)列目及び(8m)列目のデータ線6に対応するTFT134のゲートには、制御回路132による転送パルスXmが共通に供給される。
1番目から248番目までのデータ線6のグループにおいて、a系列のデータ線6に対応するTFT134のドレインは、グループを構成するデータ線6の数と同じ本数である8本の検査用信号線820のうち、検査信号CX1として読み出す検査用信号線820に電気的に共通接続されている。同様に、各グループにおいて、b、c、d、e、f、g及びh系列のデータ線6に対応するTFT134のドレインは、8本の検査用信号線820のうち、検査信号CX2、CX3、CX4、CX5、CX6、CX7及びCX8として読み出す検査用信号線820に電気的に共通接続されている。検査用信号線820は、接続配線108(図1参照)に含まれ、検査用端子103(図1参照)のうち出力端子103oに電気的に接続されている。X方向において右側に設けられた出力端子103oから検査信号CX1〜CX4を取り出すことができ、X方向において左側に設けられた出力端子103oから検査信号CX5〜CX8を取り出すことができる構成となっている。
上述した検査回路130によって、検査時には、例えば、データ線6のグループごとに制御回路132から転送パルスX1、X2、・・・、X120を出力して、各グループに対応するTFT134をオン状態とすることで、予め所定電圧の検査用の画像信号が供給されたデータ線6の電位を、8本の検査用信号線820を介して出力端子103oに出力させる。そして、8本の検査用信号線820に電気的に接続された外部の判定手段によって8本の検査用信号線820が所定の電位であるか否かを判定することで、デマルチプレクサ回路70や各データ線6の機能における良否を判定する検査が行われる。なお、このような検査は、後述するマザー基板上において素子基板10における各種の構成要素が形成された状態で行われる。つまり、マザー基板から素子基板10を取り出す、すなわち液晶パネル110を取り出す前に検査を行うので、効率的に検査を行うことができる。
検査用端子103(図1参照)のうち検査用端子103yは、検査時において、走査線駆動回路102から出力される検査用の出力信号を、検査信号YEPとして読み出すための出力端子であり、接続配線108(図1参照)に含まれる検査用信号線880を介して走査線駆動回路102(より具体的には、走査線駆動回路102のシフトレジスターの最終段の出力線)と電気的に接続されている。検査時において、検査用端子103yをプローブすることで、走査線駆動回路102を検査することができる。検査信号YEPは、走査信号の走査方向に対応して、右側(R)の走査線駆動回路102のシフトレジスターの最終段の出力線から出力される検査信号YEPRと、左側(L)の走査線駆動回路102のシフトレジスターの最終段の出力線から出力される検査信号YEPLとが存在する。
ここで、上述のように構成された液晶装置100の動作について、図3を参照して説明する。
走査線駆動回路102は、ある1フレーム(第nフレーム)の期間にわたって走査信号G1、G2、・・・、G1088を1水平期間ごとに順次排他的にHレベル(即ち、選択電圧)とする。
ここで、1水平期間では、タイミング制御回路から供給される制御信号Sel1、Sel2、・・・、Sel8は、この順番で排他的にHレベルとなり、この供給に合わせて画像信号供給回路400は、画像信号VID1、VID2、VID3、・・・、VID248を供給する。
詳細には、画像信号供給回路400は、i行目の走査信号GiがHレベルとなる期間において、制御信号Sel1がHレベルとなったとき、i行目の走査線3とa系列のデータ線6との交差に対応する画素Pの階調に応じた電圧だけ共通電極電位LCCOMに対して高位または低位の画像信号VID1、VID2、VID3、・・・、VID248を、1、2、3、・・・、248番目のグループに対応させて一斉に出力する。この際、制御信号Sel1だけがHレベルであるので、a系列のデータ線6が選択される(すなわち、a系列のデータ線6に対応するトランジスター71だけがオンする)結果、画像信号VID1、VID2、VID3、・・・、VID248は、それぞれa系列(1、9、17、・・・、1977列目)のデータ線6に供給される。一方、走査信号GiがHレベルであると、i行目に位置する画素Pのすべてにおいて、画素スイッチング用のTFT30がオン(導通)状態となるので、a系列のデータ線6に供給された画像信号VID1、VID2、VID3、・・・、VID248は、それぞれi行1列、i行9列、i行17列、・・・、i行1977列の画素電極16に印加されることになる。
次に、画像信号供給回路400は、制御信号Sel2がHレベルとなったとき、今度はi行目の走査線3とb系列のデータ線6との交差に対応する画素Pの階調に応じた電圧の画像信号VID1、VID2、VID3、・・・、VID248を、1、2、3、・・・、248番目のグループに対応させて一斉に出力する。この際、制御信号Sel2だけがHレベルであるため、b系列のデータ線6が選択される結果、画像信号VID1、VID2、VID3、・・・、VID248は、それぞれb系列(2、10、18、・・・、1978列目)のデータ線6に供給されて、それぞれi行2列、i行10列、i行18列、・・・、i行1978列の画素電極16に印加されることになる。
同様に、画像信号供給回路400は、i行目の走査信号GiがHレベルとなる期間において、制御信号Sel3がHレベルとなったときには、i行目の走査線3とc系列のデータ線6との交差に対応する画素P、制御信号Sel4がHレベルとなったときには、i行目の走査線3とd系列のデータ線6との交差に対応する画素P、制御信号Sel5がHレベルとなったときには、i行目の走査線3とe系列のデータ線6との交差に対応する画素P、制御信号Sel6がHレベルとなったときには、i行目の走査線3とf系列のデータ線6との交差に対応する画素P、制御信号Sel7がHレベルとなったときには、i行目の走査線3とg系列のデータ線6との交差に対応する画素P、制御信号Sel8がHレベルとなったときには、i行目の走査線3とh系列のデータ線6との交差に対応する画素P、の階調に応じた電圧の画像信号VID1、VID2、VID3、・・・、VID248を、それぞれ1、2、3、・・・、248番目のグループに対応させて一斉に出力する。これにより、i行目の各画素Pの階調に応じた画像信号VID1、VID2、VID3、・・・、VID248が、c系列(3、11、19、・・・、1979列目)のデータ線6に供給されて、それぞれi行3列、i行11列、i行19列、・・・、i行1979列の画素電極16に印加され、引き続き、d系列(4、12、20、・・・、1980列目)のデータ線6に供給されて、それぞれi行4列、i行12列、i行20列、・・・、i行1980列の画素電極16に印加され、引き続き、e系列(5、13、21、・・・、1981列目)のデータ線6に供給されて、それぞれi行5列、i行13列、i行21列、・・・、i行1981列の画素電極16に印加され、引き続き、f系列(6、14、22、・・・、1982列目)のデータ線6に供給されて、それぞれi行6列、i行14列、i行22列、・・・、i行1982列の画素電極16に印加され、引き続き、g系列(7、15、23、・・・、1983列目)のデータ線6に供給されて、それぞれi行7列、i行15列、i行23列、・・・、i行1983列の画素電極16に印加され、引き続き、h系列(8、16、24、・・・、1984列目)のデータ線6に供給されて、それぞれi行8列、i行16列、i行24列、・・・、i行1984列の画素電極16に印加される。
これにより、i行目の画素Pに対して、階調に応じた画像信号の電圧を書き込む動作が完了する。なお、画素電極16に印加された電圧は、走査信号GiがLレベルになっても、液晶容量によって次の第(n+1)フレームの書き込みまで保持されることになる。
<マザー基板>
次に、液晶パネル110を製造する際に用いられるマザー基板について図5を参照して説明する。図5はマザー基板を示す概略平面図である。
次に、液晶パネル110を製造する際に用いられるマザー基板について図5を参照して説明する。図5はマザー基板を示す概略平面図である。
図5に示すように、マザー基板Wは、例えば、基材として透明な石英基板やガラス基板が用いられたものであって、ウェハー状となっている。液晶パネル110の素子基板10は、マザー基板Wを用いて製造される。素子基板10は、ウェハー状のマザー基板Wの一部を切り欠いたオリフラを基準として、マザー基板WにおいてX方向とY方向とに複数面付け(設計上レイアウト)されている。具体的には、マザー基板Wを用いて素子基板10の各構成を形成した後に、個々の素子基板10に対して対向基板20を対向配置し、素子基板10と対向基板20との間のシール40で囲まれた領域に液晶を充填して、素子基板10と対向基板20とを貼り合わせる。その後に、マザー基板Wを切断して個々の液晶パネル110を取り出す。
マザー基板Wに面付けされた素子基板10を、チップ(Chip)と呼ぶ。マザー基板Wにおけるチップの平面的な位置に応じてチップ番号が与えられる。例えば、図5に示すように、図中の左上に位置する素子基板10を基準としてチップ番号「C11」を付与する。チップC11に対して、Y方向に隣り合う素子基板10はチップ番号が「C12」となり、チップC12と呼ばれる。チップC11に対して、X方向に隣り合う素子基板10はチップ番号が「C21」となり、チップC21と呼ばれる。チップC21に対して、Y方向に隣り合う素子基板10はチップ番号が「C22」となり、チップC22と呼ばれる。つまり、X方向とY方向とにマトリックス状に配置された素子基板10(チップ)は、X方向における列番号とY方向における行番号とによりチップ番号が与えられる。
マザー基板Wに面付けされた複数の素子基板10(チップ)の検査は、前述したように、素子基板10に設けられた検査用端子103を利用してチップごとに行うことができる。なお、複数のチップを1つの検査単位として、検査単位ごとに検査を行ってもよい。
これらの複数のチップ間において、X方向に延在する仮想のスクライブラインSLXと、Y方向に延在する仮想のスクライブラインSLYとが存在する。スクライブラインSLX,SLYは、これに沿ってマザー基板Wを切断することにより、個々の素子基板10をマザー基板Wから取り出す、つまり組立後の液晶パネル110を取り出すことができる設計上の切断ラインである。スクライブラインSLX,SLYは、マザー基板Wに配置されていない仮想のラインであって、実際にはスクライブラインSLX,SLYの位置を特定可能なマーク類(図示省略)が個々の素子基板10に対応してマザー基板Wに形成されている。なお、マザー基板Wの切断方法としては、ダイシング法や、スジ入れスクライブ法、レーザーカット法などが挙げられる。本実施形態では、加工精度を考慮してダイシング法を用いている。
<ガードライン>
次に、外部回路接続端子104を電気的に接続させる配線(ガードライン)について、図6を参照して説明する。図6はマザー基板におけるガードラインの電気的な配置を示す概略平面図である。
次に、外部回路接続端子104を電気的に接続させる配線(ガードライン)について、図6を参照して説明する。図6はマザー基板におけるガードラインの電気的な配置を示す概略平面図である。
図6に示すように、マザー基板Wには、例えば、X方向とY方向とに配置された4つの素子基板10、すなわちチップC11,C12,C21,C22をそれぞれ取り囲むようにガードライン109が配置されている。このようにガードライン109はマザー基板Wに所謂格子状に配置されており、チップ間においてX方向に延在するガードライン109と複数の外部回路接続端子104のそれぞれとが電気的に接続されている。
ガードライン109は、外部回路接続端子104同士を電気的に接続することによって、静電気が外部回路接続端子104に入ったとしても、外部回路接続端子104に接続された接続配線やトランジスターなどが静電気によって損傷あるいは破壊されることを防ぐ目的で配置されたものである。ガードライン109は、図5に示したマザー基板W上において、基本的にスクライブラインSLX,SLYと重なるように配置されている。また、X方向に隣り合うチップの複数の検査用端子103は、Y方向に延在するガードライン109を挟んで対向配置されている。つまり、スクライブラインSLX,SLYに沿ってマザー基板Wを切断すれば、ガードライン109が切断(ダイシング)されて、ガードライン109と外部回路接続端子104とが切り離される。また、詳しくは後述するが、検査用端子103に繋がる接続配線の一部も切断(ダイシング)されて除かれる。
なお、図6では、検査用端子103における入力端子103iと出力端子103oの数を正確に記載していないが、出力端子103oの中に、走査線駆動回路102から検査信号YEPが出力される検査用端子103yが含まれる(図3参照)。
<検査用端子及び配線経路の概要>
次に、マザー基板Wの素子基板10(チップ)における検査用端子103及び検査用端子103と検査回路130とを繋ぐ配線経路について、図7〜図9を参照して説明する。
図7は検査用端子と検査回路のトランジスターとを繋ぐ配線経路の一例を示す概略平面図、図8は図7のA−A’線に沿った検査用端子とガードラインの構造を示す概略断面図、図9は図7のB−B’線に沿った配線経路の構造を示す概略断面図である。
以降、図7における各構成の配置を説明する際に、Y方向に延在するスクライブラインSLYを基準とし、X方向における位置を左(L)側、右(R)側と言うことがある。また、スクライブラインSLYに沿ったY方向において、上側、下側と言うことがある。
次に、マザー基板Wの素子基板10(チップ)における検査用端子103及び検査用端子103と検査回路130とを繋ぐ配線経路について、図7〜図9を参照して説明する。
図7は検査用端子と検査回路のトランジスターとを繋ぐ配線経路の一例を示す概略平面図、図8は図7のA−A’線に沿った検査用端子とガードラインの構造を示す概略断面図、図9は図7のB−B’線に沿った配線経路の構造を示す概略断面図である。
以降、図7における各構成の配置を説明する際に、Y方向に延在するスクライブラインSLYを基準とし、X方向における位置を左(L)側、右(R)側と言うことがある。また、スクライブラインSLYに沿ったY方向において、上側、下側と言うことがある。
図7に示すように、例えば、X方向において隣り合うチップC11とチップC21との間でY方向に延在するスクライブラインSLYを挟んで、検査用端子103(入力端子103i及び出力端子103o)が所定の間隔を置いて左側と右側とに配置されている。スクライブラインSLYを基準にして、左側に配置された入力端子103iに(L)を付して入力端子103i(L)と表し、右側に配置された入力端子103iに(R)を付して入力端子103i(R)と表す。出力端子103oについても同様に、左側は出力端子103o(L)と表し、右側は出力端子103o(R)と表す。入力端子103iと検査回路130の制御回路132とを繋ぐ配線経路や出力端子103oとTFT134とを繋ぐ配線経路の構成は、スクライブラインSLYを挟んで隣り合うチップC11とチップC21とにおいて対称的に設けられている。スクライブラインSLYに沿って配置されるガードライン109も同様である。また、配線経路を構成する個々の配線部についても配置における対称性を考慮して「L」や「R」を付して説明する。なお、図7では、主にチップC21側の配線経路を示し、チップC11側の配線経路については一部を図示している。
具体的には、ガードライン109は、基本的にスクライブラインSLYに沿って配置されているが、入力端子103iや出力端子103oをY方向下側に過ぎた位置において、スクライブラインSLYの左側と右側とに均等に蛇行して屈曲した部分を有している。
チップC21において、例えば、転送開始パルスDXが入力される入力端子103i(R)と制御回路132とを繋ぐ配線経路は、第1配線部811R、第2配線部812R、第3配線部813L、第4配線部824R、第5配線部825Rを含んで構成されている。第1配線部811R、第2配線部812R、第3配線部813Lは、検査用信号線810Rを構成する。詳しくは後述するが、第1配線部811R、第2配線部812R、第3配線部813Lは同一の配線層に設けられている。入力端子103i(R)、第4配線部824R、第5配線部825Rは上記配線層と異なる配線層に設けられている。入力端子103i(R)からY方向下側に延びるように第4配線部824Rが設けられている。制御回路132に繋がれる第5配線部825Rは、入力端子103i(R)から離れた位置においてX方向に延在して設けられている。ガードライン109の左側に屈曲した部分に向かって、第4配線部824RのY方向下側端から第1配線部811RがX方向に延在して設けられ、第5配線部825Rの左端から第2配線部812RがX方向に延在して設けられている。X方向に延在する第1配線部811Rの左端及び第2配線部812Rの左端は、スクライブラインSLY上に位置するものであって、双方の左端を繋ぐように第3配線部813Lが設けられている。第3配線部813Lは、ガードライン109の左側に屈曲した部分に沿って折れ曲がっている。
入力端子103i(R)と第4配線部824Rとは、入力端子103i(R)側に設けられたコンタクトホール853によって電気的に接続されている。第4配線部824Rと第1配線部811Rとは、第4配線部824RのY方向下側端に設けられたコンタクトホール837によって電気的に接続されている。第2配線部812Rと第5配線部825Rとは、第5配線部825Rの左端に設けられたコンタクトホール839によって電気的に接続されている。
入力端子103i(L)側も入力端子103i(R)と同様であって、入力端子103i(L)からY方向下側に延びるように第4配線部824Lが設けられている。ガードライン109の右側に屈曲した部分に向かって、第4配線部824LのY方向下側端から第1配線部811LがX方向に延在して設けられ、第2配線部812LがX方向に延在して設けられている。第1配線部811Lの右端及び第2配線部812Lの右端は、スクライブラインSLY上に位置するものであって、双方の右端を繋ぐように第3配線部813Rが設けられている。第3配線部813Rは、ガードライン109の右側に屈曲した部分に沿って折れ曲がっている。
入力端子103i(L)と第4配線部824Lとは、入力端子103i(L)側に設けられたコンタクトホール854によって電気的に接続されている。第4配線部824Lと第1配線部811Lとは、第4配線部824Lの下端に設けられたコンタクトホール838によって電気的に接続されている。
チップC21において、例えば、検査信号CXが出力される出力端子103o(R)とTFT134とを繋ぐ配線経路は、検査用信号線820R、第6配線部821R、第7配線部822Rを含んで構成されている。検査用信号線820Rは、第1配線部811R、第2配線部812R、第3配線部813Lにより構成されている。詳しくは後述するが、第1配線部811R、第2配線部812R、第3配線部813Lは同一の配線層に設けられている。出力端子103o(R)、第6配線部821R、第7配線部822Rは上記配線層と異なる配線層に設けられている。出力端子103o(R)からY方向下側に延びるように第6配線部821Rが設けられている。TFT134に繋がれる第7配線部822Rは、出力端子103o(R)から離れた位置においてX方向に延在して設けられている。ガードライン109の左側に屈曲した部分に向かって、第6配線部821RのY方向下側端から第1配線部811RがX方向に延在して設けられ、第7配線部822Rの左端から第2配線部812RがX方向に延在して設けられている。X方向に延在する第1配線部811Rの左端及び第2配線部812Rの左端は、スクライブラインSLY上に位置するものであって、双方の左端を繋ぐように第3配線部813Lが設けられている。第3配線部813Lは、ガードライン109の左側に屈曲した部分に沿って折れ曲がっている。
出力端子103o(R)と第6配線部821Rとは、出力端子103o(R)側に設けられたコンタクトホール855によって電気的に接続されている。第6配線部821Rと第1配線部811Rとは、第6配線部821RのY方向下側端に設けられたコンタクトホール835によって電気的に接続されている。第2配線部812Rと第7配線部822Rとは、第7配線部822Rの左端に設けられたコンタクトホール834によって電気的に接続されている。
出力端子103o(L)側も出力端子103o(R)と同様であって、出力端子103o(L)からY方向下側に延びるように第6配線部821Lが設けられている。ガードライン109の右側に屈曲した部分に向かって、第6配線部821LのY方向下側端から第1配線部811LがX方向に延在して設けられ、第2配線部812LがX方向に延在して設けられている。第1配線部811Lの右端及び第2配線部812Lの右端は、スクライブラインSLY上に位置するものであって、双方の右端を繋ぐように第3配線部813Rが設けられている。第3配線部813Rは、ガードライン109の右側に屈曲した部分に沿って折れ曲がっている。
出力端子103o(L)と第6配線部821Lとは、出力端子103o(L)側に設けられたコンタクトホール856によって電気的に接続されている。第6配線部821Lと第1配線部811Lとは、第6配線部821LのY方向下側端に設けられたコンタクトホール836によって電気的に接続されている。
TFT134は、Y方向に延在する半導体層134aと、半導体層134aのチャネル領域に対向して配置されたゲート電極134gとを有している。第7配線部822Rの右端は半導体層134aのドレイン領域にコンタクトホール831を介して接続されている。半導体層134aのソース領域には、データ線6に繋がる接続配線823Rの左端がコンタクトホール832を介して接続されている。ゲート電極134gには、制御回路132に繋がる接続配線826Rの左端がコンタクトホール833を介して接続されている。
第5配線部825R及び第7配線部822Rは、同一の配線層に設けられており、第5配線部825R及び第7配線部822Rの下層の配線層にY方向に延在する他の配線814,815が設けられている。他の配線814,815は例えば周辺回路に電源電圧を供給する固定電位配線である。
本実施形態において、配線経路を構成する第1配線部811L及び第1配線部811Rは、幅及び長さ並びに抵抗値が同じになるように形成されている。第2配線部812L及び第2配線部812Rも同様に、幅及び長さ並びに抵抗値が同じになるように形成されている。また、第2配線部812の長さは、第1配線部811の長さよりも長い。あるいは第2配線部812の抵抗値は、第1配線部811の抵抗値よりも大きい。このような、第1配線部811及び第2配線部812の条件を満足すれば、第1配線部811及び第2配線部812の配置は、図7に示した状態に限定されるものではない。例えば、第2配線部812の一部を他の配線部と干渉しない位置でY方向上側及び下側方向に蛇行させてもよい。
なお、TFT134やTFT134に繋がる配線部や接続配線の配置は、これに限定されるものではない。TFT134の配置に応じて配線部及び接続配線の幅や長さ、抵抗値を調整して形成すればよい。
なお、TFT134やTFT134に繋がる配線部や接続配線の配置は、これに限定されるものではない。TFT134の配置に応じて配線部及び接続配線の幅や長さ、抵抗値を調整して形成すればよい。
次に、図8及び図9を参照してより具体的な配線経路の構成及び構造について説明する。図8は図7のA−A’線に沿った配線経路の構造を示す概略断面図である。詳しくは、スクライブラインSLYを挟んで左右に配置された入力端子103i(L)と入力端子103i(R)の配線構造を示すものである。
図8に示すように、素子基板10の基材10s上には、まず遮光膜2が形成される。遮光膜2は、例えば、Ti、Cr、Mo、Ta、W、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどからなる。遮光膜2は、後述するTFT134の半導体層134aに基材10s側から入射する光を遮光するために設けられている。遮光膜2上に第1層間絶縁膜11とゲート絶縁膜12とが積層される。ゲート絶縁膜12上において、スクライブラインSLYと重なる位置にガードライン109が形成される。ガードライン109は、後述するTFT134のゲート電極134gと同じ配線層に設けられている。つまり、ガードライン109はゲート電極134gと同じ配線材料で構成されており、本実施形態では、導電性ポリシリコンが用いられている。ガードライン109を覆う第2層間絶縁膜13が形成される。
第2層間絶縁膜13上には、スクライブラインSLYを挟んで対称な位置に第4配線部824L,824Rが形成される。第4配線部824L,824Rは、例えば、アルミニウム(Al)やチタン(Ti)などの金属、アルミニウム合金、あるいはこれらの金属化合物などの低抵抗配線材料からなる。第4配線部824L,824Rを覆う第3層間絶縁膜14が形成される。第3層間絶縁膜14上には、スクライブラインSLYを挟んで対称な位置に中継層852L,852Rが形成される。中継層852L,852Rも上記低抵抗配線材料を用いて形成されている。第4配線部824Lと中継層852Lとは第3層間絶縁膜14に形成されたコンタクトホール842を介して接続されている。第4配線部824Rと中継層852Rとは第3層間絶縁膜14に形成されたコンタクトホール841を介して接続されている。
中継層852L,852Rを覆う第4層間絶縁膜15が形成される。第4層間絶縁膜15上には、スクライブラインSLYを挟んで対称な位置に入力端子103i(L),103i(R)が形成される。入力端子103i(L),103i(R)もまた上記低抵抗配線材料を用いて形成されている。中継層852Lと入力端子103i(L)とは第4層間絶縁膜15に形成されたコンタクトホール854を介して接続されている。中継層852Rと入力端子103i(R)とは第4層間絶縁膜15に形成されたコンタクトホール853を介して接続されている。
上述した第1層間絶縁膜11〜第4層間絶縁膜15は、例えば、シリコンの酸化膜や窒化膜を用いて形成される。それぞれの膜厚は特に限定されるものではないが、下層に設けられた遮光膜や配線部、中継層を十分に覆うことができる程度の膜厚となっている。なお、スクライブラインSLYを挟んで対称な位置に配置される出力端子103o(L)及び出力端子103o(R)の基材10s上における配線構造も、上記入力端子103i(L)及び入力端子103i(R)の配線構造と同じである。
図9は図7のB−B’線に沿った配線経路の構造を示す概略断面図である。詳しくは、出力端子103o(R)からTFT134に至る配線経路の構造を示す概略断面図である。
図9に示すように、素子基板10の基材10s上に、遮光膜2、第1層間絶縁膜11が形成され、第1層間絶縁膜11上にTFT134の半導体層134aが形成される。半導体層134aは、例えばポリシリコンからなり、不純物イオンが選択的に注入されて、ソース領域、チャネル領域、ドレイン領域が構築されている。
図9に示すように、素子基板10の基材10s上に、遮光膜2、第1層間絶縁膜11が形成され、第1層間絶縁膜11上にTFT134の半導体層134aが形成される。半導体層134aは、例えばポリシリコンからなり、不純物イオンが選択的に注入されて、ソース領域、チャネル領域、ドレイン領域が構築されている。
半導体層134aを覆うゲート絶縁膜12が形成される。ゲート絶縁膜12は例えばシリコンの酸化膜からなる。ゲート絶縁膜12上において、半導体層134aのチャネル領域と対向する位置にゲート電極134gが形成される。同じく、ゲート絶縁膜12上に配線経路の一例である検査用信号線820Rと、他の配線814,815とが形成される。本実施形態において、これらのゲート電極134g、検査用信号線820R、他の配線814,815は、ゲート絶縁膜12を覆うように成膜された導電性ポリシリコンをパターニングして形成されている。導電性ポリシリコンの膜厚は、例えば、100nmである。
検査用信号線820Rは、第1配線部811R、第3配線部813L、第2配線部812Rを含むものである。第1配線部811Rの長さをL1とし、第2配線部812Rの長さをL2とし、第3配線部813Lの長さをL3とすると、本実施形態では、L3<L1<L2の関係を満たしている。また、検査用信号線820Rの抵抗値が1kΩ未満であって、第2配線部812Rの抵抗値が500Ω以上となるように、長さがL4の検査用信号線820Rがパターニングされている。したがって、第2配線部812Rの抵抗値は、第1配線部811Rの抵抗値よりも大きい。なお、本実施形態では、出力端子103o(R)から第6配線部821Rまでと、第7配線部822Rとは、上述したように低抵抗配線材料を用いて形成されており、出力端子103o(R)からTFT134のドレインまで配線経路の抵抗値は1kΩ以下となっている。
第2層間絶縁膜13は、ゲート電極134g、検査用信号線820R、他の配線814,815を覆うように形成される。第2層間絶縁膜13において、半導体層134aのドレイン領域と重なる位置にコンタクトホール831が形成され、半導体層134aのソース領域と重なる位置にコンタクトホール832が形成される。また、検査用信号線820Rの一方の端(図9では左端)と重なる位置にコンタクトホール835が形成され、他方の端(図9では右端)と重なる位置にコンタクトホール834が形成される。これらのコンタクトホールの少なくとも内部を被覆すると共に第2層間絶縁膜13の表面を覆うように、上述した低抵抗配線材料を用いて導電膜が成膜され、この導電膜をパターニングして、第6配線部821R、第7配線部822R、接続配線823Rが形成される。第7配線部822Rは、下層に形成された他の配線814,815を跨ぐように第2層間絶縁膜13上に形成される。
第6配線部821Rはコンタクトホール835を介して第1配線部811Rと接続される。第7配線部822Rはコンタクトホール834を介して第2配線部812Rに接続されると共に、コンタクトホール831を介して半導体層134aのドレイン領域に接続される。また、接続配線823Rはコンタクトホール832介して半導体層134aのソース領域に接続される。
第3層間絶縁膜14は、第6配線部821R、第7配線部822R、接続配線823Rを覆うように形成される。第3層間絶縁膜14において、第6配線部821Rの端部(図9では左端)と重なる位置にコンタクトホール841が形成される。コンタクトホール841の少なくとも内部を被覆すると共に第3層間絶縁膜14の表面を覆うように、上述した低抵抗配線材料を用いて導電膜が成膜され、この導電膜をパターニングして、中継層851Rが形成される。第4層間絶縁膜15は、中継層851Rを覆うように形成される。第4層間絶縁膜15において、中継層851Rと重なる位置にコンタクトホール855が形成される。コンタクトホール855の少なくとも内部を被覆すると共に第4層間絶縁膜15の表面を覆うように、上述した低抵抗配線材料を用いて導電膜が成膜され、この導電膜をパターニングして、出力端子103o(R)が形成される。
図9では、出力端子103oとTFT134とを繋ぐ配線経路の構造を示したが、入力端子103iと制御回路132に接続される第5配線部825Rとを繋ぐ検査用信号線810Rについても、検査用信号線820Rの構造と同じである。つまり、検査用信号線810Rは、第1配線部811R、第2配線部812R、第3配線部813Lにより構成され、ゲート電極134gが形成される配線層と同じ配線層において導電性ポリシリコンを用いて形成される。
なお、電源電位などの固定電位が与えられる他の配線814,815は、検査用信号線810R,820Rと同じ配線層に形成されることに限定されず、例えば図9に示すように、第7配線部822Rを覆う第3層間絶縁膜14上に、他の配線864,865を形成してもよい。
上記第1実施形態の液晶装置100によれば、以下の効果が得られる。
(1)マザー基板Wにおいて、スクライブラインSLYを挟んで対称な位置に設けられた検査用端子103のうち、入力端子103iと、検査回路130の制御回路132とを繋ぐ配線経路の検査用信号線810、及び出力端子103oと、検査回路130のTFT134とを繋ぐ配線経路の検査用信号線820は、第1配線部811、第2配線部812、第3配線部813を含んで構成されている。また、第2配線部812の長さL2が第1配線部811の長さL1よりも長くなるように検査用信号線810,820が形成されている。言い換えれば、第2配線部812の抵抗値は、第1配線部811の抵抗値よりも大きい。また、検査用信号線810,820は、他の配線部(第4配線部824、第5配線部825、第6配線部821、第7配線部822よりも高抵抗な導電性ポリシリコンを用いて形成されている。
したがって、入力端子103iと制御回路132との間に高抵抗な導電性ポリシリコンからなる検査用信号線810を有しているので、入力端子103iから静電気が侵入しても、高抵抗な検査用信号線810によって静電気から制御回路132を保護することができる。また、出力端子103oから静電気が侵入しても、高抵抗な検査用信号線820によって静電気からTFT134を保護することができる。
第1配線部811及び第2配線部812の一方の端部は、スクライブラインSLY上に位置している。したがって、スクライブラインSLYに沿ってマザー基板Wが切断(ダイシング)され、マザー基板Wから個々の液晶パネル110が取り出されたとしても、液晶パネル110の素子基板10には、高抵抗な導電性ポリシリコンからなり、第1配線部811よりも抵抗値が大きい第2配線部812が残存するので、静電気から制御回路132やTFT134を含む検査回路130を保護することができる。
つまり、マザー基板Wにおいて面付けされた状態であっても、またマザー基板Wから取り出された状態であっても、液晶パネル110の検査回路130を静電気から保護することが可能な電気光学装置としての液晶装置100を提供することができる。
さらに、配線経路と交差するように他の配線814,815(他の配線864,865)が配置されていたとしても、配線経路に侵入した静電気によって他の配線814,815(他の配線864,865)が切断されたり、損傷したりする不具合を防ぐことができる。
(1)マザー基板Wにおいて、スクライブラインSLYを挟んで対称な位置に設けられた検査用端子103のうち、入力端子103iと、検査回路130の制御回路132とを繋ぐ配線経路の検査用信号線810、及び出力端子103oと、検査回路130のTFT134とを繋ぐ配線経路の検査用信号線820は、第1配線部811、第2配線部812、第3配線部813を含んで構成されている。また、第2配線部812の長さL2が第1配線部811の長さL1よりも長くなるように検査用信号線810,820が形成されている。言い換えれば、第2配線部812の抵抗値は、第1配線部811の抵抗値よりも大きい。また、検査用信号線810,820は、他の配線部(第4配線部824、第5配線部825、第6配線部821、第7配線部822よりも高抵抗な導電性ポリシリコンを用いて形成されている。
したがって、入力端子103iと制御回路132との間に高抵抗な導電性ポリシリコンからなる検査用信号線810を有しているので、入力端子103iから静電気が侵入しても、高抵抗な検査用信号線810によって静電気から制御回路132を保護することができる。また、出力端子103oから静電気が侵入しても、高抵抗な検査用信号線820によって静電気からTFT134を保護することができる。
第1配線部811及び第2配線部812の一方の端部は、スクライブラインSLY上に位置している。したがって、スクライブラインSLYに沿ってマザー基板Wが切断(ダイシング)され、マザー基板Wから個々の液晶パネル110が取り出されたとしても、液晶パネル110の素子基板10には、高抵抗な導電性ポリシリコンからなり、第1配線部811よりも抵抗値が大きい第2配線部812が残存するので、静電気から制御回路132やTFT134を含む検査回路130を保護することができる。
つまり、マザー基板Wにおいて面付けされた状態であっても、またマザー基板Wから取り出された状態であっても、液晶パネル110の検査回路130を静電気から保護することが可能な電気光学装置としての液晶装置100を提供することができる。
さらに、配線経路と交差するように他の配線814,815(他の配線864,865)が配置されていたとしても、配線経路に侵入した静電気によって他の配線814,815(他の配線864,865)が切断されたり、損傷したりする不具合を防ぐことができる。
(2)入力端子103iと制御回路132とを繋ぐ配線経路の抵抗値は1kΩ以下となっている。したがって、入力端子103iから制御回路132に入力される検査信号が配線経路の抵抗によって減衰するなどの不具合が生じ難い。同様に、出力端子103oとTFT134とを繋ぐ配線経路の抵抗値は1kΩ以下となっている。したがって、TFT134から出力される検査信号が配線経路の抵抗によって減衰するなどの不具合が生じ難い。つまり、検査回路130を用いて適正な検査を行うことができる。また、入力端子103iと制御回路132とを繋ぐ配線経路及び出力端子103oとTFT134とを繋ぐ配線経路のうち、第2配線部812の抵抗値が500Ω以上であることから、検査用端子103あるいは第2配線部812の端部から侵入した静電気によって制御回路132のトランジスターやTFT134が静電気破壊されることを防ぐことができる。
(3)出力端子103oとTFT134とを繋ぐ検査用信号線820は、出力端子103oが設けられた配線層の下層の配線層に設けられている。したがって、出力端子103oと検査用信号線820とを同じ配線層に配置する場合に比べて、配置の自由度が向上し、出力端子103oと検査用信号線820とをコンパクトに配置することができる。また、検査用信号線820は、出力端子103oや他の配線部と異なる材料(導電性ポリシリコン)で形成されているので、所望の抵抗値となるように検査用信号線820を形成し易い。入力端子103iと制御回路132とを繋ぐ検査用信号線810の構成も検査用信号線820と同じであって、同様な効果が得られる。
(4)素子基板10(チップ)の複数の外部回路接続端子104は、マザー基板Wにおいて、各素子基板10(チップ)を囲むように格子状に設けられたガードライン109に電気的に接続されている。したがって、外部回路接続端子104に静電気が侵入してもガードライン109に逃がすことができる。つまり、外部回路接続端子104に接続されたデマルチプレクサ回路70や走査線駆動回路102を静電気から保護することができる。つまり、マザー基板Wに面付けされた状態の液晶パネル110における検査回路130を含む周辺回路を静電気から保護することができる。
(第2実施形態)
<電子機器>
次に、本実施形態の電子機器として投射型表示装置を例に挙げ、図10を参照して説明する。図10は投射型表示装置の構成を示す概略図である。
<電子機器>
次に、本実施形態の電子機器として投射型表示装置を例に挙げ、図10を参照して説明する。図10は投射型表示装置の構成を示す概略図である。
図10に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸1001に沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000によれば、液晶ライトバルブ1210,1220,1230として、周辺回路に対する静電気対策が施された液晶装置100を用いているので、静電気に対して耐性を有する投射型表示装置1000を提供することができる。また、投射型表示装置1000の組立工程で、静電気により表示欠陥を生じさせることなく、液晶ライトバルブ1210,1220,1230を組み込むことができる。
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
(変形例1)上記第1実施形態の液晶装置100において、検査用端子103yと走査線駆動回路102とを繋ぐ検査用信号線880(図3参照)についても、検査用信号線810,820と同様な構成を適用することができる。これにより、検査用端子103yから侵入する静電気に対して走査線駆動回路102を保護することができる。
(変形例2)上記第1実施形態の液晶装置100において、ガードライン109は、検査用信号線810,820が形成される配線層と同じ配線層において、導電性ポリシリコンを用いて形成したが、これに限定されない。例えば、検査用信号線810,820と異なる配線層において、異なる配線材料を用いてガードライン109を形成してもよい。これによれば、ガードライン109の抵抗値をさらに低くすることができ、静電気を逃がし易くすることができる。
(変形例3)電気光学装置としての液晶装置100が適用される電子機器は、上記第2実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
10…素子基板、100…電気光学装置としての液晶装置、103…検査用端子、130…検査回路、134…TFT、811…第1配線部、812…第2配線部、1000…電子機器としての投射型表示装置、E0…表示領域、E1…第1周辺領域。
Claims (8)
- 素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、
前記周辺領域の前記表示領域側に配置された検査回路と、
前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、
前記配線経路は、前記検査用端子から延びる第1配線部と、前記検査回路から延びる第2配線部とを含み、
前記第2配線部の抵抗値は、前記第1配線部の抵抗値よりも大きいことを特徴とする電気光学装置。 - 素子基板における表示領域の縁と前記素子基板の外縁との間の周辺領域の前記外縁側に配置された検査用端子と、
前記周辺領域の前記表示領域側に配置された検査回路と、
前記検査用端子と前記検査回路とを電気的に接続させる配線経路と、を備え、
前記配線経路は、前記検査用端子から延びる第1配線部と、前記検査回路から延びる第2配線部とを含み、
前記第2配線部の長さは、前記第1配線部の長さよりも長いことを特徴とする電気光学装置。 - 前記第1配線部及び前記第2配線部の一方の端部は、前記素子基板の前記外縁のうちの1辺の端部に位置していることを特徴とする請求項1または2に記載の電気光学装置。
- 前記配線経路の抵抗値は、1kΩ以下であって、
前記第2配線部の抵抗値は、500Ω以上であることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。 - 前記素子基板において、前記検査用端子が設けられた配線層の下層の配線層に、前記第1配線部及び前記第2配線部が設けられていることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
- 前記検査用端子と、前記第1配線部及び前記第2配線部とは、異なる配線材料からなることを特徴とする請求項5に記載の電気光学装置。
- 前記第1配線部及び前記第2配線部の配線材料は、導電性のポリシリコンであることを特徴とする請求項6に記載の電気光学装置。
- 請求項1乃至7のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015206993A JP2017078793A (ja) | 2015-10-21 | 2015-10-21 | 電気光学装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015206993A JP2017078793A (ja) | 2015-10-21 | 2015-10-21 | 電気光学装置、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017078793A true JP2017078793A (ja) | 2017-04-27 |
Family
ID=58666885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015206993A Pending JP2017078793A (ja) | 2015-10-21 | 2015-10-21 | 電気光学装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017078793A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018062035A1 (ja) * | 2016-09-29 | 2018-04-05 | シャープ株式会社 | アクティブマトリックス基板、表示パネル、およびそれを備えた表示装置 |
US20200012161A1 (en) * | 2018-07-06 | 2020-01-09 | Seiko Epson Corporation | Substrate for electro-optical device, individual substrate, electro-optical device, electronic apparatus, and method for manufacturing substrate for electro-optical device |
JP2020144179A (ja) * | 2019-03-05 | 2020-09-10 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
US10877334B2 (en) | 2018-06-27 | 2020-12-29 | Seiko Epson Corporation | Substrate for electro-optical device, electro- optical device, and electronic apparatus |
-
2015
- 2015-10-21 JP JP2015206993A patent/JP2017078793A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018062035A1 (ja) * | 2016-09-29 | 2018-04-05 | シャープ株式会社 | アクティブマトリックス基板、表示パネル、およびそれを備えた表示装置 |
US10578941B2 (en) | 2016-09-29 | 2020-03-03 | Sharp Kabushiki Kaisha | Active matrix substrate, display panel, and display device provided with same |
US10877334B2 (en) | 2018-06-27 | 2020-12-29 | Seiko Epson Corporation | Substrate for electro-optical device, electro- optical device, and electronic apparatus |
US20200012161A1 (en) * | 2018-07-06 | 2020-01-09 | Seiko Epson Corporation | Substrate for electro-optical device, individual substrate, electro-optical device, electronic apparatus, and method for manufacturing substrate for electro-optical device |
JP2020008676A (ja) * | 2018-07-06 | 2020-01-16 | セイコーエプソン株式会社 | 電気光学装置用基板、個別基板、電気光学装置、電子機器、電気光学装置用基板の製造方法 |
US10852599B2 (en) | 2018-07-06 | 2020-12-01 | Seiko Epson Coproration | Substrate for electro-optical device, individual substrate, electro-optical device, electronic apparatus, and method for manufacturing substrate for electro-optical device |
JP2020144179A (ja) * | 2019-03-05 | 2020-09-10 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5834733B2 (ja) | 電気光学装置、電子機器 | |
JP5228424B2 (ja) | 電気光学装置及び電子機器 | |
US9601041B2 (en) | Electro-optic device and electronic device | |
JP6028332B2 (ja) | 液晶装置、及び電子機器 | |
JP6186835B2 (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
JP6146165B2 (ja) | 静電気保護回路、電気光学装置、及び電子機器 | |
JP2009198874A (ja) | 電気光学装置及び電子機器 | |
JP2017078793A (ja) | 電気光学装置、電子機器 | |
JP5370221B2 (ja) | 電気光学装置及び電子機器 | |
JP2014163952A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、電子機器 | |
JP6186757B2 (ja) | 電気光学装置及び電子機器 | |
JP2017120295A (ja) | 電気光学装置、電子機器 | |
JP6690673B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器、個別基板の製造方法 | |
JP4935326B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP6624245B1 (ja) | 電気光学装置用基板、電気光学装置、電子機器 | |
JP2014186197A (ja) | 電気光学装置、電子機器 | |
JP2013178435A (ja) | 電気光学装置及び電子機器 | |
JP5050891B2 (ja) | 電気光学装置及び電子機器 | |
JP2009198805A (ja) | 電気光学装置の製造方法、及び電気光学装置用基板 | |
JP2016042189A (ja) | 電気光学装置、電子機器 | |
JP2008026537A (ja) | 電気光学装置及び電子機器 | |
JP2013246228A (ja) | 電気光学装置の製造方法 | |
JP2014207402A (ja) | 静電保護回路、電気光学装置、及び電子機器 | |
JP2007052222A (ja) | 電気光学装置及び電子機器 |