JP6623858B2 - 集積回路システム及び集積回路 - Google Patents

集積回路システム及び集積回路 Download PDF

Info

Publication number
JP6623858B2
JP6623858B2 JP2016049404A JP2016049404A JP6623858B2 JP 6623858 B2 JP6623858 B2 JP 6623858B2 JP 2016049404 A JP2016049404 A JP 2016049404A JP 2016049404 A JP2016049404 A JP 2016049404A JP 6623858 B2 JP6623858 B2 JP 6623858B2
Authority
JP
Japan
Prior art keywords
mode
integrated circuit
port
ports
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016049404A
Other languages
English (en)
Other versions
JP2017167609A (ja
Inventor
川上 健太郎
健太郎 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016049404A priority Critical patent/JP6623858B2/ja
Priority to US15/436,751 priority patent/US9854531B2/en
Priority to CN201710107428.XA priority patent/CN107193765B/zh
Publication of JP2017167609A publication Critical patent/JP2017167609A/ja
Application granted granted Critical
Publication of JP6623858B2 publication Critical patent/JP6623858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0261Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/001Synchronization between nodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W4/00Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/70Services for machine-to-machine communication [M2M] or machine type communication [MTC]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

本発明は、集積回路システム及び集積回路に関する。
近年、周囲環境に存在するエネルギーから発電する太陽電池、熱発電素子、振動発電素子などのエナジーハーベスタの発電効率が改善され、また、極小電力で動作できるMCU(Micro Control Unit)が開発されてきている。これらエネジーハーベスタとMCUとを組み合わせることにより、外部からの電力供給を受けずに動作し続ける組み込み機器を実現することができる。そのような組み込み機器の用途の一つとして、ワイヤレスセンサーノードが考えられる。無給電で動き続けるワイヤレスセンサーノードを実現できれば、危険な高所、有毒ガスの発生場所、人体に耐えがたい気温や湿度の場所等にワイヤレスセンサーノードを設置しても、人手による電池交換の必要が無く、非常に有用である。
発電効率が改善されてはいるが、エナジーハーベスタで得られる限られた電力で組み込み機器を動作させるには、機器内部で使用されているMCUの消費電力を極力削減することが要求される。ワイヤレスセンサーノードでは、センシング処理や無線通信等の動作を実行するアクティブ状態の時間の長さに対して、次の動作をするまでの待ち状態であるアイドル状態の時間の長さがきわめて長い。そのような組み込み機器の場合、トータルの平均電力を削減するためには、アイドル状態即ちスリープモードでの消費電力を削減することが重要である。MCUのスリープモードでの消費電力削減のためには、I/Oポートを適切な信号入出力モードに設定して、他のICとの間に流れる電流を削減しなければならない。
近年、低消費電力を目的とするMCU等の集積回路では、I/Oポートの信号入出力モードをソフトウェア等に基づく制御により自由に設定できるものがある。そのような集積回路のI/Oポートは複数の信号入出力モードを備えており、集積回路内部で動作するソフトウェア等に基づく制御により、信号入出力モードを切り替えることができる。アクティブモードにおいてソフトウェア等に基づく制御により設定されたI/Oポートの信号入出力モードは、アクティブモードからスリープモードに遷移した後においてもそのまま維持される。一方、そのような低電力集積回路ではない従来からある通常の集積回路では、スリープモードにおいてI/Oポートは自動的にハイインピーダンス状態に設定される。
通常集積回路と低電力集積回路とをI/Oポートを介して互いに接続した場合、アクティブモードとスリープモードとの種々の組み合わせにおいてそれぞれ適切な信号入出力モードにI/Oポートを設定しないと、無駄な定常電流が流れてしまう。
特開昭63‐36350公報 特開平1‐251148公報
本発明は、通常集積回路と低電力集積回路とを互いに接続した構成において、I/Oポートに無駄な電流が流れないようI/Oポートを制御することを目的とする。
1つの態様では、集積回路システムは、少なくともアクティブモードとスリープモードとの何れかの動作モードで動作し、複数の第1のI/Oポートを有し、アクティブモードにおいて前記複数の第1のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持される第1の集積回路と、少なくともアクティブモードとスリープモードとの何れかの動作モードで動作し、前記複数の第1のI/Oポートに接続される複数の第2のI/Oポートを有し、アクティブモードにおいて前記複数の第2のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持されず、前記複数の第2のI/Oポートはスリープモードにおいてフローティング状態となる第2の集積回路とを含み、前記第1の集積回路は、前記第1の集積回路の動作モードを通知するための第1の通知信号を前記第1のI/Oポートの1つを介して前記第2の集積回路に送信し、前記第2の集積回路は、前記第2の集積回路の動作モードを通知するための第2の通知信号をアクティブモードにおいて前記第2のI/Oポートの1つを介して前記第1の集積回路に送信し、前記第1の集積回路及び前記第2の集積回路はそれぞれ受信する前記第2及び第1の通知信号に基づいて、前記第1のI/Oポートと前記第2のI/Oポートとの間で定常電流が継続的に流れることなく、且つ、前記第1のI/Oポートと前記第2のI/Oポートとの何れにも貫通電流が流れることのないよう、前記第1のI/Oポート及び前記第2のI/Oポートの信号入出力モードを設定する。
1つの側面として、通常集積回路と低電力集積回路とを互いに接続した構成において、I/Oポートに無駄な電流が流れないようI/Oポートを制御できる。
第1の集積回路と第2の集積回路とを接続した集積回路システムの構成の一例を示す図である。 集積回路の構成の一例を示す図である。 I/Oポートの構成の一例を示す図である。 各信号入出力モードを設定するために用いられる各イネーブル信号の状態設定を示した図である。 互いに接続された2つのI/Oポートの信号入出力モードの組み合わせのうち適切なもの及び適切でないものを表として示した図である。 互いに接続される2つの集積回路の動作モードのそれぞれの組み合わせに対してI/Oポートの適切な信号入出力モードを表に示した図である。 第1の集積回路及び第2の集積回路が共にアクティブモードである状態から第2の集積回路がスリープモードに遷移する場合を示す図である。 図7に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。 図7に示される信号入出力モードの変化を実現するために第2の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路がそれぞれアクティブモード及びスリープモードである状態から第1の集積回路がスリープモードに遷移する場合を示す図である。 図10に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路が両方共にスリープモードである状態から第2の集積回路がアクティブモードに遷移する場合を示す図である。 図12に示される信号入出力モードの変化を実現するために第2の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路がそれぞれスリープモード及びアクティブモードである状態から第1の集積回路がアクティブモードモードに遷移する場合を示す図である。 図14に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。 図14に示される信号入出力モードの変化を実現するために第2の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路が共にアクティブモードである状態から第1の集積回路がスリープモードに遷移する場合を示す図である。 図17に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。 図17に示される信号入出力モードの変化を実現するために第2の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路がそれぞれアクティブモード及びスリープモードである状態から第2の集積回路がアクティブモードに遷移する場合を示す図である。 図20に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。 図20に示される信号入出力モードの変化を実現するために第2の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路が両方共にスリープモードである状態から第1の集積回路がアクティブモードに遷移する場合を示す図である。 図23に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。 第1の集積回路及び第2の集積回路がそれぞれスリープモード及びアクティブモードである状態から第2の集積回路がスリープモードに遷移する場合を示す図である。 図25に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図1は、第1の集積回路IC1と第2の集積回路IC2とを接続した集積回路システムの構成の一例を示す図である。図1において、第1の集積回路IC1は、前述の低電力MCU等の集積回路であり、スリープモードにおけるI/Oポートの信号入出力モードの指定が可能な集積回路である。第1の集積回路IC1は、複数の第1のI/Oポート101、102、111、及び112を含む。第1の集積回路IC1は、少なくともアクティブモードとアクティブモードより消費電力の小さいスリープモードとの何れかの動作モードで動作し、アクティブモードにおいて複数の第1のI/Oポートに設定した信号入出力モードはスリープモードにおいて維持される。
第2の集積回路IC2は、前述の通常MCU等の集積回路であり、スリープモードにおいてI/Oポートがフローティング状態となるタイプの集積回路である。第2の集積回路IC2は、複数の第2のI/Oポート201、202、211、及び212を含む。第2の集積回路IC2は、少なくともアクティブモードとアクティブモードよりも消費電力の小さいスリープモードとの何れかの動作モードで動作し、アクティブモードにおいて、複数の第2のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持されない。複数の第2のI/Oポートはスリープモードにおいてフローティング状態となる。
図1に示される接続例において、第1のI/Oポート101は第1の集積回路IC1から第2の集積回路IC2に信号を送信するために用いられる。第1のI/Oポート101から送信された信号は第2のI/Oポート202で受信される。第1のI/Oポート101及び第2のI/Oポート202の本数は任意である。
第2のI/Oポート201は第2の集積回路IC2から第1の集積回路IC1に信号を送信するために用いられる。第2のI/Oポート201から送信された信号は第1のI/Oポート102で受信される。第1のI/Oポート102及び第2のI/Oポート201の本数は任意である。
第1の集積回路IC1は、第1の集積回路IC1の動作モードを通知するための第1の通知信号を第1のI/Oポート111を介して第2の集積回路IC2に送信する。第1のI/Oポート111から送信された第1の通知信号は第2のI/Oポート212で受信される。第2の集積回路IC2は、第2の集積回路IC2の動作モードを通知するための第2の通知信号をアクティブモードにおいて第2のI/Oポート211を介して第1の集積回路IC1に送信する。第2のI/Oポート211から送信された第2の通知信号は第1のI/Oポート112で受信される。
図2は、集積回路の構成の一例を示す図である。図2の集積回路は、CPU(central processing unit)10、割り込みコントローラ11、制御レジスタ12、制御レジスタ13、タイマー14、メモリ15、制御レジスタ16、I/Oポート17、及びバス18を含む。CPU10、制御レジスタ12、制御レジスタ13、メモリ15、制御レジスタ16は、バス18に接続される。メモリ15は、ROM(Read Only Memory)及びRAM(Random Access Memory)を含んでよい。メモリ15のROM部分には、集積回路の基本的動作に必要なプログラム及びデータが格納されており、CPU10が当該プログラムを実行し当該データを参照することにより、所望の動作を実現する。メモリ15のRAM部分は、CPU10の作業領域として用いられると共に、外部からI/Oポート17を介してロードされたプログラムを格納してもよい。CPU10は、RAMに格納されたプログラムを実行することにより所望の動作を実現してもよい。
CPU10は制御回路として機能し、制御レジスタ16に設定値を書き込むことにより、I/Oポート17の信号入出力モードを設定してよい。具体的には、CPU10は、制御レジスタ16に設定値を書き込むことにより、プッシュプル出力モード、プッシュプル入力モード、プルアップ入力モード、プルダウン入力モード、及びハイインピーダンスモードの何れかにI/Oポート17を設定してよい。
CPU10は、制御レジスタ12に設定値を書き込むことにより、割り込みコントローラ11の動作を制御してよい。制御レジスタ12に格納される設定値に応じて割り込みコントローラ11の動作を制御することにより、割り込みの優先度や、CPU10に割り込みを伝えるタイミングなどを制御することができる。割り込みコントローラ11は、タイマー14からの割り込み要求又はI/Oポート17を介した外部からの割り込み要求に応答して、CPU10に適宜割り込み信号を通知する。CPU10は、割り込み信号通知に応答して、適宜割り込み動作を実行する。
CPU10は、制御レジスタ13に設定値を書き込むことにより、タイマー14の動作を制御してよい。例えば、所定の時間長を指示するデータを制御レジスタ13に書き込むことにより、当該データが示す時間長が経過する毎にタイマー14が割り込み要求を発生するように動作してよい。例えばこのようなタイマー14に基づく割り込み機能を利用することにより、図2に示す集積回路がスリープモードから定期的にアクティブモードに復帰する動作を実現することが可能になる。
図3は、I/Oポートの構成の一例を示す図である。図1に示す各I/Oポートは図3に示す構成を有してよい。図3に示すI/Oポートは、出力バッファ21、入力バッファ22、プルアップ抵抗23、プルダウン抵抗24、スイッチ回路25、スイッチ回路26、及び信号端子27を含む。図3に示される出力イネーブル信号OE、入力イネーブル信号IE、プルアップイネーブル信号PUE、及びプルダウンイネーブル信号PDEは、図2に示される制御レジスタ16から供給されてよい。制御レジスタ16に設定された制御値に応じて、各イネーブル信号が所望の信号値に設定される。
出力バッファ21は、出力イネーブル信号OEがアサートされると駆動し、出力イネーブル信号OEがネゲートされると駆動しない。入力バッファ22は、入力イネーブル信号がアサートされると駆動し、入力イネーブル信号IEがネゲートされると駆動しない。スイッチ回路25は、プルアップイネーブル信号PUEがアサートされると導通し、プルアップイネーブル信号PUEがネゲートされると非導通となる。スイッチ回路26は、プルダウンイネーブル信号PDEがアサートされると導通し、プルダウンイネーブル信号PDEがネゲートされると非導通となる。図3に示すI/Oポートは、プッシュプル出力モード、プッシュプル入力モード、プルアップ入力モード、プルダウン入力モード、及びハイインピーダンスモードの何れかに設定される。
図4は、各信号入出力モードを設定するために用いられる各イネーブル信号の状態設定を示した図である。図4に示されるように出力イネーブル信号OE、入力イネーブル信号IE、プルアップイネーブル信号PUE、及びプルダウンイネーブル信号PDEを設定することにより、I/Oポートを所望の信号入出力モードに設定することができる。
具体的には、I/Oポートをプッシュプル出力モードに設定するためには、出力イネーブル信号OEのみをアサート状態(On)に設定し、それ以外のイネーブル信号をネゲート状態(Off)に設定する。プッシュプル出力モードでは、出力信号OSGの信号値に応じた電圧値を出力バッファ21が生成することにより、信号端子27から当該電圧値が出力される。
またI/Oポートをプッシュプル入力モードに設定するためには、入力イネーブル信号IEのみをアサート状態(On)に設定し、それ以外のイネーブル信号をネゲート状態(Off)に設定する。プッシュプル入力モードでは、信号端子27に外部から印加される電圧値に応じた入力信号ISGを入力バッファ22が生成する。信号端子27に接続される相手側集積回路のI/Oポートがフローティング状態に設定される場合、信号端子27の電圧がハイでもローでもない中間電圧となることにより入力バッファ22に貫通電流が流れる可能性がある。より具体的には、入力バッファ22中のCMOS回路を構成するPMOSとNMOSとの両方のトランジスタが導通状態になり、電源端子からグランド端子に向けて貫通電流が流れる可能性がある。このような貫通電流が流れると大きな消費電力が発生する。
I/Oポートをプルアップ入力モードに設定するためには、入力イネーブル信号IE及びプルアップイネーブル信号PUEのみをアサート状態(On)に設定し、それ以外のイネーブル信号をネゲート状態(Off)に設定する。プルアップ入力モードでは、信号端子27に接続される相手側集積回路のI/Oポートがフローティング状態に設定される場合であっても、信号端子27がプルアップ抵抗23を介してハイ電圧(例えば電源電圧)に設定されるため、入力バッファ22に貫通電流は流れない。但し、相手側集積回路のI/Oポートがロー出力をする場合には、信号端子27がローに設定される結果、プルアップ抵抗23を介して定常電流が流れるため、その電流分の消費電力が発生する。ここで定常電流とは、プルアップ抵抗等を介して電源電圧とグランドとの間に形成された電流経路に定常的に流れる電流のことである。寄生容量に流れ込む電流などと異なり、電流経路が存在する限りは一定の電流が流れ続けることになる。
I/Oポートをプルダウン入力モードに設定するためには、入力イネーブル信号IE及びプルダウンイネーブル信号PDEのみをアサート状態(On)に設定し、それ以外のイネーブル信号をネゲート状態(Off)に設定する。プルアップ入力モードでは、信号端子27に接続される相手側集積回路のI/Oポートがフローティング状態に設定される場合であっても、信号端子27がプルダウン抵抗24を介してロー電圧(例えばグランド電圧)に設定されるため、入力バッファ22に貫通電流は流れない。但し、相手側集積回路のI/Oポートがハイ電圧出力をする場合には、信号端子27がハイ電圧に設定される結果、プルダウン抵抗24を介して定常電流が流れるため、その電流分の消費電力が発生する。
I/Oポートをハイインピーダンスモード(フローティング状態)に設定するためには、全てのイネーブル信号をネゲート状態(Off)に設定する。ハイインピーダンスモードでは、信号端子27は何れの電位にも接続されずにフローティング状態となり、信号端子27の電圧値は不定となる。
図1に示す集積回路システムにおいて、第1の集積回路IC1及び第2の集積回路IC2は、それぞれ受信する第2及び第1の通知信号に基づいて、無駄な電流の流れることのないように第1のI/Oポートと第2のI/Oポートとの信号入出力モードを設定する。より具体的には、第1のI/Oポートと第2のI/Oポートとの間で定常電流が流れることなく、且つ、第1及び第2のI/Oポートの何れにも貫通電流が流れることのないよう、第1のI/Oポート及び第2のI/Oポートの信号入出力モードが設定される。
図5は、互いに接続された2つのI/Oポートの信号入出力モードの組み合わせのうち適切なもの及び適切でないものを表として示した図である。図5の表において、I/OポートAとI/OポートBとが互いに接続される。
表中の各行に示されるI/OポートAの各信号入出力モードに対して、組み合わされるI/OポートBのそれぞれの信号入出力モードのうち、適切なモードについてはその列に「OK」を表示し、不適切なモードについてはその列に「NG」を表示してある。例えば、I/OポートAがプッシュプル出力モードで出力電圧がハイ(Vdd)であるとき、I/OポートBとして適切(即ち「OK」)なモードは、プッシュプル出力(出力電圧=Vdd)、プッシュプル入力、プルアップ入力、及びハイインピーダンスモードである。またこのとき、I/OポートBとして不適切(即ち「NG」)なモードは、プッシュプル出力(出力電圧=0)及びプルダウン入力モードである。I/OポートBがプッシュプル出力(出力電圧=0)である場合、I/OポートBのプッシュプル出力とI/OポートAのプッシュプル出力(出力電圧=Vdd)とが異なる出力電圧となり、I/OポートA及びBを介して貫通電流が流れてしまう。またI/OポートBがプルダウン入力である場合、I/OポートAのプッシュプル出力(出力電圧=Vdd)からプルダウン抵抗24(図3参照)を介してグランドに定常電流が流れてしまうので好ましくない。
図1に示す集積回路システムにおいては、前述のように、I/Oポート間で定常電流が流れることなく、且つ、I/Oポートの何れにも貫通電流が流れることのないよう、第1のI/Oポート及び第2のI/Oポートの信号入出力モードが設定される。更により具体的には、互いに接続される第1のI/Oポート及び第2のI/Oポートの信号入出力モードの組み合わせが、図5の表に適切(即ち「OK」)として示される組み合わせの何れかとなるように、I/Oポートの信号入出力モードが設定される。
図6は、互いに接続される2つの集積回路の動作モードのそれぞれの組み合わせに対してI/Oポートの適切な信号入出力モードを表に示した図である。図6の表中で、I/Oポートが信号線電圧固定モードであるとは、接続相手の設定がハイインピーダンスモードであっても、当該I/Oポートの入力バッファ22に貫通電流が流れないように信号端子27の電圧を固定する信号入出力モードである。具体的には、信号線電圧固定モードは、プッシュプル出力、プルアップ入力、及びプルダウン入力のいずれかのモードである。
信号線電圧固定モード(出力電圧=アクティブ通知)とは、信号線電圧固定モードのうちで更に、アクティブ通知をする電圧(アクティブモードを通知する電圧)に信号端子27を固定する信号入出力モードである。具体的には、アクティブ通知がハイ電圧(Vdd)である場合、信号線電圧固定モード(出力電圧=アクティブ通知)は、ハイを出力するプッシュプル出力モード又はプルアップ入力モードである。またアクティブ通知がロー電圧(Gnd)である場合、信号線電圧固定モード(出力電圧=アクティブ通知)は、ローを出力するプッシュプル出力モード又はプルダウン入力モードである。
また信号線電圧固定モード(出力電圧=スリープ通知)とは、信号線電圧固定モードのうちで更に、スリープ通知をする電圧(スリープモードを通知する電圧)に信号端子27を固定する信号入出力モードである。具体的には、スリープ通知がハイ電圧(Vdd)である場合、信号線電圧固定モード(出力電圧=スリープ通知)は、ハイを出力するプッシュプル出力モード又はプルアップ入力モードである。またスリープ通知がロー電圧(Gnd)である場合、信号線電圧固定モード(出力電圧=スリープ通知)は、ローを出力するプッシュプル出力モード又はプルダウン入力モードである。
また信号線電圧固定入力モード(出力電圧=アクティブ通知)とは、アクティブ通知をする電圧(アクティブモードを通知する電圧)に信号端子27を固定する信号入力モードである。具体的には、アクティブ通知がハイ電圧(Vdd)である場合、信号線電圧固定入力モード(出力電圧=アクティブ通知)は、プルアップ入力モードである。またアクティブ通知がロー電圧(Gnd)である場合、信号線電圧固定入力モード(出力電圧=アクティブ通知)は、プルダウン入力モードである。
更に信号線電圧固定入力モード(出力電圧=スリープ通知)とは、スリープ通知をする電圧(スリープモードを通知する電圧)に信号端子27を固定する信号入力モードである。具体的には、スリープ通知がハイ電圧(Vdd)である場合、信号線電圧固定入力モード(出力電圧=スリープ通知)は、プルアップ入力モードである。またスリープ通知がロー電圧(Gnd)である場合、信号線電圧固定入力モード(出力電圧=スリープ通知)は、プルダウン入力モードである。
図6において、例えば、第1の集積回路IC1と第2の集積回路IC2とが両方共にアクティブモードである場合が、表中の一番上の行に示されている。この場合、互いに接続される第1のI/Oポート101と第2のI/Oポート202とは、それぞれプッシュプル出力モード及びプッシュプル入力モードに設定される。また、互いに接続される第1のI/Oポート102と第2のI/Oポート201とは、それぞれプッシュプル入力モード及びプッシュプル出力モードに設定される。また第1の通知信号を送信する第1のI/Oポート111は、信号線電圧固定モード(出力電圧=アクティブ通知)に設定される。当該第1の通知信号を受信する第2のI/Oポート212は、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定される。また第2の通知信号を送信する第2のI/Oポート211は、信号線電圧固定モード(出力電圧=アクティブ通知)に設定される。当該第2の通知信号を受信する第1のI/Oポート112は、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定される。
なお集積回路システムにおいて、第1の集積回路IC1が用いるアクティブ通知のための電圧と第2の集積回路IC2が用いるアクティブ通知のための電圧とは、互いに同一であってもよいし、互いに異なってもよい。例えば第1の集積回路IC1が出力する第1の通知信号が、ハイのときにアクティブ通知でありローのときにスリープ通知である一方で、第2の集積回路IC2が出力する第2の通知信号が、ローのときにアクティブ通知でありハイのときにスリープ通知であってよい。以下の説明においては、第1の集積回路IC1と第2の集積回路IC2との間で、アクティブ通知の電圧が互いに同一であり、スリープ通知の電圧も互いに同一である場合を想定している。
図1に示される集積回路システムにおいて、第1の集積回路IC1がアクティブモード中は第1の通知信号がアクティブモードを示す。第1の集積回路IC1がアクティブモードを終了してスリープモードに移行する直前には、第1の通知信号がスリープモードを示すよう、第1の集積回路IC1が第1の通知信号を設定する。また同様に、第2の集積回路IC2がアクティブモードを終了してスリープモードに移行する直前には、第2の通知信号がスリープモードを示すよう、第2の集積回路IC2が第2の通知信号を設定する。また第1の集積回路IC1及び第2の集積回路IC2の各々は、スリープモードからアクティブモードに復帰した際には、それぞれ第1の通知信号及び第2の通知信号をアクティブモードを示す電圧値に設定する。これらの通知動作により、動作モードが遷移する場合であっても、I/Oポートを適切な信号入出力モードに設定することが可能となる。その結果、アクティブモードとスリープモードとの各組み合わせに対して、図6の表に示される適切な信号入出力モードに各I/Oポートを設定することが可能となり、無駄な電力消費を避けることができる。
以下に、集積回路システムにおいて各集積回路の動作モードが遷移する場合に各集積回路が実行する処理について具体的に説明する。
図7は、第1の集積回路IC1及び第2の集積回路IC2が共にアクティブモードである状態から第2の集積回路IC2がスリープモードに遷移する場合を示す図である。アクティブモードにおいて、第1の集積回路IC1の第1のI/Oポート101及び102のモードは、それぞれプッシュプル出力モード及びプッシュプル入力モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=アクティブ通知)、及び、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)となっている。またアクティブモードにおいて、第2の集積回路IC2の第2のI/Oポート202及び201のモードは、それぞれプッシュプル入力モード及びプッシュプル出力モードである。また第2のI/Oポート212及び211のモードは、それぞれプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)、及び、信号線電圧固定モード(出力電圧=アクティブ通知)となっている。このアクティブモード状態では、第1の集積回路IC1及び第2の集積回路IC2は、互いにアクティブ通知を相手に対して行っている。
その後、第2の集積回路IC2は、第2のI/Oポート211から出力する第2の通知信号をスリープ通知電圧に変更した上で、スリープモードに遷移する。第2の集積回路IC2がスリープモードに遷移することにより、第2のI/Oポート201、202、211、及び212は全てハイインピーダンスモードとなる。また、第1の集積回路IC1は、第2の集積回路IC2からの第2の通知信号により第2の集積回路IC2がスリープモードに遷移することを知ると、図7に示すようにI/Oポートの信号入出力モードを設定する。具体的には、第1の集積回路IC1の第1のI/Oポート101及び102のモードは、共に信号線電圧固定モードとなる。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=アクティブ通知)、及び、信号線電圧固定入力モード(出力電圧=スリープ通知)となる。なお、第1のI/Oポート112が信号線電圧固定入力モード(出力電圧=スリープ通知)に設定されることにより、将来第2の集積回路IC2がアクティブモードに復帰したときに、第1のI/Oポート112により当該復帰を検知することが可能となる。
図8は、図7に示される信号入出力モードの変化を実現するために第1の集積回路IC1が実行する制御手順を示すフローチャートである。図8のフローチャートの各ステップは、第1の集積回路IC1の制御回路(例えば図2のCPU10)が実行してよい。
なお図8及び以降の図において、フローチャートに記載された各ステップの実行順序は一例にすぎず、本願の意図する技術範囲が、記載された実行順番に限定されるものではない。例えば、Aステップの次にBステップが実行されるように本願に説明されていたとしても、Aステップの次にBステップを実行することが可能なだけでなく、Bステップの次にAステップを実行することが、物理的且つ論理的に可能である場合がある。この場合、どちらの順番でステップを実行しても、当該フローチャートの処理に影響する全ての結果が同一であるならば、本願に開示の技術の目的のためには、Bステップの次にAステップが実行されてもよいことは自明である。Aステップの次にBステップが実行されるように本願に説明されていたとしても、上記のような自明な場合を本願の意図する技術範囲から除外することを意図するものではなく、そのような自明な場合は、当然に本願の意図する技術範囲内に属する。
第1の集積回路IC1の制御回路は、第2の集積回路IC2からの第2の通知信号がスリープモードを示す電圧になったことを例えば割り込み要求として検知すると、図8のフローチャートに示す制御動作を実行する。ステップS1において、第1の集積回路IC1は、第1のI/Oポート101を信号線電圧固定モードに設定する。ステップS2において、第1の集積回路IC1は、第1のI/Oポート102を信号線電圧固定モードに設定する。ステップS3において、第1の集積回路IC1は、第1のI/Oポート112を信号線電圧固定入力モード(出力電圧=スリープ通知)に設定する。以上で第1の集積回路IC1による信号入出力モードの制御処理を終了する。
図9は、図7に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。図9のフローチャートの各ステップは、第2の集積回路IC2の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードを終了してスリープモードへ遷移するとき、第2の集積回路IC2の制御回路は、図9のフローチャートに示す制御動作を実行する。ステップS11において、第2の集積回路IC2は、第2のI/Oポート211を信号電圧固定入力モード(出力電圧=スリープ通知)に設定する。これにより第2の通知信号の電圧がスリープを通知する電圧になり、第2の集積回路IC2のスリープモードへの遷移が第1の集積回路IC1に通知される。ステップS12において、第2の集積回路IC2は、所定の時間が経過するのを待つ。所定時間が経過すると、ステップS13において、第2の集積回路IC2はスリープモードに遷移する。スリープモードに遷移した第2の集積回路IC2の第2のI/Oポート201、202、211、及び212はハイインピーダンスモードになる。ステップS12における第2の集積回路IC2の待ち時間の長さは、例えば第1の集積回路IC1が第1のI/Oポート101、102、及び112のモードを変更するためにかかる時間に応じた時間であってよい。具体的には、第1の集積回路IC1が第1のI/Oポート101、102、及び112のモードを変更するためにかかる時間を実験的に求めて、その時間長よりも若干長い時間(例えば+10%した時間)としてよい。このような待ち時間を設けることにより、第1の集積回路IC1の第1のI/Oポートがプッシュプル入力である間に第2の集積回路IC2の第2のI/Oポートがハイインピーダンスモードとなってしまうことを避けることができる。
図10は、第1の集積回路IC1及び第2の集積回路IC2がそれぞれアクティブモード及びスリープモードである状態から第1の集積回路IC1がスリープモードに遷移する場合を示す図である。第2の集積回路IC2がスリープモードである状況において、アクティブモードにある第1の集積回路IC1の第1のI/Oポート101及び102のモードは、両方共に信号線電圧固定モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=アクティブ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。またスリープモードにおいて、第2の集積回路IC2の第2のI/Oポート201、202、211、及び212は、全てハイインピーダンスモードとなっている。
その後、第1の集積回路IC1は、第1のI/Oポート111から出力する第1の通知信号をスリープ通知電圧に変更した上で、スリープモードに遷移する。即ち、第1の集積回路IC1の第1のI/Oポートト111のモードは、信号線電圧固定モード(出力電圧=スリープ通知)となる。
図11は、図10に示される信号入出力モードの変化を実現するために第1の集積回路IC1が実行する制御手順を示すフローチャートである。図11のフローチャートの各ステップは、第1の集積回路IC1の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードを終了してスリープモードへ遷移するとき、第1の集積回路IC1の制御回路は、図11のフローチャートに示す制御動作を実行する。ステップS21において、第1の集積回路IC1は、第1のI/Oポート111を信号線電圧固定モード(出力電圧=スリープ通知)に設定する。ステップS22において、第1の集積回路IC1は、スリープモードに遷移する。以上で第1の集積回路IC1による信号入出力モードの制御処理及び動作モードの遷移処理を終了する。
図12は、第1の集積回路IC1及び第2の集積回路IC2が両方共にスリープモードである状態から、図2に示すタイマーやその他周辺回路(図示しない)からの信号を受信した割込コントローラが出力する割込信号により第2の集積回路IC2がアクティブモードに遷移する場合を示す図である。その他周辺回路からの信号としては、例えばDMA(Direct Memory Access)コントローラからのDMA処理完了信号などがある。スリープモードにある第1の集積回路IC1の第1のI/Oポート101及び102のモードは、両方共に信号線電圧固定モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=スリープ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。またスリープモードにおいて、第2の集積回路IC2の第2のI/Oポート201、202、211、及び212は、全てハイインピーダンスモードとなっている。
その後、第2の集積回路IC2は、アクティブモードに遷移する。アクティブモードに遷移すると、第2の集積回路IC2の第2のI/Oポート202及び201は、それぞれ第1の集積回路IC1の第1のI/Oポート101及び102の信号入出力モードと矛盾しないモードに設定される。即ち、図5において、「OK」として示される信号入出力モードに設定される。また第1の通知信号を受信する第2のI/Oポート212は、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=スリープ通知)に設定される。
なお第2の集積回路IC2はアクティブモードとなるので、第2のI/Oポート211から第1のI/Oポート112に送信する第2の通知信号は、アクティブモードを通知する電圧に設定することが、本来意図される第2の通知信号の設定である。しかしながらスリープモードにある第1の集積回路IC1の第1のI/Oポート112が信号線電圧固定入力(出力電圧=スリープ通知)となっているため、第2の通知信号をアクティブ通知電圧に設定してしまうと、このI/Oポートに定常電流が流れてしまう。そこで第1の通知信号により第1の集積回路IC1がスリープモードであることを検知する場合、第2の集積回路IC2は、自分がアクティブモードであるにも関わらず、第2の通知信号としてスリープモードを通知する電圧を送信する。即ち、アクティブ状態にある第2の集積回路IC2は、第1の集積回路IC1のスリープモードを示す第1の通知信号を受信している状態において、第2の通知信号をスリープモードを示す電圧に設定する。なお第2の集積回路IC2は、第1の集積回路IC1のアクティブモードを示す第1の通知信号を受信している状態においては、第2の通知信号をアクティブモードを示す電圧に設定する。相手側(第1の集積回路IC1)が第2の通知信号を検知できる状態(アクティブモード)にあるときは、第2の通知信号を正しい通知電圧(アクティブ通知電圧)に設定するべきである。しかしながら、相手側が第2の通知信号を検知できない状態(スリープモード)にあるときには、第2の通知信号を検知する相手が存在しないのであるから、第2の通知信号を正しい通知電圧に設定することは必要ではない。
図13は、図12に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。図13のフローチャートの各ステップは、第2の集積回路IC2の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードに遷移すると、第2の集積回路IC2の制御回路は、図13のフローチャートに示す制御動作を実行する。ステップS31において、第2の集積回路IC2は、スリープモードの第1の集積回路IC1の第1のI/Oポート101の信号入出力モードと矛盾しないモードに第2のI/Oポート202を設定する。ステップS32において、第2の集積回路IC2は、スリープモードの第1の集積回路IC1の第1のI/Oポート102の信号入出力モードと矛盾しないモードに第2のI/Oポート201を設定する。ステップS33において、第2の集積回路IC2は、第2のI/Oポート212をプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=スリープ通知)に設定する。ステップS34において、第2の集積回路IC2は、第2のI/Oポート211を信号線電圧固定モード(出力電圧=スリープ通知)に設定する。以上で第2の集積回路IC2による信号入出力モードの制御処理を終了する。なおこの制御手順において、当然ながら、ステップS33における第2のI/Oポート212の設定を一番最初に実行してもよい。
図14は、第1の集積回路IC1及び第2の集積回路IC2がそれぞれスリープモード及びアクティブモードである状態から第1の集積回路IC1が、図2に示すタイマーや周辺回路(図示しない)からの信号、第2の集積回路IC2を含む外部ICからの信号をI/Oポートを介して受信した割込コントローラが出力する割込信号によりアクティブモードモードに遷移する場合を示す図である。スリープモードにある第1の集積回路IC1の第1のI/Oポート101及び102のモードは、両方共に信号線電圧固定モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=スリープ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。このとき、アクティブモードである第2の集積回路IC2の第2のI/Oポート202及び201は、それぞれ第1の集積回路IC1の第1のI/Oポート101及び102の信号入出力モードと矛盾しないモードに設定される。また第1の通知信号を受信する第2のI/Oポート212は、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。更に、第2の通知信号を送信する第2のI/Oポート211は、信号線電圧固定モード(出力電圧=スリープ通知)となっている。
その後、第1の集積回路IC1は、アクティブモードに遷移する。アクティブモードに遷移すると、第1の集積回路IC1は、第1のI/Oポート111を信号線電圧固定モード(出力信号=アクティブ通知)に設定する。第1の集積回路IC1の第1のI/Oポート111からの第1の通知信号によるアクティブ通知を受けると、第2の集積回路IC2は、例えば割り込み処理として、以下の信号入出力モードに第2のI/Oポートを設定する動作を実行する。即ち、第2の集積回路IC2の第2のI/Oポート202及び201のモードは、それぞれプッシュプル入力モード及びプッシュプル出力モードに設定される。また第2のI/Oポート212及び211のモードは、それぞれプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)、及び、信号線電圧固定モード(出力電圧=アクティブ通知)に設定される。
第2の集積回路IC2からの第2の通知信号によるアクティブ通知を受けると、第1の集積回路IC1は、例えば割り込み処理として、以下の信号入出力モードに第1のI/Oポート101、102、及び112を設定する動作を実行する。即ち、第1の集積回路IC1の第1のI/Oポート101及び102のモードは、それぞれプッシュプル出力モード及びプッシュプル入力モードに設定される。また第1のI/Oポート112のモードは、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定される。
図15は、図14に示される信号入出力モードの変化を実現するために第1の集積回路IC1が実行する制御手順を示すフローチャートである。図16は、図14に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。図15のフローチャートの各ステップは、第1の集積回路IC1の制御回路(例えば図2のCPU10)が実行してよい。図16のフローチャートの各ステップは、第2の集積回路IC2の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードに遷移すると、第1の集積回路IC1の制御回路は、図15(A)のフローチャートに示す制御動作を実行する。ステップS41において、第1の集積回路IC1は、第1の通知信号を送信する第1のI/Oポート111のモードを信号線電圧固定モード(出力電圧=アクティブ通知)に設定する。以上で第1の集積回路IC1による信号入出力モードの第一段階の制御処理を終了する。
第1の通知信号がアクティブ通知となったことを受け、第2の集積回路IC2の制御回路は、例えば割り込み処理として、図16のフローチャートに示す制御動作を実行する。ステップS51において、第2の集積回路IC2は、第2のI/Oポート212のモードをプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定する。ステップS52において、第2の集積回路IC2は、第2のI/Oポート202のモードをプッシュプル入力モードに設定する。ステップS53において、第2の集積回路IC2は、第2のI/Oポート201のモードをプッシュプル出力モードに設定する。ステップS54において、第2の集積回路IC2は、第2のI/Oポート211を信号線電圧固定モード(出力電圧=アクティブ通知)に設定する。以上で第2の集積回路IC2による信号入出力モードの制御処理を終了する。
第2の集積回路IC2の第2のI/Oポート211からの第2の通知信号がアクティブ通知となったことを受け、第1の集積回路IC1は、例えば割り込み処理により、図15(B)のフローチャートに示す制御動作を実行する。ステップS42において、第1の集積回路IC1は、第1のI/Oポート112のモードを信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定する。ステップS43において、第1の集積回路IC1は、第1のI/Oポート101のモードをプッシュプル出力モードに設定する。ステップS44において、第1の集積回路IC1は、第1のI/Oポート102のモードをプッシュプル入力モードに設定する。以上で第1の集積回路IC1による信号入出力モードの第二段階の制御処理を終了する。
図17は、第1の集積回路IC1及び第2の集積回路IC2が共にアクティブモードである状態から第1の集積回路IC1がスリープモードに遷移する場合を示す図である。アクティブモードにおいて、第1の集積回路IC1の第1のI/Oポート101及び102のモードは、それぞれプッシュプル出力モード及びプッシュプル入力モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=アクティブ通知)、及び、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)となっている。またアクティブモードにおいて、第2の集積回路IC2の第2のI/Oポート202及び201のモードは、それぞれプッシュプル入力モード及びプッシュプル出力モードである。また第2のI/Oポート212及び211のモードは、それぞれプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)、及び、信号線電圧固定モード(出力電圧=アクティブ通知)となっている。このアクティブモード状態では、第1の集積回路IC1及び第2の集積回路IC2は、互いにアクティブ通知を相手に対して行っている。
その後、第1の集積回路IC1は、第1のI/Oポート111から出力する第1の通知信号をスリープ通知電圧に変更した上で、スリープモードに遷移する。第1の集積回路IC1がスリープモードに遷移する前に、第1の集積回路IC1は、第1のI/Oポート101及び102のモードを、両方共に信号線電圧固定モードに設定する。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=スリープ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)に設定される。これらの信号入出力モードの設定は、第1の集積回路IC1がスリープモードにある間に第2の集積回路IC2がスリープモードに遷移する場合を考慮して決定されている。即ち、第2の集積回路IC2の第2のI/Oポートがハイインピーダンスになっても第1の集積回路IC1の第1のI/Oポートに貫通電流が流れないような信号入出力モードの設定となっている。
また第2の集積回路IC2の第2のI/Oポート202及び201は、それぞれ第1の集積回路IC1の第1のI/Oポート101及び102の信号入出力モードと矛盾しないモードに設定される。また第1の通知信号を受信する第2のI/Oポート212は、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=スリープ通知)に設定される。更に、第2の通知信号を送信する第2のI/Oポート211は、信号線電圧固定モード(出力電圧=スリープ通知)に設定される。
図18は、図17に示される信号入出力モードの変化を実現するために第1の集積回路IC1が実行する制御手順を示すフローチャートである。図18のフローチャートの各ステップは、第1の集積回路IC1の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードを終了してスリープモードへ遷移するとき、第1の集積回路IC1の制御回路は、図18のフローチャートに示す制御動作を実行する。ステップS61において、第1の集積回路IC1は、第1のI/Oポート102のモードを信号線電圧固定モードに設定する。ステップS62において、第1の集積回路IC1は、第1のI/Oポート112のモードを信号線電圧固定入力モード(出力電圧=スリープ通知)に設定する。ステップS63において、第1の集積回路IC1は、第1のI/Oポート111のモードを信号線電圧固定モード(出力電圧=スリープ通知)に設定する。ステップS64において、第1の集積回路IC1はスリープモードに遷移する。以上で第1の集積回路IC1による信号入出力モードの制御処理を終了する。
なお第1のI/Oポート101については、アクティブモードにおいてプッシュプル出力となっており、スリープモードにおいて要求される信号線電圧固定モードにプッシュプル出力は含まれるので、第1のI/Oポート101のモード変更を省略することができる。またステップS61乃至63の順番は自由に入れ替えてよい。
図19は、図17に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。図19のフローチャートの各ステップは、第2の集積回路IC2の制御回路(例えば図2のCPU10)が実行してよい。
第1の通知信号のスリープ通知を受けて、第2の集積回路IC2の制御回路は、図19のフローチャートに示す制御動作を実行する。ステップS71において、第2の集積回路IC2は、スリープモードの第1の集積回路IC1の第1のI/Oポート101と矛盾しないモードに第2のI/Oポート202を設定する。ステップS72において、第2の集積回路IC2は、スリープモードの第1の集積回路IC1の第1のI/Oポート102と矛盾しないモードに第2のI/Oポート201を設定する。ステップS73において、第2の集積回路IC2は、第2のI/Oポート212をプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=スリープ通知)に設定する。ステップS74において、第2の集積回路IC2は、第2のI/Oポート211を信号線電圧固定モード(出力電圧=スリープ通知)に設定する。以上で第2の集積回路IC2による信号入出力モードの制御処理を終了する。
なお図18のフローチャートにおいて、第1の集積回路IC1が、他の第1のI/Oポートよりも先に、第1のI/Oポート111の第1の通知信号をスリープ通知電圧に設定するよう動作してよい。また、アクティブモードでの第1のI/Oポート112をプッシュプル入力としておいてよい。この場合、第1の通知信号のスリープ通知に応答して第2の集積回路IC2の第2のI/Oポート211を信号線電圧固定モード(出力電圧=スリープ通知)にしても、第2のI/Oポート211と第1のI/Oポート112とに定常電流や貫通電流が流れることがない。その後、第1の集積回路IC1が、第1のI/Oポート112を信号線電圧固定入力モード(出力電圧=スリープ通知)に設定することで、一度も貫通電流や定常電流が流れることなく、動作モードの遷移が可能となる。また第1の通知信号を受け取る第2の集積回路IC2の第2のI/Oポート212は、アクティブモードにおいてプッシュプル入力に設定しておけば、第1の通知信号がスリープ通知電圧に変化しても、第2のI/Oポート212に定常電流が流れることはない。
図20は、第1の集積回路IC1及び第2の集積回路IC2がそれぞれアクティブモード及びスリープモードである状態から第2の集積回路IC2がアクティブモードに遷移する場合を示す図である。第2の集積回路IC2がスリープモードである状況において、アクティブモードにある第1の集積回路IC1の第1のI/Oポート101及び102のモードは、両方共に信号線電圧固定モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=アクティブ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。またスリープモードにおいて、第2の集積回路IC2の第2のI/Oポート201、202、211、及び212は、全てハイインピーダンスモードとなっている。
その後、第2の集積回路IC2は、図2に示すタイマーやその他周辺回路(図示しない)からの信号を受信した割込コントローラが出力する割込信号によりアクティブモードに遷移する。アクティブモードに遷移すると、第2の集積回路IC2の第2のI/Oポート202及び201のモードは、それぞれプッシュプル入力モード及びプッシュプル出力モードに設定される。また第2の集積回路IC2の第2のI/Oポート212及び211のモードは、それぞれプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)、及び、信号線電圧固定モード(出力電圧=アクティブ通知)に設定される。第2の集積回路IC2からの第2の通知信号のアクティブ通知を受けて、第1の集積回路IC1は、割り込み処理等により、以下の信号入出力モードに第1のI/Oポートを設定する動作を実行する。第1の集積回路IC1の第1のI/Oポート101及び102のモードは、それぞれプッシュプル出力モード及びプッシュプル入力モードに設定される。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=アクティブ通知)、及び、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定される。
第2の集積回路IC2のスリープモードからアクティブモードへの遷移前には、第1のI/Oポート112が信号線電圧固定入力モード(出力電圧=スリープ通知)であり、それと接続される第2のI/Oポート211がハイインピーダンスモードとなっている。第2の集積回路IC2がアクティブモードに遷移すると、第2の通知信号を送信する第2のI/Oポート211はアクティブ通知の電圧を出力するため、第1のI/Oポート112との間に定常電流が流れてしまう。従って、第1の集積回路IC1は第2の通知信号により第2の集積回路IC2がアクティブモードに遷移したことを検知したら、速やか第1のI/Oポート112を信号線電圧固定モード(出力電圧=アクティブ通知)に設定することが好ましい。この動作により、定常電流は極短い時間だけ流れることになり、定常電流が継続的に流れる状態を避けることが可能となる。
図21は、図20に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。図21のフローチャートの各ステップは、第1の集積回路IC1の制御回路(例えば図2のCPU10)が実行してよい。
第2の通知信号がアクティブ通知電圧となったことを受けて、第1の集積回路IC1の制御回路は、割り込み処理等として図21のフローチャートに示す制御動作を実行する。ステップS81において、第1の集積回路IC1は、第1のI/Oポート112のモードを、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定する。ステップS82において、第1の集積回路IC1は、第1のI/Oポート101のモードをプッシュプル出力モードに設定する。ステップS83において、第1の集積回路IC1は、第1のI/Oポート102のモードをプッシュプル入力モードに設定する。以上で第1の集積回路IC1による信号入出力モードの制御処理を終了する。
図22は、図20に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。図22のフローチャートの各ステップは、第2の集積回路IC2の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードに遷移すると、第2の集積回路IC2の制御回路は、図22のフローチャートに示す制御動作を実行する。ステップS91において、第2の集積回路IC2は、第2のI/Oポート202のモードをプッシュプル入力モードに設定する。ステップS92において、第2の集積回路IC2は、第2のI/Oポート201のモードをプッシュプル出力モードに設定する。ステップS93において、第2の集積回路IC2は、第2のI/Oポート212のモードをプッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=アクティブ通知)に設定する。ステップS94において、第2の集積回路IC2は、第2のI/Oポート211のモードを信号線電圧固定モード(出力電圧=アクティブ通知)に設定する。以上で、第2の集積回路IC2による信号入出力モードの制御処理を終了する。
図23は、第1の集積回路IC1及び第2の集積回路IC2が両方共にスリープモードである状態から第1の集積回路IC1が、図2に示すタイマーや周辺回路(図示しない)からの信号、第2の集積回路IC2を含む外部ICからの信号をI/Oポートを介して受信した割込コントローラが出力する割込信号によりアクティブモードに遷移する場合を示す図である。スリープモードにある第1の集積回路IC1の第1のI/Oポート101及び102のモードは、両方共に信号線電圧固定モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=スリープ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。またスリープモードにおいて、第2の集積回路IC2の第2のI/Oポート201、202、211、及び212は、全てハイインピーダンスモードとなっている。
その後、第1の集積回路IC1は、アクティブモードに遷移する。アクティブモードに遷移すると、第1の集積回路IC1は、第1のI/Oポート111を信号線電圧固定モード(出力信号=アクティブ通知)に設定する。それ以外の第1のI/Oポートについては、モード遷移前の信号入出力モードを維持すればよい。
図24は、図23に示される信号入出力モードの変化を実現するために第1の集積回路が実行する制御手順を示すフローチャートである。図24のフローチャートの各ステップは、第1の集積回路IC1の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードに遷移すると、第1の集積回路IC1の制御回路は、図24のフローチャートに示す制御動作を実行する。ステップS101において、第1の集積回路IC1は、第1の通知信号を送信する第1のI/Oポート111のモードを信号線電圧固定モード(出力電圧=アクティブ通知)に設定する。以上で第1の集積回路IC1による信号入出力モードの制御処理を終了する。
図25は、第1の集積回路IC1及び第2の集積回路IC2がそれぞれスリープモード及びアクティブモードである状態から第2の集積回路IC2がスリープモードに遷移する場合を示す図である。スリープモードにある第1の集積回路IC1の第1のI/Oポート101及び102のモードは、両方共に信号線電圧固定モードである。また第1のI/Oポート111及び112のモードは、それぞれ信号線電圧固定モード(出力電圧=スリープ通知)及び信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。このとき、アクティブモードである第2の集積回路IC2の第2のI/Oポート202及び201は、それぞれ第1の集積回路IC1の第1のI/Oポート101及び102の信号入出力モードと矛盾しないモードに設定される。また第1の通知信号を受信する第2のI/Oポート212は、プッシュプル入力モード又は信号線電圧固定入力モード(出力電圧=スリープ通知)となっている。更に、第2の通知信号を送信する第2のI/Oポート211は、信号線電圧固定モード(出力電圧=スリープ通知)となっている。
その後、第2の集積回路IC2は、スリープモードに遷移する。第2の集積回路IC2がスリープモードに遷移することにより、第2のI/Oポート201、202、211、及び212は全てハイインピーダンスモードとなる。また第1の集積回路IC1はスリープモードにあるので、第1の集積回路IC1の第1のI/Oポートの信号入出力モードには変更がない。なお第2の集積回路IC2は、スリープモードに遷移する前に、第2のI/Oポート211から送信する第2の通知信号をスリープ通知電圧に変更する動作を実行しない。第2の集積回路IC2は、第1の通知信号がスリープ通知電圧であることから第1の集積回路IC1がスリープモードにあることを検知できるので、第1の集積回路IC1にモード遷移を通知する必要がないことが分かるからである。
図26は、図25に示される信号入出力モードの変化を実現するために第2の集積回路IC2が実行する制御手順を示すフローチャートである。図9のフローチャートの各ステップは、第2の集積回路IC2の制御回路(例えば図2のCPU10)が実行してよい。
アクティブモードを終了してスリープモードへ遷移するとき、第2の集積回路IC2の制御回路は、図9のフローチャートに示す制御動作を実行する。ステップS111において、第2の集積回路IC2はスリープモードに遷移する。スリープモードに遷移した第2の集積回路IC2の第2のI/Oポート201、202、211、及び212はハイインピーダンスモードになる。以上で第2の集積回路IC2による信号入出力モードの制御処理を終了する。
図14における集積回路IC1がスリープモードからアクティブモードに遷移させる信号として集積回路IC2のI/Oポート201から集積回路IC1のI/Oポート102へつながる信号線を用いる場合、I/Oポート201から出力する信号をI/Oポート102へ入力できるように集積回路IC1のI/Oポート102および集積回路IC2のI/Oポート201の動作モードとしてそれぞれ信号線電圧固定入力モードとプッシュプル出力モードであることが望ましい。集積回路IC1をアクティブモードに遷移させるための割り込みを発生させるためにプッシュプル出力モードであるI/Oポート201から信号を出力し、信号線電圧固定入力モードである集積回路IC1のI/Oポート102で受信される。I/Oポート102はプッシュプル入力モードであってもI/Oポート201からの割り込みのための信号を受信できるが、集積回路IC1がスリープモードの時に集積回路IC2がアクティブモードからスリープモードに遷移すると、I/Oポート201はハイインピーダンスとなるため、表5のプッシュプル入力対ハイインピーダンスの組み合わせになり、I/Oポート102に貫通電流が流れ消費電力が大きくなり不適切である。図8のステップS2、図18のステップS62でI/Oポート102に設定するモードは信号線電圧固定入力モード、図13のステップS31でI/Oポート202に設定するモードはプッシュプル出力モードとなり、図19のステップS71はI/Oポート202がすでにプッシュプル出力モードのため不要となる。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
101、102、111、112 第1のI/Oポート
201、202、211、212 第2のI/Oポート

Claims (9)

  1. 少なくともアクティブモードとスリープモードとの何れかの動作モードで動作し、複数の第1のI/Oポートを有し、アクティブモードにおいて前記複数の第1のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持される第1の集積回路と、
    少なくともアクティブモードとスリープモードとの何れかの動作モードで動作し、前記複数の第1のI/Oポートに接続される複数の第2のI/Oポートを有し、アクティブモードにおいて前記複数の第2のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持されず、前記複数の第2のI/Oポートはスリープモードにおいてフローティング状態となる第2の集積回路と、
    を含み、
    前記第1の集積回路は、前記第1の集積回路の動作モードを通知するための第1の通知信号を前記第1のI/Oポートの1つを介して前記第2の集積回路に送信し、
    前記第2の集積回路は、前記第2の集積回路の動作モードを通知するための第2の通知信号をアクティブモードにおいて前記第2のI/Oポートの1つを介して前記第1の集積回路に送信し、
    前記第1の集積回路及び前記第2の集積回路はそれぞれ受信する前記第2及び第1の通知信号に基づいて、前記第1のI/Oポートと前記第2のI/Oポートとの間で定常電流が継続的に流れることなく、且つ、前記第1のI/Oポートと前記第2のI/Oポートとの何れにも貫通電流が流れることのないよう、前記第1のI/Oポート及び前記第2のI/Oポートの信号入出力モードを設定する集積回路システム。
  2. 前記信号入出力モードは、プッシュプル出力モード、プッシュプル入力モード、プルアップ入力モード、プルダウン入力モード、及びハイインピーダンスモードを含む請求項1記載の集積回路システム。
  3. 前記第1の集積回路がアクティブモード中は前記第1の通知信号がアクティブモードを示し、前記第1の集積回路がアクティブモードを終了してスリープモードに移行する直前には前記第1の通知信号がスリープモードを示すよう、前記第1の集積回路が前記第1の通知信号を設定し、前記第2の集積回路がアクティブモードを終了してスリープモードに移行する直前には前記第2の通知信号がスリープモードを示すよう、前記第2の集積回路が前記第2の通知信号を設定する請求項1又は2記載の集積回路システム。
  4. 前記第1の集積回路がアクティブモードを終了してスリープモードに移行する直前に、前記第1の集積回路は、前記第1のI/Oポートのうち前記第1の通知信号を送信するI/Oポートをスリープモードを示す電圧に固定する状態に設定し、前記第1のI/Oポートのうち前記第2の通知信号を受信するI/Oポートをスリープモードを示す電圧に固定する入力状態に設定し、それ以外の前記第1のI/Oポートを所定電圧に固定する状態に設定する請求項3記載の集積回路システム。
  5. アクティブ状態にある前記第2の集積回路は、前記第1の集積回路のスリープモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をスリープモードを示す電圧に設定し、前記第1の集積回路のアクティブモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をアクティブモードを示す電圧に設定する請求項4記載の集積回路システム。
  6. 少なくともアクティブモードとスリープモードとの何れかの動作モードで動作する集積回路であって、
    複数のI/Oポートと、
    前記アクティブモードにおいて前記複数のI/Oポートの信号入出力モードを設定する制御回路と、
    を含み、
    前記アクティブモードにおいて前記複数のI/Oポートに設定された信号入出力モードが前記スリープモードにおいて維持され、
    動作モードを通知するための第1の通知信号を前記複数のI/Oポートの1つを介して外部に送信し、
    他の集積回路の動作モードを通知するための第2の通知信号を前記複数のI/Oポートの1つを介して受信し、
    前記制御回路は、前記第2の通知信号に基づいて、前記複数のI/Oポートと前記他の集積回路との間で定常電流が継続的に流れることなく、且つ、前記複数のI/Oポートに貫通電流が流れることのないよう、前記複数のI/Oポートの信号入出力モードを設定し、
    前記第2の通知信号が前記他の集積回路のスリープモードへの移行を示す場合、前記制御回路は、前記複数のI/Oポートをプッシュプル出力モード、プルアップ入力モード、及びプルダウン入力モードの何れかに設定する、
    ことを特徴とする集積回路。
  7. アクティブモードを終了してスリープモードに移行する直前に、前記制御回路は、前記複数のI/Oポートのうち前記第1の通知信号を送信するI/Oポートをスリープモードを示す電圧に固定する状態に設定し、前記複数のI/Oポートのうち前記第2の通知信号を受信するI/Oポートをスリープモードを示す電圧に固定する入力状態に設定し、それ以外の前記複数のI/Oポートを所定電圧に固定する状態に設定する請求項6記載の集積回路。
  8. 少なくともアクティブモードとスリープモードとの何れかの動作モードで動作する集積回路であって、
    複数のI/Oポートと、
    前記アクティブモードにおいて前記複数のI/Oポートの信号入出力モードを設定する制御回路と、
    を含み、
    前記アクティブモードにおいて前記複数のI/Oポートに設定された信号入出力モードは前記スリープモードにおいて維持されず、前記複数のI/Oポートは前記スリープモードにおいてフローティング状態となり、
    他の集積回路の動作モードを示すハイ又はローの電圧値を有する第1の通知信号を前記複数のI/Oポートの1つに設定される固定電圧値として受信し、
    動作モードを示すハイ又はローの電圧値を有する第2の通知信号を前記複数のI/Oポートの1つに固定電圧値として設定し
    前記制御回路は、前記第の通知信号に基づいて、前記複数のI/Oポートと前記他の集積回路との間で定常電流が継続的に流れることなく、且つ、前記複数のI/Oポートに貫通電流が流れることのないよう、前記複数のI/Oポートの信号入出力モードを設定し、
    前記制御回路は、前記アクティブモードから前記スリープモードに移行する際に前記スリープモードを示す電圧値に前記第2の通知信号を設定する
    ことを特徴とする集積回路。
  9. 前記制御回路は、前記他の集積回路のスリープモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をスリープモードを示す電圧に設定し、前記他の集積回路のアクティブモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をアクティブモードを示す電圧に設定する請求項8記載の集積回路。
JP2016049404A 2016-03-14 2016-03-14 集積回路システム及び集積回路 Active JP6623858B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016049404A JP6623858B2 (ja) 2016-03-14 2016-03-14 集積回路システム及び集積回路
US15/436,751 US9854531B2 (en) 2016-03-14 2017-02-17 Integrated circuit system and integrated circuit
CN201710107428.XA CN107193765B (zh) 2016-03-14 2017-02-27 集成电路系统和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049404A JP6623858B2 (ja) 2016-03-14 2016-03-14 集積回路システム及び集積回路

Publications (2)

Publication Number Publication Date
JP2017167609A JP2017167609A (ja) 2017-09-21
JP6623858B2 true JP6623858B2 (ja) 2019-12-25

Family

ID=59787426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049404A Active JP6623858B2 (ja) 2016-03-14 2016-03-14 集積回路システム及び集積回路

Country Status (3)

Country Link
US (1) US9854531B2 (ja)
JP (1) JP6623858B2 (ja)
CN (1) CN107193765B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109921784B (zh) * 2019-03-05 2023-03-31 南京沁恒微电子股份有限公司 多功能可编程的io端口电路
CN110618958A (zh) * 2019-09-19 2019-12-27 成都锐成芯微科技股份有限公司 Gpio电路及芯片

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336350A (ja) 1986-07-30 1988-02-17 Toshiba Mach Co Ltd Cmosインタフエ−スのラツチアツプ防止回路
JPH01251148A (ja) 1988-03-31 1989-10-06 Nec Corp コンピュータ周辺装置用インターフェイス保護回路
JPH06195476A (ja) * 1992-07-21 1994-07-15 Advanced Micro Devicds Inc マイクロコントローラを組入れる集積回路およびそれによる電力消費を減じるための方法
JPH0973345A (ja) 1995-08-02 1997-03-18 Hewlett Packard Co <Hp> マルチモード出力回路
US7058827B2 (en) * 2001-07-18 2006-06-06 Intel Corporation Power saving circuit has an input line coupled to an external host and a keeper to hold the line in a weakly held state
JP3675394B2 (ja) * 2001-11-30 2005-07-27 ソニー株式会社 通信デバイス
JP2004247026A (ja) * 2003-01-24 2004-09-02 Renesas Technology Corp 半導体集積回路及びicカード
US7080341B2 (en) * 2003-09-09 2006-07-18 Robert Eisenstadt Apparatus and method for integrated circuit power management
JP4427363B2 (ja) * 2004-03-17 2010-03-03 株式会社リコー 画像形成装置、画像形成システム、電源制御方法、電源制御プログラム及び記録媒体
US7330702B2 (en) * 2005-01-31 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for inter-chip wireless communication
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
US7991921B2 (en) * 2008-03-11 2011-08-02 Freescale Semiconductor, Inc. System and method for reducing power consumption of memory in an I/O controller
US9189048B2 (en) * 2008-09-10 2015-11-17 Apple Inc. Circuit having a low power mode
US20110150137A1 (en) * 2009-12-17 2011-06-23 Industrial Technology Research Institute Architecture of multi-power mode serial interface
JP5609810B2 (ja) * 2011-07-29 2014-10-22 ブラザー工業株式会社 電子機器、画像形成装置
JP6099329B2 (ja) * 2012-08-02 2017-03-22 シャープ株式会社 端末、基地局、通信方法および集積回路
KR101927096B1 (ko) * 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법
CN103543682B (zh) * 2013-11-06 2016-06-08 邦彦技术股份有限公司 普通io口识别输入状态的方法及装置

Also Published As

Publication number Publication date
CN107193765B (zh) 2020-04-07
CN107193765A (zh) 2017-09-22
US20170265143A1 (en) 2017-09-14
JP2017167609A (ja) 2017-09-21
US9854531B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
JP5215415B2 (ja) レベルシフティング回路および方法
US20060280005A1 (en) Memory voltage generating circuit
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
JP6623858B2 (ja) 集積回路システム及び集積回路
JP2008537353A (ja) 集積回路、電子デバイス及び集積回路制御方法
US20120235715A1 (en) Reset circuit and method of portable terminal
JP6926982B2 (ja) 電源制御回路および環境発電装置
JP2007309782A (ja) 半導体装置
US10090674B2 (en) Maximum supply voltage selection
CN109660246B (zh) 包括功率门控电路的半导体装置
US7944769B1 (en) System for power-on detection
JP5278167B2 (ja) 半導体集積回路装置及び電源システム
TW202222020A (zh) 負壓產生電路以及晶片
US10157679B2 (en) Semiconductor device and semiconductor integrated circuit
JP2012039240A (ja) 半導体装置及びその制御方法
CN214122808U (zh) 负压产生电路以及芯片
US7917776B2 (en) System-on-chip including deepstop mode to reduce total leakage current and method thereof
TW201214443A (en) High voltage switch suitable for use in flash memory
CN114144742A (zh) 跨域功率控制电路
KR20180016148A (ko) 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법
US8526229B2 (en) Semiconductor memory device
JP2008017101A (ja) パワーオンリセット回路
JP2017085256A (ja) 電子回路、電子回路の制御方法及びデバイス
CN111984103B (zh) 供电控制电路及应用所述供电控制电路的电子装置
TWI539270B (zh) 可擴充電子裝置及其擴充底座

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6623858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150