JP6623858B2 - 集積回路システム及び集積回路 - Google Patents
集積回路システム及び集積回路 Download PDFInfo
- Publication number
- JP6623858B2 JP6623858B2 JP2016049404A JP2016049404A JP6623858B2 JP 6623858 B2 JP6623858 B2 JP 6623858B2 JP 2016049404 A JP2016049404 A JP 2016049404A JP 2016049404 A JP2016049404 A JP 2016049404A JP 6623858 B2 JP6623858 B2 JP 6623858B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- integrated circuit
- port
- ports
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/001—Synchronization between nodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
- H04W4/70—Services for machine-to-machine communication [M2M] or machine type communication [MTC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
201、202、211、212 第2のI/Oポート
Claims (9)
- 少なくともアクティブモードとスリープモードとの何れかの動作モードで動作し、複数の第1のI/Oポートを有し、アクティブモードにおいて前記複数の第1のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持される第1の集積回路と、
少なくともアクティブモードとスリープモードとの何れかの動作モードで動作し、前記複数の第1のI/Oポートに接続される複数の第2のI/Oポートを有し、アクティブモードにおいて前記複数の第2のI/Oポートに設定した信号入出力モードがスリープモードにおいて維持されず、前記複数の第2のI/Oポートはスリープモードにおいてフローティング状態となる第2の集積回路と、
を含み、
前記第1の集積回路は、前記第1の集積回路の動作モードを通知するための第1の通知信号を前記第1のI/Oポートの1つを介して前記第2の集積回路に送信し、
前記第2の集積回路は、前記第2の集積回路の動作モードを通知するための第2の通知信号をアクティブモードにおいて前記第2のI/Oポートの1つを介して前記第1の集積回路に送信し、
前記第1の集積回路及び前記第2の集積回路はそれぞれ受信する前記第2及び第1の通知信号に基づいて、前記第1のI/Oポートと前記第2のI/Oポートとの間で定常電流が継続的に流れることなく、且つ、前記第1のI/Oポートと前記第2のI/Oポートとの何れにも貫通電流が流れることのないよう、前記第1のI/Oポート及び前記第2のI/Oポートの信号入出力モードを設定する集積回路システム。 - 前記信号入出力モードは、プッシュプル出力モード、プッシュプル入力モード、プルアップ入力モード、プルダウン入力モード、及びハイインピーダンスモードを含む請求項1記載の集積回路システム。
- 前記第1の集積回路がアクティブモード中は前記第1の通知信号がアクティブモードを示し、前記第1の集積回路がアクティブモードを終了してスリープモードに移行する直前には前記第1の通知信号がスリープモードを示すよう、前記第1の集積回路が前記第1の通知信号を設定し、前記第2の集積回路がアクティブモードを終了してスリープモードに移行する直前には前記第2の通知信号がスリープモードを示すよう、前記第2の集積回路が前記第2の通知信号を設定する請求項1又は2記載の集積回路システム。
- 前記第1の集積回路がアクティブモードを終了してスリープモードに移行する直前に、前記第1の集積回路は、前記第1のI/Oポートのうち前記第1の通知信号を送信するI/Oポートをスリープモードを示す電圧に固定する状態に設定し、前記第1のI/Oポートのうち前記第2の通知信号を受信するI/Oポートをスリープモードを示す電圧に固定する入力状態に設定し、それ以外の前記第1のI/Oポートを所定電圧に固定する状態に設定する請求項3記載の集積回路システム。
- アクティブ状態にある前記第2の集積回路は、前記第1の集積回路のスリープモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をスリープモードを示す電圧に設定し、前記第1の集積回路のアクティブモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をアクティブモードを示す電圧に設定する請求項4記載の集積回路システム。
- 少なくともアクティブモードとスリープモードとの何れかの動作モードで動作する集積回路であって、
複数のI/Oポートと、
前記アクティブモードにおいて前記複数のI/Oポートの信号入出力モードを設定する制御回路と、
を含み、
前記アクティブモードにおいて前記複数のI/Oポートに設定された信号入出力モードが前記スリープモードにおいて維持され、
動作モードを通知するための第1の通知信号を前記複数のI/Oポートの1つを介して外部に送信し、
他の集積回路の動作モードを通知するための第2の通知信号を前記複数のI/Oポートの1つを介して受信し、
前記制御回路は、前記第2の通知信号に基づいて、前記複数のI/Oポートと前記他の集積回路との間で定常電流が継続的に流れることなく、且つ、前記複数のI/Oポートに貫通電流が流れることのないよう、前記複数のI/Oポートの信号入出力モードを設定し、
前記第2の通知信号が前記他の集積回路のスリープモードへの移行を示す場合、前記制御回路は、前記複数のI/Oポートをプッシュプル出力モード、プルアップ入力モード、及びプルダウン入力モードの何れかに設定する、
ことを特徴とする集積回路。 - アクティブモードを終了してスリープモードに移行する直前に、前記制御回路は、前記複数のI/Oポートのうち前記第1の通知信号を送信するI/Oポートをスリープモードを示す電圧に固定する状態に設定し、前記複数のI/Oポートのうち前記第2の通知信号を受信するI/Oポートをスリープモードを示す電圧に固定する入力状態に設定し、それ以外の前記複数のI/Oポートを所定電圧に固定する状態に設定する請求項6記載の集積回路。
- 少なくともアクティブモードとスリープモードとの何れかの動作モードで動作する集積回路であって、
複数のI/Oポートと、
前記アクティブモードにおいて前記複数のI/Oポートの信号入出力モードを設定する制御回路と、
を含み、
前記アクティブモードにおいて前記複数のI/Oポートに設定された信号入出力モードは前記スリープモードにおいて維持されず、前記複数のI/Oポートは前記スリープモードにおいてフローティング状態となり、
他の集積回路の動作モードを示すハイ又はローの電圧値を有する第1の通知信号を前記複数のI/Oポートの1つに設定される固定電圧値として受信し、
動作モードを示すハイ又はローの電圧値を有する第2の通知信号を前記複数のI/Oポートの1つに固定電圧値として設定し、
前記制御回路は、前記第1の通知信号に基づいて、前記複数のI/Oポートと前記他の集積回路との間で定常電流が継続的に流れることなく、且つ、前記複数のI/Oポートに貫通電流が流れることのないよう、前記複数のI/Oポートの信号入出力モードを設定し、
前記制御回路は、前記アクティブモードから前記スリープモードに移行する際に前記スリープモードを示す電圧値に前記第2の通知信号を設定する
ことを特徴とする集積回路。 - 前記制御回路は、前記他の集積回路のスリープモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をスリープモードを示す電圧に設定し、前記他の集積回路のアクティブモードを示す前記第1の通知信号を受信している状態において、前記第2の通知信号をアクティブモードを示す電圧に設定する請求項8記載の集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049404A JP6623858B2 (ja) | 2016-03-14 | 2016-03-14 | 集積回路システム及び集積回路 |
US15/436,751 US9854531B2 (en) | 2016-03-14 | 2017-02-17 | Integrated circuit system and integrated circuit |
CN201710107428.XA CN107193765B (zh) | 2016-03-14 | 2017-02-27 | 集成电路系统和集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049404A JP6623858B2 (ja) | 2016-03-14 | 2016-03-14 | 集積回路システム及び集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017167609A JP2017167609A (ja) | 2017-09-21 |
JP6623858B2 true JP6623858B2 (ja) | 2019-12-25 |
Family
ID=59787426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016049404A Active JP6623858B2 (ja) | 2016-03-14 | 2016-03-14 | 集積回路システム及び集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9854531B2 (ja) |
JP (1) | JP6623858B2 (ja) |
CN (1) | CN107193765B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109921784B (zh) * | 2019-03-05 | 2023-03-31 | 南京沁恒微电子股份有限公司 | 多功能可编程的io端口电路 |
CN110618958A (zh) * | 2019-09-19 | 2019-12-27 | 成都锐成芯微科技股份有限公司 | Gpio电路及芯片 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336350A (ja) | 1986-07-30 | 1988-02-17 | Toshiba Mach Co Ltd | Cmosインタフエ−スのラツチアツプ防止回路 |
JPH01251148A (ja) | 1988-03-31 | 1989-10-06 | Nec Corp | コンピュータ周辺装置用インターフェイス保護回路 |
JPH06195476A (ja) * | 1992-07-21 | 1994-07-15 | Advanced Micro Devicds Inc | マイクロコントローラを組入れる集積回路およびそれによる電力消費を減じるための方法 |
JPH0973345A (ja) | 1995-08-02 | 1997-03-18 | Hewlett Packard Co <Hp> | マルチモード出力回路 |
US7058827B2 (en) * | 2001-07-18 | 2006-06-06 | Intel Corporation | Power saving circuit has an input line coupled to an external host and a keeper to hold the line in a weakly held state |
JP3675394B2 (ja) * | 2001-11-30 | 2005-07-27 | ソニー株式会社 | 通信デバイス |
JP2004247026A (ja) * | 2003-01-24 | 2004-09-02 | Renesas Technology Corp | 半導体集積回路及びicカード |
US7080341B2 (en) * | 2003-09-09 | 2006-07-18 | Robert Eisenstadt | Apparatus and method for integrated circuit power management |
JP4427363B2 (ja) * | 2004-03-17 | 2010-03-03 | 株式会社リコー | 画像形成装置、画像形成システム、電源制御方法、電源制御プログラム及び記録媒体 |
US7330702B2 (en) * | 2005-01-31 | 2008-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for inter-chip wireless communication |
US7519328B2 (en) * | 2006-01-19 | 2009-04-14 | Murata Manufacturing Co., Ltd. | Wireless IC device and component for wireless IC device |
US7991921B2 (en) * | 2008-03-11 | 2011-08-02 | Freescale Semiconductor, Inc. | System and method for reducing power consumption of memory in an I/O controller |
US9189048B2 (en) * | 2008-09-10 | 2015-11-17 | Apple Inc. | Circuit having a low power mode |
US20110150137A1 (en) * | 2009-12-17 | 2011-06-23 | Industrial Technology Research Institute | Architecture of multi-power mode serial interface |
JP5609810B2 (ja) * | 2011-07-29 | 2014-10-22 | ブラザー工業株式会社 | 電子機器、画像形成装置 |
JP6099329B2 (ja) * | 2012-08-02 | 2017-03-22 | シャープ株式会社 | 端末、基地局、通信方法および集積回路 |
KR101927096B1 (ko) * | 2012-10-19 | 2018-12-10 | 삼성전자주식회사 | 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법 |
CN103543682B (zh) * | 2013-11-06 | 2016-06-08 | 邦彦技术股份有限公司 | 普通io口识别输入状态的方法及装置 |
-
2016
- 2016-03-14 JP JP2016049404A patent/JP6623858B2/ja active Active
-
2017
- 2017-02-17 US US15/436,751 patent/US9854531B2/en active Active
- 2017-02-27 CN CN201710107428.XA patent/CN107193765B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107193765B (zh) | 2020-04-07 |
CN107193765A (zh) | 2017-09-22 |
US20170265143A1 (en) | 2017-09-14 |
JP2017167609A (ja) | 2017-09-21 |
US9854531B2 (en) | 2017-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215415B2 (ja) | レベルシフティング回路および方法 | |
US20060280005A1 (en) | Memory voltage generating circuit | |
US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
JP6623858B2 (ja) | 集積回路システム及び集積回路 | |
JP2008537353A (ja) | 集積回路、電子デバイス及び集積回路制御方法 | |
US20120235715A1 (en) | Reset circuit and method of portable terminal | |
JP6926982B2 (ja) | 電源制御回路および環境発電装置 | |
JP2007309782A (ja) | 半導体装置 | |
US10090674B2 (en) | Maximum supply voltage selection | |
CN109660246B (zh) | 包括功率门控电路的半导体装置 | |
US7944769B1 (en) | System for power-on detection | |
JP5278167B2 (ja) | 半導体集積回路装置及び電源システム | |
TW202222020A (zh) | 負壓產生電路以及晶片 | |
US10157679B2 (en) | Semiconductor device and semiconductor integrated circuit | |
JP2012039240A (ja) | 半導体装置及びその制御方法 | |
CN214122808U (zh) | 负压产生电路以及芯片 | |
US7917776B2 (en) | System-on-chip including deepstop mode to reduce total leakage current and method thereof | |
TW201214443A (en) | High voltage switch suitable for use in flash memory | |
CN114144742A (zh) | 跨域功率控制电路 | |
KR20180016148A (ko) | 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법 | |
US8526229B2 (en) | Semiconductor memory device | |
JP2008017101A (ja) | パワーオンリセット回路 | |
JP2017085256A (ja) | 電子回路、電子回路の制御方法及びデバイス | |
CN111984103B (zh) | 供电控制电路及应用所述供电控制电路的电子装置 | |
TWI539270B (zh) | 可擴充電子裝置及其擴充底座 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6623858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |