JP6611385B1 - 直流電源回路 - Google Patents

直流電源回路 Download PDF

Info

Publication number
JP6611385B1
JP6611385B1 JP2018142588A JP2018142588A JP6611385B1 JP 6611385 B1 JP6611385 B1 JP 6611385B1 JP 2018142588 A JP2018142588 A JP 2018142588A JP 2018142588 A JP2018142588 A JP 2018142588A JP 6611385 B1 JP6611385 B1 JP 6611385B1
Authority
JP
Japan
Prior art keywords
voltage
circuit
transistor
output
rectifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018142588A
Other languages
English (en)
Other versions
JP2020022228A (ja
Inventor
智浩 平川
智浩 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2018142588A priority Critical patent/JP6611385B1/ja
Priority to US17/263,454 priority patent/US11329566B2/en
Priority to PCT/JP2019/023364 priority patent/WO2020026601A1/ja
Priority to DE112019003823.0T priority patent/DE112019003823T5/de
Priority to CN201980050113.3A priority patent/CN112534698B/zh
Priority to TW108122752A priority patent/TWI786308B/zh
Application granted granted Critical
Publication of JP6611385B1 publication Critical patent/JP6611385B1/ja
Publication of JP2020022228A publication Critical patent/JP2020022228A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

【課題】電源装置の大型化及び電力損失の増加を抑制しつつ、出力電圧の安定性を高める。【解決手段】直流電源回路１は、電圧調整回路２と、電圧調整回路２に接続された一次側巻線３ａを有するトランス３と、一次側巻線３ａに接続され、一次側巻線３ａを流れる電流のオン／オフを交互に繰り返すトランジスタ４と、トランス３の二次側巻線３ｂに接続され、二次側巻線３ｂから出力される電圧を直流電圧に変換する整流回路５と、トランジスタ４のオン／オフのデューティ比を目標電圧に応じて制御するＰＷＭ制御回路６とを備える。目標電圧が第１の電圧範囲に含まれる場合、ＰＷＭ制御回路６はデューティ比を一定とし、電圧調整回路２のトランジスタは線形領域で動作する。目標電圧が第１の電圧範囲よりも大きい第２の電圧範囲に含まれる場合、ＰＷＭ制御回路６はデューティ比を目標電圧に応じて変化させ、電圧調整回路２のトランジスタは飽和領域で動作する。【選択図】図１

Description

本発明は、直流電源回路に関する。
特許文献１には、高電圧電源制御回路に関する技術が記載されている。図１２は、この文献に記載された回路を示す図である。図１２に示されるように、この回路１００は、直流入力端子１０１と、スイッチング・レギュレータ１０２と、ＰＷＭ制御回路１０３と、インバータ回路１０４と、高圧トランス１０５と、整流・平滑回路１０６と、出力電圧検出回路１０７と、シリーズドロッパ１０８と、出力端子１０９と、ドロップ電圧検出回路１１０と、スイッチ回路１１１とを有する。ＰＷＭ制御回路１０３は、スイッチング・レギュレータ１０２の駆動パルスのデューティ幅を制御する。直流入力端子１０１から入力された直流電圧は、スイッチング・レギュレータ１０２により変動を抑圧されたのち、インバータ回路１０４によって高圧トランス１０５の一次側に伝送される。高圧トランス１０５の二次側では、整流・平滑回路１０６において整流及び平滑が行われ、再び直流電圧が生成される。この直流電圧は、出力電圧検出回路１０７によって制御されるシリーズドロッパ１０８によって更に安定化され、出力端子１０９より出力される。
特許文献２には、直流高圧電源装置に関する技術が記載されている。図１３は、この文献に記載された回路を示す図である。図１３に示されるように、この回路２００は、昇圧トランス２０１と、トランジスタ２０２と、ＰＷＭ制御回路２０３と、多倍圧整流回路２０４と、制限抵抗２０５と、出力電圧検出回路２０７と、出力電流検出回路２０８と、ソフトスタート回路２０９と、フリーホイールダイオード２１０と、サージ吸収回路２１１と、インダクタ２１２とを有する。多倍圧整流回路２０４は、ダイオード２０４ａ、２０４ｂ及びコンデンサ２０４ｃ、２０４ｄからなり、制限抵抗２０５を介して出力端子２２１に接続されている。昇圧トランス２０１の一次側巻線には直流電圧が印加される。昇圧トランス２０１の一次側巻線には、当該一次側巻線に印加される直流電圧をオンオフするため、トランジスタ２０２が接続されている。トランジスタ２０２のベースには、トランジスタ２０２をオンオフ動作させるためのＰＷＭ制御回路２０３が接続されている。
昇圧トランス２０１の一次側巻線に印加される電圧をトランジスタ２０２によってオン／オフすることにより、昇圧トランス２０１の二次側巻線に高電圧が発生する。この高電圧は、コンデンサインプット型の多倍圧整流回路２０４によって整流され、制限抵抗２０５を介して出力端子２２１から出力される。出力端子２２１には、出力電圧検出回路２０７が接続されている。多倍圧整流回路２０４には、出力電流検出回路２０８が接続されている。ＰＷＭ制御回路２０３は、出力電圧検出回路２０７により検出された電圧値及び出力電流検出回路２０８により検出された電流値に基づいて、トランジスタ２０２のオン／オフのタイミングを制御する。これにより、定電圧制御及び定電流制御が行われる。なお、ソフトスタート回路２０９は、電源起動時にトランジスタ２０２のオン時間を徐々に長くすることにより、トランジスタ２０２のピーク電流を抑えながら定常動作に移行するために設けられる。
特開平５−６４４３９号公報 特開平６−２２５５０号公報
スイッチング電源装置では、入力された直流をＦＥＴなどのスイッチ素子を用いてオン／オフすることにより、トランスの一次側巻線への供給エネルギーを制御する。直流電力を得る為、トランスの二次側巻線には整流回路が接続される。高電圧を得る為には、トランスの二次側の巻き数を一次側の巻き数よりも多くする、整流回路としてコッククロフト・ウォルトン回路などの倍電圧整流回路を用いる等の方法がある。出力電圧は、フィードバック制御により所望の大きさに保たれる。通常は、出力電圧と目標電圧との差がスイッチ素子のオン時間とオフ時間との比にフィードバックされる。
このようなスイッチング電源装置において、出力電圧を可変とする場合がある。特に、電力供給対象が高圧電源を必要とする場合（光電子増倍管、半導体光センサなど）に、出力電圧を可変とすることが望まれる。そのような場合、可変範囲内のいかなる出力電圧においても安定した電圧値が得られることが理想であるが、実際には、スイッチングに起因するリップルノイズ等の交流成分が重畳する。特に、出力電圧値が極めて低くなると、スイッチングの周期が一定でなくなり（間欠発振）、交流成分が顕著に現れる。これにより、出力電圧の安定性が低下する。出力電圧の安定性の低下は、電力供給対象の出力信号の変動につながり、測定精度の低下を引き起こす。
このような交流成分を出力電圧から除去するために、ローパスフィルタを設けることもできる。しかし、間欠発振の周期はスイッチング周期の数倍であるため、そのような周期の交流成分を除去可能なローパスフィルタの部品サイズが大きくなり、結果的に電源装置全体が過剰に大きくなってしまう。また、特許文献２に記載された回路（図１３を参照）では交流成分を除去するためにインダクタ２１２を設けているが、電流が微小である場合にはインダクタ２１２のインダクタンスを大きくしなければならず、インダクタ２１２のサイズが大型化し、ひいては電源装置全体が過剰に大きくなってしまう。
また、スイッチング・レギュレータの前段にシリーズ・レギュレータを設け、スイッチングのデューティ比を一定としつつシリーズ・レギュレータによって出力電圧の大きさを制御する方式も考えられる。しかし、シリーズ・レギュレータはスイッチング・レギュレータと比較してより大きな電力損失を伴う。全ての出力電圧範囲にわたって出力電圧の大きさをシリーズ・レギュレータにより制御すると、電力損失が顕著に大きくなるため好ましくない。
本発明は、このような問題点に鑑みてなされたものであり、電源装置の大型化及び電力損失の増加を抑制しつつ、出力電圧の安定性を高めることができる直流電源回路を提供することを目的とする。
上述した課題を解決するために、本発明による直流電源回路は、電力配線に対して直列に挿入されたトランジスタ、及び、目標電圧に対応する制御信号を入力し、トランジスタの制御端子への電圧を制御信号に応じて制御するアンプを有する電圧調整回路と、電圧調整回路の出力に接続された一次側巻線を有するトランスと、一次側巻線に接続され、一次側巻線を流れる電流のオン／オフを交互に繰り返すスイッチ素子と、トランスの二次側巻線に接続され、二次側巻線から出力される電圧を直流電圧に変換する整流回路と、スイッチ素子のオン／オフのデューティ比を目標電圧に応じて制御する制御回路と、を備える。目標電圧が第１の電圧範囲に含まれる場合、制御回路はデューティ比を一定とし、トランジスタは線形領域で動作する。目標電圧が第１の電圧範囲よりも大きい第２の電圧範囲に含まれる場合、制御回路はデューティ比を目標電圧に応じて変化させ、トランジスタは飽和領域で動作する。
この直流電源回路において、或る電圧値を有する電力が電力配線に入力されると、その電圧値を上限として、トランジスタにより出力電圧値が制御される。比較的低い第１の電圧範囲に目標電圧が含まれる場合には、トランジスタが線形領域で動作し、トランジスタの制御端子に入力される電圧に応じて出力電圧値が変更される。また、比較的高い第２の電圧範囲に目標電圧が含まれる場合には、トランジスタの制御端子に入力される電圧によらず、出力電圧値は入力電圧値とほぼ等しくなる。こうして制御されたトランジスタからの出力電圧は、トランスの一次側巻線に入力される。このとき、スイッチ素子は、一次側巻線を流れる電流のオン／オフを交互に繰り返す。このオン／オフのデューティ比は、目標電圧に応じて制御回路によって制御される。すなわち、目標電圧が第１の電圧範囲に含まれる場合には、制御回路はデューティ比を一定とする。また、目標電圧が第２の電圧範囲に含まれる場合には、制御回路はデューティ比を目標電圧に応じて変化させる。トランスの二次側巻線において生じた電圧は、整流回路によって直流電圧に変換されたのち、直流電源回路の外部へ出力される。
上述したように、比較的低い第１の電圧範囲に目標電圧が含まれる場合には、制御回路はデューティ比を一定とし、トランジスタは線形領域で動作する。すなわち、第１の電圧範囲では、トランジスタにより実現されるシリーズ・レギュレータが出力電圧の大きさを制御し、スイッチ素子及びトランスにより実現されるスイッチング・レギュレータは出力電圧の大きさを制御しない。これにより、スイッチ素子の間欠発振を回避し、スイッチングに起因するリップルノイズ等の交流成分を低減することができる。故に、間欠発振に対応するローパスフィルタ等を設けることによる電源装置の大型化を抑制できる。また、比較的高い第２の電圧範囲に目標電圧が含まれる場合には、制御回路はデューティ比を目標電圧に応じて変化させ、トランジスタは飽和領域で動作する。すなわち、第２の電圧範囲では、トランジスタにより実現されるシリーズ・レギュレータは出力電圧の大きさを制御せず、スイッチ素子及びトランスにより実現されるスイッチング・レギュレータが出力電圧の大きさを制御する。これにより、シリーズ・レギュレータにおける電力損失を低減することができる。以上のことから、上記の直流電源回路によれば、電源装置の大型化及び電力損失の増加を抑制しつつ、出力電圧の安定性を高めることができる。
上記の直流電源回路において、目標電圧が第１の電圧範囲よりも大きく第２の電圧範囲よりも小さい第３の電圧範囲に含まれる場合、制御回路はデューティ比を目標電圧に応じて変化させ、トランジスタは線形領域で動作してもよい。このように、第１の電圧範囲と第２の電圧範囲との間に、シリーズ・レギュレータ及びスイッチング・レギュレータの双方が出力電圧の大きさを制御する電圧範囲を設けることによって、シリーズ・レギュレータとスイッチング・レギュレータとの間の制御の切り替えを円滑にすることができる。
上記の直流電源回路において、整流回路はコンデンサインプット型であってもよい。これにより、二次側巻線から出力される電圧を、簡易な回路構成を用いて直流電圧に変換することができる。
上記の直流電源回路において、整流回路は、複数のダイオードと複数のコンデンサとが組み合わされて成る倍電圧整流回路であってもよい。これにより、簡易な回路構成を用いて高電圧を容易に得ることができる。
本発明による直流電源回路によれば、電源装置の大型化及び電力損失の増加を抑制しつつ、出力電圧の安定性を高めることができる。
本発明の一実施形態に係る直流電源回路１の構成を示す回路図である。 電圧調整回路２の具体例を示す回路図である。 倍電圧整流回路の例として、コッククロフト・ウォルトン回路５Ａの構成を示す回路図である。 目標電圧と電圧調整回路２の出力電圧Ｖｏｕｔ１との関係を示すグラフである。 目標電圧とトランジスタ４のオン／オフのデューティ比との関係を示すグラフである。 第１変形例に係る、トランジスタ４のデューティ比及び電圧調整回路２の出力電圧Ｖｏｕｔ１と目標電圧との関係を示すグラフである。 第２変形例に係る整流回路５Ｂの構成を示す回路図である。 第３変形例に係る整流回路５Ｃの構成を示す回路図である。 第４変形例に係る整流回路５Ｄの構成を示す回路図である。 第５変形例に係る整流回路５Ｅの構成を示す回路図である。 第６変形例に係る整流回路５Ｆの構成を示す回路図である。 特許文献１に記載された回路を示す図である。 特許文献２に記載された回路を示す図である。
以下、添付図面を参照しながら本発明による直流電源回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る直流電源回路１の構成を示す回路図である。図１に示されるように、この直流電源回路１は、電圧調整回路２と、トランス３と、トランジスタ４と、整流回路５と、パルス幅変調（ＰＷＭ）制御回路６と、フィルタ回路７と、エラーアンプ８とを備える。電圧調整回路２は、シリーズ・レギュレータである。トランス３、トランジスタ４、整流回路５、及びＰＷＭ制御回路６は、スイッチング・レギュレータを構成する。電圧調整回路２は、トランス３の前段（一次側）に設けられている。言い換えると、スイッチング・レギュレータは、シリーズ・レギュレータの後段に設けられている。
電圧調整回路２は、入力端２ａと、出力端２ｂと、制御入力端２ｃとを有する。入力端２ａは、直流電源回路１の電力入力端１ａと電気的に接続されている。直流電源回路１の外部から供給された入力電圧Ｖｉｎは、電力入力端１ａを介して入力端２ａに入力される。電圧調整回路２は、入力電圧Ｖｉｎの電圧値を上限とする範囲内で出力電圧Ｖｏｕｔ１を生成し、出力電圧Ｖｏｕｔ１を出力端２ｂから出力する。出力電圧Ｖｏｕｔ１の大きさは、制御入力端２ｃに入力される制御信号Ｓｃ１によって制御される。制御信号Ｓｃ１は、目標電圧に対応する制御信号であって、エラーアンプ８により生成される。
図２は、電圧調整回路２の具体例を示す回路図である。電圧調整回路２は、トランジスタ２１と、アンプ２２と、抵抗２３，２４とを有する。トランジスタ２１は、入力端２ａと出力端２ｂとを結ぶ電力配線２０に対して直列に挿入されている。すなわち、トランジスタ２１の一方の電流端子は入力端２ａに接続されており、他方の電流端子は出力端２ｂに接続されている。トランジスタ２１は、例えば電界効果トランジスタ（ＦＥＴ）であって、一例ではｐチャネルＭＯＳＦＥＴである。トランジスタ２１がｐチャネルＭＯＳＦＥＴである場合、トランジスタ２１のソース端子が入力端２ａに接続され、ドレイン端子が出力端２ｂに接続される。なお、この例は、入力端２ａとトランジスタ２１との間、及び／またはトランジスタ２１と出力端２ｂとの間に抵抗、ダイオード等の他の電気素子が挿入されることを妨げるものではない。また、トランジスタ２１としては、ｐチャネルＭＯＳＦＥＴに代えて、ＰＮＰトランジスタが用いられてもよい。
アンプ（増幅器）２２は、トランジスタ２１の制御端子（ゲート端子）への電圧を制御する。アンプ２２は、入力端２２ａ，２２ｂと、出力端２２ｃとを有する。入力端２２ａ，２２ｂの一方は反転入力端であり、他方は非反転入力端である。入力端２２ａは制御入力端２ｃに接続されており、制御信号Ｓｃ１を受ける。入力端２２ｂは、互いに直列に接続された抵抗２３，２４の間のノードＮ１に接続されている。抵抗２３，２４を含む直列回路は、出力端２ｂと基準電位線（ＧＮＤ配線、接地配線ともいう）９との間に接続されている。従って、入力端２２ｂには、抵抗２３，２４の比に応じて出力電圧Ｖｏｕｔ１を分圧した電圧Ｖ１が入力される。アンプ２２は、制御信号Ｓｃ１と電圧Ｖ１との差に応じた制御電圧Ｖｃ１を生成し、出力端２２ｃから出力する。出力端２２ｃはトランジスタ２１の制御端子と接続されており、制御電圧Ｖｃ１はトランジスタ２１の制御端子に印加される。このような構成によれば、ノードＮ１の電圧が制御信号Ｓｃ１に近づくように制御電圧Ｖｃ１にフィードバックが掛かり、その結果、出力電圧Ｖｏｕｔ１が制御信号Ｓｃ１に応じた所望の大きさに制御される。なお、本実施形態では抵抗２３，２４によって分圧した電圧Ｖ１をアンプ２２に入力しているが、出力電圧Ｖｏｕｔ１に相当する（或いは比例する）電圧をアンプ２２に入力できる構成であれば、本実施形態に限られない。
再び図１を参照する。トランス３は、一次側巻線３ａ及び二次側巻線３ｂを有する。一次側巻線３ａの一端は、電圧調整回路２の出力端２ｂに接続されている。出力端２ｂと一次側巻線３ａとの間のノードＮ２と基準電位線９との間には、コンデンサ１１が接続されている。コンデンサ１１は、電圧調整回路２の出力インピーダンスを下げるために設けられるバイパスコンデンサである。トランス３には、トランジスタ４のオン／オフによりパルス状の電流が流れるが、このパルス電流はトランジスタ４のスイッチング周波数とその高調波とを含んでいる。ノードＮ２にコンデンサ１１が接続されることによって、パルス電流がコンデンサ１１から供給され、電圧調整回路２が安定に動作することができる。また、一次側巻線３ａの他端は、トランジスタ４を介して基準電位線９に接続されている。すなわち、一次側巻線３ａの他端はトランジスタ４の一方の電流端子に接続されており、トランジスタ４の他方の電流端子は基準電位線９に接続されている。トランジスタ４は、本実施形態におけるスイッチ素子の例である。トランジスタ４は、例えば電界効果トランジスタ（ＦＥＴ）であって、一例ではｎチャネルＭＯＳＦＥＴである。トランジスタ４がｎチャネルＭＯＳＦＥＴである場合、トランジスタ４のドレイン端子が一次側巻線３ａに接続され、ソース端子が基準電位線９に接続される。なお、この例は、一次側巻線３ａとトランジスタ４との間、及び／またはトランジスタ４と基準電位線９との間に抵抗、ダイオード等の他の電気素子が挿入されることを妨げるものではない。また、トランジスタ４としては、ｎチャネルＭＯＳＦＥＴに代えて、ＮＰＮトランジスタが用いられてもよい。
トランジスタ４は、一次側巻線３ａを流れる電流のオン／オフを交互に繰り返す。トランジスタ４の制御端子（ゲート端子）はＰＷＭ制御回路６に接続されており、ＰＷＭ制御回路６から提供されるＰＷＭ信号Ｓｃ２によってトランジスタ４のオン／オフが制御される。トランジスタ４のオン状態になると、電圧調整回路２により生成された電力がトランス３の一次側巻線３ａに供給される。トランジスタ４のオフ状態になると、電圧調整回路２により生成された電力の一次側巻線３ａへの供給が遮断される。
ＰＷＭ制御回路６は、例えば複数の論理回路が集積されたＩＣによって構成される。ＰＷＭ制御回路６は、所定の周波数を有するクロック信号を外部より受け、そのクロック信号の周波数に応じた周波数を有するＰＷＭ信号Ｓｃ２を生成する。ＰＷＭ信号Ｓｃ２のデューティ比は、エラーアンプ８から出力される制御信号Ｓｃ１に基づいて設定される。従って、ＰＷＭ制御回路６及びエラーアンプ８は、トランジスタ４のオン／オフのデューティ比を目標電圧に応じて制御する制御回路１２を構成する。なお、本実施形態において、デューティ比とは、ＯＮパルスの半値全幅Ｗ１とパルス周期Ｗ２との比（Ｗ１／Ｗ２）をいう。デューティ比が大きくなると、一次側巻線３ａに供給される電力量が増大し、二次側巻線３ｂから出力される電圧が大きくなる。逆に、デューティ比が小さくなると、一次側巻線３ａに供給される電力量が減少し、二次側巻線３ｂから出力される電圧が小さくなる。ＰＷＭ制御回路６により制御されるデューティ比は、常に０よりも大きい。
二次側巻線３ｂから出力される電圧は、ＰＷＭ制御のパルス周期Ｗ２に応じた周期の交流成分を主に含む。整流回路５は、この交流成分を平滑化するために設けられる。すなわち、整流回路５は、トランス３の二次側巻線３ｂに接続され、二次側巻線３ｂから出力される電圧を直流電圧に変換する。一例では、整流回路５はコンデンサインプット型の構成を有する。コンデンサインプット型の整流回路の一つとして、複数のダイオードと複数のコンデンサとが組み合わされて成る倍電圧整流回路がある。
図３は、倍電圧整流回路の例として、コッククロフト・ウォルトン（ＣＷ）回路５Ａの構成を示す回路図である。ＣＷ回路５Ａは、直列に接続された複数のコンデンサを含む２つのコンデンサ列と、該２つのコンデンサ列を相互に接続する複数のダイオードとを有する。具体的には、ＣＷ回路５Ａは、Ｎ１個（Ｎ１は２以上の整数。図にはＮ１＝６の場合を例示）のコンデンサＣｄ（１）〜Ｃｄ（Ｎ１）と、Ｎ１個のダイオードＤｄ（１）〜Ｄｄ（Ｎ１）とを有する。奇数段のコンデンサＣｄ（２ｍ−１）（ｍは整数）は互いに直列に接続されており、その一端は二次側巻線３ｂの一端に接続されている。また、偶数段のコンデンサＣｄ（２ｍ）は互いに直列に接続されており、その一端は二次側巻線３ｂの他端に接続されている。なお、二次側巻線３ｂの他端は基準電位線９に接続されてもよい。そして、ダイオードＤｄ（ｎ）（ｎは１以上の整数）のアノードはコンデンサＣｄ（ｎ）の高電圧側の電極に接続され、ダイオードＤｄ（ｎ）のカソードはコンデンサＣｄ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｄ（Ｎ１）のカソードは、コンデンサＣｄ（Ｎ１−１）の高電圧側の電極に接続されている。なお、この例では負の高電圧を出力するためのＣＷ回路５Ａを例示しているが、正の高電圧を出力するためのＣＷ回路である場合には、ダイオードＤｄ（１）〜Ｄｄ（Ｎ１）の向きは逆になる。
再び図１を参照する。フィルタ回路７は、整流回路５の後段に設けられたローパスフィルタである。フィルタ回路７は、トランジスタ４のスイッチングに起因して整流回路５の出力電圧に重畳される周期的なリップルノイズを低減する。リップルノイズの周期はトランジスタ４のオン／オフ周期に依存するので、フィルタ回路７は、トランジスタ４のオン／オフ周期（すなわち上述したパルス周期Ｗ２）に対応する周波数を除去するためのフィルタ特性を有する。フィルタ回路７の出力端は、直流電源回路１の電力出力端１ｂに接続されている。フィルタリング後の電圧は、出力電圧Ｖｏｕｔ２として電力出力端１ｂから直流電源回路１の外部へ出力される。なお、フィルタ回路７は、抵抗及びコンデンサの組み合わせにより構成され得る。或いは、フィルタ回路７は、インダクタ及びコンデンサの組み合わせ、または、抵抗、インダクタ及びコンデンサの組み合わせにより構成され得る。なお、フィルタ回路７は、不要であれば省略することが可能である。
エラーアンプ８は、上述したように制御回路１２の一部を構成しており、目標電圧と出力電圧Ｖｏｕｔ２との差分に応じた制御信号Ｓｃ１を生成する。具体的には、直流電源回路１は抵抗１３，１４を更に有する。抵抗１３，１４は、電力配線と基準電位線９との間において互いに直列に接続されている。すなわち、抵抗１３，１４からなる直列回路の一端は、電力出力端１ｂとフィルタ回路７との間のノードＮ３に接続されている。該直列回路の他端は、基準電位線９に接続されている。エラーアンプ８は、入力端８ａ，８ｂと、出力端８ｃとを有する。入力端８ａ，８ｂの一方は反転入力端であり、他方は非反転入力端である。入力端８ａは、抵抗１３，１４の間のノードＮ４に接続されている。従って、入力端８ａには、抵抗１３，１４の比に応じて出力電圧Ｖｏｕｔ２を分圧した電圧Ｖ２が入力される。入力端８ｂは、目標電圧に対応する電圧Ｖｔを受ける。電圧Ｖｔは、出力電圧Ｖｏｕｔ２の目標電圧を抵抗１３，１４の比に応じて分圧した大きさを有する。エラーアンプ８は、電圧Ｖｔと電圧Ｖ２との差に応じた制御信号Ｓｃ１を生成し、出力端８ｃから出力する。
このような構成によれば、出力電圧Ｖｏｕｔ２と目標電圧との差が、制御信号Ｓｃ１を通じて電圧調整回路２の減衰率およびトランジスタ４のオン／オフのデューティ比にフィードバックされるので、出力電圧Ｖｏｕｔ２を目標電圧に近づけることができる。なお、本実施形態では抵抗１３，１４によって分圧した電圧Ｖ２をエラーアンプ８に入力しているが、出力電圧Ｖｏｕｔ２に相当する（或いは比例する）電圧をエラーアンプ８に入力できる構成であれば、本実施形態に限られない。
ここで、電圧調整回路２及びトランジスタ４の動作について更に詳細に説明する。図４は、目標電圧と電圧調整回路２の出力電圧Ｖｏｕｔ１との関係を示すグラフである。図４において、横軸は目標電圧の電圧値を表し、縦軸は出力電圧Ｖｏｕｔ１の電圧値を表す。本実施形態では、目標電圧が第１の電圧範囲ＶＡに含まれる場合には、電圧調整回路２のトランジスタ２１が線形領域で動作するように制御電圧Ｖｃ１の大きさが設定される。従って、第１の電圧範囲ＶＡにおいては、目標電圧が増大すると、目標電圧に比例して出力電圧Ｖｏｕｔ１が増大する。なお、目標電圧が０（Ｖ）であれば出力電圧Ｖｏｕｔ１も０（Ｖ）とされる。出力電圧Ｖｏｕｔ１の最大値は、入力電圧Ｖｉｎとほぼ等しい。また、目標電圧が第１の電圧範囲ＶＡよりも大きい第２の電圧範囲ＶＢに含まれる場合には、電圧調整回路２のトランジスタ２１が飽和領域で動作するように制御電圧Ｖｃ１の大きさが設定される。従って、第２の電圧範囲ＶＢにおいては、目標電圧が変動しても、出力電圧Ｖｏｕｔ１は一定（入力電圧Ｖｉｎ）となる。なお、第２の電圧範囲ＶＢが第１の電圧範囲ＶＡよりも大きいとは、第２の電圧範囲ＶＢの最小電圧が、第１の電圧範囲ＶＡの最大電圧と等しいかそれよりも大きいことをいう。
図５は、目標電圧とトランジスタ４のオン／オフのデューティ比との関係を示すグラフである。図４において、横軸は目標電圧の電圧値を表し、縦軸はデューティ比を表す。本実施形態では、目標電圧が第１の電圧範囲ＶＡに含まれる場合には、ＰＷＭ制御回路６がＰＷＭ信号Ｓｃ２のデューティ比を一定とする。このときのデューティ比Ｄｍｉｎは、デューティ比の変化範囲内で最も低い値であるが、必ず０よりも大きい。言い換えると、ＰＷＭ周期毎に必ずパルスが存在し、間欠発振は行わない。また、目標電圧が第２の電圧範囲ＶＢに含まれる場合には、ＰＷＭ制御回路６がＰＷＭ信号Ｓｃ２のデューティ比を目標電圧に応じて変化させる。一例では、第２の電圧範囲ＶＢにおいて目標電圧が増大すると、目標電圧に比例してデューティ比が増大する。なお、第２の電圧範囲ＶＢにおける目標電圧とデューティ比との関係としては、比例関係に限らず、単調増加の様々な関係を適用できる。なお、デューティ比の最大値Ｄｍａｘは１よりも小さい。従って、ＰＷＭ周期毎に必ずトランジスタ４のオフ期間が存在する。
本実施形態の直流電源回路１の動作は、次の通りである。或る電圧値を有する電力が電力配線２０に入力されると、その電圧値を上限として、トランジスタ２１により出力電圧Ｖｏｕｔ１の大きさが制御される。比較的低い第１の電圧範囲ＶＡに目標電圧が含まれる場合には、トランジスタ２１が線形領域で動作し、トランジスタ２１の制御端子に入力される制御電圧Ｖｃ１に応じて出力電圧Ｖｏｕｔ１の大きさが変更される。また、比較的高い第２の電圧範囲ＶＢに目標電圧が含まれる場合には、トランジスタ２１の制御端子に入力される制御電圧Ｖｃ１によらず、出力電圧Ｖｏｕｔ１の大きさは入力電圧Ｖｉｎとほぼ等しくなる。こうして制御されたトランジスタ２１からの出力電圧Ｖｏｕｔ１は、トランス３の一次側巻線３ａに入力される。このとき、トランジスタ４は、一次側巻線３ａを流れる電流のオン／オフを交互に繰り返す。目標電圧が第１の電圧範囲ＶＡに含まれる場合には、ＰＷＭ制御回路６はデューティ比を一定とする。また、目標電圧が第２の電圧範囲ＶＢに含まれる場合には、ＰＷＭ制御回路６はデューティ比を目標電圧に応じて変化させる。トランス３の二次側巻線において生じた電圧は、整流回路５によって直流電圧に変換され、フィルタ回路７によってリップルノイズを除去されたのち、電力出力端１ｂから直流電源回路１の外部へ出力される。
以上に説明した本実施形態の直流電源回路１によって得られる効果について、従来の課題と共に説明する。一般に、５Ｖ或いは１２Ｖといった低電圧を得るための電源回路においては、出力電圧は所望の大きさに固定される。一方、例えば１０００Ｖといった高電圧を出力可能な電源回路においては、その出力電圧を出力可能な範囲内（例えば０Ｖ〜１０００Ｖ）の電圧に自在に変更できるように設計される。このような高電圧は例えば光電子増倍管（ＰＭＴ）、半導体光センサといった計測器に用いられる。
高電圧の電源回路では、可変範囲内のいかなる出力電圧においても安定した電圧値が得られることが理想であるが、実際はそうではない。特に出力電圧が低く設定されるほど、特性が劣化する。高圧電源の出力には、直流に加えてスイッチングに起因する交流電圧（リップルノイズ）が重畳するが、出力電圧が低く、負荷に供給する電流が少ないほど交流成分が大きくなる。負荷がＰＭＴや半導体光センサなどの計測器である場合、交流成分が計測信号に混入するなどして測定誤差の原因となる。
出力電圧が低く、負荷に供給する電流が少ない条件下で交流成分が大きくなる原因は、次の通りである。すなわち、トランスとコンデンサインプット型の整流回路とを組み合わせた直流電源では、トランスがフォワードモード及びフライバックモードの両方で動作する。フォワードモードとは、スイッチ素子がオンしている間にトランスの二次巻線にエネルギーを伝えるモードである。このモードでは、巻数比に応じた電圧がトランスの二次側巻線に発生する。また、フライバックモードとは、スイッチ素子がオンしている間にエネルギーを蓄積し、スイッチ素子がオフしている間に二次巻線からエネルギーを放出するモードである。高電圧を出力する際にはフライバックモードが支配的となるが、低電圧を出力する際にはフォワードモードが支配的となる。そして、フォワードモードでは、入力電圧にトランスの巻数比及び整流回路の昇圧倍数を乗じた電圧以下には出力電圧を下げることができない。従って、それよりも出力電圧を下げる必要が乗じた場合、周期的なスイッチングを間欠的なスイッチングに変更することとなる。このような間欠動作（間欠発振）になると出力電圧は大きく変動し、出力電圧に重畳される交流成分が大きくなる。
このような交流成分を出力電圧から除去するために、ローパスフィルタを設けることもできる。しかし、間欠発振の周期はスイッチング周期の数倍であるため、そのような長い周期の交流成分を除去可能なローパスフィルタを設けることが必要となる。そして、長い周期（低周波数）の交流成分を除去するためには、高いインピーダンスを有する抵抗やインダクタ、及び低いインピーダンスを有するコンデンサが必要になる。このため、ローパスフィルタの部品サイズが大きくなり、結果的に電源装置全体が過剰に大きくなってしまう。また、特許文献２に記載された回路（図１３を参照）では交流成分を除去するためにインダクタ２１２を設けているが、電流が微小である場合にはインダクタ２１２のインダクタンスを大きくしなければならず、インダクタ２１２のサイズが大型化し、ひいては電源装置全体が過剰に大きくなってしまう。
また、スイッチング・レギュレータの前段にシリーズ・レギュレータを設け、スイッチングのデューティ比を一定としつつシリーズ・レギュレータによって出力電圧の大きさを制御する方式も考えられる。しかし、シリーズ・レギュレータはスイッチング・レギュレータと比較してより大きな電力損失を伴う。全ての出力電圧範囲にわたって出力電圧の大きさをシリーズ・レギュレータにより制御すると、電力損失が顕著に大きくなるため好ましくない。なお、シリーズ・レギュレータにおける電力損失は、出力電流の二乗とトランジスタのオン抵抗との積によって求められる。
上記の課題に対し、本実施形態の直流電源回路１では、比較的低い第１の電圧範囲ＶＡに目標電圧が含まれる場合には、ＰＷＭ制御回路６はデューティ比を一定とし、トランジスタ２１は線形領域で動作する。すなわち、第１の電圧範囲ＶＡでは、トランジスタ２１により実現されるシリーズ・レギュレータが出力電圧Ｖｏｕｔ２の大きさを制御し、トランジスタ４及びトランス３により実現されるスイッチング・レギュレータは出力電圧Ｖｏｕｔ２の大きさを制御しない。これにより、ＰＷＭ信号Ｓｃ２のデューティ比の下限を設けることができるので、一定の周期で必ずトランジスタ４をオン／オフさせることが可能になる。故に、トランジスタ４の間欠発振を回避し、スイッチングに起因するリップルノイズ等の交流成分を、小型のフィルタ回路７により低減することができる。従って、間欠発振に対応するローパスフィルタ等を設けることによる電源装置の大型化を抑制できる。また、比較的高い第２の電圧範囲ＶＢに目標電圧が含まれる場合には、ＰＷＭ制御回路６はデューティ比を目標電圧に応じて変化させ、トランジスタ２１は飽和領域で動作する。すなわち、第２の電圧範囲ＶＢでは、トランジスタ２１により実現されるシリーズ・レギュレータは出力電圧Ｖｏｕｔ２の大きさを制御せず、トランジスタ４及びトランス３により実現されるスイッチング・レギュレータが出力電圧Ｖｏｕｔ２の大きさを制御する。これにより、大きな電力を必要とする第２の電圧範囲ＶＢにおいてシリーズ・レギュレータの効率を最大にできるので、シリーズ・レギュレータにおける電力損失を低減することができる。また、回路からの発熱を少なくすることができる。以上のことから、本実施形態の直流電源回路１によれば、電源装置の大型化及び電力損失の増加を抑制しつつ、出力電圧Ｖｏｕｔ２の安定性を高めることができる。
また、本実施形態のように、整流回路５はコンデンサインプット型であってもよい。これにより、二次側巻線３ｂから出力される電圧を、簡易な回路構成を用いて直流電圧に変換することができる。その場合、整流回路５は、複数のダイオードＤｄ（１）〜Ｄｄ（Ｎ１）と複数のコンデンサＣｄ（１）〜Ｃｄ（Ｎ１）とが組み合わされて成る倍電圧整流回路（例えばＣＷ回路）であってもよい。これにより、簡易な回路構成を用いて高電圧を容易に得ることができる。
（第１変形例）
図６は、上記実施形態の第１変形例に係る、トランジスタ４のデューティ比及び電圧調整回路２の出力電圧Ｖｏｕｔ１と目標電圧との関係を示すグラフである。図６において、横軸は目標電圧を表し、左の縦軸は出力電圧Ｖｏｕｔ１を表し、右の縦軸はデューティ比を表す。上記実施形態では目標電圧の大きさに応じて第１の電圧範囲ＶＡ及び第２の電圧範囲ＶＢを定義したが、本変形例では、第１の電圧範囲ＶＡと第２の電圧範囲ＶＢとの間に存在する第３の電圧範囲ＶＣを更に定義する。第３の電圧範囲ＶＣは、第１の電圧範囲ＶＡよりも大きく第２の電圧範囲ＶＢよりも小さい。すなわち、第３の電圧範囲ＶＣの最小電圧は第１の電圧範囲ＶＡの最大電圧と等しいかそれよりも大きく、第３の電圧範囲ＶＣの最大電圧は第２の電圧範囲ＶＢの最小電圧と等しいかそれよりも小さい。
そして、目標電圧が第３の電圧範囲ＶＣに含まれる場合、電圧調整回路２のトランジスタ２１が線形領域で動作するように制御電圧Ｖｃ１の大きさが設定される。従って、第３の電圧範囲ＶＣにおいては、目標電圧が増大すると、目標電圧に比例して出力電圧Ｖｏｕｔ１が増大する。また、目標電圧が第３の電圧範囲ＶＣに含まれる場合、ＰＷＭ制御回路６はトランジスタ４のデューティ比を目標電圧に応じて変化させる。一例では、第３の電圧範囲ＶＣにおいて目標電圧が増大すると、目標電圧に比例してデューティ比が増大する。なお、第３の電圧範囲ＶＣにおいても、目標電圧とデューティ比との関係としては、比例関係に限らず、単調増加の様々な関係を適用できる。
本変形例のように、第１の電圧範囲ＶＡと第２の電圧範囲ＶＢとの間に、シリーズ・レギュレータ及びスイッチング・レギュレータの双方が出力電圧Ｖｏｕｔ１の大きさを制御する第３の電圧範囲ＶＣを設けることによって、シリーズ・レギュレータとスイッチング・レギュレータとの間の制御の切り替えを円滑にすることができる。
（第２変形例）
図７は、上記実施形態の第２変形例に係る整流回路５Ｂの構成を示す回路図である。上記実施形態の整流回路５として、本変形例の整流回路５Ｂを用いてもよい。この整流回路５Ｂは、第１のダイオード３３と、第２のダイオード３４と、トランス３と電圧出力端との間で互いに並列に接続された第１の昇圧整流回路部３５及び第２の昇圧整流回路部３６と、電圧合成部５０とを有する。
第１のダイオード３３のアノードは、二次巻線３ｂの一端に接続されている。第１のダイオード３３のカソードは、基準電位線９に接続されている。第２のダイオード３４のアノードは、二次巻線３ｂの他端に接続されている。第２のダイオード３４のカソードは、基準電位線９に接続されている。
第１の昇圧整流回路部３５は、二次巻線３ｂの両端に接続されている。第１の昇圧整流回路部３５は、コンデンサ及びダイオードを含む回路部分が複数段組み合わされることにより、二次巻線３ｂの両端に生じる交流電圧の整流及び昇圧を行う。本変形例の第１の昇圧整流回路部３５は、半波整流型のＣＷ回路によって構成されている。
具体的には、第１の昇圧整流回路部３５は、Ｎ１個（Ｎ１は２以上の整数。図にはＮ１＝５の場合を例示）のコンデンサＣａ（１）〜Ｃａ（Ｎ１）と、Ｎ１個のダイオードＤａ（１）〜Ｄａ（Ｎ１）とを有する。偶数段のコンデンサＣａ（２ｍ）（但し、ｍ＝１，２，３，・・・）は互いに直列に接続されており、その一端は二次側巻線３ｂの一端に接続されている。また、奇数段のコンデンサＣａ（２ｍ−１）は互いに直列に接続されており、その一端は抵抗Ｒ１を介して二次側巻線３ｂの他端に接続されている。そして、ダイオードＤａ（ｎ）（但し、ｎ＝１，２，３，・・・）のアノードはコンデンサＣａ（ｎ）の高電圧側の電極に接続され、ダイオードＤａ（ｎ）のカソードはコンデンサＣａ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤａ（Ｎ１）のカソードは、コンデンサＣａ（Ｎ１−１）の高電圧側の電極に接続されている。
すなわち、第１の昇圧整流回路部３５は、コンデンサＣａ（ｎ）及びダイオードＤａ（ｎ）をそれぞれ含むＮ１段の回路部分が組み合わされることにより構成されている。これにより、第１の昇圧整流回路部３５の出力端すなわちコンデンサＣａ（Ｎ１）の高電圧側の電極から、二次巻線３ｂにおける交流電圧が整流及び昇圧されて得られた直流電圧ＶＤＣ１が出力される。
第２の昇圧整流回路部３６は、二次巻線３ｂの両端に接続されている。第２の昇圧整流回路部３６は、コンデンサ及びダイオードを含む回路部分が複数段組み合わされることにより、二次巻線３ｂの両端に生じる交流電圧を、上記第１の昇圧整流回路部３５とは逆位相（位相が１８０°異なる）でもって整流及び昇圧を行う。本変形例の第２の昇圧整流回路部３６は、第１の昇圧整流回路部３５と同様に、半波整流型のＣＷ回路によって構成されている。
具体的には、第２の昇圧整流回路部３６は、Ｎ１個のコンデンサＣｂ（１）〜Ｃｂ（Ｎ１）と、Ｎ１個のダイオードＤｂ（１）〜Ｄｂ（Ｎ１）とを有する。偶数段のコンデンサＣｂ（２ｍ）は互いに直列に接続されており、その一端は二次側巻線３ｂの他端に接続されている。また、奇数段のコンデンサＣｂ（２ｍ−１）は互いに直列に接続されており、その一端は抵抗Ｒ２を介して二次側巻線３ｂの一端に接続されている。そして、ダイオードＤｂ（ｎ）のアノードはコンデンサＣｂ（ｎ）の高電圧側の電極に接続され、ダイオードＤｂ（ｎ）のカソードはコンデンサＣｂ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｂ（Ｎ１）のカソードは、コンデンサＣｂ（Ｎ１−１）の高電圧側の電極に接続されている。
すなわち、第２の昇圧整流回路部３６は、コンデンサＣｂ（ｎ）及びダイオードＤｂ（ｎ）をそれぞれ含むＮ１段の回路部分が組み合わされることにより構成されている。これにより、第２の昇圧整流回路部３６の出力端すなわちコンデンサＣｂ（Ｎ１）の高電圧側の電極から、二次巻線３ｂにおける交流電圧が整流及び昇圧されて得られた直流電圧ＶＤＣ２が出力される。
電圧合成部５０は、第１の昇圧整流回路部３５から出力される直流電圧ＶＤＣ１と、第２の昇圧整流回路部３６から出力される直流電圧ＶＤＣ２とを合成する。本変形例の電圧合成部５０は、２つのダイオード５１ａ及び５１ｂによって構成されている。ダイオード５１ａのカソードは、第１の昇圧整流回路部３５の出力端（コンデンサＣａ（Ｎ１）の高電圧側の電極）に接続されている。ダイオード５１ｂのカソードは、第２の昇圧整流回路部３６の出力端（コンデンサＣｂ（Ｎ１）の高電圧側の電極）に接続されている。ダイオード５１ａのアノードとダイオード５１ｂのアノードとは、接続点５２において互いに接続されている。このような構成により、直流電圧ＶＤＣ１と直流電圧ＶＤＣ２とが合成され、整流回路５Ｂの出力電圧ＶＤＣ３として接続点５２から出力される。
この整流回路５Ｂによれば、第１の昇圧整流回路部３５において生じるリップル電圧の位相と、第２の昇圧整流回路部３６において生じるリップル電圧の位相とが互いに１８０度ずれる。故に、寄生容量に起因する空間伝播カップリングによるリップル電圧の直流出力部への重畳は、これらのリップル電圧が互いに打ち消し合うことにより、極力排除されることが可能である。特に、第１の昇圧整流回路部３５と第２の昇圧整流回路部３６とを空間的に線対称に配置した場合には、そのような効果が更に顕著となる。また、最終直流出力に含まれるリップル電圧の周波数は、第１の昇圧整流回路部３５からのリップル電圧と第２の昇圧整流回路部３６からのリップル電圧との加算の結果、２倍となる。よって上述のように大幅にリップルを低減することができる。また、高い耐圧性能が要求されるローパスフィルタ回路の省略もしくは大幅な小型化が可能となり、回路の大型化を回避することができる。更に、出力電流の経路上に複数の抵抗器を設ける必要もないので、電力損失を小さく抑えることができる。また、本実施形態によれば、位相が互いに反転する２つの昇圧整流回路部３５，３６が設けられることにより、二次巻線３ｂの中間点を基準電位線に接続する（すなわちセンタータップの）必要がなく単巻き線構造とすることができるので、トランスの２次側の構成を簡易なものとしつつ昇圧整流を行うことができ、トランス及びその周辺の回路を小型にすることができる。特に、２次側の耐圧を確保する目的での分割ボビン使用時には有効である。
また、本変形例の整流回路５Ｂによれば、センタータップ出力比で２倍の電圧が得られるので、二次巻線の巻上げ数を半分にできる。故に、線間静電容量を低減することができ、駆動周波数を高めてトランスの小型化が可能となる。また、本変形例の整流回路５Ｂによれば、トランスの各巻き線間のカップリング効率、及び２つ以上のトランスを使用する際のトランス間の特性のバラツキを考慮する必要がなくなる。また、本変形例の整流回路５Ｂによれば、通常のＣＷ回路と比較してリップル周波数が２倍となるので、必要なスペックを得る為のスイッチング周波数を低減できる。
（第３変形例）
図８は、上記実施形態の第３変形例に係る整流回路５Ｃの構成を示す回路図である。上記実施形態の整流回路５として、本変形例の整流回路５Ｃを用いてもよい。この整流回路５Ｃは、両波整流方式のＣＷ回路である。整流回路５Ｃでは、二次巻線３ｂが２つに分割され、その間に２つの抵抗Ｒ３、Ｒ４が直列に接続されており、抵抗Ｒ３、Ｒ４の接続点が基準電位線９に接続されている。また、この整流回路５Ｃは、Ｎ３個（図にはＮ３＝３の場合を例示）のコンデンサＣｅ（１）〜Ｃｅ（Ｎ３）と、Ｎ３個のコンデンサＣｆ（１）〜Ｃｆ（Ｎ３）と、Ｎ３個のコンデンサＣｇ（１）〜Ｃｇ（Ｎ３）とを有する。コンデンサＣｅ（ｎ）は互いに直列に接続されており、その一端は抵抗Ｒ３、Ｒ４の接続点に接続されている。コンデンサＣｆ（ｎ）は互いに直列に接続されており、その一端は二次巻線３ｂの一端に接続されている。また、コンデンサＣｇ（ｎ）は互いに直列に接続されており、その一端は二次巻線３ｂの他端に接続されている。
この整流回路５Ｃは、２Ｎ３個のダイオードＤｅ（１）〜Ｄｅ（２Ｎ３）と、２Ｎ３個のダイオードＤｆ（１）〜Ｄｆ（２Ｎ３）とを更に有する。奇数番目のダイオードＤｅ（２ｍ−１）のカソードはコンデンサＣｆ（ｎ）の高電圧側の電極に接続され、ダイオードＤｅ（２ｍ−１）のアノードはコンデンサＣｅ（ｎ）の低電圧側の電極に接続されている。偶数番目のダイオードＤｅ（２ｍ）のカソードはコンデンサＣｅ（ｎ）の高電圧側の電極に接続され、ダイオードＤｅ（２ｍ）のアノードはコンデンサＣｆ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｅ（２Ｎ３）のアノードは、コンデンサＣｆ（Ｎ３）の高電圧側の電極に接続されている。
また、奇数番目のダイオードＤｆ（２ｍ−１）のカソードはコンデンサＣｇ（ｎ）の高電圧側の電極に接続され、ダイオードＤｆ（２ｍ−１）のアノードはコンデンサＣｅ（ｎ）の低電圧側の電極に接続されている。偶数番目のダイオードＤｆ（２ｍ）のカソードはコンデンサＣｅ（ｎ）の高電圧側の電極に接続され、ダイオードＤｆ（２ｍ）のアノードはコンデンサＣｇ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｆ（２Ｎ３）のアノードは、コンデンサＣｇ（Ｎ３）の高電圧側の電極に接続されている。
（第４変形例）
図９は、第４変形例に係る整流回路５Ｄの構成を示す回路図である。上記実施形態の整流回路５として、本変形例の整流回路５Ｄを用いてもよい。この整流回路５Ｄは、バランス型のＣＷ回路である。整流回路５Ｄでは、二次巻線３ｂが２つに分割され、その間に２つの抵抗Ｒ３、Ｒ４が直列に接続されており、抵抗Ｒ３、Ｒ４の接続点が基準電位線９に接続されている。また、整流回路５Ｄは、Ｎ４個（図にはＮ４＝３の場合を例示）のコンデンサＣｈ（１）〜Ｃｈ（Ｎ４）と、Ｎ４個のコンデンサＣｉ（１）〜Ｃｉ（Ｎ４）と、Ｎ４個のダイオードＤｈ（１）〜Ｄｈ（Ｎ４）と、Ｎ４個のダイオードＤｉ（１）〜Ｄｉ（Ｎ４）とを有する。コンデンサＣｈ（ｎ）は互いに直列に接続されており、その一端は二次巻線３ｂの一端に接続されている。コンデンサＣｉ（ｎ）は互いに直列に接続されており、その一端は二次巻線３ｂの他端に接続されている。そして、Ｄｈ（ｎ）のカソードはコンデンサＣｈ（ｎ）の高電圧側の電極に接続され、Ｄｈ（ｎ）のアノードはコンデンサＣｉ（ｎ）の低電圧側の電極に接続されている。同様に、Ｄｉ（ｎ）のカソードはコンデンサＣｉ（ｎ）の高電圧側の電極に接続され、Ｄｉ（ｎ）のアノードはコンデンサＣｈ（ｎ）の低電圧側の電極に接続されている。なお、最終段のコンデンサＣｈ（Ｎ４）及びＣｉ（Ｎ４）それぞれの高電圧側の電極は、ダイオード３７ａ及び３７ｂそれぞれのアノードに接続されている。また、ダイオード３７ａのカソードとダイオード３７ｂのカソードとは互いに接続されている。このような構成により、最終段のコンデンサＣｈ（Ｎ４）及びＣｉ（Ｎ４）の高電圧側の電極電位が合成され、ダイオード３７ａ及び３７ｂの接続点から出力される。
（第５変形例）
図１０は、第５変形例に係る整流回路５Ｅの構成を示す回路図である。上記実施形態の整流回路５として、本変形例の整流回路５Ｅを用いてもよい。この整流回路５Ｅは、多段出力型の昇圧整流回路である。図１０に示されるように、この整流回路５Ｅは、第１のダイオード３８と、第２のダイオード３９と、第１の昇圧整流回路部４１と、第２の昇圧整流回路部４２と、電圧合成部５３とを有する。
第１のダイオード３８のアノードは、二次巻線３ｂの一端に接続されている。第１のダイオード３８のカソードは、基準電位線９に接続されている。第２のダイオード３９のアノードは、二次巻線３ｂの他端に接続されている。第２のダイオード３９のカソードは、基準電位線９に接続されている。
第１の昇圧整流回路部４１は、二次側巻線３ｂの両端に接続されている。第１の昇圧整流回路部４１は、コンデンサ及びダイオードを含む回路部分が複数段組み合わされることにより、二次側巻線３ｂの両端に生じる交流電圧の第１の半波の整流及び昇圧を行う。本変形例の第１の昇圧整流回路部４１は、半波整流型のＣＷ回路によって構成されている。
具体的には、第１の昇圧整流回路部４１は、Ｎ１個（図にはＮ１＝５の場合を例示）のコンデンサＣｊ（１）〜Ｃｊ（Ｎ１）と、ダイオードＤｊ（１）〜Ｄｊ（Ｎ１）とを有する。偶数段のコンデンサＣｊ（２ｍ）は互いに直列に接続されており、その一端は二次側巻線３ｂの一端に接続されている。また、奇数段のコンデンサＣｊ（２ｍ−１）は互いに直列に接続されており、その一端は二次側巻線３ｂの他端に接続されている。そして、ダイオードＤｊ（ｎ）のアノードはコンデンサＣｊ（ｎ）の高電圧側の電極に接続され、ダイオードＤｊ（ｎ）のカソードはコンデンサＣｊ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｊ（Ｎ１）のカソードは、コンデンサＣｊ（Ｎ１−１）の高電圧側の電極に接続されている。また、偶数段のダイオードＤｊ（２ｍ）は互いに順方向直列に接続された２つのダイオードによって構成されている。
すなわち、第１の昇圧整流回路部４１は、コンデンサＣｊ（ｎ）及びダイオードＤｊ（ｎ）をそれぞれ含むＮ１段の回路部分が組み合わされることにより構成されている。これにより、コンデンサＣｊ（Ｎ１）の高電圧側の電極から、整流及び昇圧により得られた直流電圧ＶＤＣ１が出力される。
第２の昇圧整流回路部４２は、二次側巻線３ｂの両端に接続されている。第２の昇圧整流回路部４２は、コンデンサ及びダイオードを含む回路部分が複数段組み合わされることにより、二次側巻線３ｂの両端に生じる交流電圧の別の半波、すなわち上記第１の半波に対して逆位相である（位相が１８０°異なる）第２の半波の整流及び昇圧を行う。本変形例の第２の昇圧整流回路部４２は、第１の昇圧整流回路部４１と同様に、半波整流型のＣＷ回路によって構成されている。
具体的には、第２の昇圧整流回路部４２は、Ｎ１個のコンデンサＣｋ（１）〜Ｃｋ（Ｎ１）と、複数のダイオードＤｋ（１）〜Ｄｋ（Ｎ１）とを有する。偶数段のコンデンサＣｋ（２ｍ）は互いに直列に接続されており、その一端は二次巻線３ｂの他端に接続されている。また、奇数段のコンデンサＣｋ（２ｍ−１）は互いに直列に接続されており、その一端は二次巻線３ｂの一端に接続されている。そして、Ｄｋ（ｎ）のアノードはコンデンサＣｋ（ｎ）の高電圧側の電極に接続され、Ｄｋ（ｎ）のカソードはコンデンサＣｋ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｋ（Ｎ１）のカソードは、コンデンサＣｋ（Ｎ１−１）の高電圧側の電極に接続されている。また、偶数段のダイオードＤｋ（２ｍ）は互いに順方向直列に接続された２つのダイオードによって構成されている。
すなわち、第２の昇圧整流回路部４２は、コンデンサＣｋ（ｎ）及びダイオードＤｋ（ｎ）をそれぞれ含むＮ１段の回路部分が組み合わされることにより構成されている。これにより、コンデンサＣｋ（Ｎ１）の高電圧側の電極から、整流及び昇圧により得られた直流電圧ＶＤＣ２（ｎ）が出力される。
電圧合成部５３は、第１の昇圧整流回路部４１から出力される直流電圧ＶＤＣ１と、第２の昇圧整流回路部４２から出力される直流電圧ＶＤＣ２とを合成する。電圧合成部５３は、２つのダイオード５４ａ及び５４ｂによって構成されている。ダイオード５４ａのカソードは、第１の昇圧整流回路部４１の出力端（コンデンサＣｊ（Ｎ１）の高電圧側の電極）に接続されている。ダイオード５１ｂのカソードは、第２の昇圧整流回路部４２の出力端（コンデンサＣｋ（Ｎ１）の高電圧側の電極）に接続されている。ダイオード５４ａのアノードとダイオード５４ｂのアノードとは、接続点５５において互いに接続されている。このような構成により、直流電圧ＶＤＣ１と直流電圧ＶＤＣ２とが合成され、整流回路５Ｅの出力電圧として接続点５５から出力される。
また、本変形例の整流回路５Ｅは、互いに直列に接続されたＮ５個（Ｎ５はＮ１／２以上（Ｎ１／２＋１）以下の整数）のコンデンサＣｍ（１）〜Ｃｍ（Ｎ５）を有する。コンデンサＣｍ（１）〜Ｃｍ（Ｎ５）からなる直列回路の一端は基準電位線９に接続されており、他端は電圧合成部５３の接続点５５に接続されている。更に、Ｃｍ（ｎ）とＣｍ（ｎ＋１）との間には、第１の昇圧整流回路部４１の偶数段のダイオードＤｊ（２ｍ）を構成する２つのダイオード間の接続点と、第２の昇圧整流回路部４２の偶数段のダイオードＤｋ（２ｍ）を構成する２つのダイオード間の接続点とが接続されている。各コンデンサＣｍ（１）〜Ｃｍ（Ｎ５）間の各接続点からは、多段出力のための（Ｎ５−１）個の出力電圧がそれぞれ出力される。なお、図中の抵抗Ｒａ（１）〜Ｒａ（Ｎ５−１）は負荷を表している。
（第６変形例）
図１１は、第６変形例に係る整流回路５Ｆの構成を示す回路図である。上記実施形態の整流回路５として、本変形例の整流回路５Ｆを用いてもよい。この整流回路５Ｆは、第１の直列回路部４３と、第２の直列回路部４４と、第３の直列回路部４５とを備えている。二次巻線３ｂの中間点は、基準電位線９に接続されている。
第１の直列回路部４３は、Ｎ個（Ｎは２以上の整数。図にはＮ＝３の場合を例示）の第１のコンデンサＣｐ（２）、Ｃｐ（４）、・・・、Ｃｐ（２Ｎ）、及びＮ個の第２のコンデンサＣｑ（２）、Ｃｑ（４）、・・・、Ｃｑ（２Ｎ）が交互に直列接続されて成る。第１の直列回路部４３の一端は、基準電位線９に接続されている。第２の直列回路部４４は、Ｎ個のコンデンサＣｐ（１）、Ｃｐ（３）、・・・、Ｃｐ（２Ｎ−１）が直列接続されて成る。第２の直列回路部４４の一端は、抵抗Ｒ７を介して二次巻線３ｂの一端に接続されている。第３の直列回路部４５は、Ｎ個のコンデンサＣｑ（１）、Ｃｑ（３）、・・・、Ｃｑ（２Ｎ−１）が直列接続されて成る。第３の直列回路部４５の一端は、抵抗Ｒ８を介して二次巻線３ｂの他端に接続されている。
そして、ダイオードＤｐ（ｎ）（但し、ｎ＝１，２，３，・・・）のカソードはコンデンサＣｐ（ｎ）の高電圧側の電極に接続され、ダイオードＤｐ（ｎ）のアノードはコンデンサＣｐ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｐ（２Ｎ）のアノードは、コンデンサＣｐ（２Ｎ−１）の高電圧側の電極に接続されている。同様に、ダイオードＤｑ（ｎ）のカソードはコンデンサＣｑ（ｎ）の高電圧側の電極に接続され、ダイオードＤｑ（ｎ）のアノードはコンデンサＣｑ（ｎ＋１）の低電圧側の電極に接続されている。但し、最終段のダイオードＤｑ（２Ｎ）のアノードは、コンデンサＣｑ（２Ｎ−１）の高電圧側の電極に接続されている。
このように、本変形例では、第２の直列回路部４４のコンデンサＣｐ（１）、Ｃｐ（３）、・・・、Ｃｐ（２Ｎ−１）と、第１の直列回路部４３の第１のコンデンサＣｐ（２）、Ｃｐ（４）、・・・、Ｃｐ（２Ｎ）とが半波整流型ＣＷ回路を構成している。また、第３の直列回路部４５のコンデンサＣｑ（１）、Ｃｑ（３）、・・・、Ｃｑ（２Ｎ−１）と第１の直列回路部４３の第２のコンデンサＣｑ（２）、Ｃｑ（４）、・・・、Ｃｑ（２Ｎ）とが別の半波整流型ＣＷ回路を構成している。
以上の構成により、第１の直列回路部４３の他端における電位が、整流回路５Ｆの出力電圧として出力される。
本変形例の整流回路５Ｆでは、半波整流型ＣＷ回路の交流昇圧部分（第２の直列回路部４４、第３の直列回路部４５）のコンデンサが、直流部分（第１の直列回路部４３）のコンデンサに対して対称に配置され、且つ、トランス３の二次巻線３ｂがセンタータップ構造を有する。これにより、トランス３側から数えて同じ段数に存在する交流昇圧部分のコンデンサに発生するリップル振幅が原理的に等しくなる。故に、直流部分への交流リップルの重畳を低減することができる。従って、この整流回路５Ｆによれば、リップルを大幅に低減することができる。また、本変形例の整流回路５Ｆによれば、リップルを小さくするためのローパスフィルタ回路の省略もしくは大幅な小型化が可能であり、昇圧整流回路全体の大型化を抑えることができる。更に、本変形例の整流回路５Ｆによれば、出力電流の経路上に複数の抵抗器を設ける必要がないので、電力損失を抑えることができる。
本発明による直流電源回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態ではトランジスタ４をＰＷＭ信号により制御しているが、パルス幅を一定とし、パルス周期を可変とすることによってトランジスタ４のオン／オフのデューティを制御してもよい。
１…直流電源回路、１ａ…電力入力端、１ｂ…電力出力端、２…電圧調整回路、２ａ…入力端、２ｂ…出力端、２ｃ…制御入力端、３…トランス、３ａ…一次側巻線、３ｂ…二次側巻線、４…トランジスタ、５…整流回路、５Ａ…コッククロフト・ウォルトン（ＣＷ）回路、６…ＰＷＭ制御回路、７…フィルタ回路、８…エラーアンプ、８ａ，８ｂ…入力端、８ｃ…出力端、９…基準電位線、１１…コンデンサ、１２…制御回路、１３，１４…抵抗、２０…電力配線、２１…トランジスタ、２２…アンプ、２２ａ，２２ｂ…入力端、２２ｃ…出力端、２３，２４…抵抗、Ｃｄ（１）〜Ｃｄ（６）…コンデンサ、Ｄｄ（１）〜Ｄｄ（６）…ダイオード、Ｎ１〜Ｎ４…ノード、Ｓｃ１…制御信号、Ｓｃ２…ＰＷＭ信号、ＶＡ…第１の電圧範囲、ＶＢ…第２の電圧範囲、ＶＣ…第３の電圧範囲、Ｖｃ１…制御電圧、Ｖｉｎ…入力電圧、Ｖｏｕｔ１，Ｖｏｕｔ２…出力電圧。

Claims (4)

  1. 電力配線に対して直列に挿入されたトランジスタ、及び、目標電圧に対応する制御信号を入力し、前記トランジスタの制御端子への電圧を前記制御信号に応じて制御するアンプを有する電圧調整回路と、
    前記電圧調整回路の出力に接続された一次側巻線を有するトランスと、
    前記一次側巻線に接続され、前記一次側巻線を流れる電流のオン／オフを交互に繰り返すスイッチ素子と、
    前記トランスの二次側巻線に接続され、前記二次側巻線から出力される電圧を直流電圧に変換する整流回路と、
    前記スイッチ素子のオン／オフのデューティ比を前記目標電圧に応じて制御する制御回路と、
    を備え、
    前記目標電圧が第１の電圧範囲に含まれる場合、前記制御回路は前記デューティ比を一定とし、前記トランジスタは線形領域で動作し、
    前記目標電圧が前記第１の電圧範囲よりも大きい第２の電圧範囲に含まれる場合、前記制御回路は前記デューティ比を前記目標電圧に応じて変化させ、前記トランジスタは飽和領域で動作する、直流電源回路。
  2. 前記目標電圧が前記第１の電圧範囲よりも大きく前記第２の電圧範囲よりも小さい第３の電圧範囲に含まれる場合、前記制御回路は前記デューティ比を前記目標電圧に応じて変化させ、前記トランジスタは線形領域で動作する、請求項１に記載の直流電源回路。
  3. 前記整流回路はコンデンサインプット型である、請求項１または２に記載の直流電源回路。
  4. 前記整流回路は、複数のダイオードと複数のコンデンサとが組み合わされて成る倍電圧整流回路である、請求項３に記載の直流電源回路。
JP2018142588A 2018-07-30 2018-07-30 直流電源回路 Active JP6611385B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018142588A JP6611385B1 (ja) 2018-07-30 2018-07-30 直流電源回路
US17/263,454 US11329566B2 (en) 2018-07-30 2019-06-12 DC power supply circuit that enhances stability of output voltage
PCT/JP2019/023364 WO2020026601A1 (ja) 2018-07-30 2019-06-12 直流電源回路
DE112019003823.0T DE112019003823T5 (de) 2018-07-30 2019-06-12 Gleichstromversorgungsschaltung
CN201980050113.3A CN112534698B (zh) 2018-07-30 2019-06-12 直流电源电路
TW108122752A TWI786308B (zh) 2018-07-30 2019-06-28 直流電源電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018142588A JP6611385B1 (ja) 2018-07-30 2018-07-30 直流電源回路

Publications (2)

Publication Number Publication Date
JP6611385B1 true JP6611385B1 (ja) 2019-11-27
JP2020022228A JP2020022228A (ja) 2020-02-06

Family

ID=68692040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018142588A Active JP6611385B1 (ja) 2018-07-30 2018-07-30 直流電源回路

Country Status (5)

Country Link
US (1) US11329566B2 (ja)
JP (1) JP6611385B1 (ja)
DE (1) DE112019003823T5 (ja)
TW (1) TWI786308B (ja)
WO (1) WO2020026601A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024070496A (ja) * 2022-11-11 2024-05-23 株式会社日立製作所 電源回路及び電源回路を含む装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499531A (en) * 1982-11-03 1985-02-12 501 Gateway Technology, Inc. Power converter
CA1287103C (en) * 1986-04-22 1991-07-30 Jim Pinard Cmos latch-up recovery circuit
US4686617A (en) * 1986-06-06 1987-08-11 Rca Corporation Current limited constant frequency dc converter
US5077486A (en) * 1988-03-21 1991-12-31 Gary Marson Power supply for cathodic protection system
US4964028A (en) * 1989-10-26 1990-10-16 Plessey Electronic Systems Corp. Current limited quasi-resonant voltage converting power supply
JPH0622550A (ja) * 1991-05-14 1994-01-28 Fuji Xerox Co Ltd 直流高圧電源装置
JP3350939B2 (ja) * 1991-09-05 2002-11-25 日本電気株式会社 高電圧電源制御回路
FR2782206B1 (fr) * 1998-08-05 2000-09-29 Europ Agence Spatiale Convertisseur de tension continu-continu, susceptible d'une protection contre les courts-circuits
US6188276B1 (en) * 1998-09-21 2001-02-13 Anastasios V. Simopoulos Power amplifier
US6456511B1 (en) * 2000-02-17 2002-09-24 Tyco Electronics Corporation Start-up circuit for flyback converter having secondary pulse width modulation
US6707283B1 (en) * 2000-07-03 2004-03-16 Semiconductor Components Industries, L.L.C. Primary side sensing circuit for producing a secondary side constant current, constant voltage output
JP3371962B2 (ja) * 2000-12-04 2003-01-27 サンケン電気株式会社 Ｄｃ−ｄｃコンバ−タ
JP3817446B2 (ja) * 2001-02-15 2006-09-06 株式会社リコー 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法
JP2005210759A (ja) * 2004-01-19 2005-08-04 Sanken Electric Co Ltd 共振型スイッチング電源装置
US7084612B2 (en) * 2004-04-30 2006-08-01 Micrel, Inc. High efficiency linear regulator
US7167089B2 (en) * 2004-10-29 2007-01-23 Shu-Chen Lu Burglar alarm using power cord to transmit signals and method for controlling the same
JP5134236B2 (ja) * 2006-12-12 2013-01-30 四変テック株式会社 高電圧電源装置
ITTO20070859A1 (it) * 2007-11-29 2009-05-30 St Microelectronics Srl Convertitore di tensione isolato con retroazione al primario, e relativo metodo di controllo della tensione di uscita
CN101272098B (zh) * 2008-04-08 2010-11-03 广州金升阳科技有限公司 双三极管电流控制型自振荡反激变换器
US8008960B2 (en) * 2008-04-22 2011-08-30 Cisco Technology, Inc. Synchronous rectifier post regulator
US8526203B2 (en) * 2008-10-21 2013-09-03 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for constant voltage mode and constant current mode in flyback power converter with primary-side sensing and regulation
WO2012031241A2 (en) * 2010-09-03 2012-03-08 Skyworks Solutions, Inc. High-voltage tolerant voltage regulator
TWI452809B (zh) * 2011-03-08 2014-09-11 Green Solution Tech Co Ltd 全橋驅動控制電路及全橋式轉換電路
WO2013090945A1 (en) * 2011-12-16 2013-06-20 Advanced Lighting Technologies, Inc. Near unity power factor long life low cost led lamp retrofit system and method
JP6122257B2 (ja) * 2012-07-04 2017-04-26 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
JP6039274B2 (ja) * 2012-07-05 2016-12-07 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
US9112419B2 (en) * 2013-07-16 2015-08-18 Rohm Co., Ltd. AC/DC converter with control circuit that receives rectified voltage at input detection terminal
US9093910B1 (en) * 2014-02-14 2015-07-28 Maxim Integrated Products, Inc. Predictive sampling for primary side sensing in isolated flyback converters
US9847710B2 (en) * 2015-04-02 2017-12-19 Virginia Tech Intellectual Properties, Inc. Universal system structure for low power adapters
CN106787847B (zh) * 2016-12-15 2019-02-01 宁波央腾汽车电子有限公司 一种变压器输出电压调节电路
US10291113B2 (en) * 2017-07-05 2019-05-14 Richtek Technology Corporation Flyback power converter circuit and primary side controller circuit thereof
JP6982236B2 (ja) * 2017-09-28 2021-12-17 富士通株式会社 同期整流回路及びスイッチング電源装置

Also Published As

Publication number Publication date
TWI786308B (zh) 2022-12-11
US11329566B2 (en) 2022-05-10
JP2020022228A (ja) 2020-02-06
CN112534698A (zh) 2021-03-19
TW202015321A (zh) 2020-04-16
US20210288583A1 (en) 2021-09-16
WO2020026601A1 (ja) 2020-02-06
DE112019003823T5 (de) 2021-04-15

Similar Documents

Publication Publication Date Title
US7310249B2 (en) Switching power supply circuit
US6917527B2 (en) Switching power supply
JP4672363B2 (ja) コンバータ電源回路
WO2011111483A1 (ja) スイッチング電源装置
JP6350009B2 (ja) 発振器および電源装置
US20090091952A1 (en) Dc-dc converter
JP2023116352A (ja) 集積回路、電源回路
JP6611385B1 (ja) 直流電源回路
JP5696692B2 (ja) スイッチング電源装置
US11258441B2 (en) Drive circuit
CN110401347B (zh) 直流电源装置
JP2012029415A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JPH07123702A (ja) Ｄｃ−ｄｃコンバータ
JP2006180599A (ja) 電源装置
US6434027B1 (en) Switching power supply having a plurality of output voltages and minimal number of terminals
JP4563359B2 (ja) 自励式共振型スイッチング電源
JP5212494B2 (ja) 複数電圧出力型電源装置
CN112534698B (zh) 直流电源电路
JP2003259644A (ja) スイッチングコンバータ回路
JP6409171B2 (ja) スイッチング電源装置、電子機器及び双方向ｄｃｄｃコンバータ
JP2005287257A (ja) コンバータ
JP4024732B2 (ja) スイッチング電源用制御回路
JP2007267450A (ja) 多出力電源装置
KR100206299B1 (ko) 고압 전원장치
JP3690049B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190917

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191028

R150 Certificate of patent or registration of utility model

Ref document number: 6611385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250