JP6602766B2

JP6602766B2 - バッテリ用電流感知回路内の増幅器のための補償技術

Info

Publication number: JP6602766B2
Application number: JP2016542735A
Authority: JP
Inventors: アニルッダ・バシャール
Original assignee: クアルコム，インコーポレイテッド
Priority date: 2014-01-07
Filing date: 2015-01-07
Publication date: 2019-11-06
Anticipated expiration: 2035-01-07
Also published as: EP3092501A1; CN105899958B; US20150192642A1; CN105899958A; JP2017503416A; EP3092501B1; WO2015105915A1; KR101740581B1; KR20160098518A; US9217780B2

Description

関連出願の相互参照
本開示は、その内容がすべての目的のためにその全体において参照により本明細書に組み込まれている、2014年1月7日に出願した米国出願第14/149,739号の優先権を主張するものである。

バッテリ作動式システムは、バッテリの充放電中、システムに流入出する電流の正確な測定を必要とする。図1は、バッテリ監視システムまたは燃料計システムの一例を示す。バッテリ電流は、主トランジスタ(たとえば、トランジスタBATFET)を介してシステムノードVSYSとバッテリ端子VBATTとの間を流れる。バッテリ電流を測定するための1つの技術は、主トランジスタBATFETと並列のレプリカデバイス(たとえば、レプリカトランジスタReplica1およびReplica2)を使用することである。レプリカトランジスタReplica1およびReplica2は、バッテリ電流のスケールダウンバージョンであるレプリカ電流(たとえば、充電電流I_CHARGEおよび放電電流I_DISCHARGE)を生成する。充電電流I_CHARGEおよび放電電流I_DISCHARGEは、それぞれ、感知抵抗器R1およびR2を通って流れる。アナログ-デジタル変換器(ADC)は、バッテリにわたる電荷を決定するために、抵抗器R1およびR2にわたる電圧をサンプリングする。バッテリ監視システムは、次いで、バッテリを監視するために、ADCの出力を使用する。

正確さのために、レプリカデバイスのための制御トランジスタM1およびM2にわたる電圧を制御することが重要である。システムは、電圧を制御するためにフィードバックループを使用し得る。たとえば、増幅器AMP1およびAMP2は、それぞれ、制御トランジスタM1およびM2にわたる電圧を制御する。この場合、増幅器AMP1の入力は、システムノードVSYSならびにレプリカトランジスタReplica2のゲートおよびソースに結合され、出力は、制御トランジスタM1に結合される。また、増幅器AMP2の入力は、システムノードVBATTおよびレプリカトランジスタReplica1のドレインに結合され、出力は、制御トランジスタM2に結合される。増幅器AMP1およびAMP2は、レプリカ電流を生成するために、それぞれ、制御トランジスタM1およびM2のゲートにおける電圧を制御する。この手法の1つの問題は、各増幅器内のオフセット誤差がレプリカ電流の誤差を引き起こし得ることである。また、電圧を測定するために使用されるトランジスタは、プロセスおよび温度変動にわたる誤差を引き起こし得る。

一実施形態では、回路は、第1の差動入力と、第2の差動入力と、出力とを有する第1の増幅器を含む。第1の差動入力は、レプリカデバイス、およびバッテリの電圧に結合され、出力は、制御デバイスに結合される。レプリカデバイスは、バッテリを通って流れる電流のレプリカ電流を生成するように構成され、第1の増幅器が、レプリカ電流を制御するために制御デバイスを制御する。回路はまた、第3の差動入力と、第4の差動入力と、出力とを有する第2の増幅器を含む。第2の増幅器は、第1の位相の間第1の増幅器の出力に第3の差動入力を選択的に結合し、第1の位相の間第2の差動入力に第2の増幅器の出力を選択的に結合し、第2の位相の間第4の差動入力に第2の増幅器の出力を選択的に結合することに基づいて、第1の増幅器の第1のオフセット誤差と、第2の増幅器の第2のオフセット誤差とを補償するように構成される。

一実施形態では、第2の位相の間、第2の増幅器は、第1の位相の間に第2の増幅器の第2のオフセット誤差を補償する際に使用するために第2の増幅器の第2のオフセット誤差を第2の増幅器の第4の差動入力に結合された記憶要素の第1のセットに記憶する。

一実施形態では、第1の位相の間、第2の増幅器は、後続の第2の位相の間に第1の増幅器の第1のオフセット誤差を補償する際に使用するために第1の増幅器の第1のオフセット誤差を第1の増幅器の第2の差動入力に結合された記憶要素の第2のセットに記憶する。

一実施形態では、第2の増幅器の利得は、第1の位相の間の第1のオフセット誤差を補償するために使用される。

一実施形態では、第2の増幅器の出力は、差動出力であり、回路は、差動出力に結合された、差動出力のコモンモード部分をバッテリの電圧とは異なる固定値に維持するように構成されたコモンモードフィードバック回路をさらに含む。

一実施形態では、回路は、レプリカ電流を受け取るように構成された抵抗器をさらに含み、抵抗器にわたる電圧は、バッテリにわたる電圧を監視するために感知される。

一実施形態では、方法は、第1の位相の間、第2の増幅器によって、第2の位相の間に第1の増幅器の第1のオフセット誤差を補償する際に使用するために第1の増幅器の第1のオフセット誤差を第1の増幅器の差動入力に結合された記憶要素の第1のセットに記憶するステップと、第2の位相の間、第2の増幅器によって、後続の第1の位相の間に第2の増幅器の第2のオフセット誤差を補償する際に使用するために第2の増幅器の第2のオフセット誤差を第2の増幅器の差動入力に結合された記憶要素の第2のセットに記憶するステップと、第2の位相の間、第1の増幅器によって、レプリカデバイスによって生成されたレプリカ電流を制御するために制御デバイスを制御するステップであって、レプリカ電流がバッテリを通って流れる電流のレプリカであり、第1のオフセット誤差が第1の位相の間に記憶された第1のオフセット誤差を使用して補償される、ステップと、後続の第1の位相の間、第1の増幅器によって、レプリカ電流を制御するために制御デバイスを制御するステップであって、第2の増幅器の利得が第1のオフセット誤差を補償するために使用され、第2のオフセット誤差が第2の位相の間に記憶された第2のオフセット誤差を使用して補償される、ステップとを含む。

以下の詳細な説明および添付図面は、本開示の性質および利点のよりよい理解を提供する。

バッテリ監視システムまたは燃料計システムの一例を示す図である。一実施形態によるバッテリ監視システムの一例を示す図である。一実施形態によるクロック位相Φ2の間の増幅器ErrAmp2の一例を示す図である。一実施形態によるクロック位相Φ1の間の増幅器ErrAmp1(増幅器A1およびA2)およびErrAmp2(増幅器An1およびAn2)の一例を示す図である。一実施形態によるクロック位相Φ2における増幅器ErrAmp1の一例を示す図である。 ErrAmp1の実施態様の例を示す図である。 ErrAmp2の実施態様の例を示す図である。一実施形態による増幅器ErrAmp2の単一の出力を使用するバッテリ監視システムの一例を示す図である。一実施形態によるオフセット誤差を補償するための方法の簡略化したフローチャートである。一実施形態による温度変動を補償するための抵抗器R₁の例示的な実施態様を示す図である。一実施形態による抵抗器rsp1を使用する温度補正の一例を示す図である。

本開示は、バッテリ監視システムに関する。以下の説明では、説明の目的のため、多数の例および具体的な詳細は、本開示の完全な理解を提供するために記載されている。しかしながら、特許請求の範囲に表される本開示は、これらの例における特徴の一部またはすべてを、単独で、または以下で説明する他の特徴との組合せで含むことができ、さらに、本明細書で説明する特徴および概念の変更例および等価物を含むことができることは、当業者には明らかであろう。

図2は、一実施形態によるバッテリ監視システム200の一例を示す。バッテリ監視システム200は、ノードVSYSからノードVBATTまでトランジスタBATFETを通って流れるバッテリ(BATT)202のためのバッテリ電流(たとえば、放電電流および充電電流)を監視し得る。図2には、充電電流のみが示されているが、当業者は、放電電流を監視するためにバッテリ監視システムを実装する方法を理解するであろう。

バッテリ監視システム200は、内部(たとえば、オンチップ)電流感知抵抗器R₁を使用してバッテリ電流を監視し得る。内部抵抗器が説明されているが、外部(たとえば、オフチップ)抵抗器が使用され得る。システム200は、ノードVBATTを介してバッテリトランジスタBATFETおよびバッテリ202を通って流れるバッテリ電流I_Bのレプリカ電流を生成するためにレプリカトランジスタReplica1を使用する。一実施形態では、トランジスタBATFETおよびReplica1は、それらのゲートおよびソースが互いに結合されたNチャネルMOSFETデバイスであり得る。図示のように、レプリカ電流I_CHARGEは、トランジスタReplica1を通って流れ、バッテリ電流I_Bのスケールダウンバージョンであり得る。

増幅器ErrAmp1およびErrAmp2は、バッテリ202のための線形充電器の動作のモードに応じて異なる動作領域(飽和または線形)で動作する制御トランジスタM_cなどのレプリカデバイスにわたる電圧を制御するフィードバックループを形成する。一実施形態では、増幅器ErrAmp1は、感知抵抗器R₁を通るレプリカ電流I_CHARGEを制御するために制御トランジスタM_cのゲート電圧を制御する。制御トランジスタM_cの制御は、バッテリ電流I_Bに比例するようにレプリカ電流I_CHARGEを調整し得る。上記で説明したように、ADC(図示せず)は、感知抵抗器R₁にわたる電圧を測定し得、ADCの出力は、バッテリ監視システムまたは燃料計測定アルゴリズムによって使用される。

背景技術において上記で説明したように、増幅器のオフセット誤差は、バッテリ監視システム200の性能に影響を与え得る。たとえば、レプリカ電流I_CHARGEは、小さいことがあり、感知抵抗器R₁にわたる電圧は、数100マイクロボルト程度に低いことがある。したがって、増幅器ErrAmp1およびErrAmp2のオフセット誤差は、測定電圧に影響を与え得る。特定の実施形態は、増幅器のオフセット誤差を補償し、また、抵抗器R₁における温度変動の影響を低減する技術を採用する。

一実施形態では、増幅器ErrAmp1は、トランジスタM_cに結合された出力とともに、第1の差動入力と第2の差動入力とを含み得る。増幅器ErrAmp2は、第1の差動入力と、第2の差動入力と、差動出力とを含み得る。したがって、増幅器ErrAmp1および増幅器ErrAmp2は、以下でより詳細に説明するように、2つの利得段を有する。増幅器ErrAmp2は、差動出力を有するものとして説明されているが、増幅器ErrAmp2は、単一の出力を有し得る。以下でより詳細に説明するように、差動出力は、VBATTまたはシステムのレール電圧と異なる電圧において実行される補償をシステム200に与える。

増幅器ErrAmp2は、主増幅器ErrAmp1におけるオフセット誤差を補償するために使用されるヌル化(nulling)増幅器であり得る。さらに、増幅器ErrAmp2はまた、それ自体のオフセット誤差を補償する。以下でより詳細に説明するように、本技術は、オフセット誤差における変化を追跡し、オフセット誤差における変化を効果的に補償するために継続的に使用され得る。したがって、増幅器ErrAmp1およびErrAmp2は、動作状況によるオフセット誤差の任意のシフトを追跡し得、誤差を補償し得る(たとえば、誤差を無またはゼロにする)。したがって、本補償は、1回の補償よりも良好であり得る。

バッテリ監視システム200は、増幅器ErrAmp1および増幅器ErrAmp2のオフセット誤差を補償するために、クロック位相Φ1およびクロック位相Φ2などの複数のクロック位相を使用し得る。クロック位相Φ1では、増幅器ErrAmp2は、キャパシタC1に増幅器ErrAmp1のオフセット誤差を記憶する。この値は、後続のクロック位相Φ2における増幅器ErrAmp1のオフセット誤差を補償するために使用されることになる。また、クロック位相Φ2では、システム200は、キャパシタC2に増幅器ErrAmp2のオフセット誤差を記憶する。これは、記憶されたオフセット誤差が、増幅器ErrAmp2のオフセット誤差がキャパシタC1への増幅器ErrAmp1のオフセット誤差の記憶には影響しないことを確認するので、後続のクロック位相Φ1における増幅器ErrAmp2のオフセット誤差を補償する。図2に示すように、スイッチS1およびS2は、クロック位相に基づいて開閉され得る。たとえば、スイッチS1は、クロック位相Φ1の間閉じられ、クロック位相Φ2の間開かれ、スイッチS2は、クロック位相Φ2の間閉じられ、クロック位相Φ1の間開かれる。スイッチS1およびS2の使用は、クロック位相に応じて増幅器ErrAmp1およびErrAmp2の入力および出力を異なるように結合する。これらの構成を、ここでより詳細に説明する。

図3は、一実施形態による、クロック位相Φ2の間の増幅器ErrAmp2の一例を示す。クロック位相Φ2では、スイッチS2は、閉じられ、スイッチS1は、開かれ、これは、増幅器ErrAmp2の入力および出力を増幅器ErrAmp1の入力および出力から分離する。この場合、増幅器ErrAmp2は、開ループ利得構成であり得る。上記で説明したように、増幅器ErrAmp2は、このクロック位相の間、キャパシタC2に増幅器ErrAmp2のオフセット誤差を記憶する。

増幅器ErrAmp2は、それぞれ、第1の差動入力と第2の差動入力とを受信する第1の増幅器An1と第2の増幅器An2とを含む。増幅器An1の差動入力の両方の入力は、バッテリ102に結合される。増幅器An1のオフセット誤差は、差動入力の一方の入力におけるオフセット誤差電圧Von1として示されている。

増幅器ErrAmp2のオフセット誤差を記憶するために、増幅器ErrAmp2の出力から増幅器An2の差動入力へのフィードバック経路が使用される。フィードバック経路において、増幅器ErrAmp2の出力(たとえば、差動出力VonullNおよびVonullP)は、クロック位相Φ2の間オフセット誤差を記憶し得るキャパシタC2に結合される。キャパシタC2に記憶されたオフセット誤差は、増幅器An2の差動入力の一方の入力における推論されたオフセット誤差電圧Von2と、オフセット誤差電圧Von1とを含む。

動作において、増幅器An1の差動出力vn1および増幅器An2の差動出力vn2は、差動出力VonullNおよびVonullPを生成するために加算される。以下でより詳細に説明するように、コモンモードフィードバック回路CMFBは、Vrefに基づいて差動出力計算をコモンモード電圧にシフトし得る。差動出力は、オフセット誤差Von1およびVon2を反映するvn1+vn2の組合せであり得る。出力VonullNおよびVonullPは、次いで、クロック位相Φ2の間、キャパシタC2に記憶される。

以下は、コモンモードおよび差動の2つの制御経路の計算を表す。

コモンモード増幅器Acmの電圧は、増幅器Acmの利得、および電圧Vrefに基づく。電圧Vrefは、Vdd/2などのバッテリまたはレールの電圧とは異なり得る。

式1は、出力VonullPのための計算を示し、式2は、出力VonullNのための計算を示す。この場合、出力VonullPは、コモンモード出力電圧Vocmにvn1およびvn2の差動出力の半分を加えたものである。出力VonullNは、コモンモード電圧Vocmからvn1およびvn2の差動出力の半分を減じたものである。式3は、出力VonullNと出力VonullPとの間の差の計算を示し、式4および5は、vn2およびvn1の増幅器出力の計算を示す。図示のように、式3は、コモンモード電圧Vocmが相殺されるので、差動出力ΔVonullが増幅器出力vn1およびvn2に等しいことを示す。出力vn2は、増幅器An2の利得、および増幅器An2のオフセット誤差から差動出力を減じたものに等しい。出力vn1は、増幅器An1の利得、および増幅器An1のオフセット誤差に等しい。

式6において、差動出力電圧ΔVonullは、式3、4、および5に基づいて決定され得る。式6は、増幅器ErrAmp2の差動出力が増幅器An1およびAn2のオフセット誤差Von1およびVon2、ならびに誤差増幅器An1およびAn2の利得に基づくことを示している。これらの値は、クロック位相Φ2の間、キャパシタC2に記憶される。次の図で説明するように、キャパシタC2に記憶された値は、次のクロック位相Φ1の間、オフセット誤差Von1およびVon2を相殺するために使用される。

図4は、一実施形態による、クロック位相Φ1の間のErrAmp1(増幅器A1およびA2)およびErrAmp2(増幅器An1およびAn2)の一例を示す。クロック位相Φ1の間、スイッチS1は、閉じられ、スイッチS2は、開かれる。これは、ErrAmp2の差動出力をErrAmp1の差動入力に結合する。これは、増幅器ErrAmp2を介してキャパシタC1に増幅器ErrAmp1のオフセット誤差を記憶する。さらに、増幅器ErrAmp2のオフセット誤差は、増幅器ErrAmp2のオフセット誤差がキャパシタC1に値を記憶することに影響を与えないように、クロック位相Φ2においてキャパシタC2に前回記憶された値により相殺される。以下に、オフセット補償についてより詳細に説明する。

増幅器ErrAmp1において、増幅器A1の入力は、増幅器ErrAmp1の出力Vout、およびバッテリ102の電圧に結合される。増幅器A1のオフセット誤差は、増幅器A1の入力のうちの1つにおけるオフセット誤差電圧Vo1として示されている。増幅器A2の差動入力は、増幅器ErrAmp2の差動出力に結合される。また、増幅器A2のオフセット誤差は、増幅器A2の入力のうちの1つにおけるオフセット誤差電圧Vo2として示されている。

このクロック位相において、増幅器ErrAmp2は、キャパシタC1に出力VonullNおよびVonullPを記憶する。式7は、キャパシタC1にわたる差動電圧を示す。

式7に示すように、増幅器ErrAmp2の差動出力電圧は、増幅器An1の利得にバッテリ電圧VBATTと増幅器ErrAmp1の出力電圧との間の差を乗じたものに等しい。増幅器An1およびAn2のオフセット誤差Von1およびVon2は、この場合、キャパシタC2に記憶された値により相殺されている。すなわち、増幅器An2は、オフセット誤差Von2を相殺し、オフセット誤差Von1(たとえば、Von1掛けるAn2の利得)を出力する。この出力されたオフセット誤差Von1は、増幅器An1からのオフセット誤差を相殺する。

ここで、増幅器ErrAmp1に向かうと、増幅器ErrAmp1の出力Voutは、実質的にバッテリ電圧VBATTに等しい。式8は、以下のように増幅器ErrAmp1の出力を示す。

すべての開ループ利得値が大きい(少なくとも1000程度)ので、式8は、以下のように近似され得る。

上記では、増幅器An1の利得が大きいので、オフセット誤差Vo1およびVo2の効果的な相殺があり、これは、バッテリ電圧VBATTの値と比較してVo1およびVo2の値を最小にする。したがって、増幅器An1の利得は、増幅器An1およびAn2のオフセット誤差を補償するために使用されている。

クロック位相Φ2の上記の説明では、増幅器ErrAmp2を検討した。このクロック位相において、増幅器ErrAmp1はまた、開ループ利得構成で動作し、キャパシタC1に記憶された値は、増幅器A1およびA2のオフセット誤差を補償するために使用される。図5は、一実施形態による、クロック位相Φ2における増幅器ErrAmp1の一例を示す。増幅器A1の入力は、増幅器ErrAmp1の出力Vout、およびバッテリ電圧VBATTに結合される。オフセット誤差電圧Vo1はまた、増幅器A1の入力において示されている。また、増幅器A2の入力は、キャパシタC1に結合される。オフセット誤差電圧Vo2はまた、増幅器A2の入力において示されている。

以下の式10において示すように、キャパシタC1は、差動電圧ΔVonull1を保持し、差動電圧ΔVonull1は、増幅器A1およびA2の利得、ならびにVo1およびVo2の増幅器A1およびA2のオフセット誤差に基づく。上記の式7において、増幅器ErrAmp2の差動出力電圧は、増幅器An1の利得にVBATTとVoutとの差を乗じたものに等しい。この場合、キャパシタC1に記憶された値は、増幅器A1およびA2の利得、ならびにオフセット誤差Vo1およびVo2の関数である。式10は、これらの値をまとめたものである。

以下は、キャパシタC1に記憶された値に基づく増幅器A1およびA2のオフセット誤差の相殺を示す。すなわち、キャパシタC1に記憶されたオフセット誤差は、このクロック位相の間、増幅器Vo1およびVo2のオフセット誤差を補償する。式11は、ErrAmp1の出力電圧Voutの決定を表し、これは、以下のようにオフセット誤差Vo1およびVo2の相殺を示している。

式11に示すように、オフセット誤差Vo1およびVo2は、相殺され、増幅器ErrAmp1の出力電圧Voutは、バッテリ電圧VBATTにほぼ等しく、Vout≒VBATTである。この場合、図10に見られるように、キャパシタC1に記憶された値は、オフセット誤差Vo1およびVo2を含む。キャパシタC1に記憶されたオフセット誤差Vo2は、増幅器A2のオフセット誤差Vo2を相殺する。次いで、増幅器A2は、増幅器A2の利得A2によって増幅されたオフセット誤差Vo1を出力する。また、増幅器A1は、増幅器A1の利得A1によって増幅されたオフセット誤差Vo1を出力する。増幅器A1およびA2の出力は、逆極性のものであり、したがって、組み合わされたとき、オフセット誤差Vo1を相殺する。したがって、Vo1およびVo2のオフセット誤差は、クロック位相Φ2において相殺され、出力電圧Voutは、実質的にバッテリ電圧VBATTに等しい。

増幅器ErrAmp1およびErrAmp2の異なる実施態様が理解され得る。図6および図7は、それぞれ、ErrAmp1およびErrAmp2の実施態様の例を示す。しかしながら、他の実施態様が理解され得ることが理解されるであろう。

図6では、差動増幅器A1およびA2は、トランジスタの差動対M_A1およびトランジスタの差動対M_A2として示されている。増幅器A1およびA2は、共有出力段602に結合される。共有出力段602は、差動増幅器A1およびA2の電流出力を電圧出力に変換する抵抗器利得を提供する。共有出力段602の異なる変形例が理解され得る。

図7では、差動増幅器An1およびAn2は、それぞれ、トランジスタの差動対M_AN2およびトランジスタの差動対M_AN1として示されている。増幅器An1およびAn2の出力は、共有出力段702に結合される。共有出力段702はまた、増幅器An1およびAn2の電流出力を電圧に変換するが、共有出力段702の出力は、差動出力Out-およびOut+である。また、コモンモードフィードバック回路704は、差動出力に結合され、1/2(Vdd)などの、レール電圧とは異なるレベルであり得る電圧Vrefに基づいて、差動出力の平均値を一定レベルに維持する。コモンモードフィードバック回路704を使用して、差動電圧測定値は、レール電圧またはバッテリ電圧VBATTから離れて移動される。たとえば、差動電圧測定値がレールに近い場合、差動電圧を正確に測定するのは困難であり得る。したがって、コモンモード差動出力電圧をレール電圧の1/2などの値に設定することは、平均値におけるオフセットを計算することをより正確にする。すなわち、出力Out-およびOut+は、両方ともコモンモード電圧に設定される。次いで、出力Out-およびOut+の差分は、レール電圧と異なるそのコモンモード値に基づいて計算され得る。差動電圧が出力Out-およびOut+において出力される間、コモンモード電圧は、低下する。バッテリ電圧VBATTの約半分のコモンモード電圧を使用することは、出力段702を単純化し得る。

増幅器ErrAmp2の差動出力を上記で説明したが、単一の出力が使用され得る。この場合、増幅器ErrAmp2の出力における差動出力電圧は、コモンモードレベルで実行されない。これは、精度を低下させ得るが、オフセット誤差の補償は、上記で説明したように依然として実行される。図8は、一実施形態による、増幅器ErrAmp2の単一の出力を使用するバッテリ監視システム800の一例を示す。図示のように、増幅器ErrAmp2の単一の出力は、増幅器ErrAmp1に結合される。また、増幅器ErrAmp2の単一の出力は、フィードバック構成で増幅器ErrAmp2の入力に結合される。増幅器ErrAmp2の別の入力および増幅器ErrAmp1の別の入力は、レール電圧と異なる電圧であり得る電圧Vrefに結合される。

クロック位相Φ2において、キャパシタC2に記憶された電圧は、オフセット誤差Von1およびVon2を含む。クロック位相Φ1において、これらの記憶されたオフセット誤差は、増幅器ErrAmp2のオフセット誤差を補償する。また、クロック位相Φ1において、増幅器ErrAmp1のオフセット誤差を実質的に相殺する増幅器ErrAmp2の増幅器An2(図示せず)の利得により、Vout≒VBATTである。さらに、クロック位相Φ2において、キャパシタC1に記憶されたオフセット誤差は、増幅器ErrAmp1の誤差を相殺する。

図9は、一実施形態による、オフセット誤差を補償するための方法の簡略化したフローチャート900を示す。902において、第1の位相の間、増幅器ErrAmp2は、第2の位相の間に増幅器ErrAmp1のオフセット誤差を補償する際に使用するために、キャパシタC1に増幅器ErrAmp1の第1のオフセット誤差を記憶する。904において、第2の位相の間、増幅器ErrAmp2は、後続の第1の位相の間に増幅器ErrAmp2のオフセット誤差を補償する際に使用するために、キャパシタC2に増幅器ErrAmp2のオフセット誤差を記憶する。906において、第2の位相の間、増幅器ErrAmp1は、レプリカデバイスによって生成されたレプリカ電流を制御するために制御トランジスタM_Cを制御する。この位相の間、第1のオフセット誤差は、第1の位相の間に記憶された第1のオフセット誤差を使用して補償される。908において、後続の第1の位相の間、増幅器ErrAmp1は、レプリカ電流を制御するために制御トランジスタM_Cを制御し、第2の増幅器の利得は、増幅器ErrAmp1のオフセット誤差を補償するために使用され、増幅器ErrAmp2のオフセット誤差は、第2の位相の間にキャパシタC2に記憶された増幅器ErrAmp2のオフセット誤差を使用して補償される。

温度変動オフセット

上記で説明したように、感知抵抗器R₁は、チップ上に配置され得、したがって、チップの温度変動に敏感であり得る。図10は、一実施形態による、温度変動を補償するための抵抗R₁の例示的な実施態様を示す。温度変動は、2つのタイプの抵抗器を使用する電流電圧変換の間に補償され得る。第1のタイプの抵抗器Rは、負の温度係数を有するP+ドーピングしたポリ抵抗である。第2のタイプの抵抗器rspは、シリサイド化され、正の温度係数を有している。反対の温度係数は、温度変動を補償するために使用され得る。

図示のように、抵抗器rsp(たとえば、rsp 1、rsp 2、rsp 3、...、rsp N)のサイズは、タップ1002を介して調整され得る。異なるタップ設定は、様々な抵抗器rspをレプリカ電流に結合するために異なるタップを開閉することによって温度変動を調整するために使用され得る。抵抗器rspのサイズは、次いで、温度変動を補償し得る。たとえば、抵抗器rspのサイズは、温度に対する抵抗の最終的な傾きを決定することになる。

図11は、一実施形態による、抵抗器rsp1を使用する温度補正の一例を示す。図10中の抵抗器RSPは、タップ設定に基づいてレプリカ電流に結合される抵抗器rsp1〜rspNの組合せを表す。この場合、Voutは、以下のように決定され得る。

Vout≒I/2(R+1/2rsp)

図示のように、感知抵抗器R₁にわたる出力電圧Voutは、抵抗器rspの抵抗値によって補償されるRの抵抗値に等しい。内部抵抗器が使用されるものとして説明されているが、特定の実施形態はまた、オフチップであり、したがって、温度補償を必要としない外部抵抗器を使用し得る。

上記の説明は、特定の実施形態の態様が実施され得る方法の例とともに本開示の様々な実施形態を例示する。以上の例は、唯一の実施形態であると見なすべきではなく、これらは、以下の特許請求の範囲によって定義されている特定の実施形態の柔軟性および利点を実例で示すために提供されたものである。以上の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって定義されている本開示の範囲を逸脱することなく、他の構造、実施形態、実施態様および等価物を使用することができる。

200 バッテリ監視システム
202 バッテリ
602 共有出力段
702 共有出力段
704 コモンモードフィードバック回路
800 バッテリ監視システム
1002 タップ

Claims

第1の差動入力と、第2の差動入力と、出力とを備える第1の増幅器であって、前記第1の差動入力が、レプリカデバイス、およびバッテリの電圧に結合され、前記出力が、制御デバイスに結合され、前記レプリカデバイスが、前記バッテリを通って流れる電流のレプリカ電流を生成するように構成され、前記第1の増幅器が、前記レプリカ電流を制御するために前記制御デバイスを制御する、第1の増幅器と、
第3の差動入力と、第4の差動入力と、出力とを備える第2の増幅器であって、前記第2の増幅器が、第1の位相の間前記第1の増幅器の前記出力に前記第3の差動入力を選択的に結合し、前記第1の位相の間前記第2の差動入力に前記第2の増幅器の前記出力を選択的に結合し、第2の位相の間前記第4の差動入力に前記第2の増幅器の前記出力を選択的に結合することに基づいて、前記第1の増幅器の第1のオフセット誤差と、前記第2の増幅器の第2のオフセット誤差とを補償するように構成された、第2の増幅器と
を備える回路。
前記第2の位相の間、前記第2の増幅器が、前記第1の位相の間に前記第2の増幅器の前記第2のオフセット誤差を補償する際に使用するために前記第2の増幅器の前記第4の差動入力に結合された記憶要素の第1のセットに前記第2の増幅器の前記第2のオフセット誤差を記憶する、請求項1に記載の回路。
前記第1の位相の間、前記第2の増幅器が、後続の第2の位相の間に前記第1の増幅器の前記第1のオフセット誤差を補償する際に使用するために前記第1の増幅器の前記第2の差動入力に結合された記憶要素の第2のセットに前記第1の増幅器の前記第1のオフセット誤差を記憶し、
前記第2の増幅器の利得が、前記第1の位相の間の前記第1のオフセット誤差を補償するために使用される、請求項2に記載の回路。
前記第2の増幅器が、前記第3の差動入力を含む第3の増幅器と、前記第4の差動入力を含む第4の増幅器とを含み、前記第2の位相の間、
前記第3の差動入力の第1の入力および第2の入力が前記バッテリの前記電圧に結合され、前記第3の増幅器が、前記第2のオフセット誤差の第3の増幅器オフセット誤差を含み、
前記第4の差動入力の第1の入力が前記第2の増幅器の前記出力に結合され、前記第4の増幅器が、前記第2のオフセット誤差の第4の増幅器オフセット誤差を含む、請求項1に記載の回路。
記憶要素の第1のセットが、前記第2の位相の間、前記第4の差動入力と前記第2の増幅器の前記出力とに結合され、
記憶要素の前記第1のセットが、前記第2の位相の間、前記第3の増幅器オフセット誤差と前記第4の増幅器オフセット誤差とを記憶するように構成され、
前記第2の位相の間に記憶された前記第3の増幅器オフセット誤差および前記第4の増幅器オフセット誤差が、後続の第1の位相の間に前記第3の増幅器オフセット誤差と前記第4の増幅器オフセット誤差とを補償するために使用される、請求項4に記載の回路。
前記第4の差動入力の前記第1の入力が、前記第2の増幅器の第1の差動出力に結合され、
前記第4の差動入力の第2の入力が、前記第2の増幅器の第2の差動出力に結合された、請求項4に記載の回路。
前記第1の増幅器が、前記第1の差動入力を含む第5の増幅器と、前記第2の差動入力を含む第6の増幅器とを含み、前記第1の位相の間、
前記第1の差動入力の第1の入力が、前記第1の増幅器の前記出力に結合され、前記第1の差動入力の第2の入力が、前記バッテリの前記電圧に結合され、前記第5の増幅器が、前記第1のオフセット誤差の第5の増幅器オフセット誤差を含み、
前記第2の差動入力の第1の入力が、前記第2の増幅器の前記出力に結合され、前記第6の増幅器が、前記第1のオフセット誤差の第6の増幅器オフセット誤差を含む、請求項4に記載の回路。
前記第2の増幅器の利得が、前記第1の位相の間に前記第5の増幅器オフセット誤差と前記第6の増幅器オフセット誤差とを補償するために使用される、請求項7に記載の回路。
記憶要素の第2のセットが、前記第1の位相の間、前記第2の増幅器の前記第2の差動入力および前記出力に結合され、
記憶要素の前記第2のセットが、前記第1の位相の間、前記第5の増幅器オフセット誤差と前記第6の増幅器オフセット誤差とを記憶するように構成され、
前記第2の位相の間に記憶された前記第5の増幅器オフセット誤差および第6の増幅器オフセット誤差が、後続の第2の位相の間に前記第5の増幅器オフセット誤差と前記第6の増幅器オフセット誤差とを補償するために使用される、請求項8に記載の回路。
前記第2の差動入力の前記第1の入力が、前記第2の増幅器の第1の差動出力に結合され、
前記第2の差動入力の第2の入力が、前記第2の増幅器の第2の差動出力に結合された、請求項7に記載の回路。
前記第2の増幅器の前記出力が、差動出力であり、前記回路が、
前記差動出力に結合され、前記差動出力のコモンモード部分を前記バッテリの前記電圧とは異なる一定値に維持するように構成されたコモンモードフィードバック回路をさらに備える、請求項1に記載の回路。
前記レプリカ電流を受け取るように構成された抵抗器をさらに備え、前記抵抗器にわたる電圧が、前記バッテリにわたる前記電圧を監視するために感知され、
前記抵抗器が、温度変化を補償するように構成され、
前記抵抗器が、抵抗器の第1のセットと抵抗器の第2のセットとを備え、
抵抗器の前記第1のセットが、第1の温度係数を有し、抵抗器の前記第2のセットが、前記第1の温度係数と反対の第2の温度係数を有し、
抵抗器の前記第1のセットが、複数のタップに選択的に結合され、
前記複数のタップ内のタップが、温度変動を補償するために抵抗器の前記第1のセット内の抵抗器を選択的に接続する、請求項1に記載の回路。
第1の位相の間、第2の増幅器によって、第2の位相の間に第1の増幅器の第1のオフセット誤差を補償する際に使用するために前記第1の増幅器の前記第1のオフセット誤差を前記第1の増幅器の差動入力に結合された記憶要素の第1のセットに記憶するステップと、
第2の位相の間、前記第2の増幅器によって、後続の第1の位相の間に前記第2の増幅器の第2のオフセット誤差を補償する際に使用するために前記第2の増幅器の前記第2のオフセット誤差を前記第2の増幅器の差動入力に結合された記憶要素の第2のセットに記憶するステップと、
前記第2の位相の間、前記第1の増幅器によって、レプリカデバイスによって生成されたレプリカ電流を制御するために制御デバイスを制御するステップであって、前記レプリカ電流がバッテリを通って流れる電流のレプリカであり、前記第1のオフセット誤差が前記第1の位相の間に記憶された前記第1のオフセット誤差を使用して補償される、ステップと、
後続の第1の位相の間、前記第1の増幅器によって、前記レプリカ電流を制御するために前記制御デバイスを制御するステップであって、前記第2の増幅器の利得が前記第1のオフセット誤差を補償するために使用され、前記第2のオフセット誤差が前記第2の位相の間に記憶された前記第2のオフセット誤差を使用して補償される、ステップと
を備える方法。
前記第2の増幅器の差動出力のコモンモード部分を前記バッテリの電圧とは異なる一定値に維持するステップをさらに備える、請求項13に記載の方法。
前記レプリカ電流を受け取るように構成された抵抗器を前記制御デバイスに結合するステップをさらに備え、前記抵抗器にわたる電圧が、前記バッテリにわたる電圧を監視するために感知され、前記抵抗器が、温度変動を補償するように構成された、請求項13に記載の方法。