JP6591730B2 - ディスプレイ駆動方法 - Google Patents
ディスプレイ駆動方法 Download PDFInfo
- Publication number
- JP6591730B2 JP6591730B2 JP2013265152A JP2013265152A JP6591730B2 JP 6591730 B2 JP6591730 B2 JP 6591730B2 JP 2013265152 A JP2013265152 A JP 2013265152A JP 2013265152 A JP2013265152 A JP 2013265152A JP 6591730 B2 JP6591730 B2 JP 6591730B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage signal
- row
- applying
- pixel unit
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
Description
ゲート線群内の奇数のゲート線にスイッチング電圧信号を順次付与するステップ、および、
ゲート線群内の偶数のゲート線にスイッチング電圧信号を順次付与するステップ
を含み、
奇数のゲート線上のスイッチング電圧信号が立ち下がりエッジにあるとき、偶数のゲート線上のスイッチング電圧信号は立ち上がりエッジにある。
第1のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第1の行に第1のデータ電圧信号を付与するステップ、
第3のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第3の行に第3のデータ電圧信号を付与するステップ、
第2のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第2の行に第2のデータ電圧信号を付与するステップ、
第4のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第4の行に第4のデータ電圧信号を付与するステップを含む。
画素ユニットの対応する第3の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の前半において、画素ユニットの対応する第3の行に、画素ユニットの第1の行の第1のデータ電圧信号を送信し、スイッチング電圧信号の後半において、画素ユニットの第3の行に第3のデータ電圧信号を送信するステップを含み、
画素ユニットの第2の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の前半において、画素ユニットの対応する第2の行に、画素ユニットの第3の行の第3のデータ電圧信号を送信し、スイッチング電圧信号の後半において、画素ユニットの第2の行に第2のデータ電圧信号を送信するステップを含み、
画素ユニットの第4の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の前半において、画素ユニットの対応する第4の行に、画素ユニットの第2の行の第2のデータ電圧信号を送信し、スイッチング電圧信号の後半において、画素ユニットの第4の行に第4のデータ電圧信号を送信するステップを含む。
第1のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第1の行にデータ電圧信号を付与するステップ、
第3のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第3の行にデータ電圧信号を付与するステップ、
第5のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第5の行にデータ電圧信号を付与するステップ、
第7のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第7の行にデータ電圧信号を付与するステップ、
第2のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第2の行にデータ電圧信号を付与するステップ、
第4のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第4の行にデータ電圧信号を付与するステップ、
第6のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第6の行にデータ電圧信号を付与するステップ、
第8のゲート線にスイッチング電圧信号を付与し、画素ユニットの対応する第8の行にデータ電圧信号を付与するステップを含む。
画素ユニットの対応する第3の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第3の行に第1のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第3の行に第3のデータ電圧信号を付与するステップを含み、
画素ユニットの対応する第5の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第5の行に第1のデータ電圧信号を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第5の行に第3のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第5の行に第5のデータ電圧信号を付与するステップを含み、
画素ユニットの対応する第7の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第1の四半分において、画素ユニットの対応する第7の行に第1のデータ電圧信号を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第7の行に第3のデータ電圧信号を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第7の行に第5のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第7の行に第7のデータ電圧信号を付与するステップを含み、
画素ユニットの対応する第2の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第1の四半分において、画素ユニットの対応する第2の行に第3のデータ電圧信号を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第2の行に第5のデータ電圧信号を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第2の行に第7のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第2の行に第2のデータ電圧信号を付与するステップを含み、
画素ユニットの対応する第4の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第1の四半分において、画素ユニットの対応する第4の行に第5のデータ電圧信号を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第4の行に第7のデータ電圧信号を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第4の行に第2のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第4の行に第4のデータ電圧信号を付与するステップを含み、
画素ユニットの対応する第6の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第1の四半分において、画素ユニットの対応する第6の行に第7のデータ電圧信号を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第6の行に第2のデータ電圧信号を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第6の行に第4のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第6の行に第6のデータ電圧信号を付与するステップを含み、
画素ユニットの対応する第8の行にデータ電圧信号を付与するステップは、スイッチング電圧信号の第1の四半分において、画素ユニットの対応する第8の行に第2のデータ電圧信号を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第8の行に第4のデータ電圧信号を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第8の行に第6のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第8の行に第8のデータ電圧信号を付与するステップを含む。
タイミングコントローラのランダムアクセスメモリに偶数のゲート線のスイッチング電圧信号を記憶するステップ
をさらに含み、
ゲート線群内の偶数のゲート線にスイッチング電圧信号を順次付与するステップの前に、方法は、
偶数のゲート線のスイッチング電圧信号をタイミングコントローラのランダムアクセスメモリから読み出すステップ
をさらに含む。
ステップ101、第1のゲート線群内の奇数のゲート線にスイッチング電圧信号を順次付与するステップ
を含む。
ステップ103、第2のゲート線群内の奇数のゲート線にスイッチング電圧信号を順次付与するステップ、および、
ステップ104、第2のゲート線群内の偶数のゲート線にスイッチング電圧信号を順次付与するステップ
をさらに含む。
第5のゲート線G5にスイッチング電圧信号を付与し、画素ユニットの第5の行にデータ電圧信号を付与するステップであり、具体的には、スイッチング電圧信号の前半において、画素ユニットの対応する第5の行に、G4の第4のデータ電圧信号4が書き込まれ、スイッチング電圧信号の後半において、画素ユニットの第5の行に第5のデータ電圧信号5が書き込まれるステップ、
第7のゲート線G7にスイッチング電圧信号を付与し、画素ユニットの第7の行にデータ電圧信号を付与するステップであり、具体的には、スイッチング電圧信号の前半において、画素ユニットの対応する第7の行に、G5の第5のデータ電圧信号5が書き込まれ、スイッチング電圧信号の後半において、画素ユニットの第7の行に第7のデータ電圧信号7が書き込まれるステップ、
第6のゲート線G6にスイッチング電圧信号を付与し、画素ユニットの第6の行にデータ電圧信号を付与するステップであり、具体的には、スイッチング電圧信号の前半において、画素ユニットの対応する第6の行に、G7の第7のデータ電圧信号7が書き込まれ、スイッチング電圧信号の後半において、画素ユニットの第6の行に第6のデータ電圧信号6が書き込まれるステップ、
第8のゲート線G8にスイッチング電圧信号を付与し、画素ユニットの第8の行にデータ電圧信号を付与するステップであり、具体的には、スイッチング電圧信号の前半において、画素ユニットの対応する第8の行に、G6の第6のデータ電圧信号6が書き込まれ、スイッチング電圧信号の後半において、画素ユニットの第8の行に第8のデータ電圧信号8が書き込まれるステップ
を含む。
タイミングコントローラのRAM(ランダムアクセスメモリ)に偶数のゲート線のスイッチング電圧信号を記憶するステップ
をさらに含み、
ゲート線群内の偶数のゲート線にスイッチング電圧信号を順次付与するステップの前に、方法は、
偶数のゲート線のスイッチング電圧信号をタイミングコントローラのRAMから読み出すステップ
をさらに含む。
具体的には、まず第1に第1のゲート線G10にスイッチング電圧信号を付与し、次いで、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第1の行に第1のデータ電圧信号1を付与するステップ。
具体的には、第3のゲート線G30にスイッチング電圧信号を付与した後、データ信号駆動ユニットが、スイッチング電圧信号の第3の四半分において第1のデータ電圧信号1を付与しており、TFTがこの期間にターンオンされ、したがってデータ信号駆動ユニットが、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第3の行に第1のデータ電圧信号を付与し、スイッチング電圧信号の最後の四半分において第3のデータ電圧信号3を付与し、このことによって、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第3の行に第3のデータ電圧信号3を付与するステップ。
具体的には、スイッチング電圧信号の第2の四半分において、第5のゲート線G50によって、画素ユニットの対応する第5の行に第1のデータ電圧信号1を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第5の行に第3のデータ電圧信号3を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第5の行に第5のデータ電圧信号5を付与するステップ。
具体的には、スイッチング電圧信号の第1の四半分において、第7のゲート線G70によって、画素ユニットの対応する第7の行に第1のデータ電圧信号1を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第7の行に第3のデータ電圧信号3を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第7の行に第5のデータ電圧信号5を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第7の行に第7のデータ電圧信号7を付与するステップ。
具体的には、スイッチング電圧信号の第1の四半分において、第2のゲート線G20によって、画素ユニットの対応する第2の行に第3のデータ電圧信号3を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第2の行に第5のデータ電圧信号5を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第2の行に第7のデータ電圧信号7を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第2の行に第2のデータ電圧信号2を付与するステップ。
具体的には、スイッチング電圧信号の第1の四半分において、第4のゲート線G40によって、画素ユニットの対応する第4の行に第5のデータ電圧信号5を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第4の行に第7のデータ電圧信号7を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第4の行に第2のデータ電圧信号2を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第4の行に第4のデータ電圧信号4を付与するステップ。
具体的には、スイッチング電圧信号の第1の四半分において、第6のゲート線G60によって、画素ユニットの対応する第6の行に第7のデータ電圧信号7を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第6の行に第2のデータ電圧信号2を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第6の行に第4のデータ電圧信号4を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第6の行に第6のデータ電圧信号6を付与するステップ。
具体的には、スイッチング電圧信号の第1の四半分において、第8のゲート線G80によって、画素ユニットの対応する第8の行に第2のデータ電圧信号2を付与し、スイッチング電圧信号の第2の四半分において、画素ユニットの対応する第8の行に第4のデータ電圧信号4を付与し、スイッチング電圧信号の第3の四半分において、画素ユニットの対応する第8の行に第6のデータ電圧信号6を付与し、スイッチング電圧信号の最後の四半分において、画素ユニットの対応する第8の行に第8のデータ電圧信号8を付与するステップ。
20 第2のゲート線
30 第3のゲート線
40 第4のゲート線
G1 第1のゲート線
G2 第2のゲート線
G3 第3のゲート線
G4 第4のゲート線
G5 第5のゲート線
G6 第6のゲート線
G7 第7のゲート線
G8 第8のゲート線
G10 第1のゲート線
G20 第2のゲート線
G30 第3のゲート線
G40 第4のゲート線
G50 第5のゲート線
G60 第6のゲート線
G70 第7のゲート線
G80 第8のゲート線
Claims (8)
- オーバーラップスキャンモードを使用するディスプレイ駆動方法であって、画素ユニットの2つの行ごとに、それぞれ画素ユニットの前記2つの行を制御するための2つのゲート線を有し、前記2つのゲート線が、それぞれ前記ゲート線に接続される前記画素ユニットを駆動し、画素ユニットの各行は一本のゲート線によって制御されるだけであり、各々のゲート線群が、近接する2つのゲート線のN個の対を含み、Nが2以上の自然数であり、
ディスプレイ駆動方法が、
前記ゲート線群内の奇数番目のゲート線にスイッチング電圧信号を順次付与するステップ、および、
前記ゲート線群内の偶数番目のゲート線にスイッチング電圧信号を順次付与するステップを含み、
前記スイッチング電圧信号が順次付与される二本のゲート線に配される二つのスイッチング電圧信号は、互いのハイ領域で重畳部分を有し、
前記奇数番目のゲート線上のスイッチング電圧信号が立ち下がりエッジにあるとき、それに近接する前記偶数番目のゲート線上のスイッチング電圧信号が立ち上がりエッジにある
ディスプレイ駆動方法。 - N=2であり、各々のゲート線群が4つのゲート線を含む、請求項1に記載のディスプレイ駆動方法。
- 前記ゲート線群が、第1のゲート線、第2のゲート線、第3のゲート線、および第4のゲート線を備え、前記ディスプレイ駆動方法が、
前記第1のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第1の行にデータ電圧信号を付与するステップ、
前記第3のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第3の行にデータ電圧信号を付与するステップ、
前記第2のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第2の行にデータ電圧信号を付与するステップ、
前記第4のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第4の行にデータ電圧信号を付与するステップを含む、請求項2に記載のディスプレイ駆動方法。 - 前記画素ユニットの前記対応する第1の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の後半において、前記画素ユニットの前記対応する第1の行に第1のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第3の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の前半において、前記画素ユニットの前記対応する第3の行に、前記画素ユニットの前記第1の行の前記第1のデータ電圧信号を送信し、前記スイッチング電圧信号の後半において、前記画素ユニットの前記対応する第3の行に第3のデータ電圧信号を送信するステップを含み、
前記画素ユニットの前記第2の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の前半において、前記画素ユニットの前記対応する第2の行に、前記画素ユニットの前記第3の行の前記第3のデータ電圧信号を送信し、前記スイッチング電圧信号の後半において、前記画素ユニットの前記対応する第2の行に第2のデータ電圧信号を送信するステップを含み、
前記画素ユニットの前記第4の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の前半において、前記画素ユニットの前記対応する第4の行に、前記画素ユニットの前記第2の行の前記第2のデータ電圧信号を送信し、前記スイッチング電圧信号の後半において、前記画素ユニットの前記対応する第4の行に第4のデータ電圧信号を送信するステップを含む、請求項3に記載のディスプレイ駆動方法。 - N=4であり、各々のゲート線群が8つのゲート線を含む、請求項1に記載のディスプレイ駆動方法。
- 前記ゲート線群が、第1のゲート線、第2のゲート線、第3のゲート線、第4のゲート線、第5のゲート線、第6のゲート線、第7のゲート線、および第8のゲート線を備え、
前記ディスプレイ駆動方法が、
前記第1のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第1の行にデータ電圧信号を付与するステップ、
前記第3のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第3の行にデータ電圧信号を付与するステップ、
前記第5のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第5の行にデータ電圧信号を付与するステップ、
前記第7のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第7の行にデータ電圧信号を付与するステップ、
前記第2のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第2の行にデータ電圧信号を付与するステップ、
前記第4のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第4の行にデータ電圧信号を付与するステップ、
前記第6のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第6の行にデータ電圧信号を付与するステップ、
前記第8のゲート線にスイッチング電圧信号を付与し、前記画素ユニットの対応する第8の行にデータ電圧信号を付与するステップを含む、請求項5に記載のディスプレイ駆動方法。 - 前記画素ユニットの前記対応する第1の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第1の行に第1のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第3の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの対応する第3の行に前記第1のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第3の行に第3のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第5の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第2の四半分において、前記画素ユニットの対応する第5の行に前記第1のデータ電圧信号を付与し、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの前記対応する第5の行に前記第3のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第5の行に第5のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第7の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第1の四半分において、前記画素ユニットの対応する第7の行に前記第1のデータ電圧信号を付与し、前記スイッチング電圧信号の第2の四半分において、前記画素ユニットの前記対応する第7の行に前記第3のデータ電圧信号を付与し、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの前記対応する第7の行に前記第5のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第7の行に第7のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第2の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第1の四半分において、前記画素ユニットの対応する第2の行に前記第3のデータ電圧信号を付与し、前記スイッチング電圧信号の第2の四半分において、前記画素ユニットの前記対応する第2の行に前記第5のデータ電圧信号を付与し、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの前記対応する第2の行に前記第7のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第2の行に第2のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第4の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第1の四半分において、前記画素ユニットの対応する第4の行に前記第5のデータ電圧信号を付与し、前記スイッチング電圧信号の第2の四半分において、前記画素ユニットの前記対応する第4の行に前記第7のデータ電圧信号を付与し、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの前記対応する第4の行に前記第2のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第4の行に第4のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第6の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第1の四半分において、前記画素ユニットの対応する第6の行に前記第7のデータ電圧信号を付与し、前記スイッチング電圧信号の第2の四半分において、前記画素ユニットの前記対応する第6の行に前記第2のデータ電圧信号を付与し、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの前記対応する第6の行に前記第4のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第6の行に第6のデータ電圧信号を付与するステップを含み、
前記画素ユニットの前記対応する第8の行にデータ電圧信号を付与するステップが、前記スイッチング電圧信号の第1の四半分において、前記画素ユニットの対応する第8の行に前記第2のデータ電圧信号を付与し、前記スイッチング電圧信号の第2の四半分において、前記画素ユニットの前記対応する第8の行に前記第4のデータ電圧信号を付与し、前記スイッチング電圧信号の第3の四半分において、前記画素ユニットの前記対応する第8の行に前記第6のデータ電圧信号を付与し、前記スイッチング電圧信号の最後の四半分において、前記画素ユニットの前記対応する第8の行に第8のデータ電圧信号を付与するステップを含む、請求項6に記載のディスプレイ駆動方法。 - 前記ゲート線群内の前記奇数番目のゲート線にスイッチング電圧信号を順次付与するステップのときに、前記ディスプレイ駆動方法が、タイミングコントローラのランダムアクセスメモリに前記偶数番目のゲート線の前記スイッチング電圧信号を記憶するステップをさらに含み、
前記ゲート線群内の前記偶数番目のゲート線にスイッチング電圧信号を順次付与するステップの前に、前記ディスプレイ駆動方法が、前記偶数番目のゲート線の前記スイッチング電圧信号を前記タイミングコントローラの前記ランダムアクセスメモリから読み出すステップをさらに含む、請求項1に記載のディスプレイ駆動方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210564612.4 | 2012-12-21 | ||
CN2012105646124A CN103021369A (zh) | 2012-12-21 | 2012-12-21 | 液晶显示器的驱动方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018089535A Division JP6662947B2 (ja) | 2012-12-21 | 2018-05-07 | ディスプレイ駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014139670A JP2014139670A (ja) | 2014-07-31 |
JP6591730B2 true JP6591730B2 (ja) | 2019-10-16 |
Family
ID=47969905
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013265152A Active JP6591730B2 (ja) | 2012-12-21 | 2013-12-24 | ディスプレイ駆動方法 |
JP2018089535A Active JP6662947B2 (ja) | 2012-12-21 | 2018-05-07 | ディスプレイ駆動方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018089535A Active JP6662947B2 (ja) | 2012-12-21 | 2018-05-07 | ディスプレイ駆動方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9640123B2 (ja) |
EP (1) | EP2747067B1 (ja) |
JP (2) | JP6591730B2 (ja) |
KR (1) | KR101626192B1 (ja) |
CN (1) | CN103021369A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103021369A (zh) | 2012-12-21 | 2013-04-03 | 北京京东方光电科技有限公司 | 液晶显示器的驱动方法 |
KR102313502B1 (ko) * | 2015-01-21 | 2021-10-18 | 삼성디스플레이 주식회사 | 표시 장치 |
US10290156B2 (en) * | 2015-03-11 | 2019-05-14 | Facebook Technologies, Llc | Display device with dual data drivers |
US10177658B2 (en) * | 2016-04-14 | 2019-01-08 | Texas Instruments Incorporated | Methods and apparatus for adaptive timing for zero voltage transition power converters |
CN106782420B (zh) * | 2017-03-09 | 2019-01-04 | 京东方科技集团股份有限公司 | 一种显示面板、其驱动方法及显示装置 |
CN111028814A (zh) * | 2020-01-02 | 2020-04-17 | 京东方科技集团股份有限公司 | 栅极驱动模组、栅极驱动方法和显示装置 |
CN114187859B (zh) * | 2020-09-14 | 2024-03-15 | 京东方科技集团股份有限公司 | 显示驱动方法和显示装置 |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3724163B2 (ja) * | 1997-12-29 | 2005-12-07 | カシオ計算機株式会社 | 液晶表示素子及び液晶表示装置 |
JP3516382B2 (ja) * | 1998-06-09 | 2004-04-05 | シャープ株式会社 | 液晶表示装置及びその駆動方法並びに走査線駆動回路 |
JP2002072985A (ja) * | 2000-09-01 | 2002-03-12 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示装置、媒体及び情報集合体 |
KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
KR100432651B1 (ko) * | 2002-06-18 | 2004-05-22 | 삼성에스디아이 주식회사 | 화상 표시 장치 |
KR100459135B1 (ko) * | 2002-08-17 | 2004-12-03 | 엘지전자 주식회사 | 유기 el 디스플레이 패널 및 구동방법 |
JP3789108B2 (ja) * | 2002-10-09 | 2006-06-21 | キヤノン株式会社 | 画像表示装置 |
JP3786101B2 (ja) * | 2003-03-11 | 2006-06-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
JP3904524B2 (ja) * | 2003-03-20 | 2007-04-11 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
KR20050050885A (ko) * | 2003-11-26 | 2005-06-01 | 삼성전자주식회사 | 신호 처리 장치 및 방법 |
KR101006450B1 (ko) * | 2004-08-03 | 2011-01-06 | 삼성전자주식회사 | 액정 표시 장치 |
TWI387800B (zh) * | 2004-09-10 | 2013-03-01 | Samsung Display Co Ltd | 顯示裝置 |
KR101074402B1 (ko) * | 2004-09-23 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
JP4594215B2 (ja) * | 2004-11-26 | 2010-12-08 | 三星モバイルディスプレイ株式會社 | 順次走査及び飛び越し走査兼用の駆動回路 |
KR101031667B1 (ko) * | 2004-12-29 | 2011-04-29 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101191157B1 (ko) * | 2004-12-31 | 2012-10-15 | 엘지디스플레이 주식회사 | 액정표시장치의 구동부 |
KR100599657B1 (ko) * | 2005-01-05 | 2006-07-12 | 삼성에스디아이 주식회사 | 표시 장치 및 그 구동 방법 |
KR20060089829A (ko) | 2005-02-04 | 2006-08-09 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
KR101156464B1 (ko) * | 2005-06-28 | 2012-06-18 | 엘지디스플레이 주식회사 | 액정표시장치의 게이트 구동방법 |
KR101157962B1 (ko) | 2005-08-30 | 2012-06-25 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치 및 구동방법 |
KR101189273B1 (ko) * | 2005-09-07 | 2012-10-09 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 |
US20070063952A1 (en) | 2005-09-19 | 2007-03-22 | Toppoly Optoelectronics Corp. | Driving methods and devices using the same |
KR101253273B1 (ko) * | 2005-12-16 | 2013-04-10 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR101234422B1 (ko) | 2006-05-11 | 2013-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
KR20080000496A (ko) * | 2006-06-27 | 2008-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
KR101243812B1 (ko) | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그의 구동방법 |
KR101261607B1 (ko) * | 2006-07-25 | 2013-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20080071310A (ko) * | 2007-01-30 | 2008-08-04 | 삼성전자주식회사 | 디스플레이장치 |
KR101408259B1 (ko) | 2007-11-28 | 2014-06-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
TWI367381B (en) * | 2008-02-01 | 2012-07-01 | Chimei Innolux Corp | Thin film transistor substrate and method of fabricating same |
TWI408640B (zh) * | 2008-02-22 | 2013-09-11 | Wintek Corp | 顯示器驅動方法 |
JP5203447B2 (ja) * | 2008-02-27 | 2013-06-05 | シャープ株式会社 | アクティブマトリクス基板 |
KR101529288B1 (ko) | 2008-04-17 | 2015-06-17 | 삼성디스플레이 주식회사 | 표시장치 |
WO2009130919A1 (ja) * | 2008-04-23 | 2009-10-29 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
TWI404022B (zh) * | 2008-05-08 | 2013-08-01 | Au Optronics Corp | 驅動一液晶顯示裝置的方法 |
TW201027497A (en) * | 2009-01-06 | 2010-07-16 | Chunghwa Picture Tubes Ltd | Method of driving scan lines of a flat panel display |
TWI407400B (zh) * | 2009-09-14 | 2013-09-01 | Au Optronics Corp | 液晶顯示器、平面顯示器及其閘極驅動方法 |
TWI402819B (zh) * | 2009-11-04 | 2013-07-21 | Chunghwa Picture Tubes Ltd | 具雙閘極驅動架構之液晶顯示裝置 |
US8854561B2 (en) * | 2009-11-13 | 2014-10-07 | Au Optronics Corporation | Liquid crystal display panel with charge sharing scheme |
TWI423210B (zh) * | 2009-12-28 | 2014-01-11 | Au Optronics Corp | 顯示裝置及其顯示面板的驅動方法 |
KR101097351B1 (ko) * | 2010-05-06 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 주사 구동 회로 및 이를 이용한 표시 장치 |
KR101761861B1 (ko) * | 2010-06-18 | 2017-07-27 | 삼성디스플레이 주식회사 | 접촉 감지 기능이 있는 표시 장치 |
JP2012068599A (ja) * | 2010-09-27 | 2012-04-05 | Casio Comput Co Ltd | 液晶表示装置 |
US20120081347A1 (en) * | 2010-09-30 | 2012-04-05 | Apple Inc. | Low power inversion scheme with minimized number of output transitions |
CN102446498B (zh) * | 2010-10-12 | 2013-08-07 | 北京京东方光电科技有限公司 | 液晶显示器的驱动装置和驱动方法 |
TWI431605B (zh) * | 2010-11-15 | 2014-03-21 | Au Optronics Corp | 液晶顯示面板 |
KR101289652B1 (ko) * | 2010-12-10 | 2013-07-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2012189752A (ja) * | 2011-03-10 | 2012-10-04 | Japan Display East Co Ltd | 表示装置 |
KR101777133B1 (ko) * | 2011-04-21 | 2017-09-12 | 엘지디스플레이 주식회사 | 액정 표시장치 |
KR101832409B1 (ko) * | 2011-05-17 | 2018-02-27 | 삼성디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 액정 표시 장치 |
JP2012242761A (ja) * | 2011-05-23 | 2012-12-10 | Kyocera Display Corp | 液晶表示装置の駆動装置 |
JP6053278B2 (ja) * | 2011-12-14 | 2016-12-27 | 三菱電機株式会社 | 2画面表示装置 |
KR101952936B1 (ko) * | 2012-05-23 | 2019-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN102937853B (zh) | 2012-10-19 | 2015-10-14 | 北京京东方光电科技有限公司 | 一种电容式内嵌触摸屏、其驱动方法及显示装置 |
CN103021369A (zh) | 2012-12-21 | 2013-04-03 | 北京京东方光电科技有限公司 | 液晶显示器的驱动方法 |
JP6179758B2 (ja) | 2013-03-28 | 2017-08-16 | Dic株式会社 | 重合性化合物、それを用いた高分子化合物、及び重合性組成物 |
CN103279217A (zh) | 2013-04-19 | 2013-09-04 | 北京京东方光电科技有限公司 | 一种内嵌式触摸屏及显示装置 |
-
2012
- 2012-12-21 CN CN2012105646124A patent/CN103021369A/zh active Pending
-
2013
- 2013-12-19 EP EP13198284.5A patent/EP2747067B1/en active Active
- 2013-12-20 US US14/137,947 patent/US9640123B2/en active Active
- 2013-12-20 KR KR1020130160213A patent/KR101626192B1/ko active IP Right Grant
- 2013-12-24 JP JP2013265152A patent/JP6591730B2/ja active Active
-
2017
- 2017-03-20 US US15/464,252 patent/US9978330B2/en active Active
-
2018
- 2018-05-07 JP JP2018089535A patent/JP6662947B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP2747067A2 (en) | 2014-06-25 |
KR20140082570A (ko) | 2014-07-02 |
US9978330B2 (en) | 2018-05-22 |
JP6662947B2 (ja) | 2020-03-11 |
US20140176527A1 (en) | 2014-06-26 |
JP2018151654A (ja) | 2018-09-27 |
EP2747067A3 (en) | 2015-07-29 |
JP2014139670A (ja) | 2014-07-31 |
EP2747067B1 (en) | 2018-02-07 |
KR101626192B1 (ko) | 2016-06-13 |
CN103021369A (zh) | 2013-04-03 |
US9640123B2 (en) | 2017-05-02 |
US20170193952A1 (en) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6662947B2 (ja) | ディスプレイ駆動方法 | |
KR102233626B1 (ko) | 표시 장치 | |
US9251755B2 (en) | Gate driver and liquid crystal display including the same | |
KR101943000B1 (ko) | 검사회로를 포함하는 액정표시장치 및 이의 검사방법 | |
US20140232624A1 (en) | Display device | |
US20110249046A1 (en) | Liquid crystal display device | |
KR20100075023A (ko) | 표시 장치 | |
KR102237125B1 (ko) | 표시 장치 및 이의 구동 방법 | |
KR101730552B1 (ko) | 횡전계 방식 액정표시장치 및 그 구동방법 | |
KR102183921B1 (ko) | 액정 표시 장치 | |
KR102091434B1 (ko) | 표시 장치 | |
US20150187292A1 (en) | Thin film transistor array panel and display device | |
JP4597939B2 (ja) | 液晶表示装置とその駆動方法 | |
KR20130057704A (ko) | 표시 장치 및 그 구동 방법 | |
TWI398849B (zh) | 顯示面板的驅動方法 | |
KR101977225B1 (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
WO2020233549A1 (zh) | 阵列基板及其驱动方法、显示装置 | |
US20100103086A1 (en) | Liquid crystal display panel for performing polarity inversion therein | |
KR101272338B1 (ko) | 액정 표시 장치 | |
KR20120068673A (ko) | 액정표시장치와 이의 구동방법 | |
KR101872481B1 (ko) | 액정표시장치 및 그 구동방법 | |
KR102290615B1 (ko) | 액정표시장치 | |
KR20170020107A (ko) | 액정표시장치 | |
WO2012147962A1 (ja) | 液晶表示装置 | |
JP5108680B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180507 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180515 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6591730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |