JP6552766B2 - シンボルマッピング装置 - Google Patents

シンボルマッピング装置 Download PDF

Info

Publication number
JP6552766B2
JP6552766B2 JP2019506809A JP2019506809A JP6552766B2 JP 6552766 B2 JP6552766 B2 JP 6552766B2 JP 2019506809 A JP2019506809 A JP 2019506809A JP 2019506809 A JP2019506809 A JP 2019506809A JP 6552766 B2 JP6552766 B2 JP 6552766B2
Authority
JP
Japan
Prior art keywords
data
parity
bit
bits
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019506809A
Other languages
English (en)
Other versions
JPWO2018173168A1 (ja
Inventor
恵介 松田
恵介 松田
慶亮 土肥
慶亮 土肥
吉田　剛
剛 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018173168A1 publication Critical patent/JPWO2018173168A1/ja
Application granted granted Critical
Publication of JP6552766B2 publication Critical patent/JP6552766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、光通信システムに適用可能なシンボルマッピング装置に関する。
光通信システムにおいてシステム条件に応じた最適な変調方式を実現するために、従来の偏波多重ＱＡＭ（Quadrature Amplitude Modulation）に加えて、より細かい粒度で周波数利用効率を選択できる多次元変調が提案されている。従来の偏波多重ＱＡＭでは、送信データを各偏波の２次元空間の信号点に独立にマッピングする。これに対して、多次元変調では、２偏波および複数のタイムスロット（ＴＳ：Time Slot）から構成される４次元以上の空間の信号点に送信データをマッピングする。そのため、多次元変調では、信号点間のユークリッド距離を広げられ、雑音耐力を向上させることができる。さらに、多次元変調では、ＴＳごとの信号のパワー変動を抑えたり偏波状態のランダム性を高めたりすることで、非線形耐力も向上させることができる（非特許文献１参照）。なお、ｎ個のＴＳに跨るマッピングでは４ｎ次元空間の信号点にマッピングを行うことになる。
多次元変調におけるシンボルマッピングでは、一般的に、送信データにパリティデータを付加し、これを並び替えて変調用データとし、ＱＡＭの信号点または２値振幅８値位相変調（２Ａ８ＰＳＫ：2-ary Amplitude 8-ary Phase Shift Keying）の信号点にマッピングを行う。また、送信データから変調用データへの変換は、ルックアップテーブル（ＬＵＴ：Look Up Table）等の回路を用いて行うか、特定の多次元変調方式のみに対応した専用のシンボルマッピング回路を用いて行ってきた（特許文献１参照）。
欧州特許出願公開第２５０６４５８号明細書
K.Kojima, et al., "Constant Modulus 4D Optimized Constellation Alternative for DP-8QAM", Proc.ECOC,P.3.25(2014).
ＬＵＴを用いて送信データを変調用データに変換する回路構成の場合、ＬＵＴを書き換え可能とすることにより、周波数利用効率がそれぞれ異なる複数の多次元変調を１つのＡＳＩＣ（Application Specific Integrated Circuit）で実現できる。しかしながら、ＬＵＴを書き換え可能な構成とした場合には回路規模が大きくなるという問題がある。
例えば、ＬＵＴを用いて送信データを変調用データに変換する回路が２ｂｉｔ、３ｂｉｔ、５ｂｉｔ、６ｂｉｔおよび７ｂｉｔの送信データの中から任意の送信データを多次元変調可能とする場合について考える。この場合、ＬＵＴの入出力が２つのＴＳに跨るケースと跨らないケースとがある。ＬＵＴの入出力が２つのＴＳに跨るケースとは、ＬＵＴに２ＴＳ分の送信データが一緒に入力され、パリティデータを付加した２ＴＳ分の送信データを出力するケースであり、送信データの長さが２ｂｉｔまたは３ｂｉｔの場合が該当する。ＬＵＴの入出力が２つのＴＳに跨らないケースとは、ＬＵＴに１ＴＳ分の送信データが入力され、パリティデータを付加した１ＴＳ分の送信データを出力するケースであり、送信データの長さが５ｂｉｔ以上の場合が該当する。ＬＵＴの入出力が２つのＴＳに跨るケースと跨らないケースとがあるため、それぞれのケースに対応するために２種類のＬＵＴが必要となる。具体的には、入出力が２つのＴＳに跨る場合には、２ＴＳにつき６ｂｉｔ入力８ｂｉｔ出力のＬＵＴが１つ必要となり、入出力が２ＴＳに跨らない場合には、２ＴＳのそれぞれに７ｂｉｔ入力８ｂｉｔ出力のＬＵＴが１つずつ必要となる。すなわち、合計３つのＬＵＴが必要となり回路規模が大きくなる。
なお、各ＬＵＴへ入力される送信データのビット幅が各ＬＵＴの入力ビット幅よりも小さい場合、各ＬＵＴには送信データとともにダミーデータが入力される。例えば、２ＴＳにつき６ｂｉｔ入力８ｂｉｔ出力のＬＵＴに対して２ｂｉｔの送信データが入力される場合、２ＴＳ分の合計４ｂｉｔの送信データと２ｂｉｔのダミーデータとがＬＵＴに入力され、ＬＵＴは、４ｂｉｔの送信データに基づいて４ｂｉｔのパリティデータを生成する。
本発明は、上記に鑑みてなされたものであって、周波数利用効率が異なる複数の多次元変調を実現するとともに回路の規模を抑制可能なシンボルマッピング装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかるシンボルマッピング装置は、長さが同じ２つの送信データを受け取り、長さが第１の長さの場合はそのまま２つの出力データとし、長さが第１の長さよりも短い場合には、２つの送信データにダミーデータを付加して第１の長さの２つの出力データを生成する送信データ処理部と、２つの出力データに基づいて、送信データにパリティデータが付加された第２の長さの２つのパリティ付き送信データを生成するパリティ付加部と、を備える。また、シンボルマッピング装置は、パリティ付加部で生成された２つのパリティ付き送信データのそれぞれからマッピング対象のデータである２つの変調用データを抽出する変調用データ抽出部と、２つの変調用データを２つのタイムスロットの信号点にマッピングするマッピング処理部と、を備える。パリティ付加部は、２つの出力データの一方に基づいて２つのパリティ付き送信データの一方を生成する第１のパリティ生成部と、２つの出力データの他方に基づいて２つのパリティ付き送信データの他方を生成する第２のパリティ生成部と、を備える。第１のパリティ生成部および第２のパリティ生成部は、それぞれ、出力データから、出力データのビット数よりも少ない第１のビット数のデータを抽出して第２の長さのパリティ付き送信データの一部のデータとして出力する第１のビット抽出部と、出力データから、出力データのビット数よりも少ない第２のビット数のデータを抽出する第２のビット抽出部と、第２のビット数のデータに基づいて、第２の長さのパリティ付き送信データのうち、一部のデータ以外の残りのデータを生成するルックアップテーブル回路と、を備える。
本発明によれば、周波数利用効率が異なる複数の多次元変調を実現するとともに回路の規模を抑制可能なシンボルマッピング装置を得ることができる、という効果を奏する。
周波数利用効率が異なる複数の多次元変調をルックアップテーブルにて実現する場合の仕様の例を示す図 実施の形態１にかかるシンボルマッピング装置の構成例を示す図 実施の形態１にかかる第１のパリティ生成部の構成例を示す図 実施の形態１にかかる第２のパリティ生成部の構成例を示す図 実施の形態１にかかる送信データ処理部への入力信号および出力信号の定義を示す図 実施の形態１にかかる送信データ処理部が実行する送信データ長調整処理の一例を示す図 実施の形態１にかかるシャッフル部への入力信号および出力信号の定義を示す図 実施の形態１にかかるシャッフル部が実行するシャッフル処理の一例を示す図 実施の形態１にかかるマッピング部が処理する４ｂｉｔの変調用データと信号点の関係の例を示す図 実施の形態１にかかるマッピング部が処理する８ｂｉｔの変調用データと信号点の関係の例を示す図 実施の形態１にかかるマッピング部が処理する８ｂｉｔの変調用データと信号点の関係の他の例を示す図 実施の形態２にかかるシンボルマッピング装置の構成例を示す図 実施の形態２にかかる第１のパリティ生成部の構成例を示す図 実施の形態２にかかる第２のパリティ生成部の構成例を示す図 実施の形態２にかかるシャッフル部への入力信号および出力信号の定義を示す図 実施の形態２にかかるシャッフル部が実行するシャッフル処理の一例を示す図 実施の形態１，２にかかるシンボルマッピング装置の各部を専用のハードウェアで実現する場合のハードウェアの構成例を示す図 実施の形態１，２にかかるシンボルマッピング装置の各部を制御回路で実現する場合のハードウェアの構成例を示す図
以下に、本発明の実施の形態にかかるシンボルマッピング装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
後述する各実施の形態では、シンボルマッピング装置が、１タイムスロット（以下、ＴＳ）あたりに２ｂｉｔ、３ｂｉｔ、５ｂｉｔ、６ｂｉｔおよび７ｂｉｔの送信データの中の任意の送信データを送信可能に構成される場合の例について説明する。
図１は、周波数利用効率すなわち１ＴＳあたりの送信データのビット数が異なる複数の多次元変調を、ルックアップテーブル（以下、ＬＵＴ）にて実現する場合のＬＵＴの仕様の例を示す図である。「１タイムスロットの送信データのビット数」は、１ＴＳあたりの送信データのビット数を表す。「ＬＵＴ入力ビット数」は、１つのＬＵＴに入力される送信データのビット数を表す。例えば、「１タイムスロットの送信データのビット数」が２ｂｉｔの場合、１つのＬＵＴには２ＴＳ分の４ｂｉｔの送信データが入力される。「１タイムスロットの送信データのビット数」が５ｂｉｔの場合、１つのＬＵＴには１ＴＳ分の５ｂｉｔの送信データが入力される。
図１に示した例の場合、１ＴＳあたりに２ｂｉｔまたは３ｂｉｔのデータを送信する多次元変調では、時間軸上で連続している２つのＴＳに、すなわち８次元空間に変調用データをマッピングし、１ＴＳあたりに５ｂｉｔ、６ｂｉｔまたは７ｂｉｔのデータを送信する多次元変調では、１ＴＳに、すなわち４次元空間に変調用データをマッピングする。
１ＴＳあたりに２ｂｉｔまたは３ｂｉｔのデータを送信する多次元変調では、１ＴＳあたり４ｂｉｔのデータをマッピング可能な偏波多重４値位相変調の信号点に対して変調用データをマッピングする。したがって、１ＴＳあたりに２ｂｉｔのデータを送信する場合には、１ＴＳあたりに２ｂｉｔのパリティデータが必要となり、１ＴＳあたりに３ｂｉｔのデータを送信する場合には、１ＴＳあたりに１ｂｉｔのパリティデータが必要となる。
また、１ＴＳあたりに５ｂｉｔ、６ｂｉｔまたは７ｂｉｔのデータを送信する多次元変調では、１ＴＳあたり８ｂｉｔのデータをマッピング可能な２Ａ８ＰＳＫの信号点に対して変調用データをマッピングすることとする。したがって、１ＴＳあたりに５ｂｉｔのデータを送信する場合には、１ＴＳあたりに３ｂｉｔのパリティデータが必要となり、１ＴＳあたりに６ｂｉｔのデータを送信する場合には、１ＴＳあたりに２ｂｉｔのパリティデータが必要となり、１ＴＳあたりに７ｂｉｔのデータを送信する場合には、１ＴＳあたりに１ｂｉｔのパリティデータが必要となる。
実施の形態１．
図２は、本発明の実施の形態１にかかるシンボルマッピング装置の構成例を示す図である。実施の形態１にかかるシンボルマッピング装置１は、送信データ処理部１１、パリティ生成部１２Ａ，１２Ｂ、シャッフル部１３およびマッピング部１４Ａ，１４Ｂを備える。パリティ生成部１２Ａおよび１２Ｂはパリティ付加部１２を構成し、マッピング部１４Ａおよび１４Ｂはマッピング処理部１４を構成する。なお、以下の説明では、時間軸上で連続している２つのＴＳを区別する場合、第１のＴＳおよび第２のＴＳと称する。
図２に示したシンボルマッピング装置１は、第１のＴＳである「Ｔｉｍｅ Ｓｌｏｔ ０」および第２のＴＳである「Ｔｉｍｅ Ｓｌｏｔ １」で送信するデータに対してパリティデータを付加し、各ＴＳで送信するデータのビット数に対応する変調方式の信号点にマッピングする。
シンボルマッピング装置１の送信データ処理部１１には、第１のＴＳおよび第２のＴＳを使用して送信する２つのすなわち２系統の送信データが入力される。具体的には、図２に示したように、「Ｔｉｍｅ Ｓｌｏｔ ０」に対応する送信データｂ0，…，ｂ6および「Ｔｉｍｅ Ｓｌｏｔ １」に対応する送信データｂ0，…，ｂ6が送信データ処理部１１に入力される。なお、各系統の送信データの長さすなわちｂｉｔ数は、１ＴＳあたりで送信するｂｉｔ数に対応する。すなわち、１ＴＳあたりで送信するｂｉｔ数が２ｂｉｔの場合、１系統あたり２ｂｉｔの合計４ｂｉｔの送信データが送信データ処理部１１に入力される。
送信データ処理部１１は、入力された２系統の送信データに対して後述する送信データ長調整処理を実行し、長さが第１の長さである２系統の出力データを生成する。送信データ処理部１１が生成した２系統の出力データは、それぞれ、パリティ生成部１２Ａおよび１２Ｂへの入力データとなる。第１の長さは７ｂｉｔ長とする。詳細については後述するが、送信データ処理部１１が出力する２系統の７ｉｔの出力データには、長さを７ｂｉｔに調整するためのダミーデータが含まれる場合がある。
図３は、実施の形態１にかかるシンボルマッピング装置１の第１のパリティ生成部であるパリティ生成部１２Ａの構成例を示す図である。図３に示したように、パリティ生成部１２Ａは、ビット抽出部２１Ａおよび２２Ａと、パリティデータを生成するルックアップテーブル回路（ＬＵＴ）２３Ａとを備える。パリティ生成部１２Ａは、送信データ処理部１１から入力された７ｂｉｔのデータｂ00,…，ｂ06に基づいて、送信データにパリティデータが付加された第２の長さである８ｂｉｔのパリティ付き送信データＢ00，…，Ｂ07を生成する。
パリティ生成部１２Ａの第１のビット抽出部であるビット抽出部２１Ａは、送信データ処理部１１から入力された７ｂｉｔのデータのうち、上位５ｂｉｔのｂ00，…，ｂ04を抽出し、Ｂ00，…，Ｂ04としてシャッフル部１３に出力する。すなわち、ビット抽出部２１Ａは、送信データ処理部１１の出力データから、出力データのビット数よりも少ない第１のビット数のデータを抽出してパリティ付き送信データの一部のデータとして出力する第１のビット抽出部である。ビット抽出部２１Ａが出力する５ｂｉｔのデータは、送信データ処理部１１の出力データに含まれている送信データの一部または全てである。
パリティ生成部１２Ａの第２のビット抽出部であるビット抽出部２２Ａは、送信データ処理部１１から入力された７ｂｉｔのデータから６ｂｉｔを抽出してＬＵＴ２３Ａに出力する。すなわち、ビット抽出部２２Ａは、送信データ処理部１１の出力データから、出力データのビット数よりも少ない第２のビット数のデータを抽出する第２のビット抽出部である。７ｂｉｔのデータに含まれているどの６ｂｉｔをビット抽出部２２Ａが抽出するかについては、１ＴＳで送信するデータのビット数ごとに予め決められているものとする。１ＴＳで送信するデータのビット数がどの場合にどの６ｂｉｔをビット抽出部２２Ａが抽出するのかについては別途説明する。
パリティ生成部１２ＡのＬＵＴ２３Ａは、ビット抽出部２２Ａから入力された６ｂｉｔのデータに基づいて、最大３ｂｉｔのパリティデータを生成する。ＬＵＴ２３Ａが生成するパリティデータのビット数は、１ＴＳあたりの送信データのビット数ごとに異なる。詳細については別途説明するが、ＬＵＴ２３Ａは、１ＴＳあたりの送信データが２ｂｉｔの場合は２ｂｉｔのパリティデータを生成し、１ＴＳあたりの送信データが３ｂｉｔの場合は１ｂｉｔのパリティデータを生成する。また、ＬＵＴ２３Ａは、１ＴＳあたりの送信データが５ｂｉｔの場合は３ｂｉｔのパリティデータを生成し、１ＴＳあたりの送信データが６ｂｉｔの場合は２ｂｉｔのパリティデータを生成し、１ＴＳあたりの送信データが７ｂｉｔの場合は１ｂｉｔのパリティデータを生成する。生成するパリティデータが２ｂｉｔ以下の場合、ＬＵＴ２３Ａが出力する３ｂｉｔのデータのうち、パリティデータ以外の残りのｂｉｔは送信データまたはダミーデータとなる。ＬＵＴ２３Ａが生成して出力する３ｂｉｔのデータは、パリティ生成部１２Ａが生成する合計８ｂｉｔパリティ付き送信データのうち、上述したビット抽出部２１Ａが出力する５ｂｉｔのパリティ付き送信データ以外の残り３ｂｉｔのパリティ付き送信データである。パリティデータはどのような方法で生成してもよい。一例として、３ｂｉｔのパリティデータを生成する場合、ＬＵＴ２３Ａは、入力された６ｂｉｔを２ｂｉｔずつの３組に分け、各組の２ｂｉｔについての排他的論理和を求めてパリティデータを生成する。具体例を示すと、ＬＵＴ２３Ａは、入力された６ｂｉｔの上位から１ｂｉｔ目と２ｂｉｔ目の排他的論理和と、上位から３ｂｉｔ目と４ｂｉｔ目の排他的論理和と、上位から５ｂｉｔ目と６ｂｉｔ目の排他的論理和とを求めて３ｂｉｔのパリティデータとする。この場合、ＬＵＴ２３Ａは、生成した３ｂｉｔのパティデータを、Ｂ05，Ｂ06，Ｂ07として出力する。ＬＵＴ２３Ａが２ｂｉｔのパリティデータを生成する場合およびＬＵＴ２３Ａが１ｂｉｔのパリティデータを生成する場合のＬＵＴ２３Ａの動作については別途説明する。ＬＵＴ２３Ａは、その構成、すなわち実行する処理の内容がシンボルマッピング装置１の外部から書き換え可能であるものとする。
図４は、実施の形態１にかかるシンボルマッピング装置１の第２のパリティ生成部であるパリティ生成部１２Ｂの構成例を示す図である。図４に示したように、パリティ生成部１２Ｂは、ビット抽出部２１Ｂおよび２２Ｂと、パリティデータを生成するルックアップテーブル回路（ＬＵＴ）２３Ｂとを備え、送信データ処理部１１から入力された７ｂｉｔのデータｂ10,…，ｂ16に基づいて、送信データにパリティデータが付加された８ｂｉｔのパリティ付き送信データＢ10，…，Ｂ17を生成する。
パリティ生成部１２Ｂの第１のビット抽出部であるビット抽出部２１Ｂは、送信データ処理部１１から入力された７ｂｉｔのデータのうち、上位５ｂｉｔのｂ10，…，ｂ14を抽出し、Ｂ10，…，Ｂ14としてシャッフル部１３に出力する。
パリティ生成部１２Ｂの第２のビット抽出部であるビット抽出部２２Ｂは、送信データ処理部１１から入力された７ｂｉｔから６ｂｉｔを抽出してＬＵＴ２３Ｂに出力する。ビット抽出部２２Ｂの動作は、上述したビット抽出部２２Ａの動作と同様である。
パリティ生成部１２ＢのＬＵＴ２３Ｂは、ビット抽出部２２Ｂから入力された６ｂｉｔのデータに基づいて、最大３ｂｉｔのパリティデータを生成する。ＬＵＴ２３Ｂが生成するパリティデータのビット数は、１ＴＳあたりの送信データのビット数ごとに異なる。ＬＵＴ２３Ｂの動作は、上述したＬＵＴ２３Ａの動作と同様である。ＬＵＴ２３Ｂは、その構成、すなわち実行する処理の内容がシンボルマッピング装置１の外部から書き換え可能であるものとする。
シンボルマッピング装置１のシャッフル部１３は変調用データ抽出部であり、パリティ生成部１２Ａから出力されたパリティ付き送信データおよびパリティ生成部１２Ｂから出力されたパリティ付き送信データに対して後述するシャッフル処理を実行し、マッピング部１４Ａに入力させる変調用データおよびマッピング部１４Ｂに入力させる変調用データを抽出する。
シンボルマッピング装置１の第１のマッピング部であるマッピング部１４Ａおよび第２のマッピング部であるマッピング部１４Ｂは、それぞれ、シャッフル部１３から入力された変調用データに含まれる有効なビットを、有効なビットのビット数に対応する変調方式の信号点にマッピングする。変調用データに含まれる有効なビットとは、送信データまたはパリティデータを構成しているビットである。変調用データには、４ｂｉｔまたは８ｂｉｔの有効なビットが含まれる。マッピング部１４Ａは、変調用データを第１のＴＳの信号点にマッピングし、マッピング部１４Ｂは、変調用データを第２のＴＳの信号点にマッピングする。
次に、送信データ処理部１１が実行する送信データ長調整処理について説明する。図５は、送信データ処理部１１への入力信号および送信データ処理部１１の出力信号の定義を示す図、図６は、送信データ処理部１１が実行する送信データ長調整処理の一例を示す図である。
図５に示すように、送信データ処理部１１には、２系統の送信データｂ00IN，…，ｂ06INおよびｂ10IN，…，ｂ16INが入力される。ｂ00IN，…，ｂ06INは、図２に示したＴＳ０（Ｔｉｍｅ Ｓｌｏｔ ０）のｂ0，…，ｂ6に対応し、ｂ10IN，…，ｂ16INは、図２に示したＴＳ１（Ｔｉｍｅ Ｓｌｏｔ １）のｂ0，…，ｂ6に対応している。また、送信データ処理部１１は、送信データ長調整処理を実行して得られる、２系統の複製後データｂ00OUT，…，ｂ06OUTおよびｂ10OUT，…，ｂ16OUTを出力する。
図６に示したように、送信データ処理部１１は、３つの動作モードを持ち、１ＴＳで送信するデータのビット数に対応するモードで動作する。送信データ処理部１１に対する１ＴＳあたりの入出力のビット幅を７ｂｉｔとする。送信データ処理部１１は、必要なビット数が７ｂｉｔより少ない場合、すなわち１ＴＳで送信するデータのビット数が７ｂｉｔ未満の場合、上位ビットにデータを詰め、残りのビットにはダミーデータとして例えば‘０’を挿入するか、任意のデータを挿入する。図６は、ダミーデータとして‘０’を挿入する場合の例を示している。
図６に示したモード１は、１ＴＳで送信するデータが５〜７ｂｉｔの場合に送信データ処理部１１が選択する動作モードである。モード１の場合、送信データ処理部１１は、第１のＴＳで送信するデータとして入力されたｂ00IN，…，ｂ06INをそのままｂ00OUT，…，ｂ06OUTとして出力し、第２のＴＳで送信するデータとして入力されたｂ10IN，…，ｂ16INをそのままｂ10OUT，…，ｂ16OUTとして出力する。なお、ｂ00OUT，…，ｂ06OUT，ｂ10OUT，…，ｂ16OUTは、図３に示したｂ00，…，ｂ06，ｂ10，…，ｂ16にそれぞれ対応している。
図６に示したモード２は、１ＴＳで送信するデータが２ｂｉｔの場合に送信データ処理部１１が選択する動作モードである。モード２の場合、送信データ処理部１１は、第１のＴＳで送信するデータとして入力されたｂ00INをｂ00OUTおよびｂ10OUTとして出力し、ｂ01INをｂ01OUTおよびｂ11OUTとして出力する。また、送信データ処理部１１は、第２のＴＳで送信するデータとして入力されたｂ10INをｂ02OUTおよびｂ12OUTとして出力し、ｂ11INをｂ03OUTおよびｂ13OUTとして出力する。また、送信データ処理部１１は、‘０’をｂ04OUT，…，ｂ06OUT，ｂ14OUT，…，ｂ16OUTとして出力する。すなわち、モード２の場合、送信データ処理部１１は、入力された第１のＴＳで送信するデータおよび第２のＴＳで送信するデータを結合し、さらに、結合した４ｂｉｔのデータに３ｂｉｔのダミーデータを付加してパリティ生成部１２Ａおよびパリティ生成部１２Ｂに出力する。
図６に示したモード３は、１ＴＳで送信するデータが３ｂｉｔの場合に送信データ処理部１１が選択する動作モードである。モード３の場合、送信データ処理部１１は、第１のＴＳで送信するデータとして入力されたｂ00INをｂ00OUTおよびｂ10OUTとして出力し、ｂ01INをｂ01OUTおよびｂ11OUTとして出力し、ｂ02INをｂ02OUTおよびｂ12OUTとして出力する。また、送信データ処理部１１は、第２のＴＳで送信するデータとして入力されたｂ10INをｂ03OUTおよびｂ13OUTとして出力し、ｂ11INをｂ04OUTおよびｂ14OUTとして出力し、ｂ12INをｂ05OUTおよびｂ15OUTとして出力する。また、送信データ処理部１１は、‘０’をｂ06OUT，ｂ16OUTとして出力する。すなわち、モード３の場合、送信データ処理部１１は、入力された第１のＴＳで送信するデータおよび第２のＴＳで送信するデータを結合し、さらに、結合した６ｂｉｔのデータに１ｂｉｔのダミーデータを付加してパリティ生成部１２Ａおよびパリティ生成部１２Ｂに出力する。
このように、送信データ処理部１１は、長さが同じ２系統の送信データが入力され、入力された各系統の送信データの長さが第１の長さである７ｂｉｔの場合、入力された２系統の送信データを２つのパリティ生成部１２Ａおよび１２Ｂへの２つの出力データとする。また、送信データ処理部１１は、入力された各系統の送信データの長さが第１の長さよりも短い場合には、入力された２系統の送信データにダミーデータを付加して第１の長さの２つのデータを生成し、２つのパリティ生成部１２Ａおよび１２Ｂへの２つの出力データとする。送信データ処理部１１は、入力された２系統の送信データにダミーデータを付加して第１の長さの２つの出力データを生成する場合、２系統の送信データを結合し、これにダミーデータを付加して第１の長さに調整する。
次に、シャッフル部１３が実行するシャッフル処理について説明する。図７は、シャッフル部１３への入力信号およびシャッフル部１３の出力信号の定義を示す図、図８は、シャッフル部１３が実行するシャッフル処理の一例を示す図である。
図７に示したように、シャッフル部１３には、パリティ生成部１２Ａおよび１２Ｂより、合計１６ｂｉｔのパリティ付き送信データＢ00IN，…，Ｂ07IN，Ｂ10IN，…，Ｂ17INが入力される。Ｂ00IN，…，Ｂ07IN，Ｂ10IN，…，Ｂ17INは、図３に示したＢ00，…，Ｂ07，Ｂ10，…，Ｂ17にそれぞれ対応している。
上述した送信データ処理部１１と同様に、シャッフル部１３も３つの動作モードを持ち、１ＴＳで送信するデータのビット数に対応するモードで動作する。シャッフル部１３に対する１ＴＳあたりの入出力のビット幅を８ｂｉｔとする。シャッフル部１３は、必要なビット数が８ｂｉｔより少ない場合、すなわち１ＴＳで送信するデータのビット数が８ｂｉｔ未満の場合は上位ビットに変調用データを詰め、残りのビットにはダミーデータとして例えば‘０’を挿入するか、任意のデータを挿入する。図８は、ダミーデータとして‘０’を挿入する場合の例を示している。
図８に示したモード１は、１ＴＳで送信するデータが５〜７ｂｉｔの場合にシャッフル部１３が選択する動作モードである。モード１の場合、シャッフル部１３は、入力されたＢ00IN，…，Ｂ07INをそのまま、変調用データＢ00OUT，…，Ｂ07OUTとして出力し、入力されたＢ10IN，…，Ｂ17INをそのまま、変調用データＢ10OUT，…，Ｂ17OUTとして出力する。この場合、シャッフル部１３が出力したＢ00OUT，…，Ｂ07OUTはマッピング部１４Ａにより信号点にマッピングされ、Ｂ10OUT，…，Ｂ17OUTはマッピング部１４Ｂにより信号点にマッピングされる。なお、Ｂ00OUT，…，Ｂ07OUTは、図２に示したＴＳ０（Ｔｉｍｅ Ｓｌｏｔ ０）のＢ0，…，Ｂ7にそれぞれ対応し、Ｂ10OUT，…，Ｂ17OUTは、図２に示したＴＳ１（Ｔｉｍｅ Ｓｌｏｔ １）のＢ0，…，Ｂ7にそれぞれ対応している。
図８に示したモード２は、１ＴＳで送信するデータが２ｂｉｔの場合にシャッフル部１３が選択する動作モードである。モード２の場合、シャッフル部１３は、入力されたＢ00IN，…，Ｂ03INをＢ00OUT，…，Ｂ03OUTとして出力し、入力されたＢ05IN，Ｂ06IN，Ｂ15IN，Ｂ16INをＢ10OUT，…，Ｂ13OUTとして出力し、‘０’をＢ04OUT，…，Ｂ07OUT，Ｂ14OUT，…，Ｂ17OUTとして出力する。この場合、シャッフル部１３が出力したＢ00OUT，…，Ｂ03OUTはマッピング部１４Ａにより信号点にマッピングされ、Ｂ10OUT，…，Ｂ13OUTはマッピング部１４Ｂにより信号点にマッピングされる。
図８に示したモード３は、１ＴＳで送信するデータが３ｂｉｔの場合にシャッフル部１３が選択する動作モードである。モード３の場合、シャッフル部１３は、入力されたＢ00IN，…，Ｂ03INをＢ00OUT，…，Ｂ03OUTとして出力し、入力されたＢ04IN，Ｂ05IN，Ｂ06IN，Ｂ16INをＢ10OUT，…，Ｂ13OUTとして出力し、‘０’をＢ04OUT，…，Ｂ07OUT，Ｂ14OUT，…，Ｂ17OUTとして出力する。この場合、シャッフル部１３が出力したＢ00OUT，…，Ｂ03OUTはマッピング部１４Ａにより信号点にマッピングされ、Ｂ10OUT，…，Ｂ13OUTはマッピング部１４Ｂにより信号点にマッピングされる。
このように、シャッフル部１３は、２つのパリティ生成部１２Ａおよび１２Ｂで生成された２つのパリティ付き送信データのそれぞれからマッピング対象のデータである２つの変調用データを抽出する。
次に、実施の形態１にかかるシンボルマッピング装置１が行うシンボルマッピング動作について説明する。上述したように、シンボルマッピング装置１の送信データ処理部１１およびシャッフル部１３は、１ＴＳあたりの送信データのビット数に対応するモードで動作を行う。そのため、１ＴＳあたりの送信データのビット数ごとに分けてシンボルマッピング装置１の動作を説明する。なお、シンボルマッピング装置１のパリティ生成部１２Ａ，１２Ｂを構成しているＬＵＴ２３Ａ，２３Ｂは、１ＴＳあたりの送信データのビット数に従い内部設定が予め書き換えられているものとする。以下の説明では、便宜上、２系統で入力される送信データのうち、一方を奇数番目のデータ、他方を偶数番目のデータと称する。
＜１ＴＳあたりで２ｂｉｔのデータを送信する場合の動作＞
まず、１ＴＳあたりで２ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１の動作について説明する。
奇数番目の２ｂｉｔのデータと偶数番目の２ｂｉｔのデータとがシンボルマッピング装置１に入力される場合、送信データ処理部１１は、図６に示したモード２を選択して動作する。この場合、送信データ処理部１１は、入力された奇数番目の２ｂｉｔのデータと偶数番目の２ｂｉｔのデータとを結合して４ｂｉｔのデータを生成する。そして、送信データ処理部１１は、生成した４ｂｉｔのデータを、奇数番目および偶数番目のデータとして出力する。すなわち、送信データ処理部１１は、同じデータをパリティ生成部１２Ａおよび１２Ｂに出力する。これによりパリティ生成部１２Ａおよび１２Ｂにおいて、２ＴＳ分の送信データからパリティデータを計算することができる。
パリティ生成部１２Ａのビット抽出部２２Ａは、奇数番目および偶数番目の２ＴＳ分の合計４ｂｉｔの送信データを含む入力データから、例えば上位６ｂｉｔのデータを抽出してＬＵＴ２３Ａへ出力する。ＬＵＴ２３Ａは、入力された６ｂｉｔのデータに基づき、２ＴＳ分の合計４ｂｉｔのパリティデータのうちの２ｂｉｔを生成して出力する。同様に、パリティ生成部１２Ｂのビット抽出部２２Ｂは、奇数番目および偶数番目の２ＴＳ分の合計４ｂｉｔの送信データを含む入力データから、例えば上位６ｂｉｔのデータを抽出してＬＵＴ２３Ｂへ出力する。ＬＵＴ２３Ｂは、入力された６ｂｉｔのデータに基づき、２ＴＳ分の４ｂｉｔのパリティデータのうちの２ｂｉｔを生成して出力する。すなわち、パリティ生成部１２Ａおよび１２Ｂが、２ＴＳ分の合計４ｂｉｔのパリティデータを生成する。ただし、パリティ生成部１２Ａおよび１２Ｂに入力されるデータの５ｂｉｔ目および６ｂｉｔ目はダミーデータであるため、ＬＵＴ２３ＡおよびＬＵＴ２３Ｂの出力を、入力データの５ｂｉｔおよび６ｂｉｔ目には依存しない設定とする。すなわち、２ｂｉｔのパリティデータを生成する処理で入力データの５ｂｉｔおよび６ｂｉｔ目を使用しないようにＬＵＴ２３ＡおよびＬＵＴ２３Ｂを設定する。
パリティ生成部１２Ａおよび１２Ｂが、２ＴＳ分の合計４ｂｉｔのパリティデータを生成する動作では、例えば、パリティデータの上位２ｂｉｔをＬＵＴ２３Ａが生成し、ＬＵＴ２３Ａは、生成した２ｂｉｔを、３ｂｉｔの出力うちの上位２ｂｉｔとして出力する。また、パリティデータの下位２ｂｉｔをＬＵＴ２３Ｂが生成し、ＬＵＴ２３Ｂは、生成した２ｂｉｔを、３ｂｉｔ出力のうちの上位２ｂｉｔとして出力する。ＬＵＴ２３Ａおよび２３Ｂの出力の残り１ｂｉｔはダミーデータとなる。この場合、パリティ生成部１２Ａおよび１２Ｂの出力のうち、上位４ｂｉｔ（Ｂ00，…，Ｂ03およびＢ10，…，Ｂ13）からは送信データが出力され、パリティ生成部１２Ａの出力の６ｂｉｔ目および７ｂｉｔ目（Ｂ05，Ｂ06）と、パリティ生成部１２Ｂの出力の６ｂｉｔ目および７ｂｉｔ目（Ｂ15，Ｂ16）とがパリティデータとなる。
シャッフル部１３は、パリティ生成部１２Ａの出力の上位４ｂｉｔ（Ｂ00，…，Ｂ03）と、６ｂｉｔ目および７ｂｉｔ目（Ｂ05，Ｂ06）と、パリティ生成部１２Ｂの出力の６ｂｉｔ目および７ｂｉｔ目（Ｂ15，Ｂ16）とを、図８に示したモード２に従って並び替え、変調用データとして出力する。シャッフル部１３は、モード２を選択して動作することにより、パリティ生成部１２Ａおよび１２Ｂから出力された送信データおよびパリティデータを用いて、１ＴＳにつき４ｂｉｔの変調用データを生成できる。
マッピング部１４Ａおよび１４Ｂは、シャッフル部１３から入力される変調用データを、例えば、図９に示すＱＰＳＫ（Quadrature Phase Shift Keying）の信号点にマッピングし、信号点の座標値を出力する。図９に示した例の場合、マッピング部１４Ａは、第１のＴＳのＸ偏波に上位２ｂｉｔであるＢ0およびＢ1をマッピングし、Ｙ偏波に下位２ｂｉｔであるＢ2およびＢ3をマッピングする。マッピング部１４Ｂは、第２のＴＳのＸ偏波に上位２ｂｉｔであるＢ0およびＢ1をマッピングし、Ｙ偏波に下位２ｂｉｔであるＢ2およびＢ3をマッピングする。
なお、１ＴＳで２ｂｉｔのデータを送信する場合、シンボルマッピング装置１は、送信データ処理部１１に入力された合計４ｂｉｔの送信データを第１のＴＳに割り当て、パリティ生成部１２Ａおよび１２Ｂで生成した合計４ｂｉｔのパリティデータを第２のＴＳに割り当てる。４ｂｉｔの送信データおよび４ｂｉｔのパリティデータをどのように割り当てるかはシャッフル部１３の仕様に依存するが、各ｂｉｔの割り当て方を上記の割り当て方に限定するものではない。例えば、第１のＴＳおよび第２のＴＳのそれぞれに２ｂｉｔの送信データおよび２ｂｉｔのパリティデータが割り当てられるようにシャッフル部１３を構成してもよい。
＜１ＴＳあたりで３ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで３ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１の動作について説明する。
奇数番目の３ｂｉｔのデータと偶数番目の３ｂｉｔのデータとがシンボルマッピング装置１に入力される場合、送信データ処理部１１は、図６に示したモード３を選択して動作する。この場合、送信データ処理部１１は、入力された奇数番目の３ｂｉｔのデータと偶数番目の３ｂｉｔのデータとを結合して６ｂｉｔのデータを生成する。そして、送信データ処理部１１は、生成した６ｂｉｔのデータを、奇数番目および偶数番目のデータとして出力する。すなわち、送信データ処理部１１は、同じデータをパリティ生成部１２Ａおよび１２Ｂに出力する。これによりパリティ生成部１２Ａおよび１２Ｂにおいて、２ＴＳ分の送信データからパリティデータを計算することができる。
パリティ生成部１２Ａのビット抽出部２２Ａは、７ｂｉｔの入力データから、奇数番目の１ＴＳ分の６ｂｉｔの送信データとなる上位６ｂｉｔのデータを抽出してＬＵＴ２３Ａへ出力する。ＬＵＴ２３Ａは、入力された６ｂｉｔのデータから２ＴＳ分の２ｂｉｔのパリティデータのうちの１ｂｉｔを生成して出力する。同様に、パリティ生成部１２Ｂのビット抽出部２２Ｂは、７ｂｉｔの入力データから、偶数番目の１ＴＳ分の６ｂｉｔの送信データとなる上位６ｂｉｔのデータを抽出してＬＵＴ２３Ｂへ出力する。ＬＵＴ２３Ｂは、入力された６ｂｉｔのデータから２ＴＳ分の２ｂｉｔのパリティデータのうちの１ｂｉｔを生成して出力する。
また、パリティ生成部１２Ａにおいて、ビット抽出部２１Ａは、７ｂｉｔの入力データから上位５ｂｉｔの送信データを抜き出すため、パリティ生成部１２Ａは、ビット抽出部２２ＡおよびＬＵＴ２３Ａを通して、送信データの６ｂｉｔ目を出力する必要がある。同様に、パリティ生成部１２Ｂにおいて、ビット抽出部２１Ｂは、７ｂｉｔの入力データから上位５ｂｉｔの送信データを抜き出すため、パリティ生成部１２Ｂは、ビット抽出部２２ＢおよびＬＵＴ２３Ｂを通して、送信データの６ｂｉｔ目を出力する必要がある。
そのため、例えば、パリティ生成部１２Ａにおいて、ＬＵＴ２３Ａは、送信データの６ｂｉｔ目を、３ｂｉｔの出力のうち、最上位ビットとして出力するとともに、パリティデータの上位１ｂｉｔを生成し、３ｂｉｔの出力のうちの２ｂｉｔ目として出力する。同様に、パリティ生成部１２Ｂにおいて、ＬＵＴ２３Ｂは、送信データの６ｂｉｔ目を、３ｂｉｔの出力のうち、最上位ビットとして出力するとともに、パリティデータの下位１ｂｉｔを生成し、３ｂｉｔの出力のうちの２ｂｉｔ目として出力する。ＬＵＴ２３Ａの３ｂｉｔ目の出力およびＬＵＴ２３Ｂの３ｂｉｔ目の出力はダミーデータとなる。
この場合、パリティ生成部１２Ａおよび１２Ｂの出力のうち、上位６ｂｉｔ（Ｂ00，…，Ｂ05およびＢ10，…，Ｂ15）からは送信データが出力され、パリティ生成部１２Ａの出力の７ｂｉｔ目（Ｂ06）と、パリティ生成部１２Ｂの出力の７ｂｉｔ目（Ｂ16）とがパリティデータとなる。
シャッフル部１３は、パリティ生成部１２Ａの出力の上位６ｂｉｔ（Ｂ00，…，Ｂ05）と、パリティ生成部１２Ｂの出力の７ｂｉｔ目（Ｂ16）とを、図８に示したモード３に従って並び替え、変調用データとして出力する。シャッフル部１３は、モード３を選択して動作することにより、パリティ生成部１２Ａおよび１２Ｂから出力された送信データおよびパリティデータを用いて、１ＴＳにつき４ｂｉｔの変調用データを生成できる。
マッピング部１４Ａおよび１４Ｂは、シャッフル部１３から入力される変調用データを、例えば、図９に示すＱＰＳＫの信号点にマッピングし、信号点の座標値を出力する。
なお、１ＴＳで３ｂｉｔのデータを送信する場合、シンボルマッピング装置１は、送信データ処理部１１に入力された合計６ｂｉｔの送信データのうちの４ｂｉｔを第１のＴＳに割り当て、送信データの残りの２ｂｉｔとパリティ生成部１２Ａおよび１２Ｂで生成した合計２ｂｉｔのパリティデータとを第２のＴＳに割り当てる。ただし、各ｂｉｔの割り当て方を上記の割り当て方に限定するものではない。例えば、第１のＴＳおよび第２のＴＳのそれぞれに３ｂｉｔの送信データおよび１ｂｉｔのパリティデータが割り当てられるようにシャッフル部１３を構成してもよい。
＜１ＴＳあたりで５ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで５ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１の動作について説明する。
奇数番目の５ｂｉｔのデータと偶数番目の５ｂｉｔのデータとがシンボルマッピング装置１に入力される場合、送信データ処理部１１は、図６に示したモード１を選択して動作する。この場合、送信データ処理部１１は、入力された奇数番目の５ｂｉｔのデータと偶数番目の５ｂｉｔのデータをそのまま出力する。このとき、送信データ処理部１１は、奇数番目および偶数番目の６ｂｉｔ目および７ｂｉｔ目のデータとして、ダミーデータを出力する。送信データ処理部１１は、例えば、ダミーデータとして‘０’を出力する。
パリティ生成部１２Ａのビット抽出部２２Ａは、７ｂｉｔの入力データから、例えば、上位６ｂｉｔのデータを抽出してＬＵＴ２３Ａへ出力する。ＬＵＴ２３Ａは、入力された６ｂｉｔのデータから１ＴＳ分の３ｂｉｔのパリティデータを出力する。同様に、パリティ生成部１２Ｂのビット抽出部２２Ｂは、７ｂｉｔの入力データから、例えば上位６ｂｉｔのデータを抽出してＬＵＴ２３Ｂへ出力する。ＬＵＴ２３Ｂは、入力された６ｂｉｔのデータから１ＴＳ分の３ｂｉｔのパリティデータを出力する。ただし、パリティ生成部１２Ａおよび１２Ｂに入力されるデータの６ｂｉｔ目はダミーデータであるため、ＬＵＴ２３ＡおよびＬＵＴ２３Ｂの出力を、入力データの６ｂｉｔ目には依存しない設定とする。すなわち、３ｂｉｔのパリティデータを生成する処理で入力データの６ｂｉｔ目を使用しないようにＬＵＴ２３ＡおよびＬＵＴ２３Ｂを設定する。
シャッフル部１３は、パリティ生成部１２Ａの出力の８ｂｉｔ（Ｂ00，…，Ｂ07）と、パリティ生成部１２Ｂの出力の８ｂｉｔ（Ｂ10，…，Ｂ17）とを、図８に示したモード１に従い、そのまま出力する。
マッピング部１４Ａおよび１４Ｂは、シャッフル部１３から入力される変調用データを、例えば、図１０に示す１６ＱＡＭの信号点、または、図１１に示す２Ａ８ＰＳＫの信号点にマッピングし、信号点の座標値を出力する。図１０および図１１に示した例の場合、マッピング部１４Ａは、第１のＴＳのＸ偏波に上位４ｂｉｔであるＢ0，…，Ｂ3をマッピングし、Ｙ偏波に下位４ｂｉｔであるＢ4，…，Ｂ7をマッピングする。マッピング部１４Ｂは、第２のＴＳのＸ偏波に上位４ｂｉｔであるＢ0，…，Ｂ3をマッピングし、Ｙ偏波に下位４ｂｉｔであるＢ4，…，Ｂ7をマッピングする。
＜１ＴＳあたりで６ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで６ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１の動作について説明する。
奇数番目の６ｂｉｔのデータと偶数番目の６ｂｉｔのデータとがシンボルマッピング装置１に入力される場合、送信データ処理部１１は、図６に示したモード１を選択して動作する。この場合、送信データ処理部１１は、入力された奇数番目の６ｂｉｔのデータと偶数番目の６ｂｉｔのデータをそのまま出力する。このとき、送信データ処理部１１は、奇数番目および偶数番目の７ｂｉｔ目のデータとして、ダミーデータを出力する。送信データ処理部１１は、例えば、ダミーデータとして‘０’を出力する。
パリティ生成部１２Ａのビット抽出部２２Ａは、７ｂｉｔの入力データから、奇数番目の１ＴＳでの送信データとなる上位６ｂｉｔのデータを抽出してＬＵＴ２３Ａへ出力する。ＬＵＴ２３Ａは、入力された６ｂｉｔのデータから１ＴＳ分の２ｂｉｔのパリティデータを生成して出力する。同様に、パリティ生成部１２Ｂのビット抽出部２２Ｂは、７ｂｉｔの入力データから、偶数番目の１ＴＳでの送信データとなる上位６ｂｉｔのデータを抽出してＬＵＴ２３Ｂへ出力する。ＬＵＴ２３Ｂは、入力された６ｂｉｔのデータから１ＴＳ分の２ｂｉｔのパリティデータを生成して出力する。
また、パリティ生成部１２Ａにおいて、ビット抽出部２１Ａは、７ｂｉｔの入力データから上位５ｂｉｔの送信データを抜き出すため、パリティ生成部１２Ａは、ビット抽出部２２ＡおよびＬＵＴ２３Ａを通して、送信データの６ｂｉｔ目を出力する必要がある。同様に、パリティ生成部１２Ｂにおいて、ビット抽出部２１Ｂは、７ｂｉｔの入力データから上位５ｂｉｔの送信データを抜き出すため、パリティ生成部１２Ｂは、ビット抽出部２２ＢおよびＬＵＴ２３Ｂを通して、送信データの６ｂｉｔ目を出力する必要がある。
そのため、例えば、パリティ生成部１２Ａにおいて、ＬＵＴ２３Ａは、送信データの６ｂｉｔ目を、３ｂｉｔの出力のうち、最上位ビットとして出力し、３ｂｉｔの出力のうちの残り２ｂｉｔを使用してパリティデータを出力する。同様に、パリティ生成部１２Ｂにおいて、ＬＵＴ２３Ｂは、送信データの６ｂｉｔ目を、３ｂｉｔの出力のうち、最上位ビットとして出力し、３ｂｉｔの出力のうちの残り２ｂｉｔを使用してパリティデータを出力する。
シャッフル部１３は、パリティ生成部１２Ａの出力の８ｂｉｔ（Ｂ00，…，Ｂ07）と、パリティ生成部１２Ｂの出力の８ｂｉｔ（Ｂ10，…，Ｂ17）とを、図８に示したモード１に従い、そのまま出力する。
マッピング部１４Ａおよび１４Ｂは、シャッフル部１３から入力される変調用データを、例えば、図１０に示す１６ＱＡＭの信号点、または、図１１に示す２Ａ８ＰＳＫの信号点にマッピングし、信号点の座標値を出力する。
＜１ＴＳあたりで７ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで７ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１の動作について説明する。
奇数番目の７ｂｉｔのデータと偶数番目の７ｂｉｔのデータとがシンボルマッピング装置１に入力される場合、送信データ処理部１１は、図６に示したモード１を選択して動作する。この場合、送信データ処理部１１は、入力された奇数番目の７ｂｉｔのデータと偶数番目の７ｂｉｔのデータをそのまま出力する。
パリティ生成部１２Ａのビット抽出部２２Ａは、７ｂｉｔの入力データから、例えば、下位６ｂｉｔのデータを抽出してＬＵＴ２３Ａへ出力する。ＬＵＴ２３Ａは、入力された６ｂｉｔのデータから１ＴＳ分の１ｂｉｔのパリティデータを出力する。同様に、パリティ生成部１２Ｂのビット抽出部２２Ｂは、７ｂｉｔの入力データから、例えば、下位６ｂｉｔのデータを抽出してＬＵＴ２３Ｂへ出力する。ＬＵＴ２３Ｂは、入力された６ｂｉｔのデータから１ＴＳ分の１ｂｉｔのパリティデータを出力する。
また、パリティ生成部１２Ａにおいて、ビット抽出部２１Ａは、７ｂｉｔの入力データから上位５ｂｉｔの送信データを抜き出すため、パリティ生成部１２Ａは、ビット抽出部２２ＡおよびＬＵＴ２３Ａを通して、送信データの６ｂｉｔ目および７ｂｉｔ目を出力する必要がある。同様に、パリティ生成部１２Ｂにおいて、ビット抽出部２１Ｂは、７ｂｉｔの入力データから上位５ｂｉｔの送信データを抜き出すため、パリティ生成部１２Ｂは、ビット抽出部２２ＢおよびＬＵＴ２３Ｂを通して、送信データの６ｂｉｔ目および７ｂｉｔ目を出力する必要がある。
そのため、例えば、パリティ生成部１２Ａにおいて、ＬＵＴ２３Ａは、送信データの６ｂｉｔ目および７ｂｉｔ目を、３ｂｉｔの出力のうちの上位２ビットを使用して出力し、３ｂｉｔの出力のうちの残り１ｂｉｔを使用してパリティデータを出力する。同様に、パリティ生成部１２Ｂにおいて、ＬＵＴ２３Ｂは、送信データの６ｂｉｔ目および７ｂｉｔ目を、３ｂｉｔの出力のうちの上位２ビットを使用して出力し、３ｂｉｔの出力のうちの残り１ｂｉｔを使用してパリティデータを出力する。
シャッフル部１３は、パリティ生成部１２Ａの出力の８ｂｉｔ（Ｂ00，…，Ｂ07）と、パリティ生成部１２Ｂの出力の８ｂｉｔ（Ｂ10，…，Ｂ17）とを、図８に示したモード１に従い、そのまま出力する。
マッピング部１４Ａおよび１４Ｂは、シャッフル部１３から入力される変調用データを、例えば、図１０に示す１６ＱＡＭの信号点、または、図１１に示す２Ａ８ＰＳＫの信号点にマッピングし、信号点の座標値を出力する。
以上のように、本実施の形態にかかるシンボルマッピング装置１は、パリティ生成部１２Ａおよび１２Ｂを備え、パリティ生成部１２Ａおよび１２Ｂは、６ｂｉｔ入力３ｂｉｔ出力のＬＵＴを使用して、１ＴＳあたりの送信データのビット数に対応したサイズのパリティデータを生成する。また、シンボルマッピング装置１は、パリティ生成部１２Ａおよび１２Ｂへ入力する送信データのｂｉｔ数を調整してパリティ生成部１２Ａおよび１２Ｂが６ｂｉｔ入力３ｂｉｔ出力のＬＵＴを使用できるようにするための送信データ処理１１を備える。これにより、パリティ生成規則を可変とするシンボルマッピング装置が実現でき、ＬＵＴを小さくできる。本実施の形態にかかるシンボルマッピング装置１を、例えば、ＡＳＩＣにより実現する場合、ＬＵＴが主要な回路となることから、ＬＵＴを小さくすることで、ＡＳＩＣの回路規模を削減することができる。本実施の形態によれば、周波数利用効率が異なる複数の多次元変調を実現可能なシンボルマッピング装置の回路規模が増大するのを抑制できる。
実施の形態２．
図１２は、実施の形態２にかかるシンボルマッピング装置の構成例を示す図である。実施の形態２にかかるシンボルマッピング装置１ａは、実施の形態１で説明したシンボルマッピング装置１のパリティ生成部１２Ａおよび１２Ｂをパリティ生成部３２Ａおよび３２Ｂに置き換え、シャッフル部１３をシャッフル部３３に置き換えた構成である。パリティ生成部３２Ａおよび３２Ｂはパリティ付加部３２を構成する。本実施の形態では、実施の形態１と異なる構成であるパリティ生成部３２Ａ，３２Ｂおよびシャッフル部３３について説明を行い、他の構成要素の説明は省略する。
図１３は、実施の形態２にかかるシンボルマッピング装置１ａの第１のパリティ生成部であるパリティ生成部３２Ａの構成例を示す図である。実施の形態２にかかるパリティ生成部３２Ａは、ビット抽出部２１Ａおよび２２Ａと、ＬＵＴ４３Ａとを備える。パリティ生成部３２Ａは、実施の形態１で説明したパリティ生成部１２Ａと比較して、ＬＵＴ４３Ａが異なり、他の構成要素は同一である。
図１４は、実施の形態２にかかるシンボルマッピング装置１ａの第２のパリティ生成部であるパリティ生成部３２Ｂの構成例を示す図である。実施の形態２にかかるパリティ生成部３２Ｂは、ビット抽出部２１Ｂおよび２２Ｂと、ＬＵＴ４３Ｂとを備える。パリティ生成部３２Ｂは、実施の形態１で説明したパリティ生成部１２Ｂと比較して、ＬＵＴ４３Ｂが異なり、他の構成要素は同一である。
実施の形態１で説明したＬＵＴ２３Ａおよび２３Ｂは、６ｂｉｔの入力に対して３ｂｉｔを出力する構成であったが、本実施の形態にかかるＬＵＴ４３Ａおよび４３Ｂは、６ｂｉｔの入力に対して２ｂｉｔを出力する構成である点が異なる。これに伴い、パリティ生成部３２Ａおよび３２Ｂは、７ｂｉｔのパリティ付き送信データを出力する。具体的には、パリティ生成部３２Ａおよび３２Ｂは、実施の形態１で説明したパリティ生成部１２Ａおよび１２Ｂが出力する８ｂｉｔのデータから最下位ｂｉｔを削除した上位７ｂｉｔを生成して出力する。パリティ生成部３２Ａおよび３２Ｂが７ｂｉｔの出力データを生成する動作は、パリティ生成部１２Ａおよび１２Ｂが出力データの上位７ｂｉｔを生成する動作と同様である。ＬＵＴ４３Ａおよび４３Ｂは、その構成、すなわち実行する処理の内容がシンボルマッピング装置１ａの外部から書き換え可能であるものとする。
シャッフル部３３は、ＬＵＴ４３Ａおよび４３Ｂから入力される合計１４ｂｉｔのパリティ付き送信データに基づいて、合計１６ｂｉｔの変調用データを生成する。
図１５は、シャッフル部３３への入力信号およびシャッフル部３３の出力信号の定義を示す図、図１６は、シャッフル部３３が実行するシャッフル処理の一例を示す図である。実施の形態１と同様に、モード１は、１ＴＳで送信するデータが５〜７ｂｉｔの場合にシャッフル部３３が選択する動作モード、モード２は、１ＴＳで送信するデータが２ｂｉｔの場合にシャッフル部３３が選択する動作モード、モード３は、１ＴＳで送信するデータが３ｂｉｔの場合にシャッフル部３３が選択する動作モードである。
シャッフル部３３には、パリティ生成部３２Ａおよび３２Ｂより、パリティ付き送信データＢ00IN，…，Ｂ06IN，Ｂ10IN，…，Ｂ16INが入力される。Ｂ00IN，…，Ｂ06INは、図１３に示したＢ00，…，Ｂ06に対応し、Ｂ10IN，…，Ｂ16INは、図１４に示したＢ10，…，Ｂ16に対応している。モード２およびモード３の場合にシャッフル部３３が出力するデータは、実施の形態１で説明したシャッフル部１３がモード２およびモード３の場合に出力するデータと同一である。図１６において、 ‘〜’は論理反転を表す。なお、図１５に示したＢ00OUT，…，Ｂ07OUTは、図１２に示したＴＳ０（Ｔｉｍｅ Ｓｌｏｔ ０）のＢ0，…，Ｂ7にそれぞれ対応し、図１５に示したＢ10OUT，…，Ｂ17OUTは、図１２に示したＴＳ１（Ｔｉｍｅ Ｓｌｏｔ １）のＢ0，…，Ｂ7にそれぞれ対応している。
実施の形態１で説明したシャッフル部１３と同様に、シャッフル部３３も３つの動作モードを持ち、１ＴＳで送信するデータのビット数に対応するモードで動作する。また、シャッフル部３３に対する１ＴＳあたりの入力のビット幅を７ｂｉｔとし、出力のビット幅を８ｂｉｔとする。シャッフル部３３は、１ＴＳで送信するデータのビット数が８ｂｉｔ未満の場合は上位ビットに変調用データを詰め、残りのビットにはダミーデータとして例えば‘０’を挿入するか、任意のデータを挿入する。
次に、実施の形態２にかかるシンボルマッピング装置１ａが行うシンボルマッピング動作について説明する。実施の形態１と同様に、１ＴＳあたりで送信するデータのビット数ごとに分けてシンボルマッピング装置１ａの動作を説明する。
＜１ＴＳあたりで２ｂｉｔまたは３ｂｉｔのデータを送信する場合の動作＞
まず、１ＴＳあたりで２ｂｉｔまたは３ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１ａの動作について説明する。
１ＴＳあたりで２ｂｉｔまたは３ｂｉｔのデータを送信する場合のシンボルマッピング装置１ａの動作は、実施の形態１で説明したシンボルマッピング装置１が１ＴＳあたり２ｂｉｔまたは３ｂｉｔのデータを送信する場合の動作と比較して、パリティ生成部３２Ａおよび３２Ｂからシャッフル部３３に入力されるデータの最下位１ｂｉｔのダミーデータがなくなる点で異なり、その他の動作は同じである。すなわち、１ＴＳあたりで２ｂｉｔまたは３ｂｉｔのデータを送信する場合、実施の形態１で説明したパリティ生成部１２Ａおよび１２ＢのＬＵＴ２３Ａおよび２３Ｂは、３ｂｉｔ出力のうちの３ｂｉｔ目としてダミーデータを出力していたが、パリティ生成部３２Ａおよび３２ＢのＬＵＴ４３Ａおよび４３Ｂは、上記３ｂｉｔ目のダミーデータを出力しないようにしたものである。
＜１ＴＳあたりで５ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで５ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１ａの動作について説明する。
１ＴＳあたりで５ｂｉｔデータを送信する多次元変調の場合、シンボルマッピング装置１ａにおいて、ＬＵＴ４３Ａおよび４３Ｂは、入力された６ｂｉｔのデータから２ｂｉｔのパリティデータを出力する。ただし、ＬＵＴ４３Ａおよび４３Ｂに入力されるデータの６ｂｉｔ目はダミーデータであるため、ＬＵＴ４３ＡおよびＬＵＴ４３Ｂの出力を、入力データの６ｂｉｔ目には依存しない設定とする。
１ＴＳあたりで５ｂｉｔデータを送信する場合、１ＴＳあたり３ｂｉｔのパリティデータが必要となるが、パリティ生成部３２Ａおよび３２Ｂから２ｂｉｔのパリティデータしか出力されない。そのため、シャッフル部３３は、変調用データの８ｂｉｔ目として、図１５および図１６に示すように、入力されたデータの７ｂｉｔ目を論理反転して生成したパリティデータを出力する。
＜１ＴＳあたりで６ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで６ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１ａの動作について説明する。
１ＴＳあたりで６ｂｉｔデータを送信する多次元変調の場合、シンボルマッピング装置１ａにおいて、ＬＵＴ４３Ａおよび４３Ｂは、入力された６ｂｉｔのデータから１ｂｉｔのパリティデータを出力する。すなわち、ＬＵＴ４３Ａおよび４３Ｂは、２ｂｉｔ出力の１ｂｉｔ目で送信データの６ｂｉｔ目を出力し、２ｂｉｔ出力の２ｂｉｔ目でパリティデータを出力する。
１ＴＳあたりで６ｂｉｔデータを送信する場合、１ＴＳあたり２ｂｉｔのパリティデータが必要となるが、パリティ生成部３２Ａおよび３２Ｂから１ｂｉｔのパリティデータしか出力されない。そのため、シャッフル部３３は、変調用データの８ｂｉｔ目として、図１５および図１６に示すように、入力されたデータの７ｂｉｔ目を論理反転して生成したパリティデータを出力する。
＜１ＴＳあたりで７ｂｉｔのデータを送信する場合の動作＞
次に、１ＴＳあたりで７ｂｉｔのデータを送信する多次元変調を行う場合のシンボルマッピング装置１ａの動作について説明する。
１ＴＳあたりで７ｂｉｔデータを送信する多次元変調の場合、シンボルマッピング装置１ａにおいて、ＬＵＴ４３Ａおよび４３Ｂは、２ｂｉｔ出力の１ｂｉｔ目で送信データの６ｂｉｔ目を出力し、２ｂｉｔ出力の２ｂｉｔ目で送信データの７ｂｉｔ目を出力する。
１ＴＳあたりで７ｂｉｔデータを送信する場合、１ＴＳあたり１ｂｉｔのパリティデータが必要となるが、パリティ生成部３２Ａおよび３２Ｂからはパリティデータが出力されない。そのため、シャッフル部３３は、変調用データの８ｂｉｔ目として、図１５および図１６に示すように、入力されたデータの７ｂｉｔ目を論理反転して生成したパリティデータを出力する。
以上のように、本実施の形態にかかるシンボルマッピング装置１ａは、パリティ生成部３２Ａおよび３２Ｂを備え、パリティ生成部３２Ａおよび３２Ｂは、６ｂｉｔ入力２ｂｉｔ出力のＬＵＴを使用して、１ＴＳあたりの送信データのビット数に応じて最大２ｂｉｔのパリティデータを生成する。また、必要なパリティデータをパリティ生成部３２Ａおよび３２Ｂで生成できない場合、シャッフル部３３がパリティデータを生成して送信データに付加する。これにより、ＬＵＴの回路規模を実施の形態１と比較してさらに小さくすることができる。
ここで、実施の形態１，２で説明したシンボルマッピング装置１，１ａのハードウェア構成について説明する。シンボルマッピング装置１，１ａを構成している送信データ処理部、パリティ生成部、シャッフル部およびマッピング部は、処理回路により実現される。すなわち、シンボルマッピング装置１，１ａは、送信データを信号点座標に変換するための処理回路を備える。処理回路は、専用のハードウェアであっても、プロセッサとメモリとを含んだ制御回路であってもよい。
図１７は、シンボルマッピング装置１，１ａの各部を専用のハードウェアで実現する場合のハードウェアの構成例を示す図である。シンボルマッピング装置１，１ａの送信データ処理部、パリティ生成部、シャッフル部およびマッピング部を専用のハードウェアで実現する場合、専用のハードウェアである処理回路１０１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ（Field Programmable Gate Array）、またはこれらを組み合わせたものが該当する。送信データ処理部、パリティ生成部、シャッフル部およびマッピング部のそれぞれを複数の処理回路を組み合わせて実現してもよいし、各部の機能をまとめて単一の処理回路で実現してもよい。
図１８は、シンボルマッピング装置１，１ａの各部を制御回路で実現する場合のハードウェアの構成例を示す図である。シンボルマッピング装置１，１ａを制御回路で実現する場合、制御回路は、プロセッサ２０１およびメモリ２０２を備える。プロセッサ２０１は、ＣＰＵ（Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰともいう）、システムＬＳＩ（Large Scale Integration）などである。メモリ２０２としては、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の、不揮発性または揮発性の半導体メモリが一般的に使用されるが、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等であってもよい。
シンボルマッピング装置１，１ａの送信データ処理部、パリティ生成部、シャッフル部およびマッピング部を制御回路で実現する場合、これらの各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリ２０２に格納される。プロセッサ２０１は、メモリ２０２に記憶されたプログラムを読み出して実行することにより、シンボルマッピング装置１，１ａの各部の機能を実現する。すなわち、シンボルマッピング装置１，１ａは、制御回路により実行されるときに、送信データ長を調整するステップ、パリティデータを生成するステップ、変調用データのビットを並び替えるステップ、および変調用データを信号点座標へ割り当てるステップが結果的に実行されることになるプログラムを格納するためのメモリ２０２を備える。また、このプログラムは、送信データ処理部、パリティ生成部、シャッフル部およびマッピング部の手順や方法をコンピュータに実行させるものであるともいえる。
なお、送信データ処理部、パリティ生成部、シャッフル部およびマッピング部について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、パリティ生成部については専用のハードウェアとしての処理回路でその機能を実現し、送信データ処理部、シャッフル部およびマッピング部についてはプロセッサがメモリに格納されたプログラムを読み出して実行することによりその機能を実現するようにしてもよい。パリティ生成部を専用のハードウェアで実現する場合、各実施の形態で説明したように、回路規模を削減できる。また、パリティ生成部をソフトウェアまたはファームウェアで実現する場合には、処理負荷を削減することができる。
このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、シンボルマッピング装置１，１ａが有する各機能を実現することができる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
１，１ａ シンボルマッピング装置、１１ 送信データ処理部、１２，３２ パリティ付加部、１２Ａ，１２Ｂ，３２Ａ，３２Ｂ パリティ生成部、１３，３３ シャッフル部、１４ マッピング処理部、１４Ａ，１４Ｂ マッピング部、２１Ａ，２１Ｂ，２２Ａ，２２Ｂ ビット抽出部、２３Ａ，２３Ｂ，４３Ａ，４３Ｂ ルックアップテーブル（ＬＵＴ）。

Claims (4)

  1. 長さが同じ２つの送信データを受け取り、前記長さが第１の長さの場合はそのまま２つの出力データとし、前記長さが前記第１の長さよりも短い場合には、前記２つの送信データにダミーデータを付加して前記第１の長さの２つの出力データを生成する送信データ処理部と、
    前記２つの出力データに基づいて、前記送信データにパリティデータが付加された第２の長さの２つのパリティ付き送信データを生成するパリティ付加部と、
    前記パリティ付加部で生成された前記２つのパリティ付き送信データのそれぞれからマッピング対象のデータである２つの変調用データを抽出する変調用データ抽出部と、
    前記２つの変調用データを２つのタイムスロットの信号点にマッピングするマッピング処理部と、
    を備え、
    前記パリティ付加部は、
    前記２つの出力データの一方に基づいて前記２つのパリティ付き送信データの一方を生成する第１のパリティ生成部と、
    前記２つの出力データの他方に基づいて前記２つのパリティ付き送信データの他方を生成する第２のパリティ生成部と、
    を備え、
    前記第１のパリティ生成部および前記第２のパリティ生成部は、それぞれ、
    前記出力データから、前記出力データのビット数よりも少ない第１のビット数のデータを抽出して前記第２の長さのパリティ付き送信データの一部のデータとして出力する第１のビット抽出部と、
    前記出力データから、前記出力データのビット数よりも少ない第２のビット数のデータを抽出する第２のビット抽出部と、
    前記第２のビット数のデータに基づいて、前記第２の長さのパリティ付き送信データのうち、前記一部のデータ以外の残りのデータを生成するルックアップテーブル回路と、
    を備えることを特徴とするシンボルマッピング装置。
  2. 前記ルックアップテーブル回路の構成が外部から書き換え可能であることを特徴とする請求項１に記載のシンボルマッピング装置。
  3. 前記第１の長さと前記第２の長さとが同じであり、かつ前記出力データが前記第１の長さの送信データである場合、
    前記変調用データ抽出部は、前記２つの変調用データを抽出後、さらに、前記２つの変調用データに基づいてパリティデータを生成し、当該生成したパリティデータを前記２つの変調用データに付加する、
    ことを特徴とする請求項１または２に記載のシンボルマッピング装置。
  4. 長さが同じ２つの送信データを受け取り、前記長さが第１の長さの場合はそのまま２つの出力データとし、前記長さが前記第１の長さよりも短い場合には、前記２つの送信データにダミーデータを付加して前記第１の長さの２つの出力データを生成する送信データ処理部と、
    前記２つの出力データに基づいて、前記送信データにパリティデータが付加された第２の長さの２つのパリティ付き送信データを生成するパリティ付加部と、
    前記パリティ付加部で生成された前記２つのパリティ付き送信データのそれぞれからマッピング対象のデータである２つの変調用データを抽出する変調用データ抽出部と、
    前記２つの変調用データを２つのタイムスロットの信号点にマッピングするマッピング処理部と、
    を備え、
    前記第１の長さと前記第２の長さとが同じであり、かつ前記出力データが前記第１の長さの送信データである場合、
    前記変調用データ抽出部は、前記２つの変調用データを抽出後、さらに、前記２つの変調用データに基づいてパリティデータを生成し、当該生成したパリティデータを前記２つの変調用データに付加する、
    ことを特徴とするシンボルマッピング装置。
JP2019506809A 2017-03-22 2017-03-22 シンボルマッピング装置 Active JP6552766B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/011534 WO2018173168A1 (ja) 2017-03-22 2017-03-22 シンボルマッピング装置

Publications (2)

Publication Number Publication Date
JPWO2018173168A1 JPWO2018173168A1 (ja) 2019-07-11
JP6552766B2 true JP6552766B2 (ja) 2019-07-31

Family

ID=63585224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506809A Active JP6552766B2 (ja) 2017-03-22 2017-03-22 シンボルマッピング装置

Country Status (5)

Country Link
US (1) US10652071B2 (ja)
EP (1) EP3588785B1 (ja)
JP (1) JP6552766B2 (ja)
CN (1) CN110431750B (ja)
WO (1) WO2018173168A1 (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349384A (en) * 1992-01-14 1994-09-20 Sony Corporation Apparatus and methods for transmitting compressed digital image signals
US5844918A (en) * 1995-11-28 1998-12-01 Sanyo Electric Co., Ltd. Digital transmission/receiving method, digital communications method, and data receiving apparatus
JPH11213085A (ja) * 1998-01-30 1999-08-06 Olympus Optical Co Ltd コードイメージ記録装置
JP3950579B2 (ja) * 1999-05-20 2007-08-01 株式会社日立グローバルストレージテクノロジーズ 符号化方法およびこれを用いた記録再生装置
JP3809515B2 (ja) * 2002-08-30 2006-08-16 よこはまティーエルオー株式会社 通信方法
JP4901334B2 (ja) * 2006-06-30 2012-03-21 株式会社東芝 メモリコントローラ
JP2008271312A (ja) 2007-04-23 2008-11-06 Matsushita Electric Ind Co Ltd 無線パケット通信装置
WO2009005326A2 (en) * 2007-07-04 2009-01-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
EP2322760A4 (en) * 2008-08-01 2012-03-21 Da Vinci Co Ltd WANKEL MOTOR
JP2010233128A (ja) * 2009-03-30 2010-10-14 Sony Corp 通信装置及び通信方法、コンピューター・プログラム、並びに通信システム
WO2010137507A1 (ja) 2009-05-28 2010-12-02 三菱電機株式会社 通信装置
EP2506458A1 (en) 2011-03-29 2012-10-03 Alcatel Lucent Coherent transponder for optical PS-QPSK signals
US8874987B2 (en) * 2011-10-06 2014-10-28 Nec Laboratories America, Inc. Optimum signal constellation design for high-speed optical transmission
US9215457B2 (en) * 2012-05-18 2015-12-15 Mitsubishi Electric Research Laboratories, Inc. Method and system for communicating multimedia using reconfigurable rateless codes and decoding in-process status feedback
US9246510B2 (en) * 2013-10-01 2016-01-26 Texas Instruments Incorporated Apparatus and method for multilevel coding in communication systems
WO2015178018A1 (ja) * 2014-05-22 2015-11-26 日本電気株式会社 端末、パケット復号方法、および、プログラムが記憶された記憶媒体
US9780990B2 (en) * 2014-10-31 2017-10-03 Tyco Electronics Subsea Communications Llc System and method for multi-dimensional modulation using multiple constellations
CA3058419C (en) * 2015-02-25 2022-05-10 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
US11138069B2 (en) * 2018-06-11 2021-10-05 Seagate Technology, Llc Providing additional parity for non-standard sized parity data sets

Also Published As

Publication number Publication date
JPWO2018173168A1 (ja) 2019-07-11
US20200067756A1 (en) 2020-02-27
EP3588785B1 (en) 2021-04-21
WO2018173168A1 (ja) 2018-09-27
CN110431750B (zh) 2023-06-06
EP3588785A1 (en) 2020-01-01
US10652071B2 (en) 2020-05-12
EP3588785A4 (en) 2020-03-04
CN110431750A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
US7801307B2 (en) Method of symmetric key data encryption
JP2008545305A (ja) あるシンボルマッピング方式を使用するシンボルマッパを使用して異なるシンボルマッピング方式に従う変調シンボルを生成する方法と、シンボルマッピング方式を生成する方法
JP2010541460A (ja) 移動通信システムにおけるデータインターリービング方法及び装置
WO2005109379A1 (ja) 暗号システム、暗号装置、復号装置、プログラムおよび集積回路
WO2021164449A1 (zh) 调制编码策略的配置方法及装置、功率配置方法及装置、设备和存储介质
JP6552766B2 (ja) シンボルマッピング装置
TW201019660A (en) Communication methods and systems
US7630453B2 (en) Multi-level modulation method and system
CN104851410A (zh) 显示驱动方法、上位机、下位机及显示驱动系统
WO2005076522A1 (en) Methods for generating identification values for identifying electronic messages
KR19990025179A (ko) 이동 통신 시스템의 코딩 및 주파수 다이버시티 구현 방법 및장치
WO2019225311A1 (ja) 光通信システム、光送信機及び光受信機
JP3843891B2 (ja) 多値変調装置と多値復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法
JP5113897B2 (ja) データワードから１６ｑａｍコンスタレーションの変調シンボルへのマッピングを生成する方法および装置、ならびにこれを実行させる命令を格納するコンピュータ可読媒体
JP3512025B2 (ja) 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法
KR20090119759A (ko) 압축된 ｒｓａ 계수들을 발생시키기 위한 방법 및 디바이스
JP2021044680A (ja) 符号化回路、復号化回路、符号化方法、復号化方法、伝送装置、及び光伝送システム
CN105099609B (zh) 软判决译码的方法和装置
JP3864826B2 (ja) 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法
JP2008046151A (ja) 暗号処理方法
WO2022085137A1 (ja) 送信符号処理装置、送信符号処理方法、及び光送信器
JP2009165001A (ja) 無線通信装置
JP3864827B2 (ja) 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法
WO2018037546A1 (ja) 送信装置および送信方法
JP3864828B2 (ja) 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190412

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190412

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190702

R150 Certificate of patent or registration of utility model

Ref document number: 6552766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250