<発明の原理>
図1はLCDを駆動する液晶表示装置の概略構成を示す説明図である。同図に示すように、液晶表示装置は、CF(カラーフィルタ)と対向電極を備えた対向電極基板21と、液晶を駆動するための画素部を有し該画素部へ信号を供給するためにマトリクス状の配線及びドライバIC23dを有する駆動回路を搭載したTFTアレイ基板23(第1の基板)と、それらの基板21,23間に偏光素子である液晶部が挟まれて構成されるTFTパネル2を有している。
このように、TFTパネル2を有する液晶表示装置は、対向電極基板21に形成される対向電極、TFTアレイ基板23に形成されるTFTアレイ及びドライバIC23dとを含んで構成される液晶駆動回路によって駆動対象部である液晶部22(図3,図4参照)を駆動して表示動作を実現する構成を呈している。
さらに、液晶表示装置は、駆動対象部である液晶部22を駆動するドライバIC23dへ制御信号や映像信号を変換するためのASIC部51を有し、ASIC部51を含む制御回路(各種電源回路)が搭載された制御基板5(第2の基板)を有している。さらに、液晶表示装置は。TFTパネル2のTFTアレイ基板23と制御基板5とを物理的に接続し、TFTアレイ基板23(の液晶駆動回路),制御基板5(の制御回路)間で信号の授受を可能にしたフレキシブルプリント回路基板(FPC)3を主要構成としている。
図2は液晶表示装置の主要構成部を分離して示す説明図である。同図に示すように、図1で示した表示システム部分であるTFTパネル2及び制御基板5は、LEDドライバ基板7を含めて、フロントフレーム1及びリアフレーム6により構成されるセット筐体内に組み込まれ、完成品の液晶表示装置となる。なお、LEDドライバ基板7はバックライトモジュール4のバックライトを駆動する基板である。
図3はフロントフレーム1,リアフレーム6によるセット筐体内に組み込まれた液晶表示装置の断面図である。同図に示すように、TFTパネル2はTFTアレイ基板23、液晶部22及び対向電極基板21の積層構造で形成される。なお、シール部28は液晶部22の外周部に形成されるスペーサとして機能する。
バックライトモジュール4内のバックライト部41の表面上(図3の上面)にTFTパネル2のTFTアレイ基板23が形成され、TFTアレイ基板23の表面(一方主面)の一部が露出し、この露出面にドライバIC23dが形成される。一方、バックライト部41の裏面上に表面(一方主面)が図中下方に向けられた制御基板5が形成される。すなわち、TFTアレイ基板23の裏面(他方主面)と制御基板5の裏面(他方主面)とが互いに対向する位置関係でセット筐体内に収容される。
そして、FPC3の両端部分にもうけた第1及び第2の接続部(図示せず)のうち第1の接続部をTFTアレイ基板23のドライバIC23d等の液晶駆動回路に電気的に接続し、第2の接続部を制御基板5の表面上に形成されたコネクタ15(電気的接続部)に接続することにより、TFTアレイ基板23に形成された上記液晶駆動回路(ドライバIC23dを含む)と制御基板5に形成されるASIC部51等の制御回路とを電気的に接続する。したがって、FPC3の内部配線を介して上記制御回路から付与される制御信号により上記液晶駆動回路を制御可能にすべく、TFTアレイ基板23,制御基板5間が接続される。
そして、フロントフレーム1及びリアフレーム6からなるセット筐体により、上述したTFTパネル2、制御基板5及びFPC3を内部に収容する。図3で示す例では、フロントフレーム1により表示システム部分の上面の一部、側面部及び下面の一部を覆い、リアフレーム6により表示システム部分の下面の一部を覆っている。また、対向電極基板21の大部分は露出している。
図3に示すように、フロントフレーム1の内面(内壁部,図3で示す右側の側部の内面)とFPC3の表面(一方主面,図3で示す右側の面)とが間隙をもって対向している。セット筐体に用いられるフロントフレーム1、リアフレーム6等は、従来は金属製が多かったが、最近は軽量化や意匠性からプラスティック等の非導電性樹脂などで作られるようになった。
図4〜図6は非導電性樹脂を用いてセット筐体を構成した場合の問題点を示す説明図である。
図4に示すように、非導電性樹脂はその性質上、表面(内面)に電荷をチャージアップするため、チャージアップ電荷e1がある一定量を超えると絶縁破壊を起こして周辺にある金属部などにESDを起こすことがある。また、セット筐体が非導電性であるため電磁波に対しても遮蔽効果がなくEMIが生じ易いという問題点を有している(図5参照)。このようなESD及びEMIにより、TFTアレイ基板23(液晶駆動回路)において、アレイ部分が破壊されたり、表示不良を起こしたり、誤信号を出力したりする不具合が生じ、制御基板5(制御回路)にはIC破壊、フリーズ、誤検知等の不具合が生じる。
このように、非導電性樹脂のセット筐体の場合、例えば、図4に示すように、外部からのESDにより誘起されたチャージアップ電荷e1が、セット筺体内部のFPC3の内部配線を介して進入し、TFTパネル2(TFTアレイ基板23)あるいは制御基板5に設けられるIC等を破壊するという問題点があった。
また、外部からのFPC3の内部配線への電磁的な影響、即ちノイズが進入して、TFTパネル2による表示が乱れたり、場合によってはシステムがフリーズしたりするといった不具合が発生する(イミュニティ)という問題点があった。
また、図6に示すように、FPC3の配線から放射されるEMIがそのまま外界に放出され、液晶表示装置の外部の外部機器などに悪影響を与えるという問題点があった。
図7は従来のEMI対策を講じた第1の対策例を示す断面図である。同図に示すように、FPC60(図1,図3〜図6で示したFPC3に相当)上に金属薄膜62を接着層61を介して接着形成し、金属薄膜62上にベースフィルム63及び補強フィルム64を積層している。金属薄膜62はアルミニウム(Al)等が考えられるが、他に電磁波吸収材料を用いても良い。
このように、第1の対策例は、図7で示す金属薄膜62のように、FPC60上に電磁波吸収材料あるいはAl等の導電性のシールド層(テープ)でFPC60上を覆うことによりEMI対策を行っていた。ただし、単純にFPC60上に金属薄膜62が存在するだけではEMIによって誘導された渦電流を完全に吸収できず一部を透過してしまうという問題が残る。一般的には数十MHz以下の低周波領域ではあまり効果が無い。
また、図7で示した金属薄膜62によるシールドは電気的に孤立しているためESDを受けた場合、そのエネルギーをGNDや回路上のESD吸収素子などに放電することができないため、金属薄膜62下にあるFPC60内の配線層にESDが進入することになる。したがって、FPC60の配線層を介してTFTアレイ基板23や制御基板5に形成される回路(液晶駆動回路や制御回路)などにESDが進入し、誤作動や最悪の場合は回路内の各種素子を破壊し、致命的な不具合となってしまう。このように、従来の第1の対策例は様々な問題を残している。
図8は、従来のEMI対策を講じた第2の対策例を示す平面図である。なお、図8は図3をTFTアレイ基板23の裏面側(制御基板5の表面側)から視た平面図に相当する。ただし、説明の都合上、リアフレーム6の図示を省略し、リアフレーム6を透過した状態を示している。
同図に示すように、FPC60上の大部分を覆ってシールドテープ66を設け、シールドテープ66をAl等による導通テープ67によりバックライト部41の表面に貼り付けている。バックライト部41は通常、その表面が金属フレームで形成されているため、バックライト部41の表面を介してセット筐体16(筐体部)を構成するリアフレーム6と電気的接続を図ることができる。
通常、セット筐体16は安全のため外部アース(GND)につながれているため、FPC60上のシールドテープ66に落ちたESDは、導通テープ67、バックライト部41及びリアフレーム6(セット筐体16)を介してアースに放電される。また、シールド導電層となるシールドテープ66が比較的低インピーダンスでアースにつながれるため、シールドに誘導された電流などがアースに逃がされることで、外部へのEMI放射が軽減される。
しかしながら、このAl等による導通テープ67などは導電性樹脂等の接着剤により対象物に接着されるが、この接着剤は長期にわたって低抵抗に導通を保つことが困難であった。すなわち、長期間経つと経年劣化により接着剤が劣化してはがれてくるので、導通抵抗が上がりシールドテープ66を導通テープ67を介してセット筐体16のGNDに至る放電経路を低抵抗で接続することが不可能となる。また、振動衝撃などの物理的な力によってはがれるなどの不具合が生じることもある。これらの結果として、シールド層であるシールドテープ66を介してGNDに接続されないことになるため、結局的に対策を講じていない場合と同様に、EMIを悪化させたり、ESDによって素子を破壊したりすることになる。
また、シールドテープ66や導通テープ67の材料費や、それを当該部にきっちり貼るための行程が必要となりコストアップの要因となっているという問題があった。
そこで、本願発明は上記問題を解決するためになされたもので以下に具体的な実施の形態を示す。
<実施の形態1>
図9にこの発明の実施の形態1である液晶表示装置に用いるFPC30Aの構造を示す断面図である。同図に示すように、絶縁性を有するベースフィルム32の表面上にシールド層34を選択的に形成し、ベースフィルム32の裏面上に配線層31を形成する。そして、配線層31上に選択的にコネクタ接続用端子35(第2の接続部)及び実装端子36(第1の接続部)を設け、これら端子35及び36が形成されていない配線層31上に絶縁性を有するカバーレイフィルム33が設けられる。なお、シールド層34上には何も形成されず、シールド層34の表面は開放された露出状態となっている。
このような構造のFPC30Aは、裏面(他方主面)側に形成される配線層31がセット筐体16に対して内側となり、表面(一方主面)側に形成されるシールド層34がセット筐体16に対し外側になるように使用する。すなわち、図3の構造において、FPC3としてFPC30Aを用いる場合、表面側に形成されるシールド層34がセット筐体16(フロントフレーム1)の内面に対向するように配置して使用する。
そして、前述したように、シールド層34の直上の一部あるいは全領域にはカバーレイフィルムを設けない露出構造とする。なお、図9ではシールド層34上の全領域にカバーレイフィルムを設けない構造を示している。
図10はFPC30Aの平面構造を模式的に示す平面図である。図10は図9を裏面側(配線層31側)から視た平面図であり、説明の都合上、シールド層34を透過的に図示している。
同図に示すように、配線層31にはFPC30Aの長手方向(図中左右方向)に沿って直線状に形成され、TFTアレイ基板23,制御基板5間で授受する信号伝達用(電源配線を含む)の複数の配線L31(内部配線)が設けられる。
一方、シールド層34には図面上、左上がりに延びる複数のシールド配線L34aと右上がりに延びる複数のシールド配線L34bとが互いに交差するメッシュ状配線パターンを形成する。
制御基板5側へ電気的に接続するためにシールド層34のメッシュ状配線パターンに電気的に接続される実装部となるシールド用PAD部L34Pはスルーホール(TH)などを介して、配線L31が形成される裏面(制御基板5とコンタクトをとる面)側に導かれる。
すなわち、図10に示すように、配線層31において、コネクタ接続用端子35側の端部にシールド層34のメッシュ状配線パターンと電気的に接続したシールド用PAD部L34Pが、配線L31とは絶縁状態を保つ間隔で設けられ、さらに、配線L31,シールド用PAD部L34P間に電気的に完全に独立したダミーPAD部L34Dが形成される。
配線L31の先端部であるPAD部分L31P(図9のコネクタ接続用端子35に相当)、ダミーPAD部L34D、及びシールド用PAD部L34Pをコネクタ15の対応部分と嵌合させることにより、FPC30Aをコネクタ15に取り付けることができる。そして、このコネクタ15を介してFPC30Aの配線L31は制御基板5内の制御回路と電気的に接続される。
配線L31の先端PAD部分L31Pに加え、ダミーPAD部L34D、及びシールド用PAD部L34Pがコネクタ15の対応部分と嵌合されるため、コネクタ15とFPC30Aとの嵌合力を大きくすることができる。ただし、配線L31(L31P),シールド用PAD部L34P間で沿面放電して絶縁破壊を起こさないように一定距離を保つべく、間に形成されるダミーPAD部L34Dは複数本設けられることが望ましい。その結果、複数本のダミーPAD部L34Dを形成するスペース分、配線L31(L31P),シールド用PAD部L34P間に一定の距離を保つことができる。また、これらPAD部は絶縁距離をなるべく大きくとれるように、面積や形状をなるべく小さくするのが望ましい。
もちろん、コネクタ15とFPC30Aとの嵌合力による実装強度が十分であり、目標とするESD耐圧に対して沿面放電距離が十分取れる距離が元々ある場合、ダミーPAD部L34Dを設ける必要は無い。
図11はこの発明の実施の形態1で用いるFPC30AによるTFTアレイ基板23と制御基板5との電気的な接続例を示す説明図である。図11では図示していないが、TFTアレイ基板23の液晶駆動回路はFPC30Aの実装端子36(図9参照)を介して配線L31と電気的に接続される。
同図に示すように、FPC30A上のシールド層34はTFTアレイ基板23には電気的に接続されず、加えて、ESDがTFTアレイ基板23側に落ちないようにすることも重要である。
このため、目標とするESD耐圧にて、TFTアレイ基板23,FPC30A間に沿面放電が生じないように、シールド層34とTFTアレイ基板23との間に絶縁距離ΔL1を設ける。以下、この点を詳述する。
TFTパネル2を破壊しないようにシールド層34のメッシュ状配線パターンは、TFTアレイ基板23にFPC30Aを実装する実装端子36から、絶縁距離ΔL1が必要となる。これは実装端子36を介してTFTパネル2(TFTアレイ基板23)の内部配線にESDが落ちないようにするためである。すなわち、意図的にシールド層34によるメッシュ状配線パターンをTFTパネル2(TFTアレイ基板23)側と電気的には接続させず、放電が飛ばないようにすべく、図9において、配線層31の実装端子36側の端部とシールド層34との間に上述した絶縁距離ΔL1程度の距離ΔL30を設けることが望ましい。
また、制御基板5上ではシグナルグラウンド(SignalGnd、SG)とフレームグラウンド(FrameGnd、FG)とを互いに独立して取れるように、FG用のフレームグランド用領域53及びフレームグランド用パターン部53Pは、SG用のシグナルグランド用領域52及びシグナルグランド用パターン部52Pとが互いに独立して形成される。
シールド層34によるメッシュ状配線パターンはESD対策のためにSGではなくセット筺体のFG用アースに接続する必要がある。
制御回路が形成されるシグナルグランド用領域52はコネクタ15を介して複数の配線L31より得られる信号の授受が可能であり、内部のSG用のグランド用実配線領域52G(第2のグランド用配線部)がシグナルグランド用パターン部52P(第2のグランド用固定部)に電気的に接続される。
この際、図11に示すように、シグナルグランド用領域52にパッド部P521(第1のパッド部)を設け、シグナルグランド用パターン部52Pにパッド部P52(第2のパッド部)を設け、パッド部P52,P521間にESD吸収素子等の素子が介挿可能な素子接続可能領域56を設けても良い。
この場合、素子接続可能領域56を利用して、ESD吸収素子、抵抗及びキャパシタのうち少なくとも一つの素子をパッド部P52,P521間に介挿できる。すなわち、シグナルグランド用領域52のグランド用実配線領域52G,シグナルグランド用パターン部52P間をESD吸収素子、抵抗、及びキャパシタのうち少なくとも一つの素子を介して電気的に接続することができる。
シグナルグランド用パターン部52Pには基板固定用ネジ穴54が設けられており、基板固定用ネジ穴54内にネジを装着することによって、セット筐体16の対応箇所においてシグナルグランド用パターン部52Pを安定性良く固定することができる。
一方、FPC30Aのシールド層34はコネクタ15を介してフレームグランド用領域53のグランド用実配線領域53G(第1のグランド用配線部)を経由してフレームグランド用パターン部53Pに電気的に接続される。フレームグランド用パターン部53Pには基板固定用ネジ穴55が設けられており、基板固定用ネジ穴55内にネジを装着することによって、セット筐体16の対応箇所においてフレームグランド用パターン部53Pを安定性良く固定することができる。その結果、ESD対策として最終的にシールド層34からセット筐体16に導くFG用放電経路が設けられる。
グランド用実配線領域53G及びフレームグランド用パターン部53PはESD対策のためになるべく低インピーダンスでセット筐体16につながれることが重要である。したがって、図11に示すように、コネクタ15のFG用PAD(シールド用PAD部L34P)、フレームグランド用領域53内のグランド用実配線領域53G及びフレームグランド用パターン部53Pとは制御基板5の同一平面上に設けることが望ましい。
また、制御基板5上ではシグナルグランド用領域52及びシグナルグランド用パターン部52Pとフレームグランド用領域53及びフレームグランド用パターン部53Pとを全層完全に分離する必要がある。図11に示すように、これらの領域が同一層(制御基板5の表面上)に形成される場合は、目標とするESD耐圧で絶縁破壊を生じないように、シグナルグランド用領域52及びフレームグランド用領域53は絶縁距離ΔL2を隔てて設けられる。
なお、シグナルグランド用領域52にパッド部P522(第3のパッド部)を設け、フレームグランド用領域53のグランド用実配線領域53Gにパッド部P53(第4のパッド部)を設け、これらパッド部P522,P53間にESD吸収素子等の素子が介挿可能な素子接続可能領域57を設けても良い。
この場合、素子接続可能領域57を利用して、ESD吸収素子、抵抗及びキャパシタのうち少なくとも一つの素子をパッド部P523,P53間に介挿できる。すなわち、フレームグランド用領域53のグランド用実配線領域53G,シグナルグランド用領域52のグランド用実配線領域52G間をESD吸収素子、抵抗、及びキャパシタのうち少なくとも一つの素子を介して電気的に接続することができる。
このように、ESD吸収素子等を介挿可能な素子接続可能領域57をパッド部P522,P53間に設けることにより、上述したFG用放電経路以外に、グランド用実配線領域53G、ESD吸収素子等及びグランド用実配線領域52Gを介してフレームグランド用パターン部53Pに導く他の放電経路を例えば、ESD用に活用することができる。
また、制御基板5が多層構造の場合でも、シールド層34のメッシュ状配線パターンにはESDによる急峻な電流などが流れ込んでくるので、メッシュ状配線パターンの形成層以外の層においても、平面視重複領域に配線を設けないことが望ましい。
このようなFPC30Aを、前述したようにシールド層34がセット筐体16の内面に対向するように配置して、実施の形態1の液晶表示装置を構成する。
実施の形態1の液晶表示装置は、FPC30Aにより、ESDがTFTアレイ基板23や制御基板5落ちないで意図的にFPC30A上に露出(開口)されているシールド層34のメッシュ状配線パターンに落ち、そのままコネクタ15をおよび制御基板5のフレームグランド用領域53のグランド用実配線領域53G及びフレームグランド用パターン部53Pを介してセット筐体16(GNDに接続される)に逃げるFG用放電作用が働く。
したがって、TFTアレイ基板23の液晶駆動回路を構成するデバイスや制御基板5の制御回路を構成するICなどがESDによって破壊されることを確実に防ぐことができる。また、シールド層34が基準電位を持つことにより、信号配線である配線L31からのEMI放射を遮蔽するとともに、外来からのノイズが信号配線である配線L31に混入するのを防ぐ。
一方、液晶表示装置には、前述したように、SG(シグナル用のGND)があり、感電防止のためにそれらはFGと一般的に電位を共通にする場合がある。ただし、単純に低インピーダンスでつながると、筺体に何らかの電気的な問題が発生した場合(上記ESDが落ちた時の電流も含む)、シグナル系に悪影響を及ぼす可能性がある。
そこで、前述したように、シグナルグランド用パターン部52Pのパッド部P52とシグナルグランド用領域52のパッド部P521との間の素子接続可能領域56に、ESD吸収素子、抵抗,キャパシタのうち少なくとも一つの素子を介挿することが望ましく、上記シグナル系への悪影響を低減させることができる。
このように、実施の形態1のFPC30Aを用いて液晶表示装置を構成することにより、特別なFPCの利用やテープなどを後付けすることがなく、安価なコストでESD及びEMI対策を図った液晶表示装置を得ることができる。
(両面FPCの適用)
なお、図9ではベースフィルム32に対して一方の面(裏面)にのみ配線層31が設けられた片面FPCで説明したが、両方の面に配線層が設けられた両面FPCにも適用可能である。
上記で述べたようにESDやEMIに影響を与える部位は、図4に示すように、液晶表示装置においてセット筺体(フロントフレーム1等)に一番近い側面などの内面部分である。一方、片面FPCであるFPC30AはTFTアレイ基板23と制御基板5との間の信号を結線する役目があり、1対1のストレート配線が可能な場合は片面FPCが、配線の入れ替えやコネクタの上下接点などを考慮しなければいけない場合、両面FPCが用いられる。
図12は両面FPCによる構成例を示す断面図である。同図に示すように、FPC30Bにおいて、ベースフィルム32の表面上に選択的に、上層配線層311a、シールド層34及び上層配線層311bを形成する。上層配線層311a,311b上には上層カバーレイフィルム331a,331bが形成される。
そして、ベースフィルム32の裏面上に下層配線層312を形成する。そして、下層配線層312上に選択的にコネクタ接続用端子35及び実装端子36を設け、これら端子35及び36が形成されていない下層配線層312上に下層カバーレイフィルム332が設けられる。
図13はFPC30Bの平面構造を模式的に示す平面図である。なお、図13は図12の表面側(シールド層34形成面側)から視た平面図を示している。なお、下層配線層312における配線は図10で示した配線L31とほぼ同様であるため図示省略している。
同図に示すように、上層配線層311a,311bにおいて複数の上層配線L31UはFPC30Bの長手方向に沿って直線状に形成され、シールド層34が形成される部分においては、上層配線L31Uを下層配線層312側(破線で示す)に導き、下層配線層312内で配線する。すなわち、複数の上層配線L31Uはシールド層34が形成される部分においては下層配線層312に一部迂回させて配線される。なお、他の構成は図10で示した構成と同様であるため、同一符号を付し説明を省略する。
このように、両面FPCであるFPC30Bは、シールド用の限定した領域であるシールド層34をベースフィルム32上に選択的に設け、平面視してシールド層34を上層配線L31Uが通過する場合は反対の面の下層配線層312に一度かわすように配線する。
このような構造のFPC30Bを用い、ESDが一番生じやすい側面に対応する領域に注目して、シールド層34がセット筐体の内面に対向するようにFPC30Bを配置することにより、FPC30Aと同様の効果を発揮することができる。
また、シールド用領域であるシールド層34はESD対策も兼ねるので、同面にある上層配線L31U等とは隣接間で放電破壊を起こさないように一定の距離を設けて配置される。またESDが上層配線L31Uに落ちないように意図的にシールド層34に誘導する必要があるため、通常は絶縁のために設けられるカバーレイをシールド層34上には設けず、シールド層34の金属部を露出させることが特徴である。
また、前述したように、図9及び図10で示した片面FPCのFPC30Aの場合は、単純に表面側にシールド層34を形成し、裏面側に配線層31を形成することにより実現することができる。したがって、FPC30Bのように配線(上層配線L31U)の入れ替えなど必要ないため、シールド層34の形成領域を限定する必要はなく、簡単にかつ有効に対策できる。また上記のように、シールド層34上にカバーレイを設けないのも同様である。
なお、シールド層34の表面はむき出しの露出状態となるため、絶縁物となる錆が発生すると問題となる。このため、長期的な錆び防止の観点からシールド層34によるシールド領域は金メッキなど耐久性のある表面処理を行うことが望ましい。特に金メッキ処理はFPCの実装端子36やコネクタ接続用端子35の処理に使われるため、同じ工程で処理できることから簡単に適用でき、コストアップを抑えられる。
(効果等)
実施の形態1の液晶表示装置におけるFPC30(30A,30B)は、表面(一方主面)がセット筐体16の内面(内壁)に対向する態様で設けられ、その表面側に内部配線である配線L31(L31U)とは電気的に独立した導電性を有するシールド層34が形成され、裏面(他方主面)側に配線L31が設けられる配線層31(312)が形成される。そして、FPC30のシールド層34はTFTアレイ基板23に形成される液晶駆動回路と絶縁関係を保ち、かつ、フレームグランド用領域53のグランド用実配線領域53Gを介してセット筐体16の一部に接続され、FG放電作用を実現可能に構成されること特徴としている。
実施の形態1の液晶表示装置は、上記特徴を有することにより、ESDによりセット筐体16の内面に誘起された電荷を、シールド層34、グランド用実配線領域53G及びフレームグランド用パターン部53Pを介して、GND設定が施されたセット筐体16の外に確実に逃がす上記FG放電作用を発揮できるため、TFTアレイ基板23の液晶駆動回路あるいは制御基板5の制御回路を構成する素子等のESDによる破壊を確実に防止することができる。
加えて、上記FG放電作用により、シールド層34は一定の基準電位であるGNDに設定されることにより、セット筐体16の外部からFPC30に与える電磁的な影響、FPC30がセット筐体16外部に与える電磁的な影響も大幅に軽減できるため、EMIによる悪影響も確実に防止することができる。このように、実施の形態1の液晶表示装置は耐久性の向上を図ることができる。
さらに、シールド層34は、TFTパネル2側の上記液晶駆動回路と絶縁距離ΔL1の絶縁関係を保つため、上記液晶駆動回路への沿面放電等による悪影響を回避することができる。
(メッシュ状配線パターン)
実施の形態1の液晶表示装置で用いられるFPC30(30A,30B)のシールド層34は前述したようにメッシュ状配線パターンで構成される。このメッシュ状配線パターンに替えて、シールド層34の全領域を導電性領域としたGNDベタで構成しても良く、上述した効果を発揮することができる。
しかしながら、単純なベタ構成ではベースフィルム32を介して対向する配線部(配線L31)との間に大きな寄生容量を発生してしまい、当該信号を鈍らせたりして信号品位を悪化させてしまう。またベタ構成の場合は物理的に強度があるので、シールド層34における屈曲性が悪化してしまい、セットに組み込むときにシールド層34を曲げづらくなり組立性が悪化する。そこで、上述したように、シールド層34をメッシュ状配線パターンにより構成することで寄生容量を減らすとともに折り曲げ性を改善させるため望ましい。
すなわち、実施の形態1の液晶表示装置におけるFPC30のシールド層34は、複数の第1シールド配線L34aと複数の第2シールド配線L34bとが互いに交差してなるメッシュ状配線パターンを有することにより、寄生容量の軽減化及び折り曲げ性の向上を図ることができる。
<実施の形態2>
実施の形態2はFPC30(30A,30B)のシールド層34のメッシュ状配線パターンの改良を図った改良FPCを用いた液晶表示装置である。
メッシュ状配線パターンは、単純には、互いに逆方向に45度の斜め方向に設けられる第1シールド配線L34a,第2シールド配線L34bを交差させたパターンとして得られる。しかしながら、上記のように単純にメッシュ状配線パターンを得るだけでは以下の問題が生じる場合がある。
図14はメッシュ状配線パターンと複数の配線L31との重複関係を模式的に示す平面図である。同図(a) に示すように、複数の配線L31と第1シールド配線L34a,第2シールド配線L34bによるメッシュ状配線パターンとを透視的に見ると、メッシュを形成する交点X3上を平面視交差する配線L31と交点X3,X3間のシールド配線L34a(L34b)部分を平面視交差する配線L31とが混在して存在する。このため、シールド配線L34を平面視交差する配線L31の箇所が異なることにより、配線L31とシールド層34のシールド配線L34との間に形成される寄生容量(の値)が異なってしまう。この寄生容量は単純には大きいと波形を鈍らせてしまうので、制御基板5に設けられる制御回路を構成するASIC部51などの駆動能力に影響を与える。
また、一方で映像信号や各種制御信号はそれぞれのタイミングに制限があり、大画面、高速応答化を要求されるほどこれらタイミングが厳しくなってくる。しかしながら、これら映像信号を出力するASIC部51などは通常は個別にタイミング調整をできないため、配線間のインピーダンスのバラツキは表示限界性能上問題となってくる。
EMI的には波形は逆に鈍った方がいい場合もあるので、ある程度、寄生容量が増減することは問題にならなくなってきているが、タイミング調整は逆に大きな問題となってきているため、上記寄生容量のバラツキを低減させることが重要となる。
図15はメッシュ状配線パターンによる寄生容量を示すグラフである。メッシュ条件J1は前述したように、図14(a) で示すメッシュ状配線パターンと配線L31との関係(配線重複関係)が生じる条件である。すなわち、特にメッシュ状配線パターンと配線L31との関係を考慮しない条件である。
メッシュ条件J2は、図14(b) で示すように、複数の配線L31が必ず第1シールド配線L34a,第2シールド配線L34bによるメッシュの交点X3を平面視交差する配線重複関係が生じる条件である。
メッシュ条件J3は、図14(c) で示すように、複数の配線L31が必ず第1シールド配線L34aあるいは第2シールド配線L34bのメッシュの交点X3,X3間の中心点C3を平面視交差する配線重複関係が生じる条件である。
図15に示すように、メッシュ条件J1では、何も配慮せずにメッシュを配置しているため、メッシュ状配線部と配線L31によるストレート配線といったそれぞれ周期的なパターン同士だと、各配線パターンの寄生容量値が周期的に比較的変動していることが分かる。
一方で、メッシュ条件J2及びJ3の場合、寄生容量の絶対値はそれぞれ若干増量するが、容量バラツキはなにも調整しないときに比べて大幅に減少することがわかる。すなわち、メッシュ条件J1の7.4%程度のバラツキを、メッシュ条件J2及びJ3は0.7%以下程度にまで軽減することができる。
メッシュ条件J2あるいは条件J3のどちらの条件を選ぶかは、総容量値が小さい条件J2の方が基本的には良いが、FPC30(30A,30B)の作り易さでどちらかを選べば良い。
このように、実施の形態2の液晶表示装置におけるFPC30のメッシュ状配線パターンは上述したメッシュ条件J2あるいはメッシュ条件J3を満足することにより、シールド層34のメッシュ状配線パターンがベースフィルム32(ベース層)を介した配線層31に形成される配線L31との間に生じる寄生容量のバラツキを軽減することにより、TFTアレイ基板23の液晶駆動回路〜制御基板5の制御回路における信号の授受のタイミングに与える影響を最小限に抑えることができる。
図16は上述した実施の形態(実施の形態1,実施の形態2)の液晶表示装置によるEMI強度の低減効果を示すグラフである。同図(a) に示す特にシールド領域を設けない従来構成の場合、ピークノイズが発生する周波数が周期的に存在することが分かる。図16では示さないが、従来のようにシールド層だけあり、FGにつながっていない場合も、このような低周波領域では同様な結果となっている。
これに対し、本発明の実施の形態によるシールド層をFGにつなげた時の結果を同様に図16(b) に示す。これよりピークノイズが発生せず、大幅にEMI強度が低減できていることがわかる。このようにEMI強度が15dBを下回るベースノイズまでにEMI強度を低減できるということは、S/Nを全周波数帯域で確保できるので、信号波形が安定化する。このため、従来よりも信号波形を鈍らせても問題なく通信できることになるので、更なる低EMI化や駆動能力を低下して低消費電力化することも可能になる。
特にこれら低周波領域は従来では問題とならなかったが、シグナルが小さい医療用のセンサに対してはノイズ源となりS/Nを劣化させ、また航空機の無線周波数帯域に影響を与えるなど、特殊な環境下でこれらのデバイスを使用する場合に問題となってきているため、これらの分野で特に有効となる。
図17はセット筐体16に直接放電を印加したときの各素子の破壊結果を表形式で示す説明図である。同図に示すように、従来のようにESDがTFTパネル2や制御基板5に進入すると、印加電圧が15kV以上になると、これらデバイスを破壊する(NG)ため、メンテナンスによって取り換えるかしない。
これに対して、本発明の実施の形態(実施の形態1,実施の形態2)の液晶表示装置ででは直接のESD電流はFPC30によってFGに流れるので、素子が破壊されることはない。したがって、万一、液晶表示装置のシステムとしてフリーズしたりしても、電源を入れ直して再起動を行うことで正常動作をまた続けられることになる。これは特にメンテナンスができないような、強固な筺体に組み込まれた場合や常時稼働の液晶表示装置に利用する場合に大きなメリットをもたらす。
(その他)
なお、上述した実施の形態では、TFTパネル2を有する液晶表示装置を例に挙げた。すなわち、駆動対象部である液晶部22に対し、対向電極基板21に形成される対向電極、TFTアレイ基板23に形成されるTFTアレイ及びドライバIC23d等からなる液晶駆動回路によって駆動する構成の液晶表示装置を示した。
本発明は、TFTパネル2に替えてタッチパネルを有する液晶表示装置にも適用することができる。この場合、入力位置検出用のセンサ部及び該センサ部の状態を検出するセンス機能を駆動するセンス駆動回路が設けられたガラス基板等によるタッチパネル(センサガラス)がTFTパネル2に対応して設けられ、上記センス駆動回路と制御基板5相当の基板に形成されるセンス駆動回路用の制御回路とがFPCを介して電気的に接続されることになる。この際、タッチパネルが液晶表示機能を兼ねる構成でも良い。
図18はタッチパネルを有する液晶表示装置の主要構成部を分離して示す説明図である。図19はセット筐体内に組み込まれたタッチパネルを有する液晶表示装置の断面図である。
これらの図に示すように、センサシステム部分であるタッチパネル102、LCDモジュール104及びTP(タッチパネル)制御基板105は、表面保護用フィルム101及びシールドメタル106を含めて、フロントフレーム及びリアフレーム等により構成されるセット筐体116内に組み込まれ、完成品の液晶表示装置となる。このようなタッチパネル102を有する液晶表示装置においても、タッチパネル102,TP制御基板105との接続用にFPC103が用いられる。
タッチパネル102は駆動対象部である入力位置検出用のセンサ部(図示せず)及び上記センサ部の状態を検出するセンス機能を実現するセンス駆動回路(図示せず)を有している。一方、TP制御基板105は、上記センス駆動回路用の制御回路(図示せず)を有している。
図19に示すように、LCDモジュール104の表面上にタッチパネル102が設けられる。LCDモジュール104上へのタッチパネル102の固定は、例えば、LCDモジュール104の表面の周辺フレーム部分上に両面テープを貼り付けて、対応するタッチパネル102の裏面の周辺部分に貼り合わせる等により行う。また、液体や固体状の封止樹脂を用いてタッチパネル102とLCDモジュール104とを固定しても良い。
また、LCDモジュール104の裏面上にTP制御基板105が設けられ、TP制御基板105の表面(一方主面)上には内部の上記制御回路に電気的に接続されるコネクタ115が選択的に設けられる。すなわち、タッチパネル102の裏面(他方主面)とTP制御基板105の裏面(他方主面)とが互いに対向する位置関係でセット筐体116に収容される。そして、コネクタ115を含むTP制御基板105の上方を覆ってシールドメタル106がTP制御基板105に固定される。シールドメタル106のTP制御基板105への固定には固定用ネジ107が用いられる。
タッチパネル102の表面(一方主面)上に表面保護用フィルム101が形成される。表面保護用フィルム101は通常、全面貼り合わせ用の粘着剤が裏面に塗布されているため、表面保護用フィルム101の裏面をタッチパネル102の表面上に貼り付けることができる。表面保護用フィルム101として、表面保護フィルム、飛散防止フィルム、防汚フィルム、光学偏向フィルム等の機能性フィルムが用途に応じて用いられる。また、上述した機能性フィルムでなく、カバーガラスやカバー樹脂を表面保護用フィルム101の代わりに用いても良い。なお、カバーガラスを用いる場合は、タッチパネル102のLCDモジュール104上への固定と同様に、タッチパネル102の表面の周辺領域に貼り付ける両面テープあるいは液体や固体状の封止樹脂を用いる等によって、タッチパネル102上にカバーガラス等を取り付けることができる。
そして、FPC103の両端部分にもうけた第1及び第2の接続部(図示せず)のうち第1の接続部をタッチパネル102の上記センス駆動回路に電気的に接続し、第2の接続部をTP制御基板105の表面上に形成されたコネクタ115(電気的接続部)に接続することにより、タッチパネル102に形成された上記センス駆動回路とTP制御基板105に形成される上記制御回路とを電気的に接続する。したがって、FPC103の内部配線を介して上記制御回路から付与される制御信号により上記センス駆動回路を制御可能にすべく、タッチパネル102,TP制御基板105間が接続される。
そして、セット筐体116により、上述したタッチパネル102、TP制御基板105及びFPC103を内部に収容する。図19で示す例では、セット筐体116によりセンサシステム部分の上面の一部、側面部及び下面を覆っている。また、表面保護用フィルム101の大部分は露出している。
図19に示すように、セット筐体116の内面(内壁部,図19で示す右側の側部の内面)とFPC103の表面(一方主面,図19で示す右側の面)とが間隙をもって対向している。
なお、セット筐体116内には図18で示した構成部以外に他の基板や機構も存在するが、説明の都合上、図示を省略している。
図19で示す構造では、LCDモジュール104の左方端部をセット筐体116の側面内部に接触させている。理想的にはセット筐体116が金属で構成されており、上記接触によりセット筐体116のグランド部と、LCDモジュール104に形成されるフレームグランドとのグランド間電気的接続を実現することができる。勿論、他の固定方法で上記グランド間電気的接続を実現してもよい。
一方、セット筐体116が非導電性樹脂の場合、内部のセンサシステム部分はセット筐体116から電気的に浮いた状態となり、タッチパネルを有する液晶表示装置は、図1〜図8で示したTFTパネル2を有する従来の液晶表示装置と同様に、EMI及びESD対策がなされていない電子機器となる。
したがって、図18及び図19で示したようなタッチパネルを有する液晶表示装置においても、実施の形態1及び実施の形態2で述べたFPC30(30A,30B)を用いて同様な効果を発揮することができる。
すなわち、図18及び図19で示したFPC103として、FPC30を設け、表面側に形成されるシールド層34がセット筐体116の内面(図19のセット筐体116の側面内部)に対向するように配置して使用する。そして、FPC30のシールド層34はタッチパネル102に形成される上記センス駆動回路と絶縁関係を保ち、かつ、TP制御基板105の上記制御回路に設けたグランド用実配線領域を介してセット筐体116の一部に接続され、FG放電作用を実現可能に構成することにより、タッチパネル102を有する液晶表示装置においても、TFTパネル2を有する液晶表示装置と同様な効果を発揮することができる。
また、タッチパネルに替えてスキャナーや光学センサ等でも良く、すなわち、センサ部等の駆動対象部の状態を検出可能な駆動回路を有する第1の基板(タッチパネル,ガラス基板相当)と、上記駆動回路用の制御信号を付与する制御回路が搭載された第2の基板とが本実施の形態のFPC30を介して接続され、セット筐体内に収容される電子機器であれば、この発明を適用することができ、同様な効果を奏する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。