JP6538307B2 - 半導体装置及びその作製方法 - Google Patents

Description

トランジスタを有する半導体装置及びその作製方法に関する。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。

また、フラットパネルディスプレイの大面積化及び高精細化に伴って、駆動周波数が高まると共に、配線の抵抗及び寄生容量が増大し、配線遅延が生じる。そのため、配線遅延を抑制するため、銅を用いて配線を形成する技術が検討されている（特許文献１）。

特開２００４−１３３４２２号公報

しかしながら、配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等は、加工しにくく、また、加工の途中において半導体膜に拡散してしまうという問題がある。

配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等は、トランジスタの電気特性の不良の原因となる不純物の一つである。このため、該不純物が、半導体膜に混入することにより、当該半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

そこで、本発明の一態様は、銅、アルミニウム、金、銀、モリブデン等を用いて形成される配線の加工工程の安定性を高めることを課題とする。または、本発明の一態様は、半導体膜の不純物濃度を低減することを課題の一とする。または、本発明の一態様は、半導体装置の電気特性を向上させることを課題の一とする。または、本発明の一態様は、半導体装置の信頼性を向上させることを課題の一とする。また、本発明の一態様は、半導体装置の高速動作を実現することを課題とする。また、本発明の一態様は、半導体装置の省電力化を実現することを課題とする。また、本発明の一態様は、生産性に優れた半導体装置を実現することを課題とする。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。

本発明の一態様は、半導体膜と、半導体膜に接する一対の第１の保護膜と、一対の第１の保護膜に接する、銅、アルミニウム、金、銀、またはモリブデンを有する一対の導電膜と、一対の導電膜において、一対の第１の保護膜と反対の面で接する一対の第２の保護膜と、半導体膜に接するゲート絶縁膜と、ゲート絶縁膜を介して、半導体膜と重なるゲート電極と、を有し、断面形状において、一対の第２の保護膜の側面が一対の導電膜より外側に位置する半導体装置である。

本発明の一態様は、半導体膜上に、一対の第１の保護膜となる膜、銅、アルミニウム、金、銀、またはモリブデンを有する導電膜、及び一対の第２の保護膜となる膜を形成し、一対の第２の保護膜となる膜上に第１のマスクを形成した後、第１のマスクを用いて一対の第２の保護膜となる膜の一部をエッチングして、一対の第２の保護膜を形成し、第１のマスクを除去した後、一対の第２の保護膜を第２のマスクとして、導電膜及び一対の第１の保護膜となる膜それぞれの一部をエッチングして、一対の第１の保護膜、一対の導電膜を形成する半導体装置の作製方法である。

本発明の一態様は、半導体膜上に、一対の第１の保護膜となる膜、銅、アルミニウム、金、銀、またはモリブデンを有する導電膜、及び一対の第２の保護膜となる膜を形成し、一対の第２の保護膜となる膜上に第１のマスクを形成した後、第１のマスクを用いて一対の第２の保護膜となる膜及び導電膜それぞれの一部をエッチングして、一対の第２の保護膜及び一対の導電膜を形成し、第１のマスクを除去した後、一対の第２の保護膜をマスクとして、一対の第１の保護膜となる膜の一部をエッチングして、一対の第１の保護膜を形成する半導体装置の作製方法である。

なお、半導体膜は、シリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体元素を適宜用いて形成することができる。または、半導体膜は、Ｉｎ、Ｇａ、若しくはＺｎを含む酸化物半導体を用いて形成することができる。

本発明の一態様に示す半導体装置含まれるトランジスタにおいて、一対の電極を、少なくとも第１の保護膜及び導電膜の積層構造とし、導電膜上に該導電膜より外側に側面が位置する第２の保護膜を有する。導電膜の上面は第２の保護膜に覆われており、且つ第２の保護膜の側面は該導電膜より外側に位置するため、導電膜において、プラズマ、一例としては酸素プラズマに曝される面積が低減される。この結果、プラズマ照射による導電膜を構成する金属元素の化合物の生成が低減されるため、導電膜を構成する金属元素が半導体膜に移動しにくくなる。

また、一対の電極を構成する導電膜において、導電膜を加工する際に、半導体膜が第１の保護膜に覆われていることで、導電膜を構成する金属元素が第１の保護膜でブロックされ、半導体膜に移動しにくくなる。

これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデン等の不純物が、半導体膜へ拡散することを抑制することができる。また、半導体膜における不純物の濃度を低減することができる。

本発明の一態様により、酸化物半導体膜を用いた半導体装置において、酸化物半導体膜の欠陥を低減することができる。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、酸化物半導体膜の不純物を低減することができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、電気特性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることができる。

トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 酸化物半導体膜のナノビーム電子線回折パターンを示す図である。 トランジスタの一形態を説明する断面図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。

図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面図を示す。図１に示すトランジスタ５０は、チャネルエッチ型のトランジスタである。図１（Ａ）はトランジスタ５０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１３、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。

図１（Ｂ）及び図１（Ｃ）に示すトランジスタ５０は、基板１１上に設けられるゲート電極１２と、基板１１及びゲート電極１２上に形成されるゲート絶縁膜１３と、ゲート絶縁膜１３を介して、ゲート電極１２と重なる半導体膜１４と、半導体膜１４に接する一対の電極２１、２２とを有する。

一対の電極２１、２２は、ソース電極及びドレイン電極として機能する。一対の電極２１、２２において、電極２１は、第１の保護膜２１ｂ及び導電膜２１ａを少なくとも有し、電極２２は、第１の保護膜２２ｂ及び導電膜２２ａを少なくとも有する。第１の保護膜２１ｂ、２２ｂはそれぞれ半導体膜１４に接する。また、導電膜２１ａ、２２ａそれぞれの上に第２の保護膜２０ａ、２０ｂが形成される。

第１の保護膜２１ｂ、２２ｂは、導電膜２１ａ、２２ａを構成する金属元素が半導体膜１４に拡散することを防ぐ機能を有する。第１の保護膜２１ｂ、２２ｂは、チタン、タンタル、モリブデンの単体若しくは合金、または窒化チタン、窒化タンタル、窒化モリブデン等を適宜用いて形成される。

導電膜２１ａ、２２ａは、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料からなる単体若しくは合金、またはこれを主成分とする化合物を、単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に、銅膜、銀膜、または金膜を積層する二層構造、アルミニウム膜、銅膜、銀膜、または金膜上にチタン膜または窒化チタン膜を形成する二層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜、銅膜、銀膜、または金膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。

一対の電極２１、２２は配線としても機能するため、一対の電極２１、２２に含まれる導電膜を、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料を用いて形成することで、大面積基板を用いて、配線遅延を抑制した半導体装置を作製することができる。また、消費電力を低減した半導体装置を作製することができる。

一対の電極２１、２２上には、第２の保護膜２０ａ、２０ｂが形成される。また、ゲート絶縁膜１３、半導体膜１４、及び一対の電極２１、２２、第２の保護膜２０ａ、２０ｂ上には絶縁膜２６が形成される。

第２の保護膜２０ａ、２０ｂは、第１の保護膜及び／または導電膜２１ａ、２２ａを形成するための加工工程において、エッチング保護膜として機能する。また、第２の保護膜２０ａ、２０ｂは、導電膜２１ａ、２２ａがプラズマ、代表的には酸素プラズマに曝されるのを防ぐ機能を有する。また、第２の保護膜２０ａ、２０ｂは、導電膜２１ａ、２２ａを構成する金属元素の拡散を防ぐ機能を有する。これらのため、第２の保護膜２０ａ、２０ｂは、導電膜２１ａ、２２ａのエッチングの際にエッチング耐性を有する材料を用いて形成される。また、第２の保護膜２０ａ、２０ｂは、プラズマ耐性を有する材料を用いて形成される。また、第２の保護膜２０ａ、２０ｂは、導電膜２１ａ、２２ａを構成する金属元素の拡散を防ぐ材料を用いて形成される。

第２の保護膜２０ａ、２０ｂは、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成された窒化絶縁膜を適宜用いて形成する。なお、本明細書中において、窒化酸化シリコン膜、窒化酸化アルミニウム膜とは、酸素よりも窒素の含有量（原子数比）が多い膜を指し、酸化窒化シリコン膜、酸化窒化アルミニウム膜とは、窒素よりも酸素の含有量（原子数比）が多い膜を指す。

または、第２の保護膜２０ａ、２０ｂは、インジウム錫酸化物（以下、ＩＴＯとも示す。）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電膜を用いて形成する。

または、第２の保護膜２０ａ、２０ｂは、後述する半導体膜１４または酸化物膜１５に用いることが可能なＩｎ、Ｇａ、若しくはＺｎを含む酸化物半導体または酸化物を適宜用いて形成する。

なお、一対の電極２１、２２において、電極２１は少なくとも導電膜２１ａ及び第１の保護膜２１ｂを有する。また、電極２２は少なくとも導電膜２２ａ及び第１の保護膜２２ｂを有する。なお、第２の保護膜２０ａ、２０ｂが透光性を有する導電膜を用いて形成される場合、第２の保護膜２０ａ、２０ｂは、それぞれ電極２１、２２の一部として機能する。

図１（Ｂ）に示す断面図において、第２の保護膜２０ａ、２０ｂの側面は、導電膜２１ａ、２２ａの側面より外側に位置する。即ち、導電膜２１ａ、２２ａの上面は、第２の保護膜２０ａ、２０ｂに覆われ、且つ導電膜２１ａ、２２ａより第２の保護膜２０ａ、２０ｂの方が外側へ突出している。このため、第２の保護膜２０ａ、２０ｂをマスクとして第１の保護膜２１ｂ、２２ｂを形成する場合、導電膜２１ａ、２２ａの側面がプラズマに曝されにくくなる。

第２の保護膜２０ａ、２０ｂ、導電膜２１ａ、２２ａ、及び第１の保護膜２１ｂ、２２ｂを形成するために用いる、有機樹脂で形成されたマスク（代表的には、レジストで形成されたマスク）は、アッシング処理という、酸素プラズマでマスクを気相中で分解する方法で除去される。または、アッシング処理をすることで、剥離液を用いたマスクの除去が容易となるため、アッシング処理をした後、剥離液を用いて有機樹脂で形成されたマスクを除去することができる。

また、導電膜２１ａ、２２ａ上に保護膜として酸化物絶縁膜をスパッタリング法、ＣＶＤ法等で形成する場合、導電膜２１ａ、２２ａが酸素プラズマに曝される。

しかしながら、導電膜２１ａ、２２ａは、酸素プラズマに曝されると、導電膜を構成する金属元素と酸素が反応してしまい、金属酸化物が生成される。当該金属酸化物は反応性が高いため、半導体膜１４に拡散してしまうという問題がある。一方、導電膜２１ａ、２２ａ上に、図１（Ｂ）に示すような第２の保護膜２０ａ、２０ｂが設けられると、第２の保護膜２０ａ、２０ｂがマスクとなり、導電膜２１ａ、２２ａの側面が酸素プラズマに曝されにくくなる。この結果、導電膜を構成する金属元素と酸素が反応した金属酸化物が生成されにくくなると共に、導電膜を構成する金属元素の半導体膜１４への移動を低減することができる。

即ち、半導体膜１４の不純物濃度を低減することが可能である。また、半導体膜１４を有するトランジスタ５０の電気特性の変動を低減することが可能である。

以下に、トランジスタ５０の他の構成の詳細について説明する。

基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。

また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を形成してもよい。または、基板１１とトランジスタ５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板や可撓性の基板にも転載できる。

ゲート電極１２は、保護膜１２ａ及び導電膜１２ｂが積層されている。保護膜１２ａは、第１の保護膜２１ｂ、２２ｂと同様の材料を適宜用いて形成することができる。また、導電膜１２ｂは、導電膜２１ａ、２２ａと同様の材料を適宜用いて形成することができる。保護膜１２ａを設けることで、基板１１及び導電膜１２ｂの密着性を高めることができる。

また、導電膜１２ｂは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

なお、ここでは、ゲート電極１２として、保護膜１２ａを設けたが、導電膜１２ｂのみでゲート電極１２を形成してもよい。

ゲート絶縁膜１３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。

なお、ゲート絶縁膜１３において、ゲート電極１２に接する膜として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁膜を形成することで、ゲート電極１２に含まれる導電膜１２ｂを構成する金属元素の拡散を防ぐことができるため好ましい。

また、ゲート絶縁膜１３として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

ゲート絶縁膜１３の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。

半導体膜１４は、シリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体元素を適宜用いることができる。また、半導体膜１４は、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。

半導体膜１４としてシリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体元素を用いた場合、半導体膜１４の厚さは、２０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下、さらに好ましくは７０ｎｍ以上１５０ｎｍ以下とする。

また、半導体膜１４は、Ｉｎ、Ｇａ、またはＺｎを含む酸化物半導体を用いることができる。Ｉｎ、Ｇａ、またはＺｎを含む酸化物半導体は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。

酸化物半導体がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス３０％の変動を含む。

酸化物半導体がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％とした場合、ＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を半導体膜１４に用いることで、トランジスタ５０のオフ電流を低減することができる。

酸化物半導体は、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

半導体膜１４として酸化物半導体を用いた場合、半導体膜１４の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

なお、酸化物半導体として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。

高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、酸化物半導体を用いた半導体膜１４にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。

酸化物半導体のキャリア密度は、１×１０^１７個／ｃｍ^３以下、好ましくは１×１０^１５個／ｃｍ^３以下、さらに好ましくは１×１０^１３個／ｃｍ^３以下、より好ましくは１×１０^１１個／ｃｍ^３以下であることが好ましい。

また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

また、高純度真性または実質的に高純度真性である酸化物半導体を有するトランジスタは、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。

従って、酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。

このため、酸化物半導体は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体におけるシリコンや炭素の濃度、を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体膜１４において、銅、アルミニウム、金、銀、またはモリブデンの濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下である。半導体膜１４における銅、アルミニウム、金、銀、またはモリブデンの濃度を上記濃度とすることで、トランジスタの電気特性を向上させることができる。また、トランジスタの信頼性を高めることができる。

なお、第１の保護膜２１ｂ、２２ｂとして、チタン、タンタル、またはモリブデンの単体若しくは合金等の酸素と結合しやすい導電材料を用いると、酸化物半導体に含まれる酸素と第１の保護膜２１ｂ、２２ｂに含まれる導電材料とが結合し、酸化物半導体で形成される半導体膜１４において、酸素欠損領域が形成される。また、酸化物半導体で形成される半導体膜１４に第１の保護膜２１ｂ、２２ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸化物半導体で形成される半導体膜１４において、第１の保護膜２１ｂ、２２ｂと接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、第１の保護膜２１ｂ、２２ｂに接し、且つゲート絶縁膜１３と、第１の保護膜２１ｂ、２２ｂの間に形成される。低抵抗領域は、導電性が高いため、酸化物半導体で形成される半導体膜１４と第１の保護膜２１ｂ、２２ｂとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。

絶縁膜２６は、酸化物絶縁膜、窒化物絶縁膜を適宜用いることができる。

ここでは、半導体膜１４として酸化物半導体を用いた場合、絶縁膜２６として、酸化物半導体の酸素欠損を低減することが可能な酸化物絶縁膜２３及び酸化物絶縁膜２４と、外部からの不純物が半導体膜１４に移動するのを防ぐことが可能な窒化物絶縁膜２５とを用いている。以下に、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５の詳細について説明する。

酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２４を形成する際の、半導体膜１４へのダメージ緩和膜としても機能する。

酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。

また、酸化物絶縁膜２３と半導体膜１４との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、半導体膜１４の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、さらには検出下限以下であることが好ましい。

なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。

酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２４から脱離する酸素を、酸化物絶縁膜２３を介して半導体膜１４に移動させることができる。

酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。

酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、更には１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、酸化物絶縁膜２４は、酸化物絶縁膜２３と比較して半導体膜１４から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。

さらに、酸化物絶縁膜２４上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜２５を設けることで、半導体膜１４からの酸素の外部への拡散と、外部から半導体膜１４への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

次に、図１に示すトランジスタ５０の作製方法について、図２及び図３を用いて説明する。

図２（Ａ）に示すように、基板１１上にゲート電極１２を形成し、ゲート電極１２上にゲート絶縁膜１３を形成する。

ここでは、基板１１としてガラス基板を用いる。

ゲート電極１２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により、保護膜となる膜及び導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて保護膜となる膜及び導電膜それぞれの一部をエッチングして、保護膜１２ａ及び導電膜１２ｂで構成されるゲート電極１２を形成する。この後、マスクを除去する。

なお、ゲート電極１２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

ここでは、厚さ３５ｎｍのチタン膜及び厚さ２００ｎｍの銅膜をスパッタリング法により順に形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて、銅膜の一部をドライエッチングし、チタン膜の一部をドライエッチングして、チタン膜で形成される保護膜１２ａ、及び導電膜１２ｂを形成する。

ゲート絶縁膜１３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

ゲート絶縁膜１３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

また、ゲート絶縁膜１３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。

次に、図２（Ｂ）に示すように、ゲート絶縁膜１３上に半導体膜１４を形成する。

半導体膜１４の形成方法について、以下に説明する。ゲート絶縁膜１３上に、半導体膜１４となる半導体膜を形成する。次に、半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて半導体膜の一部をエッチングすることで、図２（Ｂ）に示すような、素子分離された半導体膜を形成する。この後、マスクを除去する。

半導体膜１４となる半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、ＣＶＤ法等を用いて形成することができる。

なお、半導体膜１４として酸化物半導体膜を形成する場合、スパッタリング法でプラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。

スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。

高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。次に、酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、半導体膜１４を形成する。

こののち、第１の加熱処理を行ってもよい。半導体膜１４が酸化物半導体膜で形成される場合、第１の加熱処理によって、半導体膜１４に含まれる水素、水等を脱離させ、酸化物半導体膜に含まれる水素濃度及び水濃度を低減することができる。該加熱処理の温度は、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。

第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、半導体膜１４中に含まれる水素、水等を脱離させると共に、半導体膜１４中に酸素を供給することができる。この結果、半導体膜１４中に含まれる酸素欠損量を低減することができる。

次に、図２（Ｃ）に示すように、第１の保護膜となる膜１７ａ、導電膜１７ｂ、及び第２の保護膜となる膜１８を順に形成する。次に、第２の保護膜となる膜１８上にマスク１９ａ、１９ｂを形成する。

第１の保護膜となる膜１７ａ、導電膜１７ｂ、及び第２の保護膜となる膜１８は、スパッタリング法、ＣＶＤ法、蒸着法等を用いて形成する。

ここでは、第１の保護膜となる膜１７ａとして厚さ３５ｎｍのチタン膜をスパッタリング法により形成する。また、導電膜１７ｂとして厚さ２００ｎｍの銅膜をスパッタリング法により形成する。また、第２の保護膜となる膜１８として、プラズマＣＶＤ法により厚さ２００ｎｍの窒化シリコン膜を形成する。また、フォトリソグラフィ工程によりマスク１９ａ、１９ｂを形成する。

次に、図２（Ｄ）に示すように、マスク１９ａ、１９ｂを用いて第２の保護膜となる膜１８の一部をエッチングして、一対の第２の保護膜２０ａ、２０ｂを形成する。第２の保護膜となる膜１８のエッチングは、ドライエッチング、ウエットエッチング等を適宜用いることができる。なお、第２の保護膜２０ａ、２０ｂは、後の工程でハードマスクとして機能し、第２の保護膜２０ａ、２０ｂの間の距離がトランジスタのチャネル長となるため、第２の保護膜となる膜１８は異方性エッチングが可能なドライエッチングを用いることが好ましい。

次に、図３（Ａ）に示すように、マスク１９ａ、１９ｂを除去する。ここでは、アッシング処理をしてマスク１９ａ、１９ｂを除去しやすくした後、剥離液を用いてマスク１９ａ、１９ｂを除去する。

なお、マスク１９ａ、１９ｂを除去する工程において、導電膜１７ｂが露出されるが、半導体膜１４は第１の保護膜となる膜１７ａに覆われており露出されていないため、導電膜１７ｂを構成する金属元素が半導体膜１４に移動しない。

次に、図３（Ｂ）に示すように、第２の保護膜２０ａ、２０ｂを用いて導電膜１７ｂの一部をエッチングして、一対の導電膜２１ａ、２２ａを形成する。ここでは、第１の保護膜となる膜１７ａをエッチングせず、導電膜１７ｂを選択的にエッチングする条件を用いる。この結果、当該エッチング工程において半導体膜１４が露出しないため、導電膜１７ｂのエッチングの際に導電膜１７ｂを構成する金属元素が半導体膜１４に移動しない。また、ウエットエッチング法を用いて導電膜１７ｂをエッチングすることで、等方的に導電膜１７ｂをエッチングするため、第２の保護膜２０ａ、２０ｂの側面より内側に側面が位置するように、導電膜２１ａ、２２ａが形成される。第１の保護膜となる膜１７ａをエッチングせず、導電膜１７ｂを選択的にエッチングする条件として、エッチャントに、硝酸、過塩素酸、燐酸と酢酸と硝酸との混合液（混酸アルミ液）等を適宜用いることができる。

ここでは、エッチャントとして過酸化水素、酢酸アンモニウム、マロン酸、エチレンジアミン四酢酸、及び５−アミノ−１Ｈ−テトラゾール一水和物の混合液を用いたウエットエッチング法を用いて、導電膜１７ｂを選択的にエッチングする。

次に、図３（Ｃ）に示すように、第２の保護膜２０ａ、２０ｂを用いて第１の保護膜となる膜１７ａの一部をエッチングして、一対の第１の保護膜２１ｂ、２２ｂを形成する。第１の保護膜となる膜１７ａのエッチングは、ドライエッチング、ウエットエッチング等を適宜用いることができる。

ここでは、塩素をエッチングガスとしたドライエッチング法により、第１の保護膜となる膜１７ａをエッチングする。

第２の保護膜２０ａ、２０ｂの側面は、導電膜２１ａ、２２ａの側面より外側に位置する。即ち、導電膜２１ａ、２２ａの上面は、第２の保護膜２０ａ、２０ｂに覆われ、且つ導電膜２１ａ、２２ａより第２の保護膜２０ａ、２０ｂの方が外側へ突出している。このため、第１の保護膜となる膜１７ａの一部をエッチングする際、導電膜２１ａ、２２ａの側面がプラズマに曝されにくくなる。この結果、半導体膜１４が露出されていても、半導体膜１４への導電膜２１ａ、２２ａを構成する金属元素の移動を低減することができる。

この結果、半導体膜１４の不純物濃度を低減することが可能である。

次に、図３（Ｄ）に示す様に、半導体膜１４、一対の電極２１、２２、及び一対の第２の保護膜２０ａ、２０ｂ上に絶縁膜２６を形成する。

絶縁膜２６は、スパッタリング法、ＣＶＤ法等を適宜用いて形成することができる。

ここでは、半導体膜１４が酸化物半導体膜の場合、酸化物半導体膜の酸素欠損を低減することが可能な絶縁膜２６の形成方法について、以下に説明する。

半導体膜１４、一対の電極２１、２２、及び一対の第２の保護膜２０ａ、２０ｂ上に、酸化物絶縁膜２３を形成する。次に、酸化物絶縁膜２３上に酸化物絶縁膜２４を形成する。

なお、酸化物絶縁膜２３を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２３を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２３及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を半導体膜１４に移動させることが可能であり、半導体膜１４の酸素欠損量を低減することができる。

酸化物絶縁膜２３としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

酸化物絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

上記条件を用いることで、酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２３を設けることで、後に形成する酸化物絶縁膜２４の形成工程において、半導体膜１４へのダメージ低減が可能である。

なお、酸化物絶縁膜２３は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２００℃以上４００℃以下、さらに好ましくは２２０℃以上３７０℃以下、さらに好ましくは３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

当該成膜条件において、基板温度を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２３として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

また、当該工程において、加熱をしながら酸化物絶縁膜２３を形成するため、当該工程において半導体膜１４に含まれる水素、水等を脱離させることができる。半導体膜１４に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２３の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２３を形成することで、酸化物半導体膜に含まれる水、水素の含有量を低減することができる。

さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３に含まれる水の含有量が少なくなるため、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３を成膜する際に、半導体膜１４へのダメージを低減することが可能であり、半導体膜１４に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２３または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、半導体膜１４に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、半導体膜１４の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２３の成膜時における半導体膜１４へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離量でも半導体膜１４中の酸素欠損を低減することが可能である。

なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、半導体膜１４に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。

また、酸化物絶縁膜２３の成膜速度を６０ｎｍ／分以上２００ｎｍ／分以下とすることで、導電膜２１ａ、２２ａの酸化を抑制しつつ酸化物絶縁膜２３を成膜することが可能である。この結果、導電膜２１ａ、２２ａの安定性を高めつつ、酸化物絶縁膜２３を形成することができる。

ここでは、酸化物絶縁膜２３として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。なお、本実施の形態においては、２７．１２ＭＨｚの高周波電源を用いて酸化物絶縁膜２３を形成する方法について例示したが、これに限定されず、例えば１３．５６ＭＨｚの高周波電源を用いて酸化物絶縁膜２３を形成してもよい。

酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、半導体膜１４上に酸化物絶縁膜２３が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２３が半導体膜１４の保護膜となる。これらの結果、半導体膜１４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。

なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０^１７ｓｐｉｎｓ／ｃｍ^３未満、好ましくは３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは１．５×１０^１７ｓｐｉｎｓ／ｃｍ^３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。

ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ^２である。なお、本実施の形態においては、２７．１２ＭＨｚの高周波電源を用いて酸化物絶縁膜２４を形成する方法について例示したが、これに限定されず、例えば１３．５６ＭＨｚの高周波電源を用いて酸化物絶縁膜２４を形成してもよい。

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とする。該加熱処理は、第１の加熱処理と同様に行うことができる。

当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を半導体膜１４に移動させ、半導体膜１４に含まれる酸素欠損を低減することが可能である。この結果、半導体膜１４に含まれる酸素欠損量を低減することができる。

また、酸化物絶縁膜２３及び酸化物絶縁膜２４に水、水素等が含まる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜２５を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等が、半導体膜１４に移動し、半導体膜１４に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であり、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２３上に形成することで、半導体膜１４に酸素を移動させ、半導体膜１４に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。

また、該加熱処理温度を１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とすることで、銅、アルミニウム、金、銀、モリブデン等の拡散、及び酸化物半導体膜への混入を抑制することができる。

ここでは、窒素及び酸素雰囲気で、２２０℃、１時間の加熱処理を行う。

また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、半導体膜１４はダメージを受け、半導体膜１４のバックチャネル（半導体膜１４において、ゲート電極１２と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、半導体膜１４に含まれる欠陥を低減することができるため、トランジスタ５０の信頼性を向上させることができる。

次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２５を形成する。

なお、窒化物絶縁膜２５をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。

窒化物絶縁膜２５としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。

ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０^−１Ｗ／ｃｍ^２である。

以上の工程により、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される絶縁膜２６を形成することができる。

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とする。

以上の工程により、トランジスタ５０を作製することができる。

なお、本実施の形態では、ゲート電極１２が基板１１と半導体膜１４の間に設けられるボトムゲート構造のトランジスタを用いて説明したが、図１５（Ａ）に示すように、絶縁膜２６をゲート絶縁膜として機能させ、絶縁膜２６上にゲート電極２８を有するトップゲート構造のトランジスタ５２とすることができる。即ち、半導体膜１４上に、第１の保護膜及び導電膜で構成される一対の電極２１、２２を有し、一対の電極２１、２２上に第２の保護膜２０ａ、２０ｂを有し、半導体膜１４、一対の電極２１、２２、及び第２の保護膜２０ａ、２０ｂ上にゲート絶縁膜として機能する絶縁膜２６を有し、絶縁膜２６上にゲート電極２８を有するトランジスタとすることができる。さらには、図１５（Ｂ）に示すように、基板１１と半導体膜１４の間にゲート電極１２を有し、さらに絶縁膜２６上にゲート電極２８を有するデュアルゲート構造のトランジスタ５４することができる。

本実施の形態では、トランジスタにおいて、一対の電極が、第１の保護膜及び導電膜を少なくとも有する構造であり、導電膜上に該導電膜より外側に側面が位置する第２の保護膜を有する。導電膜の上面は第２の保護膜に覆われており、且つ第２の保護膜の側面は該導電膜より外側に位置するため、導電膜において、プラズマ、一例としては酸素プラズマに曝される面積が低減される。この結果、プラズマ照射による導電膜を構成する金属元素の化合物の生成が低減されるため、導電膜を構成する金属元素が半導体膜に移動しにくくなる。

また、一対の電極を構成する導電膜において、導電膜を加工する際に、半導体膜が第１の保護膜となる膜に覆われていることで、導電膜を構成する金属元素が第１の保護膜となる膜でブロックされ、半導体膜に移動しにくくなる。

これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデン等の不純物が、半導体膜へ拡散することを抑制できる。また、半導体膜における不純物の濃度を低減することができる。

上記より、電気特性が向上した半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることができる。

（実施の形態２）
本実施の形態では、実施の形態１における一対の電極の形成方法と異なる方法を図２及び図４を用いて説明する。

実施の形態１と同様に、図２の工程を経て、図２（Ｄ）に示すように、基板１１上にゲート電極１２、ゲート絶縁膜１３、半導体膜１４、第１の保護膜となる膜１７ａ、導電膜１７ｂ、マスク１９ａ、１９ｂ、及び一対の第２の保護膜２０ａ、２０ｂを形成する。

次に、図４（Ａ）に示すように、マスク１９ａ、１９ｂを用いて、導電膜１７ｂの一部をエッチングして、一対の導電膜２１ａ、２２ａを形成する。ここでは、実施の形態１と同様に、第１の保護膜となる膜１７ａをエッチングせず、導電膜１７ｂを選択的にエッチングする方法を用いる。この結果、当該エッチング工程において半導体膜１４が露出しないため、導電膜１７ｂのエッチングの際に、導電膜１７ｂを構成する金属元素が半導体膜１４に移動しない。また、ウエットエッチング法を用いて導電膜１７ｂをエッチングすることで、等方的に導電膜１７ｂをエッチングするため、第２の保護膜２０ａ、２０ｂの側面より内側に側面が位置するように、導電膜２１ａ、２２ａを形成することができる。

次に、第１の保護膜となる膜１７ａ上に残存する銅を除去するために、第１の保護膜となる膜１７ａの表面をエッチングする。この結果、図４（Ｂ）に示すように、第１の保護膜となる膜１７ｃが形成される。なお、当該エッチング工程において、導電膜２１ａ、２２ａをエッチングせず、第１の保護膜となる膜１７ａを選択的にエッチングできる条件を用いることが好ましい。このような条件として、エッチャントにフッ酸、塩酸、リン酸等を用いることができる。また、エッチングガスとして、ＳＦ_６、ＣＦ_４等のフッ化物、Ｃｌ_２、ＢＣｌ_３等の塩化物、またはＳＦ_６及びＢＣｌ_３等のフッ化物及び塩化物の混合気体を用いることができる。また、第１の保護膜となる膜１７ｃは半導体膜１４の保護膜として機能するため、半導体膜１４を覆うように第１の保護膜となる膜１７ｃを形成することが好ましい。このため、当該エッチング工程においては、第１の保護膜となる膜１７ａを数ｎｍ、代表的には１ｎｍ以上５ｎｍ以下エッチングすればよい。

次に、図４（Ｃ）に示すように、マスク１９ａ、１９ｂを除去する。ここでは、アッシング処理をしてマスク１９ａ、１９ｂを除去しやすくした後、剥離液を用いてマスク１９ａ、１９ｂを除去する。

なお、マスク１９ａ、１９ｂを除去する工程において、半導体膜１４は第１の保護膜となる膜１７ｃに覆われており、露出されていないため、導電膜２１ａ、２２ａを構成する金属元素が半導体膜１４に移動しない。

また、第１の保護膜となる膜１７ｃを形成する前に、マスク１９ａ、１９ｂを除去してもよい。この場合、第２の保護膜２０ａ、２０ｂをマスクとして、第１の保護膜となる膜１７ａをエッチングする。

次に、図４（Ｄ）に示すように、第２の保護膜２０ａ、２０ｂを用いて第１の保護膜となる膜１７ｃの一部をエッチングして、一対の第１の保護膜２１ｂ、２２ｂを形成する。

ここでは、エッチングガスとして塩素を用いたドライエッチング法により、第１の保護膜となる膜１７ｃをエッチングする。

第２の保護膜２０ａ、２０ｂの側面は、導電膜２１ａ、２２ａの側面より外側に位置する。即ち、導電膜２１ａ、２２ａの上面は、第２の保護膜２０ａ、２０ｂに覆われ、且つ導電膜２１ａ、２２ａより第２の保護膜２０ａ、２０ｂの方が外側へ突出している。このため、第１の保護膜となる膜１７ｃの一部をエッチングする際、導電膜２１ａ、２２ａの側面がプラズマに曝されにくくなる。この結果、半導体膜１４が露出されていても、半導体膜１４への導電膜２１ａ、２２ａを構成する金属元素の移動を低減することができる。

この結果、半導体膜１４の不純物濃度を低減することが可能である。

次に、実施の形態１と同様に、図３（Ｄ）に示す様に、半導体膜１４、一対の電極２１、２２、及び一対の第２の保護膜２０ａ、２０ｂ上に絶縁膜２６を形成する。

以上の工程により、トランジスタを作製することができる。

本実施の形態では、トランジスタにおいて、一対の電極が、少なくとも第１の保護膜及び導電膜を有する構造であり、導電膜上に該導電膜より外側に側面が位置する第２の保護膜を有する。導電膜の上面は第２の保護膜に覆われており、且つ第２の保護膜の側面は該導電膜より外側に位置するため、導電膜において、プラズマ、一例としては酸素プラズマに曝される面積が低減される。この結果、プラズマ照射による導電膜を構成する金属元素の化合物の生成が低減されるため、導電膜を構成する金属元素が半導体膜に移動しにくくなる。

また、一対の電極を構成する第１の保護膜となる膜及び導電膜において、導電膜を加工する際に、半導体膜が第１の保護膜となる膜に覆われていることで、導電膜を構成する金属元素が第１の保護膜となる膜でブロックされ、半導体膜に移動しにくくなる。

これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデン等の不純物が、半導体膜へ拡散することを抑制できる。また、半導体膜における不純物の濃度を低減することができる。

上記より、電気特性が向上した半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることができる。

（実施の形態３）
本実施の形態では、半導体膜として酸化物半導体膜を用いて形成した場合、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１と比較して、酸化物半導体膜、及び酸化物半導体膜に接する酸化物膜を有する多層膜を有する点が異なる。

図５に、半導体装置が有するトランジスタ６０の上面図及び断面図を示す。図５（Ａ）はトランジスタ６０の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図５（Ａ）では、明瞭化のため、基板１１、トランジスタ６０の構成要素の一部（例えば、ゲート絶縁膜１３）、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。

図５（Ａ）乃至図５（Ｃ）に示すトランジスタ６０は、ゲート絶縁膜１３を介して、ゲート電極１２と重なる多層膜１６と、多層膜１６に接する一対の電極２１、２２とを有する。また、ゲート絶縁膜１３、多層膜１６、及び一対の電極２１、２２上には、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される絶縁膜２６が形成される。

また、ゲート電極１２は、保護膜１２ａ及び導電膜１２ｂが積層されている。一対の電極２１、２２において、電極２１は、多層膜１６に接する第１の保護膜２１ｂ及び導電膜２１ａを少なくとも有し、電極２２は、多層膜１６に接する第１の保護膜２２ｂ及び導電膜２２ａを少なくとも有する。また、導電膜２１ａ、２２ａそれぞれの上に第２の保護膜２０ａ、２０ｂが形成される。

本実施の形態に示すトランジスタ６０において、多層膜１６は、半導体膜１４及び酸化物膜１５を有する。即ち、多層膜１６は２層構造である。また、半導体膜１４の一部がチャネル領域として機能する。また、多層膜１６に接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。即ち、半導体膜１４と酸化物絶縁膜２３との間に、酸化物膜１５が設けられている。

酸化物膜１５は、半導体膜１４として酸化物半導体を用いる場合、酸化物半導体を構成する元素の一種以上から構成される酸化物膜である。なお、酸化物膜１５は、半導体膜１４を構成する元素の一種以上から構成されるため、半導体膜１４と酸化物膜１５との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

酸化物膜１５は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ半導体膜１４よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜１５の伝導帯の下端のエネルギーと、半導体膜１４の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物膜１５の電子親和力と、半導体膜１４の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。

酸化物膜１５は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。

酸化物膜１５として、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物膜１５のエネルギーギャップを大きくする。（２）酸化物膜１５の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）半導体膜１４と比較して、絶縁性が高くなる。（５）Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆは酸素との結合力が強い金属元素であるため、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。

酸化物膜１５がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、Ｚｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好ましい。

酸化物膜１５がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

また、半導体膜１４、及び酸化物膜１５がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、半導体膜１４と比較して、酸化物膜１５に含まれるＭ（Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が大きく、代表的には、半導体膜１４に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。

また、半導体膜１４、及び酸化物膜１５がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物膜１５をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、半導体膜１４をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きく、好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上である。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きく、より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きい。このとき、半導体膜１４において、ｙ_２がｘ_２以上であると、当該半導体膜１４を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、当該半導体膜１４を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ_２はｘ_２の３倍未満であると好ましい。

半導体膜１４として、実施の形態１に示す半導体膜と同様の形成工程を適宜用いることができる。

また、酸化物膜１５として、原子数比がＩｎ：Ｍ：Ｚｎ＝１：３：（３．０５以上１０以下）であるスパッタリングターゲット、または原子数比がＩｎ：Ｍ：Ｚｎ＝１：６：（６．０５以上１０以下）であるスパッタリングターゲットを用いることができる。なお、このようなスパッタリングターゲットを用いて形成した半導体膜１４に含まれるＭ／Ｉｎ、Ｚｎ／Ｉｎの原子数比はターゲットに含まれる原子数比より小さくなる。また、Ｉｎ−Ｇａ−Ｚｎ酸化物膜において、Ｍに対するＺｎの原子数比（Ｚｎ／Ｍ）が０．５以上となる。

このようなスパッタリングターゲットを用いたスパッタリング法により、ＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物を成膜することができる。

酸化物膜１５は、後に形成する酸化物絶縁膜２４を形成する際の、半導体膜１４へのダメージ緩和膜としても機能する。この結果、半導体膜１４に含まれる酸素欠損量を低減することができる。さらに、酸化物膜１５を形成することで、当該半導体膜１４上に形成させる絶縁膜、例えば酸化物絶縁膜の構成元素が、当該半導体膜１４に混入することを抑制できる。

酸化物膜１５の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。

また、酸化物膜１５は、半導体膜１４と同様に、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。

なお、半導体膜１４及び酸化物膜１５がそれぞれ、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の層の積層構造を有する場合がある。さらには、半導体膜１４及び酸化物膜１５の順に、微結晶構造及びＣＡＡＣ−ＯＳの積層構造を有してもよい。または、半導体膜１４が微結晶構造及びＣＡＡＣ−ＯＳの積層構造であり酸化物膜１５がＣＡＡＣ−ＯＳであってもよい。

半導体膜１４及び酸化物膜１５が共にＣＡＡＣ−ＯＳであると、半導体膜１４及び酸化物膜１５の界面における結晶性を高めることが可能であり好ましい。酸化物膜１５がＣＡＡＣ−ＯＳであると、一対の電極２１、２２に含まれる導電膜２１ａ、２２ａのブロッキング効果を有するため、導電膜２１ａ、２２ａを構成する金属元素が半導体膜１４へ移動することを抑制することができる。

なお、多層膜１６において、ゲート電極１２と重なり、且つ一対の電極２１、２２の間に挟まれる領域をチャネル形成領域という。また、チャネル形成領域において、キャリアが主に流れる領域をチャネル領域という。ここでは、一対の電極２１、２２の間に設けられる半導体膜１４がチャネル領域である。また、一対の電極２１、２２の間の距離をチャネル長という。

ここでは、半導体膜１４及び酸化物絶縁膜２３の間に、酸化物膜１５が設けられている。このため、酸化物膜１５と酸化物絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と半導体膜１４との間には隔たりがある。この結果、半導体膜１４を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、半導体膜１４とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。

また、酸化物膜１５は、外部からの不純物を遮蔽することが可能であるため、外部から半導体膜１４へ移動する不純物量を低減することが可能である。また、酸化物膜１５は、酸素欠損を形成しにくい。これらのため、半導体膜１４における不純物濃度及び酸素欠損量を低減することが可能である。

なお、半導体膜１４及び酸化物膜１５は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された半導体膜１４及び酸化物膜１５の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。

なお、多層膜１６は、ゲート絶縁膜１３と半導体膜１４との間に、酸化物膜１５と同様の酸化物膜を形成してもよい。

本実施の形態に示すトランジスタは、半導体膜１４と酸化物絶縁膜２３との間に、酸化物膜１５が設けられているため、半導体膜１４におけるシリコンや炭素の濃度、または半導体膜１４及び酸化物膜１５の界面近傍におけるシリコンや炭素の濃度を低減することができる。

このような構造を有するトランジスタ６０は、半導体膜１４を含む多層膜１６において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態、並びに実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。また、本実施の形態では、半導体膜として酸化物半導体膜を用いて説明する。

図６（Ａ）に、半導体装置の一例を示す。図６（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素３０１を有する。また、走査線１０７に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。

各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。

図６（Ｂ）及び図６（Ｃ）は、図６（Ａ）に示す表示装置の画素３０１に用いることができる回路構成を示している。

図６（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１＿１と、容量素子１３３＿１と、を有する。

液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定される。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方に異なる電位を与えてもよい。

例えば、液晶素子１３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

ｍ行ｎ列目の画素３０１において、トランジスタ１３１＿１のソース電極及びドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極の他方に電気的に接続される。また、トランジスタ１３１＿１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続される。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素子１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図６（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿１をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素３０１は、トランジスタ１３１＿１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

また、図６（Ｃ）に示す画素３０１は、トランジスタ１３１＿２と、容量素子１３３＿２と、トランジスタ１３４と、発光素子１３５と、を有する。

トランジスタ１３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ１３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。

トランジスタ１３１＿２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子１３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ１３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。

容量素子１３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ１３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ１３４のゲート電極は、トランジスタ１３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。

発光素子１３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ１３４のソース電極及びドレイン電極の他方に電気的に接続される。

発光素子１３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３５としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。

なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。

図６（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿２をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素３０１は、トランジスタ１３１＿２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１３４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図６（Ｂ）に示す画素３０１の上面図を図７に示す。なお、図７においては、対向電極及び液晶素子、並びに第１の保護膜３１４ｄ、３１４ｅを省略する。

図７において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１３ｄは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜３１３ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜３０４ｃは、走査線駆動回路１０４（図６（Ａ）を参照。）と電気的に接続されており、信号線として機能する導電膜３１３ｄ及び容量線として機能する導電膜３１３ｆは、信号線駆動回路１０６（図６（Ａ）を参照。）に電気的に接続されている。

トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図７に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１３ｄ、３１３ｅにより構成される。なお、導電膜３０４ｃは、走査線としても機能し、半導体膜３０８ｂと重畳する領域がトランジスタ１０３のゲート電極として機能する。また、導電膜３１３ｄは、信号線としても機能し、半導体膜３０８ｂと重畳する領域がトランジスタ１０３のソース電極またはドレイン電極として機能する。また、図７において、走査線は、上面形状において端部が半導体膜３０８ｂの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体膜３０８ｂに光が照射されず、トランジスタの電気特性の変動を抑制することができる。

また、導電膜３１３ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を有する導電膜３２０ｂと電気的に接続されている。

容量素子１０５は、開口部３６２において容量線として機能する導電膜３１３ｆと接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜３０８ｃと、トランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜と、画素電極として機能する透光性を有する導電膜３２０ｂとで構成されている。ゲート絶縁膜上に形成される導電性を有する膜３０８ｃは透光性を有する。即ち、容量素子１０５は透光性を有する。

このように容量素子１０５は透光性を有するため、画素３０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、５０％以上、好ましくは５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。

また、図７に示す画素３０１は、信号線として機能する導電膜３１３ｄと平行な辺と比較して走査線として機能する導電膜３０４ｃと平行な辺の方が長い形状であり、且つ容量線として機能する導電膜３１３ｆが、信号線として機能する導電膜３１３ｄと平行な方向に延伸して設けられている。この結果、画素３０１に占める導電膜３１３ｆの面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜３１３ｆが接続電極を用いず、直接導電性を有する膜３０８ｃと接するため、さらに開口率を高めることができる。

また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。

次いで、図７の一点鎖線Ｃ−Ｄ間における断面図を図８に示す。なお、図８において、走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略する。）の断面図をＡ−Ｂに示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。

本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３２２が挟持されている。

液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３２０ｂと、配向性を制御する膜（以下、配向膜３２３、３５２という）と、液晶層３２１と、導電膜３５０と、を有する。なお、透光性を有する導電膜３２０ｂは、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。

このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。

駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される半導体膜３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１３ａ、３１３ｂ及び第１の保護膜３１４ａ、３１４ｂによりトランジスタ１０２を構成する。半導体膜３０８ａは、ゲート絶縁膜上に設けられる。導電膜３１３ａ、３１３ｂ上には第２の保護膜３１２ａ、３１２ｂが設けられる。なお、第２の保護膜３１２ａ、３１２ｂが透光性を有する導電膜で形成される場合、第２の保護膜３１２ａ、３１２ｂはソース電極及びドレイン電極として機能し、且つトランジスタ１０２を構成する。

画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成される半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１３ｄ、３１３ｅ及び第１の保護膜３１４ｄ、３１４ｅによりトランジスタ１０３を構成する。半導体膜３０８ｂは、ゲート絶縁膜上に設けられる。導電膜３１３ｄ、３１３ｅ上には第２の保護膜３１２ｄ、３１２ｇが設けられる。第２の保護膜３１２ｄ、３１２ｇ上には、絶縁膜３１６、絶縁膜３１８が保護膜として設けられている。なお、第２の保護膜３１２ｄ、３１２ｇが透光性を有する導電膜で形成される場合、第２の保護膜３１２ｄ、３１２ｇはソース電極及びドレイン電極として機能し、且つトランジスタ１０３を構成する。

また、画素電極として機能する透光性を有する導電膜３２０ｂが、第２の保護膜３１２ｇ、絶縁膜３１６、及び絶縁膜３１８に設けられた開口部において、導電膜３１３ｅと接続する。

また、一方の電極として機能する導電性を有する膜３０８ｃ、誘電体膜として機能する絶縁膜３１８、他方の電極として機能する透光性を有する導電膜３２０ｂにより容量素子１０５を構成する。導電性を有する膜３０８ｃは、ゲート絶縁膜上に設けられる。

また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０４ｂと、導電膜３１３ａ、３１３ｂ、３１３ｄ、３１３ｅと同時に形成された導電膜３１３ｃとは、透光性を有する導電膜３２０ｂと同時に形成された透光性を有する導電膜３２０ａで接続される。

導電膜３０４ｂ及び透光性を有する導電膜３２０ａは、絶縁膜３０５、絶縁膜３０６、絶縁膜３１６、及び絶縁膜３１８に設けられた開口部において接続する。また、導電膜３１３ｃと透光性を有する導電膜３２０ａは、第２の保護膜３１２ｆ、絶縁膜３１６、及び絶縁膜３１８に設けられた開口部において接続する。

ここで、図８に示す表示装置の構成要素について、以下に説明する。

基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜３０４ｃは、画素部１０１に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜３０４ｂは、走査線駆動回路１０４に形成され、導電膜３１３ｃと接続する。

基板３０２は、実施の形態１に示す基板１１の材料を適宜用いることができる。

導電膜３０４ａ、３０４ｂ、３０４ｃとしては、実施の形態１に示すゲート電極１２の材料及び作製方法を適宜用いることができる。

基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部１０１のトランジスタのゲート絶縁膜としての機能を有する。

絶縁膜３０５としては、実施の形態１に示すゲート絶縁膜１３で説明した窒化物絶縁膜を用いて形成することが好ましい。絶縁膜３０６としては、実施の形態１に示すゲート絶縁膜１３で説明した酸化物絶縁膜を用いて形成することが好ましい。

絶縁膜３０６上には、半導体膜３０８ａ、３０８ｂ、導電性を有する膜３０８ｃが形成されている。半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、半導体膜３０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。導電性を有する膜３０８ｃは、容量素子１０５の一方の電極として機能する。

半導体膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは、実施の形態１に示す半導体膜１４の材料及び作製方法を適宜用いることができる。

導電性を有する膜３０８ｃは、半導体膜３０８ａ、３０８ｂと同様の金属元素を有する膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。

半導体膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは共に、ゲート絶縁膜上に形成されるが、不純物濃度が異なる。具体的には、半導体膜３０８ａ、３０８ｂと比較して、導電性を有する膜３０８ｃの不純物濃度が高い。例えば、半導体膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下であり、導電性を有する膜３０８ｃに含まれる水素濃度は、８×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは１×１０^２０ａｔｏｍｓ／ｃｍ^３以上、より好ましくは５×１０^２０ａｔｏｍｓ／ｃｍ^３以上である。また、半導体膜３０８ａ、３０８ｂと比較して、導電性を有する膜３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。

また、導電性を有する膜３０８ｃは、半導体膜３０８ａ、３０８ｂより抵抗率が低い。導電性を有する膜３０８ｃの抵抗率が、半導体膜３０８ａ、３０８ｂの抵抗率の１×１０^−８倍以上１×１０^−１倍以下であることが好ましく、代表的には１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満であるとよい。

半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１６等の、半導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、半導体膜３０８ａ、３０８ｂは、半導体として機能し、半導体膜３０８ａ、３０８ｂを有するトランジスタは、優れた電気特性を有する。

一方、導電性を有する膜３０８ｃは、開口部３６２（図１１（Ａ）参照。）において絶縁膜３１８と接する。絶縁膜３１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１８の水素が半導体膜３０８ａ、３０８ｂと同時に形成された半導体膜に拡散すると、該半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、絶縁膜３１８をプラズマＣＶＤ法またはスパッタリング法で成膜すると、半導体膜３０８ｄがプラズマに曝され、酸素欠損が生成される。当該酸素欠損に絶縁膜３１８に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、半導体膜は導電性が高くなり、導電性を有する膜３０８ｃとなる。即ち、導電性を有する膜３０８ｃは、導電性の高い酸化物半導体膜ともいえる。また、導電性を有する膜３０８ｃは、導電性の高い金属酸化物膜ともいえる。

ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃは、場合によっては、絶縁膜３１８と接していないことも可能である。

また、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃは、場合によっては、半導体膜３０８ａ、または、３０８ｂと別々の工程で形成されてもよい。その場合には、導電性を有する膜３０８ｃは、半導体膜３０８ａ、３０８ｂと、異なる材質を有していても良い。例えば、導電性を有する膜３０８ｃは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等を用いて形成してもよい。

本実施の形態に示す半導体装置は、トランジスタの半導体膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

第２の保護膜３１２ａ、３１２ｂ、３１２ｄ、３１２ｆ、３１２ｇは、実施の形態１に示す第２の保護膜２０ａ、２０ｂの材料及び作製方法を適宜用いることができる。

導電膜３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅは、実施の形態１に示す一対の電極２１、２２を構成する導電膜２１ａ、２２ａの材料及び作製方法を適宜用いることができる。

第１の保護膜３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅは、実施の形態１に示す第１の保護膜２１ｂ、２２ｂの材料及び作製方法を適宜用いることができる。

絶縁膜３０６、半導体膜３０８ａ、３０８ｂ、導電性を有する膜３０８ｃ、第２の保護膜３１２ａ、３１２ｂ、３１２ｄ、３１２ｆ、３１２ｇ、導電膜３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅ、及び第１の保護膜３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅ上には、絶縁膜３１６、絶縁膜３１８が形成されている。絶縁膜３１６は、絶縁膜３０６と同様に、半導体膜３０８ａ、３０８ｂとの界面特性を向上させることが可能な材料を用いることが好ましく、少なくとも実施の形態１に示す酸化物絶縁膜２４と同様の材料及び作製方法を適宜用いることができる。また、実施の形態１に示すように、酸化物絶縁膜２３及び酸化物絶縁膜２４を積層して形成してもよい。

絶縁膜３１８は、絶縁膜３０５と同様に、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化絶縁膜を適宜用いることができる。絶縁膜３１８の厚さは、３０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下とする。絶縁膜３１８は、スパッタリング法、ＣＶＤ法等を適宜用いて形成することができる。

また、絶縁膜３１８上には透光性を有する導電膜３２０ａ、３２０ｂが形成されている。透光性を有する導電膜３２０ａは、開口部３６４ａ（図１２（Ａ）参照。）において導電膜３０４ｂと電気的に接続され、開口部３６４ｂ（図１２（Ａ）参照。）において導電膜３１３ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１３ｃを接続する接続電極として機能する。透光性を有する導電膜３２０ｂは、開口部３６４ｃ（図１２（Ａ）参照。）において導電膜３１３ｅと電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜３２０ｂは、容量素子の一対の電極の一方として機能することができる。

導電膜３０４ｂ及び導電膜３１３ｃが直接接するような接続構造とするには、導電膜３１３ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニングを行い、マスクを形成する必要があるが、図８の接続構造には、当該フォトマスクが不要である。しかしながら、図８のように、透光性を有する導電膜３２０ａにより、導電膜３０４ｂ及び導電膜３１３ｃを接続することで、導電膜３０４ｂ及び導電膜３１３ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることができる。即ち、半導体装置の作製工程を削減することが可能である。

透光性を有する導電膜３２０ａ、３２０ｂとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。

有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。

遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜３２０ａ、３２０ｂ、及び導電膜３５０上には、配向膜としての機能を有する絶縁膜を別途形成してもよい。

また、透光性を有する導電膜３２０ａ、３２０ｂと導電膜３５０との間には、液晶層３２１が形成されている。また液晶層３２１は、シール材（図示しない）を用いて、基板３０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。

また、透光性を有する導電膜３２０ａ、３２０ｂと導電膜３５０との間に液晶層３２１の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。

図８に示す半導体装置に示す基板３０２上に設けられた素子部の作製方法について、図９乃至図１２を用いて説明する。

まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。

次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図９（Ａ）参照）。

また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法等を用いて形成することができる。

次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形成し、絶縁膜３０５上に絶縁膜３０６を形成する（図９（Ａ）参照）。

絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成することができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物の混入が抑制され好ましい。

次に、絶縁膜３０６上に半導体膜３０７を形成する（図９（Ｂ）参照）。

半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。

次に、半導体膜３０７を所望の領域に加工することで、島状の半導体膜３０８ａ、３０８ｂ、３０８ｄを形成する。なお、半導体膜３０８ａ、３０８ｂ、３０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いることができる（図９（Ｃ）参照）。

次に、第１の加熱処理を行ってもよい。第１の加熱処理は、実施の形態１に示す第１の加熱処理と同様の条件を用いる。第１の加熱処理によって、半導体膜３０８ａ、３０８ｂ、３０８ｄに用いる酸化物半導体の結晶性を高め、さらに絶縁膜３０５、３０６、及び半導体膜３０８ａ、３０８ｂ、３０８ｄから水素や水などの不純物を除去することができる。なお、半導体膜３０７をエッチングする前に第１の加熱工程を行ってもよい。

次に、絶縁膜３０６、及び半導体膜３０８ａ、３０８ｂ、３０８ｄ上に、第１の保護膜となる膜３０９、導電膜３１０、及び第２の保護膜となる膜３１１を順に形成する（図１０（Ａ）参照）。

第１の保護膜となる膜３０９及び導電膜３１０としては、例えば、スパッタリング法を用いて形成することができる。また、第２の保護膜となる膜３１１としては、例えば、ＣＶＤ法、スパッタリング法等を用いて形成することができる。

次に、第２の保護膜となる膜３１１を所望の領域に加工することで、第２の保護膜３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅを形成する。なお、第２の保護膜３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅの形成は、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。この後、マスクを除去する（図１０（Ｂ）参照）。

次に、導電膜３１０及び第１の保護膜となる膜３０９をそれぞれ所望の領域に加工することで、導電膜３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅ、及び第１の保護膜３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅを形成する。なお、ここでは、第２の保護膜３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅをマスクとして機能させ、該マスクに覆われていない領域をエッチングすることで、導電膜３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅ、及び第１の保護膜３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅを形成することができる（図１０（Ｃ）参照）。

次に、絶縁膜３０６、半導体膜３０８ａ、３０８ｂ、３０８ｄ、第２の保護膜３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅ、導電膜３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅ、第１の保護膜３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅ上を覆うように、絶縁膜３１５を形成する（図１１（Ａ）参照）。

絶縁膜３１５としては、実施の形態１に示す酸化物絶縁膜２３及び酸化物絶縁膜２４と同様の条件を用いて積層して形成することができる。

次に、絶縁膜３１５を所望の領域に加工することで、絶縁膜３１６、及び開口部３６２を形成する。なお、絶縁膜３１６、及び開口部３６２の形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図１１（Ｂ）参照）。

なお、開口部３６２は、半導体膜３０８ｄの表面が露出するように形成する。開口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

こののち、第２の加熱処理を行ってもよい。絶縁膜３１６に含まれる酸素の一部を半導体膜３０８ａ、３０８ｂに移動させ、半導体膜３０８ａ、３０８ｂに含まれる酸素欠損を低減することが可能である。この結果、半導体膜３０８ａ、３０８ｂに含まれる酸素欠損量を低減することができる。

次に、絶縁膜３１６及び半導体膜３０８ｄ上に絶縁膜３１７を形成する（図１１（Ｃ）参照）。

絶縁膜３１７としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜３１７としては、例えば、ＣＶＤ法、スパッタリング法等を用いて形成することができる。

絶縁膜３１７は、ＣＶＤ法、スパッタリング法等を用いて形成されると、半導体膜３０８ｄがプラズマに曝され、半導体膜３０８ｄに酸素欠損が生成される。また、絶縁膜３１７は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。これらのため、絶縁膜３１７の水素が半導体膜３０８ｄに拡散すると、該半導体膜３０８ｄにおいて水素は酸素欠損と結合し、キャリアである電子が生成される。または、絶縁膜３１７の水素が半導体膜３０８ｄに拡散すると、該半導体膜３０８ｄにおいて水素は酸素と結合し、キャリアである電子が生成される。この結果、半導体膜３０８ｄは、導電性が高くなり、導電性を有する膜３０８ｃとなる。

また、上記絶縁膜３１７は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導体膜３０８ａ、３０８ｂから酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。

なお、絶縁膜３１７を形成する前に半導体膜３０８ｄを希ガス及び水素を含むプラズマに曝すことで、半導体膜３０８ｄに酸素欠損を形成するとともに、半導体膜３０８ｄに水素を添加することが可能である。この結果、半導体膜３０８ｄにおいてキャリアである電子をさらに増加させることが可能であり、導電性を有する膜３０８ｃの導電性をさらに高めることができる。

次に、絶縁膜３０５、３０６、３１６、３１７、第２の保護膜３１２ｃ、３１２ｅを所望の領域に加工することで、開口部３６４ａ、３６４ｂ、３６４ｃを形成する。なお、該工程においてエッチングされた絶縁膜３１７を絶縁膜３１８とし、エッチングされた第２の保護膜３１２ｃ，３１２ｅをそれぞれ第２の保護膜３１２ｆ、３１２ｇとする。絶縁膜３１８、及び開口部３６４ａ、３６４ｂ、３６４ｃは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１２（Ａ）参照）。なお、第２の保護膜３１２ｃ、３１２ｅが透光性を有する導電膜で形成される場合、当該工程において第２の保護膜３１２ｃ、３１２ｅをエッチングしなくともよい。

また、開口部３６４ａは、導電膜３０４ｂの表面が露出するように形成する。また、開口部３６４ｂは、導電膜３１３ｃが露出するように形成する。また、開口部３６４ｃは、導電膜３１３ｅが露出するように形成する。

なお、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

次に、開口部３６４ａ、３６４ｂ、３６４ｃを覆うように絶縁膜３１８上に導電膜３１９を形成する（図１２（Ｂ）参照）。

導電膜３１９としては、例えば、スパッタリング法を用いて形成することができる。

次に、導電膜３１９を所望の領域に加工することで、透光性を有する導電膜３２０ａ、３２０ｂを形成する。なお、透光性を有する導電膜３２０ａ、３２０ｂの形成は、所望の領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１２（Ｃ）参照）。

以上の工程で、基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。

なお、本実施の形態では、絶縁膜３１８に含まれる水素を半導体膜３０８ｄに拡散させて、半導体膜３０８ｄの導電性を高めたが、半導体膜３０８ａ、３０８ｂをマスクで覆い、半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、半導体膜３０８ｄの導電性を高めてもよい。半導体膜３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、半導体膜３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を半導体膜３０８ｄに曝す方法がある。

次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下説明を行う。

まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用することができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図１３（Ａ）参照）。

遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。

次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図１３（Ｂ）参照）。

絶縁膜３４８としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６中に含まれる不純物等を液晶層３２１側に拡散することを抑制することができる。ただし、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としてもよい。

次に、絶縁膜３４８上に導電膜３５０を形成する（図１３（Ｃ）参照）。導電膜３５０としては、導電膜３１９に示す材料を援用することができる。

以上の工程で基板３４２上に形成される構造を形成することができる。

次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１８、透光性を有する導電膜３２０ａ、３２０ｂと、基板３４２上に形成された導電膜３５０上に、それぞれ配向膜３２３と配向膜３５２を形成する。配向膜３２３、配向膜３５２は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間に液晶層３２１を形成する。液晶層３２１の形成方法としては、ディスペンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。

以上の工程で、図８に示す表示装置を作製することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、半導体膜１４及び酸化物膜１５に適用可能な一態様について説明する。なお、ここでは、半導体膜１４として酸化物半導体を用いている。また、酸化物半導体膜を一例に用いて説明するが、酸化物膜も同様の構造とすることができる。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。ここでは、ＣＡＡＣ−ＯＳ膜及び微結晶酸化物半導体膜について説明する。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

なお、ここでは「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

図１４（Ａ）に、厚さが１００ｎｍのＣＡＡＣ−ＯＳを５０ｎｍに薄膜化したサンプルに対し、表面側からナノビーム電子線回折を行った結果を示す。このとき、電子線の径は１ｎｍ（φ１ｎｍと表記）、１０ｎｍ（φ１０ｎｍと表記）、２０ｎｍ（φ２０ｎｍと表記）または３０ｎｍ（φ３０ｎｍと表記）とした。いずれの条件においても、特定の方向への配向性を確認することができた。また、電子線の径が小さいほど、配向性が高くなっていることがわかった。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的に結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜は、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

図１４は、ｎｃ−ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、ｎｃ−ＯＳ膜の被形成面に垂直な方向に切断し、厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、電子線の径が１ｎｍの電子線を、試料の切断面に垂直な方向から入射させる。図１４より、ｎｃ−ＯＳ膜を有する試料に対し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られないことがわかった。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

Claims (2)

1. ゲート電極と、
   前記ゲート電極と接する領域を有するゲート絶縁膜と、
   前記ゲート絶縁膜と接する領域を有し、前記ゲート電極と重なる領域を有する酸化物半導体膜と、
   前記酸化物半導体膜と接する領域を有し、導電性を有する一対の第１の保護膜と、
   前記一対の第１の保護膜と接する領域を有する、銅、アルミニウム、金、銀、又はモリブデンを有する一対の第１の導電膜と、
   前記一対の第１の導電膜における、前記一対の第１の保護膜が接する面と反対の面で接する第１の領域を有する一対の第２の保護膜と、
   絶縁膜と、を有するトランジスタと、
   前記ゲート電極と同一の材料を有する第２の導電膜と、
   前記第１の保護膜と同一の材料を有する第３の保護膜と、
   前記第３の保護膜と接する領域を有し、前記第１の導電膜と同一の材料を有する第３の導電膜と、
   前記第３の導電膜と接する領域を有し、前記第２の保護膜と同一の材料を有する第４の保護膜と、
   透光性を有する第４の導電膜と、を有し、
   前記一対の第２の保護膜は、前記一対の第１の導電膜より外側に突出した第２の領域を有し、
   前記絶縁膜は、前記酸化物半導体膜と接する領域、及び前記第２の領域と接する領域を有し、
   前記第４の導電膜は、前記第２の導電膜と電気的に接続され、
   前記第４の導電膜は、前記第３の導電膜と接する領域を有することを特徴とする半導体装置。
2. ゲート電極、ゲート絶縁膜、酸化物半導体膜、一対の第１の保護膜、銅、アルミニウム、金、銀、又はモリブデンを有する一対の第１の導電膜、一対の第２の保護膜、及び絶縁膜を有するトランジスタと、
   第２の導電膜と、第３の保護膜と、第３の導電膜と、第４の保護膜と、透光性を有する第４の導電膜と、を有する半導体装置の作製方法であって、
   前記ゲート電極、及び前記第２の導電膜を形成する工程と、
   前記ゲート絶縁膜を形成する工程と、
   前記酸化物半導体膜を形成する工程と、
   第１の膜、第２の膜、及び第３の膜を順に形成する工程と、
   前記第３の膜をエッチングすることで、前記一対の第２の保護膜、及び前記第４の保護膜を形成する工程と、
   前記一対の第２の保護膜、及び前記第４の保護膜をマスクとして前記第２の膜をエッチングすることで、側面が前記一対の第２の保護膜より内側に位置する前記一対の第１の導電膜、及び側面が前記第４の保護膜より内側に位置する前記第３の導電膜を形成する工程と、
   前記一対の第２の保護膜、及び前記第４の保護膜をマスクとして前記第１の膜をエッチングすることで、前記一対の第１の保護膜、及び前記第３の保護膜を形成する工程と、
   前記酸化物半導体膜、前記第２の保護膜、及び前記第４の保護膜と接する領域を有する絶縁膜を形成する工程と、
   前記絶縁膜をエッチングすることで、前記第２の導電膜の表面が露出するように第１の開口部を形成するとともに、前記絶縁膜及び前記第４の保護膜をエッチングすることで、前記第３の導電膜の表面が露出するように第２の開口部を形成する工程と、
   前記第１の開口部、及び前記第２の開口部を覆い、前記第２の導電膜と前記第３の導電膜とを電気的に接続する前記第４の導電膜を形成する工程と、を有することを特徴とする半導体装置の作製方法。