JP6525452B6 - 高密度低エネルギープラズマによる半導体表面の界面処理 - Google Patents

高密度低エネルギープラズマによる半導体表面の界面処理 Download PDF

Info

Publication number
JP6525452B6
JP6525452B6 JP2016518438A JP2016518438A JP6525452B6 JP 6525452 B6 JP6525452 B6 JP 6525452B6 JP 2016518438 A JP2016518438 A JP 2016518438A JP 2016518438 A JP2016518438 A JP 2016518438A JP 6525452 B6 JP6525452 B6 JP 6525452B6
Authority
JP
Japan
Prior art keywords
plasma
workpiece
electron beam
processing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016518438A
Other languages
English (en)
Other versions
JP2017504176A (ja
JP6525452B2 (ja
Inventor
アニーシュ ナイナニ
アニーシュ ナイナニ
ブシュナン エヌ ゾープ
ブシュナン エヌ ゾープ
レオニッド ドルフ
レオニッド ドルフ
シャヒッド ラウフ
シャヒッド ラウフ
アダム ブランド
アダム ブランド
マシュー アブラハム
マシュー アブラハム
サブハッシュ デシュムク
サブハッシュ デシュムク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017504176A publication Critical patent/JP2017504176A/ja
Application granted granted Critical
Publication of JP6525452B2 publication Critical patent/JP6525452B2/ja
Publication of JP6525452B6 publication Critical patent/JP6525452B6/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/3233—Discharge generated by other radiation using charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

関連出願の相互参照
本出願は、「高密度低エネルギープラズマによる半導体表面の界面処理」と題され、アニーシュ・ナイナニ（Ａｎｅｅｓｈ Ｎａｉｎａｎｉ）らによって２０１３年１０月２日に出願された米国仮出願第６１／８８５，６８８号の利益を主張する、「高密度低エネルギープラズマによる半導体表面の界面処理」と題され、アニーシュ・ナイナニらによって２０１３年１０月２８日に出願された米国特許出願第１４／０６４，９３３号の優先権を主張する。
背景
（技術分野）
本開示は、半導体表面から酸化物を不動態化、洗浄又は還元する方法に関する。
（背景議論）
湿式洗浄は、例えば、ゲート誘電体の堆積又は接点形成に関連する操作を処理する前に、半導体表面を洗浄又は機能的にするための半導体プロセスである。湿式洗浄では、洗浄されるウェハは、例えば、洗浄剤（例えば、ＨＦの水溶液）の浴槽内に浸漬される。半導体構造が、ますます増加しているアスペクト比を有する３次元（３Ｄ）形状（例えば、ｆｉｎＦＥＴデバイス）を含むように変化していくにつれて、湿式洗浄はより多くの問題を引き起こすであろう。用語ｆｉｎＦＥＴは、半導体材料の薄壁（又はフィン）のような形状の半導体構造体上に形成された電界効果トランジスタ（ＦＥＴ）を指す。フィンは３次元構造として機能し、３次元構造の中にはソース・ドレイン領域と、それらの間にチャネルが形成され、全てはフィンの３次元セクションに隣接するように形成される。ゲートは、壁の三辺に面したチャネルの上にある。完全な構造は、電界効果トランジスタ（ＦＥＴ）であり、ｆｉｎＦＥＴと呼ばれている。
湿式洗浄の主な問題の１つは、高アスペクト比のデバイス（例えば、フィン構造）の崩壊を引き起こすことである。
高アスペクト比構造（例えば、ｆｉｎＦＥＴデバイスに関与するもの）の洗浄では、湿式洗浄に関与する表面張力及び毛細管力によって引き起こされる変形は、デバイス（例えば、フィン）の崩壊を引き起こす可能性がある。これらのデバイスのスケーリングロードマップは、デバイス幅Ｌとデバイス間距離ｄの更なる減少を要求し、同時にフィーチャーの高さＨは、増加すると予想され、これは、パターン倒れに関連する問題を更に悪化させるであろう。構造変形は、ｄ及びＬ３に反比例依存し、Ｈ４に比例している。理論的モデリングは、湿式洗浄に起因するパターン倒れは、１０ｎｍノードデバイスサイズに必要なアスペクト比及び寸法で大きな問題になり始めることを示している。
湿式洗浄に関連する別の問題は、基板（ワークピース）消費の問題であり、これは平面デバイスに対しては懸案事項ではなかった。しかしながら、３Ｄデバイス（例えば、ｆｉｎＦＥＴ構造）に対しては、デバイス（又はフィン）の両側の基板消費が１ｎｍでさえ、８ｎｍ幅のフィンに対して、フィン幅の２５％の減少につながる可能性がある。これらの問題を回避するためには、湿式洗浄に代わるものが必要とされている。
Ｇｅ及びＩＩＩ−Ｖ族化合物半導体表面の洗浄におけるもう１つの課題は、これらの材料の高い表面反応性である。以下の表１に示されるように、Ｇｅ−Ｇｅ及びＩＩＩ−Ｖ族化合物の結合は、シリコンに比べてより低い結合エンタルピーを有する。

表１
結合 エネルギー（ｅＶ）
Ｇｅ−Ｇｅ ２．６３
Ｇｅ−Ｏ ６．５９
Ｇｅ−Ｈ ３．２１
Ｓｉ−Ｓｉ ３．２８
Ｓｉ−Ｈ ２．９９
Ｉｎ−Ａｓ ２．０１
Ｇａ−Ａｓ ２．０９
従来のプラズマ源（例えば、誘導結合源及び容量結合源）は、表１の材料の多くの結合エネルギーを上回るプラズマイオンエネルギー範囲を有し、表に記載されるいくつかの材料、特に、Ｓｉ−Ｓｉ結合エネルギーを下回る結合エネルギーを有する材料（例えば、ＩＩＩ−Ｖ族化合物半導体元素に見られるもの）に顕著な表面損傷を引き起こすことが知られている。表面上のＧｅ及びＩＩＩ／Ｖ族元素のダングリングボンドは、トランジスタ性能にとって有害である高い界面準位密度とフェルミレベルピニングの根本的な原因である。
概要
半導体構造を製造するための方法は、表面を有する半導体構造を形成するために半導体ワークピースをエッチングする工程と、ワークピースの平面に略平行な伝搬方向に表面の上にある処理ゾーンを通過して伝搬する電子ビームを提供する工程と、プラズマを生成するために、（ａ）洗浄種前駆体、（ｂ）不動態化種前駆体、（ｃ）酸化物還元種前駆体のうちの少なくとも１つを含む処理ガスをチャンバ内に導入する工程とを含む。
一実施形態では、本方法は、表面の材料の結合エネルギー以下にプラズマのイオンエネルギーレベルを維持する工程を更に含む。
関連する一実施形態では、本方法は、（ａ）ＩＩＩ−Ｖ族化合物半導体材料を含むＮ−ＭＯＳ領域、（ｂ）Ｇｅ又はＧｅ含有材料を含むＰ−ＭＯＳ領域のうちの少なくとも一方を表面内に形成する工程を更に含む。一実施形態では、処理ガスは、窒素を含む不動態化種前駆体ガスを含む。別の一実施形態では、処理ガスは、水素を含む自然酸化物除去種前駆体ガスを含む。更に別の一実施形態では、処理ガスは、ＨＢｒ又はＨＣｌのうちの少なくとも一方を含む洗浄種前駆体ガスを含む。
一実施形態では、本方法は、電子ビームによるプラズマの生成中にワークピースに結合ＲＦバイアス電力を結合する工程と、表面の材料の結合エネルギーに少なくとも近づくために、プラズマのイオンエネルギーのレベルを増加させるように、ＲＦバイアス電力のレベルを調整する工程を更に含む。関連する一実施形態では、本方法は、選択された数の原子層が表面から除去完了されるまで、ワークピースをプラズマに曝露させる工程を更に含む。このような一実施形態では、表面の原子層エッチングが実行される。
一実施形態では、Ｎ−ＭＯＳ領域は、（ａ）Ｇｅ及び（ｂ）ＩＩＩ−Ｖ族化合物の材料を交互の操作でエピタキシャル成長させ、Ｇｅの材料をエピタキシャル成長させる各操作の後、かつＩＩＩ−Ｖ族化合物材料をエピタキシャル成長させる各操作の前に、ソフトプラズマ表面処理プロセスを実行することによって形成される。ソフトプラズマ表面処理プロセスは、（ａ）前記半導体ワークピースを収容するチャンバの処理ゾーン内に電子ビームを向ける工程であって、前記電子ビームは、前記表面の平面に略平行な伝搬方向に前記処理ゾーンを通過して伝搬する工程と、（ｂ）表面処理前駆体を含む処理ガスを前記チャンバ内に導入する工程とを含む。
一実施形態では、Ｐ−ＭＯＳ領域は、（ａ）Ｇｅ又は（ｂ）Ｇｅ及びＳｉのうちの少なくとも一方を含む材料を表面内にエピタキシャル成長させることによって形成される。
一実施形態では、処理ガスは、自然酸化物除去種前駆体ガスを含み、本方法は、表面上に界面酸化物層を堆積させる工程を更に含む。
半導体構造を製造するための別の方法は、（ａ）表面を有する半導体構造を形成するために半導体ワークピースをエッチングする工程と、（ｂ）表面内に凹部を形成する工程と、（ｃ）ソフトプラズマ処理プロセス内で凹部の露出部分を洗浄する工程とを含む。ソフトプラズマ処理プロセスは、ワークピースの平面に略平行な伝搬方向に表面の上にある処理ゾーンを通過して伝搬する電子ビームを提供する工程と、表面処理種前駆体を含む処理ガスをチャンバ内に導入する工程とを含む。
一実施形態では、凹部は、Ｐ−ＭＯＳ凹部を含み、本方法は、Ｐ−ＭＯＳ凹部内にＧｅ又はＧｅ含有材料のエピタキシャル層を成長させる工程を更に含む。
一実施形態では、凹部は、Ｎ−ＭＯＳの凹部を含み、本方法は、Ｎ−ＭＯＳ凹部内にＩＩＩ−Ｖ族化合物材料のエピタキシャル層を成長させる工程を更に含む。
一実施形態では、処理ガスは、（ａ）洗浄種前駆体、（ｂ）不動態化種前駆体、（ｃ）酸化物還元種前駆体のうちの１つを含む。関連する一実施形態では、処理ガスは、ＨＢｒ又はＨＣｌのうちの一方を含む洗浄種前駆体を含む。別の関連する一実施形態では、処理ガスは、窒素を含む不動態化種前駆体を含む。更に別の関連する一実施形態では、処理ガスは、水素を含む酸化物還元種前駆体を含む。
半導体構造を製造するための方法の更なる別の一実施形態は、（ａ）表面を有する半導体構造を形成するために半導体ワークピースをエッチングする工程であって、表面は酸化物又は窒化物のうちの少なくとも一方を含む層によって覆われる工程と、（ｂ）表面に接点開口部を形成するために層を貫通してエッチングする工程と、（ｃ）接点開口部の形成により露出された表面の領域を洗浄する工程とを含む。（ａ）表面の上にある処理ゾーンを通してワークピースの平面に略平行に伝搬する電子ビームを生成する工程と、（ｂ）処理ゾーン内にプラズマを形成するために、処理ゾーン内に洗浄種前駆体処理ガスを導入する工程とによって、洗浄は実行される。本方法は、接点開口部内に金属を堆積させる工程を更に含む。
一実施形態では、表面は、（ａ）Ｇｅ又は（ｂ）ＩＩＩ−Ｖ族化合物で形成され、洗浄は、表面上の材料の結合エネルギーよりも小さいイオンエネルギーレベルでプラズマを維持する工程を更に含む。
本発明の例示的な実施形態が達成される方法が詳細に理解できるように、上記で簡単に要約された本発明のより具体的な説明を、添付図面に示されているその実施形態を参照することによって行うことができる。特定の周知のプロセスは、本発明を不明瞭にしないために、本明細書で説明されていないことを理解すべきである。
一実施形態を示す概念図である。 図１の実施形態に対する電子ビームプラズマ源の実装を示す。 図１Ａの一部分の拡大図である。 一実施形態におけるソフトプラズマ表面処理プロセスを示すブロックフロー図である。 〜 ｆｉｎＦＥＴの製造における一連のプロセスを示す。 ｆｉｎＦＥＴの表面から損傷を受けた表面層を除去するためのプロセスを示す。 ウェハのＮ−ＭＯＳ及びＰ−ＭＯＳ領域内でエピタキシャル半導体材料を成長させるためのプロセスを示す。 フィンの表面を露出させ、露出したフィンの表面から自然酸化物を除去するためのプロセスを示す。 ワークピースの表面上のＰ−ＭＯＳ凹部内にＧｅ又はＧｅ含有材料のＰ−ＭＯＳエピタキシャル領域を形成するためのプロセス、及びワークピース上のＮ−ＭＯＳ凹部内にＩＩＩ−Ｖ化合物材料Ｇｅ又はＧｅ含有材料のＮ−ＭＯＳエピタキシャル領域を形成するためのプロセスを示す。 フィンのＰ−ＭＯＳ領域内に界面酸化物層を形成するためのプロセスを示す。 フィンのＮ−ＭＯＳ領域内に界面酸化物層を形成するためのプロセスを示す。 フィンのＮ−ＭＯＳ及びＰ−ＭＯＳ領域内に接点を形成するためのプロセスを示す。
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態の要素及び構成を更なる説明なしに他の実施形態に有益に組み込んでもよいと理解される。しかしながら、添付図面は本発明の例示的な実施形態を示しているに過ぎず、したがってこの範囲を制限していると解釈されるべきではなく、本発明は他の等しく有効な実施形態を含み得ることに留意すべきである。
詳細な説明
本明細書に開示される実施形態は、半導体ワークピース（例えば、ウェハ）の乾式洗浄に関する。特に興味深いのは、次世代トランジスタデバイス（例えば、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）、及びＩＩＩ−Ｖ族化合物半導体材料（例えば、Ｉｎ０．４７Ｇａ０．５３Ａｓ、ＧａＡｓ、ＩｎＡｓなど）を作るために必要な半導体材料の表面洗浄及び不動態化（パッシベーション）への適用である。これらの実施形態は、湿式化学物質を使用することなく、自然酸化物及び炭素汚染物質を除去する、表面洗浄の効果的な方法を提供するという課題に対処する。これを達成するために、これらの実施形態は、Ｇｅ及びＩＩＩ−Ｖ族化合物半導体ウェハの効果的な洗浄のために必要な種々の化学物質のために使用することができる、非常に低いイオンエネルギーを有する高密度プラズマを生成するプラズマ源を採用する。他の乾式洗浄方法とは異なり、本明細書に開示される実施形態は、表面損傷を引き起こすことなく、半導体結合を破壊することなく、半導体表面を洗浄することが可能である。
開示される実施形態は、非常に低いイオンエネルギーを有する高密度プラズマを生成するプラズマ源を採用しており、これは、いかなる損傷をも生じることなく、半導体表面の洗浄に適している。このプラズマ源は、電子ビームがワークピース面（ウェハ面）に平行なシートのようにプラズマチャンバの処理ゾーンを通って伝播するものである。チャンバ内の処理ガスは、ワークピースを処理するためのプラズマ発生用電子ビームによってイオン化される。このようなプラズマ源を、本明細書では電子ビームプラズマ源と呼ぶ。表面洗浄及び不動態化に関連する電子ビームプラズマ源の顕著な特徴は、従来のプラズマ技術（＞３ｅＶ）（例えば、誘導結合又は容量結合プラズマ源）と比べて、電子温度（Ｔｅ）（〜０．５ｅＶ）及びイオンエネルギーにおいて１桁の低減を提供する。電子ビームプラズマ源は、非常に低い電子温度（〜０．３ｅＶ）を有する高密度プラズマ（〜２−２．５×１０１０／ｃｍ３）を提供する。その結果として生じるイオンエネルギーは、〜０．７２ｅＶの非常に低いエネルギーの最大値の周りで密集されている。上述した表１の結合エンタルピーとこれらのエネルギーを比較すると、電子ビームプラズマ源で生成されたイオンのエネルギーは、表１の半導体材料の結合エネルギーよりも低い。したがって、電子ビームプラズマ源を使用することは、損傷を与えることなく、半導体表面を洗浄するための効果的な方法を提供する。
複数のガスラインを電子ビームプラズマ源の処理ガス分配装置に連結することができ、異なる化学的性質の調査を可能にする。
一実施形態は、Ｇｅ及びＩＩＩ−Ｖ族化合物半導体表面を不動態化するのに有効である窒素含有プラズマを生成するために、電子ビームプラズマ源中で窒素系処理ガスを使用する。別の一実施形態は、ＮＨＸラジカルを生成するために、又は窒素及び水素を循環させるために、電子ビームプラズマ源中で窒素及び水素の処理ガスの混合物を使用し、ここで水素解離プラズマ種が、半導体表面上の自然酸化物を還元するために使用され、窒素解離プラズマ種が、表面の不動態化のために使用される。別の一実施形態では、電子ビームプラズマ源に供給される処理ガスは、ＩＩＩ−Ｖ族化合物半導体表面を効果的に洗浄し、不動態化するために、ＨＢｒ又はＨＣｌの気体の形態である。
この方法の顕著な特徴は、それが大きなワークピース（ウェハ）の直径（＞４５０ｍｍ）に容易に拡張可能であり、イオンとラジカルの両方を使用することができることである。これは、ラジカルのみを提供することに限定され、不均一性に悩まされるリモートプラズマ方式に勝る。
更に別の一実施形態によれば、オプションのＲＦバイアス電力発生器が、ワークピース支持体内の電極に結合される。これは、洗浄、不動態化、又は還元される表面内の半導体材料の結合エネルギーと同じ桁のエネルギーを有するプラズマを生成するために、イオンエネルギーの精密な制御のための非常に穏やかな制御可能なバイアスを有する電子ビームプラズマ源の低電子温度を増強する。この機能は、高度に制御可能な（制限された又は遅い）速度で半導体表面の最初の１又は２の単層のエッチングを可能にする。重要なことには、酸化物を除去した後に残った半導体表面内の欠陥及び粗さのほとんどは、表面の最初の数個の単層内に存在する。この後者の実施形態では、表面洗浄と原子層エッチング（ＡＬＥ）の組み合わせを可能にすることができる。
図１は、一実施形態を示す概念図である。半導体ウェハとすることができるワークピース１１０は、ワークピース１１０の上面に垂直に延びる別個の薄壁構造としてその上面に形成されたナノメートルサイズの半導体フィン５０のアレイを有する。フィン５０は、ソース及びドレイン領域５２、５４をそれぞれ含むことができ、ソース及びドレイン領域５２、５４はそれらの間にソース−ドレインチャネル５６を画定する。３次元ゲート構造５８は、上面の上にあり、ソース−ドレインチャネル５６の両側にまたがることができる。洗浄種又は還元種を含む処理ガス６０が、（ワークピース１１０の対称軸に対して）軸方向にワークピース１１０上に注入される。処理ガス６０は、ワークピース１１０の上面に対向する処理ガス分配プレート１１２を介して処理ガス供給源１１４から供給される。電子ビーム発生器１２０からの電子ビーム４９０は、軸方向のガス流の方向に対して横方向、かつワークピース１１０の上面又は平面に略平行な方向の平坦なシートのように伝搬する。処理ガス６０は、電子ビーム４９０によりイオン化され、解離されたプラズマ種が生成され、ワークピース１１０の上面に移動し、そこでそれらは、各フィン５０の表面を洗浄又は不動態化し、又はフィン表面の酸化物を還元する。
図１Ａ及び図１Ｂは、ガス分配プレート１１２を含む電子ビームプラズマ源を形成するために、電子ビーム発生器１２０がプラズマリアクタと内部で一体化されることができる１つの方法を示している。プラズマリアクタは、円筒形の側壁１０２、床１０４、及び天井１０６によって囲まれた処理チャンバ１００を含む。ワークピース支持台１０８は、半導体ウェハとすることができるワークピース１１０を支持し、台１０８は、軸（例えば、鉛直）方向に移動可能である。ガス分配プレート１１２は、天井１０６と一体化又は天井１０６に取り付けられ、処理ガス供給源１１４から処理ガスを受け取る。図１Ａに示されるように、処理ガス供給源１１４は、半導体表面の自然酸化物の還元、不動態化、又は洗浄のために有効な種々の前駆体種（例えば、酸化物還元前駆体ガス（水素）、不動態化前駆体ガス（ａ）、又は洗浄前駆体（ＨＣｌ又はＨＢｒ））のいずれか１つを提供することができる。真空ポンプ１１６は、床１０４内の通路を通してチャンバを排気する。処理領域１１８は、ワークピース１１０とガス分配プレート１１２との間に画定される。処理領域１１８内において、処理ガスはイオン化され、これによってワークピース１１０の処理用のプラズマを生成する。
プラズマは、電子ビーム発生器１２０からの電子ビーム４９０によって処理領域１１８内に生成される。電子ビーム発生器１２０は、処理チャンバ１００から離間し、導電性エンクロージャ１２４を有するプラズマ発生チャンバ１２２を含む。導電性エンクロージャ１２４は、ガス入口１２５を有する。電子ビーム源ガス供給源１２７は、ガス入口１２５に結合され、１つの可能な例として、不活性ガスを供給することができる。導電性エンクロージャ１２４は、処理チャンバ１００の側壁１０２内の開口部１０２ａを介して処理領域１１８に対向する開口部１２４ａを有する。
電子ビーム発生器１２０は、図１Ｂの拡大図に最もよく見られる、開口部１２４ａ及びプラズマ発生チャンバ１２２に隣接する抽出グリッド１２６と、処理領域１１８に対向する抽出グリッド１２６に隣接する加速グリッド１２８を含む。抽出グリッド１２６及び加速グリッド１２８はそれぞれ、例えば、導電性メッシュ又はスロット付き電極のいずれかとして形成することができ、本明細書では一般的にグリッドとして呼ばれる。抽出グリッド１２６への電気的接点は、抽出グリッドを取り囲む導電性リング１２６ａによって提供される。加速グリッド１２８への電気的接点は、加速グリッド１２８を取り囲む導電性リング１２８ａによって提供される。抽出グリッド１２６と加速グリッド１２８は、互いから、かつ導電性エンクロージャ１２４から電気的に絶縁されるように、それぞれ、絶縁体１３０、１３２によって取り付けられる。しかしながら、加速グリッド１２８は、チャンバ１００の側壁１０２と電気的に接触している。開口部１２４ａ及び１０２ａと抽出及び加速グリッド１２６、１２８は、一般的に、互いに合同であり、処理領域１１８内への電子ビームのための細い幅広の流路を画定する。流路の幅は、ワークピース１１０の直径（例えば、１００〜４００ｍｍ）程度であり、一方、流路の高さは、約２インチ未満である。
電子ビーム発生器１２０は、チャンバ１００の両側に隣接して一対の電磁石１３４−１と１３４−２を更に含み、電磁石１３４−１は、電子ビーム発生器１２０の近くにある。２つの電磁石１３４−１及び１３４−２は、電子ビーム経路に平行な磁場を生成する。電子ビーム４９０は、ワークピース１１０上の処理領域１１８を横切って流れ、ビームダンプ１３６によって処理領域１１８の反対側で吸収される。ビームダンプ１３６は、幅広で細い電子ビームを捕捉するように適合された形状を有する導電体である。ビームダンプ１３６は、シャント抵抗１３８を介してグランドに結合されてもよい。
プラズマＤＣ放電電圧源１４０の負端子は、導電性エンクロージャ１２４に結合され、電圧源１４０の正端子は、抽出グリッド１２６に結合される。次に、電子ビーム加速電圧源１４２の負端子は、抽出グリッド１２６に接続され、電圧源１４２の正端子は、グランドに接続される。一実施形態では、加速グリッド１２８は接地される。加速電圧源１４２は、抽出グリッド１２６と加速グリッド１２８との間に接続される。コイル電流源１４６は、電磁石１３４−１及び１３４−２に結合される。一実施形態では、プラズマは、電圧源１４０からの電力によって生成されるＤ．Ｃ．ガス放電によって、電子ビーム発生器１２０のチャンバ１２２内に生成される。電子は、抽出グリッド１２６及び加速グリッド１２８を通ってチャンバ１２２内のプラズマから抽出され、これによって処理チャンバ１００内に流れる電子ビーム４９０を生成する。電子は、加速電圧源１４２によって供給される電圧に等しいエネルギーまで加速される。
電子ビーム発生器１２０は、任意の他の好適なプラズマ源（例えば、容量結合プラズマ源、誘導結合プラズマ源、又はトロイダルプラズマ源）を使用することができる。
図１Ａに示されるように、原子層エッチングプロセスを促進させるために、オプションのＲＦバイアス電力発生器８００を、ワークピース支持台１０８にバイアスインピーダンス整合器８０５を介して結合してもよい。バイアス電力発生器８００無しでは、プラズマイオンエネルギーは、非破壊表面不動態化又は洗浄のための、ほとんどの半導体材料の結合エネルギーを下回る。原子層エッチングプロセスが実行される場合、プラズマイオンエネルギーが（表１のように）表面材料の結合エネルギーに到達する又はわずかに超えるまで、バイアス電力発生器８００の電力レベルは、コントローラ８１０によって増加される。この時点で、表面材料は、徐々に除去され始める。表面材料の最初の１又は２の単層が除去されるまで、この状態調節が維持される。
実施形態は、電子ビームプラズマ源によって生成される非常に低いイオンエネルギーを有する高密度プラズマを用いて、ワークピース表面上の表面洗浄、表面不動態化、又は表面酸化物の還元のためのプラズマプロセスを含む。これらのプラズマプロセスの各々は、表面洗浄、表面不動態化、表面酸化物還元、及び原子層エッチングのための、低エネルギー高密度プラズマプロセス又はソフトプラズマ表面処理プロセスを含む。このようなソフトプラズマ表面処理プロセスの一実施形態を図２に示す。
ここで図２を参照すると、構造体（例えば、半導体ｆｉｎＦＥＴ）が、ワークピース又はウェハの表面上に形成される（図２のブロック６００）。ワークピースが、リアクタチャンバ内に導入される（図２のブロック６０２）。チャンバへ伝搬し、ワークピースの平面に略平行な方向でワークピースの上方の処理ゾーン内へ伝播する電子ビームが生成される（図２のブロック６０４）。処理ガス（例えば、洗浄種前駆体、不動態化種前駆体、及び／又は酸化物還元種前駆体）が、チャンバ内に注入される（図２のブロック６０６）。一実施形態では、ガス注入方向は、ワークピース上面へ向かう。電子ビームは、使用される処理ガスの種類に応じて、不動態化、洗浄、又は酸化物還元用の解離種（例えば、イオン及びラジカル）を含むプラズマを生成するために、処理ガスをイオン化する。洗浄、不動態化、及び／又は酸化物還元が実行完了されるまで、ワークピースは、このプラズマに曝露される。これは、ソフトプラズマ表面処理プロセスを完了する。
図２のソフトプラズマ表面処理プロセスの別のアプリケーションは、ｆｉｎＦＥＴの製造シーケンス全体のうちの異なる段階中でｆｉｎＦＥＴの半導体表面を処理することを含むことができる。これらのアプリケーションのいくつかは、ここで、図３Ａ〜図３Ｇの部分製造シーケンスを参照して説明される。各アプリケーションは、それぞれのアプリケーションが内部で使用される全体的な製造シーケンスの段階0に対して説明される。図３Ａ〜図３Ｇのシーケンスは、ソフトプラズマ表面処理プロセスを直接採用していないいくつかの製造プロセスを省略している。以下の説明において、位置が予め定められているワークピース上のＰ−ＭＯＳ及びＮ−ＭＯＳ領域が参照される。
図３Ａのプロセスは、フィンから損傷を受けた表面層を除去する。図３Ａのプロセスにおいて、フィン表面材料の結合エネルギーの近く又はわずかに上回るプラズマイオンエネルギーを増加させるために、図１Ａのオプションのバイアス電力発生器８００を内部で使用することができる原子層エッチングプロセスを実行することができる。図３Ａのプロセスは、以下のように進む。シリコンエッチングプロセスによって、半導体（シリコン）ワークピース上にフィンが形成される（図３Ａのブロック７０２）。各フィンの損傷を受けた外側層が、（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ａのブロック７０４）、（Ｂ）処理ゾーン内にエッチング種前駆体処理ガスを導入する工程（図３Ａのブロック７０６）、及び（Ｃ）所望のエッチング速度でフィン表面から材料の外側原子層を１〜数層除去するのに十分なイオンエネルギーを供給するのに十分なＲＦバイアス電圧をワークピースに結合させる工程（図３Ａのブロック７０８）によるソフトプラズマ表面処理プロセス内で除去される。ＲＦバイアス電圧は、上記図１ＡのオプションのＲＦバイアス電力発生器８００によって供給されてもよい。
図３Ｂのプロセスは、フィン内のＮ−ＭＯＳ及びＰ−ＭＯＳ領域内にエピタキシャル成長材料を形成する。フィンのＮ−ＭＯＳ領域内の材料のエピタキシャル成長は、次のように進行する。Ｇｅ材料又はＧｅを含む材料をフィンのＮ−ＭＯＳ領域内にエピタキシャル成長させる第１操作が実行され、次にフィン内のＮ−ＭＯＳ領域内にＩＩＩ−Ｖ族化合物材料の材料をエピタキシャル成長させる第２操作が続く。第１及び第２操作が連続的に繰り返される（図３Ｂのブロック７１２）。Ｇｅのエピタキシャル成長の各第１操作の後、かつＩＩＩ−Ｖ族化合物のエピタキシャル成長の各第２操作の前に、ソフトプラズマ表面処理プロセスが、（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３のブロック７１４）、及び（Ｂ）エッチング種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｂのブロック７１６）によって実行される。Ｎ−ＭＯＳ領域内の材料のエピタキシャル成長の完了後、フィンのＰ−ＭＯＳ領域内で、Ｇｅ又はＳｉＧｅの材料、又はＧｅ含有材料をエピタキシャル成長させる（図３Ｂのブロック７２２）。
図３Ｃのプロセスは、以下のように、フィンの表面から自然酸化物を露出させ、除去する。所定の高さまでフィンを露出させるために酸化物層をエッチバックさせる（図３Ｃのブロック７２３）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｃのブロック７２４）及び（Ｂ）酸化物還元種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｃのブロック７２６）のソフトプラズマ処理プロセスによって、自然酸化物を除去し、露出されたフィンの表面を不動態化させる。
図３Ｄのプロセスは、以下のように、ダミーゲートの存在下で、フィンのＰ−ＭＯＳ凹部内にＧｅ又はＧｅ含有材料のＰ−ＭＯＳエピタキシャル領域を形成する。フィン上にポリシリコンのダミーゲート構造を形成する（図３Ｄのブロック７２８）。フィン内にＰ−ＭＯＳ凹部を形成する（図３Ｄのブロック７３０）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｄのブロック７３４）及び（Ｂ）酸化物還元種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｄのブロック７３６）のソフトプラズマ処理プロセスによって露出したＰ−ＭＯＳ凹部表面を洗浄する。ソフトプラズマ処理プロセスの完了後、フィンのＰ−ＭＯＳ凹部内にＧｅ又はＧｅ含有材料のエピタキシャル層を成長させる（図３Ｄのブロック７３８）。
図３Ｄのプロセスはまた、以下のように、Ｎ−ＭＯＳ凹部内にＩＩＩ−Ｖ族化合物材料のＮ−ＭＯＳエピタキシャル領域及びＧｅ又はＧｅ含有材料のＮ−ＭＯＳエピタキシャル領域を形成する。フィン内にＮ−ＭＯＳ凹部を形成する（図３Ｄのブロック７４０）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｄのブロック７４４）及び（Ｂ）酸化物還元種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｄのブロック７４６）のソフトプラズマ処理プロセスによって露出したＮ−ＭＯＳ凹部表面から自然酸化物を除去する。ソフトプラズマ処理プロセスの完了後、フィンのＮ−ＭＯＳ凹部内にＩＩＩ−Ｖ族化合物材料を含むエピタキシャル層を成長させる（図３Ｄのブロック７４８）。
図３Ｅのプロセスは、以下のように、Ｐ−ＭＯＳ領域内に界面不動態化層を形成する。フィンのＰ−ＭＯＳ領域からダミーポリシリコンゲート構造を除去する（図３Ｅのブロック７５０）。Ｐ−ＭＯＳ領域内のフィン表面を露出させるためにエッチングする（図３Ｅのブロック７５２）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｅのブロック７５４）及び（Ｂ）酸化物還元種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｅのブロック７５６）のソフトプラズマ処理プロセスによってＰ−ＭＯＳ領域内の露出したフィン表面から自然酸化物を除去する。ソフトプラズマ処理プロセスの完了後、Ｐ−ＭＯＳ領域内に界面酸化物層を堆積させる（図３Ｅのブロック７５８）。
図３Ｆのプロセスは、以下のように、フィンのＮ−ＭＯＳ領域内に界面不動態化層を形成する。フィンのＮ−ＭＯＳ領域からダミーポリシリコンゲート構造を除去する（図３Ｆのブロック７６０）。Ｎ−ＭＯＳ領域のフィン表面を露出させるためにエッチングする（図３Ｆのブロック７６２）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｆのブロック７６４）及び（Ｂ）酸化物還元種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｆのブロック７６６）のソフトプラズマ処理プロセスによってＮ−ＭＯＳ領域内の露出したフィン表面から自然酸化物を除去する。ソフトプラズマ処理プロセスの完了後、フィンのＮ−ＭＯＳ領域内に界面酸化物層を堆積させる（図３Ｆのブロック７６８）。
図３Ｇのプロセスは、以下のように、フィンのＮ−ＭＯＳ領域内に接点を形成する。Ｎ−ＭＯＳ領域内のフィンに接点開口部を形成するためにエッチングする（図３Ｇのブロック７７２）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｇのブロック７７４）及び（Ｂ）洗浄種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｇのブロック７７６）のソフトプラズマ処理プロセスによってＮ−ＭＯＳ領域内の接点開口内に露出されたフィンの領域を洗浄する。ソフトプラズマ処理プロセスの完了後、フィンのＮ−ＭＯＳ領域内の接点開口部内に接点金属を堆積させる（図３Ｇのブロック７７８）。
図３Ｇのプロセスはまた、以下のように、フィンのＰ−ＭＯＳ領域内に接点を形成する。Ｐ−ＭＯＳ領域内のフィンに接点開口部を形成するためにフィンの上にある層（例えば、酸化物及び窒化物）を貫通してエッチングする（図３Ｇのブロック７８２）。（Ａ）ワークピース表面の上にある処理ゾーン内でワークピース表面に平行な電子ビームを生成する工程（図３Ｇのブロック７８４）及び（Ｂ）洗浄種前駆体処理ガスを処理ゾーン内に導入する工程（図３Ｇのブロック７８６）のソフトプラズマ処理プロセスによってＰ−ＭＯＳ領域内の接点開口部によって露出されたフィンの領域を洗浄する。ソフトプラズマ処理プロセスの完了後、フィンのＰ−ＭＯＳ領域内の接点開口部内に接点金属を堆積させる（図３Ｇのブロック７８８）。図３Ｇのプロセスの一実施形態では、ブロック７７２及び７８２のエッチング操作は、同時に実行してもよく、ブロック７７４及び７８４の電子ビーム生成操作は、同時に実行してもよく、ブロック７７６及び７８６の処理ガス導入操作は、同時に実行してもよく、ブロック７７８及び７８８の金属堆積操作は、同時に実行してもよい。
上記は本発明の実施形態を対象としているが、本発明の他の及び更なる実施形態は本発明の基本的範囲を逸脱することなく創作することができ、その範囲は以下の特許請求の範囲に基づいて定められる。

Claims (9)

  1. 表面を有する半導体ワークピースを処理するための方法であって、
    前記半導体ワークピースを収容するチャンバの処理ゾーン内に電子ビームを向ける工程であって、前記電子ビームは、前記表面の平面に略平行な伝搬方向に前記処理ゾーンを通過して伝搬する工程と、
    （ａ）洗浄種前駆体、（ｂ）不動態化種前駆体、（ｃ）酸化物還元種前駆体のうちの少なくとも１つを含む処理ガスを前記チャンバ内に導入する工程と、
    ＩＩＩ−Ｖ族化合物半導体材料を含むＮ−ＭＯＳ領域を前記表面内に形成する工程を含み、
    前記表面内に少なくともＮ−ＭＯＳ領域を形成する前記工程は、
    前記表面内の前記Ｎ−ＭＯＳ領域内にＧｅを含む材料をエピタキシャル成長させる工程を含む第１操作を実行する工程と、
    前記表面内の前記Ｎ−ＭＯＳ領域内にＩＩＩ−Ｖ族化合物を含む材料をエピタキシャル成長させる工程を含む第２操作を実行する工程と、
    前記第１及び第２操作を連続的に繰り返す工程と、
    Ｇｅの材料をエピタキシャル成長させる各第１操作の後、かつＩＩＩ−Ｖ族化合物材料をエピタキシャル成長させる各第２操作の前に、ソフトプラズマ表面処理プロセスを実行する工程であって、ソフトプラズマ表面処理プロセスは、
    （ａ）前記半導体ワークピースを収容するチャンバの処理ゾーン内に電子ビームを向ける工程であって、前記電子ビームは、前記表面の平面に略平行な伝搬方向に前記処理ゾーンを通過して伝搬する工程と、
    （ｂ）表面処理前駆体を含む処理ガスを前記チャンバ内に導入する工程とを含むソフトプラズマ表面処理プロセスを実行する工程とを含む、方法。
  2. 前記表面の材料の結合エネルギー以下に前記チャンバ内のプラズマイオンエネルギーレベルを維持する工程を含む、請求項１記載の方法。
  3. 前記処理ガスは、窒素を含む不動態化種前駆体ガスを含む、請求項１記載の方法。
  4. 前記処理ガスは、水素を含む自然酸化物除去種前駆体ガスを含む、請求項１記載の方法。
  5. 前記処理ガスは、ＨＢｒ又はＨＣｌのうちの少なくとも１つを含む洗浄種前駆体ガスを含む、請求項１記載の方法。
  6. ＲＦバイアス電力を前記ワークピースに結合させる工程と、前記表面の材料の結合エネルギーに到達するよう前記処理ゾーン内でプラズマのイオンエネルギーのレベルを増加させるために、前記ＲＦバイアス電力のレベルを調整する工程を含む、請求項１記載の方法。
  7. 表面材料の選択された数の原子層が前記表面から除去完了されるまで、前記ワークピースを前記プラズマに曝露させる工程を含む、請求項６記載の方法。
  8. Ｇｅ又はＧｅ含有材料を含むＰ−ＭＯＳ領域を前記表面内に形成する工程を含み、
    前記表面内に少なくともＰ−ＭＯＳ領域を形成する前記工程は、
    （ａ）Ｇｅ又は（ｂ）Ｇｅ及びＳｉのうちの少なくとも一方を含む材料を前記表面内にエピタキシャル成長させる工程を含む、請求項１記載の方法。
  9. 前記処理ガスは、自然酸化物除去種前駆体ガスを含み、前記方法は、前記表面上に界面酸化物層を堆積させる工程を含む、請求項１記載の方法。
JP2016518438A 2013-10-02 2014-09-04 高密度低エネルギープラズマによる半導体表面の界面処理 Expired - Fee Related JP6525452B6 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361885688P 2013-10-02 2013-10-02
US61/885,688 2013-10-02
US14/064,933 US9378941B2 (en) 2013-10-02 2013-10-28 Interface treatment of semiconductor surfaces with high density low energy plasma
US14/064,933 2013-10-28
PCT/US2014/054011 WO2015050668A1 (en) 2013-10-02 2014-09-04 Interface treatment of semiconductor surfaces with high density low energy plasma

Publications (3)

Publication Number Publication Date
JP2017504176A JP2017504176A (ja) 2017-02-02
JP6525452B2 JP6525452B2 (ja) 2019-06-05
JP6525452B6 true JP6525452B6 (ja) 2019-06-26

Family

ID=52740549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016518438A Expired - Fee Related JP6525452B6 (ja) 2013-10-02 2014-09-04 高密度低エネルギープラズマによる半導体表面の界面処理

Country Status (6)

Country Link
US (1) US9378941B2 (ja)
JP (1) JP6525452B6 (ja)
KR (1) KR102264784B1 (ja)
CN (1) CN105593972B (ja)
TW (2) TWI695436B (ja)
WO (1) WO2015050668A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443700B2 (en) * 2013-03-12 2016-09-13 Applied Materials, Inc. Electron beam plasma source with segmented suppression electrode for uniform plasma generation
US9564297B2 (en) * 2013-05-16 2017-02-07 Applied Materials, Inc. Electron beam plasma source with remote radical source
US9721760B2 (en) 2013-05-16 2017-08-01 Applied Materials, Inc. Electron beam plasma source with reduced metal contamination
US9805914B2 (en) * 2015-04-03 2017-10-31 Applied Materials, Inc. Methods for removing contamination from surfaces in substrate processing systems
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9799491B2 (en) * 2015-10-29 2017-10-24 Applied Materials, Inc. Low electron temperature etch chamber with independent control over plasma density, radical composition and ion energy for atomic precision etching
JP6466315B2 (ja) * 2015-12-25 2019-02-06 東京エレクトロン株式会社 基板処理方法及び基板処理システム
US10872760B2 (en) * 2016-07-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and manufacuturing method of semiconductor structure using the same
CN107275921A (zh) * 2017-06-13 2017-10-20 长春理工大学 一种改善砷化镓基半导体激光器腔面稳定性的方法
US10998170B2 (en) * 2018-04-13 2021-05-04 Tokyo Electron Limited Method for ion mass separation and ion energy control in process plasmas
US10854441B2 (en) 2018-06-08 2020-12-01 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Plasma-based process for production of F and HF from benign precursors and use of the same in room-temperature plasma processing
US11011426B2 (en) * 2018-11-21 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN113059405A (zh) * 2019-12-30 2021-07-02 盛美半导体设备(上海)股份有限公司 半导体结构的加工方法及清洗装置
US11939666B2 (en) * 2020-06-01 2024-03-26 Applied Materials, Inc. Methods and apparatus for precleaning and treating wafer surfaces
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
US11501972B2 (en) * 2020-07-22 2022-11-15 Applied Materials, Inc. Sacrificial capping layer for passivation using plasma-based implant process

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6490534A (en) * 1987-10-01 1989-04-07 Matsushita Electric Ind Co Ltd Plasma reactor
JPH0484429A (ja) * 1990-07-27 1992-03-17 Nec Corp 電子ビーム励起ドライエッチング方法及び装置
JP3158612B2 (ja) * 1992-03-24 2001-04-23 株式会社日立製作所 ドライエッチング方法
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
JP3222615B2 (ja) * 1993-03-31 2001-10-29 株式会社東芝 表面処理装置
JPH06349801A (ja) * 1993-06-03 1994-12-22 Toshiba Corp 表面処理方法
JP3342575B2 (ja) * 1993-09-07 2002-11-11 東京エレクトロン株式会社 電子ビーム励起式プラズマ装置
JPH08222553A (ja) * 1995-02-16 1996-08-30 Tokyo Electron Ltd 処理装置及び処理方法
JP3336975B2 (ja) * 1998-03-27 2002-10-21 日本電気株式会社 基板処理方法
JP2001176870A (ja) * 1999-12-21 2001-06-29 Toyota Motor Corp 窒化膜形成方法
TW444341B (en) * 2000-02-16 2001-07-01 United Microelectronics Corp Manufacturing method of ultra-small opening
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
KR100489539B1 (ko) 2003-07-30 2005-05-16 동부아남반도체 주식회사 반도체 소자 제조시 ｇｏｉ 효과 개선 방법
JPWO2005055305A1 (ja) * 2003-12-04 2007-06-28 東京エレクトロン株式会社 半導体基板導電層表面の清浄化方法
US8288828B2 (en) * 2004-09-09 2012-10-16 International Business Machines Corporation Via contact structure having dual silicide layers
US7518195B2 (en) * 2004-10-21 2009-04-14 Commissariat A L'energie Atomique Field-effect microelectronic device, capable of forming one or several transistor channels
WO2006097804A2 (en) 2005-02-28 2006-09-21 Epispeed S.A. System and process for high-density,low-energy plasma enhanced vapor phase epitaxy
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7517818B2 (en) * 2005-10-31 2009-04-14 Tokyo Electron Limited Method for forming a nitrided germanium-containing layer using plasma processing
US7494545B2 (en) * 2006-02-03 2009-02-24 Applied Materials, Inc. Epitaxial deposition process and apparatus
KR100749740B1 (ko) * 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US20110027999A1 (en) * 2006-08-16 2011-02-03 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
WO2008101704A2 (de) * 2007-02-23 2008-08-28 Technische Universität Kaiserslautern Plasmadeponiertes elektrisch isolierendes, diffusionsdichtes und elastisches schichtsystem
NL1036769A1 (nl) 2008-04-23 2009-10-26 Asml Netherlands Bv Lithographic apparatus, device manufacturing method, cleaning system and method for cleaning a patterning device.
WO2011062949A1 (en) * 2009-11-17 2011-05-26 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Processing microtitre plates for covalent immobilization chemistries
US20110287324A1 (en) * 2010-05-21 2011-11-24 Hollingsworth & Vose Company Surface modified glass fibers
EP2423951B1 (en) * 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof
US8773020B2 (en) * 2010-10-22 2014-07-08 Applied Materials, Inc. Apparatus for forming a magnetic field and methods of use thereof
WO2013048872A1 (en) * 2011-09-26 2013-04-04 Applied Materials, Inc. Pretreatment and improved dielectric coverage
US20130098872A1 (en) 2011-10-20 2013-04-25 Applied Materials, Inc. Switched electron beam plasma source array for uniform plasma production
US20130252240A1 (en) 2012-03-21 2013-09-26 Ventana Medical Systems, Inc. Cryoembedded cell concentrates, methods for making, and methods for using
TWM485486U (zh) * 2014-05-15 2014-09-01 Skymedi Corp 斷電回復追蹤記錄器

Also Published As

Publication number Publication date
KR20160067154A (ko) 2016-06-13
JP2017504176A (ja) 2017-02-02
US9378941B2 (en) 2016-06-28
US20150093862A1 (en) 2015-04-02
WO2015050668A1 (en) 2015-04-09
JP6525452B2 (ja) 2019-06-05
KR102264784B1 (ko) 2021-06-11
TWI665734B (zh) 2019-07-11
CN105593972B (zh) 2018-08-07
TW201939618A (zh) 2019-10-01
CN105593972A (zh) 2016-05-18
TWI695436B (zh) 2020-06-01
TW201515117A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
JP6525452B6 (ja) 高密度低エネルギープラズマによる半導体表面の界面処理
TWI745390B (zh) 減少晶圓釋氣的整合方法
US10861693B2 (en) Cleaning method
US9570317B2 (en) Microelectronic method for etching a layer
US9627539B2 (en) Replacement channels for semiconductor devices and methods for forming the same using dopant concentration boost
JP5172352B2 (ja) パルス化高周波源電力を使用する選択プラズマ再酸化プロセス
JP5172353B2 (ja) パルス化高周波源電力を使用するプラズマゲート酸化プロセス
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
KR102370203B1 (ko) FIN FET (field effect transistor) 형성을 위한 단일 플라즈마 챔버에서 원자 층 증착 및 원자 층 에칭
JP3160263B2 (ja) プラズマドーピング装置及びプラズマドーピング方法
US20240071722A1 (en) DC Bias in Plasma Process
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TW202111806A (zh) 乾蝕刻化合物材料的方法
CN112771650B (zh) 间隔物刻蚀工艺
JP5642427B2 (ja) プラズマ処理方法
US20240055265A1 (en) Treatment methods for silicon nanosheet surfaces
JP6372436B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190501

R150 Certificate of patent or registration of utility model

Ref document number: 6525452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees