JP6518769B2

JP6518769B2 - 液晶パネルの駆動回路及び液晶表示装置

Info

Publication number: JP6518769B2
Application number: JP2017533455A
Authority: JP
Inventors: 國春朋; 秦杰輝; 譚小平
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd; TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2014-12-24
Filing date: 2014-12-30
Publication date: 2019-05-22
Anticipated expiration: 2034-12-30
Also published as: CN104505038A; JP2018501516A; KR20170098272A; GB2547576A; CN104505038B; US9672776B2; WO2016101309A1; KR102043532B1; US20160189640A1; RU2670027C1; GB2547576B; GB201706900D0

Description

本発明は、液晶表示の技術分野に関し、特に、液晶パネルの駆動回路及び液晶表示装置に関する。

薄膜トランジスタ（英語：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、略称：ＴＦＴ）液晶表示において、液晶の耐用年数を延ばすため、通常は極性反転方式を採用してパネルを駆動する。そのうち、最も広く使用されているのは点反転と画素を単位とする行反転である。点反転は、隣り合うサブ画素単位の極性が反対である。画素を単位とする行反転は、隣り合う画素単位の極性が反対である。

しかしながら、上述の極性反転方式を採用する時、液晶パネルのソース電極駆動装置は、各データラインのレベルがいずれも頻繁に正極と負極の間を変化するよう制御する必要があり、これによりソース電極駆動装置の消費電力は比較的大きくなってしまう。

本発明は、駆動回路におけるソース電極駆動装置の消費電力を小さくすることができる液晶パネルの駆動回路及び液晶表示装置を提供することを目的とする。

１つ目の点として、本発明は、液晶表示装置を提供する。そのうち、前記液晶表示装置は、液晶パネルと、前記液晶パネルを駆動するのに用いられる駆動回路と、からなる。前記液晶パネルは、点反転または画素を単位とする行反転を採用して駆動を行い、前記液晶パネルは、複数の画素単位を備える。各前記画素単位は、３つのサブ画素単位を備え、前記液晶パネルが点反転駆動または画素を単位とする行反転駆動を採用する時、前記液晶パネルの各隣り合う２列の画素単位は、前記画素列の組み合わせを形成する。前記駆動回路は、ソース電極駆動装置と、制御回路及び数量とサブ画素単位の列数が同じである選択回路を備え、前記ソース電極駆動装置の各キャッシュデータ出力端子は、前記選択回路の入力端子とそれぞれ接続され、各前記選択回路の第１出力端子は、列サブ画素単位に接続され、各前記選択回路の第２出力端子は、前記第１入力端子が接続されたサブ画素単位と同じ画素列の組み合わせに配置されるとともに同じ色である別の列サブ画素単位に接続される。前記制御回路がすべての選択回路の制御端子に接続されることによって、前記選択回路の制御端子へ周期的に前記第１レベルと第２レベルを入力する。そのうち、各周期における前記第１レベルの持続時間と第２レベルの持続時間は、どちらも前記液晶パネルに提供する走査クロック信号の周期と同じであり、前記選択回路の制御端子が前記第１レベルを入力する時、前記選択回路の入力端子と前記第１出力端子は導通するとともに、前記入力端子と前記第２出力端子は導通せず、前記キャッシュデータ出力端子は、接続された選択回路の第１出力端子と接続された対応するサブ画素単位のデータ信号を出力する。前記選択回路の制御端子が前記第２レベルを入力する時、前記選択回路の入力端子と前記第２出力端子は導通するとともに、前記入力端子と前記第１入力端子は導通せず、前記キャッシュデータ出力端子は、接続された選択回路の第２出力端子と接続された対応するサブ画素単位のデータを出力する。

そのうち、前記選択回路は、第１スイッチ部と第２スイッチ部を備え、前記第１スイッチ部の制御端子と第２スイッチ部の制御端子は、接続されて前記選択回路の制御端子を成す。前記第１スイッチ部の入力端子と第２スイッチ部の入力端子は接続されて前記選択回路の入力端子を成す。前記第１スイッチ部の出力端子を前記選択回路の第１出力端子とし、前記第２スイッチ部の出力端子を前記選択回路の第２出力端子とする。

そのうち、前記第１スイッチ部はＮＭＯＳトランジスタであり、前記第２スイッチ部はＰＭＯＳトランジスタである。

そのうち、すべての前記選択回路の制御端子は、いずれも前記制御回路の同じ出力端子と接続される。

２つ目の点として、本発明は、液晶パネルの駆動回路を提供する。前記液晶パネルは、点反転または画素を単位とする行反転を採用して駆動を行い、前記液晶パネルは、複数の画素単位を備える。各前記画素単位は、３つのサブ画素単位を備え、前記液晶パネルが点反転駆動を採用する時、前記液晶パネルの各２列の画素単位は、画素列の組み合わせを形成し、前記液晶パネルが画素を単位とする行反転駆動を採用する時、前記液晶パネルの各極性が反対の２列の画素単位は、画素列の組み合わせを形成する。前記駆動回路は、ソース電極駆動装置と、数量とサブ画素単位の列数が同じである選択回路を備え、前記ソース電極駆動装置の各キャッシュデータ出力端子は、前記選択回路の入力端子とそれぞれ接続され、各前記選択回路の第１出力端子は、列サブ画素単位に接続され、各前記選択回路の第２出力端子は、前記第１入力端子が接続されたサブ画素単位と同じ画素列の組み合わせに配置されるとともに同じ色である別の列サブ画素単位に接続される。前記選択回路の制御端子が第１レベルを入力する時、前記選択回路の入力端子と前記第１出力端子は導通するとともに、前記入力端子と前記第２出力端子は導通せず、前記キャッシュデータ出力端子は、接続された選択回路の第１出力端子と接続された対応するサブ画素単位のデータ信号を出力する。前記選択回路の制御端子が第２レベルを入力する時、前記選択回路の入力端子と前記第２出力端子は導通するとともに、前記入力端子と前記第１入力端子は導通せず、前記キャッシュデータ出力端子は、接続された選択回路の第２出力端子と接続された対応するサブ画素単位のデータを出力する。

そのうち、前記液晶パネルが点反転駆動または画素を単位とする行反転駆動を採用する時、前記液晶パネルの各隣り合う２列の画素単位は、前記画素列の組み合わせを形成する。

そのうち、さらに制御回路を備える。前記制御回路がすべての選択回路の制御端子に接続されることによって、前記選択回路の制御端子へ周期的に前記第１レベルと第２レベルを入力する。そのうち、各周期における前記第１レベルの持続時間と第２レベルの持続時間は、どちらも前記液晶パネルに提供する走査クロック信号の周期と同じである。

３つ目の点として、本発明は、液晶表示装置を提供する。前記液晶表示装置は、液晶パネルと、前記液晶パネルを駆動するのに用いられる駆動回路を備える。前記液晶パネルは、点反転または画素を単位とする行反転を採用して駆動を行い、前記液晶パネルは、複数の画素単位を備える。各前記画素単位は、３つのサブ画素単位を備え、前記液晶パネルが点反転駆動を採用する時、前記液晶パネルの各２列の画素単位は、画素列の組み合わせを形成し、前記液晶パネルが画素を単位とする行反転駆動を採用する時、前記液晶パネルの各極性が反対の２列の画素単位は、画素列の組み合わせを形成する。前記駆動回路は、ソース電極駆動装置と、数量とサブ画素単位の列数が同じである選択回路を備え、前記ソース電極駆動装置の各キャッシュデータ出力端子は、前記選択回路の入力端子とそれぞれ接続され、各前記選択回路の第１出力端子は、列サブ画素単位に接続され、各前記選択回路の第２出力端子は、前記第１入力端子が接続されたサブ画素単位と同じ画素列の組み合わせに配置されるとともに同じ色である別の列サブ画素単位に接続される。前記選択回路の制御端子が第１レベルを入力する時、前記選択回路の入力端子と前記第１出力端子は導通するとともに、前記入力端子と前記第２出力端子は導通せず、前記キャッシュデータ出力端子は、接続された選択回路の第１出力端子と接続された対応するサブ画素単位のデータ信号を出力する。前記選択回路の制御端子が第２レベルを入力する時、前記選択回路の入力端子と前記第２出力端子は導通するとともに、前記入力端子と前記第１入力端子は導通せず、前記キャッシュデータ出力端子は、接続された選択回路の第２出力端子と接続された対応するサブ画素単位のデータを出力する。

そのうち、前記駆動回路は、さらに制御回路を備える。前記制御回路がすべての選択回路の制御端子に接続されることによって、前記選択回路の制御端子へ周期的に前記第１レベルと第２レベルを入力する。そのうち、各周期における前記第１レベルの持続時間と第２レベルの持続時間は、どちらも前記液晶パネルに提供する走査クロック信号の周期と同じである。

上述の方法において、駆動回路のキャッシュデータ出力端子とサブ画素単位の間には選択回路が設けられ、前記選択回路の第１出力端子と第２出力端子が、それぞれ同じ画素列の組み合わせにおける同じ色の２列のサブ画素単位と接続されることによって、キャッシュデータ出力端子と、同じ画素列の組み合わせにおける同じ色の２列のサブ画素単位を選択的に接続させることができる。そのうち、点反転または画素を単位とする行反転の同じ画素列の組み合わせにおける同じ色の２列のサブ画素単位の極性は反対であり、選択回路の制御端子に対応するレベル信号を入力することによって、キャッシュデータ出力端子が接続されるサブ画素単位の列の極性が変化しないようにすることができるため、前記キャッシュデータ出力端子が出力するデータ信号の極性は同じになり、駆動回路におけるグリッド電極駆動装置の圧力差が下がることによって、グリッド電極駆動回路の消費電力が小さくなる。

本発明における液晶表示装置の実施例の構造を示した図である。本発明における液晶表示装置の液晶パネルが点反転駆動である場合の実施例の構造を示した図である。本発明における液晶表示装置の液晶パネルが画素を単位とする行反転駆動である場合の別の実施例の構造を示した図である。図１に示す駆動回路の制御回路が出力する制御信号を示す図１である。図１に示す駆動回路の制御回路が出力する制御信号を示す図２である。

下記の内容において、限定するためではなく説明するために、特定のシステム構造、インターフェース、技術等の具体的な細部について述べることによって、本発明を分かりやすくしている。しかしながら、本領域の技術者は、これら具体的な細部を含まないその他の実施方法においても本発明を実現することができることを理解しているものとする。その他の状況において、不必要な細部によって本発明の説明を妨げないため、周知の装置、回路、及び方法についての細かい説明は省略する。

図１を参照する。図１は、本発明における液晶表示装置の実施例の構造を示した図である。本実施例において、液晶表示装置１００は、液晶パネル１１０と、液晶パネル１１０を駆動するのに用いられる駆動回路１２０と、からなる。

具体的には、液晶パネル１１０は、複数の画素単位１１１と、データライン１１２と、走査ライン１１３を備え、各画素単位１１１は、３つのサブ画素単位１１１１を備え、それぞれ赤緑青の三原色を示す。本実施例において、サブ画素単位は、ＴＦＴによって駆動される。各データライン１１２は列状に配置され、それぞれ列サブ画素単位１１１１と接続されることによって、駆動回路１２０が提供するデータ信号を前記列のサブ画素単位１１１１に出力する。各走査ライン１１３は行状に配置され、それぞれ行サブ画素単位１１１１と接続されることによって、駆動回路１２０が提供する走査信号を前記行のサブ画素単位１１１１に出力する。

本実施例の液晶パネルは、点反転または画素を単位とする行反転方式による駆動を採用している。図２に示すように、前記点反転である液晶パネル１１０の隣り合うサブ画素単位１１１１の極性はいずれも異なる。図３に示すように、前記画素を単位とする行反転である液晶パネル１１０の隣り合う画素単位１１１の極性はいずれも異なる。

液晶パネル１１０を複数の画素列の組み合わせ１１４に分ける。

前記液晶パネル１１０が点反転駆動を採用する時、液晶パネル１１０の各任意の２列の画素単位１１１（３列のサブ画素単位１１１１を備える）は画素列の組み合わせ１１４を形成する。例えば、液晶パネル１１０の各隣り合う２列の画素単位１１１は、画素列の組み合わせ１１４（ｎ列目の画素単位とｎ＋１列目の画素単位が画素列組み合わせを形成するように）を形成し、あるいは、各隣り合う２つの奇数／偶数列の画素単位１１１が画素列の組み合わせ１１４（ｎ列目の画素単位とｎ＋２列目の画素単位が画素列組み合わせを形成するように）等を形成する。

前記液晶パネルが画素を単位とする行反転駆動を採用する時、液晶パネル１１０の各極性が反対の２列の画素単位１１１は、画素列の組み合わせ１１４を形成する。例えば、液晶パネル１１０の各隣り合う２列の画素単位１１１は、画素列の組み合わせ１１４（ｎ列目の画素単位とｎ＋１列目の画素単位が画素列組み合わせを形成するように）を形成する。または、各任意の奇数列と任意の偶数列の画素単位１１１は、画素列の組み合わせ１１４等を形成する。

駆動回路１２０は、ソース電極駆動装置１２１と、制御回路１２３と、数量とサブ画素単位１１１１の列数が同じである選択回路１２２と、を備える。

ソース電極駆動装置１２１は、液晶パネル１１０のサブ画素単位１１１がデータ信号を提供するために用いられる。具体的には、ソース電極駆動装置１２１は、複数のレジスタ１２１１を備え、各レジスタ１２１１は、サブ画素単位１１１１のデータ信号をキャッシュするのに用いられるとともに、キャッシュデータ出力端子１２１２によって、選択回路１２２の入力端子１２２１に出力する。

制御回路１２３は、第１レベルまたは第２レベルを出力するのに用いられ、選択回路の第１出力端子と、第２出力端子の選択を制御する。具体的には、制御回路１２３の出力端子とすべての選択回路１２２の制御端子１２２４は接続される。理解できる点として、制御回路１２３は、１つの出力端子によってすべての選択回路１２２の制御端子１２２４と接続されることができ、図１に示すように、または、制御回路１２３は、異なる出力端子によってそれぞれ異なる選択回路の制御端子１２２４と接続される。よって制御回路１２３と選択回路の制御端子１２２４の間の具体的な接続は限定されない。

選択回路１２２の第１出力端子、第２出力端子は、２列のサブ画素単位１１１１と接続されるとともに、制御回路１２３の制御を受信するのに用いられ、ソース電極駆動装置１２１のデータ信号を第１出力端子または第２出力端子のサブ画素単位１１１１に選択的に出力する。具体的には、各選択回路１２２の第１出力端子１２２２は、それぞれ液晶パネル１１０におけるデータライン１１２と接続され、前記データライン１１２によって列サブ画素単位１１１１と接続される。各前記選択回路１２２の第２出力端子１２２３は、液晶パネル１１０における別のデータライン１１２に接続され、それにより、前記別のデータライン１１２によって、第１出力端子１２２２が接続されるサブ画素単位１１１１と同じ画素列の組み合わせ１１４に配置されるとともに同じ色である別の列サブ画素単位１１１１に接続される。すなわち、各選択回路１２２の第１出力回路と第２出力回路は、同じ画素列の組み合わせ１１４における同じ色の２列のサブ画素単位１１１１に接続するのに用いられる。

本実施例において、選択回路１２２は、第１スイッチ部１２２５と第２スイッチ部１２２６を備え、第１スイッチ部１２２５の制御端子と第２スイッチ部１２２６の制御端子は、接続されて前記選択回路の制御端子１２２４を成し、前記第１スイッチ部１２２５の入力端子と第２スイッチ部１２２６の入力端子は、接続されて前記選択回路の入力端子１２２１を成す。前記第１スイッチ部１２２５の出力端子を前記選択回路の第１出力端子１２２２とし、前記第２スイッチ部１２２６の出力端子を前記選択回路の第２出力端子１２２３とする。そのうち、第１スイッチ部、第２スイッチ部の導通條件は異なる。第１スイッチ部１２２５が導通する時、第２スイッチ部１２２６は導通せず、當第２スイッチ部１２２６が導通する時、第１スイッチ部１２２５は導通しない。具体的には、第１スイッチ部は、Ｎ型金属−酸化物−半導体（英語：ｎｅｇａｔｉｖｅｃｈａｎｎｅｌ−ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、略称：ＮＭＯＳ）トランジスタであり、第２スイッチ部は、Ｐ型金属−酸化物−半導体（英語：ｐｏｓｉｔｉｖｅｃｈａｎｎｅｌｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ、略称：ＰＭＯＳ）トランジスタである。

図１に示すように、液晶パネル１１０の各隣り合うの２列の画素単位１１１は、画素列の組み合わせ１１４を形成する。図に示す１列目の画素単位１１１と２列目の画素単位１１１によって形成される画素列の組み合わせ１１４を例とすると、各画素列の組み合わせ１１４において６つの選択回路１２２が対応して接続される。そのうち、各選択回路１２２とキャッシュデータ出力端子１２１２は、接続される。１列目の画素単位１１１と対応する３つの選択回路１２２の第１出力端子は、１列目の画素単位に対応して接続される赤緑青の３つのサブ画素単位列のデータラインＳ１、Ｓ２、Ｓ３とそれぞれ接続され、第２出力端子は、２列目の画素単位に対応して接続される赤緑青の３つのサブ画素単位列のデータラインＳ４、Ｓ５、Ｓ６とそれぞれ接続される。２列目の画素単位１１１と対応する３つの選択回路１２２の第１出力端子は、２列目の画素単位に対応して接続される赤緑青の３つのサブ画素単位列のデータラインＳ４、Ｓ５、Ｓ６とそれぞれ接続され、第２出力端子は、１列目の画素単位に対応して接続される赤緑青の３つのサブ画素単位列のデータラインＳ１、Ｓ２、Ｓ３とそれぞれ接続される。

本実施例において、制御回路１２３は制御信号を出力する。前記制御信号は、図４に示すＳｅｌｅｃｔ信号のように、周期性の第１レベルＡと第２レベルＢによって形成される。そのうち、液晶パネル１１０に提供する走査クロック信号は、図４に示すＣｌｏｃｋ信号と同じであり、制御回路１２３が毎回第１レベルＡを出力する時間ｔ１と毎回第２レベルＢを出力する時間ｔ２は、どちらも前記走査クロック信号の周期Ｔと等しいことによって、各行のサブ画素単位の走査周波数は、選択回路の第１出力端子、第２出力端子と接続される２列のサブ画素単位のスイッチング周波数と同じであることが保証される。

制御回路１２３が選択回路１２２の制御端子１２２４に第１レベルを入力する時、選択回路１２２の入力端子１２２１と前記第１出力端子１２２２は導通するとともに、前記入力端子１２２１と前記第２出力端子１２２３は導通しない。このとき、選択回路１２２の入力端子１２２１と接続されるキャッシュデータ出力端子は、前記選択回路の第１出力端子と接続されることによって、キャッシュするデータ信号を第１出力端子が接続されるデータラインに出力する。このとき、キャッシュデータ出力端子１２１２は、選択回路の第１出力端子１２２２と接続され、キャッシュデータ出力端子１２１２は、選択回路１２２の第１出力端子１２２２と接続され対応するサブ画素単位１１１１のデータ信号を出力し、仮に接続された選択回路１２２の第１出力端子１２２２が接続されるｎ列目のサブ画素単位だとすると、走査信号がｍ行目のサブ画素単位をオンにすると、前記対応するサブ画素単位のデータ信号は、ｎ列目ｍ行目のサブ画素単位１１１１のデータ信号となる。

制御回路１２３が選択回路１２２の制御端子１２２４に第２レベルを入力する時、選択回路１２２の入力端子１２２１は、前記第２出力端子１２２３と導通するとともに、前記入力端子１２２１は、前記第１出力端子１２２２と導通しない。このとき、選択回路１２２の入力端子１２２１と接続されるキャッシュデータ出力端子は、前記選択回路の第２出力端子と接続されることによって、キャッシュするデータ信号を第２出力端子が接続されるデータラインに出力する。このとき、キャッシュデータ出力端子１２１２は、選択回路の第２出力端子１２２３と接続され、キャッシュデータ出力端子１２１２が選択回路の第２出力端子１２２３と接続され対応するサブ画素単位１１１１のデータ信号を出力する。仮に接続された選択回路１２２の第２出力端子１２２３が接続されるｋ列目のサブ画素単位だとすると、走査信号がｍ行目のサブ画素単位をオンにすると、前記対応するサブ画素単位のデータ信号は、ｋ列目ｍ行目のサブ画素単位１１１１のデータ信号になる。

具体的には、図１に示すように、制御回路１２３が第１レベルを入力する時、１列目、２列目の画素列の組み合わせ１１４におけるキャッシュデータ出力端子は、左から右へと順番にデータラインＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６と接続される。制御回路１２３が第２レベルを入力する時、１列目、２列目の画素列の組み合わせ１１４におけるキャッシュデータ出力端子は、左から右へと順番にデータラインＳ４、Ｓ５、Ｓ６、Ｓ１、Ｓ２、Ｓ３と接続される。ソース電極駆動装置１２１の左から右のキャッシュデータ出力端子１２１２が出力するデータ信号は、図５に示す通りである。つまり、制御回路１２３が第１レベルを入力する時、走査回路はｎ行目のサブ画素単位１１１１をオンにし、ソース電極駆動装置１２１の左から右のキャッシュデータ出力端子１２１２は、対応してＲｎ１、Ｇｎ１、Ｂｎ１、Ｒｎ２、Ｇｎ２、Ｂｎ２、Ｒｎ３、Ｇｎ３、Ｂｎ３、Ｒｎ４、Ｇｎ４、Ｂｎ４…のデータ信号を出力する。制御回路１２３が第１レベルを入力する時、走査回路は、ｋ行目のサブ画素単位１１１１をオンにし、ソース電極駆動装置１２１の左から右のキャッシュデータ出力端子１２１２は、対応してＲｋ２、Ｇｋ２、Ｂｋ２、Ｒｋ１、Ｇｋ１、Ｂｋ１、Ｒｋ４、Ｇｋ４、Ｂｋ４、Ｒｋ３、Ｇｋ３、Ｂｋ３…のデータ信号を出力する。

本実施例では、液晶パネルは、点反転または画素を単位とする行反転を採用しているため、同じ画素列の組み合わせにおける２つの同じ色のサブ画素単位の極性は、必然的に反対になる。図１に示すように、画素列の組み合わせにおいて、Ｒ１１が正極である時、Ｒ１２は負極であり、Ｒ２１は負極であり、Ｒ２２は正極である。Ｒ３１が正極である時、Ｒ３２は負極であり、その他のサブ画素単位は、これと同様に続く。図５に示すように、本実施例の駆動回路を採用した後、１列目の画素単位と接続される３つのキャッシュデータ出力端子が順番に出力するデータ信号は、Ｒ１１Ｇ１１Ｂ１１、Ｒ２２Ｇ２２Ｂ２２、Ｒ３１Ｇ３１Ｂ３１、Ｒ４２Ｇ４２Ｂ４２……であり、前記データ信号は、いずれも極性が同じである。２列目の画素単位と接続される３つのキャッシュデータ出力端子が順番に出力するデータ信号は、Ｒ１２Ｇ１２Ｂ１２、Ｒ２１Ｇ２１Ｂ２１、Ｒ３２Ｇ３２Ｂ３２、Ｒ４１Ｇ４１Ｂ４１……であり、前記データ信号もいずれも極性が同じであるため、駆動回路の各キャッシュデータ出力端子は、驅動過程においていずれも同じ極性（正極または負極）のデータ信号を出力することによって、ソース電極駆動装置の圧力差が下がり、さらにソース電極駆動装置の消費電力が小さくなり、温度が下がる。

本発明は、さらに液晶パネルの駆動回路を提供する。前記駆動回路は、図１と上述の実施例に示す通りの駆動回路である。

上述の方法において、駆動回路のキャッシュデータ出力端子とサブ画素単位の間には選択回路が設けられ、前記選択回路の第１出力端子と第２出力端子が、それぞれ同じ画素列の組み合わせにおける同じ色の２列のサブ画素単位と接続されることによって、キャッシュデータ出力端子と、同じ画素列の組み合わせにおける同じ色の２列のサブ画素単位を選択的に接続させることができる。そのうち、点反転または画素を単位とする行反転の同じ画素列の組み合わせにおける同じ色の２列のサブ画素単位の極性は反対であり、選択回路の制御端子に対応するレベル信号を入力することによって、キャッシュデータ出力端子が接続されるサブ画素単位の列の極性が変化しないようにすることができ、前記キャッシュデータ出力端子が出力するデータ信号の極性は同じになり、駆動回路におけるグリッド電極駆動装置の圧力差が下がることによって、グリッド電極駆動回路の消費電力が小さくなると同時に、グリッド電極駆動回路の温度も下がる。

当然のことながら、本発明が提示するいくつかの実施例を理解すれば、提示するシステム、装置、方法を、その他の方法によって実現することができる。例えば、上述した装置、実施例は、例を挙げたに過ぎない。例えば、前記モジュールまたはユニットの区分けは、論理的に機能で区分けしているに過ぎず、実際に実現する時には、別の方法で区分けすることもできる。例えば、複数のユニットまたはモジュールは、組み合わせたり、または別のシステムと統合したりすることができ、または、いくつかの特徴は無視してもよいし、実行しなくてもよい。別の点として、表示されたまたは討論された相互間の結合または直接の結合、または通信接続は、ポート、装置、またはユニットによる間接結合または通信接続をすることができ、電気、機械、またはその他の形式にすることができる。

上記でばらばらの部品として説明したユニットは、物理的に別々にすることも物理的に別々にしないこともでき、表示ユニットの部品は、物理ユニットにすることも、物理ユニットにしないこともできる。即ち、１つの場所に位置していても、複数のネットワークユニットに分布していてもよい。実際の必要に応じて、そのうちの一部またはすべてのユニットを選択して本実施例の方法の目的を実現することができる。

さらに、本発明の各実施例における各機能ユニットは、１つの処理ユニットに統合することも、各ユニットを単独で物理的に存在させることもでき、２つのまたは２つ以上のユニットを１つのユニットの中に統合させることもできる。上述の統合されたユニットは、ハードウェアを採用して実現することができ、ソフトウェアの機能ユニットを採用して実現することもできる。

１００液晶表示装置
１１０液晶パネル
１２０駆動回路
１１１画素単位
１１２データライン
１１３走査ライン
１１１１サブ画素単位
１１４画素列の組み合わせ
１２０駆動回路
１２１ソース電極駆動装置
１２２選択回路
１２３制御回路
１２１１レジスタ
１２１２キャッシュデータ出力端子
１２２１入力端子
１２２２第１出力端子
１２２３第２出力端子
１２２４制御端子

Claims

液晶パネルと、
前記液晶パネルを駆動するのに用いられる駆動回路と、からなる液晶表示装置であって、
前記液晶パネルは、行方向に平行な配線であって列方向に複数配列された走査ラインと、列方向に平行な配線であって行方向に複数配列されたデータラインと、を有し、
前記液晶パネルは、行方向および列方向にマトリックス状に配列された複数の画素を備え、各前記画素は、３つのサブ画素として、第１色サブ画素と、第２色サブ画素と、第３色サブ画素と、を有し、
前記第１色サブ画素、前記第２色サブ画素および前記第３色サブ画素は、それぞれ前記データラインと前記走査ラインとに接続されていて、
かつ、それぞれの前記データラインに接続されているサブ画素の色は同じ色であり、
前記液晶パネルの各隣り合う２列の画素ごとに画素列の組み合わせを形成して、前記画素列の組み合わせごとに、一方の画素列を第１画素列とし、他方の画素列を第２画素列とし、
前記液晶パネルは、点反転または画素を単位とする行反転を採用して駆動されるものであり、
前記駆動回路は、
ソース電極駆動装置と、
制御回路と、
数が前記サブ画素の列数と同じである選択回路と、を備え、各前記選択回路は入力端子と、第１出力端子と、第２出力端子と、を有し、
前記ソース電極駆動装置の各キャッシュデータ出力端子は、前記選択回路の入力端子とそれぞれ接続され、
一つの前記画素列の組み合わせに対応する６つの前記選択回路を第１選択回路、第２選択回路、第３選択回路、第４選択回路、第５選択回路および第６選択回路とするとき、
前記第１選択回路の前記第１出力端子は、前記第１画素列のなかの前記第１色サブ画素に接続された一本の前記データラインに接続され、前記第２出力端子は、前記第２画素列のなかの前記第１色サブ画素に接続された一本の前記データラインに接続され、
前記第２選択回路の前記第１出力端子は、前記第１画素列のなかの前記第２色サブ画素に接続された一本の前記データラインに接続され、前記第２出力端子は、前記第２画素列のなかの前記第２色サブ画素に接続された一本の前記データラインに接続され、
前記第３選択回路の前記第１出力端子は、前記第１画素列のなかの前記第３色サブ画素に接続された一本の前記データラインに接続され、前記第２出力端子は、前記第２画素列のなかの前記第３色サブ画素に接続された一本の前記データラインに接続され、
前記第４選択回路の前記第１出力端子は、前記第２画素列のなかの前記第１色サブ画素に接続された一本の前記データラインに接続され、前記第２出力端子は、前記第１画素列のなかの前記第１色サブ画素に接続された一本の前記データラインに接続され、
前記第５選択回路の前記第１出力端子は、前記第２画素列のなかの前記第２色サブ画素に接続された一本の前記データラインに接続され、前記第２出力端子は、前記第１画素列のなかの前記第２色サブ画素に接続された一本の前記データラインに接続され、
前記第６選択回路の前記第１出力端子は、前記第２画素列のなかの前記第３色サブ画素に接続された一本の前記データラインに接続され、前記第２出力端子は、前記第１画素列のなかの前記第３色サブ画素に接続された一本の前記データラインに接続され、
前記制御回路は、すべての前記選択回路に接続され、かつ、前記第１出力端子を選択させる第１レベル信号と前記第２出力端子を選択させる第２レベル信号とを交互に周期的に供給するものであって、各周期における前記第１レベル信号の持続時間と前記第２レベル信号の持続時間は、どちらも前記液晶パネルに提供する走査クロック信号の周期と同じであり、
前記制御回路が前記第１レベル信号を出力する時、前記選択回路の前記入力端子と前記第１出力端子は導通するとともに、前記入力端子と前記第２出力端子は導通せず、各前記キャッシュデータ出力端子は、接続された前記選択回路の前記第１出力端子と接続された対応するサブ画素のデータ信号を出力し、
前記制御回路が前記第２レベル信号を出力する時、前記選択回路の前記入力端子と前記第２出力端子は導通するとともに、前記入力端子と前記第１入力端子は導通せず、各前記キャッシュデータ出力端子は、接続された前記選択回路の前記第２出力端子と接続された対応するサブ画素のデータを出力する
ことを特徴とする液晶表示装置。
請求項１に記載の液晶表示装置において、
前記選択回路は、第１スイッチ部と、第２スイッチ部と、を備え、
前記第１スイッチ部の制御端子と前記第２スイッチ部の制御端子とは、接続されて前記選択回路の制御端子を成し、
前記第１スイッチ部の入力端子と第２スイッチ部の入力端子は接続されて前記選択回路の前記入力端子を成し、
前記第１スイッチ部の出力端子を前記選択回路の前記第１出力端子とし、
前記第２スイッチ部の出力端子を前記選択回路の前記第２出力端子とする
ことを特徴とする液晶表示装置。
請求項２に記載の液晶表示装置において、
前記第１スイッチ部はＮＭＯＳトランジスタであり、
前記第２スイッチ部はＰＭＯＳトランジスタである
ことを特徴とする液晶表示装置。
請求項２に記載の液晶表示装置において、
すべての前記選択回路の前記制御端子は、いずれも前記制御回路の同じ出力端子と接続される
ことを特徴とする液晶表示装置。