JP6517185B2 - 万能の復調能力を備えた対数増幅器 - Google Patents

Description

＜関連出願への相互参照＞
本出願は「Ｌｏｇａｒｉｔｈｍｉｃ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｕｎｉｖｅｒｓａｌ Ｄｅｍｏｄｕｌａｔｉｏｎ Ｃａｐａｂｉｌｉｔｉｅｓ」という表題で２０１３年３月１５日に出願された米国仮特許出願６１／７９８，５２１号の利益を主張する。

本開示は再生式の選択的な対数検出器増幅器（ＬＤＡ）に関する。

本開示はＬＤＡの改善とＬＤＡに関する新規な用途に関する。ＬＤＡは、米国特許７，９１１，２３５号に最初に記載された。

本開示のＬＤＡは回路トポロジーの観点から超再生受信機（ＳＲＯ）にいくつかの態様で類似している。ＳＲＯは振幅に反応する再生デバイスである。ＳＲＯは外部クエンチングと高い利得をさらに有している。ＳＲＯは、米国特許１，４２４，０６５号に最初に記載された。ＳＲＯは一般に狭帯域信号に使用される際には選択性の乏しさと高出力ノイズという欠点を抱えている。発振器がＬＣベースである場合、ＳＲＯは温度ドリフトすることもある。ＳＲＯ受信器はメインストリームラジオ用のスーパーヘテロダイン受信器にすぐに取って代えられた。というのも、後者の方が選択性と感度に優れたいたからである。しかし、ＳＲＯは単純且つ低電力であり、何十年もの間リモート制御システム、短距離計測、及び無線セキュリティに使用されてきた。表面弾性波（ＳＡＷ）デバイスを用いて選択性とドリフトの制限に対する取り組みが行われてきた。２１世紀の最初の十年間で、最大でＧＨｚの範囲までの低消費電力受信機で使用するために、および中程度から高度のデータ率を利用するためのＳＲＯに対する新たな関心が生まれてきた。

１ＭＨｚの帯域幅でのＳＲＯの受信感度は、約−８０ｄＢｍから−９０ｄＢｍの中程度から高い範囲にある。ＳＲＯのダイナミックレンジ（最小から最大の信号レベル範囲）は、約２０〜６０ｄＢで中程度である。ＳＲＯは位相変調（ＰＭ）を本質的にまたは別の方法で復調することはできない。ＳＲＯはノイズを減らすことができない。ＳＲＯは受信チェーン内のどの場所にも置くことができるが、最前列に置かれなければ受信感度を失いかねない。ＳＲＯは外部で消光される（または同期される）。ＳＲＯの増幅モードは振幅に反応する再生である。回路トポロジーは一般にコルピッツ発振器ベースである。
ＳＲＯの利得は高い。

本開示は、広いダイナミックレンジ上にわたって対数増幅を提供する傾向があるＤＣまたはベースバンドのログアンプといくつかの類似点を有している。ベースバンドログアンプは多くのギルバートセルに基づいており、一般に低乃至高周波数で中程度から大きなダイナミックレンジにわたって優れた線形性を提供する。より単純な対数増幅器（例えば、ＤＣログアンプ）は、トランジスタの対数の電流対電圧伝達特性に基づいており、ＤＣから低周波までの範囲の用途に取り組む。

１ＭＨｚの帯域幅でのログアンプの受信感度は、約−８０ｄＢｍから−９０ｄＢｍの中程度から高度の範囲である。ログアンプのダイナミックレンジ（最小乃至最大の信号レベル範囲）は高く、ほぼ４０〜９０ｄＢである。ログアンプはＰＭを直接または間接的に復調することができない。ログアンプはノイズを減らすことができない。ログアンプは受信チェーン内では使用されず、クエンチングを含まない。ログアンプの増幅モードは多重増幅である。回路トポロジーは一般に多段式のギルバートセルである。ログアンプの利得は高い乃至非常に高く、およそ３０〜７０ｄＢである。

従って、ＳＲＯもログアンプも、高いスカート比で、非常に高い感度とノイズ抑圧で、非常に高いダイナミックレンジで、優れた信号弁別で、および欠点のない受信機内に自在に配置して、位相、振幅と位相、周波数と振幅と周波数を本質的に復調する能力を有していない。

平均化、選択的な増幅、フィルタリング、同期検出、スペクトル拡散、および非線形のＲＡＭＡＮ光学増幅器といった、ノイズに埋没した弱い信号を処理するためのさらなる方法が開発されてきた。

平均化では、ノイズがｎ周期にわたって低減される；しかしながら信号は増幅されない。同様に、平均化は参考のために正確なトリガーを要求し、このトリガーは低信号レベルではノイズが多く問題になることもある。

選択的な増幅および／またはフィルタリングでは、増幅および／またはフィルタリングは周波数に依存して定常的であるため、周波数通過帯域を経時的に改善せず、その通過帯域のノイズを減らさない。帯域幅が大きい場合、これは問題となる。また、選択性増幅器はノイズの除去が制限されている。

同期検出では、位相ロックループ（ＰＬＬ）は入力信号にロックされることを必要とし、より複雑な方法が使用されない限り、その選択性は狭帯域を暗に意味する。この方法は非常に低い信号レベルでは問題が生じることもある。

直接シーケンス―スペクトル拡散（ＤＳ−ＳＳ）において、ビットは送信変調プロセスの間に広範な周波数スペクトル全体に広がり、最終的には損失の多い媒体で通信される。受信機はエネルギーを広げて、復調信号がノイズフロア（例えば、１０００の典型的な拡散係数を備えたＧＰＳ）を上回るように見せる。この方法により、非常に高い減衰を克服することが可能となるが、この方法は、多くの用途に不向きなＤＳ−ＳＳトランスミッタを必要としている。

ＲＡＭＡＮ分散光増幅器では、信号対雑音比（ＳＮＲ）を改善することができ、最小限の再生だけでデータを、数百または数千キロメートルにわたる光ファイバー線を通ってデータを伝送することができるが、この解決策は光学的な用途に制限されている。

本開示は、位相ロックループ（ＰＬＬ）のような外部回路類備えた、積分振幅変調（ＡＭ）と位相変調（ＰＭ）を伴う再生式の対数検出器増幅器（ＬＤＡ）に関する。これは、従来の解決策と比較して、感度、混信阻止、および帯域幅を増加させて、有線または無線のＡＭ、ＰＭ、またはＡＭとＰＭの信号を受信することができる。ＬＤＡは信号を増幅する一方でノイズを最小化することもできる。ＬＤＡは、入力信号が経時的に特定の振幅に達するとき（閾値）はいつでも、そのサイクルを自動的に再開することにより、および外部手段を伴わずに、ＡＭ入力信号のＳＮＲを改善する一体化したハードウェアを利用する。ＬＤＡ回路はそれによってＡＭ入力を低い中間周波数（ＩＦ）パルスの出力ストリームに変換し、ここで瞬時周波数が入力波（つまりＩＦ帯に移されたＡＭ）で調整する。この出力ストリームは準デジタル周波数に変調された信号として提供される。ＡＭが変調されると、変換は固有の対数目盛とその後の出力を介して行われる。同じ周波数変調された出力もベースバンドに変換するか、あるいは振幅変換器、ピーク検出器またはデジタルカウンター、論理インバータ、および再計数回路にアナログ周波数を加えることで経時的に変化する電圧に復調することができる（０Ｈｚ乃至Ｆ＿ｍａｘ）。

本明細書に記載されるＬＤＡは、対数増幅、信号再生成、周波数変換、ノイズフィルタリング、混信阻止、およびアナログ／デジタル振幅／位相復調を含む、いくつかの機能をある程度同時に行なうことができる。ＡＭモードにおいて、出力頻度は入力電圧の対数に比例する。周波数変換の従来にないプロセスの一部としてｎサイクルにわたってノイズを減らしながら信号を増幅することによって、ＬＤＡは再生受信機と増幅器としての役割を果たす。固有のログ機能は線形入力を対数出力に変換し、非常に低い入力レベルでの検出を可能にして、これにより、およそ１００ｄＢのダイナミックレンジが使用可能となる。ＬＤＡはＰＭ入力を異なる周波数に変換することができる。ＬＤＡは様々なチャネルと回路基板を取り扱うために調整可能な周波数を使用することができる。ＬＤＡ受信機回路は非常に高い感度を提供する。ＬＤＡはコスト効率が良く、スケーラブルで、集積回路チップへ直接組み込むことができる。ＬＤＡはアナログ、デジタル、およびＡＭの復調を提供することができる。入力信号によるＬＤＡ位相の同期再生により、ＰＭなどの他のタイプの復調は、ＬＤＡを実務的な用途に役立つようにして、さらなる回路類を加えても実現可能である。

ＬＤＡの用途はあまたある。ＬＤＡ技術は、高い感度、高いダイナミックレンジ、低電源消費、優れた混信阻止、帯域幅の増加、優れたＳＮＲ、長いレンジ、および／またはより明瞭な増幅から利益を得るほぼすべての電子装置に統合することができる。

図面全体にわたって、参照番号は参照を付けた要素間の一致を示すために再度使用されることもある。図面は、本明細書に記載される例を示すために提供されるものであり、開示の範囲を制限することを意図していない。
一実施形態に係るＬＤＡの操作効果を例証する信号のグラフである。 一実施形態に係るＬＤＡの操作効果を例証する信号のグラフである。 一実施形態に従って、どれくらい長い間、入力の時間スケールがＬＤＡの出力周波数を達成するかを例証する信号のグラフである。 一実施形態に従って、どれくらい長い間、入力の時間スケールがＬＤＡの出力周波数を達成するかを例証する信号のグラフである。 一実施形態に係るＬＤＡの非線形の振動とクエンチングサイクルをさらに例証する信号のグラフである。 一実施形態に係る積分ＡＭ復調回路類を備えたＬＤＡを例証するブロック図である。 一実施形態に係る積分ＡＭ／ＡＳＫ／ＯＯＫ復調回路類と代替的な復調を伴うＬＤＡを例証するブロック図である。 一実施形態に係る積分ＡＭ／ＡＳＫ／ＯＯＫ復調回路類と代替的な復調構造を伴うＬＤＡを例証するブロック図である。 一実施形態に係る積分ＡＭ／ＡＳＫ／ＯＯＫ復調回路類と代替的な復調構造を伴うＬＤＡを例証するブロック図である。 一実施形態に係るＡＭ復調回路類を伴うＬＤＡを例証する概略図である。 一実施形態に係る偽のデジタル周波数入力のデジタル出力パルスストリームへの変換を例証するブロック図である。 一実施形態に係るデジタルパルスストリームのデジタル等価な電圧サンプルへの変換を例証するブロック図である。 一実施形態に係るアナログ周波数−電圧変換器を示すブロック図である。 一実施形態に係るアナログ検出器を示す概略図である。 一実施形態に係るＬＤＡを示すブロック図である。 一実施形態に係る代替的な出力を伴うＬＤＡを示すブロック図である。 一実施形態に係る２つの周波数と一致するための解決策を示すブロック図である。 一実施形態に係る２つの周波数と一致するための解決策を示すブロック図である。 一実施形態に係る２つの周波数と一致するための解決策を示す概略図である。 一実施形態に係る２つの周波数と一致するための解決策を示す概略図である。 一実施形態に従って、どのようにして直列分岐ＣＲＬＨ−ＴＬ ＡがＬＤＡに接続され得るのか、および、どのようにして並列ＣＲＬＨ−ＴＬ ＢがＬＮＡに接続され得るのかを例証する。 一実施形態に係るミキサーとしてのＬＤＡを例証するブロック図である。 一実施形態に従って、ＬＤＡがアナログ出力または半デジタル出力をどのように生成することができるかを例証するブロック図である。 一実施形態に係るミキサーとしてのＬＤＡの第２の実施形態を例証する略図である。 一実施形態に係るミキサーとしてのＬＤＡの第３の実施形態を示す略図である。 一実施形態に係るアナログＩ、Ｑ出力を伴うＱＰＳＫ復調器として提供されたＬＤＡミキサーを例証するブロック図である。 一実施形態に係るデジタルＩ、Ｑ出力を伴うＱＰＳＫ復調器として提供されたＬＤＡミキサーを例証するブロック図である。 一実施形態に係るデュアルＬＤＡミキサーのＬＯ実行に対する変化を例証するブロック図である。 代替的な出力を伴うＡＭ復調器としてのＬＤＡを例証するブロック図である。 一実施形態に係るポーラ変調出力を伴うスーパーヘテロダインＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫ／Ｍ−ＱＡＭ復調器を例証するブロック図である。 一実施形態に係るポーラ変調出力を伴うＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫの直接復調器を例証するブロック図である。 一実施形態に係るポーラ変調出力を伴う別のＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫの直接復調器を例証するブロック図である。 一実施形態に係る直角位相スプリッタとデュアルＰＬＬを伴うＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫの直接復調器を例証するブロック図である。 一実施形態に係る第一段階としてのＱＰＳＫを伴うスーパーヘテロダインＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫ復調器を例証するブロック図である。 一実施形態に係るポーラ変調計算出力と第一段階としてのＱＰＳＫを伴うスーパーヘテロダインＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫ復調器を例証するブロック図である。 一実施形態に係る第一段階としてのＱＰＳＫと直角位相スプリッタを伴うスーパーヘテロダインＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫ復調器を例証するブロック図である。 一実施形態に係る第一段階としてのＱＰＳＫとデュアルＰＬＬを伴うスーパーヘテロダインＡＭ−ＬＤＡ ＬＮＡ／ＱＰＳＫ復調器を例証するブロック図である。 それぞれ一実施形態に係るＱＰＳＫ復調器としてのＬＤＡを例証するブロック図である。 それぞれ一実施形態に係るＱＰＳＫ復調器としてのＬＤＡを例証するブロック図である。 それぞれ一実施形態に係るＱＰＳＫ復調器としてのＬＤＡを例証するブロック図である。 ＬＮＡに取って代わるＡＭ−ＬＤＡのためのモデルを例証する略図である。 一実施形態に係るＬＮＡに取って代わるスーパーヘテロダインＡＭ−ＬＤＡ置換を例証するブロック図である。 一実施形態に係るＬＮＡに取って代わるＡＭ−ＬＤＡとＰＬＬを例証するブロック図である。 一実施形態に係る、複素変調ＱＰＳＫ、ｎ−ＰＳＫ、またはｎ−ＮＱＡＭのための方形スプリッタ、デュアルＡＭ−ＬＤＡ、およびＰＬＬに基づいたＬＮＡの取り換えを例証するブロック図である。 一実施形態に係る、複素変調ＱＰＳＫ、ｎ−ＰＳＫ、またはｎ−ＮＱＡＭのための、出力オプションのない、方形スプリッタ、デュアルＡＭ−ＬＤＡ、およびＰＬＬに基づいたＬＮＡの取り換えを例証するブロック図である。 一実施形態に係る、複素変調ＱＰＳＫ、ｎ−ＰＳＫ、またはｎ−ＮＱＡＭのためのフロントエンドおよびデュアルＡＭ−ＬＤＡおよびＰＬＬとしてのＱＳＰＫ復調器に基づいたＬＮＡの取り換えを例証するブロック図である。 一実施形態に係る、複素変調ＱＰＳＫ、ｎ−ＰＳＫ、またはｎ−ＮＱＡＭのためのフロントエンドおよびデュアルＡＭ−ＬＤＡとしてのＱＳＰＫ復調器に基づいたＬＮＡの取り換えを例証するブロック図である。 一実施形態に係る、ＡＭ−ＬＤＡに基づいたＬＮＡの取り換えとエンベロープ除去回復ＥＥＲを例証するブロック図である。 一実施形態に係る、スーパーヘテロダイン無線中継器を例証するブロック図である。

ＬＤＡは、本明細書に引用により全体として組み込まれる米国特許７，９１１，２３５号に記載されているように、所定の閾値に達するとセルフクエンチする間欠発振をもたらす。さらに、これは直接または間接のＡＭあるいはＰＭ復調を行なうために回路類を埋め込む。再生利得が低い側にあるという事実と結び付けると、これらの因子により、ＬＤＡはノイズに埋もれた小さな振幅の信号を検出することができる。ＬＤＡはアナログまたはデジタルＡＭ変調信号を変換し、広範なダイナミックレンジにわたって中間周波数中の多くのほぼ一定の振幅と準デジタルパルスを生成する。デジタルの周波数−電圧変換器（ＶＦＣ）を用いて、単純な処理によりデジタル電圧ワードのパルス周波数を変換することもある。代替的に、簡単なアナログＶＦＣまたはピーク検出器を用いて、オーディオまたはビデオの帯域幅を備えたベースバンドへ入力信号を復調することもある。ＬＤＡにより、自動周波数制御（ＡＦＣ）を必要することなく、ノイズレベル、高スカート比、および疑似のデジタル出力データからの直接のＡＭ復調、高感度、および信号再生成が可能となる。

ＬＤＡの操作上の効果が図１でさらに示される。ＬＤＡが、ホワイトガウス入力ノイズ（１０４）（図１の頂部で例証される破線）によってマスキングされる、その周波数捕獲帯域幅内に低レベルの入力信号（１０２）（図１の頂部に例証される長い破線）を受け取ると仮定すると、ＬＤＡは、閾値に達するまでに、多くの期間（図１の底部の破線点線）にわたって出力信号（１０６）として入力信号（１０２）を再生成して増幅するであろう。入力閾値レベルに到達すると、ＬＤＡは出力パルスを再生成してそのサイクルを再開する。ガウスノイズがランダムであり、入力信号（１０２）とは相関関係にないため、再生成された信号（１０６）が増加すると、ノイズ（１０８）（図１の底部で例証された実線）は平均化され、同じ値に維持され、したがって多くの期間にわたって増幅されない。

ＬＤＡに対する入力信号が多くの期間（図２の実線）にわたって組み合わされるとき、結果として生じる曲線は、図２の破線によって例証されるように、時間とともにジッタが減少した再生成さおよび増幅された信号を表す。この効果は、光子が特定の波長で空胴で増幅される垂直キャビティレーザー（ＶＣＳＥＬ）などのレーザーに似ている。ＬＤＡの場合には、共振周波数では、定常波は同期の増幅器の助けを借りて時間とともにエネルギーを構造的に構築する。構築期間の終わりに、より高いエネルギーが生成され、プロセスが再開する。

コヒーレントエネルギー（および振幅ジッタの減少）の蓄積の鈍化を伴ってノイズフロアから生じる再生プロセスについて説明している別の例が以下である：２つの同様の機械的なフォーク（高品質要因と同一の共振周波数を各々持って）と各々が部屋の反対側にある、大きな騒々しい部屋があると仮定する。第１のフォーク（励起源）が低い一定のレベルで打っていると仮定する。第２のフォークは、高いレベルのノイズにより第１のフォークをかろうじて「聞く」ことができる。しばらくした後、第２のフォークは、その高品質要因により、両方のフォーク間の結合の弱さにより、および最終的には最後に機械エネルギーの同期蓄積の遅れにより、室内でのノイズレベルに関係なく、高振幅レベルのトーン周波数で増幅して共振する。ここのキーは信号を構築するために「遅い」が、ランダムノイズを平均する。

この原則は図３Ａと３Ｂでさらに例証されており、これらの図は入力のための長時間のスケールがどのように出力周波数を達成するのかを例証している。両方の図において、入力信号（ノイズを含む）は各図の頂部で実線として示されており、再生成された出力信号は各図の中央の破線として示されている。
出力繰返し率は各図の底部の長い破線として示される。見て分かるように、入力信号が低レベルにあるとき、ＬＤＡは、信号を再生成し、かつ一定の閾値に達するために時間（ｔ１）を必要とする。図３Ａの時間窓では、ｔ１の間に５つのパルスが作成され、図４Ｂはより高い入力信号と閾値に到達するための対応する高速な再生時間を示しており、ＬＤＡが同じ時間窓の中でより多くのパルス（８つのパルス）を精製している。

加えて、出力パルスは、任意の低−高入力信号用の振幅でほとんど一定であり、これは含まれる巨大なダイナミックレンジを考慮すれば、それは注目に値することである。

ＡＭモードに関する限り、ＬＤＡの出力周波数は入力電圧の対数に比例しており、これは以下のように表す：

ここで、
Ｆ_０は最小限の定点周波数であり、
ＫとＫ_２は定値であり、
Ｖ_{ＩＮ＿ＲＭＳ}（ｔ）は入力信号Ｖ_ＩＮ（ｔ）のＲＭＳ値であり、
Ｌ_{ＩＮ＿ｄＢ}（ｔ）はｄＢｍにおける入力値Ｌ_ＩＮ（ｔ）であり、および、
Ｆ_ＯＵＴ（ｔ）は出力周波数である。

無線および有線の両方のシステムで情報の伝達を強化するＬＤＡ技術の能力は、論理レベルを含むデータのパルスストリームに容易に変換することができる出力周波数の生成に基づく。情報は振幅ドメインではなく周波数にある。このアプローチは、無線と同様に長いワイヤー全体でのデータ通信において効率を増加させ、ノイズを低下させる。

必要に応じて、出力周波数はアナログまたはデジタルフォームでの電圧変調に変換可能である。この場合、低域通過フィルタリングの後の出力電圧は以下のようになる：

ここで、
Ｖ_{ＯＵＴ＿ＲＭＳ}（ｔ）は出力電圧であり、Ｋ_３、Ｋ_４は定値である。

ＰＭまたはＡＭ復調回路類を備えたＬＤＡは、次の包括的でないリストを含む、異なる実施形態の広範な範囲で利用されることもある：
１．電圧変調された入力信号をＩＦレンジのＦＭ出力信号へと変換するＬＤＡの能力と、その対数の復元の使用は、ノイズを減らし、ノイズに対する弱い信号のダイナミックレンジを拡張する菜にとりわけ有効であり、ＬＤＡを以下のような多くの用途に理想的に適切なものとする：
ａ．スプラッターが生じやすいレーダー；超音波、ＭＲＩ、およびＣＡＴスキャンなどのミクロ信号の医療機器；魚群探知機とソナー全般；および、衝突防止；
ｂ．信号分析器、電力計、およびＲＦ送信機増幅器；
ｃ．Ｗｉ−Ｆｉなどの無線ネットワーク；
ｄ．高分解能、高速だが高価なＡＤ変換器に取って代わるものとしてＬＤＡに基づく簡単な低電力消費周波数−デジタル変換器；
ｅ．石油、水およびガス産業におけるパイプライン計測と通信；ならびに、
ｆ．高価なアナログ−デジタル変換器（ＡＤＣ）を、ＬＤＡ、ＰＬＬ、デジタルカウンター、高速クロック、デジタルインバータ、およびデジタルスケーリングのいくつかの可能な構造に取り替えること。
２．より弱い信号からのランダムノイズをフィルタ処理するＬＤＡの能力は、例えば、スマートフォンデバイスまたはセルラー基地局の受信機のためにノイズフロアから数ｄＢの信号を抽出する能力をＬＤＡに与える。さらに携帯電話の出力電力を減らし（ＲＦバジェットリンク（ｂｕｄｇｅｔ ｌｉｎｋ））、および、それによって係数ｎによってその電池の寿命と範囲を拡張するために、ＬＤＡ技術を携帯電話に組み込むことができる。さらに、セル基地局はもっと弱い信号を回復するためにＬＤＡを使用することができる。
３．ＬＤＡが入力信号を再生成して活動的にノイズを低減するため、ＬＤＡは、増幅チェーン内の第１または第２ブロックの後に置かれたとしても、ＳＮＲ比を著しく増加させることができる。
４．ＬＤＡはアナログ／デジタルＡＭと、ＡＳＫ、ＯＯＫ、およびＰＳＫなどの他の変調を直接復調することができる。ＬＤＡはさらに、場合によっては、ＰＬＬ、ミキサー、シンセサイザー、スプリッタ、コンバイナー、増幅器、およびフィルタなどのより多くの回路類を加えて、ＤＳ−ＳＳ（ＢＰＳＫまたはＱＰＳＫを使用する）とＯＦＤＭ（ＢＰＳＫ、ＱＰＳＫ、およびｎ−ＱＡＭを使用する）などのより複雑なスキームと同様に、アナログ／デジタルＰＭ、二次位相シフトキーイング（ＱＰＳＫ）、およびｎ−ＱＡＭ変調も復調することができる。この文脈において：
ａ．用途はＷｉ−Ｆｉ、ＧＰＳ、ＬＴＥ、および他の多くの通信方法を含んでいる；
ｂ．ＬＤＡは、ＲＦ変調周波数でまたはその付近で調整される場合、多くのタイプの低レベルＲＦ信号を再生成することができる；
ｃ．ＬＤＡを用いて、標準デジタル受信機（直接デジタル変換伴う低い中間周波数またはベースバンドへのＲＦ）のいくつかの機能を交換することによって無線デジタル受信機を簡略化することができる；ならびに、
ｄ．ベースバンドマイクロボルトセンサー（例えばオーディオ帯域幅２０Ｈｚ−２０ＫＨｚ）では、ＬＤＡは、デジタル出力を伴う非常に低いノイズと高い信号弁別変換利得増幅器として使用することができる。
５．ノイズに埋もれている弱い信号に対する、およびベースバンド内にある、または以前に変調された広範なダイナミック信号（つまり、弱乃至強）のためのＬＤＡの高い感度のおかげで、ＬＤＡは超音波などの医療産業用途に非常に適したものとなる。

ＬＤＡおよびその基本操作にここで戻ると、ＬＤＡは、可変コンダクタンスを備えるＬＣ回路とおおよそみなされ、後者は、正から負まで周期的に変わる。負の場合、発振は、正のコンダクタンスサイクルに対応する、０まで漸進的に分路される（ｓｈｕｎｔｅｄ）、閾値に達するまで増大する。この効果は、図４で示され、これは、ＬＤＡの信号応答を描写し、ここで、再生成プロセスが、ポイント（４０２）で開始し、入力信号がノイズに埋もれているため、最小の検出が提供される。非線形発振は、（４０４）で増大し始めて、（４０６）で最大の再生に達し、そのポイントで、発振は分路され（ポイント（４０８））、信号が次のクエンチングサイクルの開始のために再度ノイズに埋れるように、発振は低下する（ポイント（４１０））。

積分ＡＭ復調（ＡＭ-ＬＤＡ)を備えたＬＤＡの概略的なブロック図が、図５に示される。示される回路の挙動原理は、以下のとおりである：増幅器（５０２）は、フィードバックループを介してコンデンサ（５０４）で発振するように作られている。増幅器（５０２）は、ＮＰＮ、ＰＮＰトランジスタ、ＦＥＴトランジスタ、Ａ ＭＯＳトランジスタ、デュアルゲートＦＥＴトランジスタなどでもよい。また、能動回路の構成は、Ｄａｒｌｉｎｇｔｏｎ、共通ベース、共通のコレクター、共通のエミッター、カスケード、差動対などであり得る。単一の又は複数の段増幅器および論理増幅器などの、他のタイプの増幅器が使用されてもよい。製造プロセスは、Ｓｉｌｉｃｏｎ、Ｂｉ−ＣＭＯＳ、ＧａＡｓ、または増幅器を作り出すことができる他のプロセスであり得る。

最も簡潔な実装は、増幅器（５０２）の入力から出力までの１８０度の移相シフト、および利得制限因子としてコンデンサ（５０４）によって維持される発振を有することである。並列共振回路（５０６）、または一般に共振四極回路は、増幅器（５０２）の出力に加えられてもよい。回路（５０６）の通過帯域における低減衰が原因で、増幅器は、中心周波数で又はそのあたりで共振するように作られている。ＡＭ-ＬＤＡのＡＣ解析応答は、グランドに接続された並列共振器に典型的であり、周波数領域でほぼ釣鐘状のように見える。

入力信号周波数がＬＤＡの釣鐘状の中心に調整されるときに、最適なＡＭまたは位相復調モードが生じる。ＬＤＡは、コヒーレント信号をその周波数帯域幅内で再生成する傾向があり、それ故、電力はこの帯域幅において増大され得る。

ＡＭ-ＬＤＡ挙動の重要な別の要素は、レジスタ（５０８）およびコンデンサ（５１０）で構成された、ＲＣ回路である。増幅器に接続されると、ＲＣ回路は、周期的に充電し、電位が増大するにつれ、レジスタ（５０８）にわたる電圧は増大し、増幅器（５０２）の出力電流を増加させる。同時に、増幅器（５０２）の入力バイアス電流は、低減し、与えられた電圧閾値で、増幅器（５０２）のスイッチをオフにし、それ故、発振もオフにする。この時点で、コンデンサ（５１０）に蓄積された電荷は、レジスタ（５０８）において放電され、結果として、レジスタ（５０８）およびコンデンサ（５１０）上の電圧は、０に低下する。その後、クエンチングサイクルが再開し、レジスタ（５０８）およびコンデンサ（５１０）上の電位が低いため、増幅器のバイアス電流は増加する傾向があり、短期間の後、発振が再び増大する。

増幅器（５０２）入力のためのバイアス（５１１）は、増幅器（５０２）を温度補償するように設計されてもよい。例えば、増幅器（５０２）がバイポーラトランジスタで作られる場合、そのＶ_ＢＥは、−２ｍＶ/ｄｅｇｒｅｅで変化する。ＤＣバイアス電圧も、−２ｍＶ/ｄｅｇｒｅｅ減少するようにされる場合、エミッター上のＤＣ電圧は、一定のままであり、それ故、ＤＣ電流も、レジスタ（５０８）を通る。

代替的なバイアス方法は、増幅器（５０２）またはトランジスタ回路に温度補償された定電流を供給することである。そうすることによって、およびトランジスタが電流増幅器であるために、温度でのＶ_ＢＥ変化は関連性がなくなり、コレクター電流も、ベース電流を掛けたベータと等しいため、温度補償される。また、ベース電圧が時間に応じて変化するため、定電流バイアスは、より線形な挙動を提供する。

低域通過フィルタリング後、レジスタ（５０８）およびコンデンサ（５１０）上の信号は、出力反復周波数であり、その形状は、図４に示される周期的な発振周波数の包絡線に類似している。

ダイオード（５１２）は、増幅器を、ＲＣ回路またはレジスタ（５０８）およびコンデンサ（５１０）に連結させ、優れたＲＦ挙動を有する低域通過フィルタとして作用する。ダイオード（５１２）は、導電時（入力電圧の正の半サイクル）に低インピーダンスおよび非導電時（入力電圧の負の半サイクル）に高インピーダンスを有する。増幅器（５０２）に対する入力は、ダイオード（５１２）の上部に弱く連結される。以下にさらに議論されるように、入力の整合（Ｉｎｐｕｔ ｍａｔｃｈｉｎｇ）は重要であり、優れた整合は、有意な因子によって性能を向上させることができる。連結を増強させ、反復サイクリングを促進するために、随意のコンデンサ（図示されず）が、ダイオード（５１２）の陰極と増幅器（５０２）のバイアスとの間で接続されてもよい。

別の実施形態において、ダイオード（５１２）は、比較的高い値、例えば１０ｕＨから１ｍＨのインダクタと取り替えられてもよい。ＬＤＡ発振動作周波数が高すぎる場合、寄生発振（ｐａｒａｓｉｔｉｃ）が、低域通過効果に悪影響を及ぼしかねず、ダイオードなどのより理想的な構成要素が使用され得る。さらなる実施形態において、ダイオード（５１２）は、適切にバイアスされるトランジスタなどの能動部品と取り替えられてもよい。

積分ＡＭ／ＡＳＫ／ＯＯＫ復調の回路構成を備えたＬＤＡのさらなる実施形態は、図６で示されます。図６は、図５と本質的に同じであり、類似の要素に同じ符号が与えられているが、低域通過フィルタ（６０２）が追加されており、代替的な出力（６０４）が生成させ、バイアス（６１１）は温度制御されている。代替的な出力（６０４）上の信号は、本質的に、ＲＦ周波数成分が低域通過フィルタ（６０２）によって除去された後に任意のＡＭ／ＡＳＫ／ＯＯＫを含む、入力信号の再生成されたタイムサンプリングしたコピーであり得る。エネルギーの伝達を分離する且つ最大限にするために、整合回路（図６には示されず）が、低域通過フィルタ（６０２）の前に加えられてもよい。

出力信号のタッピングは、増幅器の出力上などにおいて導電モードで、または相互連結されたインダクタンスと連結する電磁結合などの無線モードで行われ得る。タイムサンプリングが原因で、周波数スペクトルは繰り返しのように見え得る。幾つかの場合では、クエンチング周波数パルスが、非常に少ない（ｌｉｔｔｌｅ）ため、あたかもクエンチング周波数がないようにシステムが作用し、出力上の変調された信号が、時間内で連続しているようであり得る。しかし、代替的な出力ノード（６０４）でのタッピンは、この問題を緩和し、より高い電力出力信号Ｆ＿ｒｅｐ（ｔ）を提供し得る。

低域通過フィルタの前の代替的な出力（６０４）上の周波数スペクトルは、変調を有するＲＦ信号（もしあれば）、変調を有する中間周波数ＩＦにおける反復率Ｆ＿ｒｅｐ（ｔ）周波数（もしあれば）、および０ヘルツでのベースバンドにおける変調された信号（もしあれば）を包含している。この時点で、２つのケースが可能である:
１．ＲＦ信号およびＩＦ周波数（ｆ＿ｒｅｐ）を低域通過フィルタにかけ、再生成された／増幅されたベースバンド信号を回復する。ベースバンド信号は、たまたま復調されたＡＭ出力である。デジタル信号ｖ（ｋ）を作り出すためのアンチエイリアスフィルタおよびＡＤＣでの随意のフォローアップも可能である。
２．ＲＦ信号およびベースバンド（ＢＢ）周波数を低域通過フィルタ（またはバンドパスフィルタ）にかけ、再生成された/増幅されたｆ＿ｒｅｐ（ｔ）信号を回復する。
ａ．周波数−電圧変換器（ｆ／ｖ変換器）および改良された増幅器を用いてアナログ方式でｆ＿ｒｅｐ（ｔ）を処理し、ベースバンド復調されたＡＭ信号を回復する。デジタル信号ｖ（ｋ）を作り出すためのアンチエイリアスフィルタおよびＡＤＣでの随意のフォローアップも可能である。
ｂ．デジタル成形（ｄｉｇｉｔａｌ ｓｈａｐｉｎｇ）の、瞬時周波数メーター（またはデジタル１／ｘ機能に従うペリオド計）によってデジタルでｆ＿ｒｅｐ（ｔ）を処理し、スケーリングして、デジタル復調された出力信号を得る。

さらなる実施形態が図７に示され、図５および６と類似の要素に同じ符号が与えられている。図７は、積分ＡＭ／ＡＳＫ／ＯＯＫ復調回路構成および並列共振回路におけるノードから得られた代替的な復調反復周波数Ｆ＿ｒｅｐ（ｔ）出力を備えるＬＤＡを示す。図７の実施形態に従って、出力信号（７０２）は、並列共振回路（５０６）の内部のノードからタップされる。タッピングは、回路（５０６）の２つのコンデンサ間の中点などの導電モード、または相互連結されたインダクタンスと結合する電磁結合などの無線モードであり得る。

さらなる実施形態が図８で示され、図５および６と類似の要素に同じ符号が与えられている。図８は、積分ＡＭ／ＡＳＫ／ＯＯＫ復調回路構成および増幅器の出力から得られた第２の代替的な復調反復周波数Ｆ＿ｒｅｐ（ｔ）出力を備えるＬＤＡを示す。本実施形態において、出力（８０２）は、増幅器（５０２）の入力からタップされる。分離を改善する且つエネルギー移動を最大限にするために、随意の整合回路（図示されず）が、低域通過フィルタ（６０２）の前に置かれ得る。

ＡＭ復調能力を有するＬＤＡの典型的な実装が図９に示される。並列共振器回路（Ｌ１）および直列共振器回路（Ｃ３）は、増幅器Ｔ１のコレクター上で見られる（この場合では、ＮＰＮトランジスタ）。トランジスタＴ１は、コレクターとエミッターとの間に１８０度の移相シフトを提供します。Ｃ１は、フィードバック発振器コンデンサである。ＶＧ１は、コンデンサ（図示しないが、図５乃至８に示されるコンデンサＣ２に類似している）を介して連結された入力源信号である。バイアスは、ＶＳ２、Ｒ３、およびＣ６である。Ｄ２は、ＲＣ回路Ｒ４、Ｃ１１に連結するダイオードである。出力はＶＭ１である。随意のＣ７は、クエンチプロセスを改善するために示される。

前に議論されたように、図５乃至８の出力、代替的な出力または第２の代替的な出力からの反復周波数率は、準デジタルであり、デジタル信号へと形作られる処理をほとんど必要としない。最初に、ピーク間の振幅が約０．５Ｖｐｐより小さい場合に、出力は増幅される必要がある。図１０示されるように振幅が０．１Ｖｐｐである場合に、利得は、約５乃至２０である。増幅は、１つの工程または幾つかの工程で行うことができる。その後、増幅信号は、基準電圧Ｖ＿ｒｅｆと比較されて、Ｖ＿ｒｅｆのときに論理「１」を、そうでないときには論理「０」を作成する。現在の（ｎｏｗ）デジタル信号に鋭いエッジおよびＴＴＬレベルを提供するために、１つ以上の論理ゲートが加えられてもよい。デジタル反復周波数出力信号は、位相および瞬時周波数において情報を含む。以前に言及したように、信号は、長距離にわたって又はノイズの多い環境で送信され得、情報が振幅においては存在しないため、ノイズに鈍感である。

図１１に示されるように、図５乃至８の出力、代替的な出力または第２の代替的な出力からのデジタル反復周波数信号はまた、瞬時周波数メーターを介することによって、デジタル電圧Ｖ（ｋ）信号に変換され得る。デジタル逆関数に従う瞬時ペリオド計が使用されてもよい。デジタル電圧Ｖ（ｋ）は、以下のようにスケーリングした後に得られ:
Ｖ（ｋ）=Ｆ（ｋ）*Ｋ１＋Ｖ０
ここで:
Ｆ（ｋ）は、瞬時周波数のｋ番目の（ｋｔｈ）サンプルであり；
Ｋ１は、Ｖ／Ｈｚにおいて一定しており；および
Ｖ０は、ＬＤＡ入力が５０オームで終了するときに生成された電圧（周波数）に相当する、一定のオフセット電圧である。５０オームでＶ（０）＝Ｆ（ｋ）*Ｋ１。

図１２で示されるように、周波数−電圧変換器（ＦＶＣ）は、ＡＭ-ＬＤＡとともに使用されてもよい。変換器は、ＬＤＡの反復周波数出力に接続され、変換電圧の平均値を有する出力を提供する。さらなる低域通過フィルタリングが加えられてもよい。図１２は、簡潔なＦＶＣを示すが、簡潔性のために幾らかの制限がある。即ち、スルーレートは、例えば以前のデジタル方式より遅く、典型的に、正確な電圧値に定着するために少数のパルスを必要とする。

図１３は、アナログ検出器を示し、これは、ＬＤＡに関係する別の可能な実装形態である。アナログ検出器は、図９の反復周波数出力（ＶＭ１）または図９の増幅器Ｔ１の入力に接続されてもよい。さらなる低域通過フィルタリングおよび増幅が加えられてもよい。

これまでに示されたＡＭ-ＬＤＡは、動作可能であるが、それらが幾つかの弱点、即ち、入力ポートの全体にわたるＲＦエネルギーのその発振器からの漏出に悩まされかねないために、必ずしも理想的ではない。これは、２つの大きな理由のために悪化する要因となっている。
１．最初に、ＬＤＡがＲＦ受信機において第１段階として使用されるときに、ＲＦエネルギーはアンテナへと後方に供給される。これにより、アンテナは、恐らく意図しない周波数帯域において望ましくないエネルギーを放射し、ＥＭＩノイズを引き起こしてしまう。
２．漏出エネルギーは、異なる位相対入力信号を用いてＬＤＡ入力に反射され得、再生の目的を無効にするという事実が存在する（再生成は、入力信号での共振位相コヒーレントの遅い形成である）。この反射は、それ故、ＲＦ感度を低下させる。

また、低ノイズ増幅器ＬＮＡがログ検出器の増幅器ＬＤＡに先行するときに、利得のさらなる用途が獲得され得る。実際に、再生成装置および時変回路であるため、ＬＤＡは、以下のＦｒｉｉｓの式によって定義されるように、第１の増幅器が、受信機のノイズ指数を決定する際に重要な要素である、従来の受信機チェーンなどにおいて、線形回路のためのノイズの法則（ｎｏｉｓｅ ｌａｗ）によって十分には記載されていないかもしれず：
（ｄＢ）においてＮＦ＝１０＊ｌｏｇ＊（Ｆ）、および

ここで、
ＮＦは、ｄＢにおける、合計のノイズ指数、比率であり；
Ｆは、線形における、合計のノイズ指数、比率であり；
ＦＡｉは、増幅チェーンのｉ番目の（ｉ^ｔｈ）増幅器の線形のノイズ指数であり；および
Ｇａｉは、ｉ番目の増幅器の線形の利得である。

再生成式のログアンプの場合、再生成式の部分は、第１の場所に又は受信チェーンにおける任意の位置に配されるときに、ＳＮＲを改善することができる。それ故、再生成式のＬＤＡは、ノイズを制限した増幅器の受信機チェーンにおいてさえも、先行する低ノイズ増幅器をうまく利用することができる。ダイナミックレンジが、信号の低い側（ｌｏｗ ｓｉｄｅ）(ノイズレベル)で拡張されるため、そのようなＬＤＡは、ノイズに埋もれた信号をさらに増幅し得る。そのようなノイズが制限された受信機において、ＬＤＡなしでは、システムがノイズを制限されるため、ＬＮＡの仮定的な追加はほとんど役に立たない。例えば、ＬＤＡなしでノイズが制限された受信機の前に２０ｄＢの利得ＬＮＡを加えても、感度レベルが０乃至２ｄＢ増加するだけである。反対側で、８ｄＢもの再生成因子を有するログアンプの使用により、６乃至８ｄＢだけ（ｂｙ ａ ｆａｃｔｏｒ ｏｆ）感度が改善される。

したがって、図５の修正版である、図１４で示されるように、ＬＤＡの入力で１つ以上のマッチングネットワーク／回路（１４０２）を加えることによって、先行する回路との連結が改善され得、および入力反射は減少され得る。さらに、入力でアイソレータ（１４０４）、または言い換えれば、分離の高い因子（ｈｉｇｈ ｆａｃｔｏｒ ｏｆ）を備えた増幅器を加えることによって、再生成および利得の機会はさらに改善され得る。

図１５は、図１４を１工程さらに進めた図である。図１５において、ｆ＿ｒｅｐ（ｔ）出力は、様々なノードでタップされ得、例えば、代替的に増幅器の出力での、ノード上または並列共振器からの、その後のマッチングネットワーク（１５０４）、あるいは代替的に増幅器の入力側上での、その後のマッチングネットワーク（１５０４）での、Ｒ１上の出力、マッチングネットワーク（１５０２）後のＣ３が挙げられる。

前に留意されたように、ＬＤＡは、可変コンダクタンスを備えるＬＣ回路とみなされ得、後者は、正から負まで周期的に変わる。結果的に、入力インピーダンスは、時間に応じて変化し、例えば、経時的にするＬＤＡ発振サイクルと関連のあるスミス図表の右下部分のアーク上を移動する。その結果、幾つかの入力を整合するシナリオが想定される:
１．平均値での固定整合された共役（ｆｉｘ ｍａｔｃｈｅｄ ｃｏｎｊｕｇａｔｅ）；
２．ノイズからの信号構築である、最も関心のある挙動ポイントに対応する、インピーダンス値での固定整合された共役；
３．最大の発振振幅レベル(閾値が達成されるポイント)での固定整合された共役；
４．上記の１．および２．でのデュアルインピーダンス整合；及び／又は
５．例えば、ＬＤＡ挙動サイクルと同時発生する可変インピーダンス。

図１６Ａ、１６Ｂ、１６Ｃおよび１６Ｄで示されるように、従来のマイクロストリップラインで設計された従来のマッチングネットワークにおいて、例えば、直列マイクロストリップラインは、インピーダンスの実数部を変更し、分岐スタブは、虚数部を調整する。分岐スタブは、開放されるか又は短縮され得る。図１６Ａで示されるように、分岐スタブは、標準化された負荷インピーダンスがスミス図表上のどこに位置しているかに依存して、直列マイクロストリップラインの前または後に配され得る。標準化された負荷インピーダンスが、スミス図表上の１＋ｊｘの円内にある場合、スタブは、直列マイクロストリップラインの後に配されるべきであり、標準化された負荷インピーダンスがスミス図表上の１＋ｊｘの円外にある場合、分岐スタブは、直列マイクロストリップラインの前に配されるべきである。

図１６Ｂで示されるように、異なる周波数で異なるインピーダンスを制御するために、これらの従来のマイクロストリップラインを複合の右−左手系伝送ライン（ＣＲＬＨ−ＴＬｓ）と取り替えることが可能である。ＣＲＬＨ−ＴＬ Ｂは、オープンエンド型（ｏｐｅｎｅｄ ｅｎｄｅｄ）であるか又は短絡していてもよい。図１６Ｃおよび１６Ｄで示される実施形態では、トポロジーは、同様の結果のためにわずかに修正され得る。ＣＬＡは、ＣＲＡおよびＬＬＡの右に移動され得る。ＣＬＢは、ＣＲＢおよびＬＬＢの右に移動され得る。例えば、ＣＲＬＨ−ＴＬ Ａは、位相Φ１を備える周波数ｆ１および位相Φ２を備える周波数ｆ２を有するように設計され得る。ＣＲＬＨ−ＴＬは、例えば、直列インダクタＬＲＡ、分岐コンデンサＣＲＡ、直列コンデンサＣＬＡ、および分岐インダクタＬＬＡを使用することによって設計される。ＣＲＬＨ−ＴＬ Ｂは、例えば、直列インダクタLRB、分岐コンデンサCRB、直列コンデンサCLB、及び分岐インダクタLLBを有し得る。ＣＲＬＨ−ＴＬ ＡおよびＣＲＬＨ−ＴＬ Ｂのインピーダンスは、以下によって定義される：

直列ＣＲＬＨ−ＴＬ Ａは、インピーダンスの実数部を画成し得、分岐ＣＲＬＨ−ＴＬ Ｂは、虚数部を画成し得る。固定部品、ＬＲＡ、ＣＲＡ、ＬＬＡ、ＣＬＡおよびＬＲＢ、ＣＲＢ、ＬＬＢ、ＣＬＢを、可変/調整可能なコンデンサおよび可変/調整可能なインダクタと交換することによって、可変インピーダンスを設計することも可能である。それ故、インピーダンスは、動作周波数に応じて変更され得る。例えば、これらの可変インピーダンスは、ＬＤＡの入出力で、ＬＮＡ出力とＬＤＡ入力との間に挿入され得る。可変整合は、反復周波数の出力で挿入され得る。あるいは、可変／調整可能なＬＤＡを有するために、インダクタおよびコンデンサの固定値を変更可能なものと交換することによって、発振周波数を異なる値に調整することが可能である。異なる実装も可能である。例えば可変ＣＲＬＨ−ＴＬ Ｂを備えた固定ＣＲＬＨ−ＴＬ Ａ、あるいは固定ＣＲＬＨ−ＴＬ Ｂまたは可変ＣＲＬＨ−ＴＬ Ａおよび可変ＣＲＬＨ−ＴＬ Ｂを備えた可変ＣＲＬＨ−ＴＬ Ａを有することも可能である。

実装の実施形態が図１７で示され、ここで、直列分岐ＣＲＬＨ−ＴＬ ＡはＬＤＡに接続され、ＣＲＬＨ−ＴＬ ＢはＬＮＡに接続され、および分岐は底部で解放されたままにされ、ここで、図１６のトポロジーおよび図１６は、ＣＬＡをＣＲＡの右に（ＬＤＡに向かって）移動させるなどによって修正される。

図１８で示されるように、ＬＤＡはまた、混合器として使用されてもよい。混合器の先行技術の実施形態は、二重平衡混合器およびＧｉｌｂｅｒｔのアクティブセル混合器（Ｇｉｌｂｅｒｔ ｃｅｌｌ ａｃｔｉｖｅ ｍｉｘｅｒ）を含んでいる。二重平衡混合器は、典型的に、必要とされる高い局部発振器（ＬＯ）電力（例えば、＋３ｄＭｍ）、不十分なノイズ指数（ＮＦ）（例えば、５−６ｄＢ）、利得に対する５ｄＢの最小5の損失、ＲＦ、ＬＯ、およびＩＦのポート間の分離（例えば、３５ｄＢ ＬＯ−ＲＦ、２５ｄＢ ＬＯ−ＩＦ）を有する。Ｇｉｌｂｅｒｔのアクティブセル混合器は、典型的に、６つ以上のトランジスタを必要とし、限定された利得、ＮＦおよび分離を有し、一般に内部に増幅されるより低いＬＯを有し、ＬＮＡとして適切ではない。混合器としてのＬＤＡの実施形態は、図１８に示される。本実施形態は、小さく、手頃な価格であり得、必要とされる部品数が少ない。必要とされるのは、低いＬＯ電力、例えば−４０ｄＢｍである。損失に対する高い利得、例えば＋２５ｄＢがある。ＬＤＡの再生成は、高いＲＸ感度および非常に低いＮＦを提供する。マッチングネットワークによる、ＬＯからＩＦの優れた分離、例えば６０ｄＢ、およびＬＯからＲＦ＿ＩＮの良い分離もある。最後に重要なことに、実施形態は、必要に応じて、ＬＤＡ混合器のバランスを調整するための、簡潔な及びオン・ザ・フライト（ｏｎ ｔｈｅ ｆｌｉｇｈｔ）の方法を含む。

さらに、ＬＤＡの以前の特徴のほとんどが、保存され得、これによって、高感度、ノイズからの弱い入力信号の抽出を可能にする再生成、低いノイズ指数を有する高い増幅、低い電力消費、高いスカート比を有する周波数選択性、帯域外阻止、および入力信号と位相関連する、および同時に、局部ＬＯ周波数と同期またはサンプリングされる方法で、周波数が入力ＲＦ信号をダウンコンバートする、混合器機能を有するという点で、この構成は非常に有用である。ＬＯの各半サイクルで作り出された対応する位相変化が、（ｆ＿ｒｅｐおよびｆ／ｖの変換器後に出された）復調後に電圧変化をもたらすため、このようなＬＤＡ混合器は、容易にＰＭ信号を復調し得る。

下記に記載される実施形態において、このようなＬＤＡ混合器は、０度および９０度の位相差を有するＬＯによって駆動され得、これは、ＱＰＳＫなどの二次変調またはｎ−ＰＳＫおよびｎ−ＱＡＭなどのより複雑な変調の復調を可能にする。

本実施形態はまた、ＲＦ送信機として動作し得、この構成では、変調された送信信号は、ＲＦにおいて局部発振器を変調し、ＬＤＡ混合器に受信機およびダウンコンバーターと同じ接続性を与える。このモードでは、Ａ／Ｖ ＯＵＴ出力は使用されず、ＬＤＡ混合器のＲＦ＿ＩＮポートは、ＲＦ出力になる。出力周波数は、ＬＯの周波数と略等しいかもしれず、ＬＯとして変調され得る。プロセス中に、信号は、ＬＤＡにおいて増幅され、アンテナに送信され得る。本実施形態はまた、半二重のＴＸ、半二重のＲＸ、または全二重のＲＸ＋ＴＸ（信号が受信され、その間に別の信号が送信される）として機能し得る。全二重または半二重（ＴＤＤ）とは別に、同時のＦＤＤ（異なる周波数チャネルでの１つ以上の同時送信および受信）および同時のＣＤＭＡ（異なるＰＮ系列符号と同じ周波数での１つ以上の同時送信および受信）などの、他の挙動モードも支持されてもよい。これらの実施形態は、低いＩＦまたは０のＩＦを有する。図１９で示されるように、ＬＤＡは、Ｆ＿ｒｅｐ（ｔ）からアナログＡ／Ｖ ｖ（ｔ）または半デジタルＩＦを生成することができる。

混合器としてのＬＤＡの第２実施形態が、図２０に示される。本実施形態では、ループ利得コンデンサＣ１は、Ｃ１’とＣ１’’に分けられ、フィードＬＯは、Ｃ１’とＣ１’’の平衡した中点に制限され（ｔｉｇｈｔｅｎｅｄ）、その入力は、マッチングネットワークを含み、およびＦｒｅｐノード上の出力は、整合回路を含んでいる。Ｆｒｅｐ＿ｏｕｔ（ＩＦ）は、ＢＢ Ａ／Ｖ＿ｏｕｔ信号ｖ（ｔ）を得るためにＦ／Ｖ変換器に通され得、デジタル信号ｖ（ｋ）のためにＡＤＣに通され得る。代替的に、Ｆｒｅｐ＿ｏｕｔ（ＩＦ）（Ｆ＿ｒｅｐと同じ）は、デジタルで形作られ、周波数を計測され、実質的にｖ（ｋ）である、ｖ’（ｋ）を得るためにスケーリングされ得る。本実施形態は、Ｃ１’またはＣ１’’を調節する、バランス調整を可能にする。例えば、ＬＤＡ混合器が完全に平衡を保たれる場合、ＬＯ上の変調された信号は、一定のＡ／Ｖ出力電圧と一致し得るＦ＿ｒｅｐ（ｔ）出力上で変形を作り出さないかもしれない。しかし、ＬＤＡ混合器が平衡を保たれない場合、ＬＯ上の変調は、Ｆ＿ｒｅｐ（ｔ）上に存在し得、それは入力またはＬＯ信号を復調する傾向があるため、Ｆ＿ｒｅｐ（ｔ）信号における周波数の瞬時の変化を作り出し得る。デジタルまたはアナログのｆ／ｖ変換（復調）後に、Ａ／Ｖ信号ｖ（ｔ）または相対するデジタルｖ（ｋ）は、不均衡のレベルに比例する振幅を有する望ましくない変調された信号を運ぶ。

そのような混合器を較正するための１つの方法は、一定のＦ＿ｒｅｐを得るためにＬＯを変調することであり、これは、すべてが統合された較正であり得る。ＬＤＡ混合器は、受信またはダウンコンバーターにおいて機能するときに、ＬＯを変調すること、およびそれ故、ＬＤＡ混合器が十分に平衡を保たれるまで望ましくないｆ＿ｒｅｐ（ｔ）の変化を作り出すことによって、動的に平衡を保たれ得る。送信モードにおいて、ＬＤＡ混合器の平衡を保つために、同じことが言える。

上記のことから、Ｃ１’、Ｃ１’’の調整またはＣ１’およびＣ１’’両方の不均一な調整が、混合器の不均衡を動的に修正し得ることは明白であるはずである。この効果については、１つ以上の可変コンデンサ回路が使用され得、これは、回路または通信装置における制御ユニットによって制御され得る。一実施形態において、１つ以上のバリキャップが、Ｃ１’、Ｃ１’’と交換可能に又は平行して使用され、アナログ電圧によって制御される。別の実施形態において、２進法の累積（ｂｉｎａｒｙ ｐｒｏｇｒｅｓｓｉｏｎ）（１、２、４、８、…、ｎ）でのコンデンサの１つ以上のデジタル制御されたバンクが使用され、同様に接続され、および（１から２ｎ−１)＊Ｃｒｅｆからの任意の容量値を生成することを許容される。

混合器としてのＬＤＡの第３実施形態は、図２１で示され、これはさらに、混合器におけるＬＤＡの双方向演算を示す。受信モードにおいて、ＲＦ入力信号は、混合器のＲＦ＿ＩＮポートのアンテナ給電装置から受信される。ＬＯは、ＬＤＡに提供される且つダウンコンバージョンモードで提供される。その出力は、Ｆ／Ｖ変換後にベースバンド（０Ｈｚ）においてＡ／Ｖ＿ｏｕｔまたは中間周波数（ＩＦ）においてｆ＿ｒｅｐ、即ち、例えば５ＭＨｚで半デジタルである。送信モードにおいて、入力信号は、ＬＯを変調し、より高い電力を有するアンテナとは逆に送信される。本実施形態では、全二重（ＴＸおよびＲＸ）、半二重(ＴＸまたはＲＸ）が可能である。

ＬＤＡ混合器は、多くの異なる適用で使用され得る。図２２は、アナログＩ、Ｑ出力を備えたＱＰＳＫ復調器として実施されたＬＤＡ混合器を示す。本実施形態は、部品数が少ない簡潔なトポロジーを有し、これによって、より手頃な価格で入手できるとともに、集積回路にて実施することができる。本実施形態において、ＬＤＡは、狭帯域（ＮＢ）ＬＮＡおよびＮＢ混合器として組み合わせられる。これは、ＬＮＡ、混合器、ＲＸチェーン、およびホモダイン変換などの高集積な機能を提供する。ＬＯ注入は、９０度のスプリッタを介して行われ、２＊ＬＯ注入は、９０度でのデジタル除算器を介して行われる。

図２３は、図２２と同様であるが、この場合には、ＬＤＡのミキサーは、デジタルのＩ、Ｑ出力を備えるＱＰＳＫ復調器として実装される。本実施形態では、Ｆ＿ｒｅｐ（ｔ）は、瞬時周波数として（またはパルスからパルスへの経過時間の逆数）データを運び、Ｆ＿ｒｅｐ（ｔ）は半デジタル形であり、すなわちデジタルで成形され、ペリオド計の中に設計された高速クロックをＮビットカウンタに与える。カウンタの出力は、デジタル的にＦ（ｋ）に反転され、および
ｖ（ｋ）’＝ＣＦ＊Ｆ（ｋ）＋Ｋ０
へと大きさを変更され、
式中、
ＣＧおよびＫＯは定数であり；および
ｖ（ｋ）’はｖ（ｋ）と十分に等しく、それはＡＤＣで得られる。
実施形態では、１つのパスｖＩ’（ｋ）はＩを与え、他のパスｖＱ’（ｋ）はＱを与える。

ＬＤＡミキサーはアナログであれデジタルであれＩ、Ｑ出力を備えたＱＰＳＫ復調器として使用され、一方の実施形態の単純なトポロジーは、集積回路の中で手頃に製造され実行され得る少ない部品数を有する。前述のように、ＬＤＡは、ＮＢ ＬＮＡおよびＮＢミキサーに組み合わせられ得る。高集積化機能は、ＬＮＡ、ミキサー、ＲＸチェーン、低ＩＦ変換を含む。デジタルのＩ／Ｑバージョンでは、ＡＤＣは高速カウンタによって置き換えられ、これは動力およびチップサイズのかなりの面積を節約することができ、アンチエイリアシングＡＤＣフィルタおよびバッファーの除去を可能にする。前述のように、ＬＯインジェクションは、９０度のスプリッタを介して、または９０度のデジタルディバイダを介して行われてもよい。

このような実施形態では、ＲＦ入力スプリッタは、種々の公知の電力結合技術：抵抗スプリッタ、ウィルキンソンスプリッタ、ハイブリッドスプリッタ、カプラー、メタマテリアルスプリッタ、などを使用することができる。抵抗スプリッタは６ｄＢの減衰を作り出し、ＬＤＡ＃１からＬＤＡ＃２への入力の限定された隔離を、および６ｄＢのみの逆の限定された隔離を同様に、管理する。カプラーは、同様に過剰な減衰を受ける。ウィルキンソンスプリッタは、３および４ｄＢの損失との間で生じるが、２０−３５デシベルのオーダーで高い分離を提供できる。ＬＤＡに基づくアクティブスプリッタは差動出力増幅器またはＬＮＡであってもよい。この実装は、パッシブスプリッタの使用を置き換え、（集積回路内に集積され得るので）サイズを低減し、ＬＤＡ＃１からＬＤＡ＃２への入力の、および、ＬＤＡ＃１、２からＲＦへの入力の良好な分離を提供できる。他の側では、低電力消費、および低ＮＦは、困難であり得る。受信機設計では、アンテナへ後方に漏洩するＥＭＩは、抑制帯域にある際、問題となり得る。ＬＤＡはまた、最高の再生成の性能のための入力での反射の優れた低レベルを必要とする。他の分割技法はよくＲＦ技術で周知のものを用いることができる。図２４は、ＬＯの実装の別の変形を示し、２＊ｆｏにおけるＬＯとのＰＬＬ（２４０２）は、０および９０度の位相シフトを備えるデジタルディバイダ（２４０４）による、２への入力である。

ＬＤＡはまた、ＡＭ復調器として実装されてもよい。図１５に基づく実装の実施形態は、図２５に示される。ＰＬＬ（２５０２）は、
Ｆ＿ＬＤＡ＝（Ｆ＿ｒｅｆ／Ｎ）＊Ｍ
との正確な基準周波数Ｆ＿基準の一つに、ＬＤＡの中心発振周波数を正確にロックするために、ＬＤＡに追加される。

本実施形態では、ＬＤＡは、低応答時間とＰＬＬで安定化され、遅い時間応答の電圧制御発振器（ｓｌｏｗ ｔｉｍｅ ｒｅｓｐｏｎｓｅ ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）のように使用される：ＬＤＡの発振周波数はＰＬＬへとロックされ、その結果、それは正確であり得、および入力信号の中心周波数、例えば周波数帯域内の特定のチャネルと、実質的に同一であり得る。ＬＤＡは、温度ドリフトや部品の許容誤差を克服することができる。（図６、図７及び８に記載されるように）出力又は代替の出力から、又は、第２の又は第３の代替の出力から来る出力ｆ＿ｒｅｐ（ｔ）のコピーは、ＰＬＬ（２５０２）でサンプラーの制御に使用され得る。スイッチ２５０４は、ｆｏの出力を可能にする。位相比較器が切断され、クエンチパルスが存在しないたときに、スイッチ（２５０４）は開いており、クエンチングパルスが表示されるときには閉じられている。他の側では、増幅器出力Ａ１から時間サンプリングされた出力周波数をＮで割って、位相／周波数比較器を与える。コンパレータの他方の入力は、Ｍで割った参照周波数から与えられる。位相比較器の出力にはスイッチおよび低域通過フィルタが続き、位相比較器の出力はＶＣＯの、Ｖｔの、この場合ＬＤＡの入力制御を与える。制御入力Ｖｔは、増幅器のバイアス条件を変更し、それによりわずかにＬＤＡの発振周波数を変更するか、または共振器内の可変容量バリキャップに取り付けられて、振動周波数を直接変更する。図６、図７、図８に記載されるように、復調ＡＭ信号は出力または代替の出力のいずれかに由来し得る。この実施形態では、ＰＬＬの時間応答はデータ転送速度よりも遅くなるように設計されており、その結果、ＬＤＡ中心周波数の制御は、入って来る変調信号のためにゆっくりとトランスペアレントである。ＰＬＬの時間応答はいくつかのパラメーター：デバイダ因子Ｎ、低域通過フィルタのカット周波数、とりわけ位相比較器のゲインで調節され得る。

さらに別の実施形態では、ＡＭ−ＬＤＡは受け入れＬＮＡ前増幅（ｒｅｃｅｉｖｅ ＬＮＡ ｐｒｅ−ａｍｐｌｉｆｉｃａｔｉｏｎ）及びＱＰＳＫ／Ｎ−ＱＡＭ復調方式を結合するために使用され得る。この組み合わされたＬＤＡおよびユニバーサル復調回路構成は、１つ以上のＬＤＡを使用し得る。特にこの技術は、受信の感度、干渉リジェクション、スカート比、低消費電力、および受信機の部品の削減における多数のｄＢの改善を伴って、ＱＰＳＫ、つまり、無線ルータのようなデバイスにより使用される位相変調（ＰＭ）のデジタル形式を復調し得る。いくつかの概略的な変形は、極座標を伴うＱＰＳＫ復調器、デカルト座標を伴うＱＰＳＫ復調器、ミキサーおよびデカルト座標としてＬＤＡを伴うＱＰＳＫ復調器、およびこれら二つの重要なトポロジーの変形を含んで、以下に詳細に説明される。

図２６は、標準的なスーパーヘテロダイントポロジー、それに続く極性設定におけるＡＭ−ＬＤＡを示す。この構成では、ＩおよびＱよりむしろモジュールおよび位相が生成される。図２６に示されるように、ＩおよびＱは、デジタルプロセッサーによって計算され得る。ＬＤＡは、固定ＩＦ周波数における入力信号を受信する。ＬＤＡは、低ＩＦ Ｆ＿ｄａｔａ＿ｏｕｔ（ｔ）でこの信号をダウンコンバートする。いくつかの限定されたパルス成形の後、反復周波数比率信号はデジタルであり、瞬時周波数は、データモジュールの情報を保持する。一実施形態では、パルスは、高速のクロックで測られるパルス間の期間のメーターを、パルス間で連続的に測定する。結果は周波数を得るために反転して、モジュールＲ（ｋ）を見つけるために計られる。随意に、反復周波数比率信号Ｆ＿ｄａｔａ＿ｏｕｔ（ｔ）は単純な周波数−電圧変換器でベースバンド信号Ｄａｔａ＿ｏｕｔ（ｔ）に変換され、モジュールＲ（ｋ）を作り出すためにＡＤＣで最後にサンプリングされる。

位相情報はＦＭ／位相復調構成におけるＰＬＬで得られる。位相は、たまたま、ＶＣＯ（ＬＤＡ発振器）を与える補正電圧である。もちろん、ＰＬＬのループ帯域幅を適切に設計する必要があり、この復調構成において着信データ比率よりも高速でなければならない。最後に、ＡＤＣは、デジタル・ワード位相（ｋ）に位相を変換する。最後のステップはとＩおよびＱの計算である：
Ｉ（ｋ）＝Ｒ（ｋ）＊ｃｏｓ（Ｐｈａｓｅ（ｋ））
Ｑ（ｋ）＝Ｒ（ｋ）＊ｓｉｎ（Ｐｈａｓｅ（ｋ））

この回路はＬＤＡの再生成式の性質により非常に高感度をもたらす。
選択性は、ＬＤＡの優れたスカート比率のために、標準的なスーパーヘテロダイントポロジー回路よりよい。したがって、バンドパスフィルタは、入力されたミキサーの前に必要でないもしれないし、存在する場合、劣化するかもしれない。また、ＬＤＡの再生成式の因子および入力アイソレータが高感度に寄与するので、入力ＬＮＡは必要ではない。更に、受理チェーンは必要ではなく、また、出力がハイ・レベルおよび準デジタルに既にあるので、２つのＡＤＣも必要ない。最後に、比較的簡単な回路であり、低消費電力である。

直接的なＬＤＡの入力でのＬＮＡ／アイソレータおよび共役した整合回路は、入力ポートへの漏れおよびアンテナ上での再放出からのＬＣエネルギー（ＥＭＩ問題）、およびＬＤＡ自体の再生成挙動の効果を、非コヒーレントの位相（それは再生成の目的をくじく）を伴う入力に反映されることによって回避するために、使用されてもよい。言い換えれば、例えば２０〜５０ｄＢの分離のアイソレータは、ＬＤＡの入力で望ましい。時間変化再生成の工程により、ＬＤＡの前のその位置は、再生成の後にＳＮＲを減少させない。

図２７は図２６において示された回路に似て、ＡＭ−ＬＤＡの実施形態をＬＮＡ／ＱＰＳＫの直接の極座標復調で示す。図２７において、回路は、位相と極座標信号モジュールとして復調信号を提供する。しかしこの実施形態において、ＬＤＡ（３２０２）への入力ではスーパーヘテロダインステージがないので、ＬＤＡ（２７０２）は、ＰＬＬ（２７０４）およびローカル基準周波数（２７０６）の助けにより、正しい入力チャネルへ合わせるために必要とされるように、調整可能な周波数でダウンコンバートする。ＬＤＡ（２７０２）は、所望のチャンネルへロックするためのＰＬＬ（２７０４）に入れられる。図２７および図２６の回路間のさらなる差異は、図２７のＬＤＡ（２７０２）が、選択されたチャンネルだけでなく、対象の全周波数帯の入力ノイズ帯域幅を検分するということである。これは、受信感度のいくらかの低減と、より少ない選択性を結果として生じ得る。

図２８において、ＬＮＡ／ＱＰＳＫの直接の極座標復調を備えたＡＭ−ＬＤＡのさらに別の実装が示される。図２８に表された回路は、入力で、二次のスプリッタ（２８０２）（０〜９０度の位相で示されるが、それはまた＋４５〜−４５度の位相でもありうる）を含んでおり、２つのＡＭ−ＬＤＡｓ（２８０４および２８０６）はそれ自身のＰＬＬ（２８０８および２８１０）中にそれぞれロックされる。各ＰＬＬ（２８０８および２８１０）に、同じ基準周波数（２８１２）および同じチャネルの選択（２８１４）が与えられる。図２８における回路の他の機能および特徴は、出力機能以外は、図２６において示された回路のものに似ており、それはデジタル加工のオプションおよびアナログ処理のオプションを含んでいる。

デジタル加工については、Ｒ（ｋ）およびＲ２（ｋ）は、両方のＬＤＡ（２８０４および２８０６）からそれぞれ集められ、位相情報はそれらの間の差異から以下のように抽出される：
位相（ｋ）＝Ｋ＊Ｒ（ｋ）＊Ｒ２（ｋ）＋位相（０）
マッピングテーブルとスケーリングはＫおよび位相（０）を決定するために導き出すことができる。位相（ｋ）がデジタルであるので、随意のルックアップテーブルは、変換関数ｄＰｈａｓｅ（ｋ）＿ｏｕｔ対［Ｒ（ｋ）−Ｒ２（ｋ）］における非線形性を補正するために加えられてもよい。最後に、Ｒ（ｋ）およびｄＰｈａｓｅ（Ｋ）は解かれ、前述のようにＩとＱを計算することができる。この実装は、２つの高性能で高速のＡＤＣを使用する必要性を除去し、それは高価なコンポーネントであり得る。

アナログ処理のために、抵抗性のデバイダＲ１、Ｒ２の中間での電圧は、位相差がＩおよびＱの間で０である場合に、０の電圧差を提供するように、ＬＤＡ（２８０４）の出力上のＤａｔａ＿ｏｕｔ２（ｔ）およびＬＤＡ（２８０６）の出力上のＤａｔａ＿ｏｕｔ１（ｔ）によって、与えられる。四象限データに関して図２８にｖ＿ｄＰｈｉに関する注記で示されるように、位相／電圧の組み合わせはすべてこの配置を通じてアドレス指定することができる。最後に、Ｒ（ｋ）およびｄＰｈａｓｅ（Ｋ）は提供され、前述のようにＩとＱを計算することができる。

図２９は、直角位相スプリッタおよびデュアルＰＬＬを備えたＬＮＡ／ＱＰＳＫのダイレクトな復調を伴うＡＭ−ＬＤＡの実施形態を開示する。図示されるように、図２９は０および９０度の位相における信号を分割する二次のスプリッタ（２９０２）を示す。トップのＬＤＡ（２９０４）および最下段のＬＤＡ（２９０６）は、所望チャンネルへ、２重のＰＬＬ（２９０８および２９１０）に別々にそれぞれロックされる。
前に説明されたように、出力ＩおよびＱは、分岐ＩおよびＱの反復数Ｆ＿Ｄａｔａ＿ｏｕｔ（ｔ）から得られ、また同様にデジタル化され、あるいは２つのＦ／Ｖ変換器を使用して、ＩおよびＱのＤａｔａ＿ｏｕｔ（ｔ）を作成する。図２９で示される回路の他の特性は、ＬＤＡ（２９０４および２９０６）が選択されたチャネルだけでなく対象の全周波数帯の入力ノイズ帯域幅を確認以外は、図２６で示された回路と同様である。これは、受信感度のいくらかの低減と、より少ない選択性を結果として生じ得る。

ＡＭ−ＬＤＡの別の実施形態は図３０で示される。この実施形態、ＩおよびＱがデカルト座標において直接作られる以外は図２６の実施形態と同様である。これは２つのＬＤＡ（３００２および３００４）、および標準的なスーパーヘテロダインのステージ（３００６および３００８）で始まる各ＬＤＡに対するフロントエンドをそれぞれ必要とする。回路の残りは、ＩまたはＱのいずれかを復調する各ＬＤＡを備える、ＰＬＬなしの図２６と同様である。両方のＡＤＣが、高速のカウンタ、高速のクロックおよびいくつかの単純なデジタル加工と取り替えられ得るという観点から、図３０の実施形態は観点から興味深いかもしれない。

ＬＮＡ／ＱＰＳＫ復調、および第一段としての極性変調演算出力とＱＰＳＫを備えたスーパーヘテロダインＡＭ−ＬＤＡのさらなる実施形態は、図３１において示される。
この実施形態は、定点ＩＦにおいて働く１組のＬＤＡが後続する入力側のスーパーヘテロダインの回路を備えたデカルトのＩ／Ｑ座標の復調を含む。両方のＬＤＡはペアになり（両方のＬＤＡのすべての能動素子は同じシリコン基板上にある）、それによって、温度によって又は他のパラメーターから変形またはドリフトが起きる場合に、一致した挙動を提供する。図２８と同様に、アナログまたはデジタル出力処理、および他の特性は、その図を参照して記述されたものと同様である。

図２８で記載された回路の変形でもある図３２は、ＬＮＡ ＱＰＳＫ復調を伴い、および直交スプリッタとの第一段階としてＱＰＳＫを伴うスーパーヘテロダインＡＭ−ＬＤＡを示す。この実施形態において、各フロントスプリッタは、２つの分岐間で９０度の位相遅れを生成する直角位相スプリッタであるが、一方でＬＯは２つのミキサーに同じ信号を提供する。この実施形態は、この種の実施形態の実際的な実装を単純化し得る。

図３３は、ＬＤＡについて１つのＦＬＬが加えられる以外は、図２９において示されたそれに似ている、さらに別の実施形態を示す。各々ＰＬＬロックは正確な周波数にＬＤＡをロックし、温度または他のパラメーターで可能な変形（ドリフト）を防ぎうる。この実施形態の他の特徴は図２６に関して記述された回路にと同様である。

図３４、図３５および図３６を参照して、本明細書中に記載のＬＤＡはまた、ＱＰＳ復調器として実装され得る。図３４において示された実施形態において、周波数選択的ＬＤＡ（３４０２）は位相によって復調するようにＰＬＬ３４０４に結合されている。出力は、モジュールおよび位相（極性）であり、デカルト変換式への極性に基づいて、ＩおよびＱに演算され得る。
Ｉ（ｋ）＝ Ｒ（ｋ）＊ｃｏｓ（Φ（ｋ））
Ｑ（ｋ）＝ Ｒ（ｋ）＊ｓｉｎ（Φ（ｋ））
図示される回路のタイミングは感知可能である。また、ＰＬＬ（３４０４）は正しいタイミングで有効になる必要がある。受信（ＲＸ）感度は、ＰＬＬの制限された感度により限定的であってもよい。

図３５の実施形態はまた、ＲＸ感度を提供し得るという点で図３４と同様であるが、タイミングは同じほどには敏感ではない。この実施形態において、ＬＤＡ（３５０２）は位相を復調するようにＰＬＬ（３５０４）と結び付けられる。出力はモジュールおよび位相（極線）であり、図３４に関して記述された同じ変換式に基づいてＩおよびＱに演算され得る。図３５に関して、ＲＸ感度はＰＬＬの制限された感度によって限定的であってもよい。

ＱＰＳＫ復調器のさらなる実施形態は図３６において示される。前に記述されたように、この実施形態は、ＩおよびＱをアナログまたは半デジタルフォームのいずれかの形態で提供できる、アナログ及び／又は半デジタル出力を含む。ＬＤＡ１（３６０２）およびＬＤＡ２（３６０２）はＮＢ ＬＮＡおよびＮＤ復調器として組み合わせられ、整合回路Ｍ１／Ｍ２を含み得る。ＬＯ注入は、９０度のスプリッタ（３６０６）を介するか、または前に記述されたように、デジタルスプリッタ（ここに示されないが、上に記述された）を通じて２^＊ＬＯを介する。０または９０度の分割は、入力スプリッタまたはＬＯＡＩ（３６０２）およびＬＤＡ２（３６０４）スプリッタのように、異なる２ポイントで都合のよいように行われ得る。この実施形態は、ＩＣとして含む製品に手頃であり得る、低いコンポーネント計算を伴う単純なトポロジーを提供し、ＬＮＡ、ミキサー、ＲＸチェーンおよびホモダイン変換など機能の高集積を提供する。

ＬＤＡは、ＡＭ−ＬＤＡ上の形態においてＬＮＡを交換するために使用されてもよく、特に、低いノイズＲＦはＬＮＡを受信する。こうしたＡＭ−ＬＤＡの概念的な実施形態は、図３７において示される。ＬＤＡの再生成の特性により、ＡＭ−ＬＤＡ増幅器のＳＮＲの方がよいだろう。こうしたデバイスはまた高感度および高出力レベルを有し、ＲＸチェーンにおいて最も高価なＬＮＡを交換するために使用され得る。ＡＭ−ＬＤＡが低ノイズＬＮＡを超えて有する他の利点は、次のものを含む：高レベルの増幅（ほぼ１００ｄＢ対わずかに１２−２０ｄＢを備えたＬＮＡ）、低消費電力、周波数帯に対して高選択度およびチャンネル（バンドパスフィルタの必要性なしで）、優れた混信阻止（対ＬＮＡ無しに対し）、高いスカート比率（すなわち、近くの弱いチャンネルと強いチャンネルを区別しない能力に対して、こうした能力なし）、近く遠い効果に対する弾性（すなわち干渉による飽和、対、低い弾性）および高ダイナミックレンジおよびログ変換（すなわち、出力レベルは大きなダイナミックレンジにわたり一定である）。前に議論されたように、ＲＦ出力は半デジタルであってもよく、それは、ベースバンド阻害を備えた同期、準デジタル・パルスにおける出力、およびシンボルレートとの同期を可能にする。
前述のように、ＲＦ出力は、シンボルレートのベースバンド部、準デジタルパルスを出力し、同期との同期を可能にする、半デジタルであってもよい。

ＡＭ−ＬＤＡの１つの実装実施形態は、図３７に関して記述されるように、図３８において示される。この実装は、ＲＦ信号を定点ＩＦにもたらす標準スーパーヘテロダイン（３８０２）を第一段で含む。ＬＤＡ（３８０４）は固有のＡＭ復調能力を備えた周波数選別ＬＤＡ（またユニバーサルな復調を備えたＬＤＡとも呼ばれる）であってもよい。ＬＤＡの出力は、まず反復率Ｆ＿ｒｅｐ＿ｏｕｔ（ｔ）で低いＩＦ中にダウンコンバートされ、その後、ベースバンドＢＢ ｖ＿ｒｅｐ（ｔ）中にダウンコンバートされ、この時点で信号は依然として振幅および位相情報を運ぶ。その後、ベースバンド信号は、元のＲＦ周波数にアップコンバートされ得る。

図３８において示されたＡＭ−ＬＤＡ回路の利点は、ＬＤＡが既に周波数選択的であるので、バンドパスフィルタ（ＢＰＦ）を除去できるという点（量に関して１つの回路当たりの約０．２５ドルの節約）である。このＬＮＡ置換はまた、ＬＤＡの再生成信号の再生成の特性により、通常のＬＮＡより高い感度を有する。このＬＮＡ置換はまた干渉（共同チャンネル、あるいは隣接する）を拒絶し得るが、これは、それが位相中に求められるチャンネルへ固定されるためである。ＡＭ−ＬＤＡの他の特性は、前に議論された図３６の回路と同様である。

図３８に関して記述された、ＬＮＡ置換ＡＭ−ＬＤＡのもうひとつ別の実施形態は、図３９において図示される。この実施形態の阻害模式図は、ＰＬＬ（３９０４）を備えたＡＭ−ＬＤＡ（３９０２）とＡＭ−ＬＤＡ（３８０４）とが取り替えられる以外は、図３８のそれと同一である。ＰＬＬ３９０４の添加は、安定したローカル周波数基準に正確にＬＤＡ’Ｓ ＶＣＯを安定化するためのものであり、そのような温度によるドリフトなどの変形を回避するのを助ける。

ＬＮＡ置換のさらなる実施形態は図４０において示される。この実施形態のためのトポロジーはＱＰＳＫ復調およびＱＰＳＫ再変調を使用する。入力ＲＦ信号は、０および９０度の構成要素を作り出す、直角位相スプリッタ４００２で分離される。ＰＬＬ（４００８および４０１０）にそれぞれロックされた各ＬＤＡ（４００４および４００６）を伴う２重のＬＤＡ配置が使用される。各ＰＬＬ（４００８および４０１０）は同じ基準発振器を使用し、各ＰＬＬはそれぞれ、どれをロックするかについてのチャネル情報を受信する。

各ＬＤＡ（４００４および４００６）の出力は、ＢＢ復調されたｄａｔａ＿ｏｕｔ（ｔ）を使用してもよく、ＱＰＳＫ変調器のＩおよびＱの入力ポートを与える。最終結果は、しかし、高い受信レベル、高い選択性、およびより高い感度を備えた入力と同じＲＦ信号である。

別の実施形態において、各ＬＤＡの反復数Ｆ＿ｄａｔａ＿ｏｕｔ（ｔ）は、瞬時周波数を測定し、かつアナログ方式においてそれを再変換するための上述の同じ方法に従ってデジタルで処理されてもよく、これはその後、ＱＰＳＫモジュレーターによって処理され得る。

図４１は、ＬＮＡ置換の１つのさらなる実施形態を示し、それは図４０と同じだが、ここでＬＤＡアナログ出力が利用される。

図４２および４３は、ＱＰＳＫ復調器に基づいたＬＮＡ置換の２つの実施形態を示すが、他の関連において図４０と類似している。図４２の実施形態において、ＱＰＳＫ復調器およびモジュレーターは２重のＬＤＡと共に使用され、それらの両方は、温度または他のパラメーターによる任意の変形を回避するために、ＰＬＬにさらにロックされる。図４３の実施形態において、ＱＰＳＫ復調器およびモジュレーターは２重のＬＤＡと共に使用されるが、しかし、ＬＤＡは、小さな変形のみか、または温度または他のパラメーターによりドリフトし得るという推定に基づいて、ＰＬＬを必要としない。

ＬＮＡ置換の最終的な実施形態は図４４において示される。この実施形態において、入力信号は、入力信号に似ているが、著しく優れたＲＦ ＲＸ感度を示す非常に低いＮＦで有意に増幅される出力信号を、ＢＰＦの後に形成するために、２つに分割され且つ掛けられる。最初の分岐（４４０２）において、ＲＦ入力信号は固定遅延により遅れる。第２の分岐４４０４において、入力信号の包絡線は、ダブルループＰＬＬ（４４０８）に接続しているＬＤＡ（４４０６）で抽出される。ＰＬＬ（４４０８）の第１のループは、ＣＷ信号の位相に対してＬＤＡを位相でロックする。ＰＬＬ（４４０８）の第２のループは、位相中の入力信号の変調（包絡線）に対してＰＬＬをロックする。包絡線の信号は、正確に（１または０）形作られ、最初の分岐のマルチプライヤを与える。包絡線の振幅が入力包絡線より高いＧ時間である場合、出力信号は値Ｇの利得に掛けられる。

図４５に関して示されるように、ＡＭ−ＬＤＡも無線中継器として実施され得る。無線中継器のためのブロックの概略図は、図３７〜４４に関して上に示され記述されたＬＮＡ置換実施形態に非常に似ている。実際、図３７乃至図４４中の上に述べられた任意の実施形態は、少数の変調を備える中継器のために使用されてもよい。まず、随意の電力増幅器（４５０２）および随意のバンドパスフィルタ（４５０４）はミキサー出力の次に来る。第２に、信号フィード、アンテナは、無線によって送信される。任意のこうした無線中継器の実施形態において、同時に反復が生じる場合、ＲＦ出力周波数はソースと同じではない。言い換えれば、出力チャネルは入力チャネルと同じであるはずがない。

「ａｍｏｎｇ ｏｔｈｅｒｓ」、「ｃａｎ」、「ｃｏｕｌｄ」、「ｍｉｇｈｔ」、「ｍａｙ」、「ｅ．ｇ．」などの、本明細書で使用される条件的な言語は、特に明記されない限り、又はさもなくば使用されるような範囲内で理解されない限り、通常は、特定の例が特定の特徴、要素、及び／又は工程を含む一方で他の例はそれらを含まないことを伝えるように意図される。故に、そのような条件的な言語は一般的に、著者の入力又はプロンプテイングの有無にかかわらず、特徴、要素、及び／又は工程が任意の特定の例に含まれるか又はその例において実行されねばならないかにかかわらず、特徴、要素、及び／又は工程が、１以上の例に必要とされる任意の方法であること、又は、１以上の例が必ず決定のための論理を含むことを示すように、意図される。用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」などは同意語であり、包括的に無制限の様式で使用され、そして、付加的な要素、特徴、作用、操作などを排除しない。また、用語「又は」は、例えば、要素のリストを接続するために使用される場合に、用語「又は」がリストにおける要素の１つ、幾つか、又は全てを意味するように、包括的な意味において使用される（その排他的な意味において使用されない）。

総じて、上述の様々な特徴及び処理は、互いに独立して使用されるか、又は、異なる方法で組み合わせられてもよい。全ての可能な組み合わせ及びサブ組み合わせは、本開示の範囲内にあるように意図される。加えて、特定の方法又は処理ブロックは、幾つかの実装において省略され得る。本明細書に記載される方法及び処理はまた、任意の特定の配列に限定されず、それに関係するブロック又は状態は、適切な他の配列において行なうことができる。例えば、記載されるブロック又は状態が、具体的に開示される以外の順に行われ、多数のブロック又は状態は、単一のブロック又は状態で組み合わせられ得る。例となるブロック又は状態は、直列、並列、又は、幾つかの他の様式で行われ得る。ブロック又は状態は、開示された例に加えられるか、又はそこから取り除かれてもよい。本明細書に記載される、例となるシステム及び構成要素は、記載される元のとは異なって構成されてもよい。例えば、要素は、開示された例に加えられ、そこから取り除かれ、又は、それと比較して再配置されてもよい。

特定の例又は例示的な例が記載されてきた一方で、これらの例は、ほんの一例として提示され、本明細書に開示される主題の範囲を限定するようには意図されない。実際、本明細書に記載される新規の方法及びシステムは様々な他の形態で具体化されてもよい。添付の特許請求の範囲及びその同等物は、本明細書に開示される主題の特定の範囲及び精神の中にあるように、そのような形態又は修正をカバーするように意図される。

Claims (18)

1. 対数増幅器であって、
   増幅器入力で入力信号を受け取り、入力信号を発振し、および、増幅器出力で第１の出力信号を生成するように構成された増幅器回路であって、入力信号が検出される変調信号と電気ノイズを含む、増幅器回路、
   増幅器出力と増幅器入力に連結され、入力信号と第１の出力信号との間で１８０度の位相シフトを確立するように構成されたフィードバック回路であって、入力信号の発振を維持するように構成された単一のコンデンサを含む、フィードバック回路、
   増幅器出力に接続され、および、増幅器回路を中心周波数でまたはその付近で共振させるように構成された並列共振回路、
   増幅器入力に接続され、および、あらかじめ決められた閾値の電圧が検出されるたびに入力信号の発振を周期的に終了させるように構成されたコントローラ回路であって、反復周波数を有する第２の出力信号を生成するように構成された第１の低域通過フィルタを含むコントローラ回路、
   を含み、
   前記コントローラ回路はＲＣ回路を含み、第１の低域通過フィルタは、ＲＣ回路と、増幅器入力とＲＣ回路との間で連結されたダイオードの組み合わせである、
   対数増幅器。
2. 変調信号は振幅変調または位相変調され、第１の出力信号は周波数領域でほぼ釣鐘状であり、変調信号は、入力信号の１つの周波数が釣鐘状の中心に調整されるときに復調される、請求項１に記載の対数増幅器。
3. 増幅器入力に連結されたバイアスをさらに含む、請求項１に記載の対数増幅器。
4. バイアスは増幅器回路を温度補償するように構成される、請求項３に記載の対数増幅器。
5. バイアスは温度補償された定電流給電である、請求項３に記載の対数増幅器。
6. 増幅器出力に連結され、および、ＲＦ周波数コンポーネントが取り除かれた後の任意の変調を含む入力信号のエンベロープの実質的に再生成されてサンプリングされたコピーである第３の出力信号を生成するように構成された第２の低域通過フィルタをさらに含む、請求項１に記載の対数増幅器。
7. （１）増幅器入力に連結された温度制御されたバイアスをさらに含むか、
   （２）増幅器出力と第２の低域通過フィルタとの間で連結された整合回路をさらに含むか、
   （３）第２の低域通過フィルタの出力に連結されたアンチエイリアシングフィルタとアナログ−デジタル変換器をさらに含むか、
   （４）第２の低域通過フィルタの出力に連結された周波数−電圧変換器、アンチエイリアシングフィルタ、およびアナログ−デジタル変換器をさらに含むか、
   （５）第２の低域通過フィルタの出力に連結されたデジタルシェーパ、周波数計、およびスケーリング回路をさらに含むか
   のいずれかである、請求項６に記載の対数増幅器。
8. 増幅器入力に連結された１つ以上の整合回路をさらに含む、請求項１に記載の対数増幅器。
9. 増幅器入力に連結された、または１つ以上の整合回路間で連結されたアイソレータをさらに含む、請求項８に記載の対数増幅器。
10. 増幅器出力または増幅器入力に連結され、および、第３の出力信号を生成するように構成された整合回路と第２の低域通過フィルタをさらに含む、請求項９に記載の対数増幅器。
11. 並列共振回路に連結され、および、第３の出力信号を生成するように構成された整合回路と第２の低域通過フィルタをさらに含む、請求項９に記載の対数増幅器。
12. 第１の低域通過フィルタに連結され、第２の出力信号を生成するように構成された整合回路をさらに含む、請求項９に記載の対数増幅器。
13. 増幅器入力に連結され、入力信号を中間周波数に翻訳するように構成された、スーパーヘテロダインステージ、および、
    増幅器回路に連結された位相ロックループ（ＰＬＬ）であって、入力信号の前記発振の周波数を制御する電圧を供給するように構成され、および、ＰＬＬ出力で入力信号の位相情報を出力するように構成された、ＰＬＬ、
    をさらに含む、請求項１に記載の対数増幅器。
14. ヘテロダインステージと増幅器入力との間で連結された１以上の整合回路、および、
    増幅器入力に連結された、または１以上の整合回路の間で連結されたアイソレータ、をさらに含む、請求項１３に記載の対数増幅器。
15. 増幅器回路に連結された位相ロックループ（ＰＬＬ）であって、入力信号の前記発振の周波数を制御する電圧を供給するように構成され、および、ＰＬＬ出力で入力信号の位相情報を出力するように構成された、ＰＬＬをさらに含む、請求項１に記載の対数増幅器。
16. 増幅器回路に連結された位相ロックループ（ＰＬＬ）であって、ＰＬＬ出力で入力信号のモジュラスと位相の情報を出力するように構成された、ＰＬＬをさらに含む、請求項１に記載の対数増幅器。
17. ＰＬＬは入力信号の前記発振の周波数を制御する電圧を供給するように構成され、ＰＬＬは増幅器回路の第２の出力信号によって提供されるスイッチをさらに含む、請求項１６に記載の対数増幅器。
18. ＰＬＬは、
    増幅器出力に連結されたフィードバックループ、および、
    位相／周波数比較器であって、ＰＬＬ出力が連結されている位相／周波数比較器をさらに含む、請求項１６に記載の対数増幅器。