KR20160006678A

KR20160006678A - 범용 복조 기능을 갖춘 로그 증폭기

Info

Publication number: KR20160006678A
Application number: KR1020157029871A
Authority: KR
Inventors: 포레스트 제임스 브라운; 패트릭 안토인 라다; 알렉산더 듀푸이
Original assignee: 도콘 아게
Priority date: 2013-03-15
Filing date: 2014-03-14
Publication date: 2016-01-19
Also published as: US20140266962A1; US9397382B2; US9356561B2; JP2018082458A; US20160173050A9; WO2014144919A1; EP2973994A1; JP6557718B2; CN105359408B; JP6517185B2; JP2016512932A; US9263787B2; CN105359408A; US20140266420A1; US20150295543A1; EP2973994B1; KR101776450B1; WO2014145129A1; EP2973994A4

Abstract

로그 증폭기(LDA)는 변조 입력 신호를 발진시키도록 구성되는 증폭기와, 증폭기 입력과 출력 간에 180도 위상 변이를 형성하는 그리고 입력 신호의 발진을 유지시키는, 피드백 수단과, 증폭기 출력에 연결되어 중심 주파수에서 또는 중심 주파수 근처에서 증폭기를 공진시키는 병렬 공진 회로와, 상기 증폭기 입력에 연결되어 기결정된 전류 임계치가 검출될 때마다 입력 신호의 발진을 주기적으로 종료시키는 컨트롤러를 포함하며, 상기 컨트롤러는 반복 주파수를 가진 제 2 출력 신호를 발생시키도록 구성되는 저역 통과 필터를 포함한다. LDA는 PLL 및/또는 수퍼헤테로다인의 유/무와 함께 AM용으로 사용될 수 있다. LDA는 믹서로 구현될 수 있고, 위상 복조용으로 사용될 수 있다. LDA는 위상 복조용으로 사용될 수 있다. LDA는 저잡음 증폭기 대신에 사용될 수 있다.

Description

범용 복조 기능을 갖춘 로그 증폭기 {Logarithmic Amplifier with Universal Demodulation Capabilities}

관련 출원의 상호 참조

본 출원은 2013년 3월 15일 출원된 미국특허가출원 제61/798,521호(발명의 명칭: "Logarithmic Amplifier with Universal Demodulation Capabilities")의 우선권을 주장한다.

기술 분야

본 발명은 재생형 선택적 로그 검출기 증폭기(LDA)에 관한 것이다.

본 발명은 LDA의 개선점 및 LDA용의 신규한 응용예에 관한 것이다.

본 발명의 LDA는 회로 토폴로지의 측면에서 수퍼-재생 수신기(SRO: super-regenerative receivers)와 일부 형태에서 유사하다. SRO는 진폭 감지 재생 디바이스다. SRO는 외부 소지(external quenching) 및 고-이득을 또한 가진다. SRO는 미국특허 제1,424,065호에 최초로 설명된 바 있다. SRO는 통상적으로 협대역 신호에 사용될 때 선택도 저하 및 출력 노이즈 증가에 시달리고 있다. SRO는 발진기가 LC 기반일 때 온도 드리프트를 또한 나타낼 수 있다. SRO 수신기는 메인 스트림 전파를 위한 수퍼-헤테로다인 수신기로 신속하게 대체되었고, 이는 후자의 수신기가 우수한 선택도 및 감도를 갖기 때문이다. 그러나, SRO는 간단하고 저전력이며, 원격 제어 시스템, 단거리 텔레메트리, 및 무선 보안용으로 수십년간 사용되고 있다. 선택도 및 드리프트 제한사항은 표면 음향파(SAW) 디바이스의 이용을 통해 해결되고 있다. 21세기의 첫번째 10년간, 중간 내지 높은 데이터 속도의 응용예용으로 최대 GHz 범위까지 저전력 수신기에 사용하기 위해 SRO에 새로운 관심이 재개되었다.

1MHz 대역폭에서 SRO의 수신 감도는 -80dBm 내지 -090dBM 수준으로서 중간 내지 높은 범위에 있다. SRO의 동적 범위(최소값에서 최대값까지 신호 레벨 범위)는 중간으로서, 20 내지 60dB 수준이다. SRO는 본질적으로 또는 그렇지 않을 경우 위상 변조(PM)를 복조할 수 없다. SRO는 노이즈를 감소시킬 수 없다. SRO는 수신 체인 내 어디에도 배치될 수 있으나, 업프론트 배치되지 않을 경우, 수신 감도 손실을 갖는다. SRO는 외부적으로 소지된다(또는 동기화된다). SRO의 증폭 모드는 진폭 감지 재생이다. 회로 토폴로지는 일반적으로 콜핏 발진기-기반(Colpitt oscillator-based)이다. SRO의 이득은 높다.

본 발명은 넓은 동적 범위에 걸쳐 로그 증폭을 제공하는 경향이 있는 DC 또는 기지대역 로그 증폭기와 소정의 유사성을 또한 가진다. 기지대역 로그 증폭기는 복수 길버트 셀에 기초하며, 통상적으로, 저주파수로부터 고주파수까지 중간 내지 큰 동적 범위에 대해 우수한 선형성을 제공한다. 더 간단한 로그 증폭기(가령, DC 로그 증폭기)는 트랜지스터 로그 전류 대 전압 전환 특성에 기초하며, DC로부터 저주파수까지 범위의 애플리케이션을 취급한다.

1MHz 대역폭에서 로그 증폭기의 수신 감도는 -80dBm 내지 -090dBM 수준으로서 중간 내지 높은 범위에 있다. 로그 증폭기의 동적 범위(최소값에서 최대값까지 신호 레벨 범위)는 높고, 40 내지 90dB 수준이다. 로그 증폭기는 PM을 직접 또는 간접적으로 복조할 수 없다. 로그 증폭기는 노이즈를 감소시킬 수 없다. 로그 증폭기는 수신 체인에 사용되지 않고, 소지를 수반하지 않는다. 로그 증폭기의 증폭 모드는 멀티플 증폭이다. 회로 토폴로지는 통상적으로 멀티-스테이지 길버트 셀이다. 로그 증폭기의 이득은 높거나 매우 높으며, 30 내지 70dB 수준이다.

그러므로, SRO도 로그 증폭기도, 위상, 진폭 및 위상, 주파수 및 진폭과, 높은 스커트 비를 가진 주파수, 매우 높은 감도 및 노이즈 억제, 매우 높은 동적 범위, 우수한 판별, 및 결함없이 수신기 체인 내 탄력적 배치를 본질적으로 복조하는 기능을 갖지 못한다.

평균화, 선택적 증폭, 필터링, 동기화된 검출, 대역 확산, 및 비선형 RAMAN 광학 증폭기와 같은 노이즈에 묻힌 약 신호를 처리하도록 추가적인 방법이 발전되었다.

평균화에서, 노이즈는 n개의 주기에 걸쳐 감소된다; 그러나 신호는 증폭되지 않는다. 또한 평균화는 참조를 위해 정확한 트리거를 요구하며, 이러한 트리거는 노이지하며, 낮은 신호 레벨에서 문제가 된다.

선택적 증폭 및/또는 필터링에서, 증폭 및/또는 필터링은 주파수 의존적이고 정적이어서, 주파수 통과 대역에서 시간에 걸쳐 어떤 개선을 제공하지 않으며, 통과 대역 내에서 노이즈를 감소시키지도 않는다. 이는 대역폭이 클 때 문제가 된다. 또한, 선택적 증폭기는 제한된 노이즈 거부를 가진다.

동기화된 검출에서, 입력 신호로 동기화를 위해 위상 동기 루프(PLL)가 요구되며, 이러한 선택도는 더 복잡한 방법이 사용되지 않을 경우 협대역을 의미한다. 이 방법은 매우 낮은 신호 레벨에서 또한 문제가 될 수 있다.

직접 시퀀스 - 대역 확산(DS-SS)에서, 비트는 송신 변조 프로세스 동안 넓은 주파수 스펙트럼에 걸쳐 확산되며, 궁극적으로 손실형 매체를 통해 전송된다. 수신기는 에너지를 디스프레딩하고, 복조 신호를 노이즈 플로어 훨씬 위에 나타나게 한다(가령, 천의 전형적인 확산 인자를 가진 GPS). 이 방법은 매우 높은 감쇠를 극복할 수 있으나, 이 방법은 많은 응용예에 대해 실용적이지 못한 DS-SS 송신기를 요구한다.

RAMAN 분배 광학 증폭기에서, 신호 대 잡음비(SNR)는 개선될 수 있고, 데이터는 최소 재생만으로 수백 내지 수천 킬로미터 거리로 광섬유 라인을 통해 전송될 수 있으나, 이 해법은 광학 응용예로 제한된다.

본 발명은 위상 동기 루프(PLL)와 같은 외부 회로에 부가하여 일체형 진폭 변조(AM) 및 위상 변조(PM)를 이용한, 재생 로그 검출기 증폭기(LDA)에 관한 것이다. 발명은 선행 기술의 해법에 비해 감도, 간섭 거부, 및 대역폭이 증가된, 유선, 무선 AM, PM, 또는 AM 및 PM 신호를 수신할 수 있다. LDA는 노이즈를 최소화하면서 신호를 또한 증폭시킬 수 있다. LDA는 외부 수단없이, 입력 신호가 시간에 걸쳐 특정 진폭(임계치)에 도달할 때마다 사이클을 자동적으로 재개함으로써 AM 입력 신호의 SNR을 개선시키는 통합 하드웨어를 이용한다. LDA 회로는 따라서, AM 입력을 낮은 중간 주파수(IF)의 출력 스펙트럼으로 변환하고, 순간 주파수는 입력파로 변조된다(즉, AM이 중간 주파수로 변환됨). 이러한 출력 스트림은 의사-디지털 주파수-변조 신호로 제공된다. AM 변조시, 변환은 고유 로그 스케일을 통해 이루어지고 그 후 출력된다. 동일한 주파수-변조 출력이 또한 기지대역으로 변환될 수 있고, 또는, 아날로그 주파수-진폭 컨버터, 피크 검출기 또는 디지털 카운터, 로직 인버터, 및 디지털 리스케일링 회로를 통해 시간에 따라 변하는 전압으로 복조될 수 있다(0Hz 내지 F_max).

여기서 설명되는 LDA는 로그 증폭, 신호 재생, 주파수 변환, 노이즈 필터링, 간섭 거부, 및 아날로그/디지털 진폭/위상 복조를 포함한, 여러 기능들을, 일부는 동시에, 수행할 수 있다. AM 모드에서, 출력 주파수는 입력 전압의 로그에 비례한다. n개의 사이클에 걸쳐 노이즈를 감소시키면서 신호를 증폭함으로써, 주파수 변환의 비-기존 프로세스의 일부분으로서, LDA는 재생 수신기 및 증폭기로 작용한다. 고유 로그 함수가 선형 입력을 로그 출력으로 변환하여, 매우 낮은 입력 레벨에서 검출을 가능하게 하고, 이는 대략 100dB의 가용 동적 범위를 가능하게 한다. LDA는 PM 입력을 다른 주파수로 트랜스코딩할 수 있다. LDA는 조정가능 주파수를 이용하여 다양한 채널 및 회로 보드를 취급할 수 있다. LDA 수신기 회로는 매우 높은 감도를 제공한다. LDA는 가격 효율적이고, 스케일러블하며, IC 칩에 직접 통합될 수 있다. LDA는 아날로그, 디지털, 및 AM 복조를 수용할 수 있다. 입력 신호와의 LDA 위상 동기식 재생으로 인해, PM과 같은 다른 타입의 복조가 추가 회로를 부가하면서 또한 가능하여, 넓은 범위의 실제적 응용예에서 LDA를 사용할 수 있게 한다.

LDA용 응용예는 수없이 많다. LDA 기술은 거의 모든 전자 시스템에 통합될 수 있어서, 높은 감도, 높은 동적 범위, 낮은 전력 소모, 우수한 간섭 거부, 대역폭 증가, 우수한 SNR, 긴 거리, 및/또는 클린 증폭의 장점을 누릴 수 있을 것이다.

도 1은 일 실시예에 따른 LDA의 작동 효과를 나타내는 신호 그래프.
도 2는 일 실시예에 따른 LDA의 작동 효과를 더 나타내는 신호 그래프.
도 3A 및 3B는 일 실시예에 따라, 입력 시간 스케일이 LDA의 출력 주파수에 얼마나 길에 영향을 미치는지를 나타내는 신호 그래프.
도 4는 일 실시예에 따라 LDA의 비-선형 발진 및 소기 사이클을 더 나타내는 신호 그래프.
도 5는 일 실시예에 따라 일체형 AM 복조를 갖춘 LDA를 나타내는 블록도.
도 6은 일 실시예에 따라 일체형 AM/ASK/OOK 복조 회로 및 대안의 복조를 갖춘 LDA를 나타내는 블록도.
도 7 및 8은 일 실시예에 따라 일체형 AM/ASK/OOK 복조 회로 및 대안의 복조 구조를 갖춘 LDA를 나타내는 블록도.
도 9는 일 실시예에 따라 AM 복조 회로를 갖춘 LDA를 나타내는 개략도.
도 10은 일 실시예에 따라 의사 디지털 주파수 입력을 디지털 출력 펄스 스트림으로 변환을 나타내는 블록도.
도 11은 일 실시예에 따라 디지털 펄스 스트림을 디지털 등가 전압 샘플로 변환을 나타내는 블록도.
도 12는 일 실시예에 따라 아날로그 주파수-변압 컨버터를 나타내는 블록도.
도 13은 일 실시예에 따라 아날로그 검출기를 나타내는 개략도.
도 14는 일 실시예에 따라 LDA를 나타내는 블록도.
도 15는 일 실시예에 따라 대안의 출력을 가진 LDA를 도시하는 블록도.
도 16A 및 16B는 일 실시예에 따라 2개의 주파수를 정합시키기 위한 해법들을 나타내는 블록도.
도 16C 및 16D는 일 실시예에 따라 2개의 주파수를 정합시키기 위한 해법들을 나타내는 개략도.
도 17은 일 실시예에 따라 직렬 브랜치 CRLH-TL A가 LDA에 연결되는 방식과, 병렬 CRLH-TL B가 LNA에 연결되는 방식을 나타내는 도면.
도 18은 일 실시예에 따라 믹서로 LDA를 나타내는 블록도.
도 19는 일 실시예에 따라 LDA가 아날로그 출력 또는 세미-디지털 출력을 발생시키는 방식을 나타내는 블록도.
도 20은 일 실시예에 따라 믹서로 LDA의 제 2 실시예를 나타내는 도면.
도 21은 일 실시예에 따라 믹서로 LDA의 제 3 실시예를 나타내는 도면.
도 22는 일 실시예에 따라 아날로그 I, Q 출력과 함께 QPSK 복조기로 구현되는 LDA 믹서를 나타내는 블록도.
도 23은 일 실시예에 따라 디지털 I, Q 출력과 함께 QPSK 복조기로 구현되는 LDA 믹서를 나타내는 블록도.
도 24는 일 실시예에 따라 듀얼 LDA 믹서의 LO 구현예에 대한 변형을 나타내는 블록도.
도 25는 대안의 출력을 가진 AM 복조기로 LDA를 도시하는 블록도.
도 26은 일 실시예에 따라 극 변조 출력을 갖춘 수퍼-헤테로다인 AM-LDA LNA/QPSK/M-QAM 복조기를 나타내는 블록도.
도 27은 일 실시예에 따라 극 변조 출력을 갖춘 AM-LDA LNA/QPSK 직접 복조기를 나타내는 블록도.
도 28은 일 실시예에 따라 극 좌표 출력을 갖춘 다른 AM-LDA LNA/QPSK 직접 복조기를 나타내는 블록도.
도 29는 일 실시예에 따라 직교 스플리터 및 듀얼 PLL을 갖춘 AM-LDA LNA/QPSK 직접 복조기를 나타내는 블록도.
도 30은 일 실시예에 따라 제 1 스테이지로 QPSK를 지닌 수퍼-헤테로다인 AM-LDA LNA/QPSK 복조기를 나타내는 블록도.
도 31은 일 실시예에 따라 제 1 스테이지로 극 변조 연산 출력 및 QPSK를 갖춘 수퍼-헤테로다인 AM-LDA LNA/QPSK 복조기를 나타내는 블록도.
도 32는 일 실시예에 따라 제 1 스테이지 및 직교 스플리터로 QPSK를 갖춘 수퍼-헤테로다인 AM-LDA LNA/QPSK 복조기를 나타내는 블록도.
도 33은 일 실시예에 따라 제 1 스테이지 및 듀얼 PLL로 QPSK를 갖춘 수퍼-헤테로다인AM-LDA LNA/QPSK를 나타내는 블록도.
도 34, 35, 36은 일 실시예에 따라 각각 QPSK 복조기로 LDA를 나타내는 블록도.
도 37은 LNA에 대한 AM-LDA 대체 모델을 나타내는 도면.
도 38은 일 실시예에 따라 LNA에 대한 수퍼-헤테로다인 AM-LDA 대체를 나타내는 블록도.
도 39는 일 실시예에 따라 LNA의 AM-LDA 및 PLL 대체를 나타내는 블록도.
도 40은 일 실시예에 따라 복합 변조 QPSK, n-PSK, 또는 n-NQAM을 위한 직교 스플리터, 듀얼 AM-LDA, 및 PLL에 기초한 LNA의 대체를 나타내는 블록도.
도 41은 일 실시예에 따라 복합 변조 QPSK, n-PSK, 또는 n-NQAM을 위한, 출력 옵션없는, 직교 스플리터, 듀얼 AM-LDA, 및 PLL에 기초한 LNA의 대체를 나타내는 블록도.
도 42는 일 실시예에 따라 복합 변조 QPSK, n-PSK, 또는 n-NQAM을 위한 프론트엔드 및 듀얼 AM-LDA, 및 PLL로 QPSK 복조기에 기초한 LNA의 대체를 나타내는 블록도.
도 43은 일 실시예에 따라 복합 변조 QPSK, n-PSK, 또는 n-NQAM을 위한 프론트엔드 및 듀얼 AM-LDA로 QPSK 복조기에 기초한 LNA의 대체를 나타내는 블록도.
도 44는 일 실시예에 따라 AM-LDA 및 엔빌롭 제거 복원 EER에 기초한 LNA의 대체를 나타내는 블록도.
도 45는 일 실시예에 따라 수퍼-헤테로다인 무선 리피터를 나타내는 블록도.

본 발명에 참고자료로 전체가 포함되는 미국특허 제7,911,235호에 설명되는 LDA는 주어진 임계치에 도달할 때 자체-소지되는 간헐적 발진을 생성한다. 이는 직접 또는 간접 AM 또는 PM 복조를 수행하기 위한 회로를 또한 내장한다. 이러한 요인들은, 재생 이득이 로우 사이드 상에 있다는 점과 연결되어, 노이즈에 묻힌 작은 진폭의 신호를 LDA가 검출할 수 있게 한다. LDA는 아날로그 또는 디지털 AM 변조 신호를 변환하여, 넓은 동적 범위에 걸쳐 중간 주파수로 거의 일정한 진폭 및 의사-디지털 펄스의 트레인을 생성한다. 디지털 주파수-전압 컨버터(VFC)를 이용하여 간단한 프로세싱으로 디지털 전압 워드의 펄스 주파수를 변환시킬 수 있다. 대안으로서, 간단한 아날로그 VFC 또는 피크 검출기를 이용하여 오디오 또는 비디오 대역폭을 갖는 기지대역에 대한 입력 신호를 복조할 수 있다. LDA는 자동 주파수 제어(AFC) 필요없이, 직접 AM 복조, 고감도 및 노이즈 레벨로부터 신호 재생, 높은 스커트 비, 의사 디지털 출력 데이터를 가능하게 한다.

LDA의 작동 효과가 도 1에 추가로 도시된다. LDA가 화이트 가우시안 입력 노이즈(104)(도 1의 위쪽에 도시되는 짧은 파선)에 의해 마스킹되는 주파수 캡처 대역폭 내에서 로우-레벨 입력 신호(102)(도 1의 위쪽에 도시되는 긴 파선)를 수신한다고 가정할 때, LDA는 임계 레벨에 도달할 때까지 다수의 주기에 걸쳐 출력 신호(106)(도 1의 아래에서 점선 파선)로 입력 신호(102)를 재생 및 증폭시킬 것이다. 입력 임계 레벨에 도달할 때, LDA는 출력 펄스를 발생시키고, 사이클을 재개한다. 가우시안 노이즈가 임의적이고 입력 신호(102)와 상관없기 때문에, 재생 신호(106)가 증가함에 따라, 노이즈(108)(도 1의 아래쪽에 도시되는 실선)는 평균화되고 동일 값으로 유지되어, 다수의 주기에 걸쳐 증폭되지 않는다.

LDA로의 입력 신호가 다수의 주기에 걸쳐 조합될 때(도 2의 실선), 도 2에 짧은 파선으로 도시되는 결과적인 곡선은 시간에 걸쳐 감소되는 지터를 갖는 재생 및 증폭 신호를 나타낸다. 이 효과는, 특정 파장에서 포톤이 공동에서 증폭되는 수직 공동 레이저(VCSEL)와 같은, 레이저와 유사하다. LDA의 경우에, 공진 주파수에서, 정재파는 동기식 증폭기의 도움으로 시간에 걸쳐 보강 방식으로 에너지를 축적한다. 축적 주기 종료시, 더 높은 에너지의 방전이 생성되며, 프로세스가 재개된다.

코히어런트 에너지의 느린 축적(및 진폭 지터의 감소)과 함께 노이즈 플로어로부터 나타나는 재개 프로세스를 설명하는 다른 예는, 다음과 같다: 2개의 유사한 기계적 포크가 존재하는 크고 시끄러운 방이 있다고 가정하고, 각각의 포크는 높은 품질 계수 및 동일한 공진 주파수를 가지며, 각각은 룸의 다른 측부에 있다. 제 1 포크(여기 소스)가 낮고 일정한 레벨로 두드리고 있다고 가정한다. 제 2 포크는 높은 레벨의 노이즈로 인해 제 1 포크를 간신히 들을 수 있다. 소정의 시간 후, 제 2 포크는 높은 품질 계수로 인해, 두 포크 간의 약한 결합으로 인해, 그리고 마지막으로, 기계적 에너지의 느린 동기식 축적으로 인해, 룸 내 노이즈 레벨에 관계없이 높은 진폭 레벨로 톤 주파수에서 증폭 및 공진할 것이다. 여기서 핵심은 신호 축적 및 랜덤 노이즈의 평균화를 위해, "느리다"는 것이다.

이 원리는 도 3A 및 3B에서 추가적으로 예시되며, 이는 입력에 대한 더 긴 시간 스케일이 출력 주파수에 어떻게 영향을 미치는지를 보여준다. 두 도면 모두, 입력 신호(노이즈 포함)가 각 도면의 상단에서 실선으로 도시되고, 재생된 출력 신호는 각 도면의 중단에 짧은 파선으로 도시된다. 출력 반복율은 각 도면의 하단에 긴 파선으로 도시된다. 언급되는 바와 같이, 입력 신호가 낮은 레벨에 있을 때, LDA는 신호 재생시켜서 일정 임계값에 도달하기 위한 시간(t1)을 필요로한다. 도 3A의 시간 윈도에서, 5개의 펄스가 t1 동안 생성되고, 도 4B는 더 높은 신호와, 임계치 도달을 위해 이에 대응하는 더 빠른 재생 시간을 나타내며, 결과적으로 동일한 시간 윈도 내에서 더 많은 펄스(8개의 펄스)를 생성한다.

추가적으로, 출력 펄스는 낮은 값부터 높은 값까지의 입력 신호에 대해 진폭이 거의 일정하고, 이는 큰 동적 범위가 수반될 때 주목할만한다.

AM 모드가 연관되는 한, LDA의 출력 주파수는 입력 전압의 대수값에 비례하며, 이는 다음과 같이 표현된다:

또는

이 경우:

F₀ 는 최소 고정 주파수이고,

K, K₂ 는 일정 값이며,

V_{IN_} _RMS(t) 는 입력 신호 V_IN(t)의 RMS 값이고,

L_IN _{_dB}(t) 는 dBm 단위의 입력 레벨 L_IN(t) 이며,

F_OUT(t) 는 출력 주파수다.

유선 및 무선 시스템 모두에서, 정보 전송을 향상시키기 위한 LDA 기술의 기능은, 로직 레벨을 이용하여 데이터의 펄스 스트림으로 쉽게 변환될 수 있는 출력 주파수의 발생에 기초한다. 정보는 주파수 도메인의 정보로서, 진폭 도메인과는 해당없다. 이 기법은 효율을 증가시키고, 긴 유선 그리고 무선을 통해 데이터 통신시 노이즈를 감소시킨다.

요망될 경우 출력 주파수는 아날로그 또는 디지털 형태로 전압 변조로 변환될 수 있다. 이러한 경우에, 전역 통과 필터링 후 출력 전압은 다음과 같이 된다:

또는

여기서:

V_OUT _{_} _RMS(t) 는 출력 전압이고,

K₃, K₄ 는 일정 값이다.

PM 또는 AM 복조 회로를 가진 LDA는 넓은 범위의 서로 다른 실시예들에 사용될 수 있고, 다음의 비제한적 리스트를 포함한다:

1. 전압 변조 입력 신호를 IF 범위의 FM 출력 신호로 변환하는 LDA의 기능과, 그 로그 분해 이용은, 노이즈를 감소시키고 노이즈에 대해 약 신호의 동적 범위를 확장시킴에 있어 특히 효과적이어서, LDA를 다음과 같은 많은 응용예에 대해 이상적으로 적합하게 한다.

a. 스플래터-프론 레이더(splatter-prone radar)와, 초음파, MRI, 및 CAT 스캔과 같은 마이크로-신호 의료 디바이스와, 피시 파인더 및 일반적으로 소나와, 충돌 방지 수단

b. 신호 분석기, 전력 미터, RF 송신기 증폭기

c. 와이파이와 같은 무선망

d. 고해상도, 고속, 그러나 값비싼 AD 컨버터의 대체물로, LDA에 기초한, 간단한, 저전력 소모 주파수-디지털 컨버터

e. 오일, 물, 및 가스 산업에서 파이프라인 미터 및 통신, 그리고

f. 값비싼 아날로그-디지털 컨버터(ADC)를 LDA, PLL, 디지털 카운터, 고속 클럭, 디지털 인버터, 및 디지털 스케일링의 여러가지 가능한 구조로 대체.

2. 약 신호로부터 랜덤 노이즈를 필터링하기 위한 LDA의 기능은 스마트폰 디바이스 또는 셀룰러 기지국 수신기를 위한 노이즈 플로어로부터, 가령, 수 dB의 신호를 추출하는 기능을 LDA에 부여한다. 셀 폰의 출력 전력을 추가로 감소시키고(개선된 RF 예산 링크), 따라서, 배터리 수명 및 범위를 팩터 n만큼 연장시키기 위해, LDA 기술은 이동 전화 내로 통합될 수 있다. 더욱이, 셀 기지국은 약 신호의 회복을 위해 LDA를 이용할 수 있다.

3. LDA가 입력 신호를 재생하고 노이즈를 능동적으로 감소시키기 때문에, LDA는 증폭 체인 내 제 1 또는 제 2 블록 다음에 위치하는 경우에도 SNR 비를 크게 증가시킬 수 있다.

4. LDA는 아날로그/디지털 AM, 및 다른 변조, 예를 들어, ASK, OOK, 및 PSK를 직접 복조할 수 있다. LDA는 일부 경우에, PLL, 믹서, 합성기, 스플리터, 컴바이너, 증폭기, 및 필터, 등과 같은 회로들을 추가와 함께, 아날로그/디지털 PM, 직교 위상 변이 키잉(QPSK), 및 n-QAM 변조, 그리고 더 복잡한 기법, 예를 들어, DS-SS(BPSK 또는 QPSK 이용) 및 OFDM(BPSK, QPSK, 및 n-QAM 이용)을 또한 복조할 수 있다. 이러한 범주에서:

a. 응용예는 와이파이, GPS, LTE, 및 많은 다른 통신 방법을 포함한다;

b. LDA는 RF 변조 주파수로 또는 그 근처로 튜닝될 경우, 많은 타입의 로우-레벨 RF 신호를 재생할 수 있다;

c. LDA는 표준 디지털 수신기의 여러가지 기능들을 대체함으로써 무선 디지털 수신기를 단순화시키는데 사용될 수 있다(직접 디지털 변환을 이용하여 RF로부터 낮은 중간 주파수까지 또는 기지대역까지); 그리고,

d. 기지대역 마이크로볼트 센서(가령, 20Hz-20KHz 오디오 대역폭)에서, LDA는 디지털 출력을 가진, 매우 낮은 노이즈 및 높은 판별 변환 이득 증폭기로 사용될 수 있다.

5. 기지대역에 있는 또는 앞서 변조된, 넓은 동적 신호(즉, 약 신호부터 높은 신호까지의 신호)에 대해, 노이즈에 묻힌 약 신호에 대한 LDA의 높은 감도는 LDA를 초음파와 같은 의료 산업 응용예에 특히 적합하게 만든다.

일체형 AM 복조 기능(AM-LDA)을 가진 LDA의 개략적 블록도가 도 5에 도시된다. 도시되는 회로의 거동 원리는 다음과 같다: 증폭기(502)가 피드백 루프를 통해 커패시터(504)와 발진하도록 구성된다. 증폭기(502)는 NPN, PNP 트랜지스터, FET 트랜지스터, MOS 트랜지스터, 듀얼 게이트 FET 트랜지스터일 수 있다. 또한, 액티브 회로의 구조는 달링톤(Darlington), 공통-베이스, 공통 컬렉터, 공통 에미터, 캐스케이드, 차동 쌍(differential pair), 등일 수 있다. 다른 타입의 증폭기, 가령, 단일 또는 멀티 스테이지 증폭기, 로직 증폭기가 사용될 수 있다. 제조 프로세스는 실리콘, 바이-CMOS, GaAs, 또는 증폭기 생성가능한 그외 다른 프로세스일 수 있다.

가장 간단한 구현예는 증폭기(502)의 입력으로부터 출력까지 180도 위상 변이를 갖는 것이고, 발진이 이득 제한 인자로 커패시터(504)에 의해 유지되는 것이다. 병렬 공진 회로(506) 또는 일반적으로 공진 4중극 회로가 증폭기(502)의 출력에 추가될 수 있다. 회로(506)의 통과 대역 내 낮은 감쇠로 인해, 증폭기는 중심 주파수에서 또는 그 근처에서 공진하도록 구성된다. AM-LDA의 AC 분석응답은 접지부에 연결된 병렬 공진자에 있어서 통상적인 것이며, 주파수 도메인에서 대략 벨 형상으로 보인다.

최적의 AM 또는 위상 복조 모드는 입력 신호 주파수가 LDA의 벨 형상의 중심에 맞게 조정될 때 나타난다. LDA는 주파수 대역폭 내에 코히어런트 신호를 재생하는 경향이 있고, 따라서, 전력이 이 대역폭에서 증가할 수 있다.

AM-LDA 거동의 다른 중요한 조각은 RC 회로이며, 저항기(508) 및 커패시터(510)로 구성된다. 증폭기에 연결될 때, RC 회로는 주기적으로 충전되고, 전위가 상승함에 따라 저항기(508) 양단의 전압이 증가하고, 이는 증폭기(502)의 출력 전류를 증가시킨다. 이와 동시에, 증폭기(502)의 입력 바이어스 전류가 감소하고, 주어진 전압 임계 스위치에서 증폭기(502)를, 따라서, 발진을, 오프시킨다. 이 시점에서, 커패시터(510)에 축적된 전하가 저항기(508)에서 방전되며, 그 결과, 저항기(508) 및 커패시터(510) 상의 전위가 낮고, 증폭기 바이어스 전류는 증가하는 경향이 있으며, 짧은 시간 주기 후, 발진이 다시 일어나기 시작한다.

증폭기(502) 입력용 바이어스(511)는 증폭기(502)를 온도 보정하도록 설계될 수 있다. 예를 들어, 증폭기(502)가 쌍극성 트랜지스터로 만들어질 경우, V_BE는 -2mV/도로 변화할 것이다. DC 바이어스 전압이 -2mV/도로 마찬가지로 감소하도록 만들어질 경우, 에미터 상의 DC 전압은 일정하게 유지될 것이고, 따라서 마찬가지로 저항기(508)를 통하는 DC 전류를 유지시킬 것이다.

대안의 바이어스 방법은 온도 보정된 일정 전류를 증폭기(502) 또는 트랜지스터 회로에 공급하는 것이다. 이렇게 함으로써, 그리고 트랜지스터가 전류 증폭기이기 때문에, 온도에 따른 V_BE 변화가 관련없어지고, 컬렉터 전류는, 베이스 전류와 베타의 곱과 같기 때문에, 마찬가지로 온도보정된다. 또한, 일정 전류 바이어스는 베이스 전압이 시간에 따라 변하기 때문에 더 선형의 거동을 제공한다.

저역 통과 필터링 이후, 저항기(508) 및 커패시터(510) 상의 신호가 출력 반복 주파수이고, 그 형상은 도 4에 도시되는 주기적 발진 주파수의 엔빌롭을 닮는다.

다이오드(512)는 증폭기를 RC 회로에 또는 저항기(508) 및 커패시터(510)에 연결하고, 우수한 RF거동을 갖는 저역 통과 필터로 작용한다. 다이오드(512)는 전도 상태일 때 로우 임피던스를 갖고(입력 전압의 양의 하프 사이클), 비전도 상태일 때 하이 임피던스를 가진다(입력 전압의 음의 하프 사이클). 증폭기(502)에 대한 입력은 다이오드(512) 위에 약하게 연결된다. 입력 정합은 중요하고, 우수한 정합은 아래 에서 더 논의되는 바와 같이, 주요 인자에 의해 성능을 개선시킬 수 있다. 선택적인 커패시터(도시되지 않음)가 다이오드(512)의 캐소드와 증폭기(502)의 바이어스에 연결되어, 결합을 증가시키고 반복적 사이클링을 촉진시킬 수 있다.

다른 실시예에서, 다이오드(512)는 비교적 높은 값, 가령, 10uH로부터 1mH까지의 인덕터로 대체될 수 있다. LDA 발진 작동 주파수가 너무 높을 경우, 무급전이 저역 통과 효과에 악영향을 미칠 수 있고, 다이오드와 같은 더 이상적인 구성요소가 사용될 수 있다. 추가적인 구현예에서, 다이오드(512)는 적절히 바이어스된 트랜지스터와 같은 액티브 구성요소에 의해 대체될 수 있다.

일체형 AM/ASK/OOK 복조 회로를 갖춘 LDA의 추가 실시예가 도 6에 도시된다. 도 6은 도 5와 본질적으로 동일하며, 유사 요소들이 동일한 번호를 가지지만, 저역 통과 필터(602)가 추가되고, 교류 출력(604)이 발생되며, 바이어스(611)가 온도 제어된다. 교번 출력(604) 상의 신호는 RF 주파수 성분이 저역 통과 필터(620)로 제거된 후, 임의의 AM/ASK/OOK를 포함하는 입력 신호의 본질적으로 재생된 시간 샘플링 사본일 수 있다. 정합 회로(도 6에 도시되지 않음)는 에너지 전달을 분리 및 최대화시키기 위해 저역 통과 필터(602) 앞에 추가될 수 있다.

출력 신호의 태핑은 가령, 증폭기의 출력 상에서와 같이, 전도 모드에서, 또는, 상호 연결 인덕턴스를 이용한 자기 결합과 같이, 무선 모드로, 이루어질 수 있다. 시간 샘플링으로 인해, 주파수 스펙트럼은 반복적으로 보일 수 있다. 일부 경우에, 소기 주파수 펄스는 매우 작아서, 마치 소기 주파수가 없는 것처럼 시스템이 작용하며, 출력 상의 변조 신호가 시간 상 연속적으로 나타날 수 있다. 그러나, 교번 출력 노드(604)의 태핑은 이 문제를 완화시킬 수 있고, 더 높은 전력 출력 신호 F_rep(t)를 제공할 수 있다.

저역 통과 필터 앞의 교번 출력(604) 상의 주파수 스펙트럼은 변조를 이용한 RF 신호(해당될 경우), 변조를 이용한 중간 주파수 IF의 반복율 f_rep(t) 주파수(해당될 경우), 그리고 제로 헤르츠에서 기지대역의 변조 신호(해당될 경우)를 지닌다. 이 시점에서 2가지 경우가 가능하다:

1. RF 신호 및 IF 주파수를 저역 통과 필터링하고(f_rep), 재생/증폭된 기지대역 신호를 복원시킨다. 기지대역 신호는 복조된 AM 출력으로 나타난다. 디지털 신호 v(k)를 생성하도록 앤티-앨리어싱 필터(anti-aliasing filter) 및 ADC를 이용한 선택적인 팔로우-업이 가능하다.

2. RF 신호 및 기지대역(BB) 주파수를 저역 통과 필터링(또는 대역 통과 필터링)하고, 재생/증폭된 f rep(t) 신호를 복원시킨다.

a. 전압 컨버터, f/v 컨버터, 및 개선된 증폭기를 이용하여 아날로그 방식으로 f_rep(t)를 프로세싱하여 기지대역 복조 AM 신호를 복원시킨다. 디지털 신호 v(k)를 생성하도록 앤티-앨리어싱 필터 및 ADC를 이용한 선택적 팔로우-업이 가능하다.

b. 디지털 성형, 순간 주파수 미터(또는 피리어드 미터에 이은 디지털 1/x 함수), 및 스케일링을 이용하여 디지털 방식으로 f_rep(t) 처리하여, 디지털 복조 출력 신호를 획득한다.

추가 실시예가 도 7에 도시되며, 도 5 및 6과 유사 요소들은 동일한 번호를 가진다. 도 7은 통합 AM/ASK/OOK 복조 회로와, 병렬 공진 회로 내 노드로부터 취한 대안의 복조 반복 주파수 F_rep(t) 출력을 가진 LDA를 도시한다. 도 7의 실시예에 따르면, 출력 신호(702)는 병렬 공진 회로(506) 내 노드로부터 태핑된다. 태핑은 회로(506)의 2개의 커패시터 사이의 중간점과 같이, 전도 모드에 놓일 수 있고, 또는, 상호 결합 인덕턴스를 이용한 자기 결합과 같이 무선 모드에 놓일 수 있다.

추가 실시예가 도 8에 도시되며, 도 5 및 6과 유사 요소들은 동일한 번호를 가진다. 도 8은 통합 AM/ASK/OOK 복조 회로와, 증폭기의 입력으로부터 취한 제 2 대안의 복조 반복 주파수 F_rep(t) 출력을 가진 LDA를 도시한다. 본 실시예에서, 출력(802)은 증폭기(502)의 입력으로부터 태핑된다. 선택적인 정합 회로(도시되지 않음)가 저역 통과 필터(602) 앞에 위치하여, 분리를 개선시키고 에너지 전달을 최대화시킬 수 있다.

AM 복조 기능을 이용한 LDA의 전형적인 구현예가 도 9에 도시된다. 병렬 및 직렬 공진자 회로 L1, C3가 증폭기 T1(이 경우에 NPN 트랜지스터)의 컬렉터 상에서 발견된다. 트랜지스터 T1은 컬렉터와 에미터 간에 180도 위상차를 제공한다. C1은 피드백 발진기 커패시터다. VG1은 커패시터(도시되지 않음 그러나 도 5 내지 8에 도시되는 커패시터 C2와 유사)를 통해 연결되는 입력 소스 신호다. 바이어스는 VS2, R3, C6 다. D2는 RC 회로(R4, C11)에 연결되는 다이오드다. 출력은 VM1이다. 선택적인 C7이 소지 프로세스 개선을 위해 도시된다.

앞서 논의한 바와 같이, 도 5 내지 도 8의 교번 출력 또는 제 2 교번 출력과 같은, 출력으로부터 반복 주파수 속도는 의사-디지털이고, 디지털 신호로 성형을 위해 별 프로세싱을 필요로하지 않는다. 첫번째로, 피크간 진폭이 약 0.5Vpp 보다 작은 경우에, 출력이 증폭될 필요가 있다. 도 10에 도시되는 바와 같이 진폭이 0.1Vpp인 경우에, 요구되는 이득은 약 5 내지 20이다. 증폭은 한 단계 또는 여러 단계로 수행될 수 있다. 그 후, 증폭된 신호가 기준 전압과 비교되고, V_ref 일 때 로직 "1"을 생성하고 그렇지 않을 경우 "0"을 생성한다. 하나 이상의 로직 게이트가 추가되어 날카로운 에지 및 TTL 레벨을 이제 디지털 신호에 제공할 수 있다. 디지털 반복 주파수 출력 신호는 위상 및 순간 주파수에 정보를 지닌다. 앞서 언급한 바와 같이, 이 신호는 긴 거리에 걸쳐 또는 노이지 환경에서 송신될 수 있고, 진폭 정보가 아니기 때문에 노이즈에 무감하다.

도 11에 도시되는 바와 같이, 도 5 내지 도 8의 출력, 교번 출력, 또는 제 2 교번 출력으로부터의 디지털 반복 주파수 신호가, 순간 주파수 미터를 통해 진행됨으로써 디지털 전압 V(k) 신호로 또한 변환될 수 있다. 대안으로서, 순간 주기 미터에 이은 디지털 역함수가 사용될 수 있다. 디지털 전압 V(k)는 스케일링 후 다음과 같이 나타난다:

V(k) = F(k)*K₁ + V₀

여기서,

F(k): 순간 주파수의 k번째 샘플

K₁: V/Hz의 상수

V₀: LDA 입력이 50 오옴에서 종료될 때 발생되는 전압(주파수)에 대응하는 일정 오프셋 전압. 50오옴에서 V(0) = F(k)*K1.

도 12에 도시되는 바와 같이, 주파수-전압 컨버터(FVC)는 AM-LDA와 연계하여 사용될 수 있다. 컨버터는 LDA의 반복 주파수 출력에 연결되고, 변환된 전압의 평균값을 출력에 제공한다. 추가적인 저역 통과 필터링이 더하여질 수 있다. 도 12는 간단한 FVC를 도시하지만, 단순성으로 인해 소정의 제약사항을 가진다 - 즉, 슬루율이 예를 들어 기존 디지털 기법보다 느리고, 이는 통상적으로 정확한 전압값에 정착을 위해 수개의 펄스를 필요로한다.

도 13은 LDA를 수반하는 다른 가능한 구현 실시예인 아날로그 검출기를 도시한다. 아날로그 검출기는 도 9의 반복 주파수 출력(VM1) 또는 도 9의 증폭기 T1의 입력에 연결될 수 있다. 추가적인 저역 통과 필터링 및 증폭이 더하여질 수 있다.

지금까지 도시된 AM-LDA는 작동가능하지만, 발진기로부터 입력 포트 전체를 통해 RF 에너지의 누설과 같은 소정의 취약성에 시달리고 있을 수 있어서 반드시 이상적이라고 할 수 없다. 이는 두가지 핵심적 이유로 악화 인자가 된다.

1. LDA가 RF 수신기에서 제 1 스테이지로 사용될 때, RF 에너지가 거꾸로 안테나에 공급된다. 이는 안테나를 의도하지 않은 주파수 대역에 원치않는 에너지를 방사하게 하고, EMI 노이즈를 야기하게 한다.

2. 누설 에너지는 입력 신호에 대해 다른 위상으로 LDA 입력에게로 다시 반사될 수 있고, 이는 재생 목적에 반한다(재생은 입력 신호와 코히어런트한 공진 위상의 느린 축적이다). 따라서, 이러한 반사는 RF 감도를 감소시킨다.

또한, 저잡음 증폭기 LNA가 로그 검출기 증폭기 LDA에 선행할 때 추가적인 이득 이용을 얻을 수 있다. 게다가 재생 디바이스 및 시간 변형 회로인 경우, LDA는 기존 수신기 체인에서와 같이 선형 회로를 위한 노이즈 법칙에 의해 완전히 설명될 수 없고, 이 경우 체인의 제 1 증폭기는, Friis의 공식에 따라 규정되는 바와 같이, 수신기의 노이즈 수치 결정에 있어 핵심적 요소다:

이고 (단위 dB)

(단위 .)

NF: 총 노이즈 수치, dB 단위 비

F: 총 노이즈 수치, 선형 비

F_Ai: 증폭 체인의 i번째 증폭기의 선형 노이즈 수치

G_Ai: i번째 증폭기의 선형 이득

재생 로그 증폭기의 경우에, 재생부는 제 1 장소에 또는 수신 체인 내 임의의 위치에 배치될 때 SNR을 개선시킬 수 있다. 따라서, 재생 LDA는 노이즈 제한된 증폭기 수신기 체인에서도 선행 저잡음 증폭기을 잘 이용할 수 있다. 이러한 LDA는 동적 범위가 신호의 로우 사이드(노이즈 레벨)에서 연장되기 때문에 노이즈에 묻힌 신호를 더 증폭시킬 수 있다. LDA가 없는 이러한 노이즈-제한 수신기에서, LNA의 가설적 추가는 시스템의 노이즈 제한 때문에 거의 용도가 없을 것이다. 예를 들어, LDA없이 노이즈 제한 수신기 앞에 20dB 이득 LNA를 추가하는 것은 감도 레벨을 0 내지 2dB만큼 간신히 증가시킬 것이다. 다른 한편, 8dB의 재생 인자로 로그 증폭기를 이용함으로써, 6 내지 8 dB의 인자만큼 감도가 개선될 것이다.

따라서, 도 5의 변형 버전인 도 14에 도시되는 바와 같이, LDA 입력에서 하나 이상의 정합망/회로(1402)의 추가는 선행 회로와의 결합을 개선시키고 입력 반사를 감소시킬 수 있다. 더욱이, 입력부에서 분리기(1404)(또는, 높은 분리 인자를 가진 증폭기)의 추가는 재생 및 이득 기회를 더 개선시킬 수 있다.

도 15는 도 14를 한 단계 더 취한다. 도 15에서, f_rep(t) 출력은 다양한 노드에서, 예를 들어, 정합망(1502) 뒤의 R1, C3에 대한 출력, 또는 대안으로서, 증폭기의 출력에서 또는 병렬 공진자로부터의 노드 상에서, 이어서 정합망(1504)이 나타나고, 또는 대안으로서, 증폭기의 입력 측에 대한, 정합망(1504)이 이어지는, 출력이 태핑될 수 있다.

앞서 언급한 바와 같이, LDA는 가변 전도도를 가진 LC 회로로 간주될 수 있고, 이러한 가변 전도도는 양의 값으로부터 음의 값으로 주기적으로 변화한다. 결과적으로, 입력 임피던스는 시간에 따라 변하고, 예를 들어, LDA 발진 사이클과 관련하여 스미스 차트의 우하 사분면의 아크 상에서 이동한다. 그 결과, 여러개의 입력 정합 시나리오가 고려된다:

1. 평균값에서 고정 정합 컨저게이트;

2. 노이즈로부터 신호 축적된 가장 흥미로운 거동점에 대응하는 임피던스 값의 고정 정합 컨저게이트;

3. 최대 발진 진폭 레벨에서의 고정 정합 컨저게이트(임계치에 도달하는 시점);

4. 위 1. 및 2.에서의 듀얼 임피던스 매칭; 및/또는

5. 가령, LDA 거동 사이클과 동기화된, 가변 임피던스.

도 16A, 16B, 16C, 16D에 도시되는 바와 같이, 기존 마이크로스트립 라인을 이용하여 설계된 기존 정합망에서, 예를 들어, 직렬 마이크로스트립 라인은 임피던스의 실수부를 변화시킬 것이고, 션트 스터브(shunt stub)는 허수부를 조정할 것이다. 션트 스터브는 오픈 또는 단락될 수 있다. 도 16A에 도시되는 바와 같이, 션트 스터브는 정규화된 부하 임피던스가 스미스 차트 상에서 어디에 위치하는지에 따라, 직렬 마이크로스트립 라인 앞에 또는 뒤에 위치할 수 있다. 정규화된 부하 임피던스가 스미스 차트 상의 1+jx 원 내에 위치할 경우, 스터브는 직렬 마이크로스트립 라인 다음에 위치하여야 하고, 정규화된 부하 임피던스가 스미스 차트 상의 1+jx 원 바깥에 위치할 경우, 션트 스터브는 직렬 마이크로스트립 라인 이전에 위치하여야 한다.

도 16B에 도시되는 바와 같이, 서로 다른 주파수에서 서로 다른 임피던스를 제어하기 위해 CRLH-TL(composite right-left handed transmission lines )로 이러한 기존 마이크로스트립 라인을 대체하는 것이 가능하다. CRLH-TL B는 단부가 열려있거나 단락 회로일 수 있다. 도 16C 및 16D에 도시되는 실시예에서, 토폴로지는 유사한 결과를 위해 약간 변형될 수 있다. 한 경우에, CLA는 CRA 및 LLA의 우측으로 이동할 수 있다. 대안으로서, CLB는 CRB 및 LLB의 우측으로 이동할 수 있다. 예를 들어, CRLH-TL A는 위상 φ1을 가진 주파수 f1과, 위상 φ2를 가진 주파수 f2를 갖도록 설계될 수 있다. CRLH-TL은 예를 들어, 직렬 인덕터 LRA, 션트 커패시터 CRA, 직렬 커패시터 CLA, 및 션트 인덕터 LLA를 이용함으로써 설계된다. CRLH-TL B는 예를 들어, 직렬 인덕터 LRB, 션트 커패시터 CRB, 직렬 커패시터 CLB, 및 션트 인덕터 LLB를 가질 것이다. CRLH-TL A 및 CRLH-TL B의 임피던스는 다음과 같이 규정된다:

직렬 CRLH-TL A 는 임피던스의 실수부를 형성하고, 션트 CRLH-TL B는 허수부를 형성할 수 있다. 고정 구성요소 LRA, CRA, LLA, CLA 및 LRB, CRB, LLB, CLB를 가변/튜닝가능 커패시터 및 가변/튜닝가능 인덕터로 대체함으로써 가변 임피던스를 설계하는 것이 또한 가능하다. 따라서, 임피던스는 작동 주파수에 따라 변화할 수 있다. 예를 들어, 이러한 변수 임피던스는 LNA 출력과 LDA 입력 간에, LDA의 입력 및 출력에 삽입될 수 있다. 가변 정합이 반복 주파수의 출력에 삽입될 수 있다. 또는, 가변/튜닝가능 LDA를 갖기 위해, 인덕터 및 커패시터의 고정 값을 가변 값으로 대체함으로써 발진 주파수를 서로 다른 값으로 튜닝하는 것이 가능하다. 예를 들어, 가변 CRLH-TL B를 갖는 고정 CRLH-TL A, 또는, 고정 CRLH-TL B를 갖는 가변 CRLH-TL A, 또는, 가변 CRLH-TL A 및 가변 CRLH-TL B를 갖는 것이 가능하다.

구현예의 일 실시예가 도 17에 도시되며, 직렬 브렌치 CRLH-TL A가 LDA에 연결되고, 병렬 CRLH-TL B가 LNA에 연결되며, 브랜치가 하단에서 열린 채로 남겨져서, 도 16C 및 16D의 토폴로지가, CLA가 (LDA를 향해) CRA의 우측으로 이동한 것과 같이, 변형된다.

도 18에 도시되는 바와 같이, LDA는 믹서로 또한 사용될 수 있다. 믹서의 종래 기술의 실시예는 더블 밸런스 믹서 및 길버트 셀 액티브 믹서를 포함한다. 더블 밸런스 믹서는 통상적으로 높은 로컬 발진기(LO) 전력 요건, 가령, +3dBm, 저조한 노이즈 수치(NF), 가령, 5-6dB, 이득 대비 5dB의 최소 손실, 및 RF, LO, 및 IF 포트 간 제한된 분리, 가령, 35dB LO-RF, 25dB LO-IF를 갖는다. 길버트 셀 액티브 믹서는 통상적으로 6개 이상의 트랜지스터를 요구하고, 제한된 이득, NF, 및 분리를 가지며, 일반적으로 내부적으로 증폭되는 낮은 LO를 갖고, LNA로 적합하지 않다. 믹서로서 LDA의 일 실시예가 도 18에 도시된다. 본 실시예는 소형이고, 가격이 적합할 수 있으며, 낮은 구성요소 카운트를 요구한다. 가령, -40dBm의 낮은 LO 전력이 요구된다. 높은 이득 대비 손실, 가령, +25dB이 존재한다. LDA의 재생은 높은 RX 감도 및 매우 낮은 NF를 제공한다. 또한 훌륭한 분리 LO-IF, 가령, 60dB과, 우수한 분리 LO-RF_IN이 정합망을 이용하여 존재한다. 마지막으로, 역시 중요한 사항으로서, 실시예는 필요하다면, LDA-믹서 균형을 조정하기 위한, 간단하고 편리한 방법을 포함한다.

추가적으로, LDA의 이전 특징들 중 대부분이 보유될 수 있고, 이는 고감도, 노이즈로부터 약 입력 신호를 추출할 수 있는 재생, 낮은 노이즈 수치에서의 고증폭, 낮은 전력 소모, 높은 스커트 비의 주파수 선택도, 대역외 거부, 및 입력 신호와 위상 관련 방식으로 입력 RF 신호를 주파수 다운 컨버팅하는, 그리고 이와 동시에, 로컬 LO 주파수로 동기화되거나 샘플링되는, 믹서 기능을 갖는다는 점에서 이 구조를 매우 유용하게 만든다. 이러한 LDA-믹서는 LO의 각각의 반 주기에서 생성된 대응하는 위상 변화가 복조 후 전압 변화를 발생시키기 때문에 PM 신호를 쉽게 복조할 수 있다(f_rep 및 f/v 컨버터 후 발급).

아래 설명될 실시예에서, 이러한 2개의 LDA-믹서는 0도 및 90도 위상차로 LO에 의해 구동될 수 있고, 이는 QPSK와 같은 직교 변조, 또는, n-PSK 또는 n-QAM과 같은 n-차 AM 또는 PM과 같은 더 복잡한 변조를 복조할 수 있다.

본 실시예는 RF 송신기로 또한 작용할 수 있다: 이러한 구조에서, 변조되는 송신 신호는 RF로 로컬 발진기를 변조하고, 수신기 및 다운 컨버터와 동일 연결도로 LDA-믹서에 공급된다. 이러한 모드에서, A/V OUT 출력은 사용되지 않고 LDA-믹서의 RF_IN포트는 RF 출력이 된다. 출력 주파수는 LO의 주파수와 실질적으로 동일할 수 있고, LO로 변조될 수 있다. 이러한 프로세스에서, 신호는 LDA에서 증폭될 수 있고 안테나에 전송될 수 있다. 본 실시예는 하프 듀플렉스 TX, 하프 듀플렉스 RX, 또는 풀 듀플렉스 RX + TX(신호가 수신될 때 다른 신호가 송신됨)로 또한 작동할 수 있다. 풀 듀플렉스 또는 하프 듀플렉스(TDD)와 별개로, 동시 FDD(서로 다른 PN 주파수 채널에서 하나 이상의 동시 송신 및 수신) 및 동시 CDMA(서로 다른 PN 시퀀스 코드로 동일 주파수에서 하나 이상의 동시 송신 및 수신)와 같이, 다른 거동 모드가 지원될 수 있다. 이러한 실시예는 낮은 IF 또는 제로 IF를 가진다. 도 19에 도시되는 바와 같이, LDA는 F_rep(t)로부터 세미-디지털 IF, 또는, 아날로그 A/V 출력 v(t)를 발생시킬 수 있다.

믹서로서 LDA의 제 2 실시예가 도 20에 도시된다. 본 실시예에서, 루프 이득 커패시터 C1은 C1' 및 C1"으로 나누어지고, 피드 LO는 C1' 및 C1"의 균형 중간점에 묶이며, 입력은 정합망을 포함하고, Frep 노드 상의 출력은 정합 회로를 포함한다. Frep_out(IF)은 F/V 컨버터를 거쳐 BB A/V_out 신호 v(t)를 얻을 수 있고, ADC를 거쳐 디지털 신호 v(k)를 얻을 수 있다. 대안으로서, Frep_out(IF)(F_rep와 동일)은 디지털 방식으로 성형되고, 주파수 미터링되며, 스케일링되어, v'(k)를 얻고, v'(k)는 실질적으로 v(k)다. 본 실시예는 C1' 또는 C1"의 조정과 함께 밸런스 조정을 가능하게 한다. 예를 들어, LDA-믹서가 완벽하게 균형을 이룰 경우, LO 상의 변조 신호는 F_rep(t)에 대해 어떤 변화도 생성하지 않을 수 있고, 이는 일정한 A/V 출력 전압과 동일할 수 있다. 그러나, LDA-믹서가 균형을 이루지 않을 경우, LO에서의 변조가 F_rep(t)에 존재할 수 있고, F_rep(t) 신호 내 순간 주파수 변화를 생성할 수 있으며, 이는 입력 또는 LO 신호를 복조하는 경향이 있기 때문이다. 디지털 또는 아날로그 f/v 변환(복조) 후, A/V 신호 v(t) 또는 카운터파트 디지털 v(k)는 불균형 레벨에 비례할 수 있는 진폭을 가진 바람직하지 않은 변조 신호를 지닐 것이다.

이러한 믹서를 교정하기 위한 한가지 방법은 LO 변조를 통해 일정한 F_rep를 얻는 것이고, 이는 모든 통합 교정일 수 있다. LDA-믹서가 수신 또는 다운 컨버터에서 작동할 때, LDA 믹서가 잘 균형이룰 때까지 LO를 변조함으로써, 따라서, 바람직하지 못한 f_rep(t) 변화를 생성함으로써, 동적인 균형을 이룰 수 있다.

위로부터, C1', C1"의 조정, 또는, C1' 및 C1"의 불균등한 조정이 믹서 불균형을 동적으로 바로잡을 수 있다는 점이 명백해진다. 이 효과를 위해, 하나 이상의 가변 커패시터 회로가 사용될 수 있고, 통신 유닛 내 제어 유닛 또는 회로에 의해 제어될 수 있다. 일 실시예에서, 하나 이상의 배리캡이 C1', C1"을 대체하여 또는 이와 병렬로 사용되며, 아날로그 전압에 의해 제어된다. 다른 실시예에서, 이진법(1, 2, 4, 8,..., n)의 커패시터들의 하나 이상의 디지털 제어 뱅크가 사용되며, 유사하게 연결되어, (1 to 2n-1)*Cref로부터 커패시턴스 값을 발생시키게 된다.

믹서로서 LDA의 제 3 실시예가 도 21에 도시되며, 이는 믹서 내 LDA의 양방향 작동을 또한 도시한다. 수신 모드에서, RF 입력 신호는 믹서의 RF_IN 포트의 안테나 피드로부터 수신된다. LO가 LDA에 다운-변환 모드로 제공된다. 출력은 F/V 변환 후 기지대역에서 A/V_out(0Hz)이며, 또는, 중간 주파수(IF)에서 f_rep, 즉, 세미-디지털, 가령, 5MHz에서다. 송신 모드에서, 입력 신호는 LO를 변조하고, 높은 전력으로 안테나에 역방향으로 송신된다. 이러한 실시예에서, 풀 듀플렉스(TX 및 RX) 또는 하프 듀플렉스(TX 또는 RX)가 가능하다.

LDA 믹서는 서로 다른 다수의 애플리케이션에 사용될 수 있다. 도 22는 아날로그 I, Q 출력을 가진 QPSK 복조기로 구현되는 LDA 믹서를 도시한다. 본 실시예는 낮은 구성요소 카운트를 갖는 간단한 토폴로지를 가져서, 가격 적합성을 높이며, 직접 회로에서 구현될 수 있다. 본 실시예에서, LDA는 협대역(NB) LNA 및 NB 믹서로 조합된다. 이는 LNA, 믹서, RX 체인, 및 호모다인 변환과 같은 기능들의 높은 통합을 제공한다. LO 인젝션은 90도 스플리터를 통해 또는 90도의 디지털 디바이더를 통한 2*LO를 통해 실현된다.

도 23은 도 22와 유사하지만, 본 경우에, LDA 믹서가 디지털 I, Q 출력을 갖는 QPSK 복조기로 구현된다. 본 실시예에서, F_rep(t)는 순간 주파수로 데이터를 지니며(또는 펄스간 경과 시간의 역), F_rep(t)는 세미-디지털, 즉, 디지털 방식으로 성형되며, 주기 미터로 구성되는 고속 클럭을 N 비트 카운터에 공급한다. 카운터의 출력은 F(k)로 디지털 방식으로 인버팅되며, 다음과 같이 리스케일링된다:

v(k)' = CF*F(k) + K0

여기서,

CG 및 KO는 상수이고,

v(k)'는 v(k)와 실질적으로 동일하며, ADC를 이용하여 얻는다.

실시예에서, 하나의 경로 v_I'(k) 는 I를 부여하고, 다른 하나의 경로 v_Q'(k)는 Q를 부여한다.

LDA 믹서가 아날로그 또는 디지털 I, Q 출력을 가진 QPSK 복조기로 사용되는지 여부에 관계없이, 실시예의 간단한 토폴로지는 집적 회로에서 가격 적합하게 생산 및 구현될 수 있는 적은 구성요소 카운트를 가진다. 언급되는 바와 같이, LDA는 조합된 NB LNA 및 NB 믹서일 수 있다. 높은 통합 기능은 LNA, 믹서, RX 체인, 낮은 IF 변환을 포함한다. 디지털 I/Q 변환에서, ADC는 고속 카운터로 대체될 수 있고, 이는 전력 및 실질적 칩 크기 면적을 절감할 수 있고, 앤티-앨리어싱 ADC 필터 및 버퍼를 제거할 수 있다. 언급되는 바와 같이, LO 인젝션은 90도만큼 디지털 디바이더를 통해 또는 90도 스플리터를 통해 이루어질 수 있다.

이러한 실시예에서, RF 입력 스플리터는 다양한 알려진 전력 컴바이너 기술 - 저항성 스플리터, 윌킨슨 스플리터, 하이브리드 스플리터, 커플러, 메타-물질 스플리터, 등 - 을 이용할 수 있다. 저항성 스플리터는 6dB 감쇠를 생성하고, LDA#1으로부터 LDA#2 입력까지 제한된 분리를 관리하며, 단 6dB의 그 역도 성립한다. 커플러는 마찬가지로 과도한 감쇠에 시달린다. 윌킨슨 스플리터는 3 내지 4 dB 사이의 손실을 야기하지만, 20 내지 35 dB 수준의 높은 분리를 제공할 수 있다. LDA에 기초한 액티브 스플리터는 차동 출력 증폭기 또는 LNA일 수 있다. 이 구현예는 패시브 스플리터의 이용을 대체할 수 있고, (집적 회로에 집적될 수 있기 때문에) 크기를 감소시킬 수 있으며, LDA#1으로부터 LDA#2 입력까지 그리고 또한 LDA#1, 2로부터 RF 입력까지, 우수한 분리를 제공한다. 다른 한편, 낮은 전력 소모 및 낮은 NF는 여전히 문제점이다. 수신기 설계에서, 안테나를 향해 역방향으로 누설되는 EMI는 제한된 대역에 있을 때 문제가 될 수 있다. 또한, LDA는 최적 재생 성능을 위해 입력부에서 훌륭한 낮은 레벨의 반사를 필요로한다. RF 공정에서 잘 알려진 다른 스플리터 기술도 사용될 수 있다. 도 24는 LO 구현예에 대한 다른 변형을 도시하며, 2*fo에서의 LO를 가진 PLL(2402)이 0도 및 90도 위상 변이로 2 바이 디지털 디바이더(2404)에 입력된다.

LDA는 AM 복조기로 또한 구현될 수 있다. 도 15에 기초한 본 구현예의 일 실시예가 도 25에 도시된다. LDA의 중심 발진 주파수를 다음과 같이 정확한 기준 주파수 F-reference 중 하나로 정밀하게 잠그기 위해, PLL(2502)이 LDA에 추가된다.

F_LDA = (F_ref /N) * M

본 실시예에서, LDA는 느린 응답 시간을 갖는 PLL에서 안정화되며, 느린 시간 응답 전압 제어 발진기처럼 사용된다. LDA의 발진 주파수는 PLL에서 잠겨서, 정확할 뿐 아니라, 입력 신호의 중심 주파수(예를 들어, 주파수 대역 내 특정 채널)과 실질적으로 동일해질 수 있다. LDA는 구성요소의 공차 또는 온도 드리프트를 또한 극복할 수 있다. 출력 또는 교번 출력 또는 제 2 또는 제 3 교번 출력(도 6, 7, 8에 제시됨)으로부터 들어오는 출력 f_rep(t)의 사본이 PLL(2502) 내 샘플러 제어에 사용될 수 있다. 스위치(2504)는 출력 fo를 작동시킨다. 스위치(2504)는 위상 비교기가 차단되어 어떤 소지 펄스도 존재하지 않을 때 개방되며, 소지 펄스가 나타날 때 닫힌다. 다른 한편, 증폭기 출력 A1으로부터 시간 샘플링된 출력 주파수는 N으로 나누어지고, 위상/주파수 비교기에 공급된다. 비교기의 나머지 입력은 M으로 나눈 ref 주파수로부터 공급된다. 위상 비교기의 출력은 스위치 및 저역 통과 필터로 이어지고, VCO의 입력 제어, Vt(이 경우에 LDA)에 공급된다. 제어 입력 Vt는 증폭기의 바이어스 조건을 변화시키는 것일 수 있고, 따라서, 발진 주파수를 직접 변경시키도록 공진자 내 가변 커패시턴스 배리캡에 부착되거나 LDA 발진 주파수를 약간 변화시키는 것일 수 있다. 복조된 AM 신호는 출력으로부터 또는 도 6, 7, 8에서 설명되는 교번 출력 중 하나로부터 도출될 수 있다. 본 실시예에서, PLL 시간 응답은 LDA 중심 주파수의 제어가 느리고 유입 변조 신호에 대해 투명하도록, 데이터 속도보다 느리게 설계된다. PLL 시간 응답은 여러 파라미터 - 다른 것들 중에서도, 디바이더 팩터 N, 저역 통과 필터 컷 주파수, 위상 비교기 이득 - 에 의해 조정될 수 있다.

또 다른 실시예에서, AM-LDA를 이용하여 수신 LNA 전치-증폭 및 QPSK/n-QAM 복조 방법을 조합할 수 있다. 이와 같이 조합된 LDA 및 범용 복조 회로는 하나 이상의 LDA를 이용할 수 있다. 특히, 이 기술은 수신 감도에서의 수많은 dB 개선점, 간섭 거부, 스커트 비, 낮은 전력 소모, 및 수신기 내 구성요소들의 감소를 갖는, 무선 라우터와 같은 이러한 디바이스에 의해 사용되는 위상 변조(PM)의 디지털 형태인 QPSK를 복조할 수 있다. 몇가지 도식적인 변화가 아래에서 상세하게 설명될 것이며, 극좌표를 갖는 QPSK 복조기, 카테시안 좌표를 갖는 QPSK 복조기, LDA를 믹서로 그리고 카테시안 좌표를 갖는 QPSK 복조기, 이러한 2개의 핵심 토폴로지의 변형을 포함하는, 몇가지 도식적 변화가 아래에서 상세하게 설명될 것이다.

도 26은 표준 수퍼-헤테로다인 토폴로지에 이은 AM-LDA를 극좌표 구조로 도시한다. 본 구조에서, I 및 Q보다 모듈 및 위상이 발생된다. I 및 Q는 도 26에 도시되는 바와 같이 디지털 프로세서에 의해 컴퓨팅될 수 있다. LDA는 고정 중간 주파수에서 입력 신호를 수신한다. LDA는 이 신호를 낮은 IF F-data_out(t)에서 다운 컨버팅한다. 일부 제한된 펄스 성형 후, 반복 주파수 율 신호가 디지털이고, 순간 주파수는 데이터 모듈 정보를 보지한다. 일 구현예에서, 고속 클럭에 의해 클러킹되는 펄스간 주기 미터는 펄스간 주기를 연속적으로 측정한다. 결과가 역전되어 주파수를 얻고, 스케일링되어 모듈 R(k)를 찾아낸다. 선택적으로, 반복 주파수 율 신호 F_data_out(t)는 간단한 주파수-전압 컨버터를 이용하여 기지대역 신호 Data_out(t)로 변환되고, 마지막으로 ADC를 이용하여 샘플링되어 모듈 R(k)를 생성한다.

위상 정보는 FM/위상 복조 구조로 PLL을 이용하여 획득한다. 위상은 VCO(LDA 발진기)에 공급되는 교정 전압이 되도록 나타난다. 물론, PLL 루프 대역폭은 적절하게 설계되어야 하고, 본 복조 구조에서, 유입 데이터 속도보다 빨라야 한다. 마지막으로, ADC는 위상을 디지털 워드 프레이즈(k)로 변환한다. 마지막 단계는 I 및 Q의 연산이다:

I(k) = R(k) * cos(Phase(k))

Q(k) = R(k) * sin(Phase(k))

이 회로는 LDA의 재생 속성으로 인해 매우 높은 감도를 동반한다. 선택도는 LDA의 우수한 스커트 비 때문에 표준 수퍼-헤테로다인 회로보다 우수하다. 따라서, 입력 믹서 앞에 어떤 대역 통과 필터도 요구되지 않고, 존재할 경우 저하될 수 있다. 또한, LDA 및 입력 분리기의 재생 인자가 높은 감도에 기여하기 때문에 어떤 입력 LNA도 요구되지 않는다. 더욱이, 수신 체인이 필요없고, 2개의 ADC도 필요없으며, 이는 출력이 하이 레벨에 있고 의사-디지털이기 때문이다. 마지막으로, 이는 비교적 간단한 회로이고, 저전력 소모를 가진다.

LDA의 입력부에 바로 위치한 LNA/분리기 및 컨저게이트 정합 회로는, LC 에너지가 입력 포트로 누출되어 안테나 상에 재방사(EMI 간섭)되는 것을 방지하기 위해, 그리고 논-코히어런트 위상으로 입력에 반사됨으로써(재생 목적에 반함) LDA 자체의 재생 거동 효과를 방지하기 위해, 사용될 수 있다. 다시 말해서, 가령, 20 내지 50dB의 분리에 해당하는 분리기가 LDA의 입력에서 바람직하다. 시간 변형 재생 프로세스로 인해, LDA 앞의 위치는 재생 후 SNR을 감소시키지 않는다.

도 27은 도 26에 도시되는 회로와 유사하고, LNA/QPSK 직접 극좌표 복조를 이용한 AM-LDA의 실시예를 도시한다. 도 27에서, 회로는 극좌표 신호 모듈 더하기 위상으로 복조 신호를 제공한다. 그러나, 본 실시예에서, LDA(3202)에 대한 입력에 수퍼-헤테로다인 스테이지가 존재하지 않고, 따라서, LDA(2702)는 PLL(2704) 및 로컬 기준 주파수(2067)의 도움으로, 우측 입력 채널로 튜닝을 위해 요구되는 바와 같이, 조정가능 주파수에서 다운 컨버팅된다. LDA(2702)는 PLL(2704) 내에 놓여, 요망 채널로 잠근다. 도 27과 도 26의 회로 간의 다른 차이점은, 도 27의 LDA(2702)가 선택된 채널만이 아니라, 관심 대상인 전체 주파수 대역의 입력 노이즈 대역폭을 본다는 점이다. 이는 수신 감도의 일부 감소 및 선택도 감소로 나타날 수 있다.

도 28에서, LNA/QPSK 직접 극좌표 복조를 이용한 AM-LDA의 또 다른 구현예가 도시된다. 도 28에 도시되는 회로는 입력 측 상에 직교 스플리터(2802)(0도 및 90도 위상차로 도시되지만 +45도 및 -45도 위상차도 가능함)를 포함하며, 2개의 AM-LDA(2804, 2806)은 각각 자체 PLL(2808, 2810)에서 잠긴다. 각각의 PLL(2808, 2810)에는 동일 기준 주파수(2812) 및 동일 채널 선택(2814)이 공급된다. 도 28의 다른 기능 및 특성은, 디지털 프로세싱 옵션 및 아날로그 프로세싱 옵션을 포함하는 출력 기능들만을 제외하곤, 도 26에 도시되는 회로와 유사하다.

디지털 프로세싱의 경우에, R(k) 및 R2(k)는 각각 LDA(2804, 2806)으로부터 모이며, 위상 정보는 다음과 같이 이들 간의 차이로부터 추출된다:

Phase(k) = K * R(k) - R2(k) + Phase(0)

K 및 Phase(0)을 결정하기 위해 매핑 표 및 스케일링이 도출될 수 있다. Phase(k)가 디지털이기 때문에, 선택적인 조사표가 추가되어 트랜스퍼 함수 dPhase(k)_out 대 [R(k) - R2(k)]의 비선형성을 교정할 수 있다. 종국에 R(k) 및 dPhase(k)가 해상되고, I 및 Q는 앞서 논의한 바와 같이 컴퓨팅된다. 이러한 구현예는 값비싼 구성요소일 수 있는 2개의 고성능 고속 ADC의 이용 필요성을 제거한다.

아날로그 프로세싱의 경우에, 저항성 디바이더 R1, R2의 중간점에서의 전압이 LDA(2804)의 출력 상의 Data_out2(t)에 의해, 그리고 LDA(2806)의 출력 상의 Data_out1(t)에 의해 공급되어, I와 ㅃ 간의 위상차가 제로일 때 제로 전압차를 제공할 수 있다. 위상/전압의 모든 조합들이, 4개의 사분면 데이터 아웃에 대해 v_dφ에 관한 설명을 갖는, 도 28에 도시되는 바와 같이 이러한 배열을 통해 해결될 수 있다. 종국에 R(k) 및 dPhase(k)가 제공되고 I 및 Q가 앞서 논의한 바와 같이 컴퓨팅될 수 있다.

도 29는 직교 스플리터 및 듀얼 PLL을 이용한 LNA/QPSK 직접 복조를 가진 AM-LDA의 실시예를 개시한다. 도시되는 바와 같이, 도 29는 제로 및 90도 위상 변이로 신호를 분리하는 직교 스플리터(2902)를 도시한다. 상부 LDA(2904) 및 하부 LDA(2906)는 각각 듀얼 PLL(2908, 2910) 내로 개별적으로, 요망 채널로 잠긴다. 앞서 논의한 바와 같이, 출력 I 및 Q가 브랜치 I 및 Q의 반복 주파수 F_Data_out(t)으로부터 나타나며, 유사하게 디지털화되거나 2개의 F/V 컨버터를 이용하여 I 및 Q Data_out(t)을 생성할 수 있다. 도 29에 도시되는 회로의 다른 특성은, LDA(2904, 2906)가 선택된 채널만이 아니라, 관심대상인 전체 주파수 대역의 입력 노이즈 대역폭을 본다는 점을 제외하곤 도 26에 도시되는 회로와 유사하다. 결과는 수신 감도의 일부 감소 및 더 작은 선택도로 나타날 수 있다.

AM-LDA의 다른 실시예가 도 30에 도시된다. 본 실시예는 I 및 Q가 카테시안 좌표에 의해 직접 생성된다는 점을 제외하곤 도 26의 실시예와 유사하다. 이는 2개의 LDA(3002, 3004)를 필요로하고, 각각의 LDA에 대해 하나의 프론트엔드를 필요로하며, 이는 각각 표준 수퍼-헤테로다인 스테이지(3006, 3008)와 함께 시작된다. 회로의 나머지는 도 26과 유사하며, 각각의 LDA는 I 또는 Q를 복조하고 PLL이 없다. 도 30의 실시예는 두 ADC가 고속 카운터, 고속 클럭, 및 소정의 간단한 디지털 프로세싱에 의해 대체될 수 있다는 점에서 흥미로울 수 있다.

LNA/QPSK 복조를 이용한, 그리고 극좌표 복조 연산 출력 및 QPSK를 제 1 스테이지로 갖는 수퍼-헤테로다인 AM-LDA의 추가 실시예가 도 31에 도시된다. 본 실시예는 입력측 상에 수퍼-헤테로다인 회로를 가진 카테시안 I/Q 좌표 복조를 포함하고, 이어서 한 쌍의 LDA가 고정 IF에서 작동한다. 두 LDA는 쌍을 이루며(두 LDA의 모든 액티브 구성요소들이 동일 실리콘 기판 상에 놓임), 따라서, 온도에 따라 또는 다른 파라미터로부터 변화 또는 드리프트가 나타날 경우, 정합 거동을 제공한다. 도 28에서처럼, 아날로그 또는 디지털 출력 프로세싱, 및 기타 특성이, 해당 도면을 참조하여 설명된 것과 동일하다.

도 32는 도 28에 설명된 회로의 일 변형으로서, 직교 스플리터를 이용하여 제 1 스테이지로 QPSK를 갖는, 그리고, LNA/QPSK 복조를 갖는 수퍼-헤테로다인 AM-LDA를 도시한다. 본 실시예에서, 각각의 프론트 스플리터는 2개의 브랜치 간에 90도의 위상 지연을 생성하는 직교 스플리터이고, 반면 LO는 2개의 믹서에 동일 신호를 제공한다. 본 실시예는 이러한 타입의 실시예의 실용적 구현예를 단순화시킬 수 있다.

도 33은, LDA 당 하나의 PLL이 추가되는 점을 제외하곤, 도 20에 도시되는 것과 유사한 또 다른 실시예를 도시한다. 각각의 PLL은 LDA를 정확한 주파수로 잠그고, 온도 또는 다른 파라미터에 따른 가능한 변화(드리프트)를 방지한다. 본 실시예의 나머지 특성은 도 26을 참조하여 설명되는 회로와 유사하다.

도 34, 35, 36을 이제 참조하면, 여기서 설명되는 LDA는 QPSK 복조기로 또한 구현될 수 있다. 도 34에 도시되는 실시예에서, 주파수 선택적 LDA(3402)는 위상별로 복조하도록 PLL(3404)에 연결된다. 출력은 모듈 및 위상(극좌표)이며, 극좌표-카테시안 변환 공식에 기초하여 I 및 Q로 컴퓨팅될 수 있다:

I(k) = R(k) * cos(φ(k))

Q(k) = R(k) * sin(φ(k))

도시되는 회로의 타이밍은 민감하고, PLL(3404)은 정확한 타이밍으로 작동될 필요가 있다. 수신(RX) 감도는 PLL의 제한된 감도로 인해 제한될 수 있다.

도 35의 실시예는, RX 감도를 또한 제공할 수 있다는 점에서 도 34와 유사하지만 타이밍은 그만큼 민감하지 않다. 본 실시예에서, LDA(3502)는 위상을 복조하도록 PLL(3504)과 연결된다. 출력은 모듈 및 위상(극좌표)이며, 도 34와 관련하여 설명된 동일 변환 공식에 기초하여 I 및 Q로 컴퓨팅될 수 있다. 도 35와 관련하여, RX 감도는 PLL의 제한된 감도로 인해 제한될 수 있다.

QPSK 복조기의 추가 실시예가 도 36에 도시된다. 앞서 설명한 바와 같이, 본 실시예는 아날로그 또는 세미-디지털 형태로 I 및 Q를 제공할 수 있는 아날로그 및/또는 세미-디지털 출력을 포함한다. LDA1(3602) 및 LDA2(3602)는 NB LNA 및 ND 복조기로 조합될 수 있고, 정합 회로 M1/M2를 포함한다. LO 인젝션은 90도 스플리터(3606)를 통해 이루어지고, 또는, 앞서 설명한 바와 같이, 디지털 디바이더를 통한 2*LO 를 통해 이루어진다(여기서 도시되지 않으나 앞서 설명함). 0도 또는 90도 분리는 입력 스플리터 또는 LO에서 LDA1(3602) 또는 LDA2(3604) 스플리터와 같이, 편리한 대로, 서로 다른 2개의 지점에서 수행될 수 있다. 본 실시예는 IC로 포함되는 제조 가격 적합성을 가진 적은 구성요소 카운트를 가진 단순한 토폴로지를 제공하며, LNA, 믹서, RX 체인, 및 호모다인 변환과 같이 기능들의 높은 통합을 제공한다.

AM-LDA 형태의 LDA는 LNA를, 특히 저잡음 RF 수신 LNA를 대체하는데 또한 사용될 수 있다. 이러한 AM-LDA의 개념적 실시예가 도 37에 도시된다. LDA의 재생 성질로 인해, AM-LDA 증폭기의 SNR이 더 우수할 것이다. 이러한 디바이스는 높은 감도 및 높은 출력 레벨을 또한 가질 것이고, RX 체인 내 가장 값비싼 LNA를 대체하는데 사용될 수 있다. AMLDA가 저잡음 LNA에 비해 갖는 다른 장점은, 높은 레벨의 증폭(가령, 12-20dB만을 갖는 LNA에 비해 100dB 수준), 낮은 전력, 주파수 대역 및 채널에 대한 높은 감도(대역통과 필터 불필요), 높은 스커트 비(즉, 인근의 강 채널로부터 약 채널을 구분하는 기능을, 이러한 기능이 없는 것에 대비), 니어 파 이펙트(near far effect)에 대한 탄력성(즉, 간섭으로 인한 포화도를 낮은 탄력성에 대비), 및 높은 동적 범위 및 로그 변환(즉, 큰 동적 범위에 대해 출력 레벨이 일정)을 포함한다. 앞서 논의한 바와 같이, RF 출력은 세미-디지털일 수 있어서, 기지대역 블록과의 동기화, 의사 디지털 펄스의 출력, 심볼 속도와의 동기화를 가능하게 한다.

도 37과 관련하여 설명된 AM-LDA의 한가지 구현 실시예가 도 38에 도시된다. 이 구현예는 RF 신호를 고정 IF로 옮기는 제 1 스테이지에서 표준 수퍼-헤테로다인(3802)을 포함한다. LDA(3804)는 고유 AM 복조 기능을 가진 주파수 선택적 LDA일 수 있다(범용 복조 LDA로도 불림). LDA의 출력은 반복율 F_rep_out(t)에서 낮은 IF로 먼저 다운 컨버팅되고, 나중에 기지대역 BB v_rep(t)으로 변환되며, 이 시점에서 신호는 여전히 진폭 및 위상 정보를 지닐 것이다. 그 후, 기지대역 신호가 먼저의 RF 주파수로 업-컨버팅될 수 있다.

도 38에 도시되는 AM-LDA 회로의 장점은 LDA가 이미 주파수 선택적이기 때문에 대역 통과 필터(BPF)가 제거될 수 있다는 점이다(볼륨 내 회로 당 약 0.25달러 절감). 이러한 LNA 대체는 LDA 재생 신호의 재생 성질로 인해 정규 LNA의 감도보다 높은 감도를 또한 가진다. 이러한 LNA 대체는 원하는 채널을 동 위상으로 잠그기 때문에 간섭을 또한 거부할 수 있다(코-채널 또는 인접). AM-LDA의 다른 특성은 앞서 논의한 도 36의 회로와 유사하다.

도 38과 관련하여 설명된 LNA 대체 AM-LDA의 다른 실시예가 도 39에 도시된다. 본 실시예의 개략적 블록도는, AM-LDA(3804)가 PLL(3904)을 가진 AM-LDA(3902)로 대체되는 점을 제외하곤, 도 38과 동일하다. PLL(3904)의 추가는 LDA의 VCO를 안정한 로컬 주파수 기준으로 안정화시키는 역할을 하고, 온도에 따른 드리프트와 같은 변화의 방지를 돕는다.

LNA 대체의 추가 실시예가 도 40에 도시된다. 본 실시예의 토폴로지는 QPSK 복조 및 QPSK 재변조를 이용한다. 입력 RF 신호는 직교 스플리터(4002)를 이용하여 분리되어, 0도 및 90도 성분을 생성한다. 이중 LDA 배열이 사용되며, 각각의 LDA(4004, 4006)는 각각 PLL(4008, 4010)로 잠긴다. 각각의 PLL(4008, 4010)은 동일한 기준 발진기를 이용하고, 각각의 PLL은 잠김 관련 채널 정보를 수신한다.

각각의 LDA(4004, 4006)의 출력은 BB 복조 data_out(t)를 이용할 수 있고, QPSK 변조기의 I 및 Q 입력 포트에 공급될 수 있다. 최종 결과는 입력과 동일한 RF신호이지만, 더 높은 수신 레벨, 더 높은 선택도, 더 높은 감도를 갖는다.

다른 실시예에서, 각각의 LDA의 반복 주파수 F_data_out(t)는 앞서 설명한 동일 방법에 따라 디지털 방식으로 처리되어 순간 주파수를 측정할 수 있고 이를 다시 아날로그 형태로 변환하며, 이는 그 후, QPSK 변조기에 의해 처리될 수 있다.

도 41은, LDA 아날로그 출력이 사용되는, 도 40과 동일한 LNA 대체의 다른 실시예를 도시한다.

도 42 및 43은 도 40과 일부 측면에서 유사한, QPSK 복조기에 기초한 LNA 대체의 두 실시예를 나타낸다. 도 42의 실시예에서, QPSK 복조기 및 변조기는 듀얼 LDA와 연계하여 사용되며, 둘 모두는 온도 또는 다른 파라미터로 인한 변화를 피하도록 PLL에 또한 잠긴다. 도 43의 실시예에서, QPSK 복조기 및 변조기는 듀얼 LDA와 연계하여 사용되지만, LDA는 온도 또는 기타 파라미터로 인한 변화 또는 드리프트가 매우 작을 뿐이라는 가정에 기초하여, PLL을 필요로하지 않는다.

LNA 대체의 마지막 실시예가 도 44에 도시된다. 본 실시예에서, 입력 신호는 2개로 나누어지고, 승산되어, BPF 이후 입력 신호와 유사한, 그렇지만, 우수한 RF RX 감도를 나타내는 매우 낮은 NF를 갖도록 상당히 증폭된 출력 신호를 형성한다. 제 1 브랜치(4402)에서, RF 입력 신호는 고정 지연만큼 지연된다. 제 2 브랜치(4404)에서, 입력 신호의 엔빌롭이 더블 루프 PLL(4408)에 연결된 LDA(4406)을 이용하여 추출된다. PLL(4408)의 제 1 루프가 LDA의 를 입력 CW 신호의 위상에 동상으로 잠근다. PLL(4408)의 제 2 루프는 PLL을 입력 신호의 변조(엔빌롭)에 동상으로 잠근다. 엔빌롭 신호는 정확하게 성형되며(1 또는 0), 제 1 브랜치의 멀티플라이어에 공급된다. 엔빌롭의 진폭이 입력 엔빌롭보다 G배 높을 경우, 출력 신호가 값 G의 이득만큼 승산된다.

도 45와 관련하여 도시되는 바와 같이, AM-LDA는 무선 리피터로 또한 구현될 수 있다. 무선 리피터에 대한 개략적 블록도는 도 37 내지 44와 관련하여 앞서 도시 및 설명된 LNA 대체 실시예와 매우 유사하다. 실제로, 도 37 내지 44에서 앞서 설명한 실시예가 몇가지 변형과 함께 리피터에 사용될 수 있다. 첫번째로, 믹서 출력에 선택적 전력 증폭기(4502) 및 선택적 대역 통과 필터(4504)가 이어진다. 두번째로, 신호가 안테나에 공급되고 무선으로 송신된다. 이러한 무선 리피터 실시예에서, RF 출력 주파수는 동시 반복이 나타날 경우 소스와 동일하지 않다. 다시 말해서, 출력 채널은 입력 채널과 같을 수 없다.

Claims

로그 증폭기에 있어서,
증폭기 입력에서 입력 신호를 수신하도록, 그리고, 입력 신호를 발진하도록, 그리고, 증폭기 출력에서 제 1 출력 신호를 발생시키도록, 구성되는 증폭기 회로 - 상기 입력 신호는 검출될 변조 신호 및 전기 노이즈를 포함함 - 와,
상기 증폭기 출력 및 증폭기 입력에 연결되어, 상기 입력 신호와 상기 제 1 출력 신호 간에 180도 위상 변이를 형성하도록 구성되는 피드백 회로 - 상기 피드백 회로는 상기 입력 신호의 발진을 유지하도록 구성되는 단일 커패시터를 포함함 - 와,
상기 증폭기 출력에 연결되어, 중심 주파수에서 또는 중심 주파수 인근에서 증폭기 회로를 공진시키도록 구성되는 병렬 공진 회로와,
상기 증폭기 입력에 연결되어, 기결정된 전압 임계치가 검출될 때마다 입력 신호의 발진을 주기적으로 종료시키도록 구성되는 컨트롤러 회로 - 상기 컨트롤러 회로는 반복 주파수를 가진 제 2 출력 신호를 발생시키도록 구성되는 저역 통과 필터를 포함함 - 를 포함하는
로그 증폭기.
제 1 항에 있어서,
상기 변조 신호는 진폭 변조 또는 위상 변조되고, 상기 제 1 출력 신호는 주파수 도메인에서 근사 벨 형상을 가지며, 상기 변조 신호는 상기 입력 신호의 주파수가 벨 형상의 중심으로 조정되도록 복조되는
로그 증폭기.
제 1 항에 있어서,
상기 컨트롤러 회로는 RC 회로를 포함하고, 상기 저역 통과 필터는 상기 증폭기 입력과 RC 회로 사이에 연결되는 다이오드인
로그 증폭기.
제 1 항에 있어서,
상기 컨트롤러 회로는 RC 회로를 포함하고, 상기 저역 통과 필터는 상기 증폭기 입력과 RC 회로 사이에 연결되는 인덕터인
로그 증폭기.
제 1 항에 있어서,
상기 증폭기 입력에 연결되는 바이어스를 더 포함하는
로그 증폭기.
제 5 항에 있어서,
상기 바이어스는 상기 증폭기 회로를 온도 보정하도록 구성되는
로그 증폭기.
제 5 항에 있어서,
상기 바이어스는 온도 보정된 일정 전류 피드인
로그 증폭기.
제 1 항에 있어서,
상기 증폭기 출력에 연결되어, RF 주파수 성분이 제거된 후 임의의 변조를 포함하는 입력 신호의 실질적으로 재생된 시간 샘플링 사본인 제 3 출력 신호를 발생시키도록 구성되는 저역 통과 필터를 더 포함하는
로그 증폭기.
제 8 항에 있어서,
상기 증폭기 입력에 연결되는 온도 제어 바이어스를 더 포함하는
로그 증폭기.
제 8 항에 있어서,
상기 증폭기 출력과 저역 통과 필터 사이에 연결되는 정합 회로를 더 포함하는
로그 증폭기.
제 8 항에 있어서,
상기 저역 통과 필터의 출력에 연결되는 아날로그-디지털 컨버터와, 앤티-앨리어싱 필터를 더 포함하는
로그 증폭기.
제 8 항에 있어서,
상기 저역 통과 필터의 출력에 연결되는 아날로그-디지털 컨버터와, 앤티-앨리어싱 필터와, 주파수-전압 컨버터를 더 포함하는
로그 증폭기.
제 8 항에 있어서,
상기 저역 통과 필터의 출력에 연결되는 스케일링 회로, 주파수 미터, 및 디지털 셰이퍼(digital shaper)를 더 포함하는
로그 증폭기.
제 1 항에 있어서,
상기 증폭기 입력의 입력에 연결되는 하나 이상의 정합 회로를 더 포함하는
로그 증폭기.
제 14 항에 있어서,
상기 증폭기 입력에 연결되는, 또는, 상기 하나 이상의 정합 회로 사이에 연결되는, 분리기를 더 포함하는
로그 증폭기.
제 15 항에 있어서,
상기 증폭기 출력에 연결되어, 제 3 출력 신호를 발생시키도록 구성되는, 정합망 및 저역 통과 필터를 더 포함하는
로그 증폭기.
제 15 항에 있어서,
상기 증폭기 입력에 연결되어, 제 3 출력 신호를 발생시키도록 구성되는 정합망 및 저역 통과 필터를 더 포함하는
로그 증폭기.
제 15 항에 있어서,
상기 병렬 공진 회로에 연결되어, 제 3 출력 신호를 발생시키도록 구성되는, 정합망 및 저역 통과 필터를 더 포함하는
로그 증폭기.
제 15 항에 있어서,
상기 저역 통과 필터에 연결되어, 상기 제 2 출력 신호를 발생시키도록 구성되는 정합망을 더 포함하는
로그 증폭기.
로그 증폭기 검출기(LDA) 회로 및 위상 동기 루프(PLL) 회로를 포함하는 진폭 복조기에 있어서, 상기 LDA 회로는,
증폭기 입력에서 입력 신호를 수신하도록, 그리고, 입력 신호를 발진하도록, 그리고, 증폭기 출력에서 제 1 출력 신호를 발생시키도록, 구성되는 증폭기 회로 - 상기 입력 신호는 검출될 변조 신호 및 전기 노이즈를 포함함 - 와,
상기 증폭기 입력의 입력에 연결되는 하나 이상의 정합 회로와,
상기 증폭기 입력에 연결되는, 또는, 상기 하나 이상의 정합 회로 사이에 연결되는, 분리기와,
상기 증폭기 출력 및 증폭기 입력에 연결되어, 상기 입력 신호와 상기 제 1 출력 신호 간에 180도 위상 변이를 형성하도록 구성되는 피드백 회로 - 상기 피드백 회로는 상기 입력 신호의 발진을 유지하도록 구성되는 단일 커패시터를 포함함 - 와,
상기 증폭기 출력에 연결되어, 중심 주파수에서 또는 중심 주파수 인근에서 증폭기 회로를 공진시키도록 구성되는 병렬 공진 회로와,
상기 증폭기 입력에 연결되어, 기결정된 전압 임계치가 검출될 때마다 입력 신호의 발진을 주기적으로 종료시키도록 구성되는 컨트롤러 회로 - 상기 컨트롤러 회로는 반복 주파수를 가진 제 2 출력 신호를 발생시키도록 구성되는 저역 통과 필터를 포함함 - 를 포함하며,
상기 PLL 회로는 상기 LDA 회로에 연결되어, 상기 LDA의 중심 주파수를 기준 주파수로 잠그도록 구성되는
진폭 복조기.
제 20 항에 있어서,
상기 LDA 회로는 상기 증폭기 입력에 연결되는 온도 보정 바이어스를 더 포함하는
진폭 복조기.
제 21 항에 있어서,
상기 PLL 회로는 스위치의 컨트롤러에 연결되는 샘플러와, 상기 스위치의 제 1 측에 연결되는 비교기와, 상기 스위치의 제 2 측에 저역 통과 필터를 포함하고, 상기 제 1 출력 신호 또는 제 2 출력 신호는 상기 샘플러에 연결되며, 상기 스위치는 상기 비교기가 차단되어 있고 소기 펄스가 존재하지 않을 때 열리고, 상기 스위치는 상기 비교기가 연결되어 있고 소기 펄스가 존재할 때 닫히며, 상기 스위치는 상기 저역 통과 필터가 상기 온도 보정 바이어스의 입력에 PLL을 연결시키게 하고, 상기 비교기는 N으로 나눈 증폭기 출력을 공급받고, M으로 나눈 기준 주파수로부터 공급되는
진폭 복조기.