JP6512365B2

JP6512365B2 - 複合フィルタ装置、高周波フロントエンド回路及び通信装置

Info

Publication number: JP6512365B2
Application number: JP2018511884A
Authority: JP
Inventors: 高峰　裕一; 裕一高峰
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-04-11
Filing date: 2017-01-16
Publication date: 2019-05-15
Anticipated expiration: 2037-01-16
Also published as: US20190044496A1; US10840877B2; KR20180117194A; CN108886352B; CN108886352A; JPWO2017179253A1; WO2017179253A1; KR102087931B1

Description

本発明は、一端が共通化されている複数の帯域通過型フィルタを有する、複合フィルタ装置、高周波フロントエンド回路、及び、通信装置に関する。

従来、アンテナ端子に複数のフィルタの一端が接続されている複合フィルタ装置が種々提案されている。例えば下記の特許文献１に記載のデュプレクサでは、第１の帯域通過型フィルタと、第２の帯域通過型フィルタとの間に、シールド電極が配置されている。このシールド電極は、第１の帯域通過型フィルタ側のグラウンド電極と、第２の帯域通過型フィルタ側のグラウンド電極とに電気的に接続されている。

特開平１１−３４０７８１号公報

特許文献１に記載のようにシールド電極を設けた場合、一方の帯域通過型フィルタを構成している弾性波共振子などとシールド電極との間に容量結合が生じ、シールド電極に高周波電流が流れ込むことがあった。そのため、シールド電極が、他方の帯域通過型フィルタのグラウンド電位と共通化されると、グラウンド電位を介して高周波電流が他方の帯域通過型フィルタに流れ込むおそれがあった。そのため、アイソレーションが悪化するという問題があった。

本発明の目的は、第１，第２の帯域通過型フィルタ間のアイソレーションが改善されている、複合フィルタ装置、高周波フロントエンド回路、及び、通信装置を提供することにある。

本発明に係る複合フィルタ装置は、圧電体層を含む素子基板と、前記素子基板上に設けられた共通端子と、前記共通端子に一端が接続されており、前記素子基板上に構成されており、かつ弾性波共振子を有する第１の帯域通過型フィルタと、前記共通端子に一端が接続されており、前記素子基板上に構成されており、かつ弾性波共振子を有する第２の帯域通過型フィルタと、前記素子基板上に設けられており、前記第１及び第２の帯域通過型フィルタの一端と、前記共通端子とを結ぶ信号配線と、前記素子基板上に設けられており、前記第２の帯域通過型フィルタに接続されている基準電位配線と、前記素子基板上に設けられており、前記信号配線と、前記第１の帯域通過型フィルタとの間に配置されており、前記基準電位配線に電気的に接続されているシールド電極と、前記シールド電極と、前記基準電位配線との間に電気的に接続されているインダクタと、を備える。

本発明に係る複合フィルタ装置のある特定の局面では、前記信号配線は、前記第１の帯域通過型フィルタを挟んで前記第２の帯域通過型フィルタとは反対側に配置されている。

本発明に係る複合フィルタ装置のある特定の局面では、前記第１の帯域通過型フィルタが、複数の弾性波共振子を有する。

本発明に係る複合フィルタ装置の他の特定の局面では、前記複数の弾性波共振子が、直列腕共振子と並列腕共振子とを有し、前記第１の帯域通過型フィルタがラダー型フィルタである。この場合には、直列腕共振子や並列腕共振子と、シールド電極との間の容量結合による影響を効果的に抑制することができる。

本発明に係る複合フィルタ装置の別の特定の局面では、前記シールド電極が金属膜からなる帯状体である。この場合には、弾性波共振子などの電極や信号配線などと共に、金属膜の成膜によりシールド電極を容易に形成することができる。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、積層基板がさらに備えられており、前記積層基板上に、前記第１，第２の帯域通過型フィルタが構成されている前記素子基板が搭載されている。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、前記積層基板内に前記インダクタが設けられている。この場合には、複合フィルタ装置の大型化を招くことなく、インダクタを設けることができる。また、インダクタンス値の大きなインダクタを容易に設けることができる。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、前記インダクタが、金属膜を有する。この場合には、所望のインダクタンス値のインダクタを容易に設けることができる。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、前記インダクタが、チップ型インダクタである。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、前記積層基板に前記素子基板を接合している複数のバンプがさらに備えられており、前記シールド電極が少なくとも１つの前記バンプに接続されており、該少なくとも１つの前記バンプが、前記積層基板内に設けられた前記インダクタに接続されている。

本発明に係る複合フィルタ装置の別の特定の局面では、前記共通端子がアンテナ端子である。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、前記共通端子に少なくとも１つの他の帯域通過型フィルタの一端が接続されており、キャリアアグリゲーション用複合フィルタ装置が構成されている。

本発明に係る複合フィルタ装置のさらに他の特定の局面では、前記第１の帯域通過型フィルタが送信フィルタであり、前記第２の帯域通過型フィルタが受信フィルタであり、デュプレクサが構成されている。この場合には、送信フィルタと、受信フィルタとの間のアイソレーション特性を効果的に高めることができる。

本発明に係る高周波フロントエンド回路は、上述した複合フィルタ装置と、スイッチ、パワーアンプ、ＬＮＡ、ダイプレクサ、サーキュレーター、アイソレーターのうちの少なくとも１つと、を備える。

本発明に係る通信装置は、上述した高周波フロントエンド回路と、ＲＦＩＣと、を備える。

本発明に係る複合フィルタ装置、高周波フロントエンド回路、及び、通信装置によれば、第１の帯域通過型フィルタと、第２の帯域通過型フィルタとの間のアイソレーション特性を効果的に高めることができる。

図１は、本発明の第１の実施形態に係る複合フィルタ装置の回路図である。図２は、本発明の第１の実施形態に係る複合フィルタ装置の模式的平面図である。図３（ａ）〜図３（ｃ）は、本発明の第１の実施形態で用いられる積層基板の上面、２層目及び３層目の電極構造を示す各模式的平面図である。図４（ａ）〜図４（ｃ）は、本発明の第１の実施形態で用いられる積層基板の４層目、５層目及び下面の電極構造を示す各模式的平面図である。図５は、本発明の第１の実施形態に係る複合フィルタ装置の略図的正面断面図である。図６は、本発明の第２の実施形態で用いられる弾性表面波装置の略図的正面断面図である。図７は、本発明の第１の実施形態に係る複合フィルタ装置のアイソレーション特性を示す図である。図８は、本発明の第１の実施形態に係る複合フィルタ装置の送信フィルタの減衰量−周波数特性を示す図である。図９は、本発明の第１の実施形態に係る複合フィルタ装置の受信フィルタの減衰量−周波数特性を示す図である。図１０は、本発明の複合フィルタ装置の変形例を示すブロック図である。図１１は、本発明の一実施形態に係る複合フィルタ装置、高周波フロントエンド回路及び通信装置の略図的回路図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。

［複合フィルタ装置］
図１は、本発明の第１の実施形態の複合フィルタ装置の回路図であり、図２は、その模式的平面図である。

複合フィルタ装置１は、Ｂａｎｄ２５で用いられているアンバランス型のデュプレクサである。Ｂａｎｄ２５では、送信フィルタの通過帯域は、１８５０〜１９１５ＭＨｚであり、受信フィルタの通過帯域は１９３０〜１９９５ＭＨｚである。

なお、本発明の複合フィルタ装置は、Ｂａｎｄ２５用のデュプレクサに限らない。以下に述べるように、第１，第２の帯域通過型フィルタの一端が共通化されている複合フィルタ装置に広く本発明の用いることができる。

図１に示すように、複合フィルタ装置１は、第１の帯域通過型フィルタ１１と第２の帯域通過型フィルタ１２とを有する。第１の帯域通過型フィルタ１１は、送信フィルタであり、第２の帯域通過型フィルタ１２は受信フィルタである。第１の帯域通過型フィルタ１１の一端と、第２の帯域通過型フィルタ１２の一端とが、接続点２で共通接続されて共通端子３に接続されている。共通端子３は、アンテナＡＮＴが接続されるアンテナ共通端子である。共通端子３と、第１，第２の帯域通過型フィルタ１１，１２の上記一端を結ぶように、信号配線４が設けられている。より具体的には、信号配線４は、第１，第２の帯域通過型フィルタ１１，１２の上記一端が共通接続された接続点２と、共通端子３とを結んでいる。信号配線４は、第１の帯域通過型フィルタ１１を挟んで、第２の帯域通過型フィルタ１２とは反対側に配置されている。

また、第１の帯域通過型フィルタ１１と、上記信号配線４との間を電磁シールドするために、シールド電極５が設けられている。シールド電極５は、接続配線６に接続されている。接続配線６は、基準電位配線７に接続されている。基準電位配線７は、第２の帯域通過型フィルタ１２の基準電位間を共通接続しており、かつ基準電位に接続される。

複合フィルタ装置１の特徴は、上記シールド電極５と、基準電位配線７との間にインダクタ８が電気的に接続されていることにある。このインダクタ８が接続されていることにより、第１の帯域通過型フィルタ１１と、第２の帯域通過型フィルタ１２との間のアイソレーション特性を高めることができる。上記シールド電極５と、基準電位配線７との間にインダクタ８が電気的に接続されていることは、シールド電極５と、基準電位配線７との間に物理的にインダクタ８が接続されていることを意味するのではなく、インダクタ８の一端がシールド電極５に、他端が基準電位配線７に電気的に接続されていることを意味する。

以下、複合フィルタ装置１の詳細をより具体的に説明する。

第１の帯域通過型フィルタ１１の一端が共通端子３に接続されており、他端は送信端子９に接続されている。また第２の帯域通過型フィルタ１２の一端が共通端子３に接続されており、他端は受信端子１０に接続されている。

第１の帯域通過型フィルタ１１は、複数の直列腕共振子Ｓ１〜Ｓ５と、複数の並列腕共振子Ｐ１〜Ｐ４とを有する。上記並列腕共振子Ｐ１と基準電位との間にインダクタＬ１が接続されている。並列腕共振子Ｐ２〜Ｐ４の基準電位側端部が共通接続され、インダクタＬ２を介して基準電位配線７に接続されている。

直列腕共振子Ｓ１〜Ｓ５及び並列腕共振子Ｐ１〜Ｐ４は、いずれも弾性表面波共振子からなる。なお、図２に示すように、直列腕共振子Ｓ２は、２個の直列腕共振子を直列接続した構造を有する。直列腕共振子Ｓ３についても、２個の直列腕共振子を直列接続することにより構成されている。直列腕共振子Ｓ５は、３個の直列腕共振子を直列接続した構造を有する。

図２では、各直列腕共振子及び並列腕共振子を構成している部分は、Ｘを略矩形の枠で囲んだ記号で略図的に示すこととする。実際には、弾性表面波共振子は、圧電基板上に設けられたＩＤＴ電極と、ＩＤＴ電極の両側に設けられた反射器とを有する、１ポート型弾性表面波共振子である。なお、弾性表面波共振子以外の弾性波装置を用いてもよい。

第１の帯域通過型フィルタ１１は、上記のように、複数の弾性表面波共振子を用いて構成されたラダー型フィルタである。

他方、第２の帯域通過型フィルタ１２は、第１，第２の縦結合共振子型弾性波フィルタ１３，１４を並列接続した構造を有する。第１，第２の縦結合共振子型弾性波フィルタ１３，１４は、いずれも、５ＩＤＴ型の縦結合共振子型弾性波フィルタである。そして、５個のＩＤＴにおいて、ＩＤＴ同士が隣り合う部分に狭ピッチ電極指部が設けられている。狭ピッチ電極指部とは、本体部分の電極指ピッチに比べて電極指ピッチが狭い部分を言うものとする。

また、第１，第２の縦結合共振子型弾性波フィルタ１３，１４と、接続点２との間に、直列腕共振子Ｓ１１，Ｓ１２と、並列腕共振子Ｐ１１とがトラップを構成するために設けられている。また、第１，第２の縦結合共振子型弾性波フィルタ１３，１４の受信端子１０側の共通接続点と基準電位配線７との間に並列トラップを構成するために、並列腕共振子Ｐ１２が設けられている。

接続点２と基準電位との間に、インピーダンス整合用のコイルＬ_０が接続されている。

複合フィルタ装置１では、図２に示すように、共通端子３に接続されている信号配線４と、第１の帯域通過型フィルタ１１との間の電磁シールドを果たすために、シールド電極５が設けられている。シールド電極５は、本実施形態では、金属膜からなる帯状体である。従って、ＩＤＴ電極などと同様に、金属膜のパターニングによりシールド電極を容易に形成することができる。もっとも、シールド電極５は、他の導電性材料により構成されてもよく、また帯状体以外の形状を有していてもよい。

シールド電極５は、基準電位配線７に電気的に接続されているが、本実施形態では、前述したように、インダクタ８を介して基準電位配線７に接続されている。

上記インダクタ８は、図２では図示されていないが、後述する積層基板内に設けられている。

図５に示すように、素子基板１５上に、前述した第１，第２の帯域通過型フィルタ１１，１２やシールド電極５、信号配線４が設けられている。素子基板１５は、本実施形態では、圧電基板からなる。もっとも、素子基板１５は、圧電体層を含む限り、その構造は特に限定されない。圧電基板のように、素子基板１５は全体が圧電体層からなっていてもよい。また、絶縁性基板上に圧電薄膜などが積層された構造や、絶縁性基板上に、圧電薄膜と他の材料からなる膜が積層された構造がさらに積層されているものであってもよい。このような素子基板１５を有するフィルタチップ１６が図５に示すように、積層基板２１上に積層されている。図５では、上記フィルタチップ１６は略図的に示している。

フィルタチップ１６では、素子基板１５の一方主面にＩＤＴ電極１７を有する１つの弾性波共振子部分が図示されている。また、上記素子基板１５の一方主面上に、樹脂からなる支持層１８が設けられている。支持層１８を覆うように、カバー部材１９が設けられている。それによって、ＩＤＴ電極１７が臨む中空部が形成されている。

支持層１８を貫通するように、アンダーバンプメタル層１９ａ，１９ｂが設けられている。アンダーバンプメタル層１９ａ，１９ｂが、バンプ２０ａ，２０ｂにより、積層基板２１上の電極ランド２２ａ，２２ｂに接合されている。このようにして、素子基板１５を有するフィルタチップ１６が積層基板２１上に搭載されている。また、素子基板１５は、上記バンプ２０ａ，２０ｂを利用して積層基板２１に接合され、かつ後述するように電気的に接続されている。

図３（ａ）〜図３（ｃ）及び図４（ａ）〜図４（ｃ）は、上記積層基板２１の上面、上から２層目、３層目、４層目、５層目及び下面の電極形状を示す各模式的平面図である。なお、図３（ａ）〜図３（ｃ）及び図４（ａ）〜図４（ｂ）における破線の円は、その層を貫通し下方に延びているビアホール電極を示す。例えば図３（ａ）では、積層基板２１の上面２１ａ上に電極ランド２２ａ，２２ｂが設けられている。図５は、この電極ランド２２ａ，２２ｂが設けられている部分を模式的に拡大して示している。

図５では、電極ランド２２ｃ，２２ｄが設けられている部分の図示は省略してあることを指摘しておく。

電極ランド２２ａ，２２ｂ内の破線の円は、その下面に接続されるビアホール電極を示す。

ビアホール電極２２ｅは、図３（ｂ）に示す電極パターン２２ｆの上面に接続されている。そして、電極パターン２２ｆの下面に接続されるように、ビアホール電極２２ｇが設けられている。ビアホール電極２２ｇは、図３（ｃ）に示す電極パターン２２ｈに接合されている。電極パターン２２ｈの下面に、ビアホール電極２２ｉが接合されている。このビアホール電極２２ｉが、図４（ａ）に示すインダクタ８を構成する電極パターンに電気的に接続されている。インダクタ８の下面には、ビアホール電極２２ｊが接合されている。このビアホール電極２２ｊが図４（ｂ）に示す電極パターン２２ｋに接続されている。電極パターン２２ｋは、図４（ｃ）に示す基準電位に接続される端子電極２２ｌ，２２ｍ，２２ｎ，２２ｏに接続されている。なお、図４（ｃ）では、積層基板２１の下面よりも上方に位置しているビアホール電極が実線で示されている。

上記端子電極２２ｌ，２２ｍ，２２ｎ，２２ｏは、図１に示した基準電位配線７の一部を構成している。

他方、図５に示したアンダーバンプメタル層１９ｂは、図１に示したシールド電極５に接続されている。すなわち、アンダーバンプメタル層１９ｂ、バンプ２０ｂ、電極ランド２２ｂなどは、図１に示した接続配線６の一部を構成している。

なお、図３（ａ）において、電極ランド２２ａは、アンテナ端子に接続される電極ランドである。また、電極ランド２２ｐが、送信端子に接続される電極ランドであり、電極ランド２２ｑが受信端子に接続される電極ランドである。そして、図４（ｃ）において、端子電極２２ｒがアンテナに接続される電極である。また、端子電極２２ｓは送信信号が入力される電極である。端子電極２２ｔが受信信号を出力するための電極である。

なお、本実施形態では、直線状の金属パターンによりインダクタ８が設けられていたが、コイル状のインダクタを設けてもよく、その場合には、インダクタンス値をより一層効果的に高めることができる。いずれにしても、積層基板２１内において、金属膜によりインダクタ８を形成することができる。従って、最適なインダクタンス値のインダクタを容易に形成することができる。

図１及び図２に戻り、信号配線４と、第１の帯域通過型フィルタ１１との間にシールド電極５を設けることにより、信号配線４と第１の帯域通過型フィルタ１１との間の電磁的な干渉を抑制することができる。

しかしながら、信号配線４とシールド電極５との間で容量結合が生じる。また、シールド電極５と、第１の帯域通過型フィルタ１１を構成している直列腕共振子Ｓ１〜Ｓ５や並列腕共振子Ｐ１〜Ｐ４との間にも容量結合が生じる。特に、図２に示すように、直列腕共振子Ｓ１〜Ｓ５が、シールド電極５に近接されているため、シールド電極５と、直列腕共振子Ｓ１〜Ｓ５との間の容量結合が強くなる。そのため、上記インダクタ８が設けられていないと、シールド電極５に、容量結合により第１の帯域通過型フィルタ１１や信号配線４からの高周波電流が流れ込み、基準電位配線７に至ることとなる。この高周波電流の漏洩により、第１の帯域通過型フィルタ１１と、第２の帯域通過型フィルタ１２との間のアイソレーション特性が劣化するおそれがある。

これに対して、本実施形態では、インダクタ８が、接続配線６と基準電位配線７との間に電気的に接続されているため、この漏洩してきた高周波電流が、インダクタ８で消費される。なお、接続配線６自体の基準電位との間のインダクタンス部だけでは、漏洩してきた高周波電流を十分に減衰させることができない。本実施形態では、上記インダクタ８が接続されていることにより、漏洩してきた高周波電流を十分に減衰させることができる。従って、高周波電流が、第２の帯域通過型フィルタ１２側に流れ込み難い。よって、アイソレーション特性を効果的に高めることができる。

本実施形態では、インダクタ８は、金属膜のパターニングにより形成されていたが、金属膜以外の導電性材料により構成されてもよく、あるいは磁性材料を用いてインダクタを構成してもよい。さらに、チップ型のインダクタを用いてもよい。例えば、図５に破線で示すチップ型インダクタ２７のように、積層基板２１上に、チップ型インダクタを実装してもよい。チップ型のインダクタの場合、積層基板２１内に内蔵させてもよく、あるいは、素子基板１５上に積層してもよい。

また、積層基板２１外にインダクタを設ける場合、素子基板１５上においてインダクタを設けてもよい。もっとも、積層基板２１内にインダクタ８を内蔵させることが好ましい。それによって、複合フィルタ装置の大型化を招くことなく、アイソレーション特性を改善することができる。

なお、本実施形態では、積層基板２１上に、素子基板１５を有するＷＬＰ構造の弾性表面波装置を実装したが、本発明はこれに限定されるものではない。他の構造の弾性表面波フィルタ装置により複合フィルタ装置を構成してもよい。また、積層基板２１を用いずともよい。

さらに、図６に示す弾性表面波装置３１のように、素子基板としての圧電基板３２のＩＤＴ電極３３が設けられている側とは反対側の面に低音速膜３４及び高音速部材３５を積層した構造を用いてもよい。低音速膜３４は、圧電基板３２を伝搬する弾性波よりも伝搬するバルク波の音速が低い適宜の材料からなる。高音速部材３５は、伝搬するバルク波の音速が、圧電基板３２を伝搬する弾性波の音速よりも高い材料からなる。この場合、圧電基板３２としてＬｉＮｂＯ_３基板を好適に用いることができる。

上記のような低音速膜３４及び高音速部材３５が積層されている構造を、本発明の複合フィルタ装置において採用してもよい。

次に、具体的な実験例につき説明する。

圧電基板として、カット角５０°のＬｉＴａＯ_３基板を用いた。ＬｉＴａＯ_３基板の厚みは６００ｎｍとした。この圧電基板のＩＤＴ電極が形成されている側とは反対側の面に、厚み６７０ｎｍのＳｉＯ_２膜を低音速膜として設けた。また、低音速膜上に、厚み２００μｍのＳｉからなる高音速部材としての支持基板を積層した。

ＩＤＴ電極として、Ｔｉ膜と、ＡｌＣｕ合金膜との積層金属膜を用いた。Ｔｉ膜の厚みは１２ｎｍとし、ＡｌＣｕ合金膜としては、Ｃｕを１重量％含有するＡｌＣｕ合金膜を用い、その厚みは１６２ｎｍとした。さらに、ＩＤＴ電極を覆うように、２５ｎｍの厚みのＳｉＯ_２膜を保護膜としてＩＤＴ電極上を覆うように設けた。そして、上記実施形態のように第１，第２の帯域通過型フィルタ１１，１２を構成した。第１，第２の帯域通過型フィルタ１１，１２における設計パラメータは以下の通りとした。

第１の帯域通過型フィルタ１１：直列腕共振子Ｓ１〜Ｓ５及び並列腕共振子Ｐ１〜Ｐ４の設計パラメータを下記の表１に示す通りとした。なお、直列腕共振子Ｓ１〜Ｓ５は、本実験例では、それぞれ、１個の弾性表面波共振子により構成した。

第２の帯域通過型フィルタ１２の設計パラメータ：
第１，第２の縦結合共振子型弾性波フィルタ１３，１４の設計パラメータは同じとし、下記の表２に示す通りとした。

また、第１，第２の縦結合共振子型弾性波フィルタ１３，１４におけるデューティは、反射器及びＩＤＴのいずれにおいても０．５とした。ＩＤＴと、反射器との間隔は、０．５３λ_Ｒとした。なお、λ_Ｒは、反射器の電極指ピッチで定まる波長である。

反射器の電極指の数は３０本とした。

図１における直列腕共振子Ｓ１１，Ｓ１２、並列腕共振子Ｐ１１，Ｐ１２の設計パラメータは下記の表３に示す通りとした。

上記のようにして作製した複合フィルタ装置１のアイソレーション特性を図７に、送信フィルタとしての第１の帯域通過型フィルタ１１の減衰量−周波数特性を図８に、受信フィルタとしての第２の帯域通過型フィルタ１２の減衰量−周波数特性を図９に示す。比較のために、上記インダクタ８が設けられていないことを除いては、上記実施形態と同様にして作製した複合フィルタ装置のアイソレーション特性、第１，第２の帯域通過型フィルタの減衰量−周波数特性を、それぞれ、図７並びに図８及び図９に破線で示す。

図７から明らかなように、本実験例によれば、比較例の複合フィルタ装置に比べ、アイソレーション特性を効果的に高め得ることがわかる。また、その場合、図８及び図９から明らかなように、第１，第２の帯域通過型フィルタ１１，１２のフィルタ特性はほとんど変わらないことがわかる。従って、フィルタ特性の劣化を招くことなく、アイソレーション特性を効果的に改善することができる。

なお、上記実施形態では、送信フィルタとしての第１の帯域通過型フィルタ１１と、受信フィルタとしての第２の帯域通過型フィルタ１２を有するデュプレクサを説明したが、本発明の複合フィルタ装置はこれに限定されない。例えば、図１０に示すように、共通端子４１に第１〜第４の帯域通過型フィルタ４２〜４５が接続されている、キャリアアグリゲーション用複合フィルタ装置であってもよい。その場合、第１，第２の帯域通過型フィルタ４２，４３は、いずれのＢａｎｄの送信フィルタであってもよく、受信フィルタであってもよい。

また、上記実施形態では、第１の帯域通過型フィルタ１１がラダー型フィルタであり、第２の帯域通過型フィルタ１２が縦結合共振子型弾性波フィルタ１３，１４を有していたが、弾性波フィルタの構成についてもこれに限定されない。第２の帯域通過型フィルタ１２もラダー型フィルタからなるものであってもよく、また第１の帯域通過型フィルタ１１が縦結合共振子型弾性波フィルタを有するものであってもよい。

なお、本発明の複合フィルタ装置は、アンテナ共通端子に接続される第１，第２の帯域通過型フィルタを備える限り、そのフィルタ装置の具体的な形態は特に限定されない。従って、複合フィルタ装置は、デュプレクサ、マルチプレクサ、デュアルフィルタ等であり、キャリアアグリゲーション回路、高周波フロントエンド回路や高周波フロントエンドモジュール、携帯電話やスマートフォン等の通信装置等に用いられ得る。

［高周波フロントエンド回路及び通信装置］
図１１は、本発明の一実施形態に係る複合フィルタ装置、高周波フロントエンド回路及び通信装置の略図的回路図である。

図１１に示すように、高周波フロントエンド回路７２は、上述した複合フィルタ装置１と受信フィルタ５１，５２とを備える。複合フィルタ装置１及び受信フィルタ５１，５２に、パワーアンプ７３、ＬＮＡ７６（ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ）及びスイッチ７７（ＳＷ）が接続されている。

なお、高周波フロントエンド回路７２は、ダイプレクサ、サーキュレーター又はアイソレーター等を含んでいてもよい。

また、図１１に示すように、通信装置７１は、携帯電話、スマートフォン若しくは車載用の通信装置又はヘルスケア用の通信装置等であり、高周波フロントエンド回路７２、ＲＦ段のＩＣであるＲＦＩＣ７４、ＢＢＩＣ７８（ＢａｓｅＢａｎｄＩＣ）、ＣＰＵ７９及びディスプレイ７５を備える。

ＲＦＩＣ７４には、パワーアンプ７３及びＬＮＡ７６が接続されている。また、ＲＦＩＣ７４に、ＢＢＩＣ７８（ＢａｓｅＢａｎｄＩＣ）が接続されている。

このように高周波フロントエンド回路７２及び通信装置７１は、上述した複合フィルタ装置１を用いて構成されている。

１…複合フィルタ装置
２…接続点
３…共通端子
４…信号配線
５…シールド電極
６…接続配線
７…基準電位配線
８…インダクタ
９…送信端子
１０…受信端子
１１…第１の帯域通過型フィルタ
１２…第２の帯域通過型フィルタ
１３，１４…第１，第２の縦結合共振子型弾性波フィルタ
１５…素子基板
１６…フィルタチップ
１７…ＩＤＴ電極
１８…支持層
１９…カバー部材
１９ａ，１９ｂ…アンダーバンプメタル層
２０ａ，２０ｂ…バンプ
２１…積層基板
２１ａ…上面
２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｐ，２２ｑ…電極ランド
２２ｅ，２２ｇ，２２ｉ，２２ｊ…ビアホール電極
２２ｆ，２２ｈ，２２ｋ…電極パターン
２２ｌ，２２ｍ，２２ｎ，２２ｏ，２２ｒ，２２ｓ，２２ｔ…端子電極
２７…チップ型インダクタ
３１…弾性表面波装置
３２…圧電基板
３３…ＩＤＴ電極
３４…低音速膜
３５…高音速部材
４１…共通端子
４２〜４５…第１〜第４の帯域通過型フィルタ
５１，５２…受信フィルタ
７１…通信装置
７２…高周波フロントエンド回路
７３…パワーアンプ
７４…ＲＦＩＣ
７５…ディスプレイ
７６…ＬＮＡ
７７…スイッチ
７８…ＢＢＩＣ
７９…ＣＰＵ
Ｌ_０…コイル
Ｌ１，Ｌ２…インダクタ
Ｐ１〜Ｐ４，Ｐ１１，Ｐ１２…並列腕共振子
Ｓ１〜Ｓ５，Ｓ１１，Ｓ１２…直列腕共振子

Claims

圧電体層を含む素子基板と、
前記素子基板上に設けられた共通端子と、
前記素子基板上に構成されており、かつ弾性波共振子を有する第１の帯域通過型フィルタと、
前記素子基板上に構成されており、かつ弾性波共振子を有する第２の帯域通過型フィルタと、
前記素子基板上に設けられており、前記第１及び第２の帯域通過型フィルタの一端と、前記共通端子とを結ぶ信号配線と、
前記素子基板上に設けられており、前記第２の帯域通過型フィルタに接続されている基準電位配線と、
前記素子基板上に設けられており、前記信号配線と、前記第１の帯域通過型フィルタとの間に配置されており、前記基準電位配線に電気的に接続されているシールド電極と、
前記シールド電極と、前記基準電位配線との間に電気的に接続されているインダクタと、
を備える、複合フィルタ装置。
前記信号配線は、前記第１の帯域通過型フィルタを挟んで前記第２の帯域通過型フィルタとは反対側に配置されている、請求項１に記載の複合フィルタ装置。
前記第１の帯域通過型フィルタが、複数の弾性波共振子を有する、請求項１または２に記載の複合フィルタ装置。
前記複数の弾性波共振子が、直列腕共振子と並列腕共振子とを有し、前記第１の帯域通過型フィルタがラダー型フィルタである、請求項３に記載の複合フィルタ装置。
前記シールド電極が金属膜からなる帯状体である、請求項１〜４のいずれか１項に記載の複合フィルタ装置。
積層基板をさらに備え、前記積層基板上に、前記第１，第２の帯域通過型フィルタが構成されている前記素子基板が搭載されている、請求項１〜５のいずれか１項に記載の複合フィルタ装置。
前記積層基板内に前記インダクタが設けられている、請求項６に記載の複合フィルタ装置。
前記インダクタが、金属膜を有する、請求項１〜７のいずれか１項に記載の複合フィルタ装置。
前記インダクタが、チップ型インダクタである、請求項１〜７のいずれか１項に記載の複合フィルタ装置。
前記積層基板に前記素子基板を接合している複数のバンプをさらに備え、前記シールド電極が少なくとも１つの前記バンプに接続されており、該少なくとも１つの前記バンプが、前記積層基板内に設けられた前記インダクタに接続されている、請求項７に記載の複合フィルタ装置。
前記共通端子がアンテナ端子である、請求項１〜１０のいずれか１項に記載の複合フィルタ装置。
前記共通端子に少なくとも１つの他の帯域通過型フィルタの一端が接続されており、キャリアアグリゲーション用複合フィルタ装置が構成されている、請求項１１に記載の複合フィルタ装置。
前記第１の帯域通過型フィルタが送信フィルタであり、前記第２の帯域通過型フィルタが受信フィルタであり、デュプレクサが構成されている、請求項１１に記載の複合フィルタ装置。
請求項１〜１３のいずれか１項に記載の複合フィルタ装置と、
スイッチ、パワーアンプ、ＬＮＡ、ダイプレクサ、サーキュレーター、アイソレーターのうちの少なくとも１つと、
を備える、高周波フロントエンド回路。
請求項１４に記載の高周波フロントエンド回路と、
ＲＦＩＣと、
を備える、通信装置。