JP6507715B2 - モールドパッケージの製造方法 - Google Patents

モールドパッケージの製造方法 Download PDF

Info

Publication number
JP6507715B2
JP6507715B2 JP2015037010A JP2015037010A JP6507715B2 JP 6507715 B2 JP6507715 B2 JP 6507715B2 JP 2015037010 A JP2015037010 A JP 2015037010A JP 2015037010 A JP2015037010 A JP 2015037010A JP 6507715 B2 JP6507715 B2 JP 6507715B2
Authority
JP
Japan
Prior art keywords
mold resin
semiconductor chip
mold
linear expansion
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015037010A
Other languages
English (en)
Other versions
JP2016162767A (ja
Inventor
大佳 國枝
大佳 國枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015037010A priority Critical patent/JP6507715B2/ja
Publication of JP2016162767A publication Critical patent/JP2016162767A/ja
Application granted granted Critical
Publication of JP6507715B2 publication Critical patent/JP6507715B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体チップと金属製のリードフレームとを電気的に接続したものをモールド樹脂で一体に封止してなるモールドパッケージの製造方法に関する。
この種の一般的なモールドパッケージは、パッケージを区画形成するモールド樹脂と、モールド樹脂内の中央側にてモールド樹脂に封止された半導体チップと、モールド樹脂内の周辺側にてモールド樹脂に封止された金属製のリードフレームと、を備えて構成されている。そして、半導体チップとリードフレームとは、モールド樹脂内にて、ボンディングワイヤ等により電気的に接続されている。
ここで、シリコン等よりなる半導体チップよりも、Cu等よりなるリードフレームの方が、線膨張係数が大きい。また、モールド樹脂とモールド樹脂内部の部材との間で、線膨張係数差が大きいと、温度変化等によってモールド樹脂と当該部材との間で剥離が発生しやすい。
そこで、通常、モールド樹脂の線膨張係数を半導体チップとリードフレームとの中間の線膨張係数に設計するようにしている。しかし、この場合、依然として、半導体チップとモールド樹脂との間、および、リードフレームとモールド樹脂との間で、大きな線膨張係数差が介在することになる。
これに対して、従来、モールド樹脂内で部分的に線膨張係数の分布を異ならせたもの、つまり、モールド樹脂内で線膨張係数の大きな部分と小さな部分とを設けたものが提案されている(たとえば特許文献1参照)。このような構成のモールド樹脂は、特許文献1に記載されているように、コンプレッション成形で作られるものであった。
特開2014−116409号公報
本発明者は、上記従来の技術を応用して、モールド樹脂のうち半導体チップ寄りの部位は、リードフレーム寄りの部位に比べて線膨張係数が小さくされ、モールド樹脂のうちリードフレーム寄りの部位は、半導体チップ寄りの部位に比べて線膨張係数が大きくされるような構成を検討した。
このような線膨張係数の分布を持つモールド樹脂の構成とすれば、半導体チップとモールド樹脂との間、および、リードフレームとモールド樹脂との間で、線膨張係数差を小さくできるから、上記した剥離防止の効果が期待できる。
しかし、上述したように、線膨張係数の分布を持つモールド樹脂の従来の成形手法は、樹脂素材を金型に入れて圧縮するというコンプレッション成形であり、量産化という点では、トランスファー成形で行いたいという要望がある。トランスファー成形は、金型に溶融した樹脂を注入して固めるものであり、コンプレッション成形に比べて、安価かつ簡易で処理も速く行えるものである。
本発明は、上記問題に鑑みてなされたものであり、半導体チップとモールド樹脂との間、および、リードフレームとモールド樹脂との間で線膨張係数差を極力小さいものとして剥離低減に適したパッケージを、トランスファー成形により適切に製造できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明は、モールド樹脂(10)と、モールド樹脂内の中央側にてモールド樹脂に封止された半導体チップ(20)と、半導体チップが搭載される一面(51)と一面の反対面である他面(52)とを有するアイランド(50)と、一面に対する法線方向から見て、半導体チップの周囲に配置され、モールド樹脂内の周辺側にてモールド樹脂に封止され半導体チップよりも線膨張係数の大きいリードフレーム(30)と、を備え、モールド樹脂は、一面上に配置され、半導体チップを覆う部分である半導体チップ寄りの部位(11)と、法線方向から見て半導体チップ寄りの部位よりも外側に配置され、リードフレームを覆う部分であるリードフレーム寄りの部位(12)と、を有してなるモールドパッケージの製造方法であって、以下の特徴を有するものである。
すなわち、請求項1の製造方法は、アイランドの前記一面上に搭載された半導体チップの周辺部にリードフレームが配置された構造体(1)を用意する用意工程と、ゲート(104)が半導体チップの直上に位置すると共に、モールド樹脂の外形に対応した空間形状を有するキャビティ(103)を備える金型(100)を用い、モールド樹脂をタブレット状に成形してなる樹脂タブレット(200)を金型に設置して、ゲートから金型内のキャビティにモールド樹脂を注入するトランスファー成形によって、構造体を前記モールド樹脂で封止する封止工程と、を備える。
さらに、請求項1の製造方法では、封止工程では、樹脂タブレットとして、注入時の先頭側のモールド樹脂(201)が、注入時の後方側のモールド樹脂(202)よりも線膨張係数が大きいものを用い、キャビティ内に構造体の一部を配置し、ゲートを介して、半導体チップの直上から金型内にモールド樹脂を注入して半導体チップの周辺部に位置するリードフレーム側へ拡がらせることにより、モールド樹脂のうち一面側に配置された部分である半導体チップ寄りの部位(11)は、他面側に配置された部分であるリードフレーム寄りの部位(12)に比べて線膨張係数が小さく、モールド樹脂のうちリードフレーム寄りの部位は、半導体チップ寄りの部位に比べて線膨張係数が大きいものとなるように、モールド樹脂による封止を行い、モールド樹脂による封止においては、先頭側のモールド樹脂(201)を注入した後、後方側のモールド樹脂(202)を注入することで、リードフレーム側に先頭側のモールド樹脂(201)を配置し、半導体チップを後方側のモールド樹脂(202)で覆うことを特徴とする。
それによれば、金型内に注入されたモールド樹脂においては、線膨張係数の大きいモールド樹脂が中央の半導体チップから周辺部のリードフレーム側に移動してリードフレーム上に配置され、最後に線膨張係数の小さいモールド樹脂が中央の半導体チップ上に配置されることになる。
そのため、封止後のモールド樹脂においては、半導体チップ寄りの部位は半導体チップに近い線膨張係数を有し、リードフレーム寄りの部位はリードフレームに近い線膨張係数を有するものとなるから、半導体チップ、リードフレームに対するモールド樹脂の剥離を抑制できる。
よって、本発明によれば、半導体チップとモールド樹脂との間、および、リードフレームとモールド樹脂との間で線膨張係数差を極力小さいものとして剥離低減に適したパッケージを、トランスファー成形により適切に製造することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかるモールドパッケージを示す概略断面図である。 図1に示されるモールドパッケージを示す概略平面図である。 第1実施形態にかかるモールドパッケージの製造方法における封止工程を示す概略断面図である。 図3に示される封止工程に用いられる樹脂タブレットの他の例を示す概略斜視図である。 本発明の第2実施形態にかかるモールドパッケージの製造方法における封止工程を示す概略断面図である。 本発明の他の実施形態にかかるモールドパッケージを示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかるモールドパッケージについて、図1、図2を参照して述べる。なお、図2に示される平面図中では、ボンディングワイヤ40を省略するとともに、モールド樹脂10の外形を一点鎖線で示し、モールド樹脂10を透過してモールド樹脂10の内部に位置する構成要素を示している。
このモールドパッケージは、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動、制御するための装置として適用されるものである。
本実施形態のモールドパッケージは、モールド樹脂10と、モールド樹脂10内の中央側にてモールド樹脂10に封止された半導体チップ20と、モールド樹脂10内の周辺側にてモールド樹脂10に封止された金属製のリードフレーム30と、を備えて構成されている。
ここで、モールド樹脂10はパッケージを区画形成するものである。つまり、半導体チップ20はパッケージの中央側に位置し、リードフレーム30はパッケージの周辺側に位置する。そして、半導体チップ20とリードフレーム30とは、モールド樹脂10内にて、ボンディングワイヤ40により電気的に接続されている。
半導体チップ20は、半導体プロセス等により形成されたICチップやトランジスタ素子等よりなり、板状(ここでは矩形板状)をなしている。典型的には、半導体チップ20は、シリコン半導体よりなるものであり、線膨張係数は、たとえば4ppm/℃程度のものである。
ここでは、半導体チップ20は、Cu等よりなるチップ搭載部としてのアイランド50の一面51に搭載されている。アイランド50は典型的には、半導体チップ20よりも大きな板状をなすものとされ、ここでは半導体チップ20よりも一回り大きい矩形板状をなしている。そして、半導体チップ20とアイランド50とは、はんだや接着剤等よりなる図示しないダイボンド材を介して接合されている。
リードフレーム30は、半導体チップ20の周囲に配置されている。典型的には、リードフレーム30は細長板状をなしており、半導体チップ20の周囲にて半導体チップ20を中心として放射状に延びるように複数個配置されている。
ここで、上記したアイランド50は、リードフレーム30とは別材質のもの、たとえばヒートシンク等であってもよいが、リードフレーム30と同一素材よりなるものであってもよい。この場合、リードフレーム30とアイランド50とは、元々タイバー等により連結されて一体に形成されたものであり、モールド樹脂10による封止後にリードカットされることで、互いに分割される。
そして、リードフレーム30は、インナーリード部がモールド樹脂10で封止され、アウターリード部はモールド樹脂10より突出している。リードフレーム30のインナーリード部は、半導体チップ20とボンディングワイヤ40により電気的に接続されている。このボンディングワイヤ40は、たとえばアルミニウムや金等よりなる。
そして、リードフレーム30のアウターリード部は、パッケージ外部の配線部材等と電気的に接続される部位であり、これにより、モールドパッケージと外部との電気的な信号のやり取りが可能とされている。なお、ここでは、この種の典型的なパッケージと同様、アウターリード部は曲げ加工されている。
このように、リードフレーム30は、モールド樹脂10内にて中央側の半導体チップ20の周辺に配置されてモールド樹脂10に封止されているが、半導体チップ20よりも線膨張係数の大きいものとされている。たとえばリードフレーム30は、Cuや42アロイ等の金属よりなるものであり、線膨張係数は、たとえば14〜18ppm/℃程度のものである。
そして、本実施形態では、モールド樹脂10は、半導体チップ20、アイランド50、ボンディングワイヤ40、および、リードフレーム30のインナーリード部を封止している。このモールド樹脂10は、後述するように、トップゲートタイプのトランスファー成形により作られたものである。
ここでは、モールド樹脂10は、半導体チップ20の上下両側、すなわちアイランド50の一面51側および他面52側の両側を封止しており、本実施形態のモールドパッケージは、いわゆるフルモールドタイプのパッケージとして構成されている。図1、図2の例では、モールド樹脂10は、矩形板状をなしており、いわゆるQFP(クワッドフラットパッケージ)を構成している。
このモールド樹脂10としては、この種のモールド材料であれば特に限定するものではないが、典型的にはエポキシ樹脂が挙げられる。そして、本実施形態では、モールド樹脂10は、部分的に線膨張係数が相違するもの、すなわち線膨張係数の分布を持つものとされている。
具体的には、モールド樹脂10のうち半導体チップ寄りの部位である小線膨張係数部11は、リードフレーム寄りの部位である大線膨張係数部12に比べて、線膨張係数が小さいものとされている。逆に言えば、モールド樹脂10のうちリードフレーム寄りの大線膨張係数部12は、半導体チップ寄りの小線膨張係数部11に比べて線膨張係数が大きいものとされている。
たとえば、モールド樹脂10のうち半導体チップ20の封止部分である小線膨張係数部11の線膨張係数は8ppm/℃程度であり、リードフレームの封止部分である大線膨張係数部12の線膨張係数は14ppm/℃程度である。
また、大線膨張係数部12と小線膨張係数部11との間の部位である中間線膨張係数部13は、大線膨張係数部12と小線膨張係数部11との中間の線膨張係数を有するものである。この中間線膨張係数部13においては、小線膨張係数部11側から大線膨張係数部12側に向かって連続的に大きくなるように線膨張係数が変化している。
このように、本実施形態のモールド樹脂10は、線膨張係数の相違する小線膨張係数部11、大線膨張係数部12および中間線膨張係数部13の3種類の部位により、構成されている。
また、フルモールドタイプである本実施形態のパッケージでは、大線膨張係数部12は半導体チップ20の直下まで回り込んでおり、これにより、モールド樹脂10は半導体チップ20およびアイランド50の上下両側を封止している。
ここで、フルモールドの典型として、半導体チップ20の上側(ここではアイランド50の一面51側)のモールド樹脂10の厚さは、半導体チップ20の下側(ここではアイランド50の他面52側)のモールド樹脂10の厚さよりも大きい。なお、モールド樹脂10における上記の各部11〜13は、図1ではモールド樹脂10の点ハッチングの粗密度合を変えて示しており、図2では一点鎖線で区画して示してある。
このような線膨張係数の分布を有する本実施形態のモールド樹脂10は、エポキシ樹脂等の樹脂に、線膨張係数を調整するための図示しない絶縁性のフィラーを含有させたものよりなる。このフィラーとしては、アルミナやシリカ等の絶縁性のものが採用され、その形状としては、柱状、球状、フレーク状等、特に限定されるものではない。
そして、本実施形態では、モールド樹脂10のうち半導体チップ寄りの小線膨張係数部11は、リードフレーム寄りの大線膨張係数部12に比べてフィラーの濃度を多くすることで線膨張係数が小さくされている。換言すれば、モールド樹脂10のうちリードフレーム寄りの大線膨張係数部12は、半導体チップ寄りの小線膨張係数部11に比べてフィラーの濃度を少なくすることで線膨張係数が大きくされている。
たとえば小線膨張係数部11のフィラー濃度は90wt%程度とされ、大線膨張係数部12のフィラー濃度は70〜80wt%程度とされる。なお、中間線膨張係数部13のフィラー濃度は、小線膨張係数部11と大線膨張係数部12との中間の値とされる。そして、中間線膨張係数部13においては、小線膨張係数部11側から大線膨張係数部12側に向かってフィラー濃度が連続的に少なくなるように濃度傾斜が設けられている。
次に、本実施形態にかかるモールドパッケージの製造方法について、図3、図4も参照して述べる。まず、用意工程では、半導体チップ20の周辺部にリードフレーム30が配置された構造体1を用意する。
具体的には、図示しないタイバー等によりアイランド50とリードフレーム30とが一体化されたリードフレーム素材を用意し、アイランド50の一面51上に半導体チップ20を搭載する。そして、半導体チップ20とリードフレーム30とをボンディングワイヤ40により接続する。こうして、図3に示される構造体1ができあがる。
次に、図3に示されるように、構造体1をトップゲートタイプのトランスファー成形用の金型100に投入し、構造体1をモールド樹脂10で封止する工程、つまり封止工程を行う。
ここで、金型100は、上型101と下型102とを合致させることにより、上型101と下型102との間にモールド樹脂10の外形に対応した空間形状を有するキャビティ103を形成するものである。そして、構造体1は、半導体チップ20側すなわちアイランド50の一面51側が上型101に対向し、アイランド50の他面52側が下型102に対向するように、金型100内に配置される。
この金型100の上型101には、モールド樹脂10を金型100内、すなわちキャビティ103に注入するゲート104が設けられている。このゲート104は、構造体1における半導体チップ20の直上に位置している。つまり、上型101のうち半導体チップ20を上型101に投影した部位に、ゲート104が設けられている。
また、上型101においてゲート104よりも樹脂流れの上流側(つまりゲート104よりもキャビティ103とは反対側)には、モールド樹脂10をタブレット状に成形してなる樹脂タブレット200が設置されるポット105が設けられている。そして、樹脂タブレット200はポット105にて溶融され、モールド樹脂10は溶融状態にて、ゲート104から金型100内に注入されるようになっている。
たとえば、図3に示されるように、樹脂タブレット200は、粉末状のモールド樹脂10を円柱等の柱状に成形したものである。そして、樹脂タブレット200は、軸一端側がゲート104側すなわち注入時の先頭側となり、軸他端側が注入時の後方側となるように、ポット105に設置される。
ここで、本実施形態では、樹脂タブレット200として、注入時の先頭側のモールド樹脂201(以下、先頭側モールド樹脂201という)が、注入時の後方側のモールド樹脂202(以下、後方側モールド樹脂202という)よりも線膨張係数が大きいものを用いる。
具体的には、先頭側モールド樹脂201が上記の大線膨張係数部12に相当する線膨張係数を有し、後方側モールド樹脂202が上記の小線膨張係数部11に相当する線膨張係数を有するものとなるようにする。
本実施形態では、上述のように、モールド樹脂10は絶縁性のフィラーを含有したものである。そこで、樹脂タブレット200としては、先頭側モールド樹脂201の方が、後方側モールド樹脂202よりもフィラーの含有量を少なくすることで線膨張係数が大きくされたものとする。
ここでは、樹脂タブレット200は、先頭側モールド樹脂201から後方側モールド樹脂202へ向かってフィラーの濃度が連続的に多くなっていくようにフィラーの濃度に傾斜を持たせたものとする。
たとえば、フィラー濃度は、先頭側モールド樹脂201から後方側モールド樹脂202へ向かって、90wt%程度から70wt%程度に減少していくようにする。このような樹脂タブレット200は、当該フィラー濃度傾斜を持つように、フィラーを粉末状のモールド樹脂に分散させたものを、型成形で固めることにより、形成される。
こうして、金型100に構造体1および樹脂タブレット200を設置した後、本実施形態の封止工程では、モールド樹脂10の注入を行う。すなわち、ゲート104を介して、半導体チップ20の直上から金型100内、つまちキャビティ103にモールド樹脂10を注入して、半導体チップ20の周辺部に位置するリードフレーム側へ拡がらせる。
これにより、図3の太線矢印に示されるように、ゲート104から半導体チップ20に向かって注入されたモールド樹脂10は、半導体チップ20に衝突し、半導体チップ20およびアイランド50に沿って、リードフレーム30側へ拡がるように流れていく。
さらに、リードフレーム30側へ拡がったモールド樹脂10は、半導体チップ20の直下側すなわちアイランド50の他面52側まで回り込む。こうして、半導体チップ20の直下側から封止が開始され、次にリードフレーム30が封止され、最後に半導体チップ20が封止されることになる。
ここで、上記した樹脂タブレット200の構成および配置を採用していることから、金型100内を流れるモールド樹脂10の先頭側は、先頭側モールド樹脂201となり、最後の方に金型100内に注入されるモールド樹脂10は、後方側モールド樹脂202となる。
そのため、モールド樹脂10の注入終了時において、半導体チップ20の直下(アイランド50の他面52側)およびリードフレーム30には、先頭側モールド樹脂201が配置され、半導体チップ20には、後方側モールド樹脂202が配置されることになる。そして、この先頭側モールド樹脂201が大線膨張係数部12となり、後方側モールド樹脂202が小線膨張係数部11となる。
つまり、本実施形態では、封止工程におけるモールド樹脂10の封止により、モールド樹脂10のうち半導体チップ寄りの小線膨張係数部11は、リードフレーム寄りの大線膨張係数部12に比べて線膨張係数が小さいものとなる。換言すれば、モールド樹脂10のうちリードフレーム寄りの大線膨張係数部12は、半導体チップ寄りの小線膨張係数部11に比べて線膨張係数が大きいものとなる。
さらに言えば、本実施形態の封止工程によれば、小線膨張係数部11は、比較的フィラーの濃度を多くすることで線膨張係数が小さくされ、大線膨張係数部12は、比較的フィラーの濃度を少なくすることで線膨張係数が大きくされたものとなるように、モールド樹脂10の封止が行われる。
なお、中間線膨張係数部13は、樹脂タブレット200におけるフィラー濃度の傾斜によって形成できる。また、中間線膨張係数部13は、小線膨張係数部11と大線膨張係数部12との間に位置するものであるから、小線膨張係数部11と大線膨張係数部12との混合部分として形成されることも可能である。
さらに、本実施形態の封止工程によれば、リードフレーム30側へ拡がったモールド樹脂10を半導体チップ20の直下側まで回り込ませている。それにより、上記図1に示したように、モールドパッケージにおいて、半導体チップ20の下側の方が上側よりもモールド樹脂10の厚さが小さくなるように、半導体チップ20の上下両側が封止された構成が実現されるようになっている。
こうして、金型100内にモールド樹脂10を充填することで封止工程が完了する。そして、モールド樹脂10で封止された構造体1を、金型100から取り出す。その後は、リードカット、リード成形等を行うことにより、本実施形態のモールドパッケージができあがる。ここまでが、本実施形態の製造方法である。
ところで、本実施形態の製造方法によれば、封止工程にて、フィラーが少なく線膨張係数の大きいモールド樹脂10が、中央の半導体チップ20から周辺部のリードフレーム30側に移動してリードフレーム30上に配置される。そして、最後にフィラーが多く線膨張係数の小さいモールド樹脂10が、中央の半導体チップ20上に配置される。
これにより、封止後のモールド樹脂10においては、半導体チップ寄りの小線膨張係数部11は半導体チップ20に近い線膨張係数を有し、リードフレーム寄りの大線膨張係数部12はリードフレーム30に近い線膨張係数を有するものとなる。そのため、本実施形態によれば、半導体チップ20、リードフレーム30に対するモールド樹脂10の剥離を抑制できる。
よって、本実施形態によれば、半導体チップ20とモールド樹脂10との間、および、リードフレーム30とモールド樹脂10との間で、それぞれ線膨張係数差を極力小さいものとして剥離低減に適したモールドパッケージを、トランスファー成形により適切に製造することができる。
また、上述したが、本実施形態の封止工程では、リードフレーム30側へ拡がったモールド樹脂10を半導体チップ20の直下側まで回り込ませることで、半導体チップ20の下側の方が上側よりもモールド樹脂10の厚さが小さくなるように、半導体チップ20の上下両側を封止している。
それによれば、線膨張係数の大きいモールド樹脂10がリードフレーム30だけでなく、半導体チップ20の直下まで回り込んで大線膨張係数部12として構成される。そのため、モールドパッケージとしては、半導体チップ20の上側のモールド樹脂10が厚く且つ線膨張係数が小さく、半導体チップ20の下側のモールド樹脂10が薄く且つ線膨張係数が大きい構成となる。
このような構成とした場合、半導体チップ20の上下でモールド樹脂10の応力バランスの均衡が図りやすくなり、温度変化によるモールドパッケージの反りの発生を抑制しやすくなる、という利点がある。
[他の例]
上記例では、樹脂タブレット200は、先頭側モールド樹脂201から後方側モールド樹脂202へ向かってフィラー濃度が連続的に多くなっていくものであった。
これに対して、本実施形態では、図4に示されるように、先頭側モールド樹脂201と、先頭側モールド樹脂201よりもフィラー濃度が多い後方側モールド樹脂202との2種類のものを一体に成形した樹脂タブレット200を用いてもよい。このような樹脂タブレット200は、いわゆる2色タブレットと言われるものである。
(第2実施形態)
本発明の第2実施形態について、図5を参照して、上記第1実施形態との相違点を中心に述べる。
図5に示されるように、モールドパッケージにおいてモールド樹脂10内の中央側にて封止された半導体チップ20は、平面サイズすなわち面積の異なる複数個のものとされている。図5では2個の半導体チップ20を示しているが、もちろん3個以上であってもよい。
この場合、金型100の上型101におけるゲート104は、これら複数個の半導体チップ20のうちの最大面積の半導体チップ20の直上に位置したものとすることが望ましい。これは、半導体チップ20の面積が大きいほど、モールド樹脂10との線膨張係数差の影響を受けやすく、剥離応力も大きくなるためである。
(他の実施形態)
なお、上記図4では、2色タブレットの樹脂タブレット200を示したが、これに関連して、さらに言うならば、フィラー濃度を変えた3色タブレットの樹脂タブレット200を用いてもよい。
たとえば、先頭側から後方側に向かって、フィラー濃度少(線膨張係数大)、フィラー濃度中(線膨張係数中)、フィラー濃度多(線膨張係数小)の3種類のモールド樹脂を一体成形した樹脂タブレット200としてもよい。この場合、大線膨張係数部12と小線膨張係数部11との間に中間線膨張係数部13を形成するのに好ましいものとなる。さらには、樹脂タブレット200は、4色以上のタブレットとしてもよい。
また、樹脂タブレット200としては、全体の線膨張係数が均一(たとえばフィラー濃度が均一)なものであって、さらに後方側の端部のみに、負の線膨張係数を有するフィラー、たとえば有機フィラーを付着させたものであってもよい。
この場合でも、モールド樹脂10の注入時に、有機フィラーが含有されて線膨張係数が小さくなったモールド樹脂10が、最後に注入されて、半導体チップ20を封止するものとなる。そのため、上記実施形態と同様の線膨張係数の分布を持つモールド樹脂10を備えたモールドパッケージが実現される。
また、上記実施形態では、モールド樹脂10の線膨張係数を大きくする場合はフィラー濃度を少なくし、線膨張係数を小さくする場合はフィラー濃度を多くするようにしたが、樹脂の種類そのものを異ならせてもよい。たとえばエポキシ樹脂として重合度の相違するものを用いることで、線膨張係数の大きい樹脂と小さい樹脂とを実現するようにしてもよい。
また、上記実施形態では、モールド樹脂10として、小線膨張係数部11と大線膨張係数部との間に中間線膨張係数部13が介在する構成としたが、この中間線膨張係数部13は無いものであってもよい。
また、上記図1、図2では、モールドパッケージとして、フルモールドタイプのQFPを示した。しかし、モールドパッケージとしては、モールド樹脂10の中央側にて半導体チップ20、その周辺部にてリードフレーム30が封止されたものであれば、これに限定されない。
たとえば図6(a)に示されるようなアイランド50の他面52がモールド樹脂10より露出するハーフモールドタイプや、図6(b)に示されるようなモールド樹脂10からリードフレーム30が突出していないノンリードタイプでもよい。
また、モールドパッケージにおいては、アイランド50は無くてもよい。この場合でも、ゲート104から注入され半導体チップ20に衝突したモールド樹脂10は、半導体チップ20に沿って、その周辺のリードフレーム30側へ拡がるため、問題は無い。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
1 構造体
10 モールド樹脂
11 モールド樹脂のうち半導体チップ寄りの部位としての小線膨張係数部
12 モールド樹脂のうちリードフレーム寄りの部位としての大線膨張係数部
20 半導体チップ
30 リードフレーム
100 金型
104 ゲート
200 樹脂タブレット
201 先頭側モールド樹脂
202 後方側モールド樹脂

Claims (5)

  1. モールド樹脂(10)と、
    前記モールド樹脂内の中央側にて前記モールド樹脂に封止された半導体チップ(20)と、
    前記半導体チップが搭載される一面(51)と前記一面の反対面である他面(52)とを有するアイランド(50)と、
    前記一面に対する法線方向から見て、前記半導体チップの周囲に配置され、前記モールド樹脂内の周辺側にて前記モールド樹脂に封止され前記半導体チップよりも線膨張係数の大きいリードフレーム(30)と、を備え
    前記モールド樹脂は、前記一面上に配置され、前記半導体チップを覆う部分である半導体チップ寄りの部位(11)と、前記法線方向から見て前記半導体チップ寄りの部位よりも外側に配置され、前記リードフレームを覆う部分であるリードフレーム寄りの部位(12)と、を有してなるモールドパッケージの製造方法であって、
    前記アイランドの前記一面上に搭載された前記半導体チップの周辺部に前記リードフレームが配置された構造体(1)を用意する用意工程と、
    ゲート(104)が前記半導体チップの直上に位置すると共に、前記モールド樹脂の外形に対応した空間形状を有するキャビティ(103)を備える金型(100)を用い、前記モールド樹脂をタブレット状に成形してなる樹脂タブレット(200)を前記金型に設置して、前記ゲートから前記金型内の前記キャビティに前記モールド樹脂を注入するトランスファー成形によって、前記構造体を前記モールド樹脂で封止する封止工程と、を備え、
    前記封止工程では、前記樹脂タブレットとして、前記注入時の先頭側の前記モールド樹脂(201)が、前記注入時の後方側の前記モールド樹脂(202)よりも線膨張係数が大きいものを用い、
    前記キャビティ内に前記構造体の一部を配置し、前記ゲートを介して、前記半導体チップの直上から前記金型内に前記モールド樹脂を注入して前記半導体チップの周辺部に位置する前記リードフレーム側へ拡がらせることにより、
    前記モールド樹脂のうち前記一面側に配置された部分である前記半導体チップの上側の部分は、前記モールド樹脂のうち前記他面側に配置された部分である前記半導体チップの下側の部分よりも厚く、前記モールド樹脂のうち前記半導体チップ寄りの部位(11)は、前記リードフレーム寄りの部位(12)に比べて線膨張係数が小さく、前記モールド樹脂のうち前記リードフレーム寄りの部位は、前記半導体チップ寄りの部位に比べて線膨張係数が大きいものとなるように、前記モールド樹脂による封止を行い、
    前記モールド樹脂による封止においては、先頭側の前記モールド樹脂(201)を注入した後、後方側の前記モールド樹脂(202)を注入することで、前記リードフレーム側に先頭側の前記モールド樹脂(201)を配置し、前記半導体チップを後方側の前記モールド樹脂(202)で覆うことを特徴とするモールドパッケージの製造方法。
  2. 前記封止工程では、前記キャビティ内に配置した前記構造体のうち前記半導体チップの直上から注入した前記モールド樹脂を、前記半導体チップに衝突させ、前記半導体チップおよび前記アイランドの前記一面側に沿って前記リードフレーム側へ拡がらせた後、前記アイランドの前記他面側に流れさせ、前記半導体チップの直下側まで回り込ませることで、
    前記半導体チップの下側の方が前記半導体チップの上側よりも前記モールド樹脂の厚さが小さくなるように、前記半導体チップの上下両側を封止することを特徴とする請求項1に記載のモールドパッケージの製造方法。
  3. 前記モールド樹脂は線膨張係数を調整するための絶縁性のフィラーを含有したものであり、
    前記封止工程における前記樹脂タブレットは、前記先頭側の前記モールド樹脂の方が、前記後方側の前記モールド樹脂よりも前記フィラーの含有量を少なくすることで線膨張係数が大きくされたものであり、
    前記封止工程では、前記モールド樹脂のうち前記半導体チップ寄りの部位は、前記リードフレーム寄りの部位に比べて前記フィラーの濃度を多くすることで線膨張係数が小さくされ、
    前記モールド樹脂のうち前記リードフレーム寄りの部位は、前記半導体チップ寄りの部位に比べて前記フィラーの濃度を少なくすることで線膨張係数が大きくされたものとなることを特徴とする請求項1または2に記載のモールドパッケージの製造方法。
  4. 前記樹脂タブレットは、前記先頭側の前記モールド樹脂から前記後方側の前記モールド樹脂へ向かって前記フィラーの濃度が連続的に多くなっていくように前記フィラーの濃度に傾斜を持たせたものであることを特徴とする請求項3に記載のモールドパッケージの製造方法。
  5. 前記樹脂タブレットは、前記先頭側の前記モールド樹脂と、前記先頭側の前記モールド樹脂よりも前記フィラーの濃度が多い前記後方側の前記モールド樹脂との2種類のものを一体に成形したものであることを特徴とする請求項3に記載のモールドパッケージの製造方法。
JP2015037010A 2015-02-26 2015-02-26 モールドパッケージの製造方法 Expired - Fee Related JP6507715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015037010A JP6507715B2 (ja) 2015-02-26 2015-02-26 モールドパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015037010A JP6507715B2 (ja) 2015-02-26 2015-02-26 モールドパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2016162767A JP2016162767A (ja) 2016-09-05
JP6507715B2 true JP6507715B2 (ja) 2019-05-08

Family

ID=56847251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015037010A Expired - Fee Related JP6507715B2 (ja) 2015-02-26 2015-02-26 モールドパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP6507715B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110061A (ja) * 1981-12-23 1983-06-30 Fujitsu Ltd 半導体装置等のパッケージ製造方法
JPH0513623A (ja) * 1991-07-05 1993-01-22 Fuji Electric Co Ltd 半導体装置の製造方法
JPH06177191A (ja) * 1992-12-01 1994-06-24 Apic Yamada Kk 樹脂モールド装置
JP2003203935A (ja) * 2002-01-09 2003-07-18 Nec Electronics Corp 半導体装置の封止方法およびそれに用いる封止装置
JP2009206328A (ja) * 2008-02-28 2009-09-10 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2014116409A (ja) * 2012-12-07 2014-06-26 Denso Corp 電子装置

Also Published As

Publication number Publication date
JP2016162767A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US7554179B2 (en) Multi-leadframe semiconductor package and method of manufacture
US9184142B2 (en) Semiconductor device and manufacturing method of the same
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
US6930380B2 (en) Semiconductor device
JP6357415B2 (ja) 半導体装置の製造方法
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US20030228720A1 (en) Semiconductor device and a method of manufacturing the same
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
JP6507715B2 (ja) モールドパッケージの製造方法
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP2004363365A (ja) 半導体装置及びその製造方法
US20170256510A1 (en) Semiconductor device
JP4967610B2 (ja) 半導体装置
JP4732138B2 (ja) 半導体装置及びその製造方法
JP6131875B2 (ja) 半導体パッケージ
US11862540B2 (en) Mold flow balancing for a matrix leadframe
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP7089995B2 (ja) 半導体装置の製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP2007095964A (ja) 半導体装置の製造方法
JP4002235B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R151 Written notification of patent or utility model registration

Ref document number: 6507715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees