JP6507173B2 - 集積超伝導体デバイス及びその製造方法 - Google Patents

集積超伝導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP6507173B2
JP6507173B2 JP2016553255A JP2016553255A JP6507173B2 JP 6507173 B2 JP6507173 B2 JP 6507173B2 JP 2016553255 A JP2016553255 A JP 2016553255A JP 2016553255 A JP2016553255 A JP 2016553255A JP 6507173 B2 JP6507173 B2 JP 6507173B2
Authority
JP
Japan
Prior art keywords
superconductor
layer
conductive strip
integrated
oriented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016553255A
Other languages
English (en)
Other versions
JP2017500756A5 (ja
JP2017500756A (ja
Inventor
ピー ワン コニー
ピー ワン コニー
マーフィー ポール
マーフィー ポール
サリバン ポール
サリバン ポール
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド, ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2017500756A publication Critical patent/JP2017500756A/ja
Publication of JP2017500756A5 publication Critical patent/JP2017500756A5/ja
Application granted granted Critical
Publication of JP6507173B2 publication Critical patent/JP6507173B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06Films or wires on bases or cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/30Drying; Impregnating
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/023Current limitation using superconducting elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0604Monocrystalline substrates, e.g. epitaxial growth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0632Intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0884Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/203Permanent superconducting devices comprising high-Tc ceramic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/30Devices switchable between superconducting and normal states

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本発明は、超伝導物質、及びより具体的には、集積超伝導体電流デバイスに関する。
超伝導ワイヤ又はテープは、液体窒素によって冷却した極低温システム内での使用を容易にする約77Kより高い臨界温度TCを有する高温超伝導(HTc:high temperature superconducting)材料に基づいて開発されたものである。超伝導故障電流リミッタ(SCFCL:superconducting fault current limiters)のような若干の用途において、高温超伝導(HTS:high temperature superconducting)テープは、超伝導層が非超伝導状態に転移する故障を発生する場合、高温偏位を生ずる。
HTSテープの合成には、HTSテープを構成する材料の複合スタック(積層体)を形成する必要性を含む多くの課題を伴う。しばしば、超伝導体テープの超伝導体層はリボン又はテープ状の構体とした金属基板(サブストレート)上に形成するものとし、この構体は、超伝導体テープを形成するのに必要な層を成長させるテンプレートとして作用する。金属基板は、しばしば金属テープ上に複数の層を形成するのに使用される一連の堆積チャンバ及び処理チャンバに通過させるようにテープを引き出すことによって処理する。結果として得られる超伝導体テープにおける十分な通電能力を得るため結晶超伝導体物質を成長させ、この成長は、結果として得られる層の特定結晶方位(配向)又は「テクスチャ(肌理)」を促進するように行う。通常のHTS結晶性超伝導体物質は、層状複合酸化物の分類から選択し、この分類において、通電酸化銅層は、結晶単位セルのc-軸線に直交する平面内で配向する。したがって、超伝導体テープのc-軸線テクスチャを形成するのが望ましく、この場合、超伝導体テープの通電層はテープの平面に平行となる。このことは、金属テープの基板を超伝導体層からブリッジする少なくとも1層の中間層、及びしばしば数層の堆積を必要とする。中間層は複数の役割を果たし、この役割としては、例えば、金属テープ材料層及び超伝導体層の内部拡散を防止する拡散防止バリアとして、並びに高度に結晶方位付けした超伝導体層を成長させることができる結晶テンプレートとしての使用がある。
超伝導体層を形成した後、金属被覆層を超伝導体層上に形成し、超伝導体層が非超伝導状態となる故障条件中に電流を伝導する導電層として作用させることができる。超伝導体テープを構成する層の複合スタックを形成した後、テープ部分を一緒に結び付けて、1組の複数拡張導電性経路を形成することによって、電流リミッタとして組み合わせる。テープ部分は、電流制限デバイスとして組み立てるための超伝導体テープの機械的強度及び簡便な取扱いが得られるモジュール内に取り付ける。
上述のことからは、とくに、電流リミッタ用途のために、超伝導体テープ形成は大がかりで複雑な処理を必要とすることが分かるであろう。本発明による改良が必要であるとの結論に至ったのは、これら及び他の考慮からである。
この要約は、以下に詳細な説明でさらに記載する簡素化した形式における概念の選択肢を導入するために提示するものである。この要約は、特許請求の範囲の要旨における重要な特徴又は基本的な特徴を同定することは意図せず、特許請求の範囲の要旨における範囲決定の支援を意図するものでもない。
一実施形態において、集積超伝導体デバイスは、基板ベースと、及び前記基板ベース上に配置し、また好適な結晶方位を有する中間層とを有することができる。集積超伝導体デバイスは、さらに、前記中間層上に配置した配向性超伝導体層と、及び前記配向性超伝導体層の一部の上に配置した導電細条を有することができる。前記導電細条は、前記導電細条の下側に前記配向性超伝導体層の超伝導体領域、及び前記超伝導体領域に隣接する前記配向性超伝導体層の露出領域を画定することができる。
他の実施形態において、超伝導体デバイスを形成する方法は、基板ベース上に好適な結晶方位を有する結晶質層を堆積するステップと、配向性超伝導体材料を有する配向性超伝導体層を前記結晶質層上に形成するステップと、非線形パターンを有する導電細条を堆積するステップと、前記配向性超伝導体層における前記導電細条によってカバーされない露出領域を処理して、前記露出領域を非超伝導体材料に転換するステップと、を備えることができる。
本発明の実施形態による集積超伝導体デバイス100の平面図を示す。 本発明の実施形態による集積超伝導体デバイス100の縦断面図を示す。 図1A,1Bの集積超伝導体デバイスの変更例である集積超伝導体デバイスの平面図を示す。 本発明のさらに他の実施形態による他の集積超伝導体デバイスの平面図を示す。 本発明のさらに他の実施形態による他の集積超伝導体デバイスの平面図を示す。 本発明の実施形態による集積超伝導体デバイスを作製するための例示的段階を示す。 本発明の実施形態による集積超伝導体デバイスを作製するための例示的段階を示す。 本発明の実施形態による集積超伝導体デバイスを作製するための例示的段階を示す。 本発明の実施形態による集積超伝導体デバイスを作製するための例示的段階を示す。 本発明の実施形態による集積超伝導体デバイスを作製するための例示的段階を示す。 基板がガラスで形成した基板底部を含む実施形態の例示的層スタックを示す。 基板が単一結晶シリコンで形成した基板底部を含む実施形態の他の変更例を示す。 集積超伝導体デバイスの他の実施形態を作製するのに伴う他の操作を示す。 集積超伝導体デバイスの他の実施形態を作製するのに伴う他の操作を示す。 集積超伝導体デバイスの他の実施形態を作製するのに伴う他の操作を示す。 6Aは、他の実施形態による集積超伝導体デバイスの片面における平面図を示す。6Bは、他の実施形態による集積超伝導体デバイスの反対側片面における平面図を示す。 集積超伝導体デバイスを形成するための例示的プロセスフローチャートを示す。
本発明による実施形態を以下に添付図面につきより詳細に説明し、添付図面は幾つかの実施形態を示す。本発明の要旨は、しかし、多くの異なる形態で実施することができ、本明細書に記載の実施形態に限定されるものと解すべきではない。これら実施形態は、本明細書が完璧かつ完全であるように、また当業者に対して発明要旨の範囲を十分に伝えるように提示したものである。図面において、同一参照符号は全体を通して同様の要素に言及する。
上述の超伝導体テープにおける幾つかの欠損に対処するため、本明細書において、超伝導体テープの改善した構造並びに超伝導体テープを形成するための改善した技術をもたらす実施形態を記載する。これら実施形態は、制限デバイスを含めた小型デバイス内に配設した長い電流経路に電流を伝導するのに使用する超伝導体テープ用途にとくに好適である。
従来の超伝導体テープ作製に関する問題に対処するため、本発明実施形態は、とくに、集積超伝導体デバイス構造、及び超伝導体テープ形態にする上で単独型超伝導体テープの製造に関連する複雑さを克服する作製技術を提供する。結果として得られる集積超伝導体デバイスは、効果的に超伝導体構造を組み入れ、この構造はテープに類似するが、超伝導体構造が占めるよりも大きい表面積を占める大きな面積を有する基板上に直接形成する。したがって、集積超伝導体デバイスは、その表面にわたり超伝導体と、超伝導体でない領域とを含む基板に特徴がある。単独型テープとして形成しないが、このような超伝導体構造を本明細書において「テープ」と称し、これはすなわち、超伝導体構造が通常のテープに類似しているからである。
さらに、本明細書に使用する用語「超伝導体」、「超伝導体素子」又は「超伝導体材料」は、抵抗なしに電流を伝導する能力を有する物質又は物体を意味する。したがって、YBaCu7−x(「YBCO」とも称する)のような材料は、材料が超伝導性を示さない室温にさらされているときでも、超伝導体又は超伝導体材料を称することができ、これはYBCOが約91K以下の温度で超伝導性を示すようになるからである。
一方、用語「超伝導性」又は「超伝導性層」は、本明細書でテープ又は材料の特性に言及するのに使用する。したがって、YBCOは、91K以下の温度、又はYBCO材料によって伝導される電流が臨界電流以下になるときのような所定条件下で超伝導性である。さらに、本明細書で使用する用語「非超伝導性」及び「非超伝導状態」は双方とも、超伝導体材料が室温外気に晒されるときのように、超伝導体材料が超伝導特性を示さない、超伝導体材料の状態に言及する。
さらに、本明細書に使用する「非超伝導体」は超伝導性を示すことができない材料を意味する。例えば、非超伝導体には、YBCOのような超伝導体材料由来の材料で、材料が元の超伝導体材料から化学的又は構造的のいずれかによって変化して超伝導性を示すことができないようになる材料もあり得る。したがって、超伝導体材料は、温度、超伝導体材料によって電流が伝導される電流密度、及び材料に印加される磁場等を含む条件に基づいて、超伝導性状態又は非超伝導性状態で存在することができる。他方で、非超伝導体材料は、温度又は他の要因に関係なく、非超伝導性状態で存在することができる。
最後に、本明細書で使用する用語「超伝導体テープ」及び「超伝導体層」は、テープ状の構体又は層に言及するものであって、それぞれテープ状の構体又は層の少なくとも一部が超伝導体材料を含む。したがって、「超伝導体テープ」は、1つ又は複数の超伝導体材料層、及び随意的に1つ又は複数の非超伝導体材料を有することができる。同様に、「超伝導体層」は、例えば、パターン形成した後に、超伝導体材料で形成した部分、及び材料が非超伝導体である部分を有することができる。
図1A及び図1Bは、本発明の実施形態による集積超伝導体デバイス100の平面図及び縦断面図を示す。図2Aは、集積超伝導体デバイス100の変更例である集積超伝導体デバイス200の平面図を示す。図1A及び図2Aの実施形態は、一方が矩形形状、及び他方が丸形形状であるという点で相違する。さらに、双方の集積超伝導体デバイス100,200において、それぞれの超伝導体テープ104,204はそれぞれの基板102,202の表面領域上に集積する。
図2B及び2Cは、本発明の他の実施形態による他の集積超伝導体デバイスの平面図を示す。図2Bにおいて、集積超伝導体デバイス210は、集積超伝導体デバイス210の表面上に配置した4個のシリコン領域214を有する基板212を使用して形成する。一実施形態において、集積超伝導体デバイス210は太陽エネルギーデバイスに適したシリコン基板を使用して作製することができる。各シリコン領域214において、超伝導体テープ216を蛇行パターンにして、超伝導体テープの基板として作用するシリコン領域214内に一体的に形成する。各超伝導体テープ216は、隣接するシリコン領域214における超伝導体テープ216に対して電気導体219を介して接続し、この接続は、単一の導電経路が接点218間に形成されるように行う。幾つかの実施形態において、この導電経路長は1〜3メートルとすることができる。
図2Cにおいて、集積超伝導体デバイス220はシリコンリボン222を使用して形成し、このシリコンリボン222は、超電導体テープ224をシリコンリボン222の表面上に形成する基板として作用する。超伝導体テープ224は接点226間に連続経路を形成する蛇行パターンをなす。一実施例において、シリコンリボン222は、フロートゾーン方法で形成し、また幅200〜400mm及び長さ2〜4メートルを有し、この結果、50〜100メートルの導電経路長となる。集積超伝導体デバイスを形成するための基板として他の実施形態も可能である。
以下に、とくに図1A、1Bの実施形態につき説明すると、集積超伝導体デバイス100に対して説明した他の特徴及び問題は、集積超伝導体デバイス200,210及び220にも等しく適用することができる。集積超伝導体デバイス100の1つの特性は、超伝導体テープ104を基板102内に集積することである。とくに、超伝導体テープは複数層を基板ベース110上に形成することによって作製し、またこの後、これら層のうち少なくとも幾つかの層内で超伝導体テープのテープ構体を画定する。このプロセスの結果、超伝導体テープ104が一体部分である集積した超伝導体デバイスの一体構造となる。
図1A及び2に示すように、超伝導体テープ104,204は、対応の基板102,202の平面内に位置する図示の直交座標系のX−Y平面内で蛇行構体として配列する。対応の超伝導体テープ104,204の構体は、対応の超伝導体テープ104,204の両側端部に配置した対応の接点106,206間で伝導される電流のための比較的長い電流経路を画定する。換言すれば、X方向に沿う各集積超伝導体デバイス100,200の幅に比べると、各接点106,206間の電流経路長は何倍も多く長いものとすることができる。集積超伝導体デバイス100,200,210,220は、超伝導故障電流リミッタの電流リミッタのような用途に適するものとすることができる。しかし、本発明の実施形態はこの様態に限定されるものではない。
再び図1Bについて説明すると、種々の実施形態によれば、基板ベース110は、ガラス材料、多結晶材料、単結晶材料とすることができる。多結晶材料の例としてはアルミナがある一方、単結晶の例としてはシリコン又はサファイアがある。本発明の実施形態はこの様態に限定するものではない。幾つかの実施形態において、基板ベース110は、ガラス基板又は単結晶基板の特性のように低粗度表面を呈することができる。さらに、基板ベース110は、表面上に粒界があるとしてもほとんど存在しないものとし、したがって、より滑らかな層スタックの成長を促進することができる。本明細書の実施形態において、中間層を基板ベースと超伝導体層との間に配置する。中間層は図1Bで層112によって示し、この層112は基板ベース110上に配置し、また複数サブ層(本明細書においては単に層と称する)又は単一層を有するものとすることができる。層112は、とくに、好適な結晶方位を示し、また層112の頂部部分に配置する少なくとも1つの層を有する。用語「好適な結晶方位」とは、層の微細構造の質に言及するもので、層の結晶子がランダム多結晶粉末における結晶子配向性と比べると、所定結晶方向が基板ベース0の平面に対して直交する方向に優先的に指向する。層112の頂部は、以下に詳述するように、高品位の超伝導体層114が成長するためのテンプレートとして作用する。
さらに図1Bに示すように、超伝導体テープ104の構造は、超伝導体層114内に配置した超伝導体領域118をカバーする頂部の金属構体116を含む。図1Aに示すように、金属構体116は蛇行構体である導電性細条を形成することができ、超伝導体領域118は同様の蛇行構体を有する。超伝導体領域118に対して非超伝導体領域120である変質した超伝導体領域が隣接する。この結果として生ずる集積超伝導体デバイス100の構造は、金属上側層である金属構体116と、超伝導体下側層である超伝導体領域118とを含む蛇行超伝導体テープを備える。
以下に詳細に説明するように、超伝導体領域118及び超伝導体領域120の画定は、大量生産に適合できる種々の手法によって達成することができる。したがって、集積超伝導体デバイス100を作製する全体プロセスは、大量生産に適合し得る材料、プロセス、及び設備を使用して実施できる。
図3A〜3Eは、本発明の実施形態による集積超伝導体デバイスを作製するための例示的段階を示す。図3Aにおいて、基板ベース110は、集積超伝導体デバイスを形成する単一の層又は1組の複数層を堆積するために設ける。詳述すると、基板ベース110は、幾つかの実施例において、シリコン又はサファイアのような単結晶材料とすることができる。他の実施例において、基板ベース110はガラスとすることができる。基板ベース110は従来型堆積装置での処理に適合し得る寸法を有することができる。例えば、一実施例において、基板は300mm直径のSi(100)基板とする。しかし、本発明の実施形態はこの様態に限定するものではない。
図3Bにおいて、層112は基板ベース110上に堆積する。種々の実施形態において、層112は多重層を有することができる。層112を構成する構成層の数及び組成、並びにこのような層の構造は、基板ベース110の性質に基づいて変化し得る。幾つかの実施形態において、層112を構成する単層又は層グループは、普通の技術によって形成することができる。
図4Aは層112を構成する例示的層スタックを示し、これは基板400がガラスで形成した基板ベース402を有する実施形態に対するものである。図示のように、層404は、ガラス基板に接触するよう堆積した窒化ケイ素の層(SiN)とすることができる。1つの変更例において、層404はYに置き換えることができる。これら変更例のいずれにおいても、層404は、既知の方法、例えば、スパッタリング、蒸着、化学蒸着、又は他の方法によって堆積することができる。
他の層406を層404上に堆積し、この層406はMgOとすることができる。MgO層は、その後に配向性超伝導体層が成長できるようにする結晶質テンプレートとして作用することができる。とくに、MgO層は、好適な結晶方位(テクスチャ)を有する結晶質MgOから形成するイオンビーム支援蒸着(IBAD:ion beam assisted deposition)によって堆積することができる。本明細書に使用する用語「配向性超伝導体層」とは、「c軸」配向性のような好適な結晶方位を有する超伝導体層を意味する。
図4Aの実施形態において、さらに他の層408を層406上に形成してから超伝導体層を形成する。層408は、層406よりも高度な結晶方位を層に付与する条件の下に成長するエピタキシャルMgOとすることができる。一実施例において、層408は、層406を成長するのに使用するものとは別個のプロセスチャンバ内で成長させることができる。例えば、層408は化学蒸着のためのプロセスチャンバ内で成長させることができる。一変更例において、随意的にエピタキシャルLaMnO層(図示せず)を層408上に堆積することができ、この堆積は、例えば、反応性スパッタリングによって行う。
図4Bは層112の他の変更例を示し、これは、基板420が単結晶シリコンで形成した基板ベース422を有する実施形態に対するものである。この実施例において、層112は、シリコン基板上にエピタキシャルに成長する単層とすることができる。この例としてはCeO及びCaFがあり、これらはいずれも面心立方蛍石型結晶構造を有し、その空間群がシリコン空間群に直接関連する。この理由としては、高度配向性を有する又は単結晶のCaF及びCeOがシリコン上に成長できるからである。とくに、CeOの格子パラメータは、シリコンの格子パラメータと格子不整合が単に0.35%でしかないからであり、この結果、CeO層をシリコン上に直接エピタキシャル成長する能力を得る。
図3Bに戻って説明すると、層112を構成する単層又は複層を形成した後の本発明の実施形態において、層112の頂面300は、その後の超伝導体層成長のための結晶配向性を有する表面を呈する。下層の基板ベース110は粒界がない滑らかな基板とすることができるため、結果として得られる頂面300を有する層112は、金属テープ基板を使用する従来の超伝導体テープ技術よりも高度に配向性を有する超伝導体層のための優れたテンプレートを提供することができる。
図3Cにおいて、層112上に超伝導体層114を形成する段階を示す。超電導体層114は、Z軸に沿って整列しかつ基板ベース110の平面、すなわち、図示のX−Y平面に直交するc軸を有する高度に配向性を有する超伝導体材料が結果として得られるよう形成する。種々の実施形態において、超伝導体層114は、化学式ReBaCu7−x(本明細書において、「ReBCO」とも称する)超伝導体材料で形成し、ここでReはイットリウム又は任意な希土類元素を表す。他の実施形態において、超伝導体層114は、一般化学式がBiSrCan−1Cu2n+4+xのビスマス:ストロンチウム:カルシウム:銅酸化物(BSCCO);一般化学式がTlSrCan−1Cu2n+4+xのタリウム:ストロンチウム:カルシウム:銅酸化物(TSCCO);一般化学式がHgSrCan−1Cu2n+2+xの水銀:ストロンチウム:カルシウム:銅酸化物(MSCCO)とすることができる。本発明の実施形態はこれらの様態に限定するものではない。
超伝導体層114は、反応性同時蒸着のような超伝導体材料を堆積するための普通のプロセスによって、又は有機金属化学蒸着(MOCVD)によって堆積することができる。幾つかの実施例において、例えば、超伝導体層がREBCO材料である場合、酸素化アニーリング処理を超伝導体層114の堆積後に実施することができる。このことは、ReBCOの「x」値を減少するように作用し、これにより単位セルあたり酸素原子の数が7に近づく。この場合、77Kにおける臨界温度及び臨界電流が超伝導体層114の臨界磁場とともに増加する。
次に図3Dにつき説明すると、超伝導体層114の一部における金属構体116の堆積を示す。図1A及び図1Bに示すように、金属構体116は単一の連続金属ラインとすることができる。種々の実施形態において、金属構体116は、既知の技術、例えば、スクリーン印刷、押出印刷、又はスパッタリングによって形成することができる。金属構体116は、銅、銀、銅合金、銀合金から形成することができる。幾つかの実施例において、金属構体は2層構造であり、超伝導体層114に接触する下側層が銀又は銀合金、上側層が銅又は銅合金とすることができる。本発明の実施形態はこの様態に限定するものではない。超伝導体層114のZ方向に沿う例示的な厚さは、1/2マイクロメートル〜5マイクロメートルの範囲にわたるものとする。金属構体116の幾つかの例示的幅dは1mm〜20mmの範囲にわたるものとする。図1A及び図1Bに示すように、金属構体116は、蛇行形状を有する長い導電経路を画定することができる。例えば、300mm×300mmの矩形基板において、10mm幅dを有する蛇行金属構体は、一実施例において、4メートルの導電経路を画定することができる。金属構体116を形成した後、幾つかの実施形態において、焼結アニーリングを行うことができる。
さらに図3Dに示すように、金属構体116は、超伝導体層114における金属構体116がカバーしない露出領域302を画定するように作用する。この露出領域302を使用して、図3Eに示すように、最終超伝導体テープ構体を画定することができる。図示のように、エネルギー処理304を基板ベース0に指向させ、このことを図式的に矢印で示す。エネルギー処理304は露出領域302に選択的に作用し、超伝導体層114の露出領域302を非超伝導体領域120に転換させる。これと同時に、金属構体116の下側にある超伝導体層114の部分は超伝導体領域118として残存する。
一変更例において、エネルギー処理304は基板ベース0にイオンを向けさせることを伴う。イオンは、超伝導体層114を金属構体116がカバーしない露出領域302における非超伝導性材料に転換するのに効果的なイオン種として、またイオン線量及びイオンエネルギーにして供給する。例えば、窒素、ボロン又は低原子量イオンを、300kV〜1meVの範囲内におけるイオンエネルギーとして約0.5μm〜1μmの深さまで注入することができる。このようなイオンを注入された超伝導体材料に対する付随ダメージは約1〜2μmのようなより深い深さまで拡大し得る。したがって、0.5〜2μmの範囲における超伝導体層深さを有する超伝導体テープに対しては、図3Eに示すプロセスは、幾つかの実施形態において、中間エネルギー又は高エネルギーのビーム線イオン注入装置で都合よく行うことができる。YBaCu7−xのような高温超伝導体材料に対しては、露出領域302における材料は、これら領域が非超伝導体材料となるために非晶質化する必要はない。この理由は、超伝導特性がYBCO材料の結晶構造及び化学量論の変化を特に受け易いからである。
有利には、金属構体116の下側に位置する超伝導体領域118は、金属構体116の厚さが10〜20μmのオーダーである限り、イオンからのいかなるダメージからも遮蔽される。したがって、導電性細条の比較的小さい上側部分がイオン注入702によって変化し得る。さらに、露出領域302を非超伝導性材料に転換するに十分なイオン線量であっても、単に金属構体116の注入部分において電気抵抗を僅かに増加するだけであり、この結果、金属構体116の全電気抵抗を僅かに増加するだけとなる。
エネルギー処理304の他の変更例において、熱流束を、伝導加熱、対流加熱若しくは輻射加熱又はこれら組合せの形式で基板ベース110に指向させる。幾つかの実施形態において、超伝導体層114をRBaCu7−xとし、Rは希土類元素とする。このような材料は化学量論に対する超伝導性の強い依存性を示し、これにより酸素含有量が少なければ少ないほど低い超伝導性を示す、又は超伝導性を全く示さない。さらに、このような構体における酸素移動度は比較的高く、所定条件下での加熱は酸素放出を生じ、これにより結晶構造内における酸素含有量は減少する。したがって、熱流束は、金属構体116でカバーされない露出領域302に位置するRBaCu7−x材料から酸素を枯渇させるよう供給することができる。カバーした部分である超伝導体領域118は酸素が枯渇せずに、超伝導体材料として残存する。
露出領域302が非超伝導体材料になった後には、残存する超伝導体領域118は、図1A、1B及び3Eに示すように、金属構体116の寸法及び形状を有するパターンを集積超伝導体デバイス100内に画定する。このようにして、集積超伝導体デバイスが形成され、層スタックを含むテープ状構体としての導電経路を得ることができ、層スタックにおいて、常伝導体(金属構体116)が超伝導体領域118上に位置する。しかし、独立の超伝導体テープとは異なり、このテープ状構体は基板ベース110のような基板内に集積させる。
超伝導体テープ104を形成した後、接点106を超伝導体テープ104の両側の端部に形成し、超伝導体テープ104を他のコンポーネントに電気的に接続するためのポイントとして使用できるようにし、他のコンポーネントとしては他の集積超伝導体デバイスがある。
図5A、図5B、及び図5Cは、他の実施形態における集積超伝導体デバイスを作製するのに関与する他の作業段階を示す。この実施形態において、集積超伝導体デバイス100の表面形体をカバー及び平坦化するように誘電体コーティングを施して、図5Cに示すような平坦化超伝導体デバイス500を形成する。
図5Aにおいて、誘電体コーティング材料502を集積超伝導体デバイス100に供給する。誘電体コーティング材料502は、酸化ケイ素又は他の材料のような普通の誘電体とすることができ、また化学蒸着プロセス、湿式化学プロセス又は他のプロセスによって設けることができる。図5Bにおいて、誘電体コーティング材料502を堆積して、金属構体116及び非超伝導体領域120をカバーする非平面的コーティング506を形成する状況を示す。この非平面的コーティング506には矢印で図式的に示した平坦化処理504を加える。平坦化処理は、幾つかの実施形態において、誘電体材料に対する既知の平坦化処理から選択することができる。図5Cにおいて、非平面的コーティング506は平坦化したコーティング508に転換している。
平坦化した超伝導体デバイス500は、下側の非超伝導体領域120及び超伝導体領域118の無欠性を保護することができ、これにより平坦化した超伝導体デバイス500は、さらに超伝導故障電流リミッタ装置のような他の装置への組込みをするための取扱い又は処理を都合よくできるようになる。とくに、平坦化した超伝導体デバイス500は、複数の平坦化超伝導体デバイス500を含む装置として都合よく組み付けることができるモジュール式コンポーネントを呈する。この組み付けは、例えば、複数の平坦化超伝導体デバイス500を順次に頂面上に積み重ね、また平坦化超伝導体デバイス500相互間に電気的接続を行うことによって達成することができる。これにより、電流リミッタの電流経路は、所定の故障電流リミッタ装置の要件に合致する所望の長さまで延伸できる。
図6A及び図6Bは、他の実施形態による集積超伝導体デバイスの両面における平面図である。この実施形態において、集積超伝導体デバイス600は、第1側面602と、この第1側面602とは反対側の第2側面604とを有し、これら各側面は、集積超伝導体デバイス600として集積させたそれぞれに対応する超伝導体テープ606,608を有する。幾つかの実施形態において、各側面602,604は、図3A〜5Cにつき説明したのと同一又は類似の一連のプロセスセットを用いて形成することができる。一実施例において、第1側面602を先ず処理して超伝導体テープ606を形成し、次いで同様の様態で第2側面604を処理して超伝導体テープ608を形成することができる。
種々の実施形態において、第1側面602の超伝導体テープ606を異なる様態で第2側面の超伝導体テープ608に電気的に接続することができる。一実施形態において、第1側面602の超伝導体テープ606は、単一連続電流経路を形成するように、第2側面の超伝導体テープ608に電気的に接続することができる。他の実施形態において、超伝導体テープ606を2本巻きにし、超伝導体テープ608を2本巻きにし、また超伝導体テープ606のパターンを図示のX−Y平面内で超伝導体テープ608のパターンに対して2本巻きにすることができる。このようにして、集積超伝導体デバイス600は、例えば、故障電流リミッタのためのインダクタンスが極めて低いコンポーネントを呈することができる。
上述の実施形態は超伝導体テープを形成する蛇行パターンに配列した導電細条の例を明確に示したが、他の実施形態において、異なるパターンを使用して集積超伝導体デバイスを形成することができる。例えば、導電細条は種々の非線形パターンで配列することができ、非線形パターンは単一直線で配列されない細条を意味する。非線形パターンの例としては、螺旋パターン又は他の複雑パターンがある。
本明細書記載の超伝導体デバイス構体の新規な態様を実現する例示的方法論であるフローチャートを本明細書に盛り込む。説明を分かり易くするため、例えば、フローチャート又は流れ図の形式で本明細書に示す1つ又は複数の方法論を一連の行為として示しまた説明するが、方法論は行為の順序に限定されるものではなく、当然のことながら、幾つかの行為は、状況に応じて異なる順序で、及び/又は同時に本明細書に図示しまた説明するものとは別の行為とともに行うこともあり得ると理解されたい。さらに、本発明の新規な実施のために方法論で示したすべての行為を必要とするものではない。
図7は、種々の実施形態に一貫する例示的プロセスフロー700を示す。ブロック702において、結晶質層スタックを基板ベース上に堆積する。結晶質層スタックは、異なる実施形態において1層又は複数層を有することができる。結晶質層スタックは、例えば、非結晶質の層を含むことができる。しかし、結晶質層スタックは、頂部層が結晶学的に配向した層となるように構成する。とくに、頂部層は、頂部層上において超伝導体層がc軸成長するためのテンプレートをなすように配向させる。
ブロック704において、配向性を有する超伝導体層を結晶質層スタックの頂部に堆積させる。種々の実施形態において、この配向性を有する超伝導体層は、ReBCO,BSSCO,MSSCO,又はTSSCOを含む層状化した酸化物のようなHTS材料とする。
判定ブロック706において、超伝導体層の酸素化が必要である場合、フローはブロック708に進み、このブロック708で酸素アニーリング処理を行う。次にフローはブロック710に進む。酸素化が不要である場合、フローは直接ブロック710に進む。
ブロック710において、導電細条の形式とした導電性構体を基板上に堆積する。とくに、導電細条は超伝導体層の表面上に堆積する。導電細条は導電経路をなし、また任意な所望の形状、例えば、蛇行形状、螺旋形状、又は他の形状を有することができる。導電細条は、銅、銀のような金属とすることができ、また異なる実施形態では銅及び銀の2層とすることができる。さらに、導電細条は上述の材料の合金とすることができる。
次に、フローは焼結アニールを行うブロック712に進む。その後、ブロック714において、導電細条によってカバーされない超伝導体層の露出領域を処理し、この処理は超伝導体層が露出領域で非超伝導体領域となるように行う。このような処理の例としては、超伝導体層の露出領域における酸素を枯渇させるアニーリング、超伝導体層の露出領域にダメージを与える又は改変させるイオン注入がある。
ブロック716において、誘電体層を基板上に堆積し、この誘電体層は、導電細条、並びに非超伝導体材料となり得る超伝導体層の露出領域を保護する封入材として作用する。さらに、更なる平坦化処理を行う場合、誘電体層は平坦化層として作用する。
要約すれば、本発明は、超伝導体テープを独立のテープ構体として作製する従来の超伝導体テープ技術よりも多くの利点がある。利点の1つとしては、大きな面積の滑らかな基板にテープ構体を集積することにより、再現可能な特性を持って超伝導体デバイスを作製するためのより堅牢なプロセスを提供する。このことは、従来型超伝導体テープ用の基板として使用される金属テープに比べるとこのような基板が滑らかであることに部分的に起因する。さらに、集積超伝導体デバイスは、半導体製造のような大量生産に使用される従来の処理装置で作製することができ、またシリコンウエハ、サファイアウエハ、ガラス基板等々のような従来型基板を用いることができる。さらに、超伝導体デバイスにおける設計パラメータは、単に金属構体のレイアウトを変更することによって、例えば、金属構体の設計パターン、金属構体の幅、金属構体ライン相互間の間隔等々を変化させることによって、都合よく調整することができる。さらに、超伝導体デバイスの集積した性質によれば、普通の不動態化処理によって超伝導体テープのコンポーネントを容易に保護でき、また個別の基板を、簡単に複雑な接続をすることなくアセンブリとなるように接続できる。さらに、頂部誘電体コーティングを有する集積設計によれば、超伝導体テープ構体を基板に付着させることを含めて超伝導体テープ構体の機械的安定性を増加する。このことは、さらに、超伝導体テープの金属部分の抵抗及び超伝導体層の臨界温度を調整して性能を向上させる都合のよいシステムを提供する。
本発明は、本明細書に記載した特別な実施形態によって範囲を限定されるものではない。実際、本明細書に記載した実施形態の外に、様々な実施形態及び本明細書記載の実施形態に対する変更例は、当業者にとって上述の説明及び添付図面から明らかであろう。したがって、このような他の実施形態及び変更例は本発明の範囲内にあることを意図する。さらに、本明細書では、特定の目的用の特定環境における特定実施の文脈で本発明を説明したが、当業者であれば、本発明の有用性は本明細書の実施形態に限定されるものではなく、本発明は、任意な数の目的のための任意な数の環境において有用に実施できることを理解されるであろう。したがって、特許請求の範囲は、本明細書に記載の本発明の広い幅及び精神を考慮して解すべきである。

Claims (11)

  1. ガラスで形成した基板ベースと、
    前記基板ベース上に配置し、結晶方位を有する第1中間層であって、窒化ケイ素の層と、該窒化ケイ素の層上に配置した第1MgO層と、該第1MgO層上に配置した分離第2MgO層と、を備え、該第2MgO層は前記第1MgO層に対してよりも高度な結晶方位を有する、第1中間層と、
    前記第1中間層上に配置した第1配向性超伝導体層と、
    前記第1配向性超伝導体層の一部の上に配置した第1導電細条であって、前記第1導電細条の下側に前記第1配向性超伝導体層の第1超伝導体領域、及び前記第1超伝導体領域に隣接する前記第1配向性超伝導体層の第1露出領域を画定する、該第1導電細条と、
    を備え
    前記第1導電細条は蛇行パターンを有する、集積超伝導体デバイス。
  2. 前記第1配向性超伝導体層の前記第1露出領域は、非超伝導体の不完全超伝導体材料を有する、請求項1記載の集積超伝導体デバイス。
  3. さらに、前記第1導電細条及び前記第1露出領域上に配置した保護コーティングを備える、請求項1記載の集積超伝導体デバイス。
  4. 前記基板ベースは第1側面及び第2側面を有し、前記第1導電細条を前記第1側面に配置する請求項1記載の集積超伝導体デバイスにおいて、前記集積超伝導体デバイスは、さらに、
    前記第2側面における基板ベース上に配置した第2中間層であって、結晶方位を有する、該第2中間層と、
    前記第2中間層上に配置した第2配向性超伝導体層と、
    前記第2配向性超伝導体層の一部の上に配置した第2導電細条であって、前記第2導電細条の下側における前記第2配向性超伝導体層の第2超伝導体領域、及び保護領域に隣接する前記第2配向性超伝導体層の第2露出領域を画定し、前記第1導電細条に電気的に接続する、該第2導電細条と、
    を備える、集積超伝導体デバイス。
  5. 前記第1及び第2の導電細条はバイファイラ巻線構造を有する、請求項記載の集積超伝導体デバイス。
  6. 前記第1及び第2の導電細条は相互にバイファイラ巻線にする、請求項記載の集積超伝導体デバイス。
  7. 基板ベース上に結晶方位を有する結晶質層を堆積するステップであって、前記結晶質層は、窒化ケイ素の層と、該窒化ケイ素の層上に配置した第1MgO層と、該第1MgO層上に配置した分離第2MgO層と、を備え、該第2MgO層は前記第1MgO層に対してよりも高度な結晶方位を有する、ステップと、
    配向性超伝導体材料を有する第1配向性超伝導体層を前記結晶質層上に形成するステップと、
    非線形パターンを有する第1導電細条を堆積するステップと、
    前記第1配向性超伝導体層における前記第1導電細条によってカバーされない第1露出領域を処理して、前記第1露出領域を非超伝導体材料に転換するステップと、
    前記第1導電細条を蛇行パターンにして設けるステップと、
    を備える、集積超伝導体デバイスを形成する方法。
  8. さらに、前記基板ベースをアニーリングして、前記第1露出領域に非超伝導体材料を形成するステップを備える、請求項記載の方法。
  9. さらに、前記第1導電細条及び前記第1露出領域上に保護コーティングを堆積するステップを備える、請求項記載の方法。
  10. 前記基板ベースは第1側面及び第2側面を有し、前記第1導電細条を前記第1側面に堆積する請求項記載の方法において、前記方法は、さらに、
    前記第2側面における基板ベース上に第2中間層を堆積するステップであって、結晶方位を有する前記第2中間層を堆積するステップと、
    前記第2中間層上に第2配向性超伝導体層を堆積するステップと、
    前記第2配向性超伝導体層の一部の上に第2導電細条を堆積するステップであって、前記第2導電細条の下側における前記第2配向性超伝導体層の第2保護領域、及び前記第2保護領域に隣接する前記第2配向性超伝導体層の第2露出領域を画定するステップと、
    前記第2導電細条を前記第1導電細条に電気的に接続するステップと、
    を備える、方法。
  11. さらに、前記第1及び第2の導電細条は、それぞれバイファイラ巻線にして設けるステップを備える、請求項1記載の方法。
JP2016553255A 2013-11-12 2014-11-10 集積超伝導体デバイス及びその製造方法 Expired - Fee Related JP6507173B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/077,901 2013-11-12
US14/077,901 US9947441B2 (en) 2013-11-12 2013-11-12 Integrated superconductor device and method of fabrication
PCT/US2014/064739 WO2015116289A2 (en) 2013-11-12 2014-11-10 Integrated superconductor device and method of fabrication

Publications (3)

Publication Number Publication Date
JP2017500756A JP2017500756A (ja) 2017-01-05
JP2017500756A5 JP2017500756A5 (ja) 2018-11-01
JP6507173B2 true JP6507173B2 (ja) 2019-05-08

Family

ID=53757897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016553255A Expired - Fee Related JP6507173B2 (ja) 2013-11-12 2014-11-10 集積超伝導体デバイス及びその製造方法

Country Status (8)

Country Link
US (2) US9947441B2 (ja)
EP (1) EP3069381A4 (ja)
JP (1) JP6507173B2 (ja)
KR (1) KR20160084851A (ja)
CN (1) CN105849888B (ja)
AU (1) AU2014380148B2 (ja)
TW (1) TWI632709B (ja)
WO (1) WO2015116289A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9850569B2 (en) 2013-11-27 2017-12-26 Varian Semiconductor Equipment Associates, Inc. Ion implantation for superconductor tape fabrication
EP3358576A4 (en) 2015-10-01 2019-05-15 Furukawa Electric Co., Ltd. CONNECTION STRUCTURE FOR SUPERCONDUCTING MACHINE WIRE
GB201705214D0 (en) 2017-03-31 2017-05-17 Tokamak Energy Ltd Quench detection in superconducting magnets
US11031774B2 (en) * 2018-01-19 2021-06-08 Varian Semiconductor Equipment Associates, Inc. Superconducting fault current limiter having improved energy handling
CN114175288A (zh) * 2019-07-29 2022-03-11 微软技术许可有限责任公司 耦合到超导体的半导体纳米线的制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163917A (ja) * 1987-12-18 1989-06-28 Mitsubishi Electric Corp 化合物薄膜形成方法
JPH0284732A (ja) 1988-02-04 1990-03-26 Fujitsu Ltd 超伝導体素子の製造方法
EP0358879A3 (en) 1988-09-13 1991-02-27 Hewlett-Packard Company Method of making high density interconnects
US4964945A (en) 1988-12-09 1990-10-23 Minnesota Mining And Manufacturing Company Lift off patterning process on a flexible substrate
JPH02192175A (ja) * 1989-01-20 1990-07-27 Fujitsu Ltd 超伝導体のパターン形成方法
US4999597A (en) * 1990-02-16 1991-03-12 Motorola, Inc. Bifilar planar inductor
JPH03259576A (ja) 1990-03-09 1991-11-19 Sumitomo Electric Ind Ltd ジョセフソン接合
EP0478465B1 (en) 1990-09-28 1995-12-06 Sumitomo Electric Industries, Ltd. Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
CA2185936A1 (en) * 1990-10-31 1992-05-01 Hiroshi Inada Process for fabricating a superconducting circuit
JP2703403B2 (ja) * 1990-10-31 1998-01-26 住友電気工業株式会社 超電導配線の作製方法
DE4038894C1 (ja) 1990-12-06 1992-06-25 Dornier Gmbh, 7990 Friedrichshafen, De
AU6674794A (en) 1993-05-14 1994-12-12 University Of British Columbia, The Fabrication of oxide superconductor devices by impurity ion implantation
DE4434819C5 (de) 1994-09-29 2004-05-27 Abb Research Ltd. Vorrichtung zur Strombegrenzung
US5741377A (en) 1995-04-10 1998-04-21 Martin Marietta Energy Systems, Inc. Structures having enhanced biaxial texture and method of fabricating same
JPH08340136A (ja) * 1995-06-09 1996-12-24 Toshiba Corp 酸化物薄膜素子の製造方法、超電導素子の製造方法および超電導素子
JPH10182292A (ja) * 1996-10-16 1998-07-07 Sony Corp 酸化物積層構造およびその製造方法
EP0909340B1 (de) * 1996-12-06 2003-03-19 Theva Dünnschichttechnik GmbH Schichtmaterial sowie vorrichtung und verfahren zum herstellen von schichtmaterial
US6022832A (en) 1997-09-23 2000-02-08 American Superconductor Corporation Low vacuum vapor process for producing superconductor articles with epitaxial layers
AUPR515301A0 (en) * 2001-05-22 2001-06-14 Commonwealth Scientific And Industrial Research Organisation Process and apparatus for producing crystalline thin film buffer layers and structures having biaxial texture
EP1541706B1 (en) 2002-09-20 2012-05-30 Japan Science and Technology Agency Masking mechanism for film-forming device
US8037695B2 (en) * 2003-07-04 2011-10-18 Rolls-Royce Plc Fault current limiter
EP1733402A4 (en) 2004-03-31 2010-04-07 Gen Cable Superconductors Ltd CONNECTED SUPERCONDUCTOR CABLE MADE BY TRANSPOSING PLANAR SUBLECTS
DE102004038030B4 (de) * 2004-08-05 2007-10-25 Trithor Gmbh Verfahren zur Herstellung eines Hochtemperatur-Supraleiters
JP2006216365A (ja) 2005-02-03 2006-08-17 Sumitomo Electric Ind Ltd 超電導薄膜材料、超電導線材およびこれらの製造方法
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
US7445808B2 (en) 2005-12-28 2008-11-04 Superpower, Inc. Method of forming a superconducting article
US7674751B2 (en) * 2006-01-10 2010-03-09 American Superconductor Corporation Fabrication of sealed high temperature superconductor wires
JP5152549B2 (ja) 2006-07-20 2013-02-27 独立行政法人科学技術振興機構 ジョセフソン接合及びジョセフソンデバイス
JP2008118121A (ja) * 2006-10-13 2008-05-22 Furukawa Electric Co Ltd:The 超電導素子
US20090298697A1 (en) 2008-05-28 2009-12-03 Superpower, Inc. Multifilamentary superconducting articles and methods of forming thereof
DE102009038920A1 (de) * 2009-08-26 2011-03-10 Siemens Aktiengesellschaft Multifilamentleiter und Verfahren zu dessen Herstellung
JP5427553B2 (ja) * 2009-10-30 2014-02-26 公益財団法人国際超電導産業技術研究センター 酸化物超電導導体用基材及びその製造方法と酸化物超電導導体及びその製造方法
US8486864B2 (en) * 2009-12-29 2013-07-16 Ut-Battelle, Llc Method for producing microstructured templates and their use in providing pinning enhancements in superconducting films deposited thereon
WO2011163343A2 (en) * 2010-06-24 2011-12-29 University Of Houston System Multifilament superconductor having reduced ac losses and method for forming the same
JP5838596B2 (ja) 2011-05-30 2016-01-06 住友電気工業株式会社 超電導薄膜材料およびその製造方法
JP5939648B2 (ja) 2011-05-31 2016-06-22 古河電気工業株式会社 酸化物超電導薄膜、超電導限流器及び酸化物超電導薄膜の製造方法
KR101617554B1 (ko) * 2011-08-02 2016-05-02 후루카와 덴키 고교 가부시키가이샤 초전도 도체의 제조방법, 초전도 도체 및 초전도 도체용 기판

Also Published As

Publication number Publication date
WO2015116289A2 (en) 2015-08-06
TW201526317A (zh) 2015-07-01
TWI632709B (zh) 2018-08-11
US20190035518A1 (en) 2019-01-31
US9947441B2 (en) 2018-04-17
KR20160084851A (ko) 2016-07-14
US20150348682A1 (en) 2015-12-03
US10290399B2 (en) 2019-05-14
AU2014380148B2 (en) 2019-03-28
EP3069381A2 (en) 2016-09-21
JP2017500756A (ja) 2017-01-05
CN105849888A (zh) 2016-08-10
CN105849888B (zh) 2018-12-04
AU2014380148A1 (en) 2016-06-16
WO2015116289A3 (en) 2015-10-01
EP3069381A4 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
US10290399B2 (en) Integrated superconductor device and method of fabrication
AU2006346993B2 (en) High temperature superconducting wires and coils
JP5806302B2 (ja) 交流損失を低減したマルチフィラメント超伝導体とその形成方法
US20070238619A1 (en) Superconductor components
JP5513154B2 (ja) 酸化物超電導線材及び酸化物超電導線材の製造方法
US8470744B2 (en) High temperature superconductor, in particular improved coated conductor
RU2518505C1 (ru) Ленточный втсп-провод
US20050173679A1 (en) Superconductors and methods for making such superconductors
US10158061B2 (en) Integrated superconductor device and method of fabrication
JP5498019B2 (ja) 超伝導性の物品
WO2008048330A2 (en) A superconducting article and method of forming a superconducting article
JP5694866B2 (ja) 超電導線材
Shimizu et al. Preparation of YBa2Cu3O7-δ and La1. 85Sr0. 15 CuO4 Bilayer Structure for Superconducting Connection
Ichinose et al. Microstructure of Candidate Conductive Buffer and Superconducting Layers in a Coated Conductor Using {100}< 001> Textured Cu Tape
JP7445238B2 (ja) 超電導線材及び超電導線材の製造方法
JP4448934B2 (ja) Bi系酸化物超電導薄膜の作製法
Yamaguchi et al. Microstructure of Epitaxial Y123 Films on ${\rm CeO} _ {2} $-Buffered YSZ Prepared by Fluorine-Free MOD
US7618923B2 (en) Method for making a superconductor with improved microstructure
KR20060019444A (ko) 초전도 소자 및 그 제조방법
JP2011249162A (ja) 超電導線材の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6507173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees