JP6461278B2 - 半導体ベースのマルチ接合光起電力デバイスの製造方法 - Google Patents

Description

本発明は、２０１２年６月２２日に提出された米国特許出願第６１／６６３，３７４号の優先権を主張する。本出願は２０１２年１０月２６日に提出された米国特許出願第６１／７１８，７０８号の優先権も主張する。本出願は本明細書にこれらの出願をすべての目的のために参照して引用する。

本発明は一般には半導体ベースの光起電デバイスに関し、より詳細には、単一接合太陽電池およびマルチ接合太陽電池に関する。

太陽電池は、ここでは以下光起電力セルとも称する、光起電効果によって光エネルギーを電気エネルギーに変換できる半導体デバイスである。太陽電池セルは、対応する１つ以上の電界を生成する１つ以上のＰーＮ接合を採用し、光生成キャリアを収集するために光生成キャリアを太陽電池デバイスの終端方向に移動させ、および、電流を生じる。太陽電池アレイのコストは、多数の太陽電池が、太陽電池自体によって占拠される領域、すなわち光を収集するための領域に一般的には比例する。高効率な太陽電池の高エネルギー密度によって、所望量の電気量を生成するために必要とされる領域を低減でき、太陽エネルギーに起因する電気コストを低減できるので、高効率な太陽電池は重要である。高効率太陽電池では、高パワー密度によって必要とする領域が小さくなり、その結果システムコストに優れ、および、化石燃料と等価となる方向に移動する。化石燃料と等価とは、光起電力によるコストが化石燃料ベースの電源と同程度あるいはそれ以下になったポイントで定義され得る。

太陽スペクトルの異なる部分を吸収し、および収集するように設計されたマルチ接合デバイスを使用することは、高効率太陽電池を達成するための効率的な方法である。単一の接合デバイスから形成される太陽セルの最大の理論的効率が約３１％であるが、マルチ接合デバイスから形成される太陽電池の最大の理論的効率は８７％である。しかしながら、３接合デバイス等のマルチ接合デバイスは非常に複雑で、および、製造コストがかかる。例えば、当該デバイスに使用される特定の材料は合成が困難で、および、製造公差が小さくなる。さらに、多くのマルチ接合太陽電池の設計には高価な基板が必要で、すなわちさらに製造を困難にし、および、コストを上げる基板、あるいは、製造コストを上げ生産および収率を下げる基板の再使用に依存する。

いくつかのさらなる太陽電池の最適化設計では、隣接する半導体層の界面での不利な条件を緩和するために、太陽電池の一部として、半導体組成傾斜を採用し得る。例えば、窓層に隣接する、空乏領域の外側での表面再結合損失を低減するために組成傾斜を採用してもよい。これは、例えば、薄いＣｕＩｎ_ＸＧａ_{（１ーＸ）}Ｓｅ_２デバイスの空乏領域の外側だけではなく、Ａｌ_ＸＧａ_{（１ーＸ）}Ａｓエミッターおよび窓層で証明できる。このアプローチではｐ^＋ーｎ型Ｉｎ_０．５Ｇａ_０．５Ｐ太陽電池中のｐ型Ｉｎ_０．５Ｇａ_０．５Ｐエミッター層とＰ型Ｉｎ_０．５Ａｌ_０．５Ｐ窓層の間に組成傾斜層を使用する。特定の組成傾斜は空乏領域中の窓層に位置するヘテロ接合の近くでも使用され得る。例えば、薄い、傾斜Ｉｎ_ＸＧａ_１ーＸＮ領域が、ＩｎＧａＮエミッター層とＧａＮ窓層との間の価電子帯の不連続を最小にするために使用され得る。一般に、これらの例示組成傾斜は、太陽電池デバイスの一部として半導体層界面の悪影響を弱めるために採用され、および、デバイススタックの非常に薄い、特定の部分に一般に使用されてきた。

高効率と製造可能性の最適な組み合わせを提供する、バンドギャップおよび半導体組成となる半導体材料を取り入れたマルチ接合太陽電池が必要である。広い範囲の高効率を提供しながら、大きな設計許容度および簡便な製造技術で太陽電池を製造する能力を高めることによって、太陽電池の１ワットあたりのドル費用コストが低減され得る。また必要となる太陽電池の設計法は、キャリアが生成された場合に太陽電池デバイスの特定のキー部分のキャリアを加速するために、組成傾斜等の特定の特徴を採用できることである。組成傾斜は、本明細書に開示されているベースおよび／またはエミッター領域、裏面電界あるいはバッファ領域、あるいは他の適切な領域、あるいはその他の部分に、単独あるいは組み合わされて存在し得る。組成傾斜を使用することによって、高効率、材料厚さおよび大きな設計許容度の最適な組み合わせにさらなる設計柔軟性を提供し得る。一ワットあたりのドル費用の設計柔軟性の優位性によって、コストおよび性能の最適な全体の組み合わせを達成することにつながり得る。

本開示によれば、光起電力デバイスは第１の活性セルおよび第２の活性セルを含むように構成される。当該第１の活性セルは、シリコンの第１の半導体層を持つベースを含み得る。第２の活性セルは第１の活性セル上に配置され、および、第２の半導体層を有するベースを含み得る。第２の半導体層は、Ｂ、Ａｌ、Ｇａ、およびＩｎを含む第１のグループから選択される１つ以上の半導体元素、並びに、Ａｓ、Ｎ、Ｐ、および、Ｓｂを含む第２のグループから選択される１つ以上の半導体元素の組成を含み得る。第２の半導体層の組成は、１．５ｅＶから１．９ｅＶの範囲のバンドギャップを持つように選択されてもよい。光起電力デバイスは第２の活性セルの上に配置される第３の活性セルをさらに含んでもよい。第３の活性セルは第３の半導体層を有するベースを含んでもよく、第３の半導体層は、Ｂ、Ａｌ、Ｇａ、およびＩｎから選択される１つ以上の半導体元素の組成、および、Ａｓ、Ｎ、Ｐ、および、Ｓｂから選択される１つ以上の半導体元素を含む。第１の半導体層の組成のバンドギャップの範囲は１．０ｅＶから１．２ｅＶ、および、第３の半導体層の組成は１．９ｅＶから２．３ｅＶの範囲になるように選択され得る。第１の半導体層、第２の半導体層および第３の半導体層の１つは、もう一つの第１の半導体層、第２の半導体層、または第３の半導体層と格子整合し得る。あるいは、第１の半導体層、第２の半導体層、および第３の半導体層のそれぞれは格子整合し得る。

特定の実施形態では、第１の活性セルは、ＧａＰ、ＡｌＰ、ＡｌＮ、ＧａＮ、ＧａＡｓＮＰ、ＩｎＧａＡｓＮＰ、ＩｎＧａＮ、ＧａＮＰ、ＧａＡｓＮ、およびＧａＡｓＰを含む半導体のグループから選択される半導体を含むエミッターを含み得る。第１の活性セルのエミッターは、ＳｂおよびＢの１つ以上をさらに含み得る。第２の活性セルは、ＧａＰ、ＡｌＰ、ＡｌＮ、ＧａＮ、ＧａＡｓＮＰ、ＩｎＧａＡｓＮＰ、ＩｎＧａＮ、ＧａＮＰ、ＧａＡｓＮ、およびＧａＡｓＰのグループから選択される半導体を含むエミッターを含み得る。第２の活性セルのエミッターは、ＳｂおよびＢの１つ以上をさらに含み得る。

特定の他の実施形態では、第２の半導体層および第３の半導体層の組成は、光起電力デバイスのＡＭ１．５Ｇ効率が２５％を超えるように選択され得る。第２の半導体層および第３の半導体層のそれぞれの組成は、Ａｌ、Ｇａ、およびＩｎの１つ以上、およびＡｓ、Ｎ、およびＰの１つ以上を含み得る。光起電力デバイスの第１の活性セルおよび第２の活性セルは、ＧａＰを含むエミッターを含み得る。特定の他の実施形態では、光起電力デバイスは、第１の活性セルと第２の活性セルの間に配置される第１のトンネル接合、および、第２の活性セルと第３の活性セルの間に配置される第２のトンネル接合をさらに含み得る。第１のトンネル接合のバンドギャップは第１の半導体層のバンドギャップよりも大きくなり得て、および、第２のトンネル接合のバンドギャップは第２の半導体層のバンドギャップよりも大きくなり得る。第１のトンネル接合および第２のトンネル接合のそれぞれは、ＧａＰを含み得る。第１のトンネル接合および第２のトンネル接合はＡｌＰをさらに含み得て、および、第１のトンネル接合のバンドギャップは１．５ｅＶよりも大きい。さらに他の実施形態では、第１のトンネル接合および第２のトンネル接合のそれぞれは、Ｇａ、Ａｓ、Ｎ、Ｐ、Ｂ、Ａｌ、ＳｂおよびＩｎの１つ以上の組成を含み得る。

開示された実施形態のもう一つの態様によれば、光起電力デバイスは、基板および基板上に配置される活性セルを含む。活性セルは厚さがあるベース層を含み得て、当該ベース層はベース層の厚さ方向に沿った第１の位置でＩＩＩーＶ族半導体の第１の組成を持ち、および、ベース層の厚さ方向に沿った第２の位置でＩＩＩーＶ族半導体の第２の組成を持つ。ベース層は第１の位置で第１のバンドギャップを持ち、および、第２の位置で第２のバンドギャップを持つ。いくつかの実施形態では、第１のバンドギャップは第２のバンドギャップよりも大きくなり得て、あるいは、第２のバンドギャップよりも小さくなり得る。他の実施形態では、第１のバンドギャップおよび第２のバンドギャップはそれぞれ１．０ｅＶから２．２ｅＶのバンドギャップ範囲である。ＩＩＩーＶ族半導体は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｎ、Ｐ、および、Ｓｂを含む半導体元素のグループから選択され得る。特定の実施形態では、ＩＩＩーＶ族半導体は、５％未満のＮを含み得る。さらに他の実施形態では、ベース層のバンドギャップは線形、あるいは指数関数的に、あるいはそれらの組み合わせで、前記第１の位置から第２の位置で変化する。ベース層はベース層の厚さ方向に沿った第３の位置でＩＩＩーＶ族半導体の第３の組成を含み得て、ベース層の厚さ方向に沿って第２の位置が第１の位置と第３の位置との間になる。特定の実施形態では、ＩＩＩーＶ族半導体の第２の組成と、ＩＩＩーＶ族半導体の第１の組成または第３の組成の１つは同一であり得る。さらに他の実施形態では、ベース層のバンドギャップは、ベース層の厚さ方向に沿った第１の位置から第２の位置にかけた第１のセグメントに沿って線形に変化し得て、および、ベース層の厚さ方向に沿った第２の位置から第３の位置にかけた第２のセグメントに沿って線形に変化し得て、厚さの変化単位は、第１のセグメントあるいは第２のセグメントの１つが、第１のセグメントおよび第２のセグメントの残りの１つよりも大きい。あるいは、ベース層のバンドギャップは第１の位置から第２の位置に線形に変化し得て、および、ベース層のバンドギャップは第２の位置から第３の位置で指数関数的に変化し得る。さらに他の実施形態では、ベース層のバンドギャップはベース層の厚さ方向に沿った第１の位置から第２の位置で指数関数的に変化し得て、および、ベース層のバンドギャップはベース層の厚さ方向に沿った第２の位置から第３の位置で線形に変化し得る。

他の実施形態では、ＩＩＩーＶ族半導体は第１のＩＩＩーＶ族半導体であり得て、および、ベース層はベース層の厚さ方向に沿った第３の位置で第２のＩＩＩーＶ族半導体の第１の組成を含み得て、および、ベース層の厚さ方向に沿った第４の位置で第２のＩＩＩーＶ族半導体の第２の組成を含み得る。前記第２のＩＩＩーＶ族半導体は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｎ、Ｐ、および、Ｓｂを含む半導体元素のグループから選択される元素を含み得る。さらに他の実施形態では、第１の活性セルはベース層上に配置されるエミッター層を含み得て、エミッター層には厚さがある。エミッター層は、エミッター層の厚さ方向に沿った第１の位置でＩＩＩーＶ族半導体の第１の組成、および、エミッター層の厚さ方向に沿った第２の位置でＩＩＩーＶ族半導体の第２の組成を含み得る。

さまざまな実施形態のさらに他の態様では、活性セルのベース層はベース層の第１の表面を規定する第１の半導体層に隣接し、および、ベース層の第２の表面を規定する第２の半導体層に隣接し、ベース層はベース層の第１の表面と第２の表面の間にドーピング傾斜を含む。ドーピング傾斜は、第１の表面と第２の表面の間で、線形あるいは指数関数的、あるいはそれらの組み合わせであり得る。ベース層は第１の部分および第２の部分を含み得て、ドーピング傾斜は第１の部分および第２の部分の１つの間で線形であり得て、および、第１の部分および第２の部分の他の１つの間で指数関数的であり得る。

実施例では、本開示は、シリコンセルおよびモジュールコンパチブル製造プロセスを使用して、マルチ接合モノリシック集積光起電力デバイスを製造する方法を提供する。当該方法は、シリコン基板を提供する工程であって、シリコン基板は表面領域を持つ工程、および、シリコン基板上の第１の活性セルを提供（すなわち形成）する工程であって、第１の活性セルはベースを含む工程を含む。当該方法は、第１の活性領域に埋め込みエミッター領域を形成するために第１の活性セル領域に熱プロセスを実施する工程であって、および、第１の表面領域を含む第１の活性セルを形成する工程、および、第１の表面領域有機汚染物あるいは金属汚染物が実質的にないようにクリーニングする工程を含む。当該方法は、第１の表面領域を覆う終端層を形成する工程を含む、終端層は第１の温度範囲でＭＯＣＶＤプロセスを使用して提供されるエピタキシャル成長で形成される材料を含むガリウムおよびリン化物の厚さであり、およびエピタキシャル材料を含むガリウムおよびリン化物の厚さは、貫通転位密度が１×１０^５から１×１０^７ｃｍ^ー３である領域によって特徴付けられる。当該方法は、埋め込みエミッター領域を覆うトンネル接合領域を形成する工程、および、前記トンネル接合領域を覆う裏面電界領域を形成する工程をも含む。当該方法は、第２の温度範囲を使用して裏面電界領域を覆う第２の活性セルを形成する工程、第２の活性セルはベースおよびエミッターを含み、第２の活性セルは１つ以上のＩＩＩーＶ族半導体層から形成され、および、１×１０^５から１×１０^７ｃｍ^ー３の貫通転位密度で特徴付けられる。第１の活性セル領域および第２の活性セル領域はセルレベル効率が約２５％から３７％で特徴付けられる。本発明技術のさらなる詳細は本明細書を通じて記載されるが、特に以下に記載する。

当然のことながら、前述の概要および以下の詳細な説明の両方とも例示であり、説明のために記載され、および、本発明の範囲を制限するものではない。本発明の他の目的、特徴および優位性は、図面、および、以下の詳細な説明から明らかになるであろう。

本発明の実施形態を参照すると、その実施例は添付図に図示されている。これらの図は例示であり、制限的なものではない。本発明はこれらの実施形態に関連して記載されているが、当然のことながらこれらの特定の実施形態によって発明の範囲を限定することを意図していない。図面では、類似する部分には同様の参照記号を付ける。

本開示のさまざまな態様による太陽電池の断面図である。 実施例の特定の条件のもとで、図１Ａの太陽電池のさまざまな元素のバンドギャップ値によって異なる効率を示す表である。 実施例の特定の条件のもとで、１．１ｅＶボトムセルを採用する２接合太陽電池のトップセルバンドギャップに対応する、タンデムセルの効率を示す表である。 実施例の例示の代替条件のもとで、図１Ａのマルチ接合太陽電池のさまざまなセルバンドギャップ値に対応する効率を示す表である。 実施例の例示代替条件下で、１．１ｅＶボトムセルを採用する２接合太陽電池のトップセルバンドギャップに対応するタンデムセル効率を示す表である。 本開示のさまざまな態様による、より詳細な、図１Ａの太陽電池の断面図である。 本開示のさまざまな態様による、図１の太陽電池の一部の断面図である。 本開示のさまざまな態様による、組成傾斜を取り込む半導体層を含む、図１Ｃの太陽電池の一部の断面図である。 本開示のさまざまな態様による、図２Ｂの太陽電池の一部の詳細図である。 それぞれ、本開示のさまざまな態様による、太陽電池の一部としての、半導体層の寸法に対応する例示組成傾斜を示すカーブを示す図である。 それぞれ、本開示のさまざまな態様による、太陽電池の一部としての、半導体層の寸法に対応する例示組成傾斜を示すカーブを示す図である。 本開示のさまざまな態様による、対応する半導体層の幾何学的寸法に対応して傾斜が変化する、１つ以上の半導体層の組成傾斜を含む太陽電池の一部の断面図である。 本開示のさまざまな態様による、１つ以上の半導体層組成傾斜を含む例示太陽電池の一部の断面図を示す図である。 本開示のさまざまな態様による、例示マルチ接合太陽電池の断面図である。 実施例の図６Ａの実施形態の例示トンネル接合の詳細図である。 実施例の図６Ａの実施形態の例示トンネル接合のもう一つの詳細図である。 本開示のさまざまな態様によるバンドギャップ配列を示すカーブである。 本開示のさまざまな態様による例示トンネル接合を示す図である。 ＡｌＰ終端層およびＧａに関する欠陥が無いことを示すウェハの実施例である。 ＧａＰ終端層およびＧａエッチバックに関する欠陥があるウェハの実施例である。右側の画像は左側の画像の灰色点で示す強調表示された部分を拡大した画像であり、Ｇａエッチバックに関する欠陥／スパイク（ｓｐｉｋｅｓ）がある 実施例のトップセル堆積中にシリコンと相互に作用し、および、上方に伝搬するＧａスパイクによって生じた太陽電池の短絡した領域を示す。この短絡はデバイスフィンガー（ｆｉｎｇｅｒ）の直下であるので、太陽電池を短絡させる。 実施例のＡｌＧａＰ終端層のＡｌ％が増加することで改善される表面形態を示すいくつかの写真である。これらのウェハはすべてトップに３．３μｍＧａＰが堆積される１００Ａ終端層を採用する。終端層のＡｌ％が５０％を超えると、表面形態は最適となる。 実施例のＳｉ基板中のＰの拡散プロファイル（赤カーブ）を示す。拡散は１００ミリバールのＭＯＣＶＤ反応炉で実施された。拡散は１１００℃で５分間ＰＨ３およびＨ２中で実施され、および、ドライブインは１１５０℃で、１．１分間Ｈ２中で実施した。青いカーブは活性ｎ型ドーピング濃度を示す。この総拡散およびドライブインは１０分未満で実施されるので、高生産性プロセスが可能である。

高効率を促進するアーキテクチャを有する太陽電池セル、および太陽電池セルを製造する方法が開示される。当該アーキテクチャは、太陽電池構造がより均一で、一貫性がある製造工程を提供するようにも構成され、その結果、生産性を改良し、およびより低いコストを達成した。特定の太陽電池は、１つ以上の半導体層の１つ以上の半導体元素の１つ以上の組成傾斜をさらに含んでもよく、その結果より効率的な太陽電池デバイスを達成した。

以下の記載は、本開示のさまざまな実施形態を理解するための説明目的で開示される。しかしながら、本開示の実施形態が多くの異なるシステムおよびデバイスに取り入れられ得ることを当業者であれば当然に理解する。

本開示の実施形態は、例えば太陽電池デバイスおよび類似するデバイス等の１つ以上の光起電力デバイスのそれぞれに存在する特定の態様を含む。横断面あるいはブロック図で以下に示す構造およびデバイスは正確な縮尺である必要はなく、および、特定の実施形態を不明確にすることを避ける意図での例示的な実施形態である。さらに、図示される例示実施形態に図示される構造よりも多くあるいは少ない構造を含み得て、および、特定の図示された構造で限定する意図はない。本開示のさまざまな部分は、「エミッター」あるいは「ベース」等の特定の標識を使用する太陽電池に関する特定の構造について開示されているが、これらの標識は限定的であることを意図していない。

添付の図面に開示される本発明の例示実施形態の詳細を参照する。

図１Ａは、本開示のさまざまな態様による例示マルチ接合太陽電池１００を示す。太陽電池１００は、第１のセル、すなわち基板１４０Ａ、第２のセル１４０Ｂ、および第３のセル１４０Ｃを含む３接合太陽電池である。太陽電池１００は、第１のトンネル接合１４２Ａおよび第２のトンネル接合１４２Ｂをさらに含んでもよく、それぞれは、入射光の大部分を通過させるとともにそこに電気伝導性を提供する。ＧａＡｓ、あるいは他の適切な半導体材料、コンタクト層（以下の図１Ｆを参照して議論される）は、太陽電池１００に低抵抗経路を提供するために第３のセル１４０Ｃに隣接して配置されてもよい。太陽電池１００の極性はｐ−ｎあるいはｎ−ｐ、あるいはｐ−ｉ−ｎあるいはｎ−ｉ−ｐであってもよい。太陽電池を構成するさまざまな半導体層の各層の厚さは、最大効率のために望ましい電流マッチングを得るように選択されることができる。当該半導体層は、以下の図１Ｆを参照して詳細に説明される。第１のセル１４０Ａ、第２のセル１４０Ｂ、および第３のセル１４０Ｃのそれぞれのバンドギャップはそれぞれ１．１ｅＶ、１．４から１．９ｅＶ、および１．７から２．３ｅＶであり、および、全体で望ましいエアマス１．５（ＡＭ１．５）効率、例えば特定の条件下で、ＡＭ１．５で２５％以上を提供する。例えば、上述のバンドギャップシーケンスを達成するために第１のセル１４０Ａとしてシリコン基板が使用されてもよく、第２のセル１４０Ｂとして第１の半導体組成が使用されてもよく、および第３のセル１４０Ｃとして第２の半導体組成が使用されてもよい。第２のセル１４０Ｂの第１の半導体組成を形成する元素は、Ａｌ、Ｇａ、およびＩｎのグループから選択される第１のグループの半導体元素１つ以上と、Ａｓ、Ｎ、Ｐ、Ｂ、および、Ｓｂのグループから選択される第２のグループの半導体元素の１つ以上との組み合わせを含んでもよい。第３のセル１４０Ｃの第２の半導体組成を形成する元素は、半導体元素Ａｌ、ＧａおよびＩｎの１つ以上と、半導体元素Ａｓ、Ｎ、Ｐ、Ｂおよび、Ｓｂの１つ以上の組み合わせを含んでもよい。

第１の半導体組成は、第２のセル１４０Ｂのために１．４から１．９ｅＶの範囲のバンドギャップを提供するように選択されてもよく、および、第２の半導体組成は、１．７から２．３ｅＶの範囲のバンドギャップを提供するように選択されてもよい。第１のグループの半導体元素および第２のグループの半導体元素の結果として形成される合金は、例えばＧａＰ等の二元系であってもよく、例えばＧａＡｓＰあるいはＧａＮＰ等の三元系、四元系、あるいは五元系であってもよい。さらに、第１の半導体グループおよび第２の半導体グループの適切な選択によって、太陽電池１００はシリコン基板に対して、ミスフィットした転位の形成を避けあるいは予防することができる格子整合をするように成長できる。第１のグループの半導体元素および第２のグループの半導体元素を適切に選択することによって、太陽電池１００の製造性を改良するとともに、高効率を達成することができる。

第２のセル１４０Ｂおよび第３のセル１４０Ｃのそれぞれの半導体元素に対応する合金のバンドギャップが減少すると、第２のセル１４０Ｂおよび第３のセル１４０Ｃは太陽電池１００等の光起電力デバイスに対して適切である十分な光学的品質で製造することが困難になることが分かった。反対に、第２のセル１４０Ｂおよび第３のセル１４０Ｃのそれぞれの半導体元素に対応する合金のバンドギャップが大きくなると、第２のセル１４０Ｂおよび第３のセル１４０Ｃの製造は容易になる。それ故に、本明細書で開示あるいは記載されるデバイスは、ＡＭ１．５効率のために大きな設計空間を提供する。望ましい効率を超える、例えばＡＭ１．５効率が２５％以上を得るためには、特定のバンドギャップ（単数または複数）に対する仕様を緩やかにできる。

図１Ｂも参照すると、表１００Ｔ１−１は、図１Ａのマルチ接合太陽電池のさまざまなセルのバンドギャップによって異なる、ある特定の条件の下で演算された効率を示す。この実施例では、１００％の量子効率とゼロ非放射再結合を仮定している。これらの仮定のもと、このデバイスモデルでは、第１のセル１４０Ａ、第２のセル１４０Ｂ、および第３のセル１４０Ｃのそれぞれに対応する各半導体組成に対する曲線因子（ＦＦ）、開放電圧（Ｖｏｃ）、および短絡電流（Ｉｓｃ）を示す。このモデルでは、層厚は、電流マッチングを与えるように自動的に調節される。以下の３接合仕様の表では、例示モデル解法は、シリコンの第１のセル１４０Ａ、バンドギャップが１．４８である半導体組成を持つ第２のセル１４０Ｂ、および、バンドギャップが１．９９である半導体組成を持つ第３のセル１４０Ｃを示す。当該仕様条件下での３接合デバイスの全体すなわち組み合わされたＡＭ１．５Ｇ効率は、３接合仕様の表で示されるように４９．５４％である。

Ｅｇ＝ バンドギャップ；
ＥＱＥ＝ 外部量子効率；
Ｉｓｃ＝ 短絡電流；
Ｉｍｐ＝ 最大電力での電流；
Ｖｍｐ＝ 最大電力での電圧；
Ｅｆｆ＝ 効率；
ＦＦ＝ 曲線因子；および
Ｖｏｃ＝ 開放電圧

図１Ｂの表１００Ｔ１−１の第１の欄は、１．６０から２．３ｅＶの範囲の第３のセル１４０Ｃで可能性があるバンドギャップを示し、および、第２欄から第９欄は１．２０ｅＶから１．９０ｅＶの範囲の第２のセル１４０Ｂの単一のバンドギャップ値をそれぞれ示す。このように、図１Ｂの表１００Ｔ１−１は、例示の特定の条件下における第３のセル１４０Ｃのバンドギャップに対する第２のセル１４０Ｂのバンドギャップに対応する演算された効率を示す。これらの２５％以上の効率は、第２のセル１４０Ｂのバンドギャップは少なくとも１．４であり、網掛けで示されている。第２のセル１４０Ｂのバンドギャップは１．４未満であるけれども、当該組成は製造がより困難である。したがって、第２のセル１４０Ｂのバンドギャップ値が約１．４０以上である場合だけを考えることが望ましい。いずれの場合でも、図１Ｂの表１００Ｔ１−１の網掛け領域は、製造性を改良するとともにある特定の条件の下で全体効率が２５％以上である、３接合デバイスのための広い設計領域を提供する。

図１Ａに戻ると、当該特定の設計は、２接合太陽電池デバイスに適用してもよい。当該２接合太陽電池デバイス１００Ａは、トンネル接合Ｂ１４２Ｂおよび第３のセル１４０Ｃを除いて、太陽電池１００に似ていてもよいので、第１のセル１４０Ａ、第２のセル１４０Ｂ、および、それらの間のトンネル接合Ａ１４２Ａだけから構成される。図１Ｃをも参照すると、表１００Ｔ１ー２は、ある特定の条件の下での効率に対する第２のセル１４０Ｂのバンドギャップを示し、およびここで２接合デバイス１００Ａの第１のセル１４０Ａはバンドギャップが１．１ｅＶのシリコンである。図１Ｃの表１００Ｔ１ー２の網掛け部分で示されるように、２接合セル１００Ａの効率は、約２５％以上であり、および第２のセル１４０Ｂのバンドギャップは約１．４ｅＶよりも大きく、タンデムセルあるいは第２のセル１４０Ｂのバンドギャップは約１．４１ｅＶから約２．２１ｅＶの範囲である。以下の表の２接合仕様は、シリコンの第１のセル１４０Ａ、および、バンドギャップ１．７１ｅＶを与える半導体組成を持つ第２のセル１４０Ｂを持つ例示モデル解法である。当該仕様条件下で、２接合デバイス１００Ａは、２接合仕様表で示されるように４４．６６％の全体効率を提供する。

Ｅｇ＝ バンドギャップ；
ＥＱＥ＝ 外部量子効率；
Ｉｓｃ＝ 短絡電流；
Ｉｍｐ＝最大電力での電流；
Ｖｍｐ＝最大電力での電圧；
Ｅｆｆ＝効率；
ＦＦ＝曲線因子；および
Ｖｏｃ＝開放電圧

特定の状況下では、本明細書で記載される２接合デバイスあるいは３接合デバイスと同様に、３接合デバイス１００の第３のセル１４０Ｃの半導体組成、あるいは２接合デバイス１００Ａの第２のセル１４０Ｂの半導体組成に、広いバンドギャップを与えることはより望ましい可能性がある。本明細書で記載され、議論される２接合デバイスあるいは３接合デバイスと同様に、広いバンドギャップ範囲に対応する半導体組成を利用することは、潜在的に全体の製造性および収益性を高める可能性がある。

図１Ｄに戻ると、表１００Ｔ２ー１は、特定の代替条件下での、図１Ａの３接合太陽電池１００の演算されたＡＭ１．５Ｇの効率を示し、第１のセル１４０Ａのバンドギャップは１．１ｅＶであり、仕様上の全体効率は、例えば２５％以上のＡＭ１．５Ｇ全体効率が望ましい。例えば、８５％量子効率で、曲線因子および開放電圧のオフセットを第１のセル１４０Ａ、第２のセル１４０Ｂおよび第３のセル１４０Ｃのそれぞれに対して推測できる。以下の表の３接合代替実施形態は、例示モデル解法を示し、シリコンの第１のセル１４０Ａ、バンドギャップ１．５０を提供する半導体組成を有する第２のセル１４０Ｂ、およびバンドギャップ２．００を提供する半導体組成を有する第３のセル１４０Ｃを含む。当該３接合デバイス１００は、当該代替条件下、３接合仕様表に示されるように、３４．７３％の全体効率を提供する。

Ｅｇ＝ バンドギャップ；
ＥＱＥ＝ 外部量子効率；
Ｉｓｃ＝ 短絡電流；
Ｉｍｐ＝ 最大電力での電流；
Ｖｍｐ＝ 最大電力での電圧；
Ｅｆｆ＝ 効率；
ＦＦ＝ 曲線因子；および
Ｖｏｃ＝ 開放電圧

図１Ｄを参照すると、表１００Ｔ２ー１の第１の欄は、１．６から２．３ｅＶまでの範囲の第３のセル１４０Ｃの可能性があるバンドギャップを示し、および第２欄から第９欄はそれぞれ第２のセル１４０Ｂの１．２ｅＶから１．９ｅＶの範囲の単一のバンドギャップ値を示す。このように、図１Ｄの表１００Ｔ２ー１は、第３のセル１４０Ｃのバンドギャップに対する第２のセル１４０Ｂのバンドギャップの演算されたＡＭ１．５Ｇ効率を示す。設計はここで検討される広い範囲のバンドギャップ値を含み、および、表１００Ｔ２ー１の中で強調表示された概略値で示され、より大きなバンドギャップ値を持つ第２のセル１４０Ｂの特定の半導体組成を選択することによって、これらの値は２５％以上の望ましい効率を提供し、製造性をも改良する。概略値は説明のためだけに示されるもので、当業者にとっては当然のことであるが、例えば、第２のセル１４０Ｂのバンドギャップが１．５である場合に、第３のセル１４０Ｃの組成は、デバイスのＡＭ１．５Ｇの全体効率が２５％以上となるように、概略値に記載されていないバンドギャップ１．８０から１．９０の範囲を提供するように選択されることができる。本明細書に記載されている実施形態は、ＡＭ１．５Ｇの全体効率が２５％以上を与えるバンドギャップ範囲を採用することが意図されるが、当該バンドギャップ範囲は特に図１Ｄに示される表１００Ｔ２ー１の中で強調表示された概略値の範囲内であるか否かにかかわらない。

図１Ａに戻ると、特定の条件ではないものに対しては、本明細書で記載される原理は、２接合太陽電池１００Ａの設計に適用することができ、シリコン第１のセル１４０Ａのバンドギャップは１．１ｅＶであり、第２のセル１４０Ｂの半導体組成は、１．５６〜１．９６ｅＶの範囲のバンドギャップを与えるように選択できる。図１Ｅをも参照すると、表１００Ｔー２はＡＭ１．５Ｇ効率に対する第２のセル１４０Ｂのバンドギャップを示し、ここで２接合デバイス１００Ａの第１のセル１４０Ａはバンドギャップが１．１ｅＶであるシリコンである。図示されるように、第２のセル１４０Ｂのバンドギャップが１．５６ｅＶから１．９６ｅＶの範囲で、２接合セル１００Ａの効率は約２５％以上である。特定の状況下、本明細書で記載される３接合デバイスと同様に、より広いバンドギャップを持つ第２のセル１４０Ｂ半導体組成を提供することがより望ましい。例えば３０％を超える高効率が達成されるが、より低い効率に対応する材料品質と比較すると当該効率を達成するための材料品質は悪い可能性がある。より広いバンドギャップを採用すると、最大に実現可能な２接合セルの効率を低減する可能性がある。例えば、図１Ｅ表１００Ｔー２で示されるピーク効率に対応する１．６から１．８ｅＶの範囲の仕様のバンドギャップよりも大きくはずれる１．９１ｅＶのトップセルでは、しかしながら、１．９１ｅＶの第２のセル１４０Ｂを有する２接合セル１００Ａの効率はまだ２７％である。表１００Ｔ２ー２で示されるように、１．５６から１．９６の範囲のバンドギャップに対応する半導体組成の最小効率は約２５％である。本明細書で説明あるいは議論される３接合デバイスと同様に、より広いバンドギャップに対応する半導体組成を利用することで、全体の製造性および収益性を高める可能性がある。また、記載される３接合セルと同様に、網掛け領域は説明のためだけに示されるもので、当業者にとっては当然のことであるが、例えば、図１Ｅの網掛け領域には記載されていないが、第２のセル１４０Ｂバンドギャップは１．５６から１．１６１の範囲から選択されると、デバイスのＡＭ１．５Ｇの全体効率はまだ２５％以上である可能性がある。本明細書に記載される２接合太陽電池１００Ａは、２５％以上のＡＭ１．５Ｇの全体効率を提供する当該バンドギャップ範囲を採用することが意図されるが、特に当該バンドギャップ範囲は図１Ｅに示される表１００Ｔ２ー２の範囲内の強調表示された概略値のバンドギャップの範囲内であるか否かにかかわらない。

以下の２接合代替の表は、シリコンの第１のセル１４０Ａ、および１．７２ｅＶのバンドギャップを提供する半導体組成を持つ第２のセル１４０Ｂを有する例示モデル解法を示す。２接合デバイス１００Ａは、当該代替条件下、２接合仕様の表で示されるように３１．３１％の全体効率を提供する。

Ｅｇ＝ バンドギャップ；
ＥＱＥ＝ 外部量子効率；
Ｉｓｃ＝ 短絡電流；
Ｉｍｐ＝ 最大電力での電流；
Ｖｍｐ＝ 最大電力での電圧；
Ｅｆｆ＝ 効率；
ＦＦ＝ 曲線因子；および
Ｖｏｃ＝ 開放電圧

例示の２接合デバイス１００および３接合デバイス１００Ａは、特定の代替条件下で、２５％以上の全体効率を有するように記載されているが、これは説明目的のためだけに記載されている。高い全体効率が提供されるが、狭い範囲のバンドギャップ組成が必要な解法と比較すると、広い範囲の可能性がある半導体組成バンドギャップでは、製造性および収益性が向上され、他の全体効率値がここで達成され得ることが当業者であれば理解されるであろう。

図１Ｆに戻ると、本開示のさまざまな態様による、例示マルチ接合太陽電池１００アーキテクチャ断面の一部が詳細に開示されている。以下に詳細に開示されるように、図１Ｆの太陽電池１００のアーキテクチャは、太陽電池の製造に使用される特定の材料の合成を容易にする半導体バンドギャップの代替範囲を提供するとともに、広い範囲の容認可能な効率、例えばエアマスＡＭ１．５、すなわちＡＭ１．５で２６％を超える効率を提供する。これによって関連する製造公差を低減させるが、生産効率およびより低い製造コストを向上させる。以下の記述はｐーｏｎーｎマルチ接合太陽電池に関するが、当業者であれば、例えば、記載されたものとは各半導体層の極性が代替のドーピングをする、ｎーｏｎ−ｐマルチ接合太陽電池に適用できることが当然に理解できる。

図１Ｆのマルチ接合太陽電池１００は、第１のセル１４０Ａ、第２のセル１４０Ｂ、および第３のセル１４０Ｃを含み得る。第１のセル１４０Ａは、ベースＡとして定義されるベース１０２、およびエミッターＡとして定義されるエミッター１０４を含み得る。第２のセル１４０ＢはベースＢとして定義されるベース１１６、およびエミッターＢとして定義されるエミッター１１８を含み得て、および第３のセル１４０ＣはベースＣとして定義されるベース１２８、およびエミッターＣとして定義されるエミッター１３０を含み得る。太陽電池１００は、第１のセル１４０Ａと第２のセル１４０Ｂの間に配置される第１のトンネル接合１４２Ａ、および、第２のセル１４０Ｂと第３のセル１４０Ｃの間に配置される第２のトンネル接合１４２Ｂをさらに含んでもよい。第１のベース１０２、すなわち基板１０２は、ｎ型シリコン基板を含んでもよい。セル１４０Ａにｐ−ｎ接合を形成するために、シリコンを含むｐ型ヘテロ接合エミッター１０４が、基板１０２に隣接して配置され得る。あるいは、拡散ベースのプロセスによってｐ−ｎ接合が形成されてもよい。例えば、シリコン中のｎ型ドーパントとしてのリンを、高濃度にドープされたｎ型領域を形成するためにｐ型シリコンベースすなわち基板に拡散させて、シリコン中にｐ−ｎ接合を形成する。さらに、それに続く、ｐ型半導体層をｎ型シリコン領域のトップに堆積させて、もう一つのｐ−ｎ接合を形成させる。当然の結果として、シリコン中のｐ型ドーパントであるホウ素を、高濃度にドープされたｐ型領域を形成するために、シリコン中に拡散させる。核形成層１０６がエミッターＡ１０２に隣接して提供され、それに続いてバッファ層１０８が設けられる。核形成層１０６およびバッファ層１０８は、ｐ型あるいはｎ型ＧａＰを含んでもよい。核形成層１０６およびバッファ層１０８は、第１のセル１４０Ａに対する窓として機能することもできる。

次に非吸収トンネル接合１４２Ａが、例えば第１のセル１４０Ａと第２のセル１４０Ｂとの間に、バッファ層１０８に隣接して配置されてもよい。実施例のように、トンネル接合１４２Ａは、第１の層１１０および第２の層１１２を含んでもよい。トンネル接合１４２Ａの第１の層１１０は高濃度にドープされたガリウムリン、例えばｐ＋ＧａＰを含んでもよく、それとともにトンネル接合１４２Ａの第２の層１１２は、シリコンベースセル１４０Ａに対してほぼ格子整合するｎ＋ＧａＰを含んでもよい。当業者には当然のことであるが、トンネル接合１４２Ａは追加の層を含んでもよく、例えば１つ以上のこれらの追加の層には高濃度にドープされたガリウムリンが含まれてもよい。次に裏面電界（ＢＳＦ）層１１４がトンネル接合１４２Ａに隣接して設けられてもよい。例えばＢＳＦ層１１４はｎ型ＧａＰを含んでもよい。

第２のセル１４０ＢがＢＳＦ層１１４に隣接して配置され、およびベース１１６およびエミッター１１８を含む。ベース層１１６は低濃度にドープされたｎ型あるいは未ドープ層であってもよく、および、エミッター層１１８は高濃度にドープされたｐ型層であってもよい。ベース層１１６の半導体は、エミッター層１１８の半導体と同一であってもよい。半導体組成は第１のセル１４０Ａのシリコン半導体と格子整合するように選択されることができ、および、約１．５ｅＶおよび１．９ｅＶの間のバンドギャップを提供する。第２のセル１４０Ｂの半導体組成を形成する元素は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）のグループから選択される第１のグループの半導体元素の１つ以上と、ヒ素（Ａｓ）、窒素（Ｎ）、リン（Ｐ）、ホウ素（Ｂ）、およびアンチモン（Ｓｂ）のグループから選択される第２のグループの半導体元素の１つ以上との組み合わせを含んでもよい。当業者には当然のことであるが、シリコンに対して格子整合するとは、エピタキシャル層の面内格子定数がシリコン基板の約１５％以内（あるいは好ましくは０．１％以内である）ことを意味する。第２のセル１４０Ｂを第１のセル１４０Ａのシリコン基板１０２に格子整合させて製造すると、それに続く半導体層の光電子品質を低下させるミスフィット転位等の構造上の欠陥を生成する可能性を低減させることができる。当業者であれば、格子整合条件および約１．５から１．９ｅＶの範囲のバンドギャップを同時に満たすとともに半導体元素の適切な原子比（ＡｌＧａＩｎ）（ＡｓＮＰＢＳｂ）を決定することができる。窓層１２０は、第２のセル１４０Ｂに隣接して配置されてもよい。窓層１２０は、例えばＡｌＧａＰから構成されてもよい。

第２の非吸収トンネル接合１４２Ｂは第２のセル１４０ｂと第３のセル１３０Ｃの間に配置される。トンネル接合１４２Ｂはトンネル接合１４２Ａと類似し、ｐ＋ＧａＰを含む第１の層１２２を含む一方で、トンネル接合１４２Ｂの第２の層１２４はシリコンベースセル１４０Ａに対してほぼ格子整合するｎ＋ＧａＰを含んでもよい。当業者には当然のことであるが、いずれかの適切な半導体材料をトンネル接合に採用することができ、好ましくは良好なトンネル現象と最小の光学的損失を可能にする最適トレードオフを提供する。次にもう一つのＢＳＦ層１２６はトンネル接合１４２Ｂに隣接して提供されてもよい。例えば、ＢＳＦ層１１４と同様に、ＢＳＦ層１２６はｎ型ＧａＰを含んでもよい。

第３のセル１４０Ｃはベース層１２８およびエミッター層１３０を含んでもよい。ベース層１２８は低濃度ドープのｎ型あるいは未ドープ層であってもよく、およびエミッター層１３０は例えば高濃度にドープされたｐ型層であってよい。ベース層１２８の半導体はエミッター層１３０の半導体と同一あるいは異なってもよい。第３のセル１４０Ｃの半導体組成は、第１のセル１４０Ａのシリコン半導体と格子整合するように選択されてもよく、および約１．９から２．３ｅＶの間のバンドギャップを提供してもよい。第３のセル１４０Ｃの半導体組成を形成する元素は、Ａｌ、Ｇａ、およびＩｎのグループから選択される第１のグループの半導体元素の１つ以上と、Ａｓ、Ｎ、Ｐ、Ｂ、および、Ｓｂのグループから選択される第２のグループの１つ以上の半導体元素との組み合わせを含んでもよい。第３のセル１４０Ｃの半導体組成の選択は、第２のセル１４０Ｂの設計目標から一般に決定できる。このように、第２のセル１４０Ｂの設計から、バンドギャップ範囲が決定され、これに基づき第３のセル１４０Ｃが設計され、良好な電流マッチングと望ましい効率を達成する。

窓層１３２は第３のセル１４０Ｃに隣接して提供され、コンタクト層１３４がそれに続く。コンタクト層１３４は図１Ｆの太陽電池１００の一部に他の半導体層と同じ広さを持つように示されているが、入射光が太陽電池１００の活性層に入るように、コンタクト層１３４の一部を選択的に移動させることができる。エミッター層１３０および窓層１３２はｐ＋ＧａＰだけから製造することができる。コンタクト層１３４はｐ＋＋ＧａＡｓから製造することができる。コンタクト層１３４は第１のセル１４０Ａのシリコン基板と格子整合しないが、コンタクト層１３４は外部負荷とは低接触抵抗を提供する。

太陽電池１００の半導体層は、第１の極性、例えばｐ−ｎを持つものとして記載されている。当業者であれば、第２の極性、例えばｐ−ｎは、太陽電池１００の半導体層のそれぞれの極性を単純に反転することによっても達成されることを理解するであろう。

図２Ａに戻ると、もう一つの太陽電池２００は、図１Ａの例示太陽電池１００に類似するが、基板２５０、バッファ層２５２、およびＢＳＦ層２５４を含む。活性セルがＢＳＦ層２５４に隣接して提供され得るが、当該活性セルはベース層２５６を含み、および、エミッター層２６０も含んでもよい。当該セルの真性層２５８は、真性層２５８の一端でベース層２５６に隣接して配置され、および、真性層２５８のもう一つの一端でエミッター層２６０に隣接して配置され得る。太陽電池２００は追加の層２６４、およびコンタクト層２６６を含んでもよい。太陽電池２００の半導体層の１つ以上では、１つ以上の半導体元素に対して組成傾斜が存在してもよく、これは開放電圧、Ｖｏｃ、および総デバイス厚の最適化だけではなく太陽電池２００に最適な収集効率となる。電子およびホールを同一の方向に伝搬させ得る特定の太陽電池デバイスに存在するドーピング傾斜とは異なり、組成傾斜は電子とホールを反対の方向に伝搬させ、デバイス中の１つ以上の半導体層および特にベース２５６とエミッター２６０の間で発生するキャリアを加速させる。太陽電池２００の間中で、例えば太陽電池２００の複数の部分で、組成傾斜を提供することによって、太陽電池２００の全体効率が上がり、あるいは、最大化されるとともに、デバイス厚および関連する製造コストを低減および最小化する。太陽電池２００の１つ以上の位置で組成傾斜を取り入れる当該設計は、ｐ−ｎ極性構成およびｎ−ｐ極性構成の両方で採用することができる。

太陽電池２００でｐ−ｎ極性太陽電池設計の場合は、コンタクト層２６６、ｐ型窓層２６２およびエミッター層２５８、およびベース層２５６、ＢＳＦ層２５４、バッファ層２５０、およびｎ型の基板２５０である。ベース層２５６Ｇはより厚い層であり、ここで大部分のキャリアが生成され得る。ｐ−ｎ接合では電子は空乏領域を通過してｎ型基板２５０に到達し、および、ホールは空乏領域を通過してｐ型コンタクト層２６６に達する。

図２Ｂに戻ると、太陽電池２００Ｇは太陽電池２００に類似するが、ベース層２５６Ｇの一部として１つ以上の半導体元素が組成傾斜する、ベース層２５６Ｇを含む。組成傾斜によって光起電プロセスで発生する電子ホール対をより効率よく収集することを促進し得て、例えば再結合する前に、生成した電子ホール対が収集される。例えば、１つ以上の半導体層に組成傾斜を採用することによって、生成した電子を第１の方向に伝搬させることを促進し、および、生成したホールを第１の方向とは反対の第２の方向に伝搬させることを促進する。これは、生成した電子およびホールを同一の方向に伝搬させることを促進する従来のドーピング傾斜に比べて有益である。組成傾斜によって提供される向上した効率によって、光起電力デバイスの一部としての１つ以上の半導体層の厚さに対する設計に、非常に柔軟性を与えることができる。最終的には、１つ以上の半導体層の厚さを低減することで、対応する製造コストがより低くなる。このように、望ましいあるいは最適な効率を達成し、およびデバイス厚、コスト、および効率の最適なトレードオフを提供するために、組成傾斜は光起電力デバイスのさまざまな層に適用できる。当業者には当然のことであるが、さまざまな半導体層の組成変化によって、当該組成のバンドギャップが対応して変化する。

ベース層２５６Ｇは、例えば１．０から２．２ｅＶの範囲のバンドギャップを生成する豊富な組成傾斜を含む。望ましいバンドギャップ範囲は太陽電池２００Ｇの材料系および望ましいデバイス性能に基づく。さらに、上述したように、傾斜ベース層２００Ｇの厚さは、望ましいあるいは最適効率を提供しながらも製造コストを最小化するために低減される。説明のためだけであるが、ＢＳＦ層２５４は１．７ｅＶよりも大きいバンドギャップを持つことができ、および、真性層２５８は１．６ｅＶのバンドギャップをもつことができる。例えば、ベース層２５６Ｇは、ＢＳＦ層２５４とベース層２５６Ｇの界面付近で１．７ｅＶのバンドギャップを持ち、および、真性層２５８とベース層２５６Ｇとの間の界面付近で１．６ｅＶのバンドギャップをもつように傾斜させることができる。

図３を参照すると、太陽電池２００Ｇの詳細な図が示される。ベース層２５６Ｇは例えばプレーンＰ１〜Ｐ３を含む複数のプレーンＰを含み、それらはベース層２５６Ｇの高さに沿って延在し、当該高さはベース層２５６ＧのボトムＢ_Ｂからベース層２５６ＧのトップＢ_Ｔに延在する。第１のプレーンＰ１はベース層２５６ＧのボトムＢ_Ｂからの距離である第１の距離Ｄ１、および第１のプレーンＰ１から第２のプレーンＰ２への第２の距離Ｄ２を規定する。第２のプレーンＰ２はプレーンＰ２からプレーンＰ３までの距離Ｄ３をさらに規定し、および第３のプレーンＰ３は第３のプレーンＰ３からベース層２５６ＧのトップＢ_Ｔまでの距離Ｄ４をさらに規定する。ベース層２５６Ｇは、ベース層２５６の高さに沿って１つ以上の半導体元素の１つ以上の組成傾斜を含む。このように、第１の組成傾斜は距離Ｄ１に沿って規定され、第２の組成傾斜は距離Ｄ２に沿って規定され、第３の組成傾斜は距離Ｄ３に沿って規定され、および第４の組成傾斜は距離Ｄ４に沿って規定される。３つのプレーンＰ１、Ｐ２、およびＰ３が示されているが、より多くあるいは少ないプレーンＰが存在し、より長くあるいは短い距離を提供し、それに沿ってそれぞれ組成傾斜が存在してもよい。さらに、当然のことながら、３つのプレーンＰ１、Ｐ２、およびＰ３の位置は、ベース層２５Ｇの高さに沿って図示された位置から異なる位置で定義されてもよい。また、プレーンＰの線形性は説明のためだけに示されるものである。当業者であれば、製造プロセスにおける自然分散が非均一な層Ｐを形成することを理解できるであろう。

図４Ａ〜図４Ｉを参照すると、半導体元素の組成傾斜を規定する多数の例示カーブが、ベース層２５６Ｇの一部として示される。組成傾斜は、対応する半導体層の高さに沿って、半導体元素濃度あるいはパーセンテージ元素組成として定義されてもよい。当業者には当然のことであるが、太陽電池のいずれかの与えられた半導体層は、本明細書で記載されるように、１つ以上の半導体元素に対する１つ以上の組成傾斜を含むことができる。さらに、以下の記載はベース層２５６Ｇについて論議されるが、１つ以上の当該組成傾斜は、いずれかの太陽電池デバイスのいずれか半導体層に提供されてもよい。さらに、半導体構造の側面上で元素組成のパーセンテージが増加するように示されるが、半導体構造の側面上で１つ以上の組成傾斜の濃度が減少する１つ以上の元素を含んでもよい。特定の実施形態では、例えば、半導体層の高さに沿って、第１の半導体元素のパーセンテージ元素組成が増加するとともに、第２の半導体元素のパーセンテージ元素組成が減少してもよい。図４Ｂ〜４Ｉの残余のカーブのように、プレーンＰ１、Ｐ２は図３に開示される位置に存在し、あるいは、ベース層２５６ＧボトムＢ_ＢあるいはトップＢ_Ｔを含むベース層２５６Ｇの高さに沿ったいずれかの他の位置に存在してもよい。さらに、記載Ｐ１およびＰ２は図４Ａ〜４Ｉで使用されるが、図４Ａ〜４Ｉで与えられる半導体層の中で同じ位置であることを意味するものとは限らない。

図４Ａは、ベース層２５６Ｇの高さに沿った第１のプレーンＰ１および第２のプレーンＰ２、１つ以上の半導体元素の線形組成傾斜を規定するラインＬ_Ｃ１を含むグラフ３００Ｇ１を示す。このように、半導体元素の濃度、すなわりパーセンテージ元素組成は、ボトムＢ_ＢからトップＢ_Ｔにベース層２５６Ｇの高さを横切るにしたがって変化する。図４Ａとは対照的に、図４Ｂのグラフ３００Ｇ２は、ベース層２５６Ｇの高さに沿った第１のおよび第２のプレーンＰ１、Ｐ２と、半導体元素の放物線組成傾斜を規定するラインＬ_Ｃ２を含む。このように、半導体元素の濃度、あるいはパーセンテージ元素組成、ベース層２５６Ｇの高さを横断するにしたがって放物線状に変化する。図４Ｃのグラフ３００Ｇ３はベース層２５６Ｇの高さに沿った第１のおよび第２のプレーンＰ１、Ｐ２と、半導体元素の逆放物線組成傾斜を規定するラインＬ_Ｃ３を含む。このように、ラインＬ_Ｃ２では、半導体元素の濃度、あるいはパーセンテージ元素組成、ベース層２５６Ｇの高さを横断するにしたがって放物線状に変化する。

図４Ｄ〜４Ｉは、ベース層２５６Ｇの高さの中で複数のプレーンＰの一部として、すくなくとも１つの追加のプレーンＰ１_Ａを含む。図４Ｄのグラフ３００Ｇ４は、プレーンＰ１および、第１の線形状のカーブＬ_Ｃ４ー１を規定する中間のプレーンＰ１Ａ、並びに、第２の放物線カーブＬ_Ｃ４ー２を規定する中間のプレーンＰ１ＡおよびプレーンＰ２を含む。このように、ベース層２５６Ｇの高さの第１の部分では半導体元素の組成傾斜は直線状であり、およびベース層２５６Ｇの高さの第２の部分では半導体元素の組成傾斜は放物線状である。対照的に、図４Ｅのグラフ３００Ｇ５は、ベース層２５６Ｇの高さに沿った複数のプレーンＰの一部としてのすくなくとも１つの追加のプレーンＰ１_Ｂ、第１の線形状のカーブＬ_Ｃ５ー１を規定するプレーンＰ１および中間のプレーンＰ１Ｂ、並びに、第２の放物線カーブＬ_Ｃ５ー２を規定する中間のプレーンＰ１ＡおよびプレーンＰ２を含む。このように、カーブＬ_Ｃ５ー１で定義されるベース層２５６Ｇの高さの第１の部分にわたって、半導体元素の組成傾斜は放物線状であり、および、カーブＬ_Ｃ５ー２で定義されるベース層２５６Ｇの高さの第２の部分にわたって、半導体元素の組成傾斜は直線状である。

図４Ｆを参照すると、グラフ３００Ｇ６は、すくなくとも１つの追加のプレーンＰ１Ｃ、逆放物線カーブＬ_Ｃ６ー１を規定するプレーンＰ１および中間のプレーンＰ１Ｃ、並びに、放物線カーブＬ_Ｃ６ー２を規定する中間のプレーンＰ１ＣおよびプレーンＰ２を含むように示される。このように、ベース層２５６Ｇの高さの第１の部分にわたって、カーブＬ_Ｃ６ー１で定義される、半導体元素の組成傾斜は逆放物線状であり、およびベース層２５６Ｇの高さの第２の部分にわたって、カーブＬ_Ｃ６ー２で定義される、半導体元素の組成傾斜は放物線状である。対照的に、図４Ｇのグラフ３００Ｇ７はすくなくとも１つの追加のプレーンＰ１Ｄを含み、放物線カーブＬ_Ｃ７ー１を規定するプレーンＰ１および中間のプレーンＰ１Ｄ、並びに、逆放物線カーブＬ_Ｃ７ー２を規定する中間のプレーンＰ１ＤおよびプレーンＰ２を持つ。このように、ベース層２５６Ｇの高さの第１の部分にわたって、カーブＬ_Ｃ７ー１で定義される、半導体元素の組成傾斜放物線状であり、および、ベース層２５６Ｇの高さの第２の部分にわたって、カーブＬ_Ｃ５ー２で定義される、半導体元素の組成傾斜は逆放物線状である。

図４Ｈに戻ると、グラフ３００Ｇ８はすくなくとも１つの追加のプレーンＰ１Ｅ、第１の線形状のカーブＬ_Ｃ８ー１を規定するプレーンＰ１および中間のプレーンＰ１Ｅ、並びに、第２の線形状のカーブＬ_Ｃ８ー２を規定する中間のプレーンＰ１ＥおよびプレーンＰ２を含み、第１のカーブＬ_Ｃ８ー１の傾きは第２の線形状のカーブＬ_Ｃ８ー２の傾きよりも大きい。このように、ベース層２５６Ｇの高さの第１の部分にわたって、カーブＬ_Ｃ８ー１で定義される、半導体元素の組成傾斜は直線状であり、および、濃度、あるいはパーセンテージ元素組成の変化は、カーブＬ_Ｃ８ー２で定義される半導体元素の組成傾斜に比べて、ベース層２５６Ｇの高さにわたって大きい。対照的に、図４Ｉのグラフ３００Ｇ９はすくなくとも１つの追加のプレーンＰ１Ｆを含み、プレーンＰ１および中間のプレーンＰ１Ｆは第１の線形状のカーブＬ_Ｃ９ー１を規定し、および、中間のプレーンＰ１ＦおよびプレーンＰ２は第２の線形状のカーブＬ_Ｃ９ー２を規定し、第１のカーブＬ_Ｃ９ー１の傾きは第２のカーブＬ_Ｃ９ー２の傾きよりも小さい。このように、ベース層２５６Ｇの高さの第１の部分にわたって、カーブＬ_Ｃ９ー１で定義される、半導体元素の組成傾斜は直線状であり、および、濃度、あるいはパーセンテージ元素組成の変化は、カーブＬ_Ｃ９ー２で定義される半導体元素の組成傾斜に比べて、ベース層２５６Ｇの高さにわたって小さい。

当然のことであるが、図４Ａ〜４Ｉは、図２の太陽電池２００等の太陽電池構造の一部として、１つ以上の半導体元素組成傾斜の例としてのいくつかの例示カーブを示したにすぎない。

図５Ａ〜図５Ｄを参照すると、太陽電池５００Ｇ１から太陽電池５００Ｇ４として示される例示太陽電池５００が示され、ここで１つ以上の半導体層は、１つ以上の対応する半導体層で、例えば図４Ａ〜４Ｉの１つ以上のカーブあるいは当該カーブの組み合わせによる１つ以上の半導体元素組成傾斜を含む。一般に、太陽電池５００はＰーｏｎーＮあるいはＰーＩーＮ太陽電池設計あるいはＮーｏｎーＰあるいはＮーＩーＰ太陽電池設計である。ＰーｏｎーＮ太陽電池設計の場合には、太陽電池５００は基板２５０、それに続くバッファ層２５２、ＢＳＦ層２５４、およびベース層２５６を含み、それぞれはＮ型にドープされる。太陽電池はエミッター層２６０、窓層２６２、およびコンタクト層２６６をも含んでもよく、それぞれはＰ型にドープされ、および、Ｐ型にドープされたエミッター層２０およびＮ型にドープされたベース層２５６の間に真性領域が配置される。電子負荷に対する電気境界を提供するために、コンタクト層２６６は窓層２６２の一部に隣接して配置されてもよい。太陽電池５００は厚いベース層２５６を含んでもよく、ここで大部分のキャリアが生成され、ＰーＮ接合は電子を空乏領域からＮ型基板に向かわせ、および、ホールを空乏領域からＰ型コンタクト層２６６に向かわせる。したがって、太陽電池５００の１つ以上の半導体層の１つ以上の元素の組成傾斜は、キャリアが生成されると当該キャリアを加速するために採用され得るので、収集前の再結合の機会を最小化する。

太陽電池５００は単一のセルデバイスとして記載されているが、太陽電池５００は、追加の層あるいはサブセル２６４で示されるように２つ以上の太陽電池５００を組み込む複数セルデバイスの１つであってもよい。当該複数セルデバイスでは、２つ以上の太陽電池５００のそれぞれは、必要に応じて、残余の太陽電池５００と同一あるいは異なってもよい。太陽電池５００のさまざまな半導体層は説明のためだけに示され、および、正確な縮尺ではない。当業者にとっては、太陽電池５００は、図５Ａ〜図５Ｅに示される半導体層よりも多くあるいは少ない層を含んでもよいことが当然である。与えられた太陽電池材料系およびその太陽電池の性能に対する特定の設計によって異なるが、例えば１ｅＶから２．２ｅＶの範囲の望ましいバンドギャップを達成するために、太陽電池５００は豊富な組成傾斜を提供するように設計され得る。

特に図５Ａを参照すると、太陽電池５００Ｇ１はベース層５５６Ｇおよびエミッター層５５８Ｇを含み、それぞれが１つ以上の半導体元素組成傾斜を有することを除き、太陽電池２００に類似する太陽電池５００Ｇ１が示される。太陽電池５００Ｇ１は組成傾斜を有するベース層５５６Ｇを持つように示されるが、太陽電池５００Ｇ１は例えばエミッター層５５８Ｇだけが組成傾斜するたった１つの組成傾斜層を含んでもよい。太陽電池５００Ｇ１は、１つ以上の組成傾斜が約１．０ｅＶから約２．２ｅＶの範囲のバンドギャップを持つように設計され得る。バンドギャップが約１．７ｅＶである真性層２５８およびバンドギャップが１．７ｅＶよりも大きい窓層２６２を持つ場合には、エミッター層５５８Ｇの組成傾斜は、エミッター層５５８Ｇが真性層２５８と接するプレーンの近くでバンドギャップが約１．７ｅＶであるように選択され得て、および、エミッター層５５８Ｇが窓層２６２と接するプレーンの近くではバンドギャップは窓層２６２のバンドギャップまたはそれに近いバンドギャップになる。例えば、窓層のバンドギャップが１．９ｅＶである場合には、エミッター層５５８Ｇが窓層２６２と接するプレーンの近くのエミッター層５５８Ｇの組成傾斜のバンドギャップは、１．９ｅＶまたはそれに近いバンドギャップである。いくつかの状況では、エミッター層５６０Ｇと窓層２６２の間の界面の組成傾斜に、階段傾斜とも称される、わずかな階段関数を提供することが望ましい場合もある。

図５Ｂに示される太陽電池５００Ｇ２は太陽電池５００Ｇ１に類似するが、組成傾斜を有する真性層５５８Ｇを含む。説明のためだけであるが、ベース層５５６Ｇは組成傾斜を有し、ベース層５５６ＧとＢＳＦ層２５４との界面でのバンドギャップが１．６ｅＶまたはその近辺であり、および、ベース層５５６Ｇと真性層５５８Ｇとの界面でのバンドギャップが１．７ｅＶまたはその近辺である。真性層５５８Ｇとエミッター層５６０Ｇとの界面でのバンドギャップが１．７５ｅＶまたはその近辺であり、および、エミッター層５６０Ｇと窓層５６２Ｇとの界面でのバンドギャップが１．９ｅＶまたはその近辺である。図５Ｃを参照すると、太陽電池５００Ｇ３は太陽電池５００Ｇ２に類似するが、窓層５６２Ｇを含みその組成傾斜は、直前の上述の実施例から続くようになっており、エミッター層５６０Ｇと窓層との界面でのバンドギャップが１．９ｅＶまたはその近辺であり、および、窓層５２Ｇおよびコンタクト層２６６との界面でのバンドギャップが１．９ｅＶまたはその近辺である。太陽電池５００Ｇ１〜５００Ｇ３のさまざまな半導体層の組成傾斜は、キャリアの発生と同時に当該キャリアを加速し、および、収集前の再結合の機会を最小化するとともに、太陽電池５００の中で望ましいバンドギャップを提供するように動作する。

図５Ｄを参照すると、太陽電池５００Ｇ４が示され、組成傾斜を有するＢＳＦ層５５４Ｇを含むが、全体として他の太陽電池５００と類似する。ＢＳＦ層５５４Ｇがベース層２５６よりも広いバンドギャップを有するので、セル５００Ｇ４の上層、例えば真性層２５８およびエミッター層２６０と同様に、ＢＳＦ層５５４Ｇの組成傾斜の中のバンドギャップ値はベース層２５６のバンドギャップよりも大きくなければならない。１．７ｅＶよりも大きいバッファ層２５２のバンドギャップに対して、および、ベース層２５６、真性層２５８、およびエミッター層２６０のそれぞれのバンドギャップは１．７ｅＶであり、ＢＳＦ層は、ＢＳＦ層５５４Ｇとバッファ層５５２との界面付近での１．８６ｅＶから、ＢＳＦ層５５４Ｇとベース層２５６との界面付近で１．９ｅＶの範囲のバンドギャップを有するように傾斜する領域を採用する。上述したように、太陽電池５００Ｇ４は単一の組成傾斜層、例えばＢＳＦ層５５４Ｇだけを含み得る。あるいは、太陽電池５００Ｇ４は、図５Ｄに示されるようにバッファ層５５２Ｇ等の組成傾斜を有する追加の層を含むことができる。組成傾斜を採用するバッファ層５５２Ｇでは、バッファ層５５２Ｇのバンドギャップはベース層２５６よりも広い。したがって、すべての傾斜は、ベース層２５６、真性層２５８、およびエミッター層２６０よりも広いバンドギャップを提供する初期の組成から開始する。説明のためだけであるが、バッファ層は組成傾斜を含み、その組成傾斜は基板２５０とバッファ層５５２Ｇとの界面で１．８ｅＶのバンドギャップがあらわれ、および、ＢＳＦ層５５４Ｇとバッファ層５５２Ｇとの界面で１．８６ｅＶのバンドギャップがあらわれる。さらに、ＢＳＦ層５５４Ｇは組成傾斜を有し、１．９ｅＶのバンドギャップがＢＳＦ層とベース層２５６との界面であらわれる。

本明細書に記載される組成傾斜はさまざまな基板にさまざまな材料で製造されてもよく、および、本明細書に記載される材料および／または基板に限定されるわけではない。さらに、歪み材料および格子整合材料の両方を採用してもよい。さらに、特定の組成傾斜濃度、あるいはパーセンテージ元素組成が提供されるが、これらは説明のためだけに示されるものである。説明のために、マルチ接合半導体デバイスをタンデム太陽電池として製造でき、および、これはＳｉ／ＧａＡｓＮＰの形態構造を含む。ｎ型シリコン基板から始め、最初の処理は、シリコン太陽電池にｐ／ｎ接合を形成するために実施される。これは拡散ベースのプロセス、堆積されるＳｉエミッター、あるいはｐ型ヘテロ接合エミッターのいずれかであり得る。次に、非吸収トンネル接合が第１のセルの上に堆積される。トンネル接合はｐ＋ＧａＰであり得て、シリコンに対してほぼ格子整合する。トンネル接合は、傾斜層をも採用できる。上述のトンネル接合、ＢＳＦ層は、複数セルデバイスを形成するために、それに続く追加のセル構造の層とともに堆積され得る。

図５Ｅに戻ると、例示マルチ接合太陽電池５００Ｇ５の断面が示される。太陽セル５００Ｇ５は組成傾斜を有する１つ以上の半導体層を含む。組成傾斜は、その半導体層の一部としての１つ以上の半導体元素を単位とできる。ｐーｏｎーｎ構造の太陽電池５００Ｇ５を議論しているが、当業者であれば太陽電池５００Ｇ５はｎーｏｎ−ｐ構造の形態であってもよいことを理解するであろう。

太陽セル５００Ｇ５は、第１のサブセルすなわちセル５４０Ａおよび第２のサブセルすなわちセル５４０Ｂ、および第１のセル５４０Ａと第２のセル５４０Ｂとの間に配置される非吸収トンネル接合５４２Ａを含んでもよい。第１のセル５４０Ａは、基板すなわちベース層５０２およびエミッター層５０４を含んでもよい。ベース層５０２はｎ型がドープされたシリコン、ｎーＳｉであり得るが、エミッター５０４は高濃度にｐ型がドープされたシリコン、ｐ＋Ｓｉであり得る。核形成層５０６はセル５４０Ａのエミッター層５０４の上で利用され得る。次にバッファ層５０８Ｇが核形成層５０６の上に堆積され得て、および、１つ以上の半導体元素を有する組成傾斜を含み得る。例えば、バッファ層５０８Ｇはｐ型がドープされたＡｌ_{（１ーＺ）}Ｇａ_ＺＡｓ_{（１ーＸーＹ）}Ｎ_（Ｙ）Ｐ_（Ｘ）、から製造され得て、ここでＸ、ＹおよびＺは組成傾斜変数を示し、バッファ層５０８Ｇの厚さ全体に望ましい対応するバンドギャップ傾斜を達成する。説明のためだけであるが、組成傾斜変数Ｘは０．８５から０．９２の範囲であり得て、および、組成傾斜変数ｙは０．０１５から０．０２５の範囲であり得て、バッファ層５０８Ｇの厚さにわたって１．８ｅＶから１．９ｅＶの範囲のバンドギャップ傾斜を与える。

次にトンネル接合５４２Ａがバッファ層５０８Ｇの上に配置され得る。トンネル接合５４２Ａは、高濃度にｐ型がドープされた第１の半導体層５１０および高濃度にｎ型がドープされた第２の半導体層５１２を含み得る。ＢＳＦ層５１４はトンネル接合５４２Ａの上に配置され得て、ＢＳＦ層５１４Ｇは１つ以上の半導体元素の組成傾斜を含む。例えば、ＢＳＦ層５１４Ｇはｎ型がドープされたＡｌ_{（１ーＺ２）}Ｇａ_Ｚ２Ａｓ_{（１ーＸ２ーＹ２）}Ｎ_（Ｙ２）Ｐ_（Ｘ２）、を含み得てここでＸ２、Ｙ２およびＺ２は組成傾斜変数を示し、ＢＳＦ層５１４Ｇの厚さにわたって望ましい対応するバンドギャップ傾斜を達成する。説明のためだけであるが、組成傾斜変数ｘ２は０．８８２５から０．９９７５の範囲であり得て、および組成傾斜変数Ｙ２は０．００２５から０．０１７５の範囲であり得て、ＢＳＦ層５１４Ｇの厚さにわたって１．９ｅＶから２．２ｅＶの範囲のバンドギャップ傾斜を提供する。第２のセル５４０Ｂのベース層５１８ＧはＢＳＦ層５１４Ｇの上に配置され得て、および、１つ以上の半導体元素組成傾斜を含み得る。例えば、ベース層５１８Ｇはｎ型がドープされたＧａＡｓＮ_（Ｙ３）Ｐ_（Ｘ３）であってもよく、ここでＸ３およびＹ３は、ベース層５１８Ｇの厚さにわたって望ましい対応するバンドギャップ傾斜を達成するための組成傾斜変数である。説明のためだけであるが組成傾斜変数ｘ３は０．８１から０．８８の範囲であり得て、および組成傾斜変数ｙ３は０．０３から０．０２の範囲であり得て、ベース層５１８Ｇの厚さにわたって１．７０ｅＶから１．８０ｅＶの範囲のバンドギャップ傾斜を提供する。エミッター層５２０Ｇはベース層５１８Ｇの上に配置され得て、第２のセル５４０Ｂを形成し、およびエミッター層５２０Ｇは１つ以上の半導体元素の傾斜を有する組成を含む。例えば、エミッター層５２０Ｇはｐ型がドープされたＡｌ_（Ｘ４）Ｇａ_{（１ーＸ４）}Ｐであってもよく、ここでＸ４は、エミッター層５２０Ｇの厚さにわたって望ましい対応するバンドギャップ傾斜を達成するための組成傾斜変数を示す。説明のためだけであるが、組成傾斜変数Ｘ４は０から０．２の範囲であり得て、エミッター層５２０Ｇの厚さにわたって２．２ｅＶから２．３ｅＶの範囲のバンドギャップ傾斜を提供する。

窓層５３２Ｇは第２のセル５４０Ｂの上に配置され得て、窓層５３２Ｇは１つ以上の半導体元素の傾斜を有する組成を含み得る。例えば、窓層５３２Ｇはｐ型がドープされたＡｌ_（Ｘ５）Ｇａ_{（１ーＸ５）}Ｐであり得て、ここでＸ５は窓層５２２Ｇの厚さにわたって望ましい対応するバンドギャップ傾斜を達成するための組成傾斜変数を示す。説明のためだけであるが、窓層５２２Ｇの厚さにわたって２．３ｅＶから２．４ｅＶの範囲のバンドギャップ傾斜を提供するために、組成傾斜変数ｘ５は０．２０から０．６５の範囲であり得る。太陽電池５００Ｇ５と負荷（図示せず）の間の電気的インターフェースを提供するために、コンタクト層５６６は、高濃度にｐ型がドープされたＧａＡｓを含み得るが、例えば、窓層５２２Ｇの上に配置され得る。太陽電池５００Ｇ５はｐーｏｎーｎ構造として示されるが、ここで基板はｎ型がドープされ、例えば、太陽電池５００Ｇ５をｎーｏｎ−ｐ構造で製造してもよく、各半導体層の極性は、上述されものとは異なる他方のドーピングを有する。

最適化された太陽電池のために、使用する組成傾斜を最適化し、例えば、マルチ接合太陽電池デバイスのサブセルあるいはセル間に採用されるトンネル接合も最適化することが望ましい。例えば、生成されたキャリアが異なるセル間を伝搬するためのポテンシャル障壁を低減するために、これらのセル構造はトンネル接合を使用することによって接続される。１つ以上のトンネル接合を形成する半導体層の光吸収を最小化するために、これらの層のバンドギャップは基板のバンドギャップよりも大きくならねばならず、例えばシリコン基板の１．１ｅＶよりも大きくならねばならない。１．８ｅＶよりも大きいバンドギャップを有する材料を採用するマルチ接合太陽電池デバイスのための高バンドギャップトンネル接合は、（ＡｌＩｎＧａ）（ＰＡｓＮ）を使用して製造してもよい。当該トンネル接合材料の格子定数はＳｉの格子定数と非常によく整合するだろう。

図６Ａを参照すると、例示マルチ接合太陽電池６００は基板すなわち第１のセル６０２、中間のセル６０６およびそれらの間に配置されるトンネル接合６０４を含む。太陽セル６００は、トップセル６１０および中間セル６０６とトップセル６１０の間に配置されるトンネル接合６０８をさらに含んでもよい。説明のためだけであるが、基板６０２はＳｉであってもよいので、バンドギャップは１．１ｅＶである。マルチ接合太陽電池６００は製造技術によって最適化することができ、例えば、１．５ｅＶから１．９ｅＶの範囲のバンドギャップを持つ中間セル６０６、および１．９ｅＶから２．３ｅＶの範囲のバンドギャップを持つトップセル６１０を提供する。トンネル接合６０４、６０８は（ＡｌＩｎＧａ）（ＰＡｓＮ）材料系に基づいて複数の材料を採用して設計され得る。当該材料はＳｉ基板と非常によく格子整合する。当業者には当然のことであるが、本発明の開示を２接合太陽電池デバイスに適用すれば異なるバンドギャップ範囲になる可能性があり、例えば１．５ｅＶから１．９ｅＶのバンドギャップ範囲を持つ第２のセルである。

図６Ｂを参照すると、例示トンネル接合６０４は、第１の材料、材料Ａから製造される第１の層６０４Ａ、および、第２の材料、材料Ｂから製造される第２の層６０４Ｂを含み得る。トンネル接合６０８は、トンネル接合６０４に類似する構造および材料を含んでもよい。説明のためだけであるが、第１の層６０４Ａは炭素（Ｃ）がドープされたＧａＰを含み得て、および、第２の層６０４Ｂはテルル（Ｔｅ）がドープされたＡｌＰを含み得て、その結果のトンネル接合６０４のバンドギャップは２．２ｅＶよりも大きい。あるいは、第１の層６０４Ａは炭素がドープされた組成式Ａｌ_ＸＧａ_{（１ーＸ）}Ｐで示されるＡｌＧａＰを含み得て、および第２の層６０４ＢはテルルがドープされたＡｌ_ＸＧａ_{（１ーＸ）}Ｐ、を含み得てここで層６０４Ａ、６０４Ｂのそれぞれの組成は、必要に応じて、例えば性能を劣化させる酸化を最小化するように調節され得る。当該系ではＧａが増加し得て、その結果より安定な組成となるが、より低いバンドギャップとなり得る。もう一つの実施例では、第１の層６０４Ａは炭素がドープされたＡｌＧａ（Ｉｎ）ＡｓＮＰを含み得て、および第２の層６０４ＢはテルルがドープされたＡｌＧａ（Ｉｎ）ＡｓＮＰを含み得て、結果として得られるトンネル接合６０４のバンドギャップは１．８ｅＶよりも大きい。上述の材料のいずれかの組み合わせ、例えば二元系、三元系、あるいは四系を、トンネル接合６０４、６０８を製造するために採用してもよい。炭素およびテルルは対応するｐ型およびｎ型ドーパントとして記載されているが、それぞれに、いずれかの適切なドーパントを採用してもよく、例えば、２、３例を挙げると、ｐ型ドーパントには亜鉛およびマグネシウムが含まれてもよく、およびｎ型ドーパントにはシリコンおよびセレンが含まれてもよい。

図６Ｃに戻ると、トンネル接合６０４ー１はトンネル接合６０４に類似するが、第１の層６０４Ａと第２の層６０４Ｂの間にデルタドープされた層６０４Ｄを含む。トンネル接合６０４ー１のさまざまな層６０４Ａ、６０４Ｂ、６０４Ｄはお互いに対して正確な縮尺ではなく、および、図示される相対厚さを持つ必要はない。例えば、第１の層６０４Ａの厚さは２ｎｍから２０ｎｍの範囲であり得て、第２の層６０４Ｂの厚さは２ｎｍから２０ｎｍの範囲であり得て、およびデルタドープされた層６０４Ｄは無視できる厚さであると考えてもよい。しかしながら、当業者であれば、１ｎｍから１０ｎｍの範囲の厚さを高濃度にドープする層によって、デルタドーピングの効果を達成できる。デルタドープされた層６０４Ｄにはトンネル接合６０４Ａの電流処理能力を改善することも含まれ得て、例えばより最適化された太陽電池６００を供給する。

デルタドープされた層６０４Ｄの存在によって、２ｅＶを超えるバンドギャップを有するＧａ（Ｉｎ）ＡｓＮＰ層のトンネル接合６０４Ａの電流搬送能力が増加し得る、ここで高レベルのドーピングを達成することはより難しい。より詳細には、第１の層６０４Ａに炭素がドープされたＧａ（Ｉｎ）ＡｓＮＰを含み、および、第２の層６０４ＢにテルルがドープされたＧａ（Ｉｎ）ＡｓＮＰを含み、ここで第１の層６０４Ａおよび第２の層６０４Ｂの対応するバンドギャップは２ｅＶよりも大きく、テルルのデルタドープされた層６０４Ｄは、トンネル接合６０４Ａの電流搬送能力を増強するために設けられ得る。デルタドーピング層６０４Ｄはいずれかの適切な手段、例えば従来のデルタドーピング技術あるいはバルク層デルタドーピング技術によって達成され得る。例えば、従来のデルタドーピングでは、電流半導体、例えば第１の層６０４Ａの結晶成長が中断され、および、次にドーピング材料が成長、あるいは堆積され、次に継続して例えば第２の層６０４Ｂの結晶が成長する。あるいは、結晶成長を続けられ、および、次に電流材料の成長飽和を超えるようにドーピング材料を添加する。

図７を参照すると、例示ＡｌＰ／ＧａＰヘテロ界面のバンド配列を示す。ＡｌＰ／ＧａＰはタイプＩＩのバンド配列を含む。トンネル接合は、図８に示されるようにＡｌＰ：Ｔｅ／ＧａＰ：Ｃがドープされた層から形成される。ＡｌＰおよびＧａＰのドーピングレベルは５×１０^１８ｃｍ^３よりも大きくなり得る。Ｇａ（Ｉｎ）ＡｓＮＰ層を使用するトンネル接合は、トンネル接合のｐ＋＋層とｎ＋＋層との間にデルタドープされた相互接続層を有して、または、有さずとも形成され得る。デルタドープされた層は、２ｅＶを超えるバンドギャップを持つＧａ（Ｉｎ）ＡｓＮＰ層のトンネル接合の電流搬送能力を増加し、ここで高レベルのドーピングを達成させることは難しい。

実施例では、本発明の方法は、アルミニウムあるいはインジウムのどちらか、あるいは同様の原子を含む終端層を含む。実施例では、ＭＯＣＶＤ／ＭＯＶＰＥ環境中のアルミニウムは、Ｇａ／Ｓｉに関するシャント（ｓｈｕｎｔｓ）、および他の欠陥を低減する。実施例では、ガリウムはシリコンと相互に作用し、および、シリコンを「エッチバック（ｅｔｃｈーｂａｃｋ）」あるいは「アタック（ａｔｔａｃｋ）」し得る、結晶欠陥が形成され、ここでガリウムはシリコンをエッチバックする。われわれは過剰なガリウムの存在によって、これらのＧａ／Ｓｉ欠陥が容易に引き起こされることを観察した。さらに、トップセル堆積中に、これらの欠陥は上方に伝搬し、結晶を通って、はるばるウェハ表面にまで伝搬し得る。ガリウムに関連する欠陥「スパイク（ｓｐｉｋｅｓ）」によって、欠陥がバスバー（ｂｕｓ ｂａｒ）の下に位置する場合にはシャント（ｓｈｕｎｔ）を生じ得る。このように、終端層およびそれに続くトップセルの堆積中、以前の堆積動作からチャンバーに存在する、あるいは内部チャンバー部分上に存在するガリウムはシリコンを攻撃し、および、Ｇａ／Ｓｉのスパイクを成長させる。これらは太陽電池デバイスのシャントとして機能し、および、短絡を生じる。これらのおよび他の制限は本発明技術を使用することによって克服された。

すなわち、実施例の本発明技術はこれらの制限を克服した。１つのアプローチはそれぞれの堆積に「クリーン（ｃｌｅａｎ）」チャンバー内部部品を使用することである。しかしながら、これは高生産性、低コストプロセスの開発につながるものではない。そこで、わたしたちは、ＭＯＣＶＤ環境にアルミニウムを使用することでＧａとＳｉの相互作用を大幅に削減することを見い出した。これによってＧａ／Ｓｉの欠陥の存在を低減し、および、高生産性、低コスト製造によりつながる堆積チャンバーメンテナンス手順を可能にした。さらに、アルミニウムはより有利なコスト構造に適しているので、アルミニウムはガリウムよりも一般に安価で有り、および、容易に入手可能である。

実施例では、図９に示されるように、本発明の技術によって、ＡｌＰ終端層で、Ｇａに関する欠陥が明らかにないウェハの実施例を示す。図１０に図示されるように、ウェハの実施例ではＧａＰ終端層でＧａエッチバックの欠陥がある。右側の画像は左の画像で、Ｇａエッチバックに関する欠陥／スパイクがある灰色点を示す強調表示された部分の拡大画像である。

図１１に示される実施例では、太陽電池のシャント領域を示し、シリコンと相互に作用し、および、トップセル堆積中に上方へ伝搬するＧａ「スパイク（ｓｐｉｋｅｓ）」によって生じる。このシャントはデバイスフィンガー（ｆｉｎｇｅｒ）の真下にあるので、太陽電池を短絡させる。われわれはＡｌ（５０％）Ｇａ（５０％）ＰからＡｌ（１００％）Ｐまでの範囲の濃度によって、このＧａに関連する効果を低減し、および、良好な表面形態が与えられることも見いだした。図１２に示される実施例では、Ａｌ％＞５０％の範囲の良好な品質の表面を示すいくつかの写真を示す。ＡｌＰは容易に酸化されるので、安定な終端層を得るために、Ａｌの濃度を５０％から９０％で採用することが推奨される。図示されるように、図１３はトップ上に３．５μｍのＧａＰを堆積した１００Ａ終端層を示す。表面形態は、ＡｌＧａＰ核生成のＡｌ％によって改善する。代替実施形態では、本発明の技術では、ＡｌＧａＮＰを形成するためにシリコンに格子整合するように、０．５％〜３％窒素を導入した。

さらなる実施例では、ガリウムと相互作用させるために、アルミニウムと類似するインジウムを導入できる。ＶＰＥ環境下ではアルミニウムの代わりに同一の効果を持つインジウムを使用できるので、アルミニウムはＨＶＰＥ／ＶＰＥ環境中に一般的に採用できる元素ではない。

実施例では、本発明の技術は、ＶＰＥ、ＨＶＰＥ、ＬＰＥあるいはＭＢＥ堆積される、エピタキシャル成長で形成される材料を含む。実施例では、Ｖ族元素に対するすべての水素化物（ＮＨ３、ＰＨ３、ＡｓＨ３）を用いてＶＰＥ／ＨＶＰＥを使用することが好ましい。実施例では、ＶＰＥおよびＨＶＰＥは高成長速度を達成することができる。実施例では、堆積レートは３０μｍ／時間を超え、および、毎年１５０、０００ウェハを超えるウェハを生産できるツールプラットフォームである。実施例では、１ーサンアプリケーション（ｓｕｎ ａｐｐｌｉｃａｔｉｏｎｓ）に対する資本設備コストターゲットは、年間のウェハ生産に対する資本設備コストで＄３未満である必要がある。例えば、毎年１５０、０００ウェハを生産するツールのコストは＄４５０，０００未満である。われわれの構造設計では、ＭＯＣＶＤおよびＭＢＥによって提供される高度な制御を必要とする均一性の要求はない。このように、われわれはＶＰＥ／ＨＶＰＥを採用でき、および、高堆積レートおよびスループットという優位性を持つ。

実施例では、埋め込みエミッター層が拡散あるいは他の技術によって形成される。実施例では、埋め込みエミッターは、２０１２年１０月２６日に提出された同時係属の同一出願人による米国仮特許出願番号６１／７１８，７０８号に記載され、および、参照することによって本出願に含まれる。実施例では、本発明の技術は埋め込みエミッターを採用し、ここで、Ｓｉーエミッターは堆積前に形成される。実施例では、ｎ型エミッターを生成するために、材料拡散元素源として、例えば、ＧａＰ等のＩＩＩーＶ族半導体に頼るというよりも、本明細書に開示されているプロセスでは、制御された環境すなわちエピタキシャル成長前に埋め込みエミッターを生成するためのイオン注入によるＩＩＩーＶ族元素の意図的な拡散に基づいている。さらに、当該プロセスでは、タンデムセル等のＳｉ太陽電池に高効率ＩＩＩーＶ族を生成できる低コストプロセスと互換性を保ちつつも、望ましいｎ型エミッターを形成するためにさまざまな非ＩＩＩーＶ族元素を取り入れてもよい。実施例では、埋め込みエミッター設計によれば、当該方法はｎ型Ｓｉベースウェハにｐ型エミッターを形成することもできる。

実施例では、Ｎ型の処方箋が提供される。ＩＩＩーＶ族堆積チャンバー内のｐ型基板にリンを拡散させるために、Ｓｉ基板中のＰの拡散プロファイルを図示する図１３を参照して以下に処方箋を開示する。実施例では、変形形態があり得るが、拡散はＭＯＣＶＤ反応炉で、１００ミリバールで実施される。実施例では、当該方法では、ＰＨ３およびＨ２雰囲気中で１１００℃５分間プリ堆積し、および、Ｈ２雰囲気中で１１５０℃１．５分間ドライブインする。実施例では、青いカーブは活性ｎ型ドーピング濃度を示す。高生産性堆積プロセスが可能であるが、これは１０分未満で実施される。もちろん、変形形態があり得る。

実施例では、シリコンウェハをＩＩＩーＶ族堆積チャンバーにローディングする前に、埋め込みエミッター層を拡散によって形成する。いくつかの場合では、ＩＩＩーＶ族を堆積する前に拡散することが好ましい。実施例では、従来技術と比較してボトムセルエミッタープロファイルにほとんど変化を与えないように、当該技術では従来のモジュール製造ラインの拡散プロセスを使用する。もう一つの利点は、チャンバー中で拡散を実施しないで、ＩＩＩーＶ族堆積チャンバーのウェハスループットを最大化あるいは改良するための柔軟性を持つことである。実施例では、典型的な外側リン拡散は８５０℃約３０分の範囲で発生し、および、以下が典型的なエミッタープロファイルである。

実施例では、シリコンウェハをＩＩＩーＶ族堆積チャンバーのローディング後に、拡散によって、埋め込みエミッター層を形成する。拡散のための追加の時間および費用が、モジュール製造ラインで実施される拡散コストよりも少ないならば、ＩＩＩーＶ族堆積と同一のチャンバーで拡散を実施することが望ましい。実施例では、当該プロセスは総プロセス時間に１０分未満を追加することによって特徴付けられ、それはシリコンモジュール製造ラインに拡散炉を持つ必要性を不要にすると信じられ、最小の追加の資源コストである。したがって、製造床面積は、ＩＩＩーＶ族堆積チャンバー等の他の装置で構成される。

代替実施形態では、埋め込みエミッター層はイオン注入によって形成される。実施例では、タンデムセル等の一般的タンデムセルにエミッター構造を提供するもう一つの方法は、トップセルに関連するＩＩＩーＶ族半導体層のエピタキシャル成長の前のイオン注入プロセスによって、埋め込みエミッターを形成するものである。材料エンジニアリングプロセスでは、イオン注入は電界中で特定の元素のイオンを加速させることを含み、および固体に影響を及ぼすので、固体の物理的特性および／または電気特性を変化させる。現在Ｓｉベースの製造に採用される低コスト製造技術と一致させ、一般的タンデムセルに頑丈な、埋め込みエミッター構造を提供するために、イオン注入には元素Ａｓ、Ｐ、Ｂ、Ｇａ、Ｓｂ、Ａｌ、Ｉｎ、およびＮが使用される。適切な条件でイオン注入に適切な元素は固溶限および投影注入飛程に対応する分析によって選択され得る。注入範囲の実施例は、２０１２年１０月２６日に提出された同時係属の米国仮出願番号第６１／７１８，７０８号の図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、および図３Ｅに記載され、見い出すことができる。

実施例では、Ｓｉにさまざまな元素を注入する投影飛程であって、当該投影飛程はここでは注入濃度がそのピーク値に達する表面からの距離として定義される。停止範囲およびイオン束によって異なるが、注入のプロファイルは特定のイオンエネルギーで評価できる。カーブはホウ素の投影飛程を示し、カーブはリンの投影飛程を示し、カーブはＧａの投影飛程を示し、カーブはＡの投影飛程を示し、およびカーブはＳｂの投影飛程を示す。

実施例では、注入は、１２０ｋｅＶでのＳｉへのＰ、Ａｓ、および、Ｓｂのプロファイルおよび１Ｅ１５イオン／ｃｍ３のイオン線量を提供する。カーブはＳｂの注入プロファイルを示すとともに、カーブはＡｓの注入プロファイルを示し、およびカーブはリンの注入プロファイルを示す。プロファイルは深さに対する元素濃度である、すなわち、当該深さをＳｉウェハの内部である。

実施例では、Ａｓを注入するためのイオン注入プロセスをさらに詳細に議論する。タンデムセルを仮定すると、カーブは６０ｋｅＶでのＳｉへのＡｓおよび線量１Ｅ１５イオン／ｃｍ^３の注入プロファイルを示す。ｎ型Ｓｉエミッターはイオン注入プロセスに起因し、およびＧａおよびＰはＳｉ上に堆積されるＧａＰから拡散された。注入ステップの後に１分間の１０００℃活性化アニールが必要になるが、最終Ａｓプロファイル上にはほとんど影響をおよぼさない。Ｇａ、Ａｓ、およびＰの固溶限はこの実施例で考慮され、および成長条件で電気的に活性なドーパントはＡｓで４４％、Ｐで５５％、およびＧａで６０％であると考えられた。Ｓｉウェハは３Ｅ１５ｃｍ^ー３の均一なｐ型ドーピングを有すると仮定した。

実施例では、Ａｓプロファイルはドライブイン（ｄｒｉｖｅーｉｎ）プロセスを採用することによって、最適性能を持つより安定した、製造性がよいデバイス構造を提供するように調節することができる。実施例のように、１１５０℃で２分のドライブインを実施するために、高速熱アニール（ＲＴＡ）システムの使用を考えた。この実施例では、ドライブインアニールによって注入を活性化するとともに、トップセルのエピタキシャル成長がＡｓプロファイルに最小の影響を与えると考えた。ドライブインステップで、エミッターとＧａＰとの界面に追加のＡｓを打ち込むことによって遷移領域を除去し、およびより一定した電子濃度プロファイルを維持する。

実施例では、トンネル接合領域はドープされたシリコン層を含む。実施例では、トップにＩＩＩーＶ族セルを持つ完全にシリコン中のトンネル接合を含む技術が提供される。実施例のように、トンネル接合内にシリコンドーピングおよび／または層が含まれる。実施例では、シリコンは吸収層であるが、トンネル接合のＳｉ部分の狭いバンドギャップはより低いトネリング抵抗を可能にするとともに、非常に薄い層の吸収は最小であるので、Ｓｉを採用するトンネル接合はこれらのタイプの構造には望ましい可能性がある。これらの代替設計は、吸収と低抵抗間に最高のトレードオフを提供するために、全体の光起電設計に対して、最適トンネル接合を製造するための追加の柔軟性を提供する。さらに、階段接合を達成するためには高ドーピング濃度が重要であり、Ｓｉは高濃度にドープできるのでさらに有用である。ドーパントは、それに続くプロセスステップ中に拡散してお互いに補償する傾向があり、それはトンネル接合プロファイルの急激な変化を低減するので、高ドーピング濃度が製造面からもよい。Ｓｉを採用するトンネル接合の優位な点は、光吸収の増加とＳｉ等の低バンドギャップ材料の間で適切にバランスすることである。しかしながら、タンデムセル太陽電池構成のボトムセルは、近赤外光の波長を吸収することを踏まえると、１００ｎｍよりも厚さが薄いＳｉＴＪ構造が重大な光学的損失につながらない。トンネル接合のさらなる詳細は、本明細書中に参照されて引用されるＰ００３に見いだすことができる。実施例では、トンネル接合領域はドープされたガリウムおよびリンを含む層を含む。

実施例では、コンタクト層は、シリコンベースの半導体製造工場で採用される銀および銅ベースのコンタクトスキームと互換性がある。実施例では、望ましいコンタクト層のバンドギャップはベース層よりも大きく（コンタクト層は１．７〜２．０ｅＶの範囲である）および、１０^ー４オームーｃｍ^２未満の抵抗（標準Ｓｉーモジュールコンタクトスキーム）を持つオーミック接触を形成できる。さらに、コンタクト層は正面電極に対して横方向電流輸送層としても機能する。その場合には、シート抵抗が５００オーム／平方であることが望ましい。例示材料には、これに限定されるわけではないが、Ｉｎ（ｘ）Ａｌ（ｙ）Ｇａ（１ーｘーｙ）Ｐ、ＧａＡｓ（ｘ_）Ｎ_（ｙ）Ｐ（１ーｘーｙ）、ＧａＰ、ＺｎＯ、ＩＴＯが挙げられる。材料は、高濃度に十分にドープされ、およびスクリーン印刷等の標準コンタクティングスキームを使用できる限り、歪んだあるいは歪んでいなくともよい。

実施例では、本明細書で記載される光起電力デバイスで使用する材料は、これに限定されるわけではないがメッキおよびフォトリソグラフィーを含む、スクリーン印刷あるいはＳｉベースの光起電デバイス製造で使用される他のコンタクトスキームと互換性がある。例えば、本明細書に開示されている光起電力デバイスは、スクリーン印刷あるいはメッキによって堆積される銀および銅ベースのコンタクトと互換性がある。コンタクト層では金属グリッドと半導体との間の低抵抗コンタクトを形成することができることが必要であり、および、それらが透明であるか否かによって異なるがフィンガー間でエッチされあるいはエッチされない。エッチングが必要な場合には、製造プロセスの一部として、当該コンタクト層の化学エッチングは、本明細書中で記載されたさまざまなコンタクトスキームとも互換性がなければならない。

実施例では、ＧａＡｓコンタクト層が、例えば、過去に使用されてきたが、光吸収してしまう。望ましいコンタクト層は、バンドギャップは１．９ｅＶよりも大きく、および、１０^ー４オームーｃｍ^２未満の抵抗のオーミック接触を形成できる。さらに、コンタクト層は正面電極に対して横方向電流輸送層としても機能する。その場合には、５００オーム／平方未満のシート抵抗を持つことが望ましい。例示材料には、これに限定されるわけではないが、Ｉｎ（ｘ）Ａｌ（ｙ）Ｇａ（１ーｘーｙ）Ｐ、ＧａＡｓ（ｘ_）Ｎ_（ｙ）Ｐ（１ーｘーｙ）、ＧａＰ、ＺｎＯ、ＩＴＯが挙げられる。材料は、高濃度に十分にドープされ、およびスクリーン印刷等の標準コンタクティングスキームを使用できる限り、歪んだあるいは歪んでいなくともよい。基本的な接触層の形成を完了するために、反射防止膜（ＡＲＣ）あるいは透明導電性酸化物（ＴＣＯ）層を化学気相堆積あるいはスパッター堆積プロセスでオプションとして堆積してもよい。

実施例では、グリッドを厚くする電気メッキ、および、グリッドを厚くする前に、コンタクト合金が必要となる。

実施例では、当該コンタクト層のバンドギャップは第２の活性セルのベースのバンドギャップよりも大きい。すなわち、ベースの範囲は、変形形態があり得るが、１．７〜１．９ｅＶの範囲である。したがって、コンタクト層の範囲は１．８〜２．０ｅＶの範囲である。コンタクト層はこの場合には非吸収であるので、いずれのコンタクト層材料をも除去する必要はないことが望ましい。したがって、追加のプロセスステップは、標準Ｓｉベースのモジュール製造プロセスに対するわれわれのモジュール製造プロセスに追加される必要はない。

実施例では、コンタクト層のバンドギャップは第２の活性セルのベースのバンドギャップよりも小さい。良好な接触を得るためにより狭いバンドギャップ材料を使用する必要がある。その場合には、１．１ｅＶ〜１．５ｅＶの範囲のバンドギャップ材料を使用することができる。実施例では、埋め込みエミッター領域の形成にはｐ型あるいはｎ型エミッターを採用することができる。実施例では、これまでの仕様にはＮ型埋め込みエミッターの処方箋が記載されていた。

ｎ型ベースウェハを持つｐ型エミッターを使用することは、ｎ型シリコンを採用するモジュール製造ラインに望ましい。Ｎ型は高効率シリコンセルに多く用いられる。ＧａＰエピタキシーによるＧａープロファイルでは適切な拡散プロファイルを提供できなかったので、エミッターを形成する従来技術方法では、ｐ型エミッターを形成できなかった。ＩＩＩーＶ族チャンバーでＡｌー拡散を実施するためのＰ型処方を以下に記載する。ＩＩＩーＶ族チャンバーでホウ素ー拡散、すなわち、ＩＩＩーＶ族堆積の前にホウ素ー拡散を実施することも望ましい。他の実施例では当該領域を形成するためにＧａも含み得る。もちろん、変形形態があり得る。

代替実施形態では、本発明では、Ｓｉベースのモジュール互換プロセスを使用するマルチ接合モノリシック集積光起電力デバイスの製造方法を提供する。実施例では、当該方法は、シリコン基板、表面領域を持つシリコン基板を提供する工程を含む。実施例では、シリコン基板は、コストポイントで、１ワット当たり２３セントから＄１．１の間でモジュール製造を可能にし、テキスチャー無しの表面およびオフカット有りの［１００］結晶面から［１１１］結晶面への主方向が０．２度から１０度の範囲である。シリコン基板は標準太陽グレードウェハ、あるいは、コストターゲットを達成できるのであれば高品質、「半導体グレード」ウェハである。実施例では、方法はシリコン基板の上に第１の活性セルを提供する工程を含み、第１の活性セルはベースを含む。当該ベースは、モジュール製造に対する効率およびコスト要求によってｎ型あるいはｐ型シリコンであり得る。第１の活性領域ベースはシリコン基板と同一の材料からなる。典型的には、最高効率セルおよびモジュールに対しては、ｎ型ウェハおよびベース領域が採用されるが、より低いコスト、より低い効率セルおよびモジュールにはｐ型ウェハおよびベースが採用される。

実施例では、方法は、第１の活性領域の埋め込みエミッター領域を形成するために第１の活性セル領域に熱プロセスを実施する工程を含み、および、第１の表面領域を含む第１の活性セルを形成する。実施例では、埋め込みエミッター領域は、繰り返し製造され、および、第２の活性領域および／または第３の活性領域およびそれに続くＳｉベースのモジュール製造プロセスの形成に関する総サーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）を実施した後に、２５％〜３７％の効率を可能にするように形成される。埋め込みエミッターの厚さ範囲は５０ｎｍから７００ｎｍで、ドーピングプロファイルは１Ｅ１６ｃｍ^ー３から１Ｅ２０ｃｍ^ー３の範囲であり得る。ｎ型エミッターを形成するために、拡散元素源として、例えば、ＧａＰ等のＩＩＩーＶ族半導体材料に依存するというよりも、第２のセルを堆積する前に埋め込みエミッターを形成するために、本発明の方法は制御された環境下での不純物／元素の意図的な添加による。さらに、当該プロセスは、Ｓｉ太陽電池に高効率ＩＩＩーＶ族を形成できる低コストプロセスと互換性を有しつつ、望ましい埋め込みエミッターを形成するための元素を取り込む。実施例では、シリコンベースの太陽電池は従来の製造業者から提供され得る。

実施例では、方法は、有機汚染物あるいは金属汚染物が実質的にないように第１の表面領域を洗浄する工程を含む。第１の表面領域の洗浄は、エッチングあるいは脱離のいずれかによって、有機汚染物および金属汚染物の除去が可能な環境で実施される。この除去は第２のセルの形成前に実施し、および、外部（ｅｘーｓｉｔｕ）堆積チャンバー、あるいはその場の（Ｉｎーｓｉｔｕ）堆積チャンバーで実施できる。外部洗浄は、ＨＦベースの溶液を含む複数の化学物質および条件を採用できる。Ｉｎーｓｉｔｕ洗浄では、表面にＧａ、Ａｌ、Ｉｎ、Ｔｅ、Ｏ、Ｃ、Ｈ、Ｓｉ、Ａｓ、Ｐ、Ｎ、Ｍｇ、Ｚｎ、Ｂ、あるいは、その他の金属あるいは有機材料の実質的に意図しないドーピングあるいは汚染物がないようにする周囲条件だけではなく、自然酸化物を除去するために必要な温度閾値の用件を満足する必要がある。実施例では、当該方法は、第１の表面領域を覆う終端層を形成する工程を含み、当該終端層は、第１の温度範囲でＭＯＣＶＤプロセスを使用して提供され、エピタキシャル成長で形成される材料を含むガリウムおよびリン化物の厚さであり、および、エピタキシャル材料を含むガリウムおよびリン化物の厚さは、変形形態があり得るが、貫通転位密度が１×１０^５から１×１０^７ｃｍ^ー３で５０Ａ〜１０００Ａあるいは好ましくは約１００Ａの範囲の厚さである領域で特徴付けられる。実施例では、方法は、埋め込みエミッター領域を覆うトンネル接合領域を形成する工程を含み、当該トンネル接合は第１の活性セルと第２の活性セルの間で電流マッチングをとり、セル効率が２５％よりも大きくなるために十分な抵抗で、光学損失が低い。トンネル接合は、好ましくは第１の活性セルおよび第２の活性セルの埋め込みエミッター間に形成される。トンネル接合は、シリコンウェハに完全にあるいは部分的に含まれ得て、あるいは、第２の活性セルを堆積する前にシリコンウェハのトップに堆積され得る。方法は、トンネル接合領域を覆う裏面領域を形成する工程を含み、当該トンネル接合領域は、収集のためにベース領域から出るキャリアを十分にスイープする限界強度を生成する。実施例では、当該方法は、第２の温度範囲を使用して裏面領域を覆う第２の活性セルを形成する工程を含む。当該第２の活性セルはベースおよびエミッターを含む。第２の活性セルは１つ以上のＩＩＩーＶ族半導体層から形成され、および、貫通転位密度が１×１０^５から１×１０^７ｃｍ^ー３；ＰＶ系の使用に対する十分な信頼性を可能にすることよって特徴付けられる。実施例では、第１の活性セル領域および第２の活性セル領域は、セルレベル効率が約２５％から３７％であることによって特徴付けられる。

実施例では、本発明の方法は複数の製造業者の１つからのシリコン太陽電池を使用し、複数の製造業者のそれぞれは同一あるいは異なるセル構成を有する。実施例では、シリコン基板を提供する工程、シリコン基板の上に第１の活性セルを提供する工程、および、第１の活性領域に埋め込みエミッター領域を形成するために、第１の活性セル領域に熱プロセスを実施し、および、第１の活性セルを形成する工程は、単一接合太陽モジュールのために、あるいは、シリコンセルあるいは本発明のマルチ接合モノリシック集積光起電力デバイスのために構成されるコンタクトパターンを有する太陽電池の製造によって提供される。この実施例では、当該方法は第２のセルを、第１の表面領域に有機汚染物あるいは金属汚染物が実質的にないようにクリーニングを実施し、第１の表面領域を覆う終端層を形成する工程、埋め込みエミッター領域を覆うトンネル接合領域を形成する工程、トンネル接合領域を覆う裏面電界領域を形成する工程、および、第２の温度範囲を使用して裏面電界領域を覆う第２の活性セルを形成する工程、および、その後マルチ接合デバイスを完成させるために、裏面電界領域を覆うコンタクトパターンを有するコンタクト層を形成する工程によって形成する。

実施例では、本発明技術は格子整合する、１つ以上の材料を受け入れる能力がある終端層を含む。実施例では、薄く、低転位密度のＩＩＩーＶ族トップセルがシリコンウェハ上に直接堆積され得て、それは複数の太陽電池プロセスから形成される。実施例では、終端層は総堆積厚さが０．５μｍから１．５μｍであって、これは、変形形態はあり得るが、たった１つの堆積ツールだけが要求される高生産性および低コストなトップセル堆積プロセスを可能にするために必要である。実施例では、われわれのアプローチによって、現存するシリコンベースのセルおよびモジュール製造施設で容易に採用され得る拡張可能な、低コスト構造を可能にする。

実施例では、本発明の方法は、現存するエミッター拡散施設を採用して、あるいは、さまざまな金属化スキームを使用して、ｐ型シリコンウェハあるいはｎ型シリコンウェハが使用され得る。実施例では、われわれの技術では、ｐ型ウェハおよびｎ型ウェハの両方に対して、ボトムセル中にシリコンエミッターを採用するために、標準的シリコンエミッター形成プロセスを使用できる。実施例では、われわれの技術は標準裏面コンタクトスキームを使用し、これは単一接合モジュールプロセスのために構成され、本発明のマルチ接合構成に使用されるように構成される。実施例は、標準と互換性があり、シリコンベースの正面コンタクトスキームが達成された。量産では、この解法によってシリコンセルあるいはモジュール施設で、標準厚さは、ｐ型シリコンウェハのｎ型でシリコンウェハのトップ上に堆積されるトップセル材料が１．５μｍ未満でわれわれに可能になる。シリコンベースの生産施設によって、このウェハを製造ラインに「ドロップイン（ｄｒｏｐーｉｎ）」することが可能になり、および、最終的なセルあるいはモジュールの残り部分を形成するために用意された現存する工場および設備を使用できる。

実施例では、トップセル堆積ツールが製造フロアに設置される。標準シリコンウェハが工場に搬入され、および、標準エミッター拡散プロセスに投入される。これらのウェハはトップセル堆積チャンバーに装填され、および、最後のエミッター拡散プロファイルに悪影響を与えない適切なサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）でトップセルが堆積される。ウェハはトップセル堆積チャンバーから取り出されず、および、次に標準裏面および正面製造プロセスに投入される。

一つの態様では、光起電力デバイスを製造する方法が提供され、当該方法は、シリコン基板、シリコン基板上の第１の活性セル、および第１の活性セルの上に第２の活性セルを提供する工程を含む。第１の活性セルはベースおよびエミッター領域を含み得て、および第２の活性セルはベースおよびエミッターを含み得て、第２の活性セル１つ以上のＩＩＩーＶ族半導体層から形成される。第１の活性セルの埋め込みエミッター領域は、１つ以上のＩＩＩーＶ族元素の拡散あるいはイオン注入によって形成され得る。特定の実施形態ではＩＩＩーＶ族元素はＡｓ、Ｂ、Ｇａ、Ｓｂ、Ｎ、Ｉｎ、およびＡｌを含むグループから選択される一つを含み、および、Ｐを含みまたは含まなくともよい。他の実施形態では、第１の活性セルおよび第２の活性セルを提供する最中に、温度プロファイルが考慮され、当該温度プロファイルはそれに続く他の製造プロセス中の温度範囲も含む。さらに他の実施形態では、温度プロファイルは、第２の活性セルを提供する一部として、ＩＩＩーＶ族元素の拡散を低減するように選択される。いくつかの実施形態では、第１の活性セルのベースはｐ型ベースであり、および、第１の活性セルの埋め込みエミッター領域はｎ型エミッターを含み、および、埋め込みエミッター領域は拡散によって形成され得る。当該拡散にはＡｓ、Ｎ、および、Ｓｂを含むグループから選択されるＩＩＩーＶ族元素の拡散を含み、および、Ｐを含みまたは含まなくともよい。他の実施形態では、第１の活性セルのｎ型埋め込みエミッター領域は、Ｐ、Ａｓ、Ｎ、Ｓｂ、Ａｌ、Ｉｎ、Ｂ、およびＧａを含むグループから選択されるＩＩＩーＶ族元素のイオン注入によって形成される。特定の他の実施形態では、第１の活性セルのベースはｎ型ベースであり、および、第１の活性セルの埋め込みエミッター領域はｐ型エミッターを含む。当該拡散はＧａ、Ｂ、Ａｌ、およびＩｎを含むグループから選択されるＩＩＩーＶ族元素の拡散を含む。さらに他の実施形態では、第１の活性セルのｐ型埋め込みエミッター領域は、１つ以上のＧａ、Ｂ、Ａｌ、およびＩｎから選択されるＩＩＩ族元素のイオン注入によって形成される。

さらに他の実施形態では、光起電力デバイスの第１の部分はシリコンチャンバーで製造され得て、および、光起電力デバイスの第２の部分はＩＩＩーＶ族チャンバーで製造され得て、および、光起電力デバイスの第１の部分は、第１の活性セルの埋め込みエミッター領域を含み得る。シリコンチャンバーおよびＩＩＩーＶ族チャンバーは同一のツールであってもよい。他の実施形態では、デルタドープされた層は第１の活性セルの前に提供され得て、および、デルタドープされた層はＧａあるいはＡｌを含み得る。

別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、および第１の活性セル上の第２の活性セル、１つ以上のＩＩＩーＶ族半導体層から形成される第２の活性セルを提供する工程を含む。第１の活性セルのベースは単結晶シリコンまたは多結晶シリコンを含んでもよい。特定の実施形態では、シリコンは、結晶配向を持ってもよい。結晶配向は、（１００）結晶軸と同じまたは２度未満のずれであり得る。他の実施形態では、結晶配向は（１００）であり、さらに他の実施形態では、結晶配向（１００）結晶軸から２度よりも大きくずれてもよい。いくつかの実施形態では、シリコン基板はテキスチャー処理がされ、他の実施形態ではシリコン基板はそれに続く堆積のために採用される表面処理がされている。シリコン基板はＨＩＴセルに使用するために適切であり得る、あるいは、太陽グレードウェハであり得る、あるいは、半導体グレードウェハであり得る。他の実施形態では、シリコン基板はカーフのないシリコンを含む。

さらに別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、第１の活性セル上の第２の活性セルであって１つ以上のＩＩＩーＶ族半導体層を含む第２の活性セル、および、第２の活性セル上にコンタクト層を提供する工程を含み、コンタクト層は、Ｓｉベースの光起電製造プロセスに採用されるコンタクトスキームを利用して提供され得る。特定の実施形態では、Ｓｉベースの光起電製造プロセスはスクリーン印刷である。他の実施形態では、コンタクト層は銀および銅ベースのコンタクトと互換性があり、および銀および銅ベースのコンタクトはスクリーン印刷あるいはメッキによって提供され得る。さらに他の実施形態では、コンタクト層は１．９ｅＶよりも大きいバンドギャップを持つ材料から製造され得る。特定の実施形態では、コンタクト層はＧａＰを含み、あるいはＩｎ（ｘ）Ａｌ（ｙ）Ｇａ（１ーｘーｙ）Ｐを含み、あるいはＧａＡｓ（ｘ_）Ｎ_（ｙ）Ｐ（１ーｘーｙ）を含み、あるいはＺｎＯを含み、あるいはＩＴＯを含む。他の実施形態では、コンタクト層に電気的に結合する第１のコンタクトが提供され、および、第１の活性セルのベースに電気的に結合する第２のコンタクトが提供される。いくつかの実施形態では、第１のコンタクトはコンタクト層に隣接し、および第２のコンタクト層は第１の活性セルのベースに隣接し、他の実施形態では、第１のコンタクトおよび第２のコンタクトはコンタクト層に隣接して配置され、あるいは第１の活性セルのベースに隣接して配置される。

別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、第１の活性セルに埋め込みエミッター領域を提供する工程を含み、ここで埋め込みエミッター領域は、ＩＩＩーＶ族元素、Ｐを含まないＩＩＩーＶ族元素から選択されるＩＩＩーＶ族元素の拡散によって形成される。いくつかの実施形態では、ＩＩＩーＶ族元素にはＡｓ、Ｂ、Ｇａ、Ｓｂ、Ｎ、Ｉｎ、およびＡｌが挙げられる。他の実施形態では、当該方法は、さらに、第１の活性セル上の第２の活性セル、１つ以上のＩＩＩーＶ族半導体層から形成される第２の活性セル、第２の活性セルの１つ以上のＩＩＩーＶ族半導体層を提供する前に形成される第１の活性セルの埋め込みエミッター領域を提供する工程を含む。さらに他の実施形態では、第１の活性セルのベースはｐ型ベースであり、および、エミッター領域はｎ型エミッターを含み、およびＩＩＩーＶ族元素はＡｓ、Ｎ、および、Ｓｂを含む。さらに他の実施形態では、第１の活性セルのベースはｎ型ベースであり、および、エミッター領域はｐ型エミッターを含み、および、ＩＩＩーＶ族元素はＢ、Ｇａ、Ｉｎ、およびＡｌを含む。

別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、当該第１の活性セルはｎ型ベースおよびｐ型埋め込みエミッター領域を含み、および、第１の活性セル上の第２の活性セル、当該第２の活性セルはベースおよびエミッターを含み、１つ以上のＩＩＩーＶ族半導体層から形成される当該第２の活性セルを提供する工程を含む。いくつかの実施形態では、第１の活性セルのｐ型埋め込みエミッター領域はＩＩＩ族元素の拡散によって形成される。ＩＩＩ族元素はＧａ、Ｂ、Ａｌ、およびＩｎから選択され得る。さらに他の実施形態では、第１の活性セルのｐ型埋め込みエミッター領域はＩＩＩ族元素のイオン注入によって形成される。ＩＩＩ族元素はＡｌ、Ｉｎ、Ｂ、およびＧａから選択され得る。

さらに別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セルであって、ベースおよび埋め込みエミッター領域を含む当該第１の活性セル、第１の活性セル上の第２の活性セルであって、１つ以上のＩＩＩーＶ族半導体層から形成される当該第２の活性セル、第２の活性セルを提供する前に拡散によって形成される埋め込みエミッター領域を提供する工程を含む。いくつかの実施形態では、拡散はＩＩＩーＶ族元素の拡散を含み、およびＩＩＩーＶ族元素はＡｓ、Ｂ、Ｇａ、Ｓｂ、Ｎ、Ｉｎ、およびＡｌを含み、並びに、Ｐを含み、あるいは含まなくともよいＩＩＩーＶ族元素から選択され得る。他の実施形態では、第１の活性セルのベースはｐ型ベースであり、および、埋め込みエミッター領域はｎ型エミッターを含み、およびＩＩＩーＶ族元素はＡｓ、Ｎ、および、Ｓｂを含む。他の実施形態では、第１の活性セルのベースはｎ型ベースであり、および、埋め込みエミッター領域はｐ型エミッターを含み、およびＩＩＩーＶ族元素はＢ、Ｇａ、Ｉｎ、およびＡｌを含む。

別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、第１の活性セルはベースおよび埋め込みエミッター領域を含み、および、第１の活性セルの上に配置される第２の活性セル、当該第２のセルは１つ以上のＩＩＩーＶ族半導体層を含み、イオン注入によって形成される第１の活性セルの埋め込みエミッター領域、第１の活性セルの埋め込み領域は第２の活性セルを提供する前に形成されるように提供する工程を含む。特定の実施形態では、イオン注入はＰ、Ａｓ、Ｎ、Ｓｂ、Ａｌ、Ｉｎ、Ｂ、およびＧａを含むＩＩＩーＶ族元素から選択されるＩＩＩーＶ族元素の注入を含む。他の実施形態では、第１の活性セルのベースはｐ型ベースであり、および、第１の活性セルの埋め込みエミッター領域はｎ型エミッターを含み、および、ＩＩＩーＶ族元素はＰ、Ａｓ、Ｎ、および、Ｓｂを含むＩＩＩーＶ族元素から選択され得る。さらに他の実施形態では、第１の活性セルのベースはｎ型ベースであり、および、埋め込みエミッター領域はｐ型エミッターを含み、およびＩＩＩーＶ族元素はＢ、Ｇａ、Ｉｎ、およびＡｌを含むＩＩＩーＶ族元素から選択され得る。特定の実施形態では、当該方法はシリコンモジュール製造プロセスと互換性がある。他の実施形態では、当該方法では、効率２５％以上を達成することができる程度に十分に転位密度が小さい。

さらに別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、第１の活性セルはベースおよび埋め込みエミッター領域を含み、第１の活性セル上の第２の活性セル、第２の活性セルは複数のＩＩＩーＶ族元素から形成され、複数のＩＩＩーＶ族元素が埋め込みエミッター領域に拡散することを最小化するために、低サーマルバジェットが採用されるように提供する工程を含む。特定の実施形態では、第１の活性セルの埋め込みエミッター領域は第２のセルを提供する前に形成される。他の実施形態では、埋め込みエミッター領域は、ＩＩＩーＶ族元素の拡散によって形成されるが、他の実施形態では埋め込みエミッター領域はＩＩＩーＶ族元素のイオン注入によって形成される。さらに他の実施形態では、埋め込みエミッター領域はＩＩＩーＶ族元素のイオン注入によって形成され、当該ＩＩＩーＶ族元素はＡｓであり得て、および、ドライブインステップは埋め込みエミッター領域と第２の活性セル間のＡｓ濃度を増加するようにも提供され得る。

別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、第１の活性セル上の第２の活性セル、１つ以上のＩＩＩーＶ族半導体層を含む第２の活性セル、および、第１の活性セルと第２の活性セルとの間のトンネル接合を提供する工程を含む。いくつかの実施形態では、トンネル接合は第１の活性セル内に形成される。特定の他の実施形態では、トンネル接合の第１の部分は第１の活性セルの中に形成され、および、トンネル接合の第２の部分は第２の活性セルの中に形成され、およびトンネル接合の第１の部分はシリコンを含み得る。さらに他の実施形態では、トンネル接合の第２の部分はＧａＰを含む。さらに他の実施形態では、トンネル接合はＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（１ーｙーｚ）Ｎ（ｙ）Ｐ（ｚ）を含む。他の実施形態では、当該トンネル接合は第１の活性セルに隣接する第１の部分、および、第２の活性セルに隣接する第２の部分を含み、第１の部分は第１の極性であり、および、第２の部分は第１の極性とは異なる第２の極性である。特定の実施形態では、第１の部分はｎ型であり得て、および、第２の部分はｐ型であり得て、他の特定の実施形態では第１の部分はｐ型であり得て、および、第２の部分ｎ型であり得る。

さらに別の態様では、方法は、光起電力デバイス上のコンタクト層、コンタクト層上の金属、コンタクト層の一部を除去する工程、および、コンタクトを規定するために金属およびコンタクト層の残余部分に材料を提供する工程を含む。特定の実施形態では、コンタクト層のバンドギャップは１．９ｅＶ未満であり得る。いくつかの実施形態では、コンタクト層の一部を除去する工程は金属を提供する前に実施される。さらに他の実施形態では、金属は、メッキあるいはフォトリソグラフィー、あるいはシャドーマスク蒸着によって提供される。さらに他の実施形態では、コンタクト層は銀および銅ベースのコンタクトと互換性があり、および、銀および銅ベースのコンタクトは、スクリーン印刷あるいはメッキによって堆積され得る。特定の実施形態では、金属とコンタクト層間の抵抗は１Ｅ^ー４オーム／ｃｍ^２未満で有り、およびコンタクト層のシート抵抗は５００オーム／平方であり得る。いくつかの実施形態では、コンタクト層はひずんでいるが、他の実施形態では、コンタクト層はひずんでいない。

さらに別の態様では、光起電力デバイスを製造する方法は、シリコン基板、シリコン基板上の第１の活性セル、第１の活性セル上の第２の活性セルであって１つ以上のＩＩＩーＶ族半導体層を含む第２の活性セル、および、お互いに距離をおいて離れている複数のコンタクトを提供する工程を含む。いくつかの実施形態では距離は複数のコンタクトのシェーディング損失（ｓｈａｄｉｎｇ ｌｏｓｓ）と第２の活性セルのエミッターのシート抵抗の抵抗損失とをバランスさせるように選択される。さらに他の実施形態では、複数のコンタクトのシェーディング損失に起因する電力損失および第２の活性セル上のシート抵抗の抵抗損失は以下の式によって演算され得る。

ここでｌは距離で複数のコンタクトのそれぞれの間の距離であり、およびＲ_{ｓｈｅｅｔ}はトップ活性セルのエミッターに対する抵抗／平方である。さらに他の実施形態では、複数のコンタクトのそれぞれの間の距離に対する最適値は式の最小値で発生する。

さらに別の態様では、光起電力デバイスは、ベースおよび埋め込みエミッター領域を含む第１の活性セル、シリコンを含むベース、および１つ以上のＩＩＩーＶ族半導体層を含む第２の活性セル、第２の活性セルの前に形成される第１の活性セルの埋め込みエミッター領域を含む。別の態様では、光起電力デバイスは基板、基板上に配置される第１の活性セル、および第１の活性セル上に配置される第２の活性セルであって１つ以上のＩＩＩーＶ族半導体層を含む第２の活性セルを含む。別の態様では、光起電力デバイスはシリコン基板、シリコン基板上に配置される第１の活性セル、および第１の活性セル上に配置される第２の活性セル、および第２の活性層上のコンタクト層であって、Ｓｉベースの光起電製造に採用されるコンタクトスキームを利用するコンタクト層を含む。

Ｎ型埋め込みエミッターの処方が上述された。ｎ型ベースウェハを持つｐ型エミッターを使用することが、ｎ型シリコンを採用するモジュール製造ラインには望ましい。Ｎ型は高効率シリコンセルにしばしば使用される。シリコンウェハ内でエミッターを形成する従来の方法は、基板を堆積チャンバーにローディングする前に、シリコン上に堆積されるＩＩＩーＶ族材料の拡散に依存していた。従来の方法では、ＧａＰエピタキシーによるＧａプロファイルは適切な拡散プロファイルを提供することができないので、ｐ型エミッターを形成できなかった。結果的に、従来の方法は、ボトムセルエミッターとして機能するために、Ｎ型シリコンボトムセルベースウェハのトップに通常は堆積されなければならない、ＩＩＩーＶ族ｐ型エミッターの堆積に依存していた。

実施例では、本発明技術はより低いコストのためにＩＩＩーＶ族材料の堆積ではないプロセスを可能にするシリコンウェハ内のトップセルエミッターを含み、および、現存する、高度に拡張可能であり、および低コストであるＳｉーモジュールコンパチブル製造プロセスを利用できる。ＩＩＩーＶ族チャンバーでＡｌー拡散を実施するためのＰ型処方を以下に記述する。ＩＩＩーＶ族チャンバーでホウ素拡散を実施すること、あるいは、ＩＩＩーＶ族堆積の前にホウ素拡散を実施することも望ましい。

実施例では、マルチ接合光起電力デバイスを製造する本発明の方法が提供される。当該方法は、複数の太陽電池からシリコンベースの太陽電池を提供する工程を含む。各太陽電池は、異なる製造業者または同一の製造業者の異なる製造プロセスから形成される。シリコンベース太陽電池は、シリコン基板、基板上に配置される第１の活性セル、および、コンタクトパターンを含み、および、シリコンベースモジュールプロセスと互換性がある。すなわち、好ましくはウェハ形態である太陽電池は、複数の異なる製造業者のいずれか１つから提供され得る。シリコンベース太陽電池はシリコンベースモジュールプロセスに対して実用的で互換性があり、および、覆うセルの成長後に適用されるいずれかの上部コンタクトメタライゼーションもない。実施例ではシリコンベース太陽電池はウェハ形態で提供される。当該方法は、シリコンベース太陽電池を、第２の活性領域のためのプロセス動作の追加のシーケンスに移動させる工程を含む。当該移動工程は異なる位置あるいは同一の地理的位置で実施できる。当該方法では太陽電池を受容し、および、第１の活性セルの上に配置されるトンネル接合を形成する。当該方法は、トンネル接合の上に配置され、第１の半導体層および第２の半導体層を含む第２の活性セルを形成する工程を含み、第１の半導体層および第２の半導体層の１つは少なくともアルミニウムガリウムリン、ガリウムリン、あるいはアルミニウムリン、あるいは他の元素を含む。当該方法は、基板上の複数の他のデバイスとともにデバイスを処理するために、シリコンベース太陽モジュールプロセスと互換性のあるマルチ接合コンタクトパターンを使用して第２の活性領域を覆うコンタクト層を形成する工程、および、マルチ接合光起電力デバイスをシリコンベース太陽モジュールプロセスに提供する工程、および、シリコンベース太陽モジュールプロセスのマルチ接合光起電力デバイスを使用する工程を含み、および、その後に、複数のデバイスを持つモジュールを形成するために、複数のデバイス上のカバーを処理する工程、および、全体をラミネートする工程を含む。次に、当該方法では、コンタクトパターンを使用してマルチ接合光起電力デバイスを含むモジュールを出力する。もちろん、変形形態があり得る。

実施例では、例えばＳｉベースのｐ型Ｓｉウェハ上にエミッター構造を形成する場合には、意図的な拡散あるいはイオン注入、および、オプションで低サーマルバジェットプロセスを採用する。エミッターは理想的ではなかもしれないが、Ｓｉ層上に堆積されるＧａＰによって提供されるＰおよびＧａの自然拡散プロファイルを利用して、ｎ型の、非埋め込みエミッターがｐ型Ｓｉウェハ中に形成され得る。しかしながら、これらの元素の拡散プロファイルはＳｉウェハ中にいずれかのエミッターを形成することを妨げる。したがって、ＩＩＩーＶ族材料あるいはＳｉのいずれかである、エピタキシャル成長したｐ型エミッターが望ましくは採用される。ｎ型Ｓｉ基板中にｐ型Ｓｉエミッターを形成するためには、代替のプロセスが望ましい。

実施例では、ｎ型Ｓｉベース上のｐ型エミッターは、エピタキシャル堆積プロセスの前に、拡散あるいはイオン注入プロセスによって形成され得る。いずれかの適切な元素を採用してもよいが、低コストＳｉベースの製造プロセスと互換性がある特定の元素を採用してもよい。当該元素には、例えば、Ｇａ、Ｂ、Ａｌ、あるいはインジウムが挙げられる。説明目的だけの実施例のように、エミッターはＡｌを採用する拡散プロセスによって形成され得る。実施例では、ＧａがドープされたＳｉはＳｉベースの光起電モジュールで優れた信頼性を持つので、ＧａがドープされたＳｉエミッターも採用され得る。従来のホウ素がドープされたＳｉベースを比較すると、Ｇａドーピングによって光誘発性劣化（ＬＩＤ）特性が改良され、したがって、望ましいエミッタードーパントであり得る。

さらに、本明細書で記載あるいは議論される拡散あるいは注入プロセスは、トップセルの形成、および、それに続く適切なエミッター厚さおよび制御可能な、反復可能なプロファイルを提供するモジュール製造ステップに対する、ＩＩＩーＶ族半導体材料の堆積中の適切な総サーマルバジェットに対して責任を負わねばならない。ｐ型Ｇａエミッターを形成するためにリンはＧａよりも容易にＳｉに拡散しやすいので、すべての過剰なＰ拡散を相殺するように十分なＧａが拡散、あるいは注入されなければならない。

いくつかのＳｉーモジュール製造プロセスでは、９００℃〜９５０℃の高温を実施例では採用でき、当該温度はそれ以上または以下であってもよい。これらの高温およびＳｉーモジュール熱サイクルは、エミッター領域の設計および製造可能性において検討されるべきである。ＩＩＩーＶ族製造で一般に入手可能な標準ツールおよび温度を採用してもよい。あるいは、Ｓｉベースの製造技術を採用してもよい。テンプレートウェハを形成し、Ｓｉベース基板上にエピタキシャル成長したＳｉエミッターを提供するために、例えば、標準で、低コストの、大量生産Ｓｉベースエピタキシー製造技術を採用してもよい。次に結果として得られるテンプレートウェハを、残りの構造の堆積のためにＩＩＩーＶ族製造ツールにローディングし得る。さらに、それに続くＩＩＩーＶ族堆積のために単純な核生成層を提供する、層がＳｉ表面に堆積され得る。ＩＩＩーＶ族ツールにローディングする前に、ＳｉＢＳＦもＳｉベースのツールで堆積され得る可能性もある。異なるエピタキシーツール間でスイッチングの必要がない、ＳｉおよびＩＩＩーＶ族ベースのエピタキシーの両方を実施し得る二重チャンバーシステムを採用してもよい。

本開示によれば、エピタキシーからＳｉへのいずれかの元素の拡散を最小化するために、十分に低い成長温度および十分に短い成長時間の成長プロセスを採用することができる。当該ＩＩＩーＶ族堆積プロセスを使用することは、高スループット、および、より低いコストプロセスになるのでは望ましい。さらに、堆積されるＩＩＩーＶ族材料からＳｉウェハへの元素の拡散を低減することによって、より制御可能でおよび反復可能なプロファイルが得られる。堆積されるＩＩＩーＶ材料からシリコンウェハへのＰ拡散でエミッターを形成する従来の方法は、高スループット、および、低サーマルバジェットＩＩＩーＶ族堆積プロセスとは互換性がない。

堆積されたＩＩＩーＶ族層から拡散された元素を潜在的に相殺するために、デルタドーピングをＳｉ基板表面に採用することができる。さらに、トンネル接合層のすべてあるいは一部を形成するために、当該デルタドーピングプロセスを採用してもよい。

エミッター設計では、Ｓｉに高品質層を形成するために、核生成層およびバッファ層の形成も考慮するべきである。太陽電池構造を動作させるために、核生成層およびバッファ層の厚さは、薄く、かつ低転位密度であることが必要である。転位密度は、例えば、１Ｅ^６ｃｍ^ー３未満であり得る。もちろん、変形形態があり得る。

実施形態はいくつかの特定の実施例と合わせて説明されたが、以下の記述を参照すれば多くのさらなる代替形態、修正形態および変形形態が当業者には明らかである。実施例では、本発明のシリコンベース太陽電池は高グレードの太陽電池であるが、ＣｄＴｅ、ＣＩＧＳ／ＣＩＳ、およびその他等の他の薄膜とともに、多結晶シリコンあるいはアモルファスシリコン等のシリコン材料の他の実施例が使用され得る。このように、本明細書で記載される実施形態は、添付の特許請求の範囲の概要および精神の範囲内のすべての当該代替形態、修正形態、出願および変形形態を含むことが意図される。

Claims (18)

1. マルチ接合光起電力デバイスの製造方法であって、
   複数の第１の活性セルを含むシリコンーベース太陽電池を提供する工程であって、前記シリコンーベース太陽電池はシリコン基板と、前記シリコン基板に配置される前記複数の第１の活性セルとを含み、前記シリコンーベース太陽電池はウェハ形態で提供され、前記第１の活性セルの少なくとも１つはベースと埋め込みエミッター領域を有し、前記第１の活性セルの少なくとも１つは前記埋め込みエミッター領域を形成するために熱プロセスが実施される工程と、
   前記第１の活性セルの少なくとも１つに裏面電界層を形成する工程と、
   前記裏面電界層の上に第２の活性セルを形成する工程であって、前記第２の活性セルはＩＩＩ―Ｖ族材料を含む工程と、
   前記第２の活性セルの上にコンタクト層を形成する工程と、
   シリコンーベース半導体デバイスを形成する技術と互換性があるコンタクトスキームを使用して前記マルチ接合光起電力デバイスを含む太陽電池モジュールを生成する工程を含む方法。
2. 請求項１の方法において、
   前記ベースはｎ型ベースを含み、前記埋め込みエミッター領域はｐ型埋め込みエミッターを含む方法。
3. 請求項１の方法において、
   前記埋め込みエミッター領域は拡散によって形成される方法。
4. 請求項３の方法において、
   前記拡散は、ｐ型埋め込みエミッターを形成するためのＩＩＩ族元素の拡散、または、ｎ型埋め込みエミッターを形成するためのＶ族元素の拡散を含む方法。
5. 請求項１の方法において、
   前記ベースはｐ型ベースを含み、前記埋め込みエミッター領域はｎ型埋め込みエミッターを含む方法。
6. 請求項１の方法において、
   前記埋め込みエミッター領域は、前記第２の活性セルを形成する前に、熱プロセスを使用した拡散によって少なくとも一部が形成される方法。
7. 請求項１の方法において、
   前記埋め込みエミッター領域はイオン注入によって形成される方法。
8. 請求項１の方法において、
   前記埋め込みエミッター領域は、拡散によって少なくとも一部分を形成する方法。
9. 太陽電池モジュールであって、
   シリコン基板と、
   前記シリコン基板に形成される第１の活性セルであって、第１の範囲のバンドギャップを有するシリコンの第１の半導体層を含み、前記第１の活性セルはベースと埋め込みエミッター領域を含み、前記第１の活性セルは前記埋め込みエミッター領域を形成するために熱プロセスが実施される前記第１の活性セルと、
   前記第１の活性セルの上に配置される裏面電界層と、
   前記裏面電界層の上に形成される第２の活性セルであって、前記第１の範囲よりも大きい第２の範囲のバンドギャップを有する第２の半導体層を含む前記第２の活性セルを含み、前記第１の活性セルの上であって、前記裏面電界層の下にあるトンネル接合層をさらに含む太陽電池モジュール。
10. 太陽電池モジュールを製造するためのシステムであって、
    一層以上のＩＩＩ―Ｖ族層をシリコンウェハに生成するための堆積ツールであって、前記シリコンウェハは光起電力デバイスの第１の部分を含み、前記一層以上のＩＩＩ―Ｖ族層は前記光起電力デバイスの裏面電界層と前記裏面電界層の上に位置する第２の部分を構成する前記堆積ツールと、
    前記堆積ツールによって前記光起電力デバイスの第２の部分を形成後に、前記光起電力デバイスを使用して前記太陽電池モジュールを製造する太陽電池モジュール製造ラインであって、前記光起電力デバイスはシリコン−ベースの太陽電池モジュール製造ラインで採用されるコンタクトスキームと互換性がある前記太陽電池モジュール製造ラインを含み、前記光起電力デバイスの第１の部分の上であって、前記裏面電界層の下にあるトンネル接合層をさらに含むシステム。
11. 前記少なくとも１つの第１の活性セルの形成後、前記裏面電界層の形成前に、トンネル接合層を形成する工程をさらに含むことを特徴とする請求項１に記載の方法。
12. 前記第２の活性セルのドーパントタイプのドーピング順番は、前記少なくとも１つの第１の活性セルのドーパントタイプのドーピング順番に対応することを特徴とする請求項１に記載の方法。
13. 前記少なくとも１つの第１の活性セル中の層は、第１の方向への電流の流れを促進し、
    前記第２の活性セル中の層は、前記第１の方向への電流の流れを促進することを特徴とする請求項１に記載の方法。
14. 前記裏面電界層の形成する工程には、ｎ型ＧａＰ材料を含む前記裏面電界層を形成する工程を含むことを特徴とする請求項１に記載の方法。
15. 前記第２の活性セルのドーパントタイプのドーピング順番は、前記第１の活性セルのドーパントタイプのドーピング順番に対応することを特徴とする請求項９に記載の太陽電池モジュール。
16. 前記第１の活性セル中の層は、第１の方向への電流の流れを促進し、
    前記第２の活性セル中の層は、前記第１の方向への電流の流れを促進することを特徴とする請求項９に記載の太陽電池モジュール。
17. 前記裏面電界層は、ｎ型ＧａＰ材料を含むことを特徴とする請求項９に記載の太陽電池モジュール。
18. 前記裏面電界層は、ｎ型Ａｌ_{（１−Ｚ２）}Ｇａ_Ｚ２Ａｓ_{（１−Ｘ２−Ｙ２）}Ｎ_Ｙ２Ｐ_Ｘ２を含み、ここで、Ｘ２、Ｙ２およびＸ２は組成傾斜変数であって、前記裏面電界層の厚みにわたって、対応するバンドギャップ傾斜を達成することを特徴とする請求項９に記載の太陽電池モジュール。

Images