KR20150076881A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150076881A
KR20150076881A KR1020130165559A KR20130165559A KR20150076881A KR 20150076881 A KR20150076881 A KR 20150076881A KR 1020130165559 A KR1020130165559 A KR 1020130165559A KR 20130165559 A KR20130165559 A KR 20130165559A KR 20150076881 A KR20150076881 A KR 20150076881A
Authority
KR
South Korea
Prior art keywords
light absorbing
absorbing layer
layer
light
oxide film
Prior art date
Application number
KR1020130165559A
Other languages
English (en)
Other versions
KR102175147B1 (ko
Inventor
황선태
김수현
이태영
박진희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130165559A priority Critical patent/KR102175147B1/ko
Publication of KR20150076881A publication Critical patent/KR20150076881A/ko
Application granted granted Critical
Publication of KR102175147B1 publication Critical patent/KR102175147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지는 화합물 반도체를 포함하는 제1 광흡수층의 일면에 형성된 표면 산화막을 제거하는 제1 산화막 제거 단계; 실리콘 반도체를 포함하는 제2 광흡수층의 일면에 형성된 표면 산화막을 제거하는 제2 산화막 제거 단계; 제1 광흡층의 일면과 제2 광흡수층의 일면을 서로 접합하는 접합 단계; 제1 광흡수층의 일면의 반대면에 제1 전극을 형성하는 단계; 및 제2 광흡수층의 일면의 반대면에 제2 전극을 형성하는 단계를 포함한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것이다.
화합물 반도체는 실리콘이나 게르마늄과 같은 단일 원소가 아닌 2종 이상의 원소가 결합되어 반도체로서 동작하는 화합물이다. 이러한 화합물 반도체는 현재 다양한 종류가 개발되어 다양한 분야에서 사용되고 있다. 대표적으로, 광전 변환 효과를 이용한 발광 다이오드나 레이저 다이오드 등의 발광 소자와 태양 전지, 그리고 펠티어 효과(Feltier Effect)를 이용한 열전 변환 소자 등에 화합물 반도체가 이용된다.
이중 자연에 존재하는 태양광 이외의 별도 에너지원을 필요로 하지 않고 친환경적인 태양 전지는 미래의 대체 에너지원으로 활발히 연구되고 있다. 태양 전지는, 주로 실리콘의 단일 원소를 이용하는 실리콘 태양 전지와, 화합물 반도체를 이용하는 화합물 반도체 태양 전지로 대별된다.
이 중에서 화합물 반도체 태양 전지는, 태양광을 흡수하여 전자-정공 쌍을 생성하는 광흡수층(PV)에 화합물 반도체를 사용하는 데, GaAs, InP, GaAlAs, GaInAs 등의 III-V족 화합물 반도체, CdS, CdTe, ZnS 등의 II-VI족 화합물 반도체, CuInSe2로 대표되는 I-III-VI족 화합물 반도체 등을 사용한다.
태양 전지의 광흡수층(PV)은, 장기적인 전기적 및 광학적 안정성이 우수하고, 광전 변환 효율이 높으며, 조성의 변화나 도핑에 의해 밴드갭 에너지나 도전형을 조절하기가 용이할 것 등이 요구된다. 또한, 실용화를 위해서는 제조 비용이나 수율 등의 요건도 만족해야 한다. 전술한 각종의 화합물 반도체는 이러한 요건들을 모두 함께 만족시키지는 못하며, 각각의 장단점에 따라, 용도에 따라 적절히 이용되고 있는 실정이다.
본 발명은 광전 변환 효율이 향상된 태양 전지 및 이의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 실시예에 따르면, 태양 전지는 화합물 반도체를 포함하는 제1 광흡수층의 일면에 형성된 표면 산화막을 제거하는 제1 산화막 제거 단계; 실리콘 반도체를 포함하는 제2 광흡수층의 일면에 형성된 표면 산화막을 제거하는 제2 산화막 제거 단계; 제1 광흡층의 일면과 제2 광흡수층의 일면을 서로 접합하는 접합 단계; 제1 광흡수층의 일면의 반대면에 제1 전극을 형성하는 단계; 및 제2 광흡수층의 일면의 반대면에 제2 전극을 형성하는 단계를 포함할 수 있다.
제1 산화막 제거 단계 및 제2 산화막 제거 단계는 빔을 이용하여 제1 광흡수층의 산화막 및 제2 광흡수층의 산화막을 제거하는 것이 바람직하다.
이때, 빔은 Ion gun 또는 FAB(fast atom beam)을 포함할 수 있다.
또한, 제1 산화막 제거 단계 및 제2 산화막 제거 단계는 제1 광흡수층 및 제2 광흡수층의 표면의 표면을 물(H2O)에 담궈 친수성 표면을 형성하는 단계; 및 친수성 표면을 가열하여 제1 광흡수층의 산화막 및 제2 광흡수층의 산화막을 제거하는 것이 바람직하다.
접합 단계에 의해 제1 광흡수층과 제2 광흡수층 사이에 터널 접합층이 형성되는 단계를 더 포함할 수 있다.
접합 단계에 의해 제1 광흡수층의 일면에는 화합물 반도체 재질에 함유된 제1 비전도성 물질을 포함하는 제1 비정질층이 형성되고, 제2 광흡수층의 일면에는 실리콘 반도체 재질에 함유된 제2 비전도성 물질을 포함하는 제2 비정질층이 형성될 수 있다.
터널 접합층은 5nm 이하의 요철구조로 형성되고, 터널 접합층의 두께는 2nm-4nm으로 형성될 수 있다.
제1 광흡수층은 빛이 입사되는 면에 가깝게 위치하는 제1 도전성 타입의 불순물을 포함하는 에미터부를 형성하는 단계; 제2 도전성 타입의 불순물을 포함하는 베이스층을 에미터부의 후면에 형성하는 단계; 및 제2 도전성 타입의 불순물 농도보다 고농도로 도핑된 제1 고농도 도핑부를 베이스층의 후면에 형성하는 단계를 포함할 수 있다.
제1 광흡수층은 화합물 반도체 기판의 전면에 희생층을 형성하는 단계; 희생층 위에 제1 광흡수층을 형성하는 단계; 및 희생층을 제거하는 단계를 더 포함할 수 있다.
화합물 반도체는 갈륨 아세나이드(GaAs), 알루미늄 갈륨 아세나이드(AlGaAs), 갈륨인(GaP), 질화갈륨(GaN), 질화알루미늄(AlN), 인듐인(InP), 질화인듐(InN), 인듐 갈륨 아세나이드(InGaAs), 인듐 갈륨 인화물(InGaP), 인듐 갈륨 질화물(InGaN) 또는 갈륨 질화 인 아세나이드(GaNPAs) 중 적어도 하나를 포함하는 것이 바람직하다.
제2 광흡수층은 제1 도전성 타입의 불순물이 고농도로 도핑된 제2 고농도 도핑부를 제1 광흡수층의 후면에 형성하는 단계; 및 제2 도전성 타입의 불순물이 도핑된 실리콘 반도체 기판을 제2 고농도 도핑부 후면에 형성하는 다 포함할 수 있다.
제1 광흡수층의 전면에 제3 광흡수층을 더 포함할 수 있다.
제1 광흡수층의 화합물 반도체와 제3 광흡수층의 화합물 반도체는 서로 상이한 물질로 형성되고, 제1 광흡수층의 화합물 반도체와 제3 광흡수층의 화합물 반도체의 격자 상수가 서로 동일할 수 있다.
제3 광흡수층의 밴드갭은 제1 광흡수층의 밴드갭보다 큰 것이 바람직하다.
이러한 제조 방법의 태양 전지는 화합물 반도체를 포함하는 제1 광흡수층; 제1 광흡수층의 후면에 위치하며, 실리콘 반도체를 포함하는 제2 광흡수층; 제1 광흡수층과 제2 광흡수층 사이에 위치하는 터널 접합층; 제1 광흡수층과 연결되는 제1 전극; 및 제2 광흡수층과 연결되는 제2 전극을 포함하고, 터널 접합층은 제1 광흡수층의 화합물 반도체 재질과 제2 광흡수층의 실리콘 반도체 재질 중 적어도 하나의 재질이 비정질 형태로 구비되는 것이 바람직하다.
제1 광흡수층은 빛이 입사되는 면에 가깝게 위치하며, 제1 도전성 타입의 불순물을 포함하는 에미터부; 에미터부의 후면에 위치하며, 제2 도전성 타입의 불순물을 포함하는 베이스층; 및 베이스층의 후면에 위치하며, 제2 도전성 타입의 불순물 농도보다 고농도로 도핑된 제1 고농도 도핑부를 포함할 수 있다.
제1 고농도 도핑부는 제1 도핑부와 제1 도핑부 후면에 위치하는 제1 비정질층을 포함할 수 있다.
제2 광흡수층은 제1 광흡수층의 후면에 위치하며, 제1 도전성 타입의 불순물이 고농도로 도핑된 제2 고농도 도핑부; 및 제2 고농도 도핑부 후면에 위치하며, 제2 도전성 타입의 불순물이 도핑된 실리콘 반도체 기판을 포함할 수 있다.
제2 고농도 도핑부는 제2 도핑부와 제2 도핑부 후면에 위치하는 제2 비정질층을 포함할 수 있다.
제1 비정질층은 제1 광흡수층의 화합물 반도체 재질의 제1 비전도성 물질을 포함하고, 제2 비정질층은 제2 광흡수층의 실리콘 반도체 재질의 제2 비전도성 물질을 포함할 수 있다.
본 발명에 따른 태양 전지는 광흡수층 표면의 산화막을 제거하여 별도의 접합 매개물없이 직접 복수개의 광흡수층을 적층함으로써, 복수개의 광흡수층에 의해 넓은 광흡수 대역을 가지므로 태양 전지의 효율을 보다 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 2는 본 발명의 제1 실시예에 따라 형성된 터널 접합층의 확대 단면도이다.
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 터널 접합층을 형성하기 위한 도면이다.
도 5는 본 발명의 제3 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 태양 전지의 개략적인 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는"이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양 전지 및 그 제조 방법에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지의 개략적인 단면도이고, 도 2는 본 발명의 제1 실시예에 따라 형성된 터널 접합층의 확대 단면도이다.
도 1을 참고하면, 화합물 태양 전지는 제1 전극(160), 제1 반사 방지막(150), 패시베이션층(140), 제2 광흡수층(PV2), 터널 접합층(130), 제1 광흡수층(PV1), 제2 반사 방지막(152) 및 제2 전극(170)을 포함한다. 여기서, 패시베이션층(140), 제1 및 제2 반사 방지막(150, 152) 중 적어도 하나는 생략될 수도 있지만, 도 1에 도시된 바와 같이 구비된 경우를 설명한다.
제1 광흡수층(PV1)은 빛이 입사되는 면으로부터 가깝게 위치하며, 단파장 대역의 빛을 흡수받아 광전 변환시키고, 제1 에미터층(110), 제1 베이스층(111) 및 제1 고농도 도핑부(112)을 포함한다.
제1 광흡수층(PV1)은 III-V족 화합물 반도체를 포함하여 형성될 수 있다. 본 실시예에서 제1 광흡수층(PV1)은 격자 상수가 5.6-5.7Å 밴드갭(Eg1)이 1.3-2eV인 갈륨 아세나이드(GaAs) 화합물을 포함하여 형성될 수 있다. 즉, 제1 광흡수층(PV1)은 갈륨(Ga)과 비소(As)가 함유된 갈륨 아세나이드(GaAs) 화합물을 포함하여 형성될 수 있다. 그러나, 반드시 이와 같은 화합물 반도체에 한정되는 것은 아니고, 다른 화합물 반도체를 포함하여 형성될 수도 있다. 예를 들어 알루미늄 갈륨 아세나이드(AlGaAs), 갈륨인(GaP), 질화갈륨(GaN), 질화알루미늄(AlN), 인듐인(InP), 질화인듐(InN), 인듐 갈륨 아세나이드(InGaAs), 인듐 갈륨 인화물(InGaP), 인듐 갈륨 질화물(InGaN) 또는 갈륨 질화 인 아세나이드(GaNPAs) 중 적어도 하나를 포함할 수 있다.
제1 에미터층(110)은 제1 광흡수층(PV1)의 전면에 위치하고, 패시베이션층(140)에 가장 인접하게 위치한다. 제1 에미터층(110)은 제2 도전성 타입의 불순물이 제1 두께만큼 도핑되고, 갈륨 아세나이드(GaAs) 화합물을 포함할 수 있다. 그러나, 반드시 갈륨 아세나이드(GaAs) 화합물에 한정되는 것은 아니다. 본 실시예에서, 제1 에미터층(110)은 5-100nm의 두께로 형성될 수 있다.
이와 같은 제1 에미터층(110)은 전면으로부터 입사된 빛에 반응하여 캐리어인 전자와 정공을 생성할 수 있다.
제1 베이스층(111)은 제1 에미터층(110)의 후면 위에 접촉하여 위치하고, 제2 도전성 타입과 반대인 제1 도전성 타입의 불순물이 제1 두께보다 큰 제2 두께로 도핑되고, 예를 들어, 제1 에미터층(110)과 동일한 갈륨 아세나이드(GaAs) 화합물을 포함할 수 있다. 그러나, 반드시 갈륨 아세나이드(GaAs) 화합물에 한정되는 것은 아니고, 제1 에미터층(110)과 유사하거나 동일한 격자 상수(lattice constant)를 가지는 다른 종류의 화합물이 이용될 수도 있다. 본 실시예에서, 제1 베이스층(111)은 1-3㎛의 두께로 형성될 수 있다.
제1 고농도 도핑부(112)는 제1 베이스층(111)의 후면에 위치하고, 제1 도핑층(112a)과 제1 비정질층(112b)을 포함한다.
제1 고농도 도핑부(112)는 제1 도전성 타입의 불순물이 제1 베이스층(111)보다 고농도로 도핑되고, 제1 베이스층(111)과 동일한 갈륨 아세나이드(GaAs) 화합물을 포함할 수 있다. 그러나, 반드시 갈륨 아세나이드(GaAs) 화합물에 한정되는 것은 아니다. 본 실시예에서, 제1 고농도 도핑부(112)는 5nm-50nm의 두께로 형성된다.
제1 도핑층(112a)의 도핑 농도는 제1 베이스층(111)의 도핑 농도보다 10배 이상인 것이 바람직하다. 제1 도핑층(112a)의 도핑 농도는 제1 비정질층(112b)에 가까이 위치할수록 도핑 농도가 높아진다. 예를 들어, 제1 도핑층(112a)은 제1 비정질층(112b)의 표면으로부터 20nm까지 1×1019cm-3-1×1021cm-3의 고농도로 도핑될 수 있다.
제1 비정질층(112b)은 1nm-5nm의 두께로 형성될 수 있다. 제1 비정질층(112b)은 화합물 반도체 재질이 함유된 제1 비전도성 물질을 포함할 수 있다. 예를 들어, 알루미늄 갈륨 아세나이드(AlGaAs), 갈륨인(GaP), 질화갈륨(GaN), 질화알루미늄(AlN), 인듐인(InP), 질화인듐(InN), 인듐 갈륨 아세나이드(InGaAs), 인듐 갈륨 인화물(InGaP), 인듐 갈륨 질화물(InGaN) 또는 갈륨 질화 인 아세나이드(GaNPAs) 중 적어도 하나를 포함할 수 있다.
여기서, 제1 도전성 타입의 불순물은 p형 타입의 불순물이고, 제2 도전성 타입의 불순물은 n형 타입의 불순물이다.
따라서, 제1 에미터층(110)은 n형 타입의 불순물이 도핑된 n+-GaAs 화합물로 형성될 수 있고, 제1 베이스층(111)은 p형 타입의 불순물이 도핑된 p-GaAs 화합물로 형성될 수 있으며, 제1 고농도 도핑부(112)는 p형 타입의 불순물이 상기 제1 베이스층(111)보다 고농도로 도핑된 p+-GaAs로 형성될 수 있다.
이와 같은 n형 타입의 제1 에미터층(110)은 p형 타입의 제1 베이스층(111)과 접하여 전기적으로 P-N 접합을 형성할 수 있으며, 빛이 제1 에미터층(110)으로 입사되는 경우, 제1 에미터층(110)에서는 전자와 정공이 생성될 수 있다. 여기서, 전자는 다수 캐리어가 되고, 정공은 소수 캐리어가 된다.
제1 에미터층(110)에서 생성된 다수 캐리어인 전자는 패시베이션층(140)을 통하여 제1 전극(160)으로 수집될 수 있으며, 제1 에미터층(110)에서 생성된 소수 캐리어인 정공은 제1 광흡수층(PV1)을 통하여 제2 전극(170)으로 수집될 수 있다.
제2 광흡수층(PV2)은 장파장 대역의 빛을 흡수받아 광전 변화시키고, 터널 접합층(130)과 제2 반사 방지막(152) 사이에 위치하며, 제2 고농도 도핑부(121) 및 실리콘 반도체 기판(120)을 포함한다. 본 실시예에서, 제2 광흡수층(PV2)은 일례로, 격자 상수가 5.4Å, 밴드갭(Eg2)이고, 1.1eV인 실리콘(Si)으로 형성될 수 있다.
실리콘 반도체 기판(120)은 제2 광흡수층(PV2)의 후면에 위치하고, 제1 도전성 타입, 예를 들어, p형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 실리콘 반도체 기판(120)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유하는 p형 타입의 불순물이 도핑된 p형 실리콘으로 형성될 수 있다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다. 본 실시예에서, 실리콘 반도체 기판(120)은 500-600㎛의 두께로 형성될 수 있다.
제2 고농도 도핑부(121)는 제2 광흡수층(PV2)의 전면에 위치하고, 제2 도핑층(121a)과 제2 비정질층(121b)을 포함한다. 제2 고농도 도핑부(121)는 제2 도전성 타입의, 예를 들어, n형의 도전성 타입을 갖는 불순물이 고농도로 도핑되고, 실리콘 반도체 기판(120)과 동일한 실리콘으로 형성될 수 있다. 즉, 제2 고농도 도핑부(121)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 실리콘 반도체 기판(120) 위에 고농도로 도핑된 n+형 실리콘으로 형성될 수 있다. 제2 고농도 도핑부(121)는 최대 1㎛의 두께로 형성될 수 있다.
제2 도핑층(121a)의 도핑 농도는 실리콘 반도체 기판(120)의 도핑 농도보다 10배 이상인 것이 바람직하다. 제2 도핑층(121a)의 도핑 농도는 제2 비정질층(121b)에 가까이 위치할수록 도핑 농도가 높다. 예를 들어, 제2 도핑층(121a)은 제2 비정질층(121b)의 표면으로부터 20nm까지 5×1018cm-3-2×1020cm-3의 고농도로 도핑된다.
제2 비정질층(121b)은 1nm-5nm의 두께로 형성될 수 있다. 제2 비정질층(121b)은 실리콘 반도체 재질이 함유된 제2 비전도성 물질을 포함할 수 있다.
따라서, 실리콘 반도체 기판(120)은 p형 타입의 불순물이 도핑된 p-Si으로 형성될 수 있고, 제2 고농도 도핑부(121)는 n형 타입의 불순물이 고농도로 도핑된 n+-Si로 형성될 수 있다.
이와 같이, 제2 고농도 도핑부(121)는 실리콘 반도체 기판(120)과 p-n 접합을 이룬다. 이러한 p-n 접합에 의해 실리콘 반도체 기판(120)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 다수 캐리어인 전자는 n형 쪽으로 이동하고 소수 캐리어인 정공은 p형 쪽으로 이동한다.
따라서, 실리콘 반도체 기판(120)이 p형이고 제2 고농도 도핑부(121)가 n형일 경우, 분리된 전자는 제2 고농도 도핑부(121)쪽으로 이동하고 분리된 정공은 실리콘 반도체 기판(120)쪽으로 이동하여 다수 캐리어인 전자는 제1 전극(160)으로 수집되고, 소수 캐리어인 정공은 제2 전극(170)으로 수집될 수 있다.
즉, 제1 광흡수층(PV1)은 단파장 대역의 빛을 흡수받아 광전 변환시키고, 제2 광흡수층(PV2)은 장파장 대역의 빛을 흡수받아 광전 변환시킬 수 있다. 이에 따라, 제2 광흡수층(PV2)의 에너지 밴드갭(Eg2)은 제1 광흡수층(PV1)의 에너지 밴드갭(Eg1)보다 낮게 할 수 있다. 본 실시예에서, 제1 광흡수층(PV1)의 에너지 밴드갭(Eg1)은 1.32-2 eV이고, 제2 광흡수층(PV2)의 에너지 밴드갭(Eg2)은 1.1eV일 수 있다.
터널 접합층(130)은 도 2에 도시된 바와 같이, 제1 광흡수층(PV1) 및 제2 광흡수층(PV2) 사이에 위치하며, 제1 광흡수층(PV1)의 화합물 반도체 재질의 제1 비전도성 물질을 포함하는 제1 비정질층(112b)과, 제2 광흡수층(PV2)의 실리콘 반도체 재질의 제2 비전도성 물질을 포함하는 제2 비정질층(121b)을 포함한다. 즉, 터널 접합층(130)은 화합물 반도체 재질의 제1 비전도성 물질과 실리콘 반도체 재질의 제2 비전도성 물질 중 적어도 하나의 재질이 비정질 형태로 형성될 수 있다. 예를 들어, 갈륨 아세나이드(GaAs) 화합물 또는 실리콘(Si) 중 적어도 하나의 재질을 포함할 수 있다.
터널 접합층(130)은 제1 광흡수층(PV1)과 제2 광흡수층(PV2)과 사이에 오믹 컨택(ohmic contact)을 형성함으로써, 제1 광흡수층(PV1)과 제2 광흡수층(PV2)에서 생성된 캐리어(예를 들어 전자나 정공)가 전위 장벽을 뚫고 제1 전극(160) 또는 제2 전극(170)으로 보다 원활하게 이동할 수 있도록 하는 터널링 효과(tunneling effect)를 발생시킨다. 즉, 제1 광흡수층(PV1)과 제2 광흡수층(PV2)가 직접 연결되는 경우 제1 광흡수층(PV1)과 제2 광흡수층(PV2)의 격자 상수가 서로 상이하여 제1 광흡수층(PV1)과 제2 광흡수층(PV2)이 서로 오믹 컨택이 잘 형성되지 않아 캐리어가 제1 전극(160) 또는 제2 전극(170)으로 이동하지 못하고 소멸될 수 있다.
그러나, 본 실시예에서와 같이, 5.6-5.7Å의 격자 상수를 갖는 제1 광흡수층(PV1)과 5.4Å의 격자 상수를 갖는 제2 광흡수층(PV2) 사이에 제1 비정질층(112b)과 제2 비정질층(121b)이 서로 접합된 터널 접합층(130)이 형성된 경우, 제1 광흡수층(PV1) 및 제2 광흡수층(PV2)과 오믹 컨택을 형성하는 터널 접합층(130)에 의해 캐리어의 이동을 원활히 이루어져 태양 전지의 단락 전류(Jsc)가 향상될 수 있다.
이와 같은 터널 접합층(130)은 5nm 이하의 거칠기(roughness)를 가지며, 2nm-4nm의 두께로 형성될 수 있다. 여기서, 터널 접합층(130)의 두께를 4nm 이하로 형성하는 것은 캐리어가 터널 접합층(130)을 통해 제1 전극(160) 또는 제2 전극(170)로 이동하는 터널 효과를 확보하기 위함이다.
따라서, 터널 접합층(130)의 두께가 4nm를 넘어서면 터널 효과가 감소하여, 터널 접합층(130)을 통해 제1 전극(160) 또는 제2 전극(170)으로 이동하는 케리어의 양이 감소할 수 있다.
이와 같이, 제1 광흡수층(PV1)과 제2 광흡수층(PV2) 사이에 터널 접합층(130)이 형성된 경우, 별도의 매개물 없이 격자 상수가 서로 상이한 제1 광흡수층(PV1)과 제2 광흡수층(PV2)을 직접 접합하여 연결시킴으로써, 넓은 흡수 대역을 가지는 다중 접합 태양 전지의 제작이 가능하다. 즉, 터널 접합층(130)은 제1광흡수층(PV1)과 제2광흡수층(PV2) 사이의 밴드갭 에너지 차이와 격자상수 차이를 완화하여 태양전지의 안정성을 제공하고, 접합특성을 개선시키는 역할을 수행할 수 있다.
본원 발명의 태양 전지는 제조 비용이 상대적으로 고가인 화합물 반도체 기판에 제조 비용이 상대적으로 저렴한 실리콘 반도체 기판을 접합하여 형성시킨 것으로, 화합물 반도체를 포함하는 제1 광흡수층(PV1)과 에너지 밴드갭이 다른 실리콘 반도체를 포함하는 제2 광흡수층(PV2)을 형성함으로써, 제조 단가를 낮추면서 보다 다양한 파장 대역의 광을 흡수할 수 있어, 광흡수율을 보다 향상시킬 수 있다.
패시베이션층(140)은 제1 광흡수층(PV1) 위에 형성되고, 패시베이션층(140)과 접하는 제1 에미터층(110)과 동일한 제1 도전성 타입의 불순물이 도핑되어 형성될 수 있다.
따라서, 제1 에미터층(110)의 제1 도전성 타입의 불순물이 p 타입인 경우, 패시베이션층(140)에는 p타입의 불순물이 도핑될 수 있다.
이와 같은 패시베이션층(140)은 제1 광흡수층(PV1)의 전면 표면, 즉 제1 에미터층(110)의 전면 표면을 패시베이션하는 기능을 한다. 따라서, 제1 광흡수층(PV1)의 표면으로 다수 캐리어(전자)가 이동할 경우, 패시베이션층(140)은 캐리어가 제1 광흡수층(PV1)의 표면에서 재결합되는 것을 방지할 수 있다.
아울러, 패시베이션층(140)은 III-V족 화합물 반도체 중에서 제1 에미터층(110)에 포함된 화합물과 동일하거나 유사한 격자 상수를 가진 재질로 형성될 수 있다.
제1 반사 방지막(150)은 패시베이션층(140) 위에 위치한다. 도 1에서는 제1 반사 방지막(150)이 하나의 층으로 형성된 경우를 일례로 도시하고 있으나, 이와 다르게, 제1 반사 방지막(150)은 복수의 층으로 형성될 수도 있다. 예를 들어, 반사방지막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘 산화 질화물(SiOxNx)로 이루어질 수 있다.
이에 더하여, 제1 반사 방지막(150)에 의해 제1 광흡수층(PV1)으로 입사되는 빛의 반사 손실이 줄어들어 제1 광흡수층(PV1)으로 입사되는 빛의 양은 더욱 증가한다.
제1 전극(160)은 제1 광흡수층(PV1)의 입사면인 제1 반사 방지막(150) 위에 위치하며, 제1 반사 방지막(150)과 물리적으로 연결된다. 한편, 제1 반사 방지막(150) 및 패시베이션층(140)이 형성되지 않은 경우 제1 전극(160)은 제1 광흡수층(PV1)과 연결된다. 이때, 제1 전극(160)은 어느 한 방향으로 연장된 복수의 핑거 전극 및 복수의 핑거 전극과 교차하는 방향으로 연장된 복수의 버스바 전극을 구비한 그리드 패턴으로 형성될 수 있다.
이와 같은 제1 전극(160)은 전기 전도성 물질을 포함하여 형성될 수 있으며, 예를 들어 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성된다.
제2 반사 방지막(152)은 제2 광흡수층(PV2)의 후면 즉, 실리콘 반도체 기판(120)의 후면에 위치한다. 본 실시예에서, 제2 반사 방지막(152)은 제1 반사 방지막(150)과 동일한 물질로 형성될 수 있고, 제1 반사 방지막(150)과 동일한 두께를 가질 수 있다.
이와는 달리, 제2 반사 방지막(152)은 제1 반사 방지막(150)과 다른 물질로 형성될 수 있으며, 제1 반사 방지막(150)과 다른 두께를 가질 수 있다.
그리고, 제1 및 제2 반사 방지막(150, 152) 중 적어도 하나의 막은 복수의 층으로 형성될 수 있다.
제2 전극(170)은 제2 반사 방지막(152) 위에 위치하며, 제2 반사 방지막(152)과 물리적으로 연결된다. 한편, 반 제2 반사 방지막(152)이 형성되지 않은 경우 제2 전극(170)은 제2 광흡수층(PV2)과 연결된다. 이때, 제2 전극(170)은 제1 전극(160)과 동일하게 어느 한 방향으로 연장된 복수의 핑거 전극 및 복수의 핑거 전극과 교차하는 방향으로 연장된 복수의 버스바 전극을 구비한 그리드 패턴으로 형성될 수 있다. 하지만, 제2 전극(170)은 제2 반사 방지막(152)의 전체 표면에 형성될 수도 있다. 제2 전극(170)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.
이와 같은 구조를 갖는 태양 전지의 동작은 다음과 같다.
격자 상수가 상이한 복수개의 제1 및 제2 광흡수층(PV1, PV2)을 별도의 매개물 없이 직접 접합하여 구비하는 태양 전지의 전면으로 빛이 입사되는 경우, 제1 광흡수층(PV1)은 단파장 대역의 빛을 흡수받아 광전 변환시키고, 제2 광흡수층(PV2)은 장파장 대역의 빛을 흡수받아 광전 변환시킨다. 제1 및 제2 광흡수층(PV1, PV2)은 입사되는 빛에 의해 전자-정공 쌍을 발생시키고, 제1 및 제2 광흡수층(PV1, PV2)의 내부의 p-n 접합에 의해 전자와 정공으로 분리되고, 다수 캐리어인 전자는 제1 전극(160)으로 이동하고, 소수 캐리어인 정공은 제2 전극(170)으로 이동한다. 따라서, 어느 한 태양 전지의 제1 전극(160)과 인접한 태양 전지의 제2 전극(170)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 제1 및 제2 광흡수층(PV1, PV2) 사이에 위치하는 터널 접합층(130)을 통해 제1 및 제2 광흡수층(PV1, PV2) 간의 격자 상수 차이를 완화하여 태양 전지의 안정성을 제공하고, 접합 특성을 개선하여 태양 전지의 효율을 극대화할 수 있다.
이하, 도 3a 내지 도 3h를 참조하여 도 1에 도시한 태양 전지의 제조 방법을 설명한다. 도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
먼저, 도 3a에 도시한 것처럼, 화합물 반도체 기판(100)의 전면에 희생층(sacrificial layer, 101)을 형성한다. 화합물 반도체 기판(100)은 III-V족 화합물 반도체를 포함하여 형성될 수 있고, 예를 들어, 갈륨(Ga)과 비소(As)가 함유된 갈륨 아세나이드(GaAs) 화합물을 포함하여 형성될 수 있다.
희생층(101)은 유기금속화학증착장비(MOCVD, Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법을 이용하여 화합물 반도체 기판(100) 상에 적층하여 형성된다. 본 실시예에서는 희생층(101)이 알루미늄 비소(AlAs)로 형성되지만, 이에 한정되지 않고, 갈륨 아세나이드(GaAs), 갈륨 인듐 인화물(GaInP), 갈륨 인듐 비화물(GaInAs), 갈륨 인듐 비소 인화물(GaInAsP), 또는 임의의 다른 적절한 III-V족 화합물로 형성될 수 있다.
다음으로, 도 3b에 도시한 것처럼, 희생층(101) 위에 제1 광흡수층(PV1)을 형성한다. 구체적으로, MOCVD 또는 MBE을 이용하여 희생층(101) 위에 제1 에미터층(110), 제1 베이스층(111) 및 제1 고농도 도핑부(112)을 순차적으로 적층하여 형성한다. 본 실시예에서, 제1 광흡수층(PV1)은 격자 상수가 5.6-5.7Å이고, 밴드갭(Eg1)이 1.3-2eV인 갈륨 아세나이드(GaAs) 화합물을 포함하여 형성된다. 즉, 제1 광흡수층(PV1)은 갈륨(Ga)과 비소(As)가 함유된 갈륨 아세나이드(GaAs) 화합물을 포함하여 형성될 수 있다.
제1 에미터층(110)은 희생층(101)의 전면에 위치하고, n형 타입의 불순물이 도핑된 n+-GaAs 화합물로 형성된다. 이때, 제1 에미터층(110)은 5-100nm의 두께로 형성될 수 있다.
제1 베이스층(111)은 제1 에미터층(110) 위에 위치하고, p형 타입의 불순물이 도핑된 p-GaAs 화합물로 형성된다. 이때, 제1 베이스층(111)은 1-3㎛의 두께로 형성될 수 있다.
제1 고농도 도핑부(112)는 제1 베이스층(111) 위에 위치하고, p형 타입의 불순물이 상기 제1 베이스층(111)보다 고농도로 도핑된 p+-GaAs로 형성된다. 이때, 제1 고농도 도핑부(112)는 5nm-50nm의 두께를 가지며, 1×1019cm-3 이상의 도핑 농도로 도핑될 수 있다. 제1 고농도 도핑부(112) 형성 후 대기 중에 노출되면, 대기 중의 산소와 결합하여 표면 산화막(S)이 제1 고농도 도핑부(112)의 일면에 형성될 수 있다.
다음으로, 도 3c에 도시한 것처럼, 제1 광흡수층(PV1)의 상부 표면에 형성된 표면 산화막(S)을 제거하여 제1 도핑층(112a)과 제1 비정질층(112b)을 형성한다.
구체적으로, 제1 고농도 도핑부(112)의 상부 표면에 위치한 표면 산화막(S)을 Ion gun 또는 FAB(fast atom beam)을 이용하여 제거함으로써(a), 제1 고농도 도핑부(112)의 상부 표면이 댕글링 본드(dangling bond)상태로 형성되어(b), 제1 도핑층(112a)과 제1 비정질층(112b)을 형성한다(c).
다음으로, 도 3d에 도시한 것처럼, p형 불순물을 함유하는 p형 반도체 실리콘 반도체 기판(120)의 전면에 n형의 제2 고농도 도핑부(121)을 도핑하여 제2 광흡수층(PV2)을 형성한다. 제2 고농도 도핑부(121)은 예를 들어, 화학적 기상 증착법(chemical vapor deposition, CVD)이나 물리적 기상 증착법(physical vapor deposition, PVD) 등과 같은 적층 공정으로 실리콘 반도체 기판(120) 위에 형성될 수 있지만, 이에 한정되지 않고 이온 주입법(ion implantation) 또는 열 확산법을 이용하여 실리콘 반도체 기판(120)의 한쪽 면, 전면에 5가 원소의 불순물을 주입 또는 확산하는 것에 의해 형성될 수도 있다. 본 실시예에서, 제2 광흡수층(PV2)은 격자 상수가 5.4Å이고, 밴드갭(Eg2)이 1.1eV인 실리콘으로 형성될 수 있다.
이때, 제2 고농도 도핑부(121) 형성 후 대기 중에 노출되면, 대기 중의 산소와 결합하여 표면 산화막(S)이 제2 고농도 도핑부(121)의 일면에 형성될 수 있다.
다음으로, 도 3e에 도시한 것처럼, 제2 광흡수층(PV2)의 상부 표면에 형성된 표면 산화막(S)을 제거하여 제2 도핑층(121a) 및 제2 비정질층(121b)을 형성한다.
구체적으로, 제2 고농도 도핑부(121)의 상부 표면에 위치한 표면 산화막(S)을 Ion gun 또는 FAB(fast atom beam)을 이용하여 제거함으로써(a), 제2 고농도 도핑부(121)의 상부 표면이 댕글링 본드(dangling bond) 상태로 형성되어(b), 제2 도핑층(121a)과 제1 비정질층(121b)을 형성한다(c).
다음으로, 도 3f에 도시한 것처럼, 제2 광흡수층(PV2) 위에 제1 광흡수층(PV1)이 형성된 화합물 반도체 기판(100)을 접합시켜 제1 광흡수층(PV1)과 제2 광흡수층(PV2) 사이에 터널 접합층(130)을 형성한다. 제1 광흡수층(PV1)이 형성된 화합물 기판(100)은 역전(逆轉)하여 제2 광흡수층(PV2) 위에 형성된다. 즉, 댕글링 본드 상태의 제1 및 제2 고농도 도핑부(122, 111)가 서로 접합되어 밴드갭 에너지의 차이와 격자 상수의 차이를 완화하는 터널 접합층(130)이 형성된다.
터널 접합층(130)은 비정질 재질로 2nm-4nm 의 두께로 형성될 수 있다. 이때, 터널 접합층(130)은 제1 광흡수층(PV1)의 화합물 반도체 재질의 제1 비전도성 물질을 포함하는 제1 비정질층(112b)과, 제2 광흡수층(PV2)의 실리콘 반도체 재질의 제2 비전도성 물질을 포함하는 제2 비정질층(121b)을 포함한다. 즉, 터널 접합층(130)은 화합물 반도체 재질의 제1 비전도성 물질과 실리콘 반도체 재질의 제2 비전도성 물질 중 적어도 하나의 재질이 비정질 형태로 형성될 수 있다. 예를 들어, 갈륨 아세나이드(GaAs) 화합물 또는 실리콘(Si) 중 적어도 하나의 재질을 포함할 수 있다.
일반적으로, 동종의 기판을 접합할 경우 고온(300℃ 이상)에서 접합 공정을 진행하게 된다. 하지만, 실리콘 기판과 화합물 반도체 기판 접합시 고온에서 공정을 진행하게 되면 2.6 ppm/K의 열팽창계수를 갖는 실리콘 기판과 6.86 ppm/K의 열팽창계수를 갖는 화합물 반도체 기판의 열팽창계수 차이에 의해 접합이 원활하게 이루어 지지 않는다. 따라서, 표면 활성화를 위해서는 상온 또는 저온(보통 150℃ 이하)에서 접합 공정이 이루어지는 것이 바람직하다.
다음으로, 도 3g에 도시한 것처럼, 산성(acid) 식각액(etchant)을 이용하여 선택적으로 희생층(101)을 식각한다. 예를 들어, 불화 수소산(Hydrofluoric acid)이 산성 식각액으로 사용될 수 있지만, 산성 식각액으로 사용되는 용액은 제한되지 않는다.
이때, 희생층(101)이 제거되면서 화합물 반도체 기판(100)이 제1 광흡수층(PV1)으로부터 분리된다. 이와 같이, 본 발명에 따른 태양 전지는 반도체 화합물 기판(100)이 제거함으로써, 태양 전지를 보다 경량화할 수 있다.
본 실시예에서는 제1 광흡수층(PV1)과 제2 광흡수층(PV2)을 접합하여 터널 접합층(130)을 형성한 후에 희생층(101)을 선택적으로 제거하였지만, 이에 한정되지 않고 제1 광흡수층(PV1)을 형성한 후에 희생층(101)을 선택적으로 제거할 수 있다.
희생층(101)이 제거되면 화합물 반도체 기판(100)은 제1 광흡수층(PV1)으로부터 분리된다. 분리된 화합물 반도체 기판(100)은 광흡수층(PV)을 다시 증착할 수 있다.
다음으로, 도 3h에 도시한 것처럼, 제1 광흡수층(PV1) 위에 패시베이션층(140)을 형성하고, 패시배이션층(130) 상부면에 제1 반사 방지막(150)을 형성하고, 제2 광흡수층(PV2)의 하부면에 제2 반사 방지막(152)을 각각 형성한다.
계속하여, 제1 반사 방지막(150)과 물리적으로 연결되는 전면 전극(160)을 형성하고, 제2 반사 방지막(152)과 물리적으로 연결되는 후면 전극(170)을 형성한다.
전면 전극(160)과 후면 전극(170)은 식각 성분을 포함하는 전극용 페이스트를 인쇄, 건조 및 소성하는 것에 의해 형성하거나, 도금 공정을 이용하여 형성할 수 있다.
이하, 도 4를 참조하여 본 발명의 제2 실시예에 따른 태양 전지를 설명한다. 도 4는 본 발명의 제2 실시예에 따른 터널 접합층을 형성하기 위한 도면이다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 태양 전지는 터널 접합층(130)을 형성하기 위한 제1 비정질층(112b) 및 제2 비정질층(121b)의 형성 방법을 제외하고 기본적인 구성이 전술한 제1 실시예의 태양 전지와 동일하므로, 이하에서는 터널 접합층(130)을 형성하기 위한 방법에 대해서만 설명한다. 따라서, 도 1에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 1과 동일한 도면 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
제2 실시예에 따른 터널 접합층(130)은 도 4에 도시한 것처럼, 제1 고농도 도핑부(112)의 상부 표면 및 제2 고농도 도핑부(121)의 상부 표면을 물(H2O)에 담궈 친수성 표면을 형성한 후 가열하면(a), 제1 고농도 도핑부(112)의 상부 표면 및 제2 고농도 도핑부(121)의 상부 표면에 물(H2O)분자가 빠져나가(b) 표면에 산소(O)원자만 분포하여 제1 비정질층(112b) 및 제2 비정질층(121b)이 형성된다. 즉, 제1 고농도 도핑부(112)의 상부 표면 및 제2 고농도 도핑부(121)의 상부 표면에 형성된 표면 산화막(S)을 제거할 수 있다.
다음, 형성된 제1 비정질층(112b) 및 제2 비정질층(121b)이 서로 접합하여 터널 접합층(130)을 형성할 수 있다(c). 이때, 터널 접합층(130)은 제1 광흡수층(PV1)의 화합물 반도체 재질의 제1 비전도성 물질을 포함하는 제1 비정질층(112b)과, 제2 광흡수층(PV2)의 실리콘 반도체 재질의 제2 비전도성 물질을 포함하는 제2 비정질층(121b)을 포함한다. 즉, 터널 접합층(130)은 화합물 반도체 재질의 제1 비전도성 물질과 실리콘 반도체 재질의 제2 비전도성 물질 중 적어도 하나의 재질이 비정질 형태로 형성될 수 있다. 예를 들어, 갈륨 아세나이드(GaAs) 화합물 또는 실리콘(Si) 중 적어도 하나의 재질을 포함할 수 있다.
제2 실시예에 따른 터널 접합층(130)의 형성 방법은 제1 실시예에 따른 터널 접합층(130)의 형성 방법에 비하여 터널 접합층(130)이 1-2nm 정도 더 두껍게 형성될 수 있다.
이하, 도 5 및 도 6을 참조하여 본 발명의 제3 및 제4 실시예에 따른 태양 전지를 설명한다. 도 5는 본 발명의 제3 실시예에 따른 태양 전지의 개략적인 단면도이고, 도 6은 본 발명의 제4 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 5 및 도 6에서 제1 광흡수층(PV1)의 화합물의 재질을 제외한 기본적인 구성이 전술한 제1 실시예의 태양 전지와 동일하므로, 이하에서는 제1 광흡수층(PV1)의 화합물의 재질에 대해서만 설명한다. 따라서, 도 1에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 1과 동일한 도면 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
도 5에 도시된 바와 같이, 1.6eV의 밴드갭(Eg3)을 갖는 알루미늄(Al), 갈륨(Ga)과 비소(As)가 함유된 알루미늄 갈륨 아세나이드(AlGaAs)의 화합물로 이루어진 제1 광흡수층(PV1)을 포함한다.
따라서, 제1 에미터층(110)은 n형 타입의 불순물이 도핑된 n+-AlGaAs 화합물로 형성될 수 있고, 제1 베이스층(111)은 p형 타입의 불순물이 도핑된 p-AlGaAs 화합물로 형성될 수 있으며, 제1 고농도 도핑부(112)는 p형 타입의 불순물이 상기 제1 베이스층(111)보다 고농도로 도핑된 p+-AlGaAs로 형성될 수 있다.
갈륨 아세나이드(GaAs)의 화합물로 이루어진 제1 광흡수층(PV1)의 밴드갭(Eg1)이 1.4eV이고, 제2 광흡수층(PV2)의 밴드갭(Eg2)이1.1eV이므로, 입사면으로부터 빛을 흡수할 때 제1 광흡수층(PV1)의 광흡수량은 증가하지만, 제2 광흡수층(PV2)의 광흡수량이 감소하여 제1 광흡수층(PV1) 및 제2 광흡수층(PV2)간의 불균형이 발생하여 태양 전지의 효율이 감소할 수 있다. 따라서, 제3 실시예에서와 같이 제1 광흡수층(PV1)에 알루미늄(Al)을 추가함으로써, 제1 광흡수층(PV1)의 밴드갭(Eg3)이 1.6eV으로 상승하여 제1 광흡수층(PV1)의 광흡수량이 감소하고, 제2 광흡수층(PV2)의 광흡수량이 증가한다. 즉, 제1 광흡수층(PV1) 및 제2 광흡수층(PV2)에 흡수되는 빛의 양이 동등해짐으로써, 단파장 대역 및 장파장 대역의 빛을 효율적으로 흡수하여 태양 전지의 단락 전류를 향상 시킬 수 있다.
한편, 본 실시예에서 제1 에미터층(110)은 p형 타입의 불순물이 도핑된 p+-AlGaAs 화합물로 형성되고, 제1 베이스층(111)은 n형 타입의 불순물이 도핑된 n-AlGaAs 화합물로 형성되며, 제1 고농도 도핑부(112)는 n형 타입의 불순물이 고농도로 도핑된 n+-AlGaAs로 형성될 수도 있다.
이에 따라, 반도체 실리콘 반도체 기판(120)은 n형 타입의 불순물이 도핑된 n-Si로 형성되고, 제2 고농도 도핑부(121)는 p형 타입의 불순물이 고농도로 도핑된 p+-Si로 형성될 수 있다.
따라서, 제1 에미터층(110) 및 제2 고농도 도핑부(121)에서는 정공이 다수 캐리어가 되고, 전자가 소수 캐리어가 된다. 이에 따라, 다수 캐리어인 정공은 제1 전극(160)으로, 소수 캐리어인 전자는 제2 전극(170)으로 수집된다.
이하, 도 6을 참조하여 본 발명의 제4 실시예에 따른 태양 전지를 설명한다.
도 6에 도시된 바와 같이, 제4 실시예에서는 복수의 광흡수층(PV1, PV2, PV3)을 포함할 수 있다.
제3 광흡수층(PV3)이 제1 광흡수층(PV1) 위에 형성된다는 점을 제외한 기본적인 구성인 전술한 제1 실시예의 태양 전지와 동일하므로, 이하에서는 제3 광흡수층(PV3)의 화합물의 재질 및 구성에 대해서만 설명한다. 따라서, 도 1에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 1과 동일한 도면 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
제3 광흡수층(PV3)은 입사면으로부터 가장 가깝게 위치하며, 단파장 대역의 빛을 흡수받아 광전 변환시키고, 제2 에미터층(180) 및 제2 베이스층(181)을 포함한다.
제3 광흡수층(PV3)은 III-V족 반도체 화합물을 포함하여 형성될 수 있다. 본 실시예에서, 제3 광흡수층(PV3)은 격자 상수가 5.6-5.7Å이고, 밴드갭(Eg3)이 1.91eV인 인듐 갈륨 인화물(InGaP) 화합물을 포함하여 형성될 수 있다. 즉, 제3 광흡수층(PV3)은 인듐(In), 갈륨(Ga) 및 인(P)이 함유된 인듐 갈륨 인화물(InGaP) 화합물을 포함하여 형성될 수 있다. 이때, 제3 광흡수층(PV3)의 화합물 반도체는 제1 광흡수층(PV1)의 화합물 반도체와 서로 상이한 물질로 형성될 수 있다.
이와 같은 제3 광흡수층(PV3)은 MOCVD 또는 MBE을 이용하여 제1 광흡수층(PV1) 위에 형성 가능하며, 제1 광흡수층(PV1)의 제1 에미터층(110)과 유사하거나 동일한 격자 상수를 갖는다. 즉, 인듐 갈륨 인화물(InGaP) 화합물의 제3 광흡수층(PV3)과 갈륨 아세나이드(GaAs) 화합물의 제1 광흡수층(PV1) 사이의 격자 상수 차이가 거의 없으므로, 결합없이 MOCVD 또는 MBE을 이용하여 연속 증착 할 수 있다.
제2 에미터층(180)은 제3 광흡수층(PV3)의 전면에 위치하고, 패시베이션층(140)에 가장 인접하게 위치한다. 제2 에미터층(180)은 제2 도전성 타입의 불순물이 제1 두께만큼 도핑되고, 예를 들어, 인듐 갈륨 인화물(InGaP) 화합물을 포함할 수 있다. 본 실시예에서, 제2 에미터층(180)은 5-100nm의 두께로 형성될 수 있다. 이와 같은 제2 에미터층(180)은 전면으로부터 입사된 빛에 반응하여 캐리어인 전자와 정공을 생성할 수 있다.
제2 베이스층(181)은 제2 에미터층(180)의 후면 위에 접촉하여 위치하고, 제2 도전성 타입과 반대인 제1 도전성 타입의 불순물이 제1 두께보다 큰 제2 두께로 도핑되고, 예를 들어, 제2 에미터층(180)과 동일한 인듐 갈륨 인화물(InGaP) 화합물을 포함할 수 있다. 본 실시예에서, 제2 베이스층(181)은 1-3㎛의 두께로 형성될 수 있다.
여기서, 제1 도전성 타입의 불순물은 p형 타입의 불순물이고, 제2 도전성 타입의 불순물은 n형 타입의 불순물이다. 따라서, 제2 에미터층(180)은 n형 타입의 불순물이 도핑된 n+-InGaP 화합물로 형성될 수 있고, 제2 베이스층(181)은 p형 타입의 불순물이 도핑된 p-InGaP 화합물로 형성될 수 있다.
즉, 제3 광흡수층(PV3)은 단파장 대역의 빛을 흡수받아 광전 변환시키고, 제1 광흡수층(PV1)은 중파장 대역의 빛을 흡수받아 광전 변환시키고, 제2 광흡수층(PV2)은 장파장 대역의 빛을 흡수받아 광전 변환시킬 수 있다. 이에 따라, 제3 광흡수층(PV3)의 에너지 밴드갭(Eg3)이 제일 크고, 제1 광흡수층(PV1)의 에너지 밴드갭(Eg1)은 제2 광흡수층(PV2)의 에너지 밴드갭(Eg2)보다 높다. 본 실시예에서, 제1 광흡수층(PV1)의 에너지 밴드갭(Eg1)은 1.32-2 eV이고, 제2 광흡수층(PV2)의 에너지 밴드갭(Eg2)은 1.1eV, 제3 광흡수층(PV3)의 에너지 밴드갭(Eg3)은 1.9eV이다.
하지만, 본 실시예의 제3 광흡수층(PV3)은 이에 한정되지 않고, 제2 에미터층(180)이 p형 타입의 불순물이 도핑된 p+-InGaP 화합물로 형성될 수 있고, 제2 베이스층(181)이 n형 타입의 불순물이 도핑된 n-InGaP 화합물로 형성될 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
PV1: 제1 광흡수층 110: 제1 에미터층
111: 제1 베이스층 112: 제1 고농도 도핑부
112a: 제1 도핑층 112b: 제1 비정질층
PV2: 제2 광흡수층 120: 실리콘 반도체 기판
121: 제2 고농도 도핑부 121a: 제2 도핑층
121b: 제2 비정질층 130: 터널 접합층
140: 패시베이션층 150, 152: 제1 및 제2 반사 방지막
160: 제1 전극 170: 제2 전극
100: 화합물 반도체 기판 101: 희생층

Claims (23)

  1. 화합물 반도체를 포함하는 제1 광흡수층의 일면에 형성된 표면 산화막을 제거하는 제1 산화막 제거 단계;
    실리콘 반도체를 포함하는 제2 광흡수층의 일면에 형성된 표면 산화막을 제거하는 제2 산화막 제거 단계;
    상기 제1 광흡층의 일면과 상기 제2 광흡수층의 일면을 서로 접합하는 접합 단계;
    상기 제1 광흡수층의 일면의 반대면에 제1 전극을 형성하는 단계; 및
    상기 제2 광흡수층의 일면의 반대면에 제2 전극을 형성하는 단계
    를 포함하는 태양 전지 제조 방법.
  2. 제1항에 있어서,
    상기 제1 산화막 제거 단계 및 상기 제2 산화막 제거 단계는,
    빔을 이용하여 상기 제1 광흡수층의 산화막 및 상기 제2 광흡수층의 산화막을 제거하는 태양 전지 제조 방법.
  3. 제2항에 있어서,
    상기 빔은 Ion gun 또는 FAB(fast atom beam)을 포함하는 태양 전지 제조 방법.
  4. 제1항에 있어서,
    상기 제1 산화막 제거 단계 및 상기 제2 산화막 제거 단계는,
    상기 제1 광흡수층 및 상기 제2 광흡수층의 표면의 표면을 물(H2O)에 담궈 친수성 표면을 형성하는 단계; 및
    상기 친수성 표면을 가열하여 상기 제1 광흡수층의 산화막 및 상기 제2 광흡수층의 산화막을 제거하는 태양 전지 제조 방법.
  5. 제1항에 있어서,
    상기 접합 단계에 의해 상기 제1 광흡수층과 상기 제2 광흡수층 사이에 터널 접합층이 형성되는 단계를 더 포함하는 태양 전지 제조 방법.
  6. 제5항에 있어서,
    상기 접합 단계에 의해 상기 제1 광흡수층의 일면에는 화합물 반도체 재질에 함유된 제1 비전도성 물질을 포함하는 제1 비정질층이 형성되고, 상기 제2 광흡수층의 일면에는 실리콘 반도체 재질에 함유된 제2 비전도성 물질을 포함하는 제2 비정질층이 형성되는 태양 전지 제조 방법.
  7. 제5항에 있어서,
    상기 터널 접합층은 5nm 이하의 요철구조로 형성되는 태양 전지 제조 방법.
  8. 제5항에 있어서,
    상기 터널 접합층의 두께는 2nm-4nm으로 형성되는 태양 전지 제조 방법.
  9. 제1항에 있어서,
    상기 제1 광흡수층은,
    빛이 입사되는 면에 가깝게 위치하는 제1 도전성 타입의 불순물을 포함하는 에미터부를 형성하는 단계;
    제2 도전성 타입의 불순물을 포함하는 베이스층을 상기 에미터부의 후면에 형성하는 단계; 및
    상기 제2 도전성 타입의 불순물 농도보다 고농도로 도핑된 제1 고농도 도핑부를 상기 베이스층의 후면에 형성하는 단계를 포함하는 태양 전지 제조 방법.
  10. 제9항에 있어서,
    상기 제1 광흡수층은,
    화합물 반도체 기판의 전면에 희생층을 형성하는 단계;
    상기 희생층 위에 상기 제1 광흡수층을 형성하는 단계; 및
    상기 희생층을 제거하는 단계
    를 더 포함하는 태양 전지의 제조 방법.
  11. 제1항에 있어서,
    상기 화합물 반도체는 갈륨 아세나이드(GaAs), 알루미늄 갈륨 아세나이드(AlGaAs), 갈륨인(GaP), 질화갈륨(GaN), 질화알루미늄(AlN), 인듐인(InP), 질화인듐(InN), 인듐 갈륨 아세나이드(InGaAs), 인듐 갈륨 인화물(InGaP), 인듐 갈륨 질화물(InGaN) 또는 갈륨 질화 인 아세나이드(GaNPAs) 중 적어도 하나를 포함하는 태양 전지의 제조 방법
  12. 제1항에 있어서,
    상기 제2 광흡수층은,
    제1 도전성 타입의 불순물이 고농도로 도핑된 제2 고농도 도핑부를 상기 제1 광흡수층의 후면에 형성하는 단계; 및
    제2 도전성 타입의 불순물이 도핑된 실리콘 반도체 기판을 상기 제2 고농도 도핑부 후면에 형성하는 다 포함하는 태양 전지의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 광흡수층의 전면에 제3 광흡수층을 더 포함하는 태양 전지 제조 방법.
  14. 제13항에 있어서,
    상기 제1 광흡수층의 화합물 반도체와 상기 제3 광흡수층의 화합물 반도체는 서로 상이한 물질로 형성되는 태양 전지 제조 방법.
  15. 제14항에 있어서,
    상기 제1 광흡수층의 화합물 반도체와 상기 제3 광흡수층의 화합물 반도체의 격자 상수가 서로 동일한 태양 전지 제조 방법.
  16. 제14항에 있어서,
    상기 제3 광흡수층의 밴드갭은 상기 제1 광흡수층의 밴드갭보다 큰 태양 전지 제조 방법.
  17. 화합물 반도체를 포함하는 제1 광흡수층;
    상기 제1 광흡수층의 후면에 위치하며, 실리콘 반도체를 포함하는 제2 광흡수층;
    상기 제1 광흡수층과 상기 제2 광흡수층 사이에 위치하는 터널 접합층;
    상기 제1 광흡수층과 연결되는 제1 전극; 및
    상기 제2 광흡수층과 연결되는 제2 전극
    을 포함하고,
    상기 터널 접합층은 상기 제1 광흡수층의 화합물 반도체 재질과 상기 제2 광흡수층의 실리콘 반도체 재질 중 적어도 하나의 재질이 비정질 형태로 구비되는 태양 전지.
  18. 제17항에 있어서,
    상기 제1 광흡수층은,
    빛이 입사되는 면에 가깝게 위치하며, 제1 도전성 타입의 불순물을 포함하는 에미터부;
    상기 에미터부의 후면에 위치하며, 제2 도전성 타입의 불순물을 포함하는 베이스층; 및
    상기 베이스층의 후면에 위치하며, 상기 제2 도전성 타입의 불순물 농도보다 고농도로 도핑된 제1 고농도 도핑부를 포함하는 태양 전지.
  19. 제18항에 있어서,
    상기 제1 고농도 도핑부는 제1 도핑부와 상기 제1 도핑부 후면에 위치하는 제1 비정질층을 포함하는 태양 전지.
  20. 제19항에 있어서,
    상기 제1 비정질층은 상기 제1 광흡수층의 화합물 반도체 재질의 제1 비전도성 물질을 포함하는 태양 전지.
  21. 제17항에 있어서,
    상기 제2 광흡수층은,
    상기 제1 광흡수층의 후면에 위치하며, 제1 도전성 타입의 불순물이 고농도로 도핑된 제2 고농도 도핑부; 및
    상기 제2 고농도 도핑부 후면에 위치하며, 제2 도전성 타입의 불순물이 도핑된 실리콘 반도체 기판을 포함하는 태양 전지의 제조 방법.
  22. 제21항에 있어서,
    상기 제2 고농도 도핑부는 제2 도핑부와 상기 제2 도핑부 후면에 위치하는 제2 비정질층을 포함하는 태양 전지.
  23. 제21항에 있어서,
    상기 제2 비정질층은 상기 제2 광흡수층의 실리콘 반도체 재질의 제2 비전도성 물질을 포함하는 태양 전지.
KR1020130165559A 2013-12-27 2013-12-27 태양 전지 및 이의 제조 방법 KR102175147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165559A KR102175147B1 (ko) 2013-12-27 2013-12-27 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165559A KR102175147B1 (ko) 2013-12-27 2013-12-27 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150076881A true KR20150076881A (ko) 2015-07-07
KR102175147B1 KR102175147B1 (ko) 2020-11-06

Family

ID=53789753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165559A KR102175147B1 (ko) 2013-12-27 2013-12-27 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102175147B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105971A3 (en) * 2016-12-06 2018-07-26 Lg Electronics Inc. Compound semiconductor solar cell
WO2019231062A1 (ko) * 2018-05-29 2019-12-05 엘지전자 주식회사 화합물 반도체 태양전지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531064A (ja) * 2007-06-20 2010-09-16 ローズストリート ラブズ エナジー， インコーポレイテッド 単ｐ−ｎ接合タンデム型光起電力デバイス
WO2013042525A1 (ja) * 2011-09-21 2013-03-28 ソニー株式会社 多接合型太陽電池、化合物半導体デバイス、光電変換素子及び化合物半導体層・積層構造体
KR20130136980A (ko) * 2010-12-03 2013-12-13 더 보잉 컴파니 웨이퍼 직접 접합

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531064A (ja) * 2007-06-20 2010-09-16 ローズストリート ラブズ エナジー， インコーポレイテッド 単ｐ−ｎ接合タンデム型光起電力デバイス
KR20130136980A (ko) * 2010-12-03 2013-12-13 더 보잉 컴파니 웨이퍼 직접 접합
WO2013042525A1 (ja) * 2011-09-21 2013-03-28 ソニー株式会社 多接合型太陽電池、化合物半導体デバイス、光電変換素子及び化合物半導体層・積層構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105971A3 (en) * 2016-12-06 2018-07-26 Lg Electronics Inc. Compound semiconductor solar cell
US10872994B2 (en) 2016-12-06 2020-12-22 Lg Electronics Inc. Compound semiconductor solar cell
WO2019231062A1 (ko) * 2018-05-29 2019-12-05 엘지전자 주식회사 화합물 반도체 태양전지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR102175147B1 (ko) 2020-11-06

Similar Documents

Publication Publication Date Title
US9231135B2 (en) Low-bandgap, monolithic, multi-bandgap, optoelectronic devices
TWI441343B (zh) 反向變質多接面太陽能電池中異質接面子電池
TWI488316B (zh) 反向質變之多接面太陽能電池之替代基板
US8187907B1 (en) Solder structures for fabrication of inverted metamorphic multijunction solar cells
US9691929B2 (en) Four junction inverted metamorphic multijunction solar cell with two metamorphic layers
JP6040189B2 (ja) Ｉｖ／ｉｉｉ−ｖ族ハイブリッド合金を有する反転多接合太陽電池
US9018521B1 (en) Inverted metamorphic multijunction solar cell with DBR layer adjacent to the top subcell
US8969712B2 (en) Four junction inverted metamorphic multijunction solar cell with a single metamorphic layer
US7960201B2 (en) String interconnection and fabrication of inverted metamorphic multijunction solar cells
US20150340530A1 (en) Back metal layers in inverted metamorphic multijunction solar cells
US20100093127A1 (en) Inverted Metamorphic Multijunction Solar Cell Mounted on Metallized Flexible Film
US20140342494A1 (en) Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells
US20090272430A1 (en) Refractive Index Matching in Inverted Metamorphic Multijunction Solar Cells
US20100206365A1 (en) Inverted Metamorphic Multijunction Solar Cells on Low Density Carriers
US20100186804A1 (en) String Interconnection of Inverted Metamorphic Multijunction Solar Cells on Flexible Perforated Carriers
US20100229913A1 (en) Contact Layout and String Interconnection of Inverted Metamorphic Multijunction Solar Cells
JPH05114747A (ja) 改良されたモノリシツクなタンデム型太陽電池
US20150034152A1 (en) Solar cell with passivation on the window layer
WO2003100868A1 (en) Low-bandgap, monolithic, multi-bandgap, optoelectronic devices
KR102175147B1 (ko) 태양 전지 및 이의 제조 방법
KR101931712B1 (ko) 화합물 반도체 태양전지
US9590131B2 (en) Systems and methods for advanced ultra-high-performance InP solar cells
US20150059837A1 (en) Solar cell with passivation on the contact layer
US9853180B2 (en) Inverted metamorphic multijunction solar cell with surface passivation
KR102559479B1 (ko) 화합물 반도체 태양전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right