WO2019231062A1 - 화합물 반도체 태양전지 및 이의 제조 방법 - Google Patents

화합물 반도체 태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
WO2019231062A1
WO2019231062A1 PCT/KR2018/013329 KR2018013329W WO2019231062A1 WO 2019231062 A1 WO2019231062 A1 WO 2019231062A1 KR 2018013329 W KR2018013329 W KR 2018013329W WO 2019231062 A1 WO2019231062 A1 WO 2019231062A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound semiconductor
solar cell
oxygen absorbing
semiconductor solar
Prior art date
Application number
PCT/KR2018/013329
Other languages
English (en)
French (fr)
Inventor
최원석
김수현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of WO2019231062A1 publication Critical patent/WO2019231062A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a compound semiconductor solar cell and a method for manufacturing the same, which is a research conducted by the Korea Research Foundation-Cosmic Core Technology Development Project (NRF-2017M1A3A3A03016626) with funding from the Ministry of Science and Technology.
  • the method for producing a compound semiconductor solar cell capable of improving the film characteristics of the compound semiconductor layer forming the cell and manufacturing a highly efficient compound semiconductor solar cell, and the compound semiconductor solar cell manufactured by the method It is about.
  • Compound semiconductor solar cells include gallium arsenide (hereinafter referred to as GaAs), gallium indium phosphide (hereinafter referred to as GaInP), gallium aluminum arsenide (hereinafter referred to as GaAlAs), gallium indium arsenide (hereinafter referred to as GaInAs).
  • GaAs gallium arsenide
  • GaInP gallium indium phosphide
  • GaAlAs gallium aluminum arsenide
  • GaInAs gallium indium arsenide
  • Group III-V compound semiconductors such as aluminum indium arsenide (hereinafter referred to as AlInP), group II-VI compound semiconductors such as cadmium sulfur (CdS), cadmium tellurium (CdTe), and zinc sulfur (ZnS), and copper indium
  • AlInP aluminum indium arsenide
  • group II-VI compound semiconductors such as cadmium sulfur (CdS), cadmium tellurium (CdTe), and zinc sulfur (ZnS)
  • CuInSe2 group I-III-VI compound semiconductor represented by selenium
  • CuInSe2 group I-III-VI compound semiconductor represented by selenium
  • MBE Metal Organic Chemical Vapor Deposition
  • oxygen (O 2 ) which is an impurity, flows into the film due to various factors (contamination of the injection gas line, contamination of the chamber, contamination of the wafer carrier or wafer, etc.) .
  • the oxygen content is high in the layers initially grown from the mother substrate, such as the back contact layer, the back field, and the emitter layer, among the compound semiconductor layers constituting the cell. It can be seen that this lowers again.
  • the present invention provides a method for producing a compound semiconductor solar cell and a method of manufacturing a compound semiconductor solar cell which can improve the film properties by reducing the oxygen content in the initially grown layers of the compound semiconductor layer, thereby improving the efficiency of the compound semiconductor solar cell SUMMARY OF THE INVENTION
  • An object of the present invention is to provide a compound semiconductor solar cell having a compound semiconductor layer prepared and having excellent film characteristics.
  • Method of manufacturing a compound semiconductor solar cell comprises the steps of forming a sacrificial layer on one side of the mother substrate; Forming an oxygen absorbing layer on one side of the sacrificial layer; Forming a compound semiconductor layer on the oxygen absorbing layer to form at least one cell; Separating the at least one cell and the oxygen absorbing layer from the mother substrate by performing an ELO process to remove the sacrificial layer; And removing the oxygen absorbing layer.
  • GaAs single crystal wafers may be used as the material of the mother substrate, and Al x Ga 1-x As (x> 0.8) may be used as the material of the sacrificial layer.
  • x represents atomic percent (atomic percent).
  • the oxygen absorbing layer can be formed in a single layer or a plurality of layers.
  • At least one material selected from AlInP, AlGaInP, or AlGaAs may be used.
  • the oxygen absorbing layer may be formed to a thickness of 50 to 500 nm.
  • the oxygen absorbing layer can be removed using any one of hydrochloric acid or its aqueous solution, dilute hydrochloric acid and hydrogen peroxide or its aqueous solution.
  • the oxygen absorbing layer can be removed using a mixture of ammonia and hydrogen peroxide or an aqueous solution thereof.
  • the base layer and the emitter layer formed of the compound semiconductor each have an oxygen concentration of 1E + 17 atoms / cc or less.
  • the compound semiconductor solar cell may further include a back contact layer positioned on the back of the emitter layer, and the back contact layer may have an oxygen concentration of 1E + 17 atoms / cc or less.
  • the oxygen absorbing layer is formed on the sacrificial layer before forming the compound semiconductor layer, and the compound semiconductor layer and the oxygen absorbing layer are separated from the mother substrate by the ELO process, the oxygen absorbing layer is removed. It is possible to suppress that oxygen (O 2 ), which is an impurity, is contained in the compound semiconductor layer due to contamination of the chamber.
  • 1 is a graph showing the component content of a compound semiconductor solar cell prepared by a manufacturing method according to the prior art.
  • FIG. 2 is a process chart showing a method of manufacturing a compound semiconductor solar cell according to an embodiment of the present invention.
  • FIG. 3 is a diagram showing a schematic configuration of a compound semiconductor solar cell manufactured by the manufacturing method shown in FIG. 2.
  • FIG. 4 is a graph showing the component content of the compound semiconductor solar cell shown in FIG.
  • first and second may be used to describe various components, but the components may not be limited by the terms. The terms may be used only for the purpose of distinguishing one component from another component.
  • the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
  • the term "and / or” may include a combination of a plurality of related items or any of a plurality of related items.
  • FIG. 2 is a process chart showing a method of manufacturing a compound semiconductor solar cell according to an embodiment of the present invention
  • Figure 3 is a view showing a schematic configuration of a compound semiconductor solar cell manufactured by the manufacturing method shown in FIG. 4 is a graph showing the component content of the compound semiconductor solar cell shown in FIG.
  • the compound semiconductor solar cell manufactured by the manufacturing method according to the embodiment of the present invention may include one or more cells, hereinafter, the compound semiconductor solar cell has a single junction structure having only one cell (C1). It will be described taking as an example. However, the manufacturing method according to the embodiment of the present invention can also be used when manufacturing a compound semiconductor solar cell having a multi-junction structure.
  • the cell C1 is formed of the compound semiconductor layer CS formed of the III-VI compound semiconductor, for example, the window layer 10 and the window layer, which are located on the front surface or the light receiving surface side.
  • a base layer (PV-n) which is located on the back surface and contains impurities of the first conductivity type, and an emi containing impurities of the second conductivity type, which are located on the back surface of the base layer and are opposite to the first conductivity type.
  • the back layer PV-p, the front contact layer 30 positioned at the front side of the window layer, and the rear contact layer 50 positioned at the rear of the emitter layer may be included.
  • a rear electric field layer may be further formed between the emitter layer and the rear contact layer.
  • At least one of the layers may be selectively removed as needed.
  • the compound semiconductor solar cell is positioned at the front surface of the grid-shaped front electrode 20 positioned on the front surface of the front contact layer 30 of the cell C1 and the rear contact layer 50 of the cell C1. It further includes a sheet-shaped rear electrode 60.
  • the base layer PV-n includes an impurity of a first conductivity type, for example, an n-type impurity, and the emitter layer PV-p is a second opposite to the first conductivity type of the base layer PV-n.
  • Impurities of conductive type for example, p-type impurities, and the base layer PV-n and the emitter layer PV-p form a pn junction.
  • the base layer PV-n and the emitter layer PV-p may be formed of a GaAs-based compound semiconductor.
  • the base layer PV-n may be formed of n-GaAs
  • the emitter layer PV-p may be formed of p- (Al) GaAs.
  • the p-type impurity doped in the emitter layer PV-p may be selected from carbon (C), magnesium (Mg), zinc (Zn), or a combination thereof, and n-type doped in the base layer PV-n.
  • the impurity may be selected from silicon (Si), selenium (Se), tellurium (Te), or a combination thereof.
  • the base layer PV-n may be located in an area adjacent to the front electrode 20, and the emitter layer PV-p may be located in an area adjacent to the rear electrode 60 directly under the base layer PV-n. have.
  • the compound semiconductor solar cell has a rear emitter structure.
  • the electron-hole pair generated by the light incident on the base layer PV-n is caused by the internal potential difference formed by the pn junction of the emitter layer PV-p and the base layer PV-n.
  • the electrons move to the n-type, and the holes move to the p-type.
  • holes which are minority carriers generated in the base layer PV-n, move to the back electrode 60 through the back contact layer 50 and the base layer PV-n. Electrons, which are the majority carriers generated in, move to the front electrode 20 through the window layer 10 and the front contact layer 30.
  • the compound semiconductor solar cell of the present embodiment has a front emitter in which the emitter layer is located in an area adjacent to the front electrode 20 and the base layer is located in an area adjacent to the rear electrode 60 directly below the emitter layer. It may be formed into a structure.
  • the back surface field layer has the same conductivity type as the upper layer that is in direct contact, that is, the emitter layer PV-p, and may be formed of, for example, p-Al (Ga) InP.
  • the rear field layer is entirely at the back of the emitter layer PV-p in order to effectively block the charges (holes or electrons) that must move towards the front electrode 20 toward the rear electrode 60. Can be formed.
  • the window layer 10 is formed between the base layer PV-n and the front electrode 20, and functions to passivate the front surface of the base layer PV-n.
  • the window layer 10 may prevent the majority carriers from recombining at the surface of the base layer PV-n.
  • the window layer 10 disposed on the entire surface of the base layer PV-n, that is, on the light incident surface, has a base layer PV-n in order to hardly absorb light incident on the base layer PV-n. It may have an energy band gap higher than the energy band gap of.
  • the window layer 10 may be formed of n-AlInP having a bandgap of approximately 2.3 eV.
  • the anti-reflection film 40 may be positioned on the remaining area of the window layer 10 except for the area where the front electrode 20 and / or the front contact layer 30 is located.
  • the anti-reflection film 40 may be disposed on the front contact layer 30 and the front electrode 20 as well as the exposed window 10 layer.
  • the antireflection film 40 having such a configuration may include magnesium fluoride, zinc sulfide, titanium oxide, silicon oxide, derivatives thereof, or a combination thereof.
  • the compound semiconductor solar cell may further include a busbar electrode that physically connects the plurality of front electrodes, and the busbar electrode may be exposed to the outside without being covered by the anti-reflection film.
  • the front electrode 20 may be formed to extend in the first direction X-X ', and the plurality of front electrodes 20 may be spaced apart at regular intervals along the second direction Y-Y' perpendicular to the first direction. .
  • the front electrode 20 having such a configuration may be formed by including an electrically conductive material.
  • the front electrode 20 may include at least one of gold (Au), germanium (Ge), and nickel (Ni).
  • the front contact layer 30 positioned between the window layer 10 and the front electrode 20 may be formed by doping n-type impurities to a group III-VI compound semiconductor at a higher doping concentration than the base layer PV-n. have.
  • the front contact layer 30 may be formed of n + -GaAs.
  • the front contact layer 30 may form an ohmic contact between the window layer 10 and the front electrode 20. That is, when the front electrode 20 directly contacts the window layer 10, the ohmic contact between the front electrode 20 and the base layer PV-n is well formed due to the low impurity doping concentration of the window layer 10. Not formed. Therefore, the plurality of carriers moved to the window layer 10 may disappear easily without moving to the front electrode 20.
  • the multiple carriers are smoothly moved by the front contact layer 30 forming the ohmic contact with the front electrode 20.
  • the short-circuit current density (Jsc) of the compound semiconductor solar cell increases. Accordingly, the efficiency of the solar cell can be further improved.
  • the front contact layer 30 may be formed in the same shape as the front electrode 20.
  • the rear contact layer 50 located on the rear of the rear electric layer may be entirely located on the rear of the rear electric layer. It can be formed by doping the p-type impurities.
  • the back contact layer 50 may be formed of p-GaAs.
  • the back contact layer 50 may form an ohmic contact with the back electrode 60, thereby further improving the short circuit current density Jsc of the compound semiconductor solar cell. Accordingly, the efficiency of the solar cell can be further improved.
  • the front contact layer 30 and the back contact layer 50 may be formed to have a thickness of 100nm to 300nm, respectively.
  • the front contact layer 30 may be formed to a thickness of 100nm
  • the back contact layer 50 may be formed to a thickness of 300nm thicker than the front contact layer 30.
  • the rear electrode 60 positioned on the rear surface of the rear contact layer 50 may be formed of a sheet-shaped conductor disposed entirely on the rear surface of the rear contact layer 50. That is, the rear electrode 60 may also be referred to as a sheet electrode positioned on the entire rear surface of the rear contact layer 50.
  • the rear electrode 60 may be formed in the same plane as the emitter layer PV-p, and may include gold (Au), platinum (Pt), titanium (Ti), tungsten (W), silicon (Si), and nickel. (Ni), magnesium (Mg), palladium (Pd), copper (Cu), and germanium (Ge) may be formed as a single film or a multi-layer including at least one material selected from, and the rear electrode 60 The material to be formed may be appropriately selected depending on the conductivity type of the back contact layer 50.
  • the back electrode 60 may be formed of gold (Au), platinum (Pt) / titanium (Ti), tungsten-silicon alloy (WSi), and silicon ( Si) / nickel (Ni) / magnesium (Mg) / nickel (Ni), and may be formed of gold (Au) having a low contact resistance with the p-type back contact layer 50. Can be.
  • the back electrode 60 may include palladium (Pd) / gold (Au), copper (Cu) / germanium (Ge), nickel (Ni) / germanium- It may be formed of any one selected from an alloy of gold (GeAu) / nickel (Ni) and gold (Au) / titanium (Ti), and preferably palladium (Pd) / with a low contact resistance with a p-type back contact layer. It may be formed of gold (Au).
  • the material forming the back electrode 60 may be appropriately selected from the above materials, and particularly, may be appropriately selected from materials having low contact resistance with the back contact layer.
  • the compound semiconductor layer CS constituting the cell C1 can be formed by any of a method selected from a regular growth method or an inverse growth method.
  • the regular growth method refers to a method of sequentially forming the back contact layer 50 to the front contact layer 30 on the sacrificial layer formed on the mother substrate
  • the inverse growth method is the front contact layer 30 on the sacrificial layer To sequentially form the back contact layer (50).
  • the compound semiconductor layer formed at the beginning of growth differs depending on how the compound semiconductor layer CS is formed.
  • the rear contact layer 50, the rear electric field layer, and the emitter layer (PV-p, when having a rear emitter structure) are initially grown.
  • the front contact layer 30, the window layer 10, and the base layer (PV-n, the case having a rear emitter structure) are initially grown. do.
  • the manufacturing method of the present invention is a method of forming the compound semiconductor layer. Irrespective of the purpose, since the quality of the film formed at the beginning of the growth of the compound semiconductor layer is improved, the case where the compound semiconductor layer is formed using the regular growth method will be described below.
  • the manufacturing method according to the embodiment of the present invention can be applied to the case of forming the compound semiconductor layer using the inverse growth method.
  • the compound semiconductor layer for example, the back contact layer 50, the back field layer formed at the beginning of growth
  • the oxygen content contained in the emitter layer (PV-p) and the like is very low oxygen content compared with the corresponding layers of the compound semiconductor solar cell formed by the manufacturing method according to the prior art, which is clearly referring to Figures 1 and 3 Able to know.
  • the manufacturing method according to the prior art refers to a method that does not include the oxygen absorbing layer forming step included in the manufacturing method of the present invention.
  • a method of manufacturing a compound semiconductor solar cell can be broadly divided into two methods, one of which is to form a compound semiconductor layer on a mother substrate (GaAs wafer or Ge wafer), and then the compound semiconductor layer and the mosquito.
  • a method of manufacturing a compound semiconductor solar cell by using a plate together as a component of a solar cell, and another method is to form a sacrificial layer and a compound semiconductor layer sequentially on a mother substrate (GaAs wafer or Ge wafer) and then It is a method of manufacturing a compound semiconductor solar cell using the compound semiconductor layer separated from the mother substrate and the compound semiconductor layer by removing the sacrificial layer in the used ELO (Epitaxial Lift Off) process.
  • ELO Epiaxial Lift Off
  • the method of manufacturing a compound semiconductor solar cell according to an embodiment of the present invention was developed to effectively reduce the oxygen contained in the films at the beginning of growth while manufacturing the compound semiconductor solar cell by the second method using the ELO process. It became.
  • Forming an oxygen absorbing layer (OAL) on a surface, for example a front surface, the compound semiconductor layer (CS) for forming one or more cells (C1) is a front surface of the oxygen absorbing layer (OAL)
  • the manufacturing method of the present embodiment may further include forming a rear electrode 60 on the rear surface of the cell C1 and forming a front electrode 20 on the front surface of the cell C1. .
  • GaAs single crystal wafers may be used as the material of the mother substrate (MS) used to manufacture the compound semiconductor solar cell, and the lattice constant (lattice constant) is the same as the material of the sacrificial layer SL.
  • the lattice constant lattice constant
  • x represents atomic percent (atomic percent).
  • the oxygen absorbing layer OAL is preferably formed to a thickness T1 of 50 to 500 nm.
  • the oxygen absorbing layer OAL may be formed as a single layer or a plurality of layers, and at least one material selected from AlInP, AlGaInP, or AlGaAs may be used as the material of the oxygen absorbing layer OAL.
  • the oxygen absorbing layer OAL may be formed of a single layer formed of any one material selected from AlInP, AlGaInP, or AlGaAs, or may be formed of a multilayer formed of at least two materials selected from AlInP, AlGaInP, or AlGaAs, respectively. have.
  • the oxygen absorbing layer (OAL) may be removed using hydrochloric acid or its aqueous solution, dilute hydrochloric acid and hydrogen peroxide, or an aqueous solution thereof.
  • the oxygen absorbing layer (OAL) may be removed using a mixture of ammonia and hydrogen peroxide or an aqueous solution thereof.
  • the compound semiconductor layer CS constituting the cell C1 can be formed by any one method selected from among a regular growth method and an inverse growth method.
  • FIG. 1 and 3 illustrate a compound semiconductor solar cell having a structure in which a back contact layer, a back field layer, an emitter layer, and a base layer are sequentially stacked on a sacrificial layer using a regular growth method.
  • the front contact layer is positioned at the rear contact layer
  • the window layer is positioned at the rear electric layer
  • the emitter layer is positioned at the emitter layer. If present) or a base layer (if having a front emitter structure).
  • the emitter layer (when the rear emitter structure) or the base layer (the front emitter structure) Has an oxygen content higher than 1E + 17 .
  • the emitter layer (when the rear emitter structure) or the base layer (the front emitter structure) ) Has an oxygen content of 1E + 17 or less.
  • the base layer (when having a rear emitter structure) or emitter layer (when having a front emitter structure) also has an oxygen content of 1E + 17 or less.
  • the emitter layer and the base layer of the compound semiconductor solar cell manufactured by the manufacturing method of this embodiment each have an oxygen content of 1E + 17 or less, regardless of the growth method of the compound semiconductor layer.
  • the back contact layer (when the compound semiconductor layer is formed by the regular growth method) or the front contact layer (when the compound semiconductor layer is formed by the inverse growth method) also has an oxygen content of 1E + 17 or less.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 한 측면에 따른 화합물 반도체 태양전지의 제조 방법은 모기판의 한쪽 면 위에 희생층을 형성하는 단계; 상기 희생층의 한쪽 면 위에 산소 흡수층을 형성하는 단계; 1개 이상의 셀을 형성하기 위한 화합물 반도체층을 상기 산소 흡수층 위에 형성하는 단계; ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 1개 이상의 셀 및 상기 산소 흡수층을 상기 모기판과 분리하는 단계; 및 상기 산소 흡수층을 제거하는 단계를 포함한다.

Description

화합물 반도체 태양전지 및 이의 제조 방법
본 발명은 화합물 반도체 태양전지 및 이의 제조 방법에 관한 것으로, 2018년도 정부(과학기술정보통신부)의 재원으로 한국연구재단-우주핵심기술개발사업 지원을 받아 수행된 연구(NRF-2017M1A3A3A03016626)이다.
그리고 보다 상세하게는 셀을 형성하는 화합물 반도체층의 막 특성을 개선할 수 있어 고효율의 화합물 반도체 태양전지를 제조할 수 있는 화합물 반도체 태양전지의 제조 방법 및 이 방법에 의해 제조된 화합물 반도체 태양전지에 관한 것이다.
화합물 반도체 태양전지는 갈륨 아세나이드(이하, GaAs라 함), 갈륨 인듐 인(이하, GaInP라 함), 갈륨 알루미늄 아세나이드(이하, GaAlAs라 함), 갈륨 인듐 아세나이드(이하, GaInAs라 함), 알루미늄 인듐 아세나이드(이하, AlInP라 함) 등의 Ⅲ-V족 화합물 반도체, 카드뮴 황(CdS), 카드뮴 텔루륨(CdTe), 아연 황(ZnS) 등의 Ⅱ-Ⅵ족 화합물 반도체, 구리 인듐 셀레늄(CuInSe2)으로 대표되는 I-Ⅲ-Ⅵ족 화합물 반도체 등이 박막 형태로 증착된 화합물 반도체층을 포함하는 셀을 구비하며, 상기 화합물 반도체층은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법에 의해 모기판(mother substrate)에 형성된다.
그런데, 상기 화합물 반도체층을 형성할 때, 여러 가지 요인(주입 가스 라인의 오염, 챔버의 오염, 웨이퍼 캐리어 또는 웨이퍼의 오염 등)으로 인해 불순물인 산소(O2)가 막에 유입되는 문제점이 있다.
즉, 도 1을 참조하면, 셀을 구성하는 화합물 반도체층 중에서 후면 콘택층, 후면 전계부, 에미터층 등 모기판으로부터 초기에 성장된 층들에서 산소 함유량이 높은 것을 알 수 있으며, 베이스층부터는 산소 함유량이 다시 낮아지는 것을 알 수 있다.
본 발명은 화합물 반도체층 중에서 초기에 성장된 층들에서의 산소 함유량을 감소시킴으로써 막 특성을 향상시키고, 이로 인해 화합물 반도체 태양전지의 효율을 향상시킬 수 있는 화합물 반도체 태양전지의 제조 방법 및 이 방법에 의해 제조되어 막 특성이 우수한 화합물 반도체층을 구비한 화합물 반도체 태양전지를 제공하는데 그 목적이 있다.
본 발명의 한 측면에 따른 화합물 반도체 태양전지의 제조 방법은 모기판의 한쪽 면 위에 희생층을 형성하는 단계; 상기 희생층의 한쪽 면 위에 산소 흡수층을 형성하는 단계; 1개 이상의 셀을 형성하기 위한 화합물 반도체층을 상기 산소 흡수층 위에 형성하는 단계; ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 1개 이상의 셀 및 상기 산소 흡수층을 상기 모기판과 분리하는 단계; 및 상기 산소 흡수층을 제거하는 단계를 포함한다.
상기 모기판의 재료로는 GaAs 단결정 웨이퍼를 사용할 수 있고, 상기 희생층의 재료로는 AlxGa1-xAs (x>0.8)를 사용할 수 있다.
여기에서, x는 원자 %(atomic percent)를 나타낸다.
산소 흡수층은 단층 또는 복층으로 형성할 수 있다.
산소 흡수층의 재료로는 AlInP, AlGaInP, 또는 AlGaAs 중에서 선택된 적어도 하나의 재료를 사용할 수 있다.
산소 흡수층은 50 내지 500nm의 두께로 형성할 수 있다.
산소 흡수층의 재료로 AlInP 또는 AlGaInP를 사용하는 경우, 염산 또는 그 수용액, 염산과 과산화수소 희석액 또는 그 수용액 중 어느 하나를 사용하여 산소 흡수층을 제거할 수 있다.
산소 흡수층의 재료로 AlGaAs를 사용하는 경우, 암모니아와 과산화수소 혼합액 또는 그 수용액을 사용하여 산소 흡수층을 제거할 수 있다.
상기한 제조 방법에 의해 제조한 화합물 반도체 태양전지는 화합물 반도체로 형성된 베이스층과 에미터층이 각각 1E+17atoms/cc 이하의 산소 농도를 갖는다.
상기 화합물 반도체 태양전지는 에미터층의 후면에 위치하는 후면 콘택층을 더 포함할 수 있으며, 상기 후면 콘택층은 1E+ 17atoms/cc 이하의 산소 농도를 가질 수 있다.
본 발명에 따르면, 화합물 반도체층을 형성하기 전에 희생층 위에 산소 흡수층을 형성하고, ELO 공정에 의해 화합물 반도체층과 산소 흡수층을 모기판과 분리한 후 산소 흡수층을 제거하므로, 주입 가스 라인의 오염 및 챔버의 오염 등으로 인해 불순물인 산소(O2)가 화합물 반도체층에 함유되는 것을 억제할 수 있다.
즉, 주입 가스 라인 및 챔버 등에 있는 산소가 산소 흡수층에 함유되므로, 화합물 반도체층에 산소가 함유되는 것을 최소화할 수 있다.
따라서, 산소 유입으로 인한 막 특성 저하를 효과적으로 방지할 수 있으며, 이로 인해 화합물 반도체 태양전지의 고효율화를 달성할 수 있다.
도 1은 종래 기술에 따른 제조 방법에 의해 제조한 화합물 반도체 태양전지의 성분 함량을 나타내는 그래프이다.
도 2는 본 발명의 실시예에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 공정도이다.
도 3은 도 2에 도시한 제조 방법에 의해 제조한 화합물 반도체 태양전지의 개략적인 구성을 나타내는 도면이다.
도 4는 도 3에 도시한 화합물 반도체 태양전지의 성분 함량을 나타내는 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 첨부도면을 참조하여 본 발명을 설명한다.
도 2는 본 발명의 실시예에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 공정도이고, 도 3은 도 2에 도시한 제조 방법에 의해 제조한 화합물 반도체 태양전지의 개략적인 구성을 나타내는 도면이며, 도 4는 도 3에 도시한 화합물 반도체 태양전지의 성분 함량을 나타내는 그래프이다.
본 발명의 실시예에 따른 제조 방법에 의해 제조한 화합물 반도체 태양전지는 하나 이상의 셀을 구비할 수 있으며, 이하에서는 화합물 반도체 태양전지가 하나의 셀(C1)만 구비하는 단일 접합(single junction) 구조를 갖는 것을 예로 들어 설명한다. 하지만, 본 발명의 실시예에 따른 제조 방법은 다중 접합 구조를 갖는 화합물 반도체 태양전지를 제조할 때에도 사용이 가능하다.
셀(C1)은 III-VI족 화합물 반도체로 형성되는 화합물 반도체층(CS), 예를 들어, 전면(front surface) 또는 수광면(light receiving surface) 쪽에 위치하는 윈도우층(10), 윈도우층의 후면(back surface)에 위치하며 제1 도전성 타입의 불순물을 함유하는 베이스층(PV-n), 베이스층의 후면에 위치하며 상기 제1 도전성 타입의 반대인 제2 도전성 타입의 불순물을 함유하는 에미터층(PV-p), 윈도우층의 전면 쪽에 위치하는 전면 콘택층(30), 및 에미터층의 후면에 위치하는 후면 콘택층(50)을 포함할 수 있다. 그리고, 필요에 따라 선택적으로, 에미터층과 후면 콘택층 사이에 후면 전계층을 더 형성할 수 있다.
하지만, 상기 층들 중에서 적어도 하나의 층은 필요에 따라 선택적으로 제거될 수도 있다.
그리고, 화합물 반도체 태양전지는 상기 셀(C1)의 전면 콘택층(30)의 전면에 위치하는 그리드 형상의 전면 전극(20)과, 셀(C1)의 후면 콘택층(50)의 후면에 위치하는 시트(sheet) 형상의 후면 전극(60)을 더 포함한다.
베이스층(PV-n)은 제1 도전성 타입의 불순물, 예를 들어 n형 불순물을 포함하고, 에미터층(PV-p)은 베이스층(PV-n)의 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물, 예를 들어 p형 불순물을 포함하며, 베이스층(PV-n)과 에미터층(PV-p)은 pn 접합을 형성한다.
베이스층(PV-n)과 에미터층(PV-p)은 GaAs 기반의 화합물 반도체로 형성될 수 있다.
한 예로, 베이스층(PV-n)은 n-GaAs로 형성될 수 있고, 에미터층(PV-p)은 p-(Al)GaAs로 형성될 수 있다.
에미터층(PV-p)에 도핑되는 p형 불순물은 탄소(C), 마그네슘(Mg), 아연(Zn) 또는 이들의 조합으로부터 선택될 수 있고, 베이스층(PV-n)에 도핑되는 n형 불순물은 실리콘(Si), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합으로부터 선택될 수 있다.
베이스층(PV-n)은 전면 전극(20)에 인접한 영역에 위치하고, 에미터층(PV-p)은 베이스층(PV-n)의 바로 아래에서 후면 전극(60)에 인접한 영역에 위치할 수 있다.
이 경우, 화합물 반도체 태양전지는 리어 에미터(rear emitter) 구조를 갖는다.
이러한 구성에 따르면, 베이스층(PV-n)에 입사된 빛에 의해 생성된 전자-정공 쌍은 에미터층(PV-p)과 베이스층(PV-n)의 pn 접합에 의해 형성된 내부 전위차에 의해 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고, 정공은 p형 쪽으로 이동한다.
따라서, 베이스층(PV-n)의 내부에서 생성된 소수 캐리어(minor carrier)인 정공(hole)은 후면 콘택층(50)을 통하여 후면 전극(60)으로 이동하고, 베이스층(PV-n)에서 생성된 다수 캐리어(majority carrier)인 전자(electron)는 윈도우층(10)과 전면 콘택층(30)을 통해 전면 전극(20)으로 이동한다.
하지만, 본 실시예의 화합물 반도체 태양전지는 에미터층이 전면 전극(20)에 인접한 영역에 위치하고 베이스층이 에미터층의 바로 아래에서 후면 전극(60)에 인접한 영역에 위치하는 프론트 에미터(front emitter) 구조로 형성될 수도 있다.
후면 전계층은 직접 접촉하는 상부의 층, 즉 에미터층(PV-p)과 동일한 도전성 타입을 가지며, 한 예로 p-Al(Ga)InP로 형성될 수 있다.
후면 전계층은 전면 전극(20) 쪽으로 이동해야 할 전하(정공 또는 전자)가 후면 전극(60) 쪽으로 이동하는 것을 효과적으로 차단(blocking)하기 위해, 에미터층(PV-p)의 후면에 전체적으로(entirely) 형성될 수 있다.
윈도우층(10)은 베이스층(PV-n)과 전면 전극(20) 사이에 형성되며, 베이스층(PV-n)의 전면(front surface)을 패시베이션(passivation)하는 기능을 한다.
따라서, 베이스층(PV-n)의 표면으로 다수 캐리어(전자)가 이동할 경우, 윈도우층(10)은 다수 캐리어가 베이스층(PV-n)의 표면에서 재결합하는 것을 방지할 수 있다.
아울러, 베이스층(PV-n)의 전면, 즉 광 입사면에 배치되는 윈도우층(10)은 베이스층(PV-n)으로 입사되는 빛을 거의 흡수하지 않도록 하기 위하여 베이스층(PV-n)의 에너지 밴드갭보다 높은 에너지 밴드갭을 가질 수 있다.
따라서, 윈도우층(10)은 대략 2.3eV의 밴드갭을 갖는 n-AlInP로 형성될 수 있다.
반사 방지막(40)은 윈도우층(10)의 전면 위 중에서 전면 전극(20) 및/또는 전면 콘택층(30)이 위치하는 영역을 제외한 나머지 영역에 위치할 수 있다.
이와 달리, 반사 방지막(40)은 노출된 윈도우(10)층 뿐만 아니라, 전면 콘택층(30) 및 전면 전극(20) 위에 배치될 수도 있다.
이러한 구성의 반사 방지막(40)은 불화마그네슘, 황화아연, 티타늄 옥사이드, 실리콘 옥사이드, 이들의 유도체 또는 이들의 조합을 포함할 수 있다.
화합물 반도체 태양전지는 복수의 전면 전극을 물리적으로 연결하는 버스바 전극을 더 구비할 수 있으며, 버스바 전극은 반사 방지막에 의해 덮여지지 않고 외부로 노출될 수 있다.
전면 전극(20)은 제1 방향(X-X')으로 길게 연장되어 형성될 수 있으며, 제1 방향과 직교하는 제2 방향(Y-Y')을 따라 복수개가 일정한 간격으로 이격될 수 있다.
이러한 구성의 전면 전극(20)은 전기 전도성 물질을 포함하여 형성될 수 있으며, 일례로 금속인 금(Au), 게르마늄(Ge), 니켈(Ni) 중 적어도 하나를 포함하여 형성될 수 있다.
윈도우층(10)과 전면 전극(20) 사이에 위치하는 전면 콘택층(30)은 III-VI족 화합물 반도체에 n형 불순물을 베이스층(PV-n)보다 높은 도핑 농도로 도핑하여 형성할 수 있다. 한 예로, 전면 콘택층(30)은 n+-GaAs로 형성될 수 있다.
전면 콘택층(30)은 윈도우층(10)과 전면 전극(20) 간에 오믹 콘택(ohmic contact)을 형성할 수 있다. 즉, 전면 전극(20)이 윈도우층(10)에 바로 접촉하는 경우, 윈도우층(10)의 불순물 도핑농도가 낮음으로 인해 전면 전극(20)과 베이스층(PV-n) 간의 오믹 콘택이 잘 형성되지 않는다. 따라서, 윈도우층(10)으로 이동한 다수 캐리어가 전면 전극(20)으로 쉽게 이동하지 못하고 소멸될 수 있다.
그러나, 전면 전극(20)과 윈도우층(10) 사이에 전면 콘택층(30)이 형성된 경우, 전면 전극(20)과 오믹 콘택을 형성하는 전면 콘택층(30)에 의해 다수 캐리어의 이동이 원활하게 이루어져 화합물 반도체 태양전지의 단락전류밀도(Jsc)가 증가한다. 이에 따라 태양전지의 효율을 보다 향상시킬 수 있다.
전면 콘택층(30)은 전면 전극(20)과 동일한 형상으로 형성할 수 있다.
후면 전계층의 후면 위(후면 전계층이 형성되지 않은 경우에는 에미터층의 후면 위)에 위치하는 후면 콘택층(50)은 후면 전계층의 후면에 전체적으로 위치할 수 있으며, III-VI족 화합물 반도체에 p형 불순물을 도핑하여 형성할 수 있다. 한 예로, 후면 콘택층(50)은 p-GaAs로 형성될 수 있다.
이러한 후면 콘택층(50)은 후면 전극(60)과 오믹 콘택을 형성할 수 있어, 화합물 반도체 태양전지의 단락전류밀도(Jsc)를 보다 향상시킬 수 있다. 이에 따라 태양전지의 효율을 보다 향상시킬 수 있다.
전면 콘택층(30)과 후면 콘택층(50)은 각각 100nm 내지 300nm의 두께로 형성될 수 있다. 일례로, 전면 콘택층(30)은 100nm의 두께로 형성될 수 있고, 후면 콘택층(50)은 전면 콘택층(30)보다 두꺼운 300nm의 두께로 형성될 수 있다.
후면 콘택층(50)의 후면 위에 위치하는 후면 전극(60)은 전면 전극(20)과는 다르게 후면 콘택층(50)의 후면에 전체적으로 위치하는 시트(Sheet) 형상의 도전체로 형성될 수 있다. 즉, 후면 전극(60)은 후면 콘택층(50)의 후면 전체에 위치하는 면 전극(sheet electrode)이라고도 말할 수 있다.
이때, 후면 전극(60)은 에미터층(PV-p)과 동일한 평면적으로 형성될 수 있으며, 금(Au), 백금(Pt), 티타늄(Ti), 텅스텐(W), 규소(Si), 니켈(Ni), 마그네슘(Mg), 팔라듐(Pd), 구리(Cu), 및 게르마늄(Ge) 중에서 선택된 적어도 어느 한 물질을 포함하는 단일막 또는 다중막으로 형성될 수 있고, 후면 전극(60)을 형성하는 물질은 후면 콘택층(50)의 도전성 타입에 따라 적절하게 선택될 수 있다.
한 예로, 후면 콘택층(50)이 p형 불순물을 함유하는 경우, 후면 전극(60)은 금(Au), 백금(Pt)/티타늄(Ti), 텅스텐-규소 합금(WSi), 및 규소(Si)/니켈(Ni)/마그네슘(Mg)/니켈(Ni) 중에서 선택된 어느 하나로 형성될 수 있으며, 바람직하게는 p형 후면 콘택층(50)과의 접촉 저항이 낮은 금(Au)으로 형성될 수 있다.
그리고, 후면 콘택층(50)이 n형 불순물을 함유하는 경우, 후면 전극(60)은 팔라듐(Pd)/금(Au), 구리(Cu)/게르마늄(Ge), 니켈(Ni)/게르마늄-금의 합금(GeAu)/니켈(Ni), 및 금(Au)/티타늄(Ti) 중에서 선택된 어느 하나로 형성될 수 있으며, 바람직하게는 p형 후면 콘택층과의 접촉 저항이 낮은 팔라듐(Pd)/금(Au)으로 형성될 수 있다.
하지만, 상기 후면 전극(60)을 형성하는 물질은 상기 물질들 중에서 적절하게 선택될 수 있으며, 특히, 후면 콘택층과의 접촉 저항이 낮은 물질들 중에서 적절하게 선택될 수 있다.
이러한 구성의 화합물 반도체 태양전지에 있어서, 셀(C1)을 구성하는 화합물 반도체층(CS)은 레귤러 성장(regular growth)법 또는 인버스 성장(inverse growth)법 중에서 선택된 어느 한 방법으로 형성할 수 있다.
여기에서, 레귤러 성장법은 모기판 위에 형성된 희생층 위에 후면 콘택층(50)부터 전면 콘택층(30)까지 순차적으로 형성하는 방법을 말하고, 인버스 성장법은 상기 희생층 위에 전면 콘택층(30)부터 후면 콘택층(50)까지 순차적으로 형성하는 방법을 말한다.
따라서, 화합물 반도체층(CS)을 어느 방법으로 형성하는가에 따라, 성장 초기에 형성되는 화합물 반도체층이 서로 다르다.
즉, 레귤러 성장법을 이용하여 화합물 반도체층(CS)을 형성한 경우에는 후면 콘택층(50), 후면 전계층 및 에미터층(PV-p, 리어 에미터 구조를 갖는 경우)이 초기에 성장되고, 인버스 성장법을 이용하여 화합물 반도체층(CS)을 형성한 경우에는 전면 콘택층(30), 윈도우층(10) 및 베이스층(PV-n, 리어 에미터 구조를 갖는 경우)이 초기에 성장된다.
이와 같이, 레귤러 성장법과 인버스 성장법 중에서 어느 방법을 사용하여 화합물 반도체층(CS)을 형성하는가에 따라 성장 초기에 형성되는 화합물 반도체층은 서로 다르지만, 본 발명의 제조 방법은 화합물 반도체층의 형성 방법과 무관하게 화합물 반도체층의 성장 초기에 형성되는 막의 품질을 개선하는 것을 목적으로 하므로, 이하에서는 레귤러 성장법을 이용하여 화합물 반도체층을 형성한 경우에 대해 설명한다.
하지만, 본 발명의 실시예에 따른 제조 방법은 인버스 성장법을 이용하여 화합물 반도체층을 형성하는 경우에도 적용이 가능하다.
레귤러 성장법을 이용하여 화합물 반도체 태양전지를 제조할 때, 본 발명의 실시예에 따른 제조 방법을 이용하면, 성장 초기에 형성되는 화합물 반도체층, 예를 들면 후면 콘택층(50), 후면 전계층, 에미터층(PV-p) 등에 함유되는 산소 함유량은 종래 기술에 따른 제조 방법에 의해 형성한 화합물 반도체 태양전지의 해당 층들에 비해 산소 함유량이 매우 낮으며, 이는 도 1 및 도 3을 참조하면 명확히 알 수 있다.
여기에서, 종래 기술에 따른 제조 방법은 본 발명의 제조 방법에 포함되는 산소 흡수층 형성 단계를 포함하지 않는 방법을 말한다.
이하, 상기한 특징을 갖는 화합물 반도체 태양전지의 제조 방법에 대해 설명한다.
통상적으로, 화합물 반도체 태양전지를 제조하는 방법은 크게 두 가지로 나눌 수 있으며, 그 중 한 가지 방법은 모기판(GaAs 웨이퍼 또는 Ge 웨이퍼) 위에 화합물 반도체층을 형성한 후 상기 화합물 반도체층과 상기 모기판을 태양전지의 구성 요소로 함께 사용하여 화합물 반도체 태양전지를 제조하는 방법이고, 다른 한 가지 방법은 모기판(GaAs 웨이퍼 또는 Ge 웨이퍼) 위에 희생층 및 화합물 반도체층을 순차적으로 형성한 후 불산을 이용한 ELO(Epitaxial Lift Off) 공정에서 희생층을 제거하는 것에 의해 모기판과 화합물 반도체층을 분리하고, 모기판에서 분리한 상기 화합물 반도체층을 사용하여 화합물 반도체 태양전지를 제조하는 방법이다.
이에, 본 발명의 실시예에 따른 화합물 반도체 태양전지의 제조 방법은 ELO 공정을 사용하는 두 번째 방법에 의해 화합물 반도체 태양전지를 제조하면서 성장 초기의 막들에 함유되는 산소를 효과적으로 줄일 수 있도록 하기 위해 개발되었다.
이에 대해 구체적으로 설명하면, 본 실시예의 화합물 반도체 태양전지는 모기판(MS)의 한쪽 면, 예를 들어 전면(front surface) 위에 희생층(SL)을 형성하는 단계, 희생층(SL)의 한쪽 면, 예를 들어 전면(front surface) 위에 산소 흡수층(OAL)을 형성하는 단계, 1개 이상의 셀(C1)을 형성하기 위한 화합물 반도체층(CS)을 산소 흡수층(OAL)의 전면(front surface) 위에 형성하는 단계, ELO 공정을 실시하여 희생층(SL)을 제거함으로써 셀(C1) 및 산소 흡수층(OAL)을 모기판(MS)과 분리하는 단계, 및 산소 흡수층(OAL)을 제거하는 단계를 포함한다.
본 실시예의 제조 방법은 셀(C1)의 후면 위에 후면 전극(60)을 형성하는 단계, 및 셀(C1)의 전면(front surface) 위에 전면 전극(20)을 형성하는 단계를 더 포함할 수 있다.
화합물 반도체 태양전지를 제조할 때 사용하는 모기판(MS)의 재료로는 GaAs 단결정 웨이퍼를 사용할 수 있고, 희생층(SL)의 재료로는 모기판(MS)과 격자상수(lattice constant)가 동일 내지 유사한 AlxGa1-xAs (x>0.8)를 사용할 수 있다.
여기에서, x는 원자 %(atomic percent)를 나타낸다.
화합물 반도체층(CS)을 형성하는 복수의 막 내에서 불순물로 작용하는 산소를 효과적으로 흡수하기 위해, 산소 흡수층(OAL)은 50 내지 500nm의 두께(T1)로 형성하는 것이 바람직하다.
산소 흡수층(OAL)은 단층 또는 복층으로 형성할 수 있으며, 산소 흡수층(OAL)의 재료로는 AlInP, AlGaInP, 또는 AlGaAs 중에서 선택된 적어도 하나의 재료를 사용할 수 있다.
예를 들면, 산소 흡수층(OAL)은 AlInP, AlGaInP, 또는 AlGaAs 중에서 선택된 어느 하나의 재료로 형성된 단층으로 이루어지거나, AlInP, AlGaInP, 또는 AlGaAs 중에서 선택된 적어도 2개의 재료가 각각 단층으로 형성된 복층으로 이루어질 수 있다.
산소 흡수층(OAL)의 재료로 AlInP 또는 AlGaInP를 사용하는 경우, 염산 또는 그 수용액, 염산과 과산화수소 희석액 또는 그 수용액 중 어느 하나를 사용하여 산소 흡수층(OAL)을 제거할 수 있다.
이와 달리, 산소 흡수층(OAL)의 재료로 AlGaAs를 사용하는 경우, 암모니아와 과산화수소 혼합액 또는 그 수용액을 사용하여 산소 흡수층(OAL)을 제거할 수 있다.
셀(C1)을 구성하는 화합물 반도체층(CS)은 레귤러 성장법 또는 인버스 성장법 중에서 선택된 어느 한 방법에 의해 형성할 수 있다.
도 1 및 도 3은 레귤러 성장법을 이용하여 희생층 위에 후면 콘택층, 후면 전계층, 에미터층 및 베이스층을 순차적으로 적층한 구조의 화합물 반도체 태양전지에 대해 설명하고 있다.
하지만, 인버스 성장법을 이용하여 화합물 반도체층을 형성한 경우에는 후면 콘택층 위치에 전면 콘택층이 위치하고, 후면 전계층 위치에 윈도우층이 위치하며, 에미터층 위치에는 에미터층(리어 에미터 구조를 갖는 경우) 또는 베이스층(프론트 에미터 구조를 갖는 경우)이 위치한다.
따라서, 레귤러 성장법 및 종래 기술에 따른 제조 방법에 의해 제조한 화합물 반도체 태양전지에서는 도 1에 도시한 바와 같이, 에미터층(리어 에미터 구조를 갖는 경우) 또는 베이스층(프론트 에미터 구조를 갖는 경우)이 1E+17보다 높은 산소 함유량을 갖는다.
하지만, 레귤러 성장법 및 본 실시예의 제조 방법에 의해 제조한 화합물 반도체 태양전지에서는 도 3에 도시한 바와 같이, 에미터층(리어 에미터 구조를 갖는 경우) 또는 베이스층(프론트 에미터 구조를 갖는 경우)이 1E+17 이하의 산소 함유량을 갖는다. 그리고 베이스층(리어 에미터 구조를 갖는 경우) 또는 에미터층(프론트 에미터 구조를 갖는 경우)도 1E+17 이하의 산소 함유량을 갖는다.
따라서, 본 실시예의 제조 방법에 의해 제조한 화합물 반도체 태양전지의 에미터층과 베이스층은 화합물 반도체층의 성장법과 무관하게 각각 1E+17 이하의 산소 함유량을 갖는다.
그리고 후면 콘택층(레귤러 성장법으로 화합물 반도체층을 형성한 경우) 또는 전면 콘택층(인버스 성장법으로 화합물 반도체층을 형성한 경우)도 1E+17 이하의 산소 함유량을 갖는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 모기판의 한쪽 면 위에 희생층을 형성하는 단계;
    상기 희생층의 한쪽 면 위에 산소 흡수층을 형성하는 단계;
    1개 이상의 셀을 형성하기 위한 화합물 반도체층을 상기 산소 흡수층 위에 형성하는 단계;
    ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 1개 이상의 셀 및 상기 산소 흡수층을 상기 모기판과 분리하는 단계; 및
    상기 산소 흡수층을 제거하는 단계
    를 포함하는 화합물 반도체 태양전지의 제조 방법.
  2. 제1항에서,
    GaAs 단결정 웨이퍼를 상기 모기판의 재료로 사용하는 화합물 반도체 태양전지의 제조 방법.
  3. 제2항에서,
    AlxGa1 - xAs (x>0.8)를 상기 희생층의 재료로 사용하는 화합물 반도체 태양전지의 제조 방법.
  4. 제3항에서,
    상기 산소 흡수층을 단층 또는 복층으로 형성하는 화합물 반도체 태양전지의의 제조 방법.
  5. 제4항에서,
    AlInP, AlGaInP, 또는 AlGaAs 중에서 선택된 적어도 하나의 재료를 상기 산소 흡수층의 재료로 사용하는 화합물 반도체 태양전지의 제조 방법.
  6. 제5항에서,
    상기 산소 흡수층을 50 내지 500nm의 두께로 형성하는 화합물 반도체 태양전지의 제조 방법.
  7. 제5항에서,
    상기 AlInP 또는 상기 AlGaInP를 상기 산소 흡수층의 재료로 사용하고, 염산 또는 그 수용액, 염산과 과산화수소 희석액 또는 그 수용액 중 어느 하나를 사용하여 산소 흡수층을 제거하는 화합물 반도체 태양전지의 제조 방법.
  8. 제5항에서,
    상기 AlGaAs를 상기 산소 흡수층의 재료로 사용하고, 암모니아와 과산화수소 혼합액 또는 그 수용액을 사용하여 상기 산소 흡수층을 제거하는 화합물 반도체 태양전지의 제조 방법.
  9. 화합물 반도체로 형성되며, 제1 도전성 타입의 불순물을 함유하는 베이스층; 및
    화합물 반도체로 형성되며, 상기 제1 도전성 타입의 반대인 제2 도전성 타입의 불순물을 함유하는 베이스층
    을 포함하며,
    상기 베이스층 및 상기 에미터층은 각각 1E+ 17atoms/cc 이하의 산소 농도를 갖는 화합물 반도체 태양전지.
  10. 제9항에서,
    상기 화합물 반도체 태양전지는 에미터층의 후면에 위치하는 후면 콘택층을 더 포함하며, 상기 후면 콘택층은 1E+ 17atoms/cc 이하의 산소 농도를 갖는 화합물 반도체 태양전지.
PCT/KR2018/013329 2018-05-29 2018-11-05 화합물 반도체 태양전지 및 이의 제조 방법 WO2019231062A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0061340 2018-05-29
KR1020180061340A KR20190135842A (ko) 2018-05-29 2018-05-29 화합물 반도체 태양전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2019231062A1 true WO2019231062A1 (ko) 2019-12-05

Family

ID=68698335

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/013329 WO2019231062A1 (ko) 2018-05-29 2018-11-05 화합물 반도체 태양전지 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR20190135842A (ko)
WO (1) WO2019231062A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090211635A1 (en) * 2005-03-24 2009-08-27 Kyocera Corporation Photovoltaic Conversion Element and Manufacturing Method Therefor, and Photovoltaic Conversion Module Using Same
JP2012041211A (ja) * 2010-08-16 2012-03-01 Sumco Corp 多結晶シリコンウェーハ及びその鋳造方法
KR101228140B1 (ko) * 2009-11-27 2013-01-31 엘지전자 주식회사 태양전지
KR20150076881A (ko) * 2013-12-27 2015-07-07 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP2017505989A (ja) * 2014-01-15 2017-02-23 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 印刷法によるエピタキシャルリフトオフ太陽電池の小型放物面型集光器との統合

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090211635A1 (en) * 2005-03-24 2009-08-27 Kyocera Corporation Photovoltaic Conversion Element and Manufacturing Method Therefor, and Photovoltaic Conversion Module Using Same
KR101228140B1 (ko) * 2009-11-27 2013-01-31 엘지전자 주식회사 태양전지
JP2012041211A (ja) * 2010-08-16 2012-03-01 Sumco Corp 多結晶シリコンウェーハ及びその鋳造方法
KR20150076881A (ko) * 2013-12-27 2015-07-07 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP2017505989A (ja) * 2014-01-15 2017-02-23 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 印刷法によるエピタキシャルリフトオフ太陽電池の小型放物面型集光器との統合

Also Published As

Publication number Publication date
KR20190135842A (ko) 2019-12-09

Similar Documents

Publication Publication Date Title
US7488890B2 (en) Compound solar battery and manufacturing method thereof
US9018517B2 (en) Silicon heterojunction photovoltaic device with wide band gap emitter
JP2008103720A (ja) キャップ層の局在化ドーピングを有する太陽電池構造体
Huang et al. Flexible four-junction inverted metamorphic AlGaInP/AlGaAs/In0. 17Ga0. 83As/In0. 47Ga0. 53As solar cell
WO2018124641A1 (en) Compound semiconductor solar cell
WO2018216984A1 (en) Compound semiconductor solar cell
WO2019231062A1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
WO2018190569A1 (en) Compound semiconductor solar cell
US20180301576A1 (en) Compound semiconductor solar cell and method for manufacturing the same
WO2014046473A1 (ko) 태양전지 셀 및 이의 제조방법
WO2018199555A1 (en) Compound semiconductor solar cell and method of manufacturing the same
WO2018199553A1 (en) Compound semiconductor solar cell and method of manufacturing the same
WO2018190583A1 (en) Method for manufacturing a compound semiconductor solar cell
WO2019164117A1 (ko) 화합물 태양전지 모듈
US10861991B2 (en) Compound semiconductor solar cell and method of manufacturing the same
WO2019177247A1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
WO2018230863A1 (en) Compound semiconductor solar cell and method of manufacturing the same
WO2020040393A1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
US11563134B2 (en) Systems and methods for three-terminal tandem solar cells
WO2018105971A2 (en) Compound semiconductor solar cell
KR102559479B1 (ko) 화합물 반도체 태양전지의 제조 방법
US20180301575A1 (en) Compound semiconductor solar cell and method for manufacturing a front electrode of the solar cell
KR101921240B1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
WO2019139246A1 (ko) 화합물 태양전지와 화합물 태양전지 모듈
WO2019009532A1 (ko) 화합물 태양전지 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18920993

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18920993

Country of ref document: EP

Kind code of ref document: A1