JP6459722B2 - 電気回路基板 - Google Patents

電気回路基板 Download PDF

Info

Publication number
JP6459722B2
JP6459722B2 JP2015072931A JP2015072931A JP6459722B2 JP 6459722 B2 JP6459722 B2 JP 6459722B2 JP 2015072931 A JP2015072931 A JP 2015072931A JP 2015072931 A JP2015072931 A JP 2015072931A JP 6459722 B2 JP6459722 B2 JP 6459722B2
Authority
JP
Japan
Prior art keywords
connection pad
connection
electric circuit
circuit board
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015072931A
Other languages
English (en)
Other versions
JP2016191878A (ja
Inventor
秀樹 一明
秀樹 一明
徳一 宮崎
徳一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Osaka Cement Co Ltd
Original Assignee
Sumitomo Osaka Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Osaka Cement Co Ltd filed Critical Sumitomo Osaka Cement Co Ltd
Priority to JP2015072931A priority Critical patent/JP6459722B2/ja
Publication of JP2016191878A publication Critical patent/JP2016191878A/ja
Application granted granted Critical
Publication of JP6459722B2 publication Critical patent/JP6459722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Description

本発明は、電気回路基板に関し、特に、基板上に信号電極と接地電極とが形成された電気回路基板に関する。
近年、光通信や光計測の分野において、電気光学効果を有する基板上に光導波路を形成すると共に、光導波路内を伝搬する光波を制御するための信号電極及び接地電極を形成した導波路型光変調器などの光導波路素子が多用されている。
このような光導波路素子に関し、例えば特許文献1には、信号電極の一部を跨ぐように電気的接続(ボンディング)を実施する技術について記載されている。また、特許文献2には、ボンディングを実施する際の接続用パッドの面積及び厚さについて記載されている。
特開2011−215293号公報 特開2014−199339号公報
小型化や高集積化した光導波路素子等の電気回路基板では、ワイヤ等で信号電極をボンディング接続するための接続用パッドのサイズを十分大きくとれない場合があり、また接地電極と接続用パッドも非常に近接して配置されている。このため、ボンディング(例えば、ウェッジボンディング)工程におけるボンディング位置のバラツキにより、ボンディングワイヤと接地電極が接続し、ショートする場合がある。
図1は、従来の光導波路素子におけるボンディング接続の例を示す断面図である。この例は、信号電極2の配線の途中を接地電極6(GND部)が横切って信号電極2が分断される場合の例であり、この分断の前後に接続用パッド3(A)と接続用パッド3(B)を設け、これらパッド間をワイヤ8でボンディング接続して中継している。この場合には、ボンディングの位置ずれで、パッド間(接続用パッド3(A)と接続用パッド3(B)との間)の接地電極6にワイヤ8が接触してショートしてしまう懸念がある。
本発明が解決しようとする課題は、上述した問題を解決し、ボンディング工程におけるボンディング位置のバラツキによる電極ショートを抑制することが可能な電気回路基板を提供することである。
上記課題を解決するため、本発明の電気回路基板は以下のような技術的特徴を有する。
(1) 光導波路が形成された基板上に信号電極と接地電極とを設けると共に、該信号電極の一部に接続される接続用パッド(A)を備えた電気回路基板において、該接地電極は、該接続用パッド(A)を囲むように配置される接地電極部分を有し、該基板又は他の基板上に、電気回路素子又は他の信号電極のいずれかである電気部品を設けると共に、該電気部品の一部に接続される接続用パッド(B)を備え、該接続用パッド(A)と該接続用パッド(B)とをワイヤボンディング接続し、該ワイヤボンディング接続が跨ぐ領域にある該接地電極部分の高さは、該領域以外の該接地電極部分の高さより低く、かつ該接続用パッド(A)と該接続用パッド(B)のいずれの高さよりも低いことを特徴とする。
(2) 上記(1)に記載の電気回路基板において、該接続用パッド(A)と該接続用パッド(B)との間に光導波路が配置され、該接地電極部分は、当該光導波路の上には形成されていないことを特徴とする。
) 上記(1)又は(2)に記載の電気回路基板において、該接続用パッド(A)における電気信号が伝導する方向に沿った両側に接地電極部分が形成され、該両側の接地電極部分は、該接続用パッド(A)と該接続用パッド(B)との間に配置される接地電極部分と接続されていることを特徴とする。
) 上記(1)乃至(3)のいずれかに記載の電気回路基板において、該接続用パッド(A)と該接続用パッド(B)の高さは、互いに異なることを特徴とする。
) 上記(1)乃至(4)のいずれかに記載の電気回路基板において、ワイヤボンディング接続の方向における該接続用パッド(A)と該接続用パッド(B)の長さは、150μm以下であることを特徴とする。
) 上記(1)乃至()のいずれかに記載の電気回路基板において、ワイヤボンディング接続の方向における該接続用パッド(A)と該接地電極部分の間隔および該接続用パッド(B)と該接地電極部分の間隔は、50μm以下であることを特徴とする。
本発明により、信号電極の一部に設けた接続用パッド(A)と、電気部品の一部に設けた接続用パッド(B)とをワイヤボンディング接続する構成において、該接続用パッド(A)と該接続用パッド(B)との間に配置される該接地電極の高さを、該接続用パッド(A)と該接続用パッド(B)のいずれの高さよりも低くしたので、ボンディング工程におけるボンディング位置のバラツキによる電極ショートを抑制することが可能な電気回路基板を提供することができる。
従来の光導波路素子におけるボンディング接続の例を示す断面図である。 従来の光導波路素子におけるボンディング接続の他の例を示す平面図である。 光導波路素子におけるパッド間のボンディング接続部分の工夫について説明する図であり、(a)は断面図であり、(b)は平面図である。 本発明に係る電気回路基板におけるボンディング接続の例を示しており、(a)は断面図であり、(b)は平面図である。 本発明に係る電気回路基板におけるボンディング接続の他の例を示す平面図である。 本発明に係る電気回路基板におけるボンディング接続の更に他の例を示す断面図である。 本発明に係る電気回路基板を光導波路基板に適用した例を示す平面図である。 本発明に係る電気回路基板を光導波路基板に適用した他の例を示しており、(a)は平面図であり、(b)は断面図である。
以下、本発明に係る電気回路基板について、詳細に説明するに先立ち、ボンディング接続のショートに関して更に説明する。
図2は、従来の光導波路素子におけるボンディング接続の他の例を示す平面図である。
この例では、基板1上の信号電極2の一部に接続用パッド3(A)と、基板1上の部品搭載基板4に搭載された電気回路素子(例えばPD(受光素子))の一部に接続された接続用パッド5(B)とをワイヤ8でボンディング接続している。
また、基板1には、信号電極2及び接続用パッド3(A)を電気信号が伝導する方向に沿った両側に、接地電極6を設けてある。従来、この両側の接地電極6は、各々の電位を安定させるために、接続用パッド3(A)より先に延びる先端側(電気回路素子側)で、互いにワイヤ(図示略)でボンディング接続する構成となっていた。
ところが、信号電極及び接続用パッド3(A)の両側の接地電極6をその先端側で互いにボンディング接続する構成は、多くの工数が必要であり、信頼性の低下にもつながる。 そこで、このような問題を改善するための工夫が求められている。
図3は、光導波路素子におけるパッド間のボンディング接続部分の工夫について説明する図であり、(a)は断面図であり、(b)は平面図である。図3に示すように、信号電極及び接続用パッド3(A)の両側の接地電極6を、その先端側で互いにボンディング接続する構成に代えて、その先端側で互いに接地電極6’で接続する構成が考えられる。すなわち、信号電極2及び接続用パッド3(A)を囲むように、接続用パッド3(A)と接続用パッド5(B)との間にも接地電極6’を設ける。
このような工夫を行うことで、信号電極2及び接続用パッド3(A)の両側の接地電極6の電位がボンディング接続の場合よりも安定するため、信号電極2を流れる電気信号の伝送特性が安定する効果が得られる。また、ワイヤの本数を減らすことができるため、工数の削減を図れる。また、ボンディング接続ではなく接地電極6’で接続すると、振動などに対する機械的強度が増し、信頼性が向上する。
しかしながら、接続用パッド3(A)と接続用パッド5(B)とを電気的に接続するワイヤ8の下方において、接続用パッド3(A)に近接して接地電極6’を設けることになる。この場合、接地電極6’を接地電極6と同じような厚みの厚電極とすると、ボンディングの位置ずれで、パッド間(接続用パッド3(A)と接続用パッド5(B)との間)の接地電極6にワイヤ8が接触してショートしてしまう懸念がある。
そこで、本発明に係る電気回路基板は、例えば、図4に示すように、基板1上に信号電極2と接地電極6,7とを設けると共に、該信号電極2の一部に接続される接続用パッド3(A)を備えた電気回路基板において、該基板1上に電気部品を設けると共に、該電気部品の一部に接続される接続用パッド5(B)を備え、該接続用パッド3(A)と該接続用パッド5(B)とをワイヤ8でボンディング接続し、該接続用パッド3(A)と該接続用パッド5(B)との間に配置される該接地電極7の高さは、該接続用パッド3(A)と該接続用パッド5(B)のいずれの高さよりも低いことを特徴とする。
以下では、電気回路基板の例として、図7や図8に示すうような、電気光学効果を有する基板1上に光導波路10と信号電極2及び接地電極6,7とが形成された光導波路基板を用いて説明する。
なお、本発明は、このような光導波路基板に限定されず、基板上の信号電極の一部に接続される接続用パッド(A)と、該基板上の電気部品の一部に接続される接続用パッド(B)とをワイヤでボンディング接続する種々の電気回路基板に適用することができる。また、本発明は、基板上の信号電極の一部に接続される接続用パッド(A)と、他の基板上の電気部品の一部に接続される接続用パッド(B)とをワイヤでボンディング接続する場合にも適用することができる。
ここで、電気回路基板は、単一の基板で構成されてもよく、複数の基板で構成されてもよい。また、基板上の電気部品としては、PD(受光素子)や抵抗等の電気回路素子だけでなく、信号電極の配線も含まれる。すなわち、信号電極と電気回路素子とのボンディング接続や、信号電極の配線同士のボンディング接続に、本発明を適用することができる。また、基板上に電気部品を設ける態様としては、該基板に直接電気部品を設ける態様や、該基板上に設けた部品搭載基板に電気部品を搭載する態様がある。また、信号電極を含む電気部品の一部に接続される接続用パッドとは、該電気部品に直接接続される接続用パッドだけでなく、該電気部品の一部に対して他の接続用パッドを介して間接的に接続される接続用パッドも含まれる。
また、ボンディング接続とは、ワイヤボンディングやリボン線ボンディングを含み、その接続手法としては、ワイヤボンディングにはウェッジボンディング又はボールボンディングを用いることができ、リボン線ボンディングにはウェッジボンディングを用いることができる。
電気光学効果を有する基板としては、例えば、ニオブ酸リチウム、タンタル酸リチウム、PLZT(ジルコン酸チタン酸鉛ランタン)等の単結晶材料やこれらの固溶体結晶材料を用いることができる。また、半導体やポリマーも、電気光学効果を有する基板として使用することが可能である。
光導波路は、例えば、チタンなどの高屈折材料を基板に注入又は熱拡散することで形成することが可能である。また、基板1に凹凸を形成し、リッジ型又はリブ型の光導波路10を形成することも可能である。
信号電極や接地電極を形成する際には、フォトリソグラフィによりパターンを形成し、製膜、金メッキ、エッチング処理などを行うことにより、必要な厚みの電極を形成する。信号電極は、変調信号、DC信号、PDモニタ信号などの種々の信号を伝送することができる。
図4は、本発明に係る電気回路基板におけるボンディング接続の例を示しており、(a)は断面図であり、(b)は平面図である。また、図5は、本発明に係る電気回路基板におけるボンディング接続の他の例を示す平面図である。
図4及び図5では、基板1上の信号電極2の一部に接続された接続用パッド3(A)と、基板1上の部品搭載基板4に搭載された電気回路素子(例えばPD(受光素子))の一部に接続された接続用パッド5(B)とをワイヤ8でボンディング接続しており、接続用パッド3(A)と接続用パッド5(B)の高さが互いに異なっている。なお、図4は、接続用パッド3(A)よりも接続用パッド5(B)の方が高い場合の例であり、図5は、接続用パッド3(A)の方が接続用パッド5(B)よりも高い場合の例である。
図4及び図5のいずれにおいても、パッド間(接続用パッド3(A)と接続用パッド5(B)の間)の接地電極7、すなわち、ワイヤ8が上部を跨ぐ接地電極7については、接続用パッド3(A)と接続用パッド5(B)のいずれの高さよりも低くしてある。
このように、本発明では、接地電極6,7の高さ(厚み)を均一化するのではなく、ボンディングのワイヤ8が接触する可能性がある部分に設けられる接地電極7を薄くすることで、ボンディング工程におけるボンディング位置のバラツキによる電極ショートの発生を抑制している。また、ワイヤ8で跨ぐ接地電極7が薄いので、ワイヤ長を短くしても電極ショートが発生しにくい。また、ワイヤ長を短くすることで、ボンディング強度の安定や電気特性の安定化も実現される。また、高低差のあるボンディング接続であっても電極ショートを抑制できるので、チップ・基板設計の自由度が向上する。
更に、本発明では、接続用パッド3(A)を電気信号が伝導する方向に沿った両側の接地電極6を、薄い接地電極7によって電気的に接続している。このため、両側の接地電極6を互いに電気的に接続するために追加のボンディングが不要となり、ワイヤの本数を削減でき、工数の削減及び信頼性の向上につながる。
ここで、ボンディング接続の方向における接続用パッド3(A)の長さL(A)、接続用パッド5(B)の長さL(B)は、いずれも150μm以下とすることができ、更には、100μm以下の場合に効果的である。
また、接続用パッド3(A)と薄い接地電極7との間隔S(A,G)、接続用パッド5(B)と薄い接地電極7との間隔S(B,G)は、いずれも50μm以下とすることができ、更には、35μm以下の場合に効果的である。
また、接続用パッド3(A)と接続用パッド5(B)との間隔S(A,B)は、ワイヤボンディングの機械的強度を考慮すると6000μm以下とすることができ、特に、500μm以下の場合に効果的である。更には、200μm以下の場合は高周波特性の劣化も抑制できるため更に効果的である。
図6は、本発明に係る電気回路基板におけるボンディング接続の更に他の例を示す平面図である。
図6では、基板1上の信号電極2の一部に設けた接続用パッド3(A)と、該信号電極2の他の一部に設けた接続用パッド3(B)とをワイヤ8でボンディング接続している。つまり、信号電極2の配線の途中を接地電極6が横切って信号電極2が分断される場合に、この分断の前後に接続用パッド3(A)と接続用パッド3(B)を設け、これらをワイヤ8でボンディング接続して中継している。この場合にも、パッド間の接地電極7、すなわち、ワイヤ8が上部を跨ぐ接地電極7については、接続用パッド3(A)や接続用パッド3(B)よりも高さを低くしてある。
したがって、ボンディング工程におけるボンディング位置のバラツキによる電極ショートの発生を抑制できる。また、接地電極7を低く(薄く)したので、パッド間の間隔を狭くすることも可能である。
図7は、本発明に係る電気回路基板を光導波路基板に適用した例を示す平面図である。同図には、基板1(変調器基板)上の信号電極2と基板1上の部品搭載基板4に搭載された電気回路素子(本例ではモニタ用PD)との間のボンディング接続(R1)と、基板1上の信号電極2の配線間のボンディング接続(R2)と、基板1上の信号電極2と他の基板(本例では中継基板)11上の信号電極(図示略)の配線間のボンディング接続(R3)の様子を示してある。R1〜R3のいずれにおいても、ボンディングのワイヤ8が接触する可能性がある部分に設けられる接地電極7を薄くしてある。
なお、同図は、変調器基板上に搭載したモニタ用PDの配線について示しているが、本発明は、変調器の制御電極の配線などの種々の基板配線に適用することができる。特に、ネスト型の集積型変調器では、多数の制御電極やモニタ用PDの配線なども配置されるため、本発明を適用することで、作業性・信頼性・特性に優れた変調器を実現することができる。
図8は、本発明に係る電気回路基板を光導波路基板に適用した他の例を示しており、(a)は平面図であり、(b)は断面図である。光導波路基板上に信号電極及び接地電極を直接形成する場合には、導波路上の信号電極や接地電極などの金属による光の吸収を防止するために、導波路10で電極配線が分断される。このような場合、導波路10に近接して低い(薄い)接地電極7を配置することで、ボンディング工程におけるボンディング位置のバラツキによる電極ショートの発生を抑制し、ボンディング数を削減した構造を実現できる。
また、図8では、信号電極2の一部に形成された接続用パッド3(A)と、他の信号電極2の一部に形成された接続用パッド3(C)にボンディング接続された接続用パッド3(B)とをボンディング接続している。つまり、電気部品の一部に直接接続される接続用パッド同士のボンディング接続ではなく、電気部品の一部に間接的に接続される接続用パッドのボンディング接続に本発明を適用している。
このように、これまでの説明では電気部品の一部に形成された接続用パッド(電気部品に直接接続された接続用パッド)をボンディング接続する構成であったが、図8のように、電気部品のない接続用パッド(電気部品に間接的に接続された接続用パッド)をボンディング接続する構成であってもよい。
以上のように、本発明に係る電気回路基板では、ボンディング位置がばらついた場合でも、ワイヤで繋ぐ接続用パッドに近接する接地電極とのショートを抑制できる。また、小型化や高集積化したLNチップ等の電気回路素子の電極間隔が狭い場合でも、近接する接地電極とのショートを抑制できる。また、パッド両側の接地電極の間を薄い接地電極で電気的に接続するので、ボンディング接続の本数の削減・工数削減が可能となる。
更に、ワイヤのループ高さも低くでき、長さも短くできるので、振動・衝撃試験(例えば、機械的衝撃として、500g、1.0msの条件を5方向に対して1方向につき5回、及び、振動として、20g、20〜2000Hzで20Hz間隔で1サイクル4分を1軸方向に4サイクル)でのワイヤ配線の外れや断線が抑制される。
また、本発明は、高低差のある基板とのワイヤボンディング接続などにも適用が可能であり、電極の配線密度を上げたりすることができるため、設計の自由度が向上する。
以上、説明したように、本発明によれば、ボンディング工程におけるボンディング位置のバラツキによる電極ショートを抑制することが可能な電気回路基板を提供することができる。
1,11 基板
2 信号電極
3(A),3(B),3(C),5(B) 接続用パッド
4 部品搭載基板
6,6’ 接地電極(厚電極)
7 接地電極(薄電極)
8 ワイヤ
10 光導波路

Claims (6)

  1. 光導波路が形成された基板上に信号電極と接地電極とを設けると共に、該信号電極の一部に接続される接続用パッド(A)を備えた電気回路基板において、
    該接地電極は、該接続用パッド(A)を囲むように配置される接地電極部分を有し、
    該基板又は他の基板上に、電気回路素子又は他の信号電極のいずれかである電気部品を設けると共に、該電気部品の一部に接続される接続用パッド(B)を備え、
    該接続用パッド(A)と該接続用パッド(B)とをワイヤボンディング接続し、
    該ワイヤボンディング接続が跨ぐ領域にある該接地電極部分の高さは、該領域以外の該接地電極部分の高さより低く、かつ該接続用パッド(A)と該接続用パッド(B)のいずれの高さよりも低いことを特徴とする電気回路基板。
  2. 請求項1に記載の電気回路基板において、
    該接続用パッド(A)と該接続用パッド(B)との間に光導波路が配置され、
    該接地電極部分は、当該光導波路の上には形成されていないことを特徴とする電気回路基板。
  3. 請求項1又は2に記載の電気回路基板において、
    該接続用パッド(A)における電気信号が伝導する方向に沿った両側に接地電極部分が形成され、
    該両側の接地電極部分は、該接続用パッド(A)と該接続用パッド(B)との間に配置される接地電極部分と接続されていることを特徴とする電気回路基板。
  4. 請求項1乃至のいずれかに記載の電気回路基板において、
    該接続用パッド(A)と該接続用パッド(B)の高さは、互いに異なることを特徴とする電気回路基板。
  5. 請求項1乃至のいずれかに記載の電気回路基板において、
    ワイヤボンディング接続の方向における該接続用パッド(A)と該接続用パッド(B)の長さは、150μm以下であることを特徴とする電気回路基板。
  6. 請求項1乃至のいずれかに記載の電気回路基板において、
    ワイヤボンディング接続の方向における該接続用パッド(A)と該接地電極部分の間隔および該接続用パッド(B)と該接地電極部分の間隔は、50μm以下であることを特徴とする電気回路基板。
JP2015072931A 2015-03-31 2015-03-31 電気回路基板 Active JP6459722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015072931A JP6459722B2 (ja) 2015-03-31 2015-03-31 電気回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015072931A JP6459722B2 (ja) 2015-03-31 2015-03-31 電気回路基板

Publications (2)

Publication Number Publication Date
JP2016191878A JP2016191878A (ja) 2016-11-10
JP6459722B2 true JP6459722B2 (ja) 2019-01-30

Family

ID=57246729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015072931A Active JP6459722B2 (ja) 2015-03-31 2015-03-31 電気回路基板

Country Status (1)

Country Link
JP (1) JP6459722B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7031185B2 (ja) 2017-09-15 2022-03-08 富士電機株式会社 ウェッジツール及びウェッジボンディング方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5442468U (ja) * 1977-08-31 1979-03-22
JPH04128714A (ja) * 1989-12-22 1992-04-30 Sony Corp 光制御装置
JP2001232839A (ja) * 2000-02-23 2001-08-28 Toshiba Corp サーマルヘッド
US7031558B2 (en) * 2003-08-18 2006-04-18 Hassan Tanbakuchi Low-pass filter transmission line with integral electroabsorption modulator
GB2407644B (en) * 2003-10-28 2007-06-20 Filtronic Plc A coplanar waveguide line
JP4292476B2 (ja) * 2004-08-16 2009-07-08 ソニー株式会社 光導波モジュール及び光情報処理装置
JP5056040B2 (ja) * 2007-02-08 2012-10-24 富士通株式会社 光変調器
JP5074431B2 (ja) * 2009-02-06 2012-11-14 アンリツ株式会社 光変調器
JP2013015670A (ja) * 2011-07-04 2013-01-24 Sumitomo Electric Device Innovations Inc 光変調装置
JP5915665B2 (ja) * 2011-12-28 2016-05-11 住友大阪セメント株式会社 光導波路素子モジュール
JP5945213B2 (ja) * 2012-10-30 2016-07-05 日本電信電話株式会社 光半導体装置
JP2014153537A (ja) * 2013-02-08 2014-08-25 Anritsu Corp 光変調器
JP6248441B2 (ja) * 2013-07-12 2017-12-20 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法

Also Published As

Publication number Publication date
JP2016191878A (ja) 2016-11-10

Similar Documents

Publication Publication Date Title
JP6168171B1 (ja) 光モジュール
WO2013100119A1 (ja) 光導波路素子モジュール
US20090294158A1 (en) Electronic circuit and method for manufacturing same
JP6066324B2 (ja) 電子装置
JP5812142B2 (ja) 光導波路素子モジュール
JP2016142855A (ja) 光デバイス
TW201401456A (zh) 基板結構與封裝結構
JP6459722B2 (ja) 電気回路基板
JP2015055669A (ja) 光変調器モジュール
TWI420639B (zh) Semiconductor device
JP6922473B2 (ja) 光変調器
JP6728888B2 (ja) 光変調器
US10763200B2 (en) Mounting structure and module
JP2003068795A (ja) 表示装置およびその製造方法
JP2004221320A (ja) 半導体装置およびその製造方法
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP5720716B2 (ja) 光導波路素子
WO2017145473A1 (ja) モジュール装置
CN112563339B (zh) 光模块
JP4488073B2 (ja) 電気接続装置
JP6028908B2 (ja) 半導体装置
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2011216629A (ja) 光モジュール用評価装置及びその製造方法
CN116157722A (zh) 光调制器及使用该光调制器的光发送装置
JP2006332415A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6459722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150