JP6445348B2

JP6445348B2 - 半導体装置及びその制御方法

Info

Publication number: JP6445348B2
Application number: JP2015033926A
Authority: JP
Inventors: 田島　英幸; 英幸田島
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2015-02-24
Filing date: 2015-02-24
Publication date: 2018-12-26
Anticipated expiration: 2035-02-24
Also published as: US20170222558A1; US9654006B2; US20160248325A1; JP2016158366A

Description

本発明は、半導体装置及びその制御方法に関し、例えば安定した出力電圧を生成するのに適した半導体装置及びその制御方法に関する。

非特許文献１及び非特許文献２に開示された昇降圧型電源には、出力電圧の制御方式の一つである平均電流モード制御方式が採用されている。本制御方式が採用された昇降圧型電源は、出力電圧をフィードバック制御するための電圧ループと、インダクタに流れる平均的な電流をフィードバック制御するための電流ループと、を有する。ここで、電圧ループは、主に、出力端子に接続された負荷による出力電圧の変動を抑制するために用いられる。また、電流ループは、主に、入力電圧の変動による出力電圧の変動を抑制するために用いられる。

Linear Technology Corporation、[online]、[2015年1月15日検索]、インターネット、<URL:http://cds.linear.com/docs/en/datasheet/3129fb.pdf> Texas Instruments Incorporated、[online]、[2015年1月15日検索]、インターネット、<URL:http://www.ti.com/lit/ds/symlink/tps63060.pdf>

非特許文献１及び非特許文献２に開示された構成では、降圧時、即ち、入力電圧≧出力電圧の時、インダクタに流れる電流が入力電圧に比例する。そのため、インダクタに流れる電流をフィードバック制御するための電流ループの帯域も入力電圧に比例する。そのため、入力電圧が大きい場合には電流ループの帯域は大きいが、入力電圧が低下するにつれて電流ループの帯域は低下してしまう。つまり、この構成では、入力電圧の全範囲に亘って電流ループを広帯域化することが困難であった。なお、電流ループの帯域が小さいと、入力電圧の変動による出力電圧の変動が大きくなってしまうため、出力電圧が不安定になってしまう。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、インダクタと、パルス信号によりオンオフが制御されることで当該インダクタに流れる電流を制御するスイッチ部と、を有し、前記パルス信号のデューティ比に応じた電圧分だけ入力電圧を変化させた出力電圧を生成する電源部と、前記出力電圧に対応する比較電圧と、目標電圧と、の差分である第１差分信号のＰＩ制御を行って第１制御信号を出力する第１制御部と、前記第１制御信号と、前記インダクタに流れる電流の平均値を示す電流信号と、の差分である第２差分信号のＰＩ制御を行って第２制御信号を出力する第２制御部と、前記第２制御信号に応じたデューティ比の前記パルス信号を生成するＰＷＭ生成部と、を備え、降圧時、前記第２制御部は、前記第２制御信号と基準比例定数との乗算結果を比例定数として用いて前記第２差分信号の比例制御を行う。

一実施の形態によれば、半導体装置の制御方法は、パルス信号によりインダクタに流れる電流を制御することで、当該パルス信号のデューティ比に応じた電圧分だけ入力電圧を変化させた出力電圧を生成する半導体装置の制御方法であって、前記出力電圧に対応する比較電圧と、目標電圧と、の差分である第１差分信号のＰＩ制御を行って第１制御信号を出力し、降圧時、第２制御信号及び基準比例定数の乗算結果を比例定数として用いて、前記第１制御信号と、前記インダクタに流れる電流の平均値を示す電流信号と、の差分である第２差分信号の比例制御を行うとともに、当該第２差分信号の積分制御を行って、前記第２制御信号を出力し、前記第２制御信号に応じたデューティ比の前記パルス信号を生成する。

前記一実施の形態によれば、入力電圧のレベルに依らず安定した出力電圧を生成することが可能な半導体装置を提供することができる。

実施の形態１に係るＤＣＤＣコンバータの構成を示す図である。実施の形態２に係るＤＣＤＣコンバータの構成を示す図である。実施の形態３に係るＤＣＤＣコンバータの構成を示す図である。実施の形態４に係るＤＣＤＣコンバータの構成の一部を示す図である。

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

＜実施の形態１＞
図１は、実施の形態１に係るＤＣＤＣコンバータ（半導体装置）１の構成を示す図である。ＤＣＤＣコンバータ１は、例えば車両に搭載され、車載アナログ製品に対して安定した電圧を供給するために用いられる。

図１に示すように、ＤＣＤＣコンバータ１は、電源部１２及び制御部１１を備える。

（電源部１２）
電源部１２は、制御部１１から供給されるパルス信号Ｐ１，Ｐ２のデューティ比に応じた電圧分だけ、入力電圧Ｖｉｎを昇圧又は降圧した出力電圧Ｖｏｕｔを生成する部である。

具体的には、電源部１２は、スイッチ部を構成するトランジスタＴｒ１〜Ｔｒ４と、インダクタＬ１と、容量素子Ｃ１と、抵抗素子Ｒ１，Ｒ２と、を備える。本実施の形態では、トランジスタＴｒ１〜Ｔｒ４が何れもＮチャネルＭＯＳトランジスタである場合を例に説明する。

トランジスタＴｒ１では、ドレインが入力端子ＩＮに接続され、ソースがインダクタＬ１の一端（ノードＮ１）に接続され、ゲートに制御部１１からのパルス信号Ｐ１が供給される。トランジスタＴｒ２では、ドレインがノードＮ１に接続され、ソースが接地電圧端子ＧＮＤに接続され、ゲートに制御部１１からのパルス信号Ｐ１の反転信号が供給される。なお、入力端子ＩＮには、外部から入力電圧Ｖｉｎが供給される。接地電圧端子ＧＮＤには、接地電圧ＧＮＤが供給されている。

トランジスタＴｒ３では、ソースが出力端子ＯＵＴに接続され、ドレインがインダクタＬ１の他端（ノードＮ２）に接続され、ゲートに制御部１１からのパルス信号Ｐ２の反転信号が供給される。トランジスタＴｒ４では、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノードＮ２に接続され、ゲートに制御部１１からのパルス信号Ｐ２が供給される。なお、出力端子ＯＵＴから、外部（負荷）に向けて出力電圧Ｖｏｕｔが出力される。

容量素子Ｃ１は、出力端子ＯＵＴと接地電圧端子ＧＮＤとの間に設けられている。抵抗素子Ｒ１，Ｒ２は、出力端子ＯＵＴと接地電圧端子ＧＮＤとの間に直列に設けられている。なお、抵抗素子Ｒ１，Ｒ２の間のノードＮ３の電圧（比較電圧）Ｖｆｂは、出力電圧Ｖｏｕｔを抵抗素子Ｒ１，Ｒ２で分圧したものであって、制御部１１にフィードバックされる。また、インダクタＬ１に流れる電流Ｉｆｂも、インダクタＬ１の一端（ノードＮ１）から制御部１１にフィードバックされる。

（電源部１２の基本動作）
以下、電源部１２の基本動作について簡単に説明する。

降圧時、トランジスタＴｒ３がオンに固定され、トランジスタＴｒ４がオフに固定される。そして、まず、トランジスタＴｒ１がオンし、トランジスタＴｒ２がオフすることにより、入力端子ＩＮからトランジスタＴｒ１及びインダクタＬ１を介して出力端子ＯＵＴに向けて電流が流れる。このとき、インダクタＬ１には、電流エネルギーが蓄えられる。その後、トランジスタＴｒ１がオフし、トランジスタＴｒ２がオンすることにより、入力端子ＩＮからトランジスタＴｒ１を介してインダクタＬ１に向けて流れていた電流が遮断される。インダクタＬ１は、直前に流れていた電流の電流値を維持しようとして、蓄えた電流エネルギーを出力端子ＯＵＴに向けて放出する。それにより、接地電圧端子ＧＮＤからトランジスタＴｒ２を介して出力端子ＯＵＴに向けて電流が流れる。このような動作を繰り返すことで、電源部１２は、入力電圧Ｖｉｎをパルス信号Ｐ１のデューティ比に応じたレベル分だけ降圧した出力電圧Ｖｏｕｔを生成する。

他方、昇圧時、トランジスタＴｒ１がオンに固定され、トランジスタＴｒ２がオフに固定される。そして、まず、トランジスタＴｒ４がオンし、トランジスタＴｒ３がオフすることにより、入力端子ＩＮからインダクタＬ１及びトランジスタＴｒ４を介して接地電圧端子ＧＮＤに向けて電流が流れる。このとき、インダクタＬ１には、電流エネルギーが蓄えられる。その後、トランジスタＴｒ４がオフし、トランジスタＴｒ３がオンすることにより、インダクタＬ１からトランジスタＴｒ４を介して接地電圧端子ＧＮＤに向けて流れていた電流が遮断される。インダクタＬ１は、直前に流れていた電流の電流値を維持しようとして、蓄えた電流エネルギーを出力端子ＯＵＴに向けて電流が流れる。このような動作を繰り返すことで、電源部１２は、入力電圧Ｖｉｎをパルス信号Ｐ２のデューティ比に応じたレベル分だけ昇圧した出力電圧Ｖｏｕｔを生成する。

昇降圧時は、昇圧及び降圧の動作が組み合わせて行われる。

（制御部１１）
制御部１１は、電源部１２の昇圧又は降圧のレベルを制御するためのパルス信号Ｐ１，Ｐ２を出力する部である。

具体的には、制御部１１は、ＰＩＤ制御器（第１制御部）１１１と、ＰＩ制御器（第２制御部）１１２と、ＰＷＭ生成部１１３と、電流検出部１１４と、フィルタ１１５と、昇圧降圧判定部（判定回路）１１６と、減算器１１７，１１８と、記憶部１１９と、乗算器１２０と、選択回路（第１選択回路）１２１と、インバータＩＮＶ１，ＩＮＶ２と、を備える。

減算器１１７は、任意に設定可能な目標電圧Ｖｃｎｓｔと、電源部１２からフィードバックされた電圧Ｖｆｂと、の差分を差分信号（第１差分信号）ｅとして出力する。

ＰＩＤ制御器１１１は、出力電圧Ｖｏｕｔをフィードバック制御する回路であって、減算器１１７から出力された差分信号ｅのＰＩＤ制御（比例制御、積分制御及び微分制御）を行って制御信号（第１制御信号）Ｓとして出力する。

なお、ＰＩＤ制御器１１１において、差分信号ｅに対する比例制御、積分制御及び微分制御は、それぞれ以下の式（１）、式（２）及び式（３）に基づいて行われる。ここで、ＫＰは基準比例定数、ＫＩは積分定数、ＫＤは微分定数を示し、ｔは時刻を示す。

比例制御：ＫＰ×ｅ（ｔ）・・・（１）
積分制御：ＫＩ×∫ｅ（ｔ）ｄｔ・・・（２）
微分制御：ＫＤ×ｄｅ（ｔ）ｄｔ・・・（３）

そして、ＰＩＤ制御器１１１は、差分信号ｅを比例制御、積分制御及び微分制御した結果を加算したうえで、制御信号Ｓとして出力する。

電流検出部１１４は、インダクタＬ１に流れる平均的な電流ＩｆｂをインダクタＬ１の一端（ノードＮ１）から検出する。電流Ｉｆｂはフィルタ１１５によって整流される。

減算器１１８は、ＰＩＤ制御器１１１から出力された制御信号Ｓと、電源部１２からフィードバックされた電流Ｉｆｂと、の差分を差分信号（第２差分信号）ｅｉとして出力する。

ＰＩ制御器１１２は、インダクタＬ１に流れる平均的な電流Ｉｆｂをフィードバック制御する回路であって、減算器１１８から出力された差分信号ｅｉのＰＩ制御（比例制御及び積分制御）を行って制御信号（第２制御信号）Ｄとして出力する。

ここで、降圧時、即ち、入力電圧Ｖｉｎ≧出力電圧Ｖｏｕｔの時、インダクタＬ１に流れる平均電流Ｉｆｂは、入力電圧Ｖｉｎに比例する。したがって、何も対策しなければ、インダクタＬ１に流れる電流をフィードバック制御するための電流ループの帯域も入力電圧に比例してしまい、電流ループの広帯域化が困難になってしまう。そこで、発明者は、降圧時に制御信号Ｄが入力電圧Ｖｉｎに反比例することに着目し、降圧時、基準比例定数ＫＰに制御信号Ｄを乗じた比例定数を用いて差分信号ｅｉを比例制御する構成を採用した。それにより、ＤＣＤＣコンバータ１では、降圧時、電流ループの帯域の入力電圧依存性が相殺されるため、入力電圧Ｖｉｎのレベルに依らず安定した出力電圧Ｖｏｕｔの生成が可能となる。なお、昇圧時には、電流ループの帯域は入力電圧依存性を持たない。

具体的には、昇圧降圧判定部１１６は、ＰＩ制御器１１２から出力される制御信号Ｄに基づいて、電源部１２が昇圧中か降圧中かを判定する。乗算器１２０は、制御信号Ｄと、記憶部１１９に格納された基準比例定数ＫＰと、を乗算した結果ＫＰ×Ｄを出力する。選択回路１２１は、昇圧降圧判定部１１６の判定結果に基づいて、基準比例定数ＫＰ及び乗算結果ＫＰ×Ｄの何れかを選択して出力する。例えば、昇圧降圧判定部１１６により昇圧中（又は昇降圧中）と判定された場合、選択回路１２１は、基準比例定数ＫＰを選択して出力する。他方、昇圧降圧判定部１１６により降圧中と判定された場合、選択回路１２１は、乗算結果ＫＰ×Ｄを選択して出力する。

選択回路１２１の出力結果は、ＰＩ制御器１１２の比例制御で比例定数として用いられる。即ち、ＰＩ制御器１１２は、昇圧時には、基準比例定数ＫＰを比例定数として用いて差分信号ｅｉを比例制御し、降圧時には、乗算結果ＫＰ×Ｄを比例定数として用いて差分信号ｅｉを比例制御する。

なお、ＰＩ制御器１１２において、差分信号ｅｉに対する比例制御及び積分制御は、それぞれ以下の式（４）及び式（５）に基づいて行われる。

比例制御（昇圧時）：ＫＰ×ｅｉ（ｔ）
（降圧時）：ＫＰ×Ｄ×ｅｉ（ｔ）・・・（４）
積分制御：ＫＩ×∫ｅｉ（ｔ）ｄｔ・・・（５）

そして、ＰＩ制御器１１２は、差分信号ｅｉを比例制御及び積分制御した結果を加算したうえで、制御信号Ｄとして出力する。

ＰＷＭ生成部１１３は、制御信号Ｄに応じたデューティ比のパルス信号Ｐ１，Ｐ２を生成する。パルス信号Ｐ１は、電源部１２におけるトランジスタＴｒ１のゲートに供給されるとともに、インバータＩＮＶ１により反転された後、電源部１２におけるトランジスタＴｒ２のゲートに供給される。また、パルス信号Ｐ２は、電源部１２におけるトランジスタＴｒ４のゲートに供給されるとともに、インバータＩＮＶ２により反転された後、電源部１２におけるトランジスタＴｒ３のゲートに供給される。

このように、本実施の形態に係るＤＣＤＣコンバータ１は、降圧時、入力電圧Ｖｉｎに反比例する制御信号Ｄを乗じた比例定数を用いて差分信号ｅｉ（電流ループ）を比例制御する。それにより、ＤＣＤＣコンバータ１は、降圧時、電流ループの帯域の入力電圧依存性を相殺することができるため、入力電力の全範囲に亘って電流ループを広帯域化することができる。また、電流ループの広帯域化に伴って、出力電圧Ｖｏｕｔをフィードバック制御するための電圧ループの広帯域化も可能となる。その結果、ＤＣＤＣコンバータ１は、入力電圧Ｖｉｎのレベルに依らず安定した出力電圧Ｖｏｕｔを生成することができる。換言すると、ＬｉｎｅＴｒａｎｓｉｅｎｔ特性及びＬｏａｄＴｒａｎｓｉｅｎｔ特性を向上させることができる。

本実施の形態では、ＤＣＤＣコンバータ１が昇降圧型である場合を例に説明したが、これに限られず、少なくとも降圧する機能を有していれば良い。

また、ＰＩＤ制御器１１１は、比例制御及び積分制御のみを行うＰＩ制御器に置き換えられてもよい。

また、ＰＩ制御器１１２は、比例制御及び積分制御に加えて微分制御を行うＰＩＤ制御器に置き換えられてもよい。

さらに、ＰＩ制御器１１２では、降圧時、制御信号Ｄを乗じた比例定数を用いて比例制御が行われるだけでなく、制御信号Ｄを乗じた積分定数を用いて積分制御が行われてもよい。さらに、ＰＩ制御器１１２がＰＩＤ制御器に置き換えられた場合には、降圧時、制御信号Ｄを乗じた微分定数を用いて微分制御が行われてもよい。

＜実施の形態２＞
図２は、実施の形態２に係るＤＣＤＣコンバータ２の構成を示す図である。
図２に示すように、ＤＣＤＣコンバータ２は、デジタル制御方式のＤＣＤＣコンバータであって、制御部１１に代えて制御部２１を備える。

制御部２１は、ＰＩＤ制御器２１１と、ＰＩ制御器２１２と、ＰＷＭ生成部２１３と、電流検出部２１４と、フィルタ２１５と、昇圧降圧判定部２１６と、減算器２１７，２１８と、記憶部２１９と、乗算器２２０と、選択回路２２１と、インバータＩＮＶ１，ＩＮＶ２と、フリップフロップ２２２と、ＡＤコンバータ２２３，２２４と、を備える。

なお、制御部２１におけるＰＩＤ制御器２１１、ＰＩ制御器２１２、ＰＷＭ生成部２１３、電流検出部２１４、フィルタ２１５、昇圧降圧判定部２１６、減算器２１７，２１８、記憶部２１９、乗算器２２０、選択回路２２１、インバータＩＮＶ１，ＩＮＶ２は、それぞれ、制御部１１におけるＰＩＤ制御器１１１、ＰＩ制御器１１２、ＰＷＭ生成部１１３、電流検出部１１４、フィルタ１１５、昇圧降圧判定部１１６、減算器１１７，１１８、記憶部１１９、乗算器１２０、選択回路１２１、インバータＩＮＶ１，ＩＮＶ２に対応する。

また、図２には、ＰＩ制御器２１２の詳細な構成が示されている。具体的には、ＰＩ制御器２１２は、乗算器２２５，２２６と、加算器２２７，２３０と、記憶部２２８と、フリップフロップ２２９と、を有する。

ＡＤコンバータ２２３は、減算器２１７から出力された差分信号ｅをＡＤ変換して出力する。ＰＩＤ制御器２１１は、デジタルの差分信号ｅをＰＩＤ制御してデジタルの制御信号Ｓとして出力する。ＡＤコンバータ２２４は、フィルタ２１５から出力されたインダクタＬ１に流れる平均電流ＩｆｂをＡＤ変換して出力する。減算器２１８は、デジタルの制御信号Ｓと、平均電流Ｉｆｂを示すデジタルの電流信号と、の差分をデジタルの差分信号ｅｉとして出力する。

フリップフロップ２２２は、クロック信号の立ち上がりに同期して制御信号（デジタルコード）Ｄをラッチし、制御信号Ｄｚとして出力する。なお、フリップフロップ２２２は、制御信号Ｄをクロック１周期分遅延させて出力するものであればどのような構成であってもよい。

乗算器２２０は、記憶部２１９に格納された基準比例定数ＫＰと、制御信号（デジタルコード）Ｄｚと、を乗算した結果ＫＰ×Ｄｚを出力する。選択回路２２１は、昇圧降圧判定部２１６の判定結果に基づいて、基準比例定数ＫＰ及び乗算結果ＫＰ×Ｄｚの何れかを選択して出力する。

昇圧降圧判定部２１６は、制御信号Ｄｚに基づいて電源部１２が昇圧中か降圧中か昇降圧中かを判定する。例えば、昇圧降圧判定部２１６は、６ビット幅のデジタルコードである制御信号Ｄｚが１０進数表記で０〜３１を示す場合、降圧中であることを示す値０の判定結果を出力し、１０進数表記で３２〜６３を示す場合、昇圧中又は昇降圧中であることを示す値１の判定結果を出力する。それにより、選択回路２２１は、昇圧降圧判定部２１６が値０の判定結果を出力した場合、乗算結果ＫＰ×Ｄｚを選択して出力し、昇圧降圧判定部２１６が値１の判定結果を出力した場合、基準比例定数ＫＰを選択して出力する。

ＰＩ制御器２１２において、乗算器２２５は、差分信号ｅｉの比例制御を行う回路を構成し、差分信号ｅｉと選択回路２２１の出力とを乗算した結果を出力する。具体的には、乗算器２２５は、昇圧時（又は昇降圧時）には、差分信号ｅｉと基準比例定数ＫＰとを乗算して出力し、降圧時には、差分信号ｅｉと乗算結果ＫＰ×Ｄｚとを乗算して出力する。

また、ＰＩ制御器２１２において、乗算器２２６、記憶部２２８、加算器２２７及びフリップフロップ２２９は、差分信号ｅｉの積分制御を行う回路を構成する。乗算器２２６は、差分信号ｅｉと、記憶部２２８に格納された積分定数ＫＩと、を乗算した結果を出力する。加算器２２７は、乗算器２２６の乗算結果と、フリップフロップ２２９にラッチされたデータと、を加算して出力する。フリップフロップ２２９は、加算器２２７の出力をラッチして出力する。つまり、加算器２２７及びフリップフロップ２２９により、差分信号ｅｉと積分定数ＫＩとの乗算結果が積分される。

そして、ＰＩ制御器２１２において、加算器２３０は、乗算器２２５の出力（比例制御の結果）と、フリップフロップ２２９の出力（積分制御の結果）と、を加算して制御信号（デジタルコード）Ｄとして出力する。

ＤＣＤＣコンバータ２のその他の構成及び動作については、基本的にはＤＣＤＣコンバータ１と同様であるためその説明を省略する。

このように、本実施の形態に係るＤＣＤＣコンバータ２は、降圧時、入力電圧Ｖｉｎに反比例する制御信号Ｄｚを乗じた比例定数を用いて、差分信号ｅｉ（電流ループ）を比例制御する。それにより、ＤＣＤＣコンバータ２は、降圧時、電流ループの帯域の入力電圧依存性を相殺することができるため、入力電力の全範囲に亘って電流ループを広帯域化することができる。また、電流ループの広帯域化に伴って、電圧ループの広帯域化も可能となる。その結果、ＤＣＤＣコンバータ２は、入力電圧Ｖｉｎのレベルに依らず安定した出力電圧Ｖｏｕｔを生成することができる。換言すると、ＬｉｎｅＴｒａｎｓｉｅｎｔ特性及びＬｏａｄＴｒａｎｓｉｅｎｔ特性を向上させることができる。

本実施の形態では、ＤＣＤＣコンバータ２が昇降圧型である場合を例に説明したが、これに限られず、少なくとも降圧する機能を有していれば良い。

また、ＰＩＤ制御器２１１は、比例制御及び積分制御のみを行うＰＩ制御器に置き換えられてもよい。

また、ＰＩ制御器２１２は、比例制御及び積分制御に加えて微分制御を行うＰＩＤ制御器に置き換えられてもよい。

さらに、ＰＩ制御器２１２では、降圧時、制御信号Ｄｚを乗じた比例定数を用いて比例制御が行われるだけでなく、制御信号Ｄｚを乗じた積分定数を用いて積分制御が行われてもよい。さらに、ＰＩ制御器２１２がＰＩＤ制御器に置き換えられた場合には、降圧時、制御信号Ｄｚを乗じた微分定数を用いて微分制御が行われてもよい。

＜実施の形態３＞
図３は、実施の形態３に係るＤＣＤＣコンバータ３の構成を示す図である。
図３に示すように、ＤＣＤＣコンバータ３は、デジタル制御方式のＤＣＤＣコンバータであって、制御部２１に代えて制御部３１を備える。

制御部３１は、ＰＩＤ制御器２１１に代えてＰＩＤ制御器３１１を備え、利得部３３１及び選択回路（第２選択回路）３３２をさらに備える。

また、図３には、ＰＩＤ制御器３１１の詳細な構成が示されている。具体的には、ＰＩＤ制御器３１１は、乗算器３３３と、積分器３３４と、微分器３３５と、加算器３３６と、を備える。

利得部３３１は、記憶部２１９に格納された基準比例定数ＫＰを所定利得で増幅（乗算）して出力する。選択回路３３２は、昇圧降圧判定部２１６の判定結果に基づいて、基準比例定数ＫＰ及び利得部３３１の出力（基準比例定数ＫＰを増幅した比例定数）の何れかを選択して出力する。

ＰＩＤ制御器３１１において、乗算器３３３は、差分信号ｅの比例制御を行う回路を構成し、差分信号ｅと選択回路３３２の出力とを乗算した結果を出力する。具体的には、乗算器３３３は、昇圧時（又は昇降圧時）には、差分信号ｅと基準比例定数ＫＰとを乗算して出力し、降圧時には、差分信号ｅと、基準比例定数ＫＰを増幅した比例定数と、を乗算して出力する。

また、ＰＩＤ制御器３１１において、積分器３３４は、差分信号ｅの積分制御を行い、微分器３３５は、差分信号ｅの微分制御を行う。そして、加算器３３６は、乗算器３３３の出力（比例制御の結果）と、積分器３３４の出力（積分制御の結果）と、微分器３３５の出力（微分制御の結果）と、を加算して制御信号Ｓとして出力する。

ＤＣＤＣコンバータ３のその他の構成及び動作については、基本的にはＤＣＤＣコンバータ２と同様であるためその説明を省略する。

ここで、昇圧時には、電源部１２においてＲＨＰＺ（Right Half Plane Zero）が発生する可能性があり、その場合には、電圧ループの帯域がＲＨＰＺ周波数によって制限されてしまう。その結果、降圧時でも、電圧ループの帯域が制限されてしまう。そこで、本実施の形態に係るＤＣＤＣコンバータ３では、降圧時、ＰＩＤ制御器３１１が所定利得で増幅された比例定数を用いて比例制御を行っている。それにより、ＤＣＤＣコンバータ３は、降圧時の電圧ループの帯域の低下を防ぐことができる。

このように、本実施の形態に係るＤＣＤＣコンバータ３は、実施の形態２に係るＤＣＤＣコンバータ２等とほぼ同等の効果を奏することができる。さらに、ＤＣＤＣコンバータ３では、降圧時、ＰＩＤ制御器３１１が所定利得で増幅された比例定数を用いて比例制御を行う。それにより、ＤＣＤＣコンバータ３は、降圧時の電圧ループの帯域の低下を防ぐことができる。

本実施の形態では、ＤＣＤＣコンバータ３が昇降圧型である場合を例に説明したが、これに限られず、少なくとも降圧する機能を有していれば良い。

また、ＰＩＤ制御器３１１は、比例制御及び積分制御のみを行うＰＩ制御器に置き換えられてもよい。

さらに、ＰＩＤ制御器３１１では、降圧時、所定利得で増幅された比例定数を用いて比例制御が行われるだけでなく、同じく所定利得で増幅された積分定数及び微分定数を用いて積分制御及び微分制御が行われてもよい。

＜実施の形態４＞
図４は、実施の形態４に係るＤＣＤＣコンバータ４の構成の一部を示す図である。
ＤＣＤＣコンバータ４は、アナログ制御方式のＤＣＤＣコンバータである。

なお、図４には、図１におけるＰＩ制御器１１２及び制御信号Ｄのフィードバック経路に対応する部分のみが示されている。具体的には、図４には、ＰＩ制御器４１２と、制御信号Ｄのフィードバック経路上に設けられたバッファ４１６及びリミッタ４１７と、が示されている。

ＰＩ制御器４１２は、アンプ４１３と、可変抵抗素子４１４と、容量素子４１５と、を有する。アンプ４１３は、ＰＩＤ制御器２１１から出力された制御信号Ｓと、インダクタＬ１に流れる平均電流Ｉｆｂを示す電流信号と、の電位差を増幅して制御信号Ｄとして出力する。可変抵抗素子４１４及び容量素子４１５は、アンプ４１３の出力と接地電圧端子ＧＮＤとの間に直列に設けられている。可変抵抗素子４１４の抵抗値は、バッファ４１６及びリミッタ４１７を介してフィードバックされた制御信号Ｄによって制御される。

ここで、ＰＩ制御器４１２の比例制御で用いられる比例定数は、可変抵抗素子４１４の抵抗値によってきまる。したがって、入力電圧Ｖｉｎに反比例する制御信号Ｄによって可変抵抗素子４１４の抵抗値を制御することにより、ＤＣＤＣコンバータ４は、降圧時、電流ループの帯域の入力電圧依存性を相殺することができる。そのため、入力電力の全範囲に亘って電流ループを広帯域化することができる。また、電流ループの広帯域化に伴って、電圧ループの広帯域化も可能となる。その結果、ＤＣＤＣコンバータ４は、入力電圧Ｖｉｎのレベルに依らず安定した出力電圧Ｖｏｕｔを生成することができる。換言すると、ＬｉｎｅＴｒａｎｓｉｅｎｔ特性及びＬｏａｄＴｒａｎｓｉｅｎｔ特性を向上させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

１〜４ＤＣＤＣコンバータ
１１，２１，３１制御部
１２電源部
１１１，２１１，３１１ＰＩＤ制御器
１１２，２１２ＰＩ制御器
１１３，２１３ＰＷＭ生成部
１１４，２１４電流検出部
１１５，２１５フィルタ
１１６，２１６昇圧降圧判定部
１１７，１１８減算器
１１９，２１９記憶部
１２０，２２０乗算器
１２１，２２１選択回路
２１７，２１８減算器
２２２フリップフロップ
２２３，２２４ＡＤコンバータ
２２５，２２６乗算器
２２７加算器
２２８記憶部
２２９フリップフロップ
２３０加算器
３３１利得部
３３２選択回路
３３３乗算器
３３４積分器
３３５微分器
３３６加算器
４１２ＰＩ制御器
４１３アンプ
４１４可変抵抗素子
４１５容量素子
４１６バッファ
４１７リミッタ
Ｃ１容量素子
ＩＮＶ１，ＩＮＶ２インバータ
Ｌ１インダクタ
Ｒ１，Ｒ２抵抗素子
Ｔｒ１〜Ｔｒ４トランジスタ

Claims

インダクタと、パルス信号によりオンオフが制御されることで当該インダクタに流れる電流を制御するスイッチ部と、を有し、前記パルス信号のデューティ比に応じた電圧分だけ入力電圧を変化させた出力電圧を生成する電源部と、
前記出力電圧に対応する比較電圧と、目標電圧と、の差分である第１差分信号に対して比例制御及び積分制御を含む制御を行って第１制御信号を出力する第１制御部と、
前記第１制御信号と、前記インダクタに流れる電流の平均値を示す電流信号と、の差分である第２差分信号に対して比例制御及び積分制御を含む制御を行って第２制御信号を出力する第２制御部と、
前記第２制御信号に応じたデューティ比の前記パルス信号を生成するＰＷＭ生成部と、を備え、
前記電源部は降圧型の電源であって、
降圧時、前記第２制御部は、前記第２制御信号と基準比例定数との乗算結果を比例定数として用いて前記第２差分信号の比例制御を行う、半導体装置。
前記電源部は降圧に加えて昇圧も可能な昇降圧型の電源であって、
昇圧時、前記第２制御部は、前記基準比例定数を比例定数として用いて前記第２差分信号の比例制御を行う、請求項１に記載の半導体装置。
降圧時か昇圧時かを判定する判定回路と、
前記判定回路の判定結果に基づいて前記乗算結果及び前記基準比例定数の何れかを選択して出力する第１選択回路と、をさらに備え、
前記第２制御部は、前記第１選択回路の出力結果を比例定数として用いて前記第２差分信号の比例制御を行う、請求項２に記載の半導体装置。
前記第２制御部は、前記第１選択回路の出力結果を比例定数として用いて前記第２差分信号の比例制御を行うとともに、前記第２差分信号の積分制御を行って、前記第２制御信号を出力するＰＩ制御器である、請求項３に記載の半導体装置。
前記第２制御部は、降圧時に前記乗算結果を比例定数として用いて前記第２差分信号の比例制御を行うとともに、前記第２差分信号の積分制御を行って、前記第２制御信号を出力するＰＩ制御器である、請求項１に記載の半導体装置。
前記判定回路の判定結果に基づいて、前記基準比例定数と、前記基準比例定数を所定利得で増幅した定数と、の何れかを選択して出力する第２選択回路をさらに備え、
前記第１制御部は、前記第２選択回路の出力結果を比例定数として用いて前記第１差分信号の比例制御を行う、請求項３に記載の半導体装置。
前記第２制御部は、
アナログの前記第２制御信号と、アナログの前記電流信号と、の電位差を増幅して前記第２制御信号を出力するアンプと、
前記アンプの出力端子と接地電圧端子との間に設けられた容量素子と、
前記アンプの出力端子と前記容量素子との間に設けられ、前記第２制御信号に応じて抵抗値が変化する可変抵抗素子と、を有する、請求項１に記載の半導体装置。
パルス信号によりインダクタに流れる電流を制御することで、当該パルス信号のデューティ比に応じた電圧分だけ入力電圧を変化させた出力電圧を生成する半導体装置の制御方法であって、
前記出力電圧に対応する比較電圧と、目標電圧と、の差分である第１差分信号に対して比例制御及び積分制御を含む制御を行って第１制御信号を出力し、
前記半導体装置は、降圧型の電源を含み、
降圧時、第２制御信号及び基準比例定数の乗算結果を比例定数として用いて、前記第１制御信号と、前記インダクタに流れる電流の平均値を示す電流信号と、の差分である第２差分信号の比例制御を行うとともに、当該第２差分信号の積分制御を行って、前記第２制御信号を出力し、
前記第２制御信号に応じたデューティ比の前記パルス信号を生成する、半導体装置の制御方法。
前記電源は、降圧に加えて昇圧も可能な昇降圧型の電源であって、
昇圧時、前記基準比例定数を比例定数として用いて前記第２差分信号の比例制御を行うとともに、当該第２差分信号の積分制御を行って、前記第２制御信号を出力する、請求項８に記載の半導体装置の制御方法。
降圧時か昇圧時かを判定し、
その判定結果に基づいて前記乗算結果及び前記基準比例定数の何れかを選択し、
選択された一方を比例定数として用いて前記第２差分信号の比例制御を行う、請求項９に記載の半導体装置の制御方法。