JPWO2011048796A1 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JPWO2011048796A1 JPWO2011048796A1 JP2011507730A JP2011507730A JPWO2011048796A1 JP WO2011048796 A1 JPWO2011048796 A1 JP WO2011048796A1 JP 2011507730 A JP2011507730 A JP 2011507730A JP 2011507730 A JP2011507730 A JP 2011507730A JP WO2011048796 A1 JPWO2011048796 A1 JP WO2011048796A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- input
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Abstract
DC−DCコンバータは、三角波発生器(12)と、入力電圧(Vin)が高くなればゲインが相対的に低くなり、入力電圧が低くなればゲインが相対的に高くなり、基準電圧(Vr)と出力電圧(Vout)をフィードバックした電圧(Vfb)との誤差を増幅する可変ゲインアンプ(9)と、三角波発生器(12)の出力と可変ゲインアンプ(9)の出力とを比較する比較器(11)とを備えている。
Description
本発明は、DC−DCコンバータに関し、特に、DC−DCコンバータの帰還制御に関する。
一般に、各種電子機器の電源回路としてDC−DCコンバータが用いられる。DC−DCコンバータは、スイッチ素子をスイッチング制御することにより入力電圧を変圧して所望の出力電圧を生成する。
従来のDC−DCコンバータの構成を図3に示す。誤差増幅器109は、出力電圧Voutをフィードバックした電圧Vfbと基準電圧Vrとの誤差を増幅する。電圧Vfbは、出力電圧Voutを抵抗107と抵抗108とで分圧した電圧である。PWM比較器111は、誤差増幅器109から出力される誤差信号Veと、三角波発生器112から出力される三角波電圧Voscとを比較する。そして、PWM比較器111から出力されるPWM信号Vgによってスイッチ素子102がスイッチング制御される。
ここで、DC−DCコンバータの入力電圧をVin、出力電圧をVout、スイッチング制御に係るデューティ比をDとすると入出力電圧の関係は、
で表される。また、図示しない外部負荷の抵抗値をRo、インダクタ104のインダクタンスをL、コンデンサ105の静電容量をCoとすると、デューティ比Dの交流変動^dと出力電圧Voutの交流変動^Voutとの関係は、
で表される。また、誤差信号Veとデューティ比Dとは線形の関係にあるから、三角波電圧Voscの波高をEtとすると、誤差信号Veの交流変動^Veとデューティ比Dの交流変動^dとの関係は、
で表される。数式(1)〜(3)より、誤差信号Veの交流変動^Veと出力電圧Voutの交流変動^Voutとの関係は、
で表される。
従来のDC−DCコンバータは、三角波電圧Voscの波高Etを入力電圧Vinに比例するように変化させることでVin/Etを一定に保って、出力電圧Voutの安定化を図っている(例えば、特許文献1参照)。
従来のDC−DCコンバータにおいて、入力電圧レンジを例えば4V〜20Vとなるように高位側および低位側のいずれにも拡張すると、PWM比較器は最大入力電圧に対応するために高耐圧の素子で構成する必要がある。しかし、高耐圧の素子は大型であるためDC−DCコンバータの回路規模が増大するおそれがある。また、高耐圧の素子は高コストであるためDC−DCコンバータの製造コストが増大するおそれがある。一方、最小入力電圧近傍では三角波電圧の波高が低くなる。そのため、入力電圧のわずかなノイズでスイッチング制御が乱れて、安定した出力電圧が得られないおそれがある。
かかる点に鑑みて、本発明は、広い入力電圧レンジに対応可能なDC−DCコンバータを提供することを課題とする。
図3のDC−DCコンバータにおいて、誤差増幅器109のゲインをAとすると、誤差信号Veの交流変動^Veと出力電圧Voutの交流変動^Voutとの関係は、
で表される。
上記数式(3)〜(5)を整理すると、
が得られる。数式(6)から、Etを一定にし、Vin×Aを一定にすることで、開ループゲインGが一定に保たれることがわかる。
そこで、本発明では次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を変圧して出力電圧を生成するDC−DCコンバータとして、三角波発生器と、入力電圧が高くなればゲインが相対的に低くなり、入力電圧が低くなればゲインが相対的に高くなり、基準電圧と出力電圧をフィードバックした電圧との誤差を増幅する可変ゲインアンプと、三角波発生器の出力と可変ゲインアンプの出力とを比較する比較器とを備えているものとする。
これによると、可変ゲインアンプのゲインが入力電圧と逆の変化をするため、数式(6)におけるVin×Aがほぼ一定になり、開ループゲインGをほぼ一定とすることができる。これにより、三角波発生器の出力波高を一定に保ったまま出力電圧を安定化することができる。また、比較器の入力レンジを拡張しなくてもよいため高耐圧の素子を用いる必要がなくなる。
本発明によると、広い入力電圧レンジに対応可能なDC−DCコンバータを低コストかつ小規模で実現することができる。
図1は、本発明の一実施形態に係るDC−DCコンバータの回路構成図である。DC−DCコンバータは、スイッチ素子2をスイッチング制御して、例えばバッテリーなどの入力電圧Vinを降圧して出力電圧Voutを生成する。インダクタ4は、スイッチ素子2を介してエネルギの蓄積と放出とを繰り返す。この際発生する電圧は、ダイオード3およびコンデンサ5でそれぞれ整流、平滑化されて出力電圧Voutとなる。
可変ゲインアンプ9は、入力電圧Vinに反比例するゲインで、出力電圧Voutをフィードバックした電圧Vfbと基準電圧Vrとの誤差を増幅して、誤差信号Veを出力する。可変ゲインアンプ9として、例えばOTA(Operational Transconductance Amplifier)を用いることができる。
比較器11は、三角波発生器12から出力される三角波電圧Voscと誤算信号Veとを比較してパルス信号Vgを出力する。パルス信号Vgは、三角波電圧Voscを誤差信号Veでスライスして得られる信号である。スイッチ素子2はパルス信号Vgによってスイッチング制御される。
図2は、可変ゲインアンプ9の回路構成の例を示す。差動対91は、トランジスタ91a、91bおよびトランジスタ91a、91bのエミッタ間の抵抗素子91cで構成することができる。トランジスタ91aは電圧Vfbを電流I1に変換する。また、トランジスタ91bは電圧Vrを電流I2に変換する。ギルバートセル回路94は、電流I1、I2を差動増幅して電流I3、I4をそれぞれ出力する。
出力変換回路95は、電流I3とI4との差電流I5を誤差信号Veに変換して出力する。テール電流源96は、トランジスタ91a、91bのエミッタにそれぞれテール電流Ixを供給する。テール電流Ixは、入力電圧Vinを抵抗素子で変換した電流のミラー電流である。
可変ゲインアンプ9を構成するトランジスタの熱電圧をVt、抵抗素子91cの抵抗値をReとすると、差動対91のゲインは、
で表される。また、ギルバートセル回路94の出力段に供給される電流をIoとすると、ギルバートセル回路94の出力段のゲインは、
で表される。また、ギルバートセル回路94の入力電圧をそれぞれV1、V2とすると、トランジスタ91a、91bのゲインは、
で表される。電圧Vfb、Vrが入力されてから電流I5が出力されるまでの伝達コンダクタンスは、数式(8)〜(10)を掛け合わせて、
で表される。ここで、Re>>Ix/Vtとすると、
となり、数式(11)の伝達コンダクタンスはテール電流Ixに反比例することがわかる。テール電流Ixは入力電圧Vinに比例するから、数式(11)の伝達コンダクタンスは入力電圧Vinに反比例する。ここで、可変ゲインアンプ9のゲインは数式(11)の伝達コンダクタンスに比例するため、可変ゲインアンプ9のゲインはテール電流Ixに反比例することになる。
以上、本実施形態によると、可変ゲインアンプ9のゲインが入力電圧Vinに反比例して変化するため入力電圧Vinの変動に対して出力電圧Voutを安定化することができる。また、三角波電圧Voscの波高は一定であるため、比較器11の入力レンジを拡張しなくてよい。したがって、比較器11に高耐圧の素子を用いる必要がない。
なお、可変ゲインアンプ9のゲインは入力電圧Vinに正確に反比例しなくともよい。例えば、ゲインは、入力電圧Vinが高くなくなると相対的に低くなり、入力電圧Vinが低くなると相対的に高くなるように、入力電圧Vinの変化に対して連続的に変化してもよい。
また、本実施形態のDC−DCコンバータを、インダクタ4に流れる平均電流を制御する、いわゆる平均電流モード制御のDC−DCコンバータに変形するために、インダクタ4に流れる電流を検出してもよい。この場合、検出した電流を電圧に変換した電圧信号の平均値を誤差信号Veに加算して平滑化した信号と三角波電圧Voscとを比較器11で比較すればよい。
また、便宜上、降圧型のDC−DCコンバータとして説明したが、本発明はこれに限られるものではない。昇圧型や反転型などのスイッチング方式のDC−DCコンバータにも適用することができる。
また、本実施形態では、可変ゲインアンプ9の構成として、いわゆる第1型のギルバートセル回路を用いたが、第2型、第3型のギルバートセル回路を用いて可変ゲインアンプ9を構成してもよい。
本発明に係るDC−DCコンバータは、広範囲な入力電圧に対応できるため、様々な電子機器の電源回路等に有用である。
2 スイッチ素子
9 可変ゲインアンプ
11 比較器
12 三角波発生器
91 差動対
91a トランジスタ(第1のトランジスタ)
91b トランジスタ(第2のトランジスタ)
91c 抵抗素子
94 ギルバートセル回路
95 出力変換回路
96 テール電流源
9 可変ゲインアンプ
11 比較器
12 三角波発生器
91 差動対
91a トランジスタ(第1のトランジスタ)
91b トランジスタ(第2のトランジスタ)
91c 抵抗素子
94 ギルバートセル回路
95 出力変換回路
96 テール電流源
本発明は、DC−DCコンバータに関し、特に、DC−DCコンバータの帰還制御に関する。
一般に、各種電子機器の電源回路としてDC−DCコンバータが用いられる。DC−DCコンバータは、スイッチ素子をスイッチング制御することにより入力電圧を変圧して所望の出力電圧を生成する。
従来のDC−DCコンバータの構成を図3に示す。誤差増幅器109は、出力電圧Voutをフィードバックした電圧Vfbと基準電圧Vrとの誤差を増幅する。電圧Vfbは、出力電圧Voutを抵抗107と抵抗108とで分圧した電圧である。PWM比較器111は、誤差増幅器109から出力される誤差信号Veと、三角波発生器112から出力される三角波電圧Voscとを比較する。そして、PWM比較器111から出力されるPWM信号Vgによってスイッチ素子102がスイッチング制御される。
ここで、DC−DCコンバータの入力電圧をVin、出力電圧をVout、スイッチング制御に係るデューティ比をDとすると入出力電圧の関係は、
で表される。また、図示しない外部負荷の抵抗値をRo、インダクタ104のインダクタンスをL、コンデンサ105の静電容量をCoとすると、デューティ比Dの交流変動^dと出力電圧Voutの交流変動^Voutとの関係は、
で表される。また、誤差信号Veとデューティ比Dとは線形の関係にあるから、三角波電圧Voscの波高をEtとすると、誤差信号Veの交流変動^Veとデューティ比Dの交流変動^dとの関係は、
で表される。数式(1)〜(3)より、誤差信号Veの交流変動^Veと出力電圧Voutの交流変動^Voutとの関係は、
で表される。
従来のDC−DCコンバータは、三角波電圧Voscの波高Etを入力電圧Vinに比例するように変化させることでVin/Etを一定に保って、出力電圧Voutの安定化を図っている(例えば、特許文献1参照)。
従来のDC−DCコンバータにおいて、入力電圧レンジを例えば4V〜20Vとなるように高位側および低位側のいずれにも拡張すると、PWM比較器は最大入力電圧に対応するために高耐圧の素子で構成する必要がある。しかし、高耐圧の素子は大型であるためDC−DCコンバータの回路規模が増大するおそれがある。また、高耐圧の素子は高コストであるためDC−DCコンバータの製造コストが増大するおそれがある。一方、最小入力電圧近傍では三角波電圧の波高が低くなる。そのため、入力電圧のわずかなノイズでスイッチング制御が乱れて、安定した出力電圧が得られないおそれがある。
かかる点に鑑みて、本発明は、広い入力電圧レンジに対応可能なDC−DCコンバータを提供することを課題とする。
図3のDC−DCコンバータにおいて、誤差増幅器109のゲインをAとすると、誤差信号Veの交流変動^Veと出力電圧Voutの交流変動^Voutとの関係は、
で表される。
上記数式(3)〜(5)を整理すると、
が得られる。数式(6)から、Etを一定にし、Vin×Aを一定にすることで、開ループゲインGが一定に保たれることがわかる。
そこで、本発明では次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を変圧して出力電圧を生成するDC−DCコンバータとして、三角波発生器と、入力電圧が高くなればゲインが相対的に低くなり、入力電圧が低くなればゲインが相対的に高くなり、基準電圧と出力電圧をフィードバックした電圧との誤差を増幅する可変ゲインアンプと、三角波発生器の出力と可変ゲインアンプの出力とを比較する比較器とを備えているものとする。
これによると、可変ゲインアンプのゲインが入力電圧と逆の変化をするため、数式(6)におけるVin×Aがほぼ一定になり、開ループゲインGをほぼ一定とすることができる。これにより、三角波発生器の出力波高を一定に保ったまま出力電圧を安定化することができる。また、比較器の入力レンジを拡張しなくてもよいため高耐圧の素子を用いる必要がなくなる。
本発明によると、広い入力電圧レンジに対応可能なDC−DCコンバータを低コストかつ小規模で実現することができる。
図1は、本発明の一実施形態に係るDC−DCコンバータの回路構成図である。DC−DCコンバータは、スイッチ素子2をスイッチング制御して、例えばバッテリーなどの入力電圧Vinを降圧して出力電圧Voutを生成する。インダクタ4は、スイッチ素子2を介してエネルギの蓄積と放出とを繰り返す。この際発生する電圧は、ダイオード3およびコンデンサ5でそれぞれ整流、平滑化されて出力電圧Voutとなる。
可変ゲインアンプ9は、入力電圧Vinに反比例するゲインで、出力電圧Voutをフィードバックした電圧Vfbと基準電圧Vrとの誤差を増幅して、誤差信号Veを出力する。可変ゲインアンプ9として、例えばOTA(Operational Transconductance Amplifier)を用いることができる。
比較器11は、三角波発生器12から出力される三角波電圧Voscと誤算信号Veとを比較してパルス信号Vgを出力する。パルス信号Vgは、三角波電圧Voscを誤差信号Veでスライスして得られる信号である。スイッチ素子2はパルス信号Vgによってスイッチング制御される。
図2は、可変ゲインアンプ9の回路構成の例を示す。差動対91は、トランジスタ91a、91bおよびトランジスタ91a、91bのエミッタ間の抵抗素子91cで構成することができる。トランジスタ91aは電圧Vfbを電流I1に変換する。また、トランジスタ91bは電圧Vrを電流I2に変換する。ギルバートセル回路94は、電流I1、I2を差動増幅して電流I3、I4をそれぞれ出力する。
出力変換回路95は、電流I3とI4との差電流I5を誤差信号Veに変換して出力する。テール電流源96は、トランジスタ91a、91bのエミッタにそれぞれテール電流Ixを供給する。テール電流Ixは、入力電圧Vinを抵抗素子で変換した電流のミラー電流である。
可変ゲインアンプ9を構成するトランジスタの熱電圧をVt、抵抗素子91cの抵抗値をReとすると、差動対91のゲインは、
で表される。また、ギルバートセル回路94の出力段に供給される電流をIoとすると、ギルバートセル回路94の出力段のゲインは、
で表される。また、ギルバートセル回路94の入力電圧をそれぞれV1、V2とすると、トランジスタ91a、91bのゲインは、
で表される。電圧Vfb、Vrが入力されてから電流I5が出力されるまでの伝達コンダクタンスは、数式(8)〜(10)を掛け合わせて、
で表される。ここで、Re>>Ix/Vtとすると、
となり、数式(11)の伝達コンダクタンスはテール電流Ixに反比例することがわかる。テール電流Ixは入力電圧Vinに比例するから、数式(11)の伝達コンダクタンスは入力電圧Vinに反比例する。ここで、可変ゲインアンプ9のゲインは数式(11)の伝達コンダクタンスに比例するため、可変ゲインアンプ9のゲインはテール電流Ixに反比例することになる。
以上、本実施形態によると、可変ゲインアンプ9のゲインが入力電圧Vinに反比例して変化するため入力電圧Vinの変動に対して出力電圧Voutを安定化することができる。また、三角波電圧Voscの波高は一定であるため、比較器11の入力レンジを拡張しなくてよい。したがって、比較器11に高耐圧の素子を用いる必要がない。
なお、可変ゲインアンプ9のゲインは入力電圧Vinに正確に反比例しなくともよい。例えば、ゲインは、入力電圧Vinが高くなくなると相対的に低くなり、入力電圧Vinが低くなると相対的に高くなるように、入力電圧Vinの変化に対して連続的に変化してもよい。
また、本実施形態のDC−DCコンバータを、インダクタ4に流れる平均電流を制御する、いわゆる平均電流モード制御のDC−DCコンバータに変形するために、インダクタ4に流れる電流を検出してもよい。この場合、検出した電流を電圧に変換した電圧信号の平均値を誤差信号Veに加算して平滑化した信号と三角波電圧Voscとを比較器11で比較すればよい。
また、便宜上、降圧型のDC−DCコンバータとして説明したが、本発明はこれに限られるものではない。昇圧型や反転型などのスイッチング方式のDC−DCコンバータにも適用することができる。
また、本実施形態では、可変ゲインアンプ9の構成として、いわゆる第1型のギルバートセル回路を用いたが、第2型、第3型のギルバートセル回路を用いて可変ゲインアンプ9を構成してもよい。
本発明に係るDC−DCコンバータは、広範囲な入力電圧に対応できるため、様々な電子機器の電源回路等に有用である。
2 スイッチ素子
9 可変ゲインアンプ
11 比較器
12 三角波発生器
91 差動対
91a トランジスタ(第1のトランジスタ)
91b トランジスタ(第2のトランジスタ)
91c 抵抗素子
94 ギルバートセル回路
95 出力変換回路
96 テール電流源
9 可変ゲインアンプ
11 比較器
12 三角波発生器
91 差動対
91a トランジスタ(第1のトランジスタ)
91b トランジスタ(第2のトランジスタ)
91c 抵抗素子
94 ギルバートセル回路
95 出力変換回路
96 テール電流源
Claims (5)
- スイッチ素子をスイッチング制御して入力電圧を変圧して出力電圧を生成するDC−DCコンバータであって、
三角波発生器と、
前記入力電圧が高くなればゲインが相対的に低くなり、前記入力電圧が低くなればゲインが相対的に高くなり、基準電圧と前記出力電圧をフィードバックした電圧との誤差を増幅する可変ゲインアンプと、
前記三角波発生器の出力と前記可変ゲインアンプの出力とを比較する比較器とを備えている
ことを特徴とするDC−DCコンバータ。 - 請求項1のDC−DCコンバータにおいて、
前記可変ゲインアンプのゲインは、前記入力電圧の変化に対して連続的に変化する
ことを特徴とするDC−DCコンバータ。 - 請求項2のDC−DCコンバータにおいて、
前記可変ゲインアンプのゲインは、前記入力電圧に反比例する
ことを特徴とするDC−DCコンバータ。 - 請求項1のDC−DCコンバータにおいて、
前記可変ゲインアンプは、
前記出力電圧をフィードバックした電圧および前記基準電圧を受け、これら電圧をそれぞれ電流に変換する差動対と、
前記差動対から出力される電流が差動入力されるギルバートセル回路と、
前記ギルバートセル回路の差動出力をシングル出力に変換する出力変換回路と、
前記差動対に、前記入力電圧に応じた大きさのテール電流を供給するテール電流源とを有する
ことを特徴とするDC−DCコンバータ。 - 請求項4のDC−DCコンバータにおいて、
前記差動対は、
前記出力電圧をフィードバックした電圧が入力される第1のトランジスタと、
前記基準電圧が入力される第2のトランジスタと、
前記第1および第2のトランジスタのエミッタ間に接続された抵抗素子とを有するものであり、
前記テール電流源は、前記第1および第2のトランジスタのエミッタにそれぞれ同じ大きさのテール電流を供給する
ことを特徴とするDC−DCコンバータ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240236 | 2009-10-19 | ||
JP2009240236 | 2009-10-19 | ||
PCT/JP2010/006189 WO2011048796A1 (ja) | 2009-10-19 | 2010-10-19 | Dc-dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011048796A1 true JPWO2011048796A1 (ja) | 2013-03-07 |
Family
ID=43900040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011507730A Withdrawn JPWO2011048796A1 (ja) | 2009-10-19 | 2010-10-19 | Dc−dcコンバータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110199065A1 (ja) |
JP (1) | JPWO2011048796A1 (ja) |
WO (1) | WO2011048796A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2510261B (en) * | 2014-01-14 | 2015-03-11 | Toumaz Microsystems Ltd | Switched mode power supplies |
KR101637648B1 (ko) | 2014-05-16 | 2016-07-08 | 현대자동차주식회사 | 출력 전압 제어 방법 및 장치 |
JP6583640B2 (ja) * | 2014-09-19 | 2019-10-02 | イサハヤ電子株式会社 | 電力変換回路の制御装置 |
US10110127B2 (en) | 2015-12-04 | 2018-10-23 | Intersil Americas LLC | Method and system for DC-DC voltage converters |
US9785166B2 (en) | 2015-12-14 | 2017-10-10 | Intersil Americas LLC | Method and system for DC-DC voltage converters |
CN115940619B (zh) * | 2023-01-10 | 2023-07-04 | 深圳市思远半导体有限公司 | 芯片、直流-直流电路及其控制方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5672961A (en) * | 1995-12-29 | 1997-09-30 | Maxim Integrated Products, Inc. | Temperature stabilized constant fraction voltage controlled current source |
DE10043482A1 (de) * | 2000-09-04 | 2002-03-14 | Infineon Technologies Ag | Current-Mode-Schaltregler |
JP3574394B2 (ja) * | 2000-10-02 | 2004-10-06 | シャープ株式会社 | スイッチング電源装置 |
US6784737B2 (en) * | 2001-12-17 | 2004-08-31 | Intel Corporation | Voltage multiplier circuit |
JP4217247B2 (ja) * | 2005-07-07 | 2009-01-28 | パナソニック株式会社 | 可変トランスコンダクタンス回路 |
JP4440869B2 (ja) * | 2005-10-25 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 |
JP2007150434A (ja) * | 2005-11-24 | 2007-06-14 | Sharp Corp | アナログ増幅器およびそれを用いた送受信装置 |
JP2008124647A (ja) * | 2006-11-09 | 2008-05-29 | Sanyo Electric Co Ltd | 増幅器およびそれを搭載した通信システム |
JP2008159329A (ja) * | 2006-12-21 | 2008-07-10 | Toshiba Corp | 放電ランプ用電源装置及びその制御方法 |
JP4942574B2 (ja) * | 2007-07-18 | 2012-05-30 | 新電元工業株式会社 | スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム |
US8232831B2 (en) * | 2009-11-24 | 2012-07-31 | Bae Systems Information And Electronic Systems Integration Inc. | Multiple input/gain stage Gilbert cell mixers |
-
2010
- 2010-10-19 JP JP2011507730A patent/JPWO2011048796A1/ja not_active Withdrawn
- 2010-10-19 WO PCT/JP2010/006189 patent/WO2011048796A1/ja active Application Filing
-
2011
- 2011-04-26 US US13/094,234 patent/US20110199065A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110199065A1 (en) | 2011-08-18 |
WO2011048796A1 (ja) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10594215B2 (en) | Circuits and methods to linearize conversion gain in a DC-DC converter | |
US10666138B2 (en) | Apparatus for controlling switching power supplies | |
JP5901635B2 (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータ及びそのスイッチング方法 | |
US9811101B2 (en) | Power converter and method for regulating line transient response of the power converter | |
US6570368B2 (en) | Switching power supply device for suppressing an increase in ripple output voltage | |
US7898825B2 (en) | Adaptive ramp compensation for current mode-DC-DC converters | |
US20130187624A1 (en) | Semiconductor integrated circuit device and dc-dc converter | |
WO2011048796A1 (ja) | Dc-dcコンバータ | |
JP5749483B2 (ja) | ヒステリシス制御型スイッチングレギュレータの制御回路およびそれを利用したヒステリシス制御型スイッチングレギュレータ、電子機器 | |
TWI457741B (zh) | 直流對直流控制器 | |
JP2007209103A (ja) | 電流モード制御dc−dcコンバータ | |
US20170222558A1 (en) | Semiconductor device and control method thereof | |
US20160187902A1 (en) | Two-stage error amplifier with nested-compensation for ldo with sink and source ability | |
JP2013165537A (ja) | スイッチングレギュレータとその制御方法及び電源装置 | |
JP2012160048A (ja) | 電源回路とその制御方法及び電子機器 | |
TWI625923B (zh) | 直流對直流轉換電路及其多相電源控制器 | |
CN116317551A (zh) | 斜坡补偿电路及相关控制电路和方法 | |
JP2008509649A (ja) | 電力変換器、電力変換器を備える集積回路、電力変換器を備える装置、及び、電力変換方法 | |
Kim et al. | High-efficiency peak-current-control non-inverting buck–boost converter using mode selection for single Ni–MH cell battery operation | |
CN112787505A (zh) | 一种dc-dc变换器及其控制电路和控制方法 | |
US20050151521A1 (en) | Power supply unit and portable apparatus utilizing the same | |
JP6912300B2 (ja) | スイッチングレギュレータ | |
JP6160188B2 (ja) | スイッチングレギュレータ | |
JP2008086165A (ja) | 電源装置 | |
Sengupta et al. | Supercapacitor module solely powering DC–DC buck converter for hand-held applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140107 |