JP6433349B2 - 半導体圧力センサおよびその製造方法 - Google Patents

Description

本発明は半導体圧力センサおよびその製造方法に関し、特に、ＭＯＳ回路を備えた半導体圧力センサと、そのような半導体圧力センサの製造方法とに関するものである。

近年、自動車をはじめ、さまざまな分野において半導体圧力センサが使用されている。半導体圧力センサには、ＭＯＳ（Metal Oxide Semiconductor）回路に集積される半導体圧力センサがある。この種の半導体圧力センサとして、特表２００４−５２６２９９号公報（特許文献１）に開示された半導体圧力センサについて説明する。

この半導体圧力センサでは、半導体基板に、ＭＯＳ回路が形成される領域（ＭＯＳ領域）と圧力センサが形成される領域（圧力センサ領域）とが規定されている。ＭＯＳ領域には、ｎチャネル型のＭＯＳトランジスタとｐチャネル型のＭＯＳトランジスタを含むＭＯＳ回路が形成されている。圧力センサ領域では、容量式の圧力センサが形成されている。容量式の圧力センサでは、固定電極と可動電極とが形成され、固定電極と可動電極との間に真空室が設けられている。真空室は封止膜によって封止されている。圧力は、可動電極と固定電極との間の距離の変化を、容量値の変化として検出することによって測定される。

ところでこのような圧力センサの可動電極には、たとえば特開平１１−２８１５０９号公報（特許文献２）に開示されるように、これを支持するためのアンカーが形成されることが好ましい。このようにすれば、固定電極に対する可動電極の位置制御の信頼性をより高めることができる。

特表２００４−５２６２９９号公報 特開平１１−２８１５０９号公報

しかしたとえば可動電極が平面視において複数並ぶように配置される場合、これら複数の可動電極のそれぞれに対して１つずつアンカーを形成すれば、当該アンカーが圧力センサ領域全体の平面視における面積を増大させる可能性がある。上記の特開平１１−２８１５０９号公報にはこのような考慮がなされていない。

また圧力センサ領域とＭＯＳ領域とが同一の半導体基板に形成される場合、圧力センサの各部材を形成する工程が、ＭＯＳ回路の各部材を形成する工程と別の工程として形成されれば、工程数が増加して製造コストが増加する可能性がある。特表２００４−５２６２９９号公報においてもある程度このような考慮がされているものの、さらに工程を集約させる余地がある。

本発明は上記の課題に鑑みてなされたものであり、その目的は、工程数を増やすことなく、圧力センサ全体の平面積を小さくすることが可能な半導体圧力センサおよびその製造方法を提供することである。

本発明の一実施の形態の半導体圧力センサは、第１領域および第２領域と、圧力センサと、トランジスタと、層間絶縁膜と、ホールと、封止部と、開口部とを備えている。第１領域および第２領域は、半導体基板の表面に規定されている。圧力センサは、第１領域に形成され、固定電極、空隙および可動電極を含み、固定電極の上方に空隙が配置され、空隙の上方に可動電極が配置されている。トランジスタは第２領域に形成され、第１電極および第１電極の上方に配置された第２電極をゲート電極として含む。層間絶縁膜は圧力センサおよびトランジスタを覆うように形成されている。ホールは層間絶縁膜に形成され、空隙に連通する。封止部は空隙を封止する。開口部は層間絶縁膜に形成され、可動電極を露出する。固定電極は第１電極と同一の層として形成される。空隙は第２電極と同じ膜からなる部分である犠牲膜を除去することによって形成される。可動電極は、固定電極に対して空隙を介して可動電極を支持する、犠牲膜が少なくとも部分的に開口されたアンカー部分を含む。アンカー部分のうち、第１のアンカーは、可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の可動電極単体のうち互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように配置される。アンカー部分の少なくとも一部に、犠牲膜が残存する領域を含む。

本発明の他の実施の形態の半導体圧力センサは、第１領域および第２領域と、圧力センサと、トランジスタと、層間絶縁膜と、ホールと、封止部と、開口部とを備えている。第１領域および第２領域は、半導体基板の表面に規定されている。圧力センサは、第１領域に形成され、固定電極、空隙および可動電極を含み、固定電極の上方に空隙が配置され、空隙の上方に可動電極が配置されている。トランジスタは第２領域に形成され、フローティングゲート電極を含む。層間絶縁膜は圧力センサおよびトランジスタを覆うように形成されている。ホールは層間絶縁膜に形成され、空隙に連通する。封止部は空隙を封止する。開口部は層間絶縁膜に形成され、可動電極を露出する。固定電極は、半導体基板の表面から半導体基板内に形成された拡散層と同一の層として形成される。空隙はフローティングゲート電極と同じ膜からなる部分である犠牲膜を除去することによって形成される。可動電極は、固定電極に対して空隙を介して可動電極を支持する、犠牲膜が少なくとも部分的に開口されたアンカー部分を含む。アンカー部分のうち、第１のアンカーは、可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の可動電極単体のうち互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように配置される。アンカー部分の少なくとも一部に、犠牲膜が残存する領域を含む。

本発明のさらに他の実施の形態の半導体圧力センサは、第１領域および第２領域と、圧力センサと、トランジスタと、層間絶縁膜と、ホールと、封止部と、開口部とを備えている。第１領域および第２領域は、半導体基板の表面に規定されている。圧力センサは、第１領域に形成され、固定電極、空隙および可動電極を含み、固定電極の上方に空隙が配置され、空隙の上方に可動電極が配置されている。トランジスタは第２領域に形成され、第１電極および第１電極の上方に配置された第２電極をゲート電極として含む。層間絶縁膜は圧力センサおよびトランジスタを覆うように形成されている。ホールは層間絶縁膜に形成され、空隙に連通する。封止部は空隙を封止する。開口部は層間絶縁膜に形成され、可動電極を露出する。固定電極は、半導体基板の表面から半導体基板内に形成された拡散層と同一の層として形成される。空隙は第２電極と同じ膜からなる部分である犠牲膜を除去することによって形成される。可動電極は、固定電極に対して空隙を介して可動電極を支持する、犠牲膜が少なくとも部分的に開口されたアンカー部分を含む。アンカー部分のうち、第１のアンカーは、可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の可動電極単体のうち互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように配置される。アンカー部分の少なくとも一部に、犠牲膜が残存する領域を含む。

本発明の一実施の形態の半導体圧力センサの製造方法は、まず半導体基板の表面に、圧力センサが形成される第１領域およびトランジスタが形成される第２領域が規定される。第１および第２領域に第１導電膜が形成される。第１導電膜をパターニングすることにより、第１領域において固定電極となり、第２領域においてトランジスタの第１電極となる第１導電膜パターンが形成される。第１および第２領域における第１導電膜パターン上に第２導電膜が形成される。第２導電膜をパターニングすることにより、第１領域において犠牲膜となり、第２領域においてトランジスタの第１電極の上方に配置される第２電極となる第２導電膜パターンが形成される。第１領域における第２導電膜パターンの上に可動電極が形成される。可動電極および第２電極を覆うように層間絶縁膜が形成される。第１領域に位置する層間絶縁膜の部分に、犠牲膜としての第２導電膜パターンに達するホールが形成される。犠牲膜としての第２導電膜パターンを除去することにより空隙が形成される。空隙に連通するホールを塞ぐことにより封止部が形成される。第１領域に位置する層間絶縁膜の部分に、可動電極を露出する開口部が形成される。第２導電膜パターンを形成する際には、犠牲膜が開口された部分が形成される。可動電極を形成する際には、可動電極と同一の材料により、犠牲膜が開口された部分を埋めるように形成された領域を含む、可動電極を支持するアンカー部分が形成される。アンカー部分のうち、第１のアンカーは、可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の可動電極単体のうち互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように形成される。アンカー部分の少なくとも一部に、犠牲膜が残存する領域を含む。

本発明の他の実施の形態の半導体圧力センサの製造方法は、まず半導体基板の表面に、圧力センサが形成される第１領域およびトランジスタが形成される第２領域が規定される。第１および第２領域における半導体基板の表面から半導体基板内に、第１領域において固定電極となる拡散層が形成される。第１および第２領域に第１導電膜が形成される。第１導電膜をパターニングすることにより、第１領域において犠牲膜となり、第２領域においてトランジスタのフローティングゲート電極としての第１電極となる導電膜パターンが形成される。第２領域における第１電極の上方に配置される第２電極となる第２導電膜が形成される。第１領域における導電膜パターンの上に可動電極が形成される。可動電極および第２電極を覆うように層間絶縁膜が形成される。第１領域に位置する層間絶縁膜の部分に、犠牲膜としての導電膜パターンに達するホールが形成される。犠牲膜としての導電膜パターンを除去することにより空隙が形成される。空隙に連通するホールを塞ぐことにより封止部が形成される。第１領域に位置する層間絶縁膜の部分に、可動電極を露出する開口部が形成される。導電膜パターンを形成する際には、犠牲膜が開口された部分が形成される。可動電極を形成する際には、可動電極と同一の材料により、犠牲膜が開口された部分を埋めるように形成された領域を含む、可動電極を支持するアンカー部分が形成される。アンカー部分のうち、第１のアンカーは、可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の可動電極単体のうち互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように形成される。アンカー部分の少なくとも一部に、犠牲膜が残存する領域を含む。

本発明のさらに他の実施の形態の半導体圧力センサの製造方法は、まず半導体基板の表面に、圧力センサが形成される第１領域およびトランジスタが形成される第２領域が規定される。第１および第２領域における半導体基板の表面から半導体基板内に、第１領域において固定電極となる拡散層が形成される。第２領域に第１導電膜が、第１および第２領域に第２導電膜が、それぞれ形成される。第２導電膜をパターニングすることにより、第１領域において犠牲膜となり、第２領域において第１導電膜としてのトランジスタの第１電極の上方に配置される第２電極となる導電膜パターンが形成される。第１領域における導電膜パターンの上に可動電極が形成される。可動電極および第２電極を覆うように層間絶縁膜が形成される。第１領域に位置する層間絶縁膜の部分に、犠牲膜としての導電膜パターンに達するホールが形成される。犠牲膜としての導電膜パターンを除去することにより空隙が形成される。空隙に連通するホールを塞ぐことにより封止部が形成される。第１領域に位置する層間絶縁膜の部分に、可動電極を露出する開口部が形成される。導電膜パターンを形成する際には、犠牲膜が開口された部分が形成される。可動電極を形成する際には、可動電極と同一の材料により、犠牲膜が開口された部分を埋めるように形成された
領域を含む、可動電極を支持するアンカー部分が形成される。アンカー部分のうち、第１のアンカーは、可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の可動電極単体のうち互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように形成される。アンカー部分の少なくとも一部に、犠牲膜が残存する領域を含む。

本発明の半導体圧力センサにおいては、互いに隣り合う１対の可動電極単体が同一の第１のアンカーを共有するように配置される。このため、圧力センサ全体の平面積を小さくすることができる。

本発明の半導体圧力センサの製造方法においては、第２領域に形成された膜と同一の層を用いて第１領域の固定電極および犠牲膜が形成されるため、工程数の増加が抑制される。また犠牲膜が予め開口された部分がアンカー部分となるため、必要最小限の第１のアンカーの面積を正確に形成できるとともに、当該第１のアンカーを複数の可動電極単体間で共有することにより、圧力センサ全体の平面積を小さくすることができる。

実施の形態１の検出用圧力センサの構成を示す概略平面図である。 図１のＩＩ−ＩＩ線で囲まれた第１領域の概略断面図である。 図１のＩＩＩ−ＩＩＩ線で囲まれた第１領域と、第１領域の周囲に規定された第２領域との構成を示す概略断面図である。 図１の点線で囲まれた領域ＩＶすなわち可動電極単体の拡大概略平面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第１工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第１工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第２工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第２工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第３工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第３工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第４工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第４工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第５工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第５工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第６工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第６工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第７工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第７工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第８工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第８工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第９工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第９工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第１０工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第１０工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第１１工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第１１工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第１２工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第１２工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図２に示す第１領域の製造方法の第１３工程を示す概略断面図である。 実施の形態１の半導体圧力センサの図３に示す第１および第２領域の製造方法の第１３工程を示す概略断面図である。 実施の形態２の参照用圧力センサの構成を示す概略平面図である。 実施の形態２の第１領域において、検出用圧力センサと参照用圧力センサとが組み合わせられた構成を示す概略断面図である。 図３１のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線で囲まれた第１領域（参照用圧力センサ）の概略断面図である。 実施の形態３の第１例における図４と同じ領域すなわち可動電極単体の拡大概略平面図である。 実施の形態３の第２例における図４と同じ領域すなわち可動電極単体の拡大概略平面図である。 実施の形態１におけるアンカー部分の概略拡大断面図である。 実施の形態３の第３例におけるアンカー部分の概略拡大断面図である。 実施の形態３の第４例におけるアンカー部分の概略拡大断面図である。 実施の形態４の第１例の半導体圧力センサの第１および第２領域の製造方法の第１工程を示す概略断面図である。 実施の形態４の第１例の半導体圧力センサの第１および第２領域の製造方法の第２工程を示す概略断面図である。 実施の形態４の第１例の半導体圧力センサの第１および第２領域の製造方法の第３工程を示す概略断面図である。 実施の形態４の第１例の半導体圧力センサの第１および第２領域の製造方法の第４工程を示す概略断面図である。 実施の形態４の第１例の半導体圧力センサの第１および第２領域の製造方法の第５工程を示す概略断面図である。 実施の形態４の第２例の半導体圧力センサの第１および第２領域の製造方法の第１工程を示す概略断面図である。 実施の形態４の第２例の半導体圧力センサの第１および第２領域の製造方法の第２工程を示す概略断面図である。 実施の形態４の第２例の半導体圧力センサの第１および第２領域の製造方法の第３工程を示す概略断面図である。 実施の形態５の検出用圧力センサの構成を示す概略平面図である。 図４７のＸＬＶＩＩＩ−ＸＬＶＩＩＩ線で囲まれた第１領域の概略断面図である。 実施の形態５における（基本的に図３と同じ態様である）第２領域の構成を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第１工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第１工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第２工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第２工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第３工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第３工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第４工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第４工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第５工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第５工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第６工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第６工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第７工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第７工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第８工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第８工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第９工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第９工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第１０工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第１０工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第１１工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第１１工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第１２工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第１２工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４８に示す第１領域の製造方法の第１３工程を示す概略断面図である。 実施の形態５の半導体圧力センサの図４９に示す第２領域の製造方法の第１３工程を示す概略断面図である。 実施の形態６の検出用圧力センサの構成を示す概略平面図である。 図７６のＬＸＸＶＩＩ−ＬＸＸＶＩＩ線で囲まれた第１領域の概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第１工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第２工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第３工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第４工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第５工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第６工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第７工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第８工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第９工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第１０工程を示す概略断面図である。 実施の形態６の半導体圧力センサの図７７に示す第１領域の製造方法の第１１工程を示す概略断面図である。 実施の形態７の検出用圧力センサの構成を示す概略平面図である。 図８９のＸＣ−ＸＣ線で囲まれた第１領域の概略断面図である。 実施の形態８の第１例および第２例における検出用圧力センサの構成を示す概略平面図である。 図９１のＸＣＩＩ−ＸＣＩＩ線で囲まれた第１領域の概略断面図である。 実施の形態８の第１例における参照用圧力センサの構成を示す概略平面図である。 図９３のＸＣＩＶ−ＸＣＩＶ線で囲まれた第１領域の概略断面図である。 実施の形態８の第２例における参照用圧力センサの構成を示す概略平面図である。 図９５のＸＣＶＩ−ＸＣＶＩ線で囲まれた第１領域の概略断面図である。 実施の形態９の第１例における図４と同じ領域すなわち可動電極単体の拡大概略平面図である。 実施の形態９の第２例における図４と同じ領域すなわち可動電極単体の拡大概略平面図である。

（実施の形態１）
以下、本発明の実施の形態について図に基づいて説明する。

まず本実施の形態の半導体圧力センサ（半導体圧力センサ装置１０）の構成について図１〜図４を用いて説明する。

図１および図２を参照して、本実施の形態の半導体圧力センサ装置１０を構成する検出用圧力センサ１０１０は、圧力センサの一例であり、半導体基板であるたとえばシリコン基板１１の表面（上側の主表面）に規定された圧力センサ領域１６（第１領域）に形成されている。

本実施の形態の検出用圧力センサ１０１０は、図１中に点線で示す固定電極２３ｂと、固定電極２３ｂの上方に配置された空隙としての真空室５１と、真空室５１の上方に配置された可動電極３９とにより容量性を有している。真空室５１は、後述する犠牲膜としての導電膜３０ｄが除去されることにより形成されている。なお図１においては、導電膜３０ｄが除去されることにより形成される真空室５１の端部を導電膜端部３０ｅとして表記している。

可動電極３９は、図１においては概ね矩形状を有しているが、部分的に突起などを有していてもよい。検出用圧力センサ１０１０においてはこの可動電極３９は、検出用アンカー１０１（第１のアンカー）を含んでおり、この検出用アンカー１０１により、（平面視において）複数の領域すなわち可動電極単体１０２に区画されている。ここでは矩形状を有する複数の可動電極単体１０２が行列状に配置されている。

したがって、検出用アンカー１０１を挟んで平面視において互いに隣り合う１対の可動電極単体１０２同士は、同一の検出用アンカー１０１の領域を共有するように配置されている。つまりここでは、図１の左右方向に関して２列並ぶ可動電極単体１０２のそれぞれに挟まれた領域に形成された同一の検出用アンカー１０１によって、可動電極３９（可動電極単体１０２のそれぞれ）が固定電極２３ｂに対して真空室５１を介して支持される。

また図１における複数の可動電極単体１０２は、たとえば図１の左右方向に関する中央部を図の上下方向に延びる検出用アンカー１０１に対して対称となるように配置されている。

なお図１における可動電極単体１０２の端部（導電体端部３０ｅにほぼ等しい）は可動電極３９の端部と厳密には一致しておらず、可動電極単体１０２の端部（導電体端部３０ｅにほぼ等しい）は可動電極３９の端部に対して部分的に突起するようにはみ出している。しかし少なくとも平面視における中央部の大半の領域においては検出用アンカー１０１は可動電極３９を複数の可動電極単体１０２に区画しており、検出用アンカー１０１は可動電極３９を複数の可動電極単体１０２に分割する境界部の目安とみることができる。このため、ここでは可動電極３９の端部の外側に突起した場合にはその突起した領域も含め、図１において線状に延びる検出用アンカー１０１に囲まれる各領域（すなわち線状に延びる検出用アンカー１０１により区画される各領域）を可動電極単体１０２（可動電極３９が複数の領域に区画されたもの）と定義することとする。

各可動電極単体１０２の範囲は真空室５１の範囲にほぼ等しい。したがって図１においては縦方向３列、横方向２列の合計６つの可動電極単体１０２が配置されており、それぞれの可動電極単体１０２は可動電極３９に対して突起した領域を有している。

なお図１においては検出用圧力センサ１０１０およびこれを構成する可動電極単体１０２などは矩形の平面形状を有しているが、これに限らず、たとえば円形の平面形状を有していてもよい。たとえば可動電極単体１０２の平面形状が六角形または円形となれば、これが矩形である場合に比べて可動電極３９への圧力印加時の最大応力を小さくすることができる。

シリコン基板１１の上側の主表面には、後述するｐ型ウェル領域１２が形成されている。またｐ型ウェル領域１２内のシリコン基板１１の表面にはフィールド酸化膜１９が形成されている。フィールド酸化膜１９の最下部にはチャネルストッパ２０が形成されている。

圧力センサ領域１６において、フィールド酸化膜１９の上には第１ゲート酸化膜２２が形成されており、その上には、特に可動電極３９の真下の領域（の一部）に固定電極２３ｂが形成されている。固定電極２３ｂを覆うように第１ゲート酸化膜２２の上には第１固定電極保護膜２５ｂ、第２固定電極保護膜２７ｂがこの順に形成されている。第２固定電極保護膜２７ｂの上に（導電膜３０ｄが除去された）真空室５１が形成されており、真空室５１の端部（図１の導電膜端部３０ｅ）にはサイドウォール酸化膜３４が形成されている。さらに真空室５１の上にはシリコン酸化膜３５およびＴＥＯＳ（Tetra Ethyl Ortho Silicate glass）系の酸化膜３８がこの順に形成されている。そしてＴＥＯＳ系の酸化膜３８の上には可動電極３９が形成されている。

シリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８は、可動電極３９の下側の表面に接するように形成されており、これらは犠牲膜としての後述する導電膜３０ｄをエッチング除去して空隙としての真空室５１を形成するときに可動電極３９を保護する膜として機能する。導電膜３０ｄをエッチングするときに用いるＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）およびＸｅＦ₂などによる、多結晶シリコン系の導電膜３０ｄと酸化膜系のシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８とのエッチング選択比は５０００以上１００００以下程度と十分に高い。このためシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８の厚みは１０ｎｍ以上５０ｎｍ以下程度に薄くすることができる。

真空室５１は、図２の左右方向に関する中央において、部分的に開口されている。つまりこの部分においては真空室５１を形成する元となる犠牲膜としての導電膜３０ｄがパターニングにより除去されることで、その真下の表面が露出するように開口されている。この導電膜３０ｄが除去され開口された領域には、真空室５１（導電膜３０ｄ）を介することなく固定電極２３ｂ上に直接シリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８がこの順に形成され、ＴＥＯＳ系の酸化膜３８を覆うように他の領域よりも厚く可動電極３９が形成されている。このように導電膜３０ｄがパターニングにより部分的に開口されて真空室５１が開口された領域を少なくとも部分的に含み、その領域を埋めて下方に突起するように（他の領域よりも厚く）可動電極３９が形成されることにより、アンカー部分としての検出用アンカー１０１が形成されている。ゆえにアンカー部分は可動電極３９に含まれている。

圧力センサ領域１６において真空室５１は、可動電極３９と平面視において重なる重畳領域のみならず、そこから重畳領域の外側の非重畳領域に向けて引出すように細長く伸びた引出し領域１０３を有している。可動電極３９を覆うように、ＴＥＯＳ系の酸化膜３８の上には第１層間絶縁膜４０（層間絶縁膜）および第２層間絶縁膜４５（層間絶縁膜）が形成されている。ここで圧力センサ領域１６の可動電極３９との非重畳領域においては、第１層間絶縁膜４０および第２層間絶縁膜４５にエッチングホール４６（ホール）が形成されている。つまり図１における可動電極３９から外側へ可動電極単体１０２が突起した引出し領域１０３に、エッチングホール４６が形成されている。

エッチングホール４６は上記非重畳領域（引出し領域１０３）において、第２層間絶縁膜４５の最上面から、第２層間絶縁膜４５および第１層間絶縁膜４０を貫通してその真下の真空室５１に達するように形成されている。

なおエッチングホール４６は真空室５１を貫通するため、実質的には真空室５１はエッチングホール４６によって開口を形成されることになる。しかしここでは真空室５１は上記の検出用アンカー１０１によって開口されることにより複数の可動電極単体１０２を区画するのであって、真空室５１はエッチングホール４６によっては複数の可動電極単体１０２に区画されないものと定義する。

エッチングホール４６はその上方から、（後述するゲート電極３０ａ，３０ｂ，３０ｃと同一の層である）導電膜３０ｄをエッチングして除去することにより、導電膜３０ｄの形成されていた領域に空隙（真空室５１）を形成する。このためエッチングホール４６は真空室５１に連通している。

第２層間絶縁膜４５の表面上には、第１封止膜４９と第２封止膜５２ｂとがこの順に積層されている。第１封止膜４９はエッチングホール４６の内壁面を覆うように第２層間絶縁膜４５上に形成され、第２封止膜５２ｂはエッチングホール４６内の第１封止膜４９を覆いたとえばエッチングホール４６内を充填するように第１封止膜４９上に形成されている。

これらの第１封止膜４９および第２封止膜５２ｂは、エッチングホール４６内に形成されることにより、真空室５１とエッチングホール４６とを連通する箇所を、真空室５１の外側から塞ぐ。このように第１封止膜４９および第２封止膜５２ｂは、エッチングホール４６内における真空室５１に対する封止部（つまり真空室５１を外気に対して遮断させる封止部）としての役割を有している。

以上のように、圧力センサ領域１６においては圧力センサを覆うように第１層間絶縁膜４０、第２層間絶縁膜４５、第１封止膜４９および第２封止膜５２ｂがこの順に積層されている。ただし第１層間絶縁膜４０、第２層間絶縁膜４５、第１封止膜４９および第２封止膜５２ｂは、可動電極３９と平面的に重なる大半の領域（中心部）において除去されており、その結果この領域には可動電極３９を露出する圧力センサ開口部５４（開口部）が形成されている。

図１および図３を参照して、図２とは異なる方向（断面）から圧力センサ（検出用圧力センサ１０１０）が形成された領域を見た場合、コンタクトホール４１ｂおよび配線４３ｂが形成されていることがわかる。コンタクトホール４１ｂは第１層間絶縁膜４０の最上面からその真下の固定電極２３ｂまたは可動電極３９に達するように形成された孔部である。配線４３ｂは、コンタクトホール４１ｂの周囲における第１層間絶縁膜４０の最上面の上に形成され、かつコンタクトホール４１ｂ内の少なくとも一部を埋めるように形成された導電膜からなり、上記固定電極２３ｂまたは可動電極３９と電気的に接続するための部材である。

以降、特に図３を参照して、本実施の形態の半導体圧力センサ装置１０は、シリコン基板１１の表面には上記の検出用圧力センサ１０１０が形成される圧力センサ領域１６のほかに、ＭＯＳ領域１７（第２領域）が規定されている。ＭＯＳ領域１７には、図３の左右方向に関して互いに間隔をあけて３つのトランジスタが形成されており、これらのうち最も左側はｐチャネル型のＭＯＳトランジスタ、最も右側はｎチャネル型のＭＯＳトランジスタであり、中央はメモリセルトランジスタとしてのＥＰＲＯＭ（Erasable Programmable Read Only Memory）である。このようにＭＯＳ領域１７は、ＭＯＳ回路としてのメモリセルトランジスタなどが形成された領域である。

ＭＯＳ領域１７におけるシリコン基板１１の表面には、たとえばｎ型ウェル領域１３およびｐ型ウェル領域１４が形成されている。ｎ型ウェル領域１３にｐチャネル型のＭＯＳトランジスタが、ｐ型ウェル領域１４にはＥＰＲＯＭおよびｎチャネル型のＭＯＳトランジスタが、それぞれ形成されている。ｐチャネル型のＭＯＳトランジスタ、ＥＰＲＯＭ、ｎチャネル型のＭＯＳトランジスタのそれぞれは、シリコン基板１１の表面に形成されたフィールド酸化膜１５により互いに平面視において分離されている。

ｐチャネル型のＭＯＳトランジスタは、１対のｐ型ソース／ドレイン領域３６と、第３ゲート酸化膜２９ｂと、ゲート電極３０ａとを有している。１対のｐ型ソース／ドレイン領域３６の各々は、互いに間隔をあけてシリコン基板１１の表面に形成されている。１対のｐ型ソース／ドレイン領域３６に挟まれるシリコン基板１１の表面の上には第３ゲート酸化膜２９ｂを挟んでゲート電極３０ａが形成されている。ゲート電極３０ａの側壁にはたとえばＴＥＯＳ膜としてのサイドウォール酸化膜３４が形成されている。

ｎチャネル型のＭＯＳトランジスタは、１対のｎ型ソース／ドレイン領域３７と、第３ゲート酸化膜２９ａと、ゲート電極３０ｂと、サイドウォール酸化膜３４とを有している。これらの構造は上記のｐチャネル型のＭＯＳトランジスタと同様である。

ＥＰＲＯＭは、１対のｎ型ソース／ドレイン領域３３を有し、その他、第１ゲート酸化膜２２と、フローティングゲート電極（第１電極）としての多結晶シリコン膜２３ａと、第２ゲート酸化膜２５ａと、第１シリコン窒化膜２７ａと、ゲート電極３０ｃ（第２電極）とが積層された構造を有している。多結晶シリコン膜２３ａと、ゲート電極３０ｃとを合わせて、ＥＰＲＯＭ全体のゲート電極と定義する。上記積層された構造の側壁にはサイドウォール酸化膜３４が形成されている。このうち多結晶シリコン膜２３ａは、圧力センサ領域１６の固定電極２３ｂと同一の層として（同一材料により）形成されている。

ｐチャネル型のＭＯＳトランジスタ、ＥＰＲＯＭ、ｎチャネル型のＭＯＳトランジスタ、およびこれらを互いに分離するフィールド酸化膜１５を覆うように、薄いシリコン酸化膜３５とＴＥＯＳ系の酸化膜３８とがこの順に形成されている。

ＭＯＳ領域１７においても圧力センサ領域１６と同様に、上記の各素子を覆うように第１層間絶縁膜４０、第２層間絶縁膜４５、第３層間絶縁膜４９ｂおよびパッシベーション膜５２ａがこの順に積層されている。なお第３層間絶縁膜４９ｂは圧力センサ領域１６の第１封止膜４９と同一の層であり、パッシベーション膜５２ａ（保護膜）は圧力センサ領域１６の（層間絶縁膜４０，４５上に形成される）第２封止膜５２ｂと同一の層である。また第１層間絶縁膜４０の最上面からその真下のｎ型ソース／ドレイン領域３３，３７、ｐ型ソース／ドレイン領域３６に達するようにコンタクトホール４１ａが形成されており、コンタクトホール４１ａ内の少なくとも一部を埋める導電膜により配線４３ａが形成されている。配線４３ａは第１層間絶縁膜４０の最上面の一部の領域に形成されている。この第１層間絶縁膜４０の最上面の一部の領域における配線４３ａの一部は、その真上の第２層間絶縁膜４５、第３層間絶縁膜４９ｂおよびパッシベーション膜５２ａが開口されたパッド開口部６１により露出されている。

図４を参照して、図１においてはエッチングホール４６は各引出し領域１０３ごとに１つずつ形成されているが、エッチングホール４６が各引出し領域１０３ごとに２つずつ並ぶように形成されてもよい。

また可動電極単体１０２の引出し領域１０３の付根部である可動電極引出し付根部１０６においては、本来ほぼ直交するように屈曲する部分がいわゆるＣ面形状（図４の縦方向および横方向のそれぞれに対して約４５°の方向に延びる形状）である応力緩和面取り１０９を形成する態様となっていてもよい。

本実施の形態のように引出し領域１０３の先端部にエッチングホール４６が形成されれば、可動電極３９に圧力が印加されたときには、可動電極引出し付根部１０６の検出用アンカーエッジ部分（可動電極引出し付根部１０６に接する検出用アンカー１０１の部分）に最大応力が加わる。上記のように応力緩和面取り１０９を設けることにより、当該応力を緩和することができるため、可動電極３９の破損を起こさないために加えることが可能な圧力の最大値が向上する。

ここで圧力センサの駆動原理について簡単に説明する。圧力センサにおいては、可動電極３９に外部から加わる圧力により、可動電極３９の表面側を圧力センサ開口部５４を介して外部空間に開放させる。これにより可動電極３９がその厚み方向（上下方向）に変位することで、固定電極２３ｂと可動電極３９との間隔が変化する。この間隔の変化を固定電極２３ｂと可動電極３９とにより構成される容量値の変化量として検出することにより、加わった圧力の大きさが測定される。また、可動電極３９の真下に位置する真空室５１の圧力を基準圧力とすることにより、この半導体圧力センサ装置１０を絶対圧センサとして機能させることができる。

次に、図５〜図３０および図２〜図３を用いて、以上に述べた本実施の形態の検出用圧力センサ１０１０とＭＯＳ回路とを有する半導体圧力センサ（半導体圧力センサ装置１０）の製造方法について説明する。

図５および図６を参照して、まずシリコン基板１１の表面に、検出用圧力センサ１０１０が形成される圧力センサ領域１６と、メモリセルトランジスタなどのＭＯＳ回路が形成されるＭＯＳ領域１７とが規定される。つまりシリコン基板１１の表面のうちどの領域に検出用圧力センサ１０１０が形成され、どの領域にＭＯＳ回路が形成されるかが明確に区別（決定）される。当該区別のためにたとえばシリコン基板１１にマーキングがなされてもよい。圧力センサ領域１６にはｐ型ウェル領域１２が、ＭＯＳ領域１７にはｎ型ウェル領域１３およびｐ型ウェル領域１４が形成される。

具体的には、たとえばｐ型のシリコン基板を用意し、そのシリコン基板を覆うように、シリコン酸化膜およびシリコン窒化膜が順番に形成される。次に、圧力センサ領域１６のうち検出用圧力センサ１０１０が形成される領域、およびＭＯＳ領域１７のうちｎチャネル型のトランジスタが形成される領域に位置するシリコン窒化膜を除去するためのレジストマスク（図示せず）が形成される。

そして、そのレジストマスクをエッチングマスクとしてエッチング処理を施すことにより、シリコン窒化膜が除去される。次に、エッチングマスクとして用いられたレジストマスクを注入マスクとして用い、ｐ型ウェル領域１２，１４を形成するためのｐ型の不純物（たとえばボロン）が注入される。その後、レジストマスクが除去される。

次に、熱酸化処理を施すことによって、シリコン窒化膜が除去された部分にシリコン酸化膜が形成される。これにより、ｐ型ウェル領域１２，１４の表面に比較的厚いシリコン酸化膜が形成され、続いて、シリコン窒化膜が除去される。次に、比較的厚いシリコン酸化膜を注入マスクとして、ｎ型ウェル領域１３を形成するためのｎ型の不純物（たとえばリン）が注入される。

その後、所定の条件のもとでアニール処理を施すことによって、注入されたｐ型の不純物とｎ型の不純物とが活性化されて拡散する。その後、シリコン基板の表面に残されたシリコン酸化膜が除去される。こうして、図５に示すように、圧力センサ領域１６では、ｐ型ウェル領域１２が形成される。ＭＯＳ領域１７では、ｎ型ウェル領域１３とｐ型ウェル領域１４とが形成される。なお上記においては圧力センサ領域１６にｐ型ウェル領域１２が形成されるが、圧力センサ領域１６にはｎ型ウェル領域が形成されてもよい。

図７および図８を参照して、次に、たとえば、ＬＯＣＯＳ（Local Oxidation of Silicon）法を使用して、フィールド酸化膜１５，１９が形成される工程へと進む。まず、シリコン基板の表面に、下敷酸化膜、多結晶シリコン膜およびシリコン窒化膜（いずれも図示せず）が順番に形成される。次に、所定の写真製版処理を施すことにより、フィールド酸化膜を形成するためのレジストマスク（図示せず）が形成される。そして、レジストマスクをエッチングマスクとしてエッチング処理を施すことにより、フィールド酸化膜が形成されるべき部分においてシリコン窒化膜が除去される。続いて、再び写真製版処理を施すことにより、チャネルストッパを形成するためのレジストマスク（図示せず）が形成される。次に、そのレジストマスクを注入マスクとして、チャネルストッパとなる部分にｐ型の不純物（たとえばボロン）が注入される。その後、レジストマスクが除去される。

次に、所定の条件のもとで酸化処理を施すことにより、シリコン窒化膜が除去された部分が局所的に酸化されて、フィールド酸化膜１５、１９が形成される。このとき、注入されたｐ型の不純物が活性化されてチャネルストッパ２０が形成される。その後、残された下敷酸化膜、多結晶シリコン膜およびシリコン窒化膜が除去される。

こうして、図７および図８に示すように、圧力センサ領域１６ではフィールド酸化膜１９が形成され、ＭＯＳ領域１７ではフィールド酸化膜１５、１９が形成される。フィールド酸化膜１５、１９の膜厚は、０．２〜１．０μｍ程度である。ｐ型ウェル領域１２、ｎ型ウェル領域１３およびｐ型ウェル領域１４の表面には下敷酸化膜２１が位置している。フィールド酸化膜１５、１９によって規定された領域内に形成されるＭＯＳトランジスタ等の半導体素子が、フィールド酸化膜１５、１９とその直下に形成されたチャネルストッパ２０とによって電気的に絶縁されることになる。

次に図９および図１０を参照して、圧力センサ領域１６およびＭＯＳ領域１７に第１導電膜を形成し、当該第１導電膜をパターニングすることにより、第１導電膜パターンを形成する工程へと進む。ここでは圧力センサ領域１６における固定電極２３ｂと、ＭＯＳ領域１７におけるＥＰＲＯＭのフローティングゲート電極となる多結晶シリコン膜２３ａとが、同じ材料によって同一の層として形成される。

具体的には、まず下敷酸化膜などが除去されたシリコン基板１１に熱酸化処理を施すことにより、ＭＯＳ領域１７では、露出したシリコン基板１１の表面に第１ゲート酸化膜２２（膜厚５〜３０ｎｍ程度）が形成される。これはＭＯＳ領域１７に形成されるＥＰＲＯＭのゲート酸化膜として機能するものである。これと同時に圧力センサ領域１６には、フィールド酸化膜１９の表面上に第１ゲート酸化膜２２と同一の層としての酸化膜が形成される。

次に、第１ゲート酸化膜２２を覆うように、ＣＶＤ（Chemical Vapor Deposition）法により、多結晶シリコン膜（第１導電膜）が形成される。この際に、その多結晶シリコン膜の形成中、または、多結晶シリコン膜の形成直後に、周知の方法によってリンを導入することにより、ｎ型の多結晶シリコン膜として導電性が得られるようにする。次に、写真製版処理を施すことにより、固定電極とフローティングゲートとをパターニングするためのレジストマスクが形成される。そして、そのレジストマスクをエッチングマスクとして、所定のエッチング処理を施すことにより、圧力センサ領域１６では、パターニングされた多結晶シリコン膜からなる固定電極２３ｂが形成される。また、一方のＭＯＳ領域１７では、ＥＰＲＯＭのフローティングゲート電極（第１電極）となる（第１導電膜パターンとしての）多結晶シリコン膜２３ａのパターン（膜厚５０〜３００ｎｍ程度）が形成される。その後、レジストマスクは除去される。

次に、たとえば、熱酸化法により、ＭＯＳ領域１７では、多結晶シリコン膜２３ａを覆うように第２ゲート酸化膜２５ａ（膜厚５〜３０ｎｍ程度）が形成されると同時に、圧力センサ領域１６では、固定電極２３ｂを覆うように、第２ゲート酸化膜となる膜と同じ膜からなる第１固定電極保護膜２５ｂが形成される。次に、ＣＶＤ法により、ＭＯＳ領域１７では、第２ゲート酸化膜２５ａを覆うように第１シリコン窒化膜２７ａ（膜厚５〜３０ｎｍ程度）が形成されると同時に、圧力センサ領域１６では、第１シリコン窒化膜となる膜と同じ膜からなる第２固定電極保護膜２７ｂが形成される。第１固定電極保護膜２５ｂおよび第２固定電極保護膜２７ｂは、後述する犠牲膜をエッチング処理によって除去する際の固定電極の保護膜となる。

次に、ｐチャネル型のＭＯＳトランジスタが形成されるｎ型ウェル領域１３を露出し、他の領域を覆うレジストマスク（図示せず）が形成される。そして、そのレジストマスクを注入マスクとして、ｐチャネル型のＭＯＳトランジスタのしきい値電圧を制御するための所定の不純物（たとえばリンなど）が注入される。その後レジストマスクが除去される。また、ｎチャネル型のＭＯＳトランジスタが形成されるｐ型ウェル領域１４を露出し、他の領域を覆うレジストマスク（図示せず）が形成される。そして、そのレジストマスクを注入マスクとして、ｎチャネル型のＭＯＳトランジスタのしきい値電圧を制御するための所定の不純物（たとえばボロン）が注入される。その後、レジストマスクが除去される。

図１１および図１２を参照して、次に、ＭＯＳ領域１７のｎ型ウェル領域１３においてｐチャネル型のＭＯＳトランジスタが形成される領域と、ｐ型ウェル領域１４において、ｎチャネル型のＭＯＳトランジスタが形成される領域とを露出し、他の領域を覆うレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、エッチング処理を施すことにより、第１ゲート酸化膜２２ａの部分、第２ゲート酸化膜２５ａの部分および第１シリコン窒化膜２７ａの部分が除去されて、シリコン基板１１の表面が露出する。その後、レジストマスクは除去される。

次に、熱酸化処理を施すことにより、図１２に示すように、ｎ型ウェル領域１３においてｐチャネル型のＭＯＳトランジスタが形成される領域の表面に第３ゲート酸化膜２９ｂ（膜厚５〜３０ｎｍ程度）が形成され、ｐ型ウェル領域１４において、ｎチャネル型のＭＯＳトランジスタが形成される領域の表面に第３ゲート酸化膜２９ａ（膜厚５〜３０ｎｍ程度）が形成される。

図１３および図１４を参照して、圧力センサ領域１６およびＭＯＳ領域１７に第２導電膜としての導電膜３０が形成される。この導電膜３０は、圧力センサ領域１６において後に除去される犠牲膜として形成される導電膜３０ｄと、ＭＯＳ領域１７においてｐチャネル型とｎチャネル型のＭＯＳトランジスタのゲート電極３０ａ、３０ｂとなる導電膜３０と、ＥＰＲＯＭのゲート電極３０ｃとになるべきものである。したがってこれらは同じ材料によって同一の層として形成される。

具体的には、まず、第１シリコン窒化膜２７ａ、第２固定電極保護膜２７ｂおよび第３ゲート酸化膜２９ａ、２９ｂを覆うように、所定の導電膜３０が形成される。この導電膜３０は、多結晶シリコン膜（膜厚５０〜３００ｎｍ程度）とタングステンシリサイド（ＷＳｉ₂）膜（膜厚５０〜３００ｎｍ程度）との２層構造の積層膜、いわゆるポリサイド膜として構成される。多結晶シリコン膜は、ＣＶＤ法によって形成され、その形成中、または、形成直後に、リンを導入することによってｎ型の多結晶シリコン膜とされる。タングステンシリサイド膜は、スパッタ法、または、ＣＶＤ法によって、多結晶シリコン膜を覆うように形成される。

次に、ＥＰＲＯＭのゲート電極をパターニングするためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、エッチング処理を施すことによりＥＰＲＯＭのゲート電極がパターニングされる。図１４に示すように、ＭＯＳ領域１７におけるＥＰＲＯＭ（メモリセルトランジスタ）形成領域では、導電膜３０、第１シリコン窒化膜２７ａ、第２ゲート酸化膜２５ａ、多結晶シリコン膜２３のパターンおよび第１ゲート酸化膜２２にエッチング処理が施される。このように導電膜３０がパターニングされる結果、フローティングゲート電極２３ａ（第１電極）およびその上方に配置されるゲート電極３０ｃ（第２電極）が形成される。これにより、ゲート電極３０ｃを含む、ＥＰＲＯＭのゲート電極が形成される。

図１５および図１６を参照して、まずＭＯＳ領域１７においては、上記のＥＰＲＯＭのゲート電極をパターニングするためのパターニングのためのレジストマスクが除去された後、ＥＰＲＯＭのゲート電極を注入マスクとしてｎ型の不純物（たとえばヒ素）を注入することにより、ｎ型ソース／ドレイン領域３３が形成される。ｎ型ソース／ドレイン領域３３は、図１６に示されるＥＰＲＯＭに対応する。

次に、ｐチャネル型のＭＯＳトランジスタのゲート電極、ｎチャネル型のＭＯＳトランジスタのゲート電極および犠牲膜をパターニングするためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして導電膜３０にエッチング処理が施される。このように導電膜３０がパターニングされる結果、図１６に示すように、ＭＯＳ領域１７では、ｎチャネル型のＭＯＳトランジスタのゲート電極３０ｂと、ｐチャネル型のＭＯＳトランジスタのゲート電極３０ａとが形成される。また図１５および図１６に示すように、圧力センサ領域１６では、犠牲膜としての導電膜３０ｄが形成される。後述するように、この導電膜３０ｄを除去して空隙を形成することによって、真空室が形成されることになる。

レジストマスクが除去された後、所定の条件のもとで熱処理を施すことにより、第１ソース・ドレイン領域３３が活性化され、薄い酸化膜３２が形成される。

このように、導電膜３０ｄが、ゲート電極３０ａ、３０ｂ、３０ｃとなる導電膜３０を形成する工程と、その導電膜３０にエッチング処理を施すことによってゲート電極３０ａ、３０ｂ、３０ｃを形成する工程とにおいて同時に、第２導電膜パターンとして形成される。

なお導電膜３０をパターニングして第２導電膜パターンを形成する工程においては、導電膜３０ｄはこれが除去されその真下の表面が露出するように開口された部分を形成するように、つまり図１５および図１６の左右方向に関して複数のパターンに分割されるように形成される。たとえば図１５の左右方向の中央部に上記導電膜３０ｄの開口された部分が形成されている。このように犠牲膜のパターンは、あらかじめ開口された部分を有するように形成される。

図１７および図１８を参照して、次に、ｎチャネル型ＭＯＳトランジスタが位置する部分のみを露出し、他の領域を覆うレジストマスク（図示せず）が形成される。そして、そのレジストマスクおよびゲート電極３０ｂを注入マスクとして、ｎ型の不純物（たとえばリン）を注入することにより、ＬＤＤ（Lightly Doped Drain）領域が形成される。その後、レジストマスクが除去される。次に、ゲート電極３０ａ、３０ｂ、３０ｃ、導電膜３０ｄを覆うように、たとえばＴＥＯＳ膜（図示せず）が形成される。そして、そのＴＥＯＳ膜の全面に異方性のドライエッチング処理を施すことにより、ゲート電極３０ａ、３０ｂ、３０ｃおよび導電膜３０ｄのそれぞれの側壁面にサイドウォール酸化膜３４が形成される。特に、導電膜３０ｄの側壁面にもサイドウォール酸化膜３４が形成されることによって、導電膜３０ｄ周辺の段差が軽減されることになる。また特に導電膜３０ｄの側部に形成されるサイドウォール酸化膜３４により、後工程で形成される可動電極３９の支持部分のエッジ形状が丸められるため、可動電極３９に圧力が印加され撓んだ際に可動電極３９のエッジ部分への応力集中を緩和させることができ、その信頼性が向上する。

次に、ｐ型ウェル領域１４において、ｎチャネル型のＭＯＳトランジスタが配置されている部分を露出し、他の領域を覆うレジストマスク（図示せず）が形成される。そして、そのレジストマスクおよびゲート電極３０ｂを注入マスクとして、ｎ型の不純物（たとえばリンなど）を注入することにより、ｎ型ソース／ドレイン領域３７が形成される。その後、そのレジストマスクが除去される。次に、ｎ型ウェル領域１３においてｐチャネル型のＭＯＳトランジスタが形成される領域を露出し、他の領域を覆うレジストマスク（図示せず）が形成される。そして、そのレジストマスクおよびゲート電極３０ａを注入マスクとして、ｐ型の不純物（たとえば二フッ化ボロン）を注入することにより、ｐ型ソース／ドレイン領域３６が形成される。

次に、そのレジストマスクが除去された後、所定の条件のもとでアニール処理を施すことにより、ｎ型ソース／ドレイン領域３７およびｐ型ソース／ドレイン領域３６が活性化される。このアニール処理の際に熱酸化処理が併せてなされることにより、ゲート電極３０ａ、３０ｂ、３０ｃ、導電膜３０ｄを覆うように薄いシリコン酸化膜３５が形成される。この薄いシリコン酸化膜３５は、上記の第３ゲート酸化膜２９ｂおよび薄い酸化膜３２と一体となるように形成されるため、図１７および図１８においては第３ゲート酸化膜２９ｂおよび薄い酸化膜３２が消失している。

図１９および図２０を参照して、次に、シリコン酸化膜３５を覆うようにＴＥＯＳ系の酸化膜３８が形成される。続いて、そのＴＥＯＳ系の酸化膜３８を覆うように、圧力センサ領域１６において、可動電極となるべき導電性の多結晶シリコン膜が形成される。次に、写真製版処理を施すことにより、導電膜３０ｄの一部を覆い、他の領域を露出するレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、エッチング処理を施すことにより、露出している多結晶シリコン膜が除去され、導電膜３０ｄを覆う可動電極３９が形成される。その後、レジストマスクが除去される。このとき、導電膜３０ｄ周辺の段差がサイドウォール酸化膜３４によって軽減されていることで、クラックまたはカバレッジの不足によるシールド膜３９の断線が防止されて、シールド膜３９の膜厚設定の範囲を広げることができる。

また、圧力センサ領域１６では、第１固定電極保護膜２５ｂ、第２固定電極保護膜２７ｂおよび導電膜３０ｄは、それぞれＭＯＳ領域１７における第２ゲート酸化膜２５ａ、第１シリコン窒化膜２７ａおよびゲート電極３０ａ、３０ｂ、３０ｃを形成する工程と同時に形成される。さらに、熱処理条件もＭＯＳ領域１７に形成されるＭＯＳトランジスタ等の条件が適用される。このため、圧力センサとしては、大幅な変更には制約があるものの、ＭＯＳ領域に形成されるＭＯＳトランジスタ等の半導体素子の仕様に合わせた変更が可能である。

また、シールド膜３９および酸化膜３８のそれぞれの膜厚を調整することによって、可動電極３９の初期の容量値（可動電極の反り量）に対する感度特性を制御することができる。特に、可動電極３９は検出用圧力センサ１０１０において最も重要な構成要素であるダイヤフラムとなるため、可動電極３９の形成工程はたとえばＭＯＳ領域１７の一部の領域と同一の層として成膜することなく、可動電極３９のみを形成する工程として独立している。これにより、可動電極３９を形成するための処理条件の制御が容易となり、形成される圧力センサの感度などの特性を精密に制御することができる（感度を高めることができる）。

具体的には、たとえば可動電極３９の厚みは５０〜１５００ｎｍ程度であるが、この厚みについてもＭＯＳ領域１７に形成される他の薄膜の厚みに拘束されることなく自由に設定することができる。

ところで可動電極３９を形成するための多結晶シリコン膜の形成時には、導電膜３０ｄが開口された部分（図１５の中央部など）を上方から埋めるように成膜される。これにより導電膜３０ｄが開口された部分においても可動電極３９と同一の多結晶シリコン膜が可動電極３９に対して図の下方に突出するように形成される。このように多結晶シリコン膜が下方に突出した部分は、アンカー部分すなわち検出用アンカー１０１として形成される。検出用アンカー１０１は可動電極３９と一体として形成されるため、検出用アンカー１０１は（これがたとえばその真下のＴＥＯＳ系の酸化膜３８に固定されれば）可動電極３９を下方から支持することができる。導電膜３０ｄが開口された部分を埋めるように形成された領域を少なくともその一部に含むように、検出用アンカー１０１が形成される。

図２１および図２２を参照して、次にＴＥＯＳ系の酸化膜３８および可動電極３９を覆うように、第１層間絶縁膜４０（層間絶縁膜）が形成される。第１層間絶縁膜４０は、たとえばＴＥＯＳ膜、ＢＰＳＧ（Boro Phospho Silicate Glass）膜およびＴＥＯＳ膜の積層構造とされる。なお第１層間絶縁膜としては、これらの膜に限られず、他の酸化膜を適用してもよい。このように第１層間絶縁膜４０を複数の異なる絶縁膜を積層するように形成することにより、ＴＥＯＳ系の酸化膜３８と第１層間絶縁膜４０のＴＥＯＳ膜との親和性が良好になる。このため圧力センサ領域１６とＭＯＳ領域１７との第１層間絶縁膜４０を同時に形成することが可能となるため、圧力センサ領域１６の形成プロセスとＭＯＳ領域１７の形成プロセスとの親和性が高くなり、プロセスが容易になる。

また、第１層間絶縁膜４０に平坦化処理として、ＢＰＳＧ膜にエッチバック処理を施してもよい。また、ＣＭＰ（Chemical Mechanical Polishing）処理を施してもよい。

次に、写真製版処理を施すことにより、コンタクトホールを形成するためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、ＭＯＳ領域１７に形成される半導体素子の仕様に合わせた条件のもとでエッチング処理が施される。これにより、ＭＯＳ領域１７では、第１層間絶縁膜４０等を貫通してｎ型ソース／ドレイン領域３３、ｎ型ソース／ドレイン領域３７、ｐ型ソース／ドレイン領域３６のそれぞれの一部を露出するコンタクトホール４１ａが形成される。一方、圧力センサ領域１６では、固定電極２３ｂおよび可動電極３９の一部を露出するコンタクトホール４１ｂが形成される。その後、レジストマスクが除去される。

この場合のエッチング処理については、ウェットエッチングとドライエッチングを組み合わせたエッチング処理を施すことによって、コンタクトホール４１ａ、４１ｂを形成するようにしてもよい。この場合、コンタクトホール４１ａ、４１ｂは、図２２に示されるような開口部の上部において広がりを有するコンタクトホールとなる。また、ドライエッチングのみによるエッチング処理によってコンタクトホール４１ａ、４１ｂを形成するようにしてもよい。

図２３および図２４を参照して、次に配線と、その上部を覆う第２層間絶縁膜が形成される工程へと進む。まず、金属膜を用いた配線が形成される。第１層間絶縁膜４０を覆うように、バリアメタル膜とアルミニウムシリコン銅（ＡｌＳｉＣｕ）膜（いずれも図示せず）が形成される。バリアメタル膜として、たとえば、チタンナイトライド（ＴｉＮ）膜が適用される。次に、そのアルミニウムシリコン銅膜等をパターニングすることにより、ＭＯＳ領域１７ではＥＰＲＯＭなどのトランジスタに接続されたものを含む配線４３ａ（トランジスタ配線部）が形成され、圧力センサ領域１６では可動電極３９に接続されたものを含む配線４３ｂ（可動電極配線部）が形成される。より具体的には、アルミニウムシリコン銅膜上にレジストマスクを形成し、そのレジストマスクをエッチングマスクとして、アルミニウムシリコン銅膜およびバリアメタル膜にエッチング処理を施し、その後、レジストマスクを除去することによって、配線４３ａと配線４３ｂが形成される。配線４３ａは、ｎ型ソース／ドレイン領域３３、ｎ型ソース／ドレイン領域３７およびｐ型ソース／ドレイン領域３６のそれぞれと電気的に接続される。配線４３ｂは、可動電極３９に電気的に接続される。

なお配線としては、コンタクトホール４１ａ、４１ｂにタングステンプラグを形成し、その後、バリアメタルおよびアルミニウム銅（ＡｌＣｕ）膜を形成してパターニングするようにしてもよい。このような構成の場合において適したバリアメタルとして、チタンシリサイド（ＴｉＳｉ₂）またはコバルトシリサイド（ＣｏＳｉ₂）膜等がある。

次に、配線４３ａおよび配線４３ｂを覆うように、第２層間絶縁膜４５（層間絶縁膜）が形成される。第２層間絶縁膜４５は、ＭＯＳ領域１７に形成される半導体素子の仕様に合わせた条件のもとで形成される。第２層間絶縁膜４５としては、たとえばプラズマＣＶＤ法により形成された、Ｐ−ＴＥＯＳ（Plasma CVD- Tetra Ethyl Ortho Silicate glass）膜等が適している。なお平坦化のために、ＳＯＧ（Spin on Glass）膜を含むＰ−ＴＥＯＳ／ＳＯＧ／Ｐ−ＴＥＯＳの３層の積層構造を採用してもよい。また、第１層間絶縁膜の場合と同様にＣＭＰ処理を施してもよい。

図２５および図２６を参照して、次に、写真製版処理を施すことにより、エッチングホールを形成するためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、圧力センサ領域１６の第１および第２層間絶縁膜（層間絶縁膜）の部分に、犠牲膜である導電膜３０ｄに達するようにエッチング処理が施される。これにより、圧力センサ領域１６では、可動電極３９の外側に、犠牲膜をエッチングするためのエッチングホール４６（ホール）が形成される。その後、レジストマスクが除去される。

次に、エッチングホール４６を介してウェットエッチング処理を施すことにより、多結晶シリコン膜とタングステンシリサイド（ＷＳｉ₂）膜との２層構造である犠牲膜としての導電膜３０ｄが除去される。これにより、導電膜３０ｄが形成されていた領域すなわち可動電極３９と固定電極２３ｂとに挟まれる領域には空隙５０が形成される。このエッチング処理には、たとえばウェットエッチングのＴＭＡＨが用いられる。またエッチングホール４６は空隙５０に連通することになる。

また、薬液（ＴＭＡＨ）によるエッチング処理では、第２層間絶縁膜４５および第１層間絶縁膜４０を形成している酸化膜のエッチングレートに対して、犠牲膜３０ｄを形成する多結晶シリコン膜とタングステンシリサイド（ＷＳｉ₂）膜との積層膜のエッチングレートは５０００〜１００００倍程度（エッチング選択比５０００〜１００００程度）である。このため、ＭＯＳ領域に形成される半導体素子の仕様に合わせた条件のもとで形成された第２層間絶縁膜４５および第１層間絶縁膜４０によって、ＭＯＳ領域１７に形成される素子および圧力センサ領域１６を保護することが可能である。

上記のように、エッチングホール４６を形成して導電膜３０ｄを除去し空隙５０を形成する工程は、配線４３ａ，４３ｂを形成する工程の後になされている。なお、導電膜３０ｄを除去する処理としては、ウェットエッチング処理の他に、二フッ化キセノン（ＸｅＦ₂）等を用いたドライエッチング処理を施してもよい。

また上記のように、可動電極３９の上に第１層間絶縁膜４０および第２層間絶縁膜４５が形成された後に導電膜３０ｄをエッチングすることにより、エッチングホール４６の形成時に可動電極３９は第１層間絶縁膜４０などによる厚い保護を受けることができる。つまり可動電極３９がエッチングホール４６の形成時および導電膜３０ｄの除去時には厚い第１層間絶縁膜４０などに保護された状態であるため、可動電極３９がエッチングされるなどの不具合が抑制できる。またこの保護膜としての層間絶縁膜４０，４５はＭＯＳ領域１７の層間絶縁膜４０，４５と同一の層として同時に形成されるため、圧力センサ領域１６の形成工程にＭＯＳ標準プロセスが積極的に適用されて、製造工程の増加を抑えて、生産コストの削減に寄与することができる。

図２７および図２８を参照して、次に、導電膜３０ｄを除去することによって形成された空隙５０を真空室とする処理が施される。まず、たとえば、第２層間絶縁膜４５を形成するときと同様のプラズマＣＶＤ法を用いて、Ｐ−ＴＥＯＳ膜が圧力センサ領域１６およびＭＯＳ領域１７の全面に成膜される。これにより、エッチングホール４６の少なくとも一部（たとえば内壁面）を塞ぐ第１封止膜４９と第３層間絶縁膜４９ｂとが形成される。ここで圧力センサ領域１６の第１封止膜４９と、ＭＯＳ領域１７の第３層間絶縁膜４９ｂとは同一材料による同一の層である。このときのプラズマＣＶＤ法により第１封止膜４９および第３層間絶縁膜４９ｂの成膜は、減圧（たとえば１．３×１０²Ｐａ以上１．３×１０⁴Ｐａ以下）された状況下でなされる。したがって空隙５０は上記のように減圧された真空室５１となるとともに、真空室５１はエッチングホール４６内の第１封止膜４９により外部に対して封止された空間となる。

図２９および図３０を参照して、次に、開口部が形成される部分を露出するレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、ドライエッチング処理またはドライエッチング処理とウェットエッチング処理とを組み合わせたエッチング処理が施される。

これにより、圧力センサ領域１６において圧力センサ開口部が形成される領域に位置する第１封止膜４９、第２層間絶縁膜４５および第１層間絶縁膜４０の部分が除去される。圧力センサ領域１６においてこれらが除去されるのは、可動電極３９の真上の領域の少なくとも一部であり、これにより圧力センサ領域１６においては圧力センサ開口部５４（開口部）が形成され、可動電極３９が露出した状態となる。

またＭＯＳ領域１７においてパッド開口部が形成される領域に位置する第１封止膜４９および第２層間絶縁膜４５の部分が除去される。これにより、当該領域においては配線４３ａが露出した状態となったパッド開口部６１が形成される。

図２および図３を再度参照して、その後、プラズマＣＶＤ法によって、ＭＯＳ領域１７に形成される半導体素子の仕様に合わせた条件（比較的低い温度条件等）のもとで、第１封止膜４９および第３層間絶縁膜４９ｂを覆うように、パッシベーション膜となる膜厚０．５〜１．０μｍ程度のシリコン窒化膜（図示せず）が形成される。

次に、圧力センサ領域１６においては圧力センサ開口部５４が形成される部分を露出し
、またＭＯＳ領域１７においてはパッド開口部６１が形成される部分を露出するレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとしてドライエッチング処理を施すことによって、圧力センサ開口部５４およびパッド開口部６１が形成される領域に位置するシリコン窒化膜の部分が除去される。これにより、ＭＯＳ領域１７では保護膜としてのパッシベーション膜５２ａが形成され、圧力センサ領域１６ではエッチングホール４６をさらに塞ぐ第２封止膜５２ｂが形成される。パッシベーション膜５２ａおよび第２封止膜５２ｂは同一材料による同一の層である。このように保護膜と同一の層として第２封止膜が形成されるため、これらが別工程で形成される場合に比べて工程数を削減することができる。

以上により、真空室５１が、第１封止膜４９と第２封止膜５２ｂとによって二重に封止されている。つまりエッチングホール４６内に充填される封止部は、材質の異なる複数の薄膜（第１封止膜４９および第２封止膜５２ｂ）が積層されることにより形成されている。これにより、信頼性の高い真空封止が可能になる。

以上のように、特に図２９および図２を参照して、本実施の形態の製造方法によれば、検出用アンカー１０１が、可動電極３９を複数の可動電極単体１０２に区画することにより、区画された複数の可動電極単体１０２のうち互いに隣り合う１対の可動電極単体１０２が同一の検出用アンカー１０１を共有するように形成される。

次に、本実施の形態の作用効果について説明する。
本実施の形態においては、検出用アンカー１０１により複数に区画された可動電極単体１０２のうち、たとえば図１の平面図における左右方向または上下方向に関して互いに隣り合う１対の可動電極単体１０２同士が同一の検出用アンカー１０１を共有するように形成される。このため、たとえば個々の可動電極単体１０２ごとに別個の検出用アンカー１０１が配置される場合に比べて、検出用アンカー１０１が占めるべき面積の効率を高めることができる。したがって、検出用アンカー１０１が占める平面積を小さくすることができる。これにより、圧力センサ全体の平面積を小さくすることができる。また検出用アンカー１０１の面積が小さくなる分だけ、当該検出用アンカー１０１に含まれる寄生容量に起因するセンサ容量の増加を抑制することができる。

また本実施の形態においては、上記検出用アンカー１０１は、あらかじめ犠牲膜（導電膜３０ｄ）が（少なくとも部分的に）除去されることで開口された部分が写真製版技術およびエッチングにより寸法精度高く形成され、その部分を埋めるように形成されている。その結果、検出用アンカー１０１は、あらかじめ真空室５１が開口された部分を埋めるように形成された構成を有している。

このため検出用アンカー１０１は、たとえばこれを形成するための溝の形成時のエッチング時間により面積が変化するなどの不具合なく、必要最小限の幅および面積を有するように高い寸法精度で形成することができる。その結果、当該検出用アンカー１０１を含む圧力センサ全体の面積も必要最小限にすることができる。またこのように予めパターニングされた導電膜３０ｄのエッチングにより真空室５１が形成されるため、導電膜３０ｄのエッチング時間に応じて真空室５１の面積が変化するなどの不具合なく、寸法精度の高い真空室５１を形成することができる。

本実施の形態においては、平面視において検出用アンカー１０１で囲まれた領域の導電膜３０ｄ（犠牲膜）を完全に除去して空隙５０を形成することにより形成される真空室５１の範囲として、可動電極単体１０２の範囲が決定されている。このため、可動電極単体１０２の空隙５０（真空室５１）の平面積を高精度に制御することができる。

次に、複数の可動電極単体１０２は平面視において検出用アンカー１０１に対して対称となるように配置されるため、検出用アンカー１０１は各可動電極３９をバランスよく支持することができる。

次に、本実施の形態においては、エッチングホール４６が可動電極３９の外側の非重畳領域に形成されている。たとえば可動電極に貫通孔が形成され、それを覆うように形成された粘性流動可能な膜がエッチングされることにより当該貫通孔に達するエッチングホールが形成され、さらにエッチングホールを塞ぐ封止膜が形成される場合は、可動電極の上にそれとは異なる材質からなる厚い膜が積層される。この場合、可動電極のたわみが大きくなり、可動電極の温度特性が複雑になる。このため、可動電極と固定電極との間の容量値変化として圧力センサの圧力変化を検出するときの温度補償を行なう回路も複雑になり、圧力センサ全体の平面積が大きくなる可能性がある。

しかし本実施の形態においては、可動電極３９の上にはエッチングホールおよびそれを塞ぐ封止膜が形成されない。この場合、可動電極単体１０２に対してたとえば平面視における最大寸法（円形であれば直径）が１μｍ程度のエッチングホール４６が１つ形成されるだけでもその下の導電膜３０ｄをエッチングすることができ、形成された空隙５０を可動電極３９の上に積層されない封止部により最適な膜厚で封止することでエッチングホール４６を充填すればよい。このことから、エッチングホール４６を塞ぎ真空室５１を封止する第１封止膜４９および第２封止膜５２ｂの厚みを自由に設定することができ、より信頼性の高い封止部を形成することができる。

また可動電極３９の上にはエッチングホール４６が形成されず何も乗らないため、可動電極３９の応力特性等の制御が容易になる。さらに可動電極３９の上にはエッチングホール４６が形成されず何も乗らないため可動電極３９を平坦な形状にすることができ、可動電極３９の応力特性、温度特性の制御が容易になるとともに、可動電極３９の製造工程をより単純化できる。

ただし本件においても、最終製品においては可動電極３９上には圧力センサ開口部５４が形成されるため何も乗らないものの、少なくとも導電膜３０ｄが除去されるまでの間は可動電極３９が厚い層間絶縁膜４０，４５で覆われる。このため上記のように、この可動電極３９上の層間絶縁膜４０，４５を導電膜３０ｄ除去時の保護膜として利用することができる。

またエッチングホール４６は固定電極２３ｂに対してもその外側に形成されている。このためエッチングホール４６は固定電極２３ｂの表面の凹凸の影響を受けずに平坦な形状に形成される。このことから可動電極３９もエッチングホール４６による表面の凹凸の影響を受けずに平坦な形状に形成することができる。

また本実施の形態においては、固定電極２３ｂがフローティングゲート電極２３ａと同一の層として、第１固定電極保護膜２５ｂが第２ゲート酸化膜２５ａと同一の層として、第２固定電極保護膜２７ｂが第１シリコン窒化膜２７ａと同一の層として、それぞれ同時に形成される。さらに導電膜３０ｄがゲート電極３０ａ，３０ｂ，３０ｃと同一の層として形成され、圧力センサ領域１６の封止部４９，５２ｂがＭＯＳ領域１７の保護膜４９ｂ，５２ａと同一の層として、それぞれ同時に形成される。

つまり圧力センサ領域１６の検出用圧力センサ１０１０を形成するために固定電極２３ｂ、第１固定電極保護膜２５ｂ、第１シリコン窒化膜２７ａを独立して形成する必要がないことを意味している。したがって、圧力センサ領域１６の形成工程にＭＯＳ標準プロセスが積極的に適用されて、製造工程の増加を抑えて、生産コストの削減に寄与することができる。このことから、ＭＯＳプロセスとの親和性の高い圧力センサ領域１６のプロセスとなるため、圧力センサ領域１６とＭＯＳ領域１７との双方を有する半導体圧力センサ装置１０を容易に形成することができる。

また配線４３ａ，４３ｂの形成後に第２層間絶縁膜４５およびエッチングホール４６が形成され、導電膜３０ｄが除去される。これにより、層間絶縁膜４０，４５または導電膜３０ｄのエッチング時に配線４３ａ，４３ｂにレジストが入り込むなどの不具合が発生する可能性を低減することができるため、プロセス中の配線４３ａ，４３ｂの取り扱いが容易になる。

また犠牲膜としての導電膜３０ｄを固定電極２３ｂと可動電極３９との間に挟むことにより、ウェット処理の際に可動電極３９が表面張力の影響により固定電極２３に固着してしまういわゆるスティッキングを抑制するための処理が不要となるため、工程数を削減することができ、当該工程中の配線４３ａ，４３ｂの取り扱いが容易になる。このように配線４３ａ，４３ｂの形成後にエッチングホール４６が形成される。このため、エッチングホール４６形成時などに配線４３ａ，４３ｂを覆いながらエッチングホール形成などの各ウェット処理を行なうことにより配線４３ａ，４３ｂへのダメージを抑制することができる。

（実施の形態２）
本実施の形態の半導体圧力センサ装置１０を構成する参照用圧力センサ１０００は、圧力センサの一例であるが、実施の形態１の検出用圧力センサ１０１０とは以下に述べる点において異なっている。

図３１を参照して、本実施の形態の半導体圧力センサ装置１０を構成する参照用圧力センサ１０００は、実施の形態１と同様に各可動電極単体１０２を行列状に配置されるように区画する検出用アンカー１０１（第１のアンカー）を有している。しかしこれに加え、参照用圧力センサ１０００は、各可動電極単体１０２内において、可動電極３９がアンカー部分としての参照用アンカー１００（第２のアンカー）を有している。

具体的には、図３２を参照して、左側の検出用圧力センサ領域１６ａに形成されている検出用圧力センサ１０１０は、たとえば図３の圧力センサ領域１６と基本的に同様の構成を有している。つまり図３２の検出用圧力センサ領域１６ａは図３の圧力センサ領域１６と同様に検出用アンカー１０１が形成されており、これに囲まれることにより可動電極単体１０２が形成されるが、各可動電極単体１０２内にはアンカー部分が形成されていない。

これに対して図３２の右側の参照用圧力センサ領域１６ｂにおいては、参照用圧力センサ１０００が形成されている。参照用圧力センサ領域１６ｂにおける構成は基本的に検出用圧力センサ領域１６ａ（図３の圧力センサ領域１６）と同様である。ただし参照用圧力センサ１０００には検出用アンカー１０１に加え、可動電極単体１０２の中央部に参照用アンカー１００が形成されている。

参照用アンカー１００の構成は基本的に検出用アンカー１０１と同様であり、空隙としての真空室５１が開口された部分を可動電極３９が埋めるように下方（シリコン基板１１側）に延びる態様を有している。

図３１および図３３を参照して、参照用アンカー１００は、真空室５１の開口された部分が可動電極単体１０２を区画する端部として形成されるのではなく、たとえば可動電極単体１０２内に環状の平面形状を構成するように形成されている。このため参照用アンカー１００は、可動電極単体１０２内において内周側と外周側とを区画している。図３１においては参照用アンカー１００は矩形の平面形状を有するように形成されるがこれに限られず、参照用アンカー１００はたとえば六角形または円形の平面形状を有するように形成されてもよい。また平面視における参照用アンカー１００としての真空室５１の開口された部分の内部（平面視における参照用アンカー１００の矩形状に囲まれた領域）においては、導電膜３０ｄが除去されずに残存しているが、このような構成を有していることが好ましい。

図３２を再度参照して、本実施の形態の半導体圧力センサ装置１０の圧力センサ領域１６は、検出用圧力センサ１０１０と参照用圧力センサ１０００とが組み合わせられた（これら双方のセンサがたとえば横に並ぶように組み合わせられるように配置された）構成を有していてもよい。

なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、本実施の形態の作用効果について説明する。
上記のように半導体圧力センサ装置１０は、可動電極３９と固定電極２３ｂとの間隔の変化を容量値の変化量として検出することで、可動電極３９に加わった圧力測定される。ここでたとえば図３２の検出用圧力センサ１０１０には実際には以下の各容量が含まれる。すなわち固定電極２３ｂと真空室５１との間に位置する第１固定電極保護膜２５ｂの容量値Ａおよび第２固定電極保護膜２７ｂの容量値Ｂと、可動電極３９と真空室５１との間に位置するシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８の容量値Ｃと、真空室５１の容量値Ｄとである。これらの容量値の合成により、検出用圧力センサ１０１０全体の容量値が求められる。

このうち、可動電極３９に加わる外部の圧力に応じて容量値が変化するのは真空室５１の容量値Ｄだけである。このため可動電極３９に加わる圧力値をより高精度に測定するためには、容量値Ａ〜Ｃのそれぞれの初期値を正確に把握する必要がある。

ところが、たとえば第１固定電極保護膜２５ｂは、第２ゲート酸化膜２５ａおよび第１固定電極保護膜２５ｂを形成する際の膜厚ばらつきのために、容量値Ａの初期値を正確に把握することは困難である。第２固定電極保護膜２７ｂは、これと同一の層の第１シリコン窒化膜２７ａを形成する際の膜厚ばらつき、および導電膜３０ｄ（犠牲膜）を除去する際の第２固定電極保護膜２７ｂの膜減り量のばらつきのために、容量値Ｂの初期値を正確に把握することは困難である。また可動電極保護膜となる圧力センサ領域１６のシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８を形成する際の膜厚ばらつきおよび導電膜３０ｄをエッチング除去する際の圧力センサ領域１６のシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８の膜減り量のばらつきのために、容量値Ｃの初期値を正確に把握することは困難である。さらに外部の圧力によって容量値が変化する真空室５１では、導電膜３０ｄと同一の層としてのゲート電極３０ｃを形成する際の膜厚ばらつきのために、容量値Ｄの初期値を正確に把握することが困難である。

そこで本実施の形態においては、このような容量値の初期値のばらつきを相殺するために、圧力センサ領域１６において、圧力センサ開口部５４を有する検出用圧力センサ１０１０が形成された検出用圧力センサ領域１６ａの周囲（近く）に、圧力センサ開口部５４を有する参照用圧力センサ１０００が形成された参照用圧力センサ領域１６ｂが配置されている。つまり半導体圧力センサ装置１０が、検出用圧力センサ領域１６ａと参照用圧力センサ領域１６ｂとが組み合わせられた構成を有している。

参照用圧力センサ１０００においては、可動電極単体１０２内に参照用アンカー１００が形成されるため、外部の圧力の変化が生じても、可動電極３９と固定電極２３ｂとの間隔が検出用圧力センサ１０１０に比べて変化しにくい。このため検出用圧力センサ１０１０の容量値の変化から参照用の圧力センサの容量値の変化を差し引くことにより、容量値Ａ〜Ｄの初期値のばらつきを相殺することができる。その結果、精度の高い圧力値を測定することができる。

なお本実施の形態においては、各可動電極単体１０２に対して１つずつの（矩形状の）参照用アンカー１００が形成された例が示されているが、これに限らず、可動電極単体１０２に対して複数の参照用アンカー１００が形成されてもよい。

平面視における参照用アンカー１００としての真空室５１の開口された部分の内部（平面視における参照用アンカー１００の矩形状の内部）においては、導電膜３０ｄが除去されずに残存することにより、当該残存する領域についても参照用アンカー１００と同様に可動電極３９の上下方向に関する動きを抑制することができる。このため、可動電極３９の上下方向に関する動きを抑制する効果をいっそう高めることができる。

（実施の形態３）
図３４を参照して、本実施の形態の第１例の可動電極単体１０２は、基本的に図１および図４に示す実施の形態１の可動電極単体１０２と同様の構成を有しており、実施の形態１と同様の引出し領域１０３にエッチングホール４６が形成されている。しかし図３４においては引出し領域１０３の（図３４の上下方向に関する）幅が、図１および図４の引出し領域１０３における引出し領域１０３の幅よりも小さくなっている。この点において図３４は図１および図４と異なっているが、他の点については基本的に図１および図４と同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

このようにするだけでも可動電極単体１０２の可動電極引出し付根部１０６の応力集中を緩和することができる。具体的には、エッチングホール４６内を充填する封止部の封止状態をより良好にする観点から、エッチングホール４６の平面視における最大寸法（円形であれば直径）は１．０μｍ以下にすることが好ましい。この場合、エッチングホール４６が形成される引出し領域１０３の幅も１μｍ程度にすることにより可動電極引出し付根部１０６の応力を緩和することができる。

図３５を参照して、本実施の形態の第２例の可動電極単体１０２は、基本的に図１および図４に示す実施の形態１の可動電極単体１０２と同様の構成を有しており、実施の形態１と同様の引出し領域１０３にエッチングホール４６が形成されている。しかし図３５においては、エッチングホール４６が平面視において可動電極３９と同一層（同一材料）により囲まれるように形成されている。言い換えれば、エッチングホール４６は可動電極３９の一部の領域を貫通するように形成されている。このエッチングホール４６を囲む可動電極３９と同一の材料の領域は、封止領域補強部１０５として形成されている。この点において図３５は図１および図４と異なっているが、他の点については基本的に図１および図４と同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

このようにすれば、エッチングホール４６の周囲が酸化膜または窒化膜のみにより覆われる場合に比べて、エッチングホール４６内に充填される封止部（第１封止膜４９および第２封止膜５２ｂ）の強度を向上することができ、真空室５１の封止部の信頼性を向上することができる。

次に、図３６を参照して、たとえば図１などに示す実施の形態１の検出用アンカー１０１（または実施の形態２の参照用アンカー１００）の断面形状を拡大すれば、検出用アンカー１０１における可動電極３９の最上面は、可動電極３９の検出用アンカー１０１以外の領域の最上面に比べて下方（シリコン基板１１側）に窪んだ凹部を形成していることがわかる。これは検出用アンカー１０１が形成される領域においては導電膜３０ｄ（真空室５１）が開口されており、検出用アンカー１０１以外の領域においては真空室５１の厚み分よりも上方に可動電極３９が形成されるために、両領域の間に段差が生じるためである。

しかしこの検出用アンカー１０１の表面の凹部は、可動電極３９に圧力が加わった際に応力集中する可能性がある。また検出用アンカー１０１の形成される部分においては可動電極３９と固定電極２３ｂとの間に薄いシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８のみが介在するため、これらの薄い酸化膜が容量性を持つことにより検出用アンカー１０１が大きな寄生容量を有するようになる可能性がある。

そこで図３７を参照して、本実施の形態の第３例においては、検出用アンカー１０１（参照用アンカー１００）がその幅方向（図３７の左右方向）に関する左右両端部のみ、真空室５１が開口された部分を有し、検出用アンカー１０１の上記端部以外の領域については導電膜３０ｄが開口されずに残存された残存領域１０７を有する構成とする。このようにアンカー部分は、少なくともその一部に導電膜３０ｄ（空隙５０）が開口された部分を含んでいればよい。ただし残存領域１０７は犠牲膜としての導電膜３０ｄと同一の層（同一材料）に限らず、可動電極３９と同一の層（同一材料）として形成されてもよい。この点において図３７は図３６と異なっているが、他の点については基本的に図３６と同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

このようにアンカー部分の一部のみに真空室５１の開口された部分が形成されれば、アンカー部分の中央部において可動電極３９は、アンカー部分以外の真空室５１が開口されない領域とほぼ同じ高さの表面を有するように形成される。真空室５１の開口された部分が非常に狭くなる（検出用アンカー１０１の幅方向の端部のみとなる）ため、可動電極３９は検出用アンカー１０１の真上のほぼ全体においてその表面高さを検出用アンカー１０１以外の領域とほぼ同じ高さにすることができる。したがって検出用アンカー１０１の最上面を（その全体にわたり）ほぼ平坦にすることができる。

ここで、検出用アンカー１０１の幅方向の端部における真空室５１の開口された部分の幅を、可動電極３９および酸化膜３５，３８の厚みの和の２倍程度以下にすれば、可動電極３９の表面は全体にほぼ平坦にすることができる。

可動電極３９と固定電極２３ｂとの間に薄いシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８のみが介在するとはいえ、導電膜３０ｄの開口される部分の幅が狭い（０．２〜０．８μｍ程度）ことにより寄生容量を小さくすることができる。

また導電膜３０ｄはＭＯＳ領域１７のゲート電極３０ａ〜３０ｃと同一の層として形成されるため、導電膜３０ｄの開口された部分には導電膜３０ｄの側部に形成されるサイドウォール酸化膜３４が配置される。したがって、当該サイドウォール酸化膜３４が配置される面積分だけ導電膜３０ｄの開口された部分の面積が小さくなるため、可動電極３９と固定電極２３ｂとの間に薄いシリコン酸化膜３５およびＴＥＯＳ系の酸化膜３８のみを介する領域の幅をより狭くすることができる。したがって、当該領域における寄生容量をさらに小さくできるとともに、（圧力が印加される）可動電極３９の上面をより平坦にすることができる。可動電極３９の上面がより平坦になることから、可動電極３９に過大な圧力が加わった際に可動電極３９の応力集中を抑制することができる。

さらに、検出用アンカー１０１の中央部は導電膜３０ｄとしての残存領域１０７が配置されるため、この領域においては、検出用アンカー１０１の左右両端部に比べて、可動電極３９と固定電極２３ｂとの間隔が大きくなる。ここで可動電極３９と残存領域１０７とにより形成される容量、および固定電極２３ｂと残存領域１０７とにより形成される容量は考慮しなくてよい。したがって当該中央部における寄生容量の値を小さくすることができるため、検出用アンカー１０１全体の寄生容量の値を小さくし、可動電極３９に加わる圧力の変化に対する感度（容量変化率）を高くすることができる。

さらに図３８を参照して、本実施の形態の第４例においては、検出用アンカー１０１（参照用アンカー１００）が形成される部分において固定電極２３が配置されない構成を有している。つまり固定電極２３は可動電極３９の可動部分と対向する、正規の検出用圧力センサ１０１０を構成する部分のみに形成されている。この点において図３８は図３６と異なっているが、他の点については基本的に図３６と同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

可動電極３９（検出用アンカー１０１）の最上面に凹部が形成されることが問題にならない場合には、検出用アンカー１０１（参照用アンカー１００）の部分に固定電極２３ｂを形成しない構成としてもよい。このようにすれば、当該部分に固定電極２３ｂが形成されない分だけその真上の可動電極３９が図の下方（シリコン基板１１側）に窪むことになるが、検出用アンカー１０１（参照用アンカー１００）の部分には寄生容量がまったく発生しなくなる。このため圧力センサ全体の容量が可動電極３９の（アンカー部分を除く）可動部分の容量値となり、可動電極３９に加わる圧力の変化に対する感度（容量変化率）を高くすることができる。

なお図３６〜図３８は、基本的に図３３中に点線で囲まれた領域ＡおよびＢ（検出用アンカー１０１または参照用アンカー１００）を示している。上記のように特に図３７においてはアンカー部分の一部に犠牲膜が配置されているため、本実施の形態のように、犠牲膜が開口された部分がアンカー部分の一部のみに含まれる態様であってもよい。

（実施の形態４）
本実施の形態の半導体圧力センサ装置１０においては、ＭＯＳ領域１７のトランジスタの上に形成される配線が実施の形態１の配線４３ａの１層のみならず２層積層された構成を有しており、この点において実施の形態１の半導体圧力センサ装置１０と異なっている。以下、図３９〜図４３を用いて、本実施の形態の検出用圧力センサ１０１０とＭＯＳ回路とを有する半導体圧力センサ（半導体圧力センサ装置１０）の製造方法の第１例について説明する。なお、製造工程における各構成について、実施の形態１と同様の構成については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。また本実施の形態においては実施の形態１の図２の領域に相当する領域には当該配線が現れないことからその図示を省略し、実施の形態１の図３の領域に相当する領域のみ示しながら説明する。

図３９を参照して、途中まで実施の形態１の製造工程と同様の処理がなされ、実施の形態１の図２４の工程と同様に配線４３ａおよび配線４３ｂが形成された後、これらを覆うように第２層間絶縁膜５５（層間絶縁膜）が形成される。第２層間絶縁膜５５としては、たとえばプラズマＣＶＤ法により形成された、Ｐ−ＴＥＯＳ膜等が適している。なお平坦化のために、ＳＯＧ膜を含むＰ−ＴＥＯＳ／ＳＯＧ／Ｐ−ＴＥＯＳの３層の積層構造を採用してもよい。図３９においては一例として、下層から順にＰ−ＴＥＯＳ層５５ａ、ＳＯＧ層５５ｂおよびＰ−ＴＥＯＳ層５５ｃの３層からなる第２層間絶縁膜５５が図示されている。また、第１層間絶縁膜の場合と同様にＣＭＰ処理を施してもよい。

図４０を参照して、次に、写真製版処理を施すことにより、コンタクトホールを形成するためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして第２層間絶縁膜５５に、たとえばＭＯＳ領域の配線４３ａに達するようにコンタクトホール５６ａが形成される。コンタクトホール５６ａの形成時の処理は、たとえば図２２のコンタクトホール４１ａ，４１ｂの形成時の処理と同様である。

次に、図２４の配線４３ａ，４３ｂの形成時の処理と同様の処理により、コンタクトホール５６ａに配線５６が形成される。この配線５６が、配線４３ａ，４３ｂ（１層目の配線：第１配線）に対する２層目の配線（第２配線）となる。なお図示されないが、圧力センサ領域１６についてもたとえば配線４３ｂに達するように形成されたコンタクトホールに配線５６と同一の層としての第２配線が形成されてもよい。

図４１を参照して、配線５６を覆うように、第３層間絶縁膜５７が形成される。第３層間絶縁膜５７としては、たとえばプラズマＣＶＤ法により形成された、Ｐ−ＴＥＯＳ膜等が適している。なお平坦化のために、ＳＯＧ膜を含むＰ−ＴＥＯＳ／ＳＯＧ／Ｐ−ＴＥＯＳの３層の積層構造を採用してもよい。また、第１層間絶縁膜の場合と同様にＣＭＰ処理を施してもよい。

次に、写真製版処理を施すことにより、エッチングホールを形成するためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして、第１、第２および第３層間絶縁膜（層間絶縁膜）の部分に、犠牲膜である導電膜３０ｄに達するようにエッチング処理が施される。これにより、圧力センサ領域１６では、可動電極３９の外側に、犠牲膜をエッチングするためのエッチングホール４６（ホール）が形成される。その後、レジストマスクが除去される。

次に、図２６の空隙５０の形成時の処理と同様の処理により、エッチングホール４６を介してウェットエッチング処理を施すことにより、導電膜３０ｄ（犠牲膜）が除去され、図２６と同様に空隙５０が形成される。

図４２を参照して、次に、導電膜３０ｄを除去することによって形成された空隙５０を真空室とする処理が施される。まず、たとえば、第３層間絶縁膜５７を形成するときと同様のプラズマＣＶＤ法を用いて、Ｐ−ＴＥＯＳ膜が圧力センサ領域１６およびＭＯＳ領域１７の全面に成膜される。これにより、エッチングホール４６の少なくとも一部（たとえば内壁面）を塞ぐ第１封止膜４９と第３層間絶縁膜４９ｂとが形成される。これにより図２８の工程と同様に、空隙５０は減圧された真空室５１となるとともに、真空室５１はエッチングホール４６内の第１封止膜４９により外部に対して封止された空間となる。

次に、図３０の圧力センサ開口部５４およびパッド開口部６１の形成時の処理と同様の処理がなされることにより、圧力センサ領域１６における圧力センサ開口部５４と、ＭＯＳ領域１７におけるパッド開口部６１とが形成される。

図４３を参照して、その後、プラズマＣＶＤ法によって、実施の形態１と同様に、第１封止膜４９および第３層間絶縁膜４９ｂを覆うように、パッシベーション膜５２ａおよび第２封止膜５２ｂが形成される。

次に、本実施の形態の第１例の作用効果を説明する。
本実施の形態においても実施の形態１と同様に、配線４３ａ，４３ｂ，５６の形成後に第３層間絶縁膜５７およびエッチングホール４６が形成される。このため配線の層数にかかわらず（たとえ２層以上であっても）、実施の形態１と同様にプロセス中の配線４３ａ，４３ｂ，５６の取り扱いが容易になるという作用効果を奏する。

ただし上記の第１例においては、ＭＯＳ領域１７の配線５６の形成後に圧力センサ領域１６の導電膜３０ｄ除去用のエッチングホール４６が形成されている。しかし以下の第２例のように、ＭＯＳ領域１７の配線５６を形成するためのコンタクトホール５６ａとエッチングホール４６とが同時に形成され、配線５６と第１封止膜４９とが同時に形成されてもよい。以下、図４４〜図４６を用いて、本実施の形態の検出用圧力センサ１０１０とＭＯＳ回路とを有する半導体圧力センサ（半導体圧力センサ装置１０）の製造方法の第２例について説明する。

図４４を参照して、途中まで実施の形態１の製造工程と同様の処理がなされ、図３９と同様に第２層間絶縁膜５５が形成される。その後、写真製版処理を施すことにより、コンタクトホールおよびエッチングホールを形成するためのレジストマスク（図示せず）が形成される。そして、そのレジストマスクをエッチングマスクとして第２層間絶縁膜５５のＭＯＳ領域１７には、図４０のコンタクトホール５６ａと同様のコンタクトホール４６ａが形成されると同時に、第２層間絶縁膜５５の圧力センサ領域１６には、図４１のエッチングホール４６と同様のものが形成される。その後、レジストマスクが除去される。

エッチングホール４６およびコンタクトホール４６ａは、それぞれが形成される圧力センサ領域１６およびＭＯＳ領域１７に形成される素子の仕様に合わせた条件のもとで形成される。コンタクトホール４６ａの形成は、図２２のコンタクトホール４１ｂの形成時の処理と同様の処理によりなされる。またエッチングホール４６の形成は、図２６のエッチングホール４６の形成時の処理と同様の処理によりなされる。

次に、図２６の配線４３ａ，４３ｂの形成時の処理と同様の処理により、エッチングホール４６を介してウェットエッチング処理を施すことにより、導電膜３０ｄ（犠牲膜）が除去され、図２６と同様に空隙５０が形成される。

図４５を参照して、次に、図２４の配線４３ａ，４３ｂの形成時の処理と同様の処理により、コンタクトホール４６ａに配線５６が形成されると同時に、エッチングホール４６には配線５６と同一の層（同一材料）としての第１金属封止膜５６ｂが形成される。配線５６は配線４３ａと電気的に接続される。

第１金属封止膜５６ｂは、たとえばスパッタリング法によりアルミニウムシリコン銅膜等を形成することにより得られる。スパッタリング法の処理は真空中で行なうため、空隙５０は上記のように減圧された真空室５１となるとともに、真空室５１はエッチングホール４６内の第１金属封止膜５６ｂにより外部に対して封止された空間となる。

図４６を参照して、次に、開口部が形成される部分を露出するレジストマスク（図示せず）が形成され、そのレジストマスクをエッチングマスクとして図３０の圧力センサ開口部５４の形成時の処理と同様の処理がなされる。これにより、圧力センサ領域１６において圧力センサ開口部が形成される領域に位置する第２層間絶縁膜４５および第１層間絶縁膜４０の部分が除去され、圧力センサ開口部５４が形成される。

その後、実施の形態１と同様に、プラズマＣＶＤ法によって、ＭＯＳ領域１７に形成される半導体素子の仕様に合わせた条件（比較的低い温度条件等）のもとで、第１金属封止膜５６ｂおよび第２配線５６を覆うように、層間絶縁膜５５上にパッシベーション膜となる膜厚０．５〜１．０μｍ程度のシリコン窒化膜（図示せず）が形成される。その後レジストマスク（図示せず）を用いて実施の形態１と同様の処理がなされることにより、圧力センサ開口部５４およびパッド開口部６１が形成される領域に位置するシリコン窒化膜の部分が除去される。これにより、ＭＯＳ領域１７では保護膜としてのパッシベーション膜５２ａが形成され、圧力センサ領域１６ではエッチングホール４６をさらに塞ぐ第２封止膜５２ｂが形成される。パッシベーション膜５２ａおよび第２封止膜５２ｂは同一材料による同一の層である。

以上により、本実施例においては真空室５１が第１金属封止膜５６ｂと第２封止膜５２ｂとによって二重に封止される（封止部は、材質の異なる複数の薄膜が積層されることにより形成される）。これにより、信頼性の高い真空封止が可能になる。

次に、本実施の形態の第２例の作用効果を説明する。
以上に述べた本実施の形態の第２例は、第１例に加えて、圧力センサ領域１６のエッチングホール４６および第１金属封止膜５６ｂがＭＯＳ領域１７のコンタクトホール４６ａおよび配線５６と同一の層として形成される。このため、圧力センサ領域１６の形成工程にＭＯＳ標準プロセスがより積極的に適用されて、製造工程の増加を抑えて、生産コストの削減にいっそう寄与することができる。このことから、ＭＯＳプロセスとの親和性の高い圧力センサ領域１６のプロセスとなるため、圧力センサ領域１６とＭＯＳ領域１７との双方を有する半導体圧力センサ装置１０を容易に形成することができる。

なお本実施の形態においても、実施の形態２，３で述べた各構成を適宜適用してもよい。また以上の説明においてはＭＯＳ領域１７のみの配線を複数層としているが、圧力センサ領域１６の可動電極３９に接続される配線も複数層としてもよい。

（実施の形態５）
本実施の形態の半導体圧力センサ装置１０においては、基本的に実施の形態１の半導体圧力センサ装置１０と同様の構成を有するが、実施の形態１の半導体圧力センサ装置１０と比較して以下の点が異なっている。以下、一部実施の形態１の記載と重複する箇所もあるが、図４７〜図４９を用いて、本実施の形態の検出用圧力センサ１０１０が形成される第１領域１６の構成について説明する。

図４７〜図４８を参照して、本実施の形態の半導体圧力センサ装置１０を構成する検出用圧力センサ１０１０は、圧力センサの一例であり、実施の形態１と同様に圧力センサ領域１６（第１領域）に形成されている。

本実施の形態の検出用圧力センサ１０１０は、図４７中に点線で示す拡散層固定電極１８（固定電極）と、拡散層固定電極１８の上方に配置された空隙としての真空室５１と、真空室５１の上方に配置された可動電極３９とにより容量性を有している。真空室５１は、後述する犠牲膜としての導電膜２３ｃが除去されることにより形成されている。なお図４７においては、導電膜２３ｃが除去されることにより形成される真空室５１の端部を導電膜端部２３ｅとして表記している。

本実施の形態においても実施の形態１と同様に、真空室５１は、これを形成する元となる導電膜２３ｃがパターニングにより（少なくとも部分的に）除去され開口された領域を埋めて下方に突起するように（厚く）可動電極３９が形成されることにより、アンカー部分として可動電極３９を支持する検出用アンカー１０１が形成されている。検出用アンカー１０１は、平面視において可動電極３９を複数の可動電極単体１０２に区画している。したがって、検出用アンカー１０１を挟んで平面視において互いに隣り合う１対の可動電極単体１０２同士は、同一の検出用アンカー１０１の領域を共有するように配置されている。

圧力センサ領域１６においては、シリコン基板１１の上側の主表面には、上記のたとえばｎ型不純物により形成された拡散層固定電極１８と、実施の形態１と同様のｐ型ウェル領域１２とが形成されている。また拡散層固定電極１８内およびｐ型ウェル領域１２内のシリコン基板１１の表面の一部にはフィールド酸化膜１９が形成されている。

圧力センサ領域１６において、複数の可動電極単体１０２のそれぞれと平面視において重なる拡散層固定電極１８の（大半の）平坦な領域（固定電極用平坦領域１０８）が、当該圧力センサの固定電極として用いられる。各固定電極用平坦領域１０８は、フィールド酸化膜１９によって区画されている（囲まれている）。

圧力センサ領域１６において、フィールド酸化膜１９または拡散層固定電極１８（固定電極用平坦領域１０８）の上には第１ゲート酸化膜２２が形成されており、その上に真空室５１（その範囲は可動電極単体１０２の範囲にほぼ等しい）が、さらにその上にはシリコン酸化膜３５およびＴＥＯＳ（Tetra Ethyl Ortho Silicate glass）系の酸化膜３８がこの順に形成されている。そしてＴＥＯＳ系の酸化膜３８の上には可動電極３９が形成されている。

本実施の形態においても、圧力センサ領域１６の可動電極３９との非重畳領域において、（圧力センサを覆う）第１層間絶縁膜４０および第２層間絶縁膜４５には、可動電極単体１０２（真空室５１）に達する（連通する）ように、エッチングホール４６が形成されている。

エッチングホール４６はその上方から、後述するフローティングゲート電極（第１電極）としての多結晶シリコン膜２３ａと同一の層（同じ膜からなる部分）である導電膜２３ｃ（犠牲膜）をエッチングして除去することにより、導電膜２３ｃの形成されていた領域に空隙（真空室５１）を形成する。このためエッチングホール４６は真空室５１に連通している。また第１封止膜４９および第２封止膜５２ｂは、真空室５１をその外側から封止する封止部として、エッチングホール４６を充填するように形成されている。第１層間絶縁膜４０などは、可動電極３９と平面的に重なる大半の領域（中心部）において除去されており、その結果この領域には可動電極３９を露出する圧力センサ開口部５４（開口部）が形成されている。

本実施の形態において、検出用アンカー１０１はフィールド酸化膜１９の真上に形成されている。

図４７および図４９（特に図４９）を参照して、本実施の形態の半導体圧力センサ装置１０は、実施の形態１と同様に、圧力センサ領域１６のほかに、ＭＯＳ領域１７（第２領域）が規定されている。

図４９におけるＭＯＳ領域１７の構成は、実施の形態１の図３のＭＯＳ領域１７の構成と同様であるため詳細な説明を省略するが、簡単に述べると以下のとおりである。トランジスタとして、ｐチャネル型のＭＯＳトランジスタと、ＥＰＲＯＭと、ｎチャネル型のＭＯＳトランジスタとが形成されている。ｐチャネル型のＭＯＳトランジスタはｎ型ウェル領域１３に、ＥＰＲＯＭとｎチャネル型のＭＯＳトランジスタとはｐ型ウェル領域１４に、それぞれ形成されている。またこれらのトランジスタを覆うように第１層間絶縁膜４０および第２層間絶縁膜４５が形成されている。

ここでは圧力センサ領域１６のｎ型の拡散層固定電極１８（固定電極）が、シリコン基板１１内のｎ型ウェル領域１３（拡散層）と同一の層として形成されている。

なおここではトランジスタ（ｐチャネル型のＭＯＳトランジスタ、ｎチャネル型のＭＯＳトランジスタおよびＥＰＲＯＭ）が形成されるＭＯＳ領域１７の構成については基本的に実施の形態１と同様であるため、その図示が省略されている。

なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、図５０〜図７５および図４８〜図４９を用いて、以上に述べた本実施の形態の検出用圧力センサ１０１０とＭＯＳ回路とを有する半導体圧力センサ（半導体圧力センサ装置１０について説明する。

図５０および図５１を参照して、図５および図６と同様に、たとえばｐ型のシリコン基板が用意され、まずシリコン基板１１の表面に、検出用圧力センサ１０１０が形成される圧力センサ領域１６と、メモリセルトランジスタなどのＭＯＳ回路が形成されるＭＯＳ領域１７とが規定される。圧力センサ領域１６にはｐ型ウェル領域１２および拡散層固定電極１８が、ＭＯＳ領域１７にはｎ型ウェル領域１３およびｐ型ウェル領域１４が形成される。

具体的には、図５および図６の工程と同様にレジストマスク（図示せず）が形成され、そのレジストマスクを注入マスクとして用い、ｎ型ウェル領域１３および拡散層固定電極１８を形成するためのｎ型の不純物（たとえばリン）が形成される。その後、所定の条件のもとでアニール処理などがなされることにより、シリコン基板１１の表面からシリコン基板１１内に、圧力センサ領域１６においては固定電極としての拡散層固定電極１８が、ＭＯＳ領域１７においてはｎ型ウェル領域１３が、同一工程により（拡散層として）形成される。

図５２および図５３を参照して、図７および図８の工程と同様の処理がなされることにより、所望の領域にフィールド酸化膜１５，１９が形成される。特に圧力センサ領域１６に形成される拡散層固定電極１８およびフィールド酸化膜１９の上、およびＭＯＳ領域１７に形成されるｎ型ウェル領域１３およびｐ型ウェル領域１４の上には下敷酸化膜２１が形成される。ただし下敷酸化膜２１は、チャネルストッパ２０の形成後に除去される。

図５４および図５５を参照して、圧力センサ領域１６およびＭＯＳ領域１７に第１導電膜を形成し、当該第１導電膜をパターニングさせることにより、導電膜パターンを形成する工程へと進む。ここでは圧力センサ領域１６における導電膜２３ｃと、ＭＯＳ領域１７におけるＥＰＲＯＭのフローティングゲート電極となる多結晶シリコン膜２３ａとが、同じ材料によって同一の層として形成される。

具体的には、まず図９および図１０の工程と同様に下敷酸化膜などが除去されたシリコン基板１１に熱酸化処理を施すことにより、ＭＯＳ領域１７および圧力センサ領域１６ともに、露出したシリコン基板１１の表面またはフィールド酸化膜１９の表面上に第１ゲート酸化膜２２が形成される。

次に、第１ゲート酸化膜２２を覆うように多結晶シリコン膜（第１導電膜）が形成され、これに導電性不純物が注入されさらにパターニングされる。これにより、圧力センサ領域１６では、パターニングされた多結晶シリコン膜からなる、犠牲膜としての導電膜２３ｃが形成される。また、一方のＭＯＳ領域１７では、ＥＰＲＯＭのフローティングゲート電極（第１電極）となる（導電膜パターンとしての）多結晶シリコン膜２３ａのパターン（膜厚５０〜３００ｎｍ程度）が形成される。（導電膜パターンとしての）導電膜２３ｃのパターンは、フィールド酸化膜１９上に乗り上げるように形成されることが好ましい。その後、レジストマスクは除去される。その後、図９および図１０の工程と同様に、第２ゲート酸化膜２５ａ、第１シリコン窒化膜２７ａ、第１保護膜２５ｂ（第１固定電極保護膜２５ｂと同一材料）、第２保護膜２７ｂ（第２固定電極保護膜２７ｂと同一材料）が形成され、かつＭＯＳ領域１７のトランジスタの閾値電圧を制御するための所定の不純物が注入される。

なお多結晶シリコン膜２３ａおよび導電膜２３ｃのパターンを形成する工程においては、導電膜２３ｃはこれが開口された部分を形成するように、つまり図５４の左右方向に関して複数のパターンに分割されるように形成される。たとえば図５４の左右方向の中央部の、フィールド酸化膜１９の上に導電膜２３ｃが除去されその真下の表面が露出されるように開口された部分が形成されている。このように犠牲膜のパターンは、あらかじめ開口された部分を有するように形成される。

図５６および図５７を参照して、次に、図１１および図１２の工程と同様に、第３ゲート酸化膜２９ａ，２９ｂが形成される。

図５８および図５９を参照して、次に、図１３および図１４の工程と同様に、圧力センサ領域１６およびＭＯＳ領域１７に第２導電膜としての導電膜３０が形成される。

次に、図１３および図１４の工程と同様に、導電膜３０がパターニングされることにより、ＥＰＲＯＭのゲート電極がパターニングされる。これにより、ＭＯＳ領域１７においてＥＰＲＯＭのフローティングゲート電極２３ａの上方に配置されるゲート電極３０ｃ（第２電極）が形成される。これにより、ゲート電極３０ｃを含む、ＥＰＲＯＭのゲート電極が形成される。

図６０および図６１を参照して、次に、図１５および図１６の工程と同様に、導電膜３０のパターニングにより、圧力センサ領域１６における導電膜３０が除去される。またＭＯＳ領域１７における導電膜３０のパターニングの結果、実施の形態１と同様に、ｎチャネル型のＭＯＳトランジスタのゲート電極３０ｂと、ｐチャネル型のＭＯＳトランジスタのゲート電極３０ａとが形成される。圧力センサ領域１６においては、導電膜３０の除去により露出される第２保護膜２５ｂを覆うように、またＭＯＳ領域１７においてはゲート電極３０ａ，３０ｂ，３０ｃを覆うように、図１５および図１６と同様に、薄い酸化膜３２が形成される。

図６２および図６３を参照して、次に、図１７および図１８の工程と同様に、特にＭＯＳ領域１７のゲート電極３０ａ，３０ｂ，３０ｃにサイドウォール酸化膜３４が形成され、さらにその後、ゲート電極３０ａ，３０ｂ，３０ｃを覆うように薄いシリコン酸化膜３５が形成される。この薄いシリコン酸化膜３５は、上記の第１保護膜２５ｂ、第３ゲート酸化膜２９ｂおよび薄い酸化膜３２と一体となるように形成されるため、図６２および図６３においては第１保護膜２５ｂ、第３ゲート酸化膜２９ｂおよび薄い酸化膜３２が消失している。

図６４および図６５を参照して、図１９および図２０の工程と同様に、シリコン酸化膜３５を覆うようにＴＥＯＳ系の酸化膜３８が形成され、そのＴＥＯＳ系の酸化膜３８を覆うように、圧力センサ領域１６において、（導電膜２３ｃの上に）可動電極３９が形成される。

ここでも実施の形態１と同様に、可動電極３９の形成工程はたとえばＭＯＳ領域１７の一部の領域と同一の層として成膜することなく、可動電極３９のみを形成する工程として独立している。また可動電極３９を形成するための多結晶シリコン膜の形成時には、犠牲膜（導電膜２３ｃ）が開口された部分（図６４のフィールド酸化膜１９の真上など）を上方から埋めるように成膜される。これにより、導電膜２３ｃが開口された部分においては、可動電極３９と同一の多結晶シリコン膜が可動電極３９に対して図の下方に突出するように形成される。このように多結晶シリコン膜が下方に突出した部分は、アンカー部分すなわち検出用アンカー１０１として形成され、可動電極３９を下方から支持することができる。導電膜２３ｃが開口された部分を埋めるように形成された領域を少なくともその一部に含むように、検出用アンカー１０１が形成される。

以上により、圧力センサ領域１６において、拡散層固定電極１８のうち特にフィールド酸化膜１９に囲まれた固定電極用平坦領域１０８を固定電極とし、かつこれに対向する可動電極３９を有する構成が形成される。

図６６および図６７を参照して、図２１および図２２の工程と同様に、ＴＥＯＳ系の酸化膜３８および可動電極３９を覆うように、第１層間絶縁膜４０（層間絶縁膜）が形成され、コンタクトホール４１ａ，４１ｂが形成される。

図６８および図６９を参照して、図２３および図２４の工程と同様に、配線４３ａ，４３ｂが形成され、それらを覆うように、第２層間絶縁膜４５（層間絶縁膜）が形成される。

図７０および図７１を参照して、図２５および図２６の工程と同様に、エッチングホールを形成するためのレジストマスク（図示せず）が形成される。そのレジストマスクをエッチングマスクとして、圧力センサ領域１６の第１および第２層間絶縁膜（層間絶縁膜）の部分に、犠牲膜である導電膜２３ｃに達するようにエッチング処理が施される。これにより、圧力センサ領域１６では、可動電極３９の外側に、犠牲膜をエッチングするためのエッチングホール４６（ホール）が形成される。その後、レジストマスクが除去される。

次に、エッチングホール４６を用いてウェットエッチング処理を施すことにより、多結晶シリコン膜の犠牲膜としての導電膜２３ｃが除去される。これにより、導電膜２３ｃが形成されていた領域すなわち第１ゲート酸化膜２２と薄いシリコン酸化膜３５とに挟まれる領域には空隙５０が形成される。このエッチング処理には、たとえばウェットエッチングのＴＭＡＨが用いられる。

このように、本実施の形態においても、可動電極３９の上に第１層間絶縁膜４０および第２層間絶縁膜４５が形成された後に、また配線４３ａ，４３ｂが形成された後に、犠牲膜としての導電膜２３ｃがエッチングされる。

図７２および図７３を参照して、図２７および図２８の工程と同様に、第１封止膜４９と第３層間絶縁膜４９ｂ（同一の層）とが圧力センサ領域１６およびＭＯＳ領域１７の全面に成膜される。たとえばプラズマＣＶＤ法を用いて圧力センサ領域１６に形成される第１封止膜４９（封止部）がエッチングホール４６の少なくとも一部（たとえば内壁面）を塞ぐ。これにより空隙５０は減圧された真空室５１となるとともに、真空室５１はエッチングホール４６内の第１封止膜４９により外側から塞がれ、外部に対して封止された空間となる。

図７４および図７５を参照して、図２９および図３０の工程と同様に、圧力センサ領域１６の第２層間絶縁膜４５および第１層間絶縁膜４０の部分に圧力センサ開口部５４（開口部）が形成されて可動電極３９が露出する。またＭＯＳ領域１７においては配線４３ａが露出した状態となったパッド開口部６１が形成される。

図４８および図４９を再度参照して、その後、実施の形態１と同様に、第１封止膜４９および第３層間絶縁膜４９ｂを覆うように、パッシベーション膜となるシリコン窒化膜（図示せず）が形成される。これが実施の形態１と同様にパターニングされることにより、ＭＯＳ領域１７では保護膜としてのパッシベーション膜５２ａが形成され、圧力センサ領域１６ではエッチングホール４６をさらに塞ぐ第２封止膜５２ｂが形成される。真空室５１は、第１封止膜４９と第２封止膜５２ｂとによって二重に封止される。

以上のように、特に図７４および図４８を参照して、本実施の形態の製造方法によれば、検出用アンカー１０１が、可動電極３９を複数の可動電極単体１０２に区画することにより、区画された複数の可動電極単体１０２のうち互いに隣り合う１対の可動電極単体１０２が同一の検出用アンカー１０１を共有するように形成される。

なお、これ以外の本実施の形態の製造方法の工程は、実施の形態１の製造方法の工程とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、（特に実施の形態１〜４と比較しながら）本実施の形態の作用効果について説明する。本実施の形態においては、基本的に実施の形態１と同様の作用効果のほかに、以下の各作用効果を奏する。

たとえば実施の形態１〜４においては、圧力センサ領域１６のほぼ全面に大きなフィールド酸化膜１９が形成されており、そのフィールド酸化膜１９の上（シリコン基板１１の上）に固定電極２３ｂが形成され、固定電極２３ｂの上に犠牲膜としての導電膜３０ｄが形成されている。固定電極２３ｂはＭＯＳ領域１７（のシリコン基板１１の上）に形成されるフローティングゲート電極２３ａ（第１電極）と同一の層であり、導電膜３０ｄはＭＯＳ領域１７のフローティングゲート電極２３ａよりもさらに上方のゲート電極３０ｃ（第２電極）と同一の層である。

この場合、圧力センサ領域１６に形成される検出用圧力センサ１０１０が、ＭＯＳ領域１７に形成されるトランジスタよりもかなり上方に形成されるという問題がある。

しかし本実施の形態においては、圧力センサ領域１６の固定電極が、シリコン基板１１の表面からシリコン基板１１内に形成された拡散層固定電極１８として形成される。拡散層固定電極１８は、ＭＯＳ領域１７の拡散層であるｎ型ウェル領域１３と同一の層として形成される。さらに本実施の形態の犠牲膜は、ＭＯＳ領域１７においてゲート電極３０ｃよりも下方の層であるフローティングゲート電極２３ａと同一の層として形成され、その上に可動電極３９が形成される。このように固定電極がシリコン基板１１内に形成されるため、実施の形態１のように圧力センサが形成される領域においてフィールド酸化膜１９が厚く形成される態様とする必要がなくなる。

このことと、圧力センサ領域１６において導電膜３０ｄが形成される必要がなくなることとから、圧力センサ領域１６における検出用圧力センサ１０１０のシリコン基板１１に対する高さを、実施の形態１に比べて低くすることができる。

また犠牲膜をフローティングゲート電極と同一の層としての導電膜２３ｃとすることにより、実施の形態１のようにフローティングゲート電極上のゲート電極３０ｃと同一の層としての導電膜３０ｄとする場合に比べて、犠牲膜の部分の厚みを薄くすることができる。これにより、検出用圧力センサ１０１０の可動電極３９と拡散層固定電極１８との（厚み方向の）間隔を薄くすることができる。したがって、当該圧力センサのセンサ容量を実施の形態１よりも大きくすることができ、かつ可動電極３９に加わる圧力の変化に対する感度を実施の形態１よりも高めることができる。したがって半導体圧力センサ全体の平面積を小さくすることができる。

また本実施の形態において、検出用アンカー１０１はフィールド酸化膜１９の真上に形成されている。検出用アンカー１０１の部分は基本的に容量を形成しないため、圧力センサの容量は、固定電極用平坦領域１０８と、その真上に配置され圧力変化に対して動く可動電極３９とにより構成されている。

可動電極３９と平面的に重なる圧力センサの形成領域以外は厚いフィールド酸化膜１９で覆われることにより、圧力センサの形成領域以外における寄生容量を小さくすることができる。これにより、ほぼ正規の圧力センサの領域のみによりセンサ容量を構成することができるため、可動電極３９に加わる圧力変化に対する容量値の変化をより大きくすることができる。

また、検出用アンカー１０１がフィールド酸化膜１９の上に、固定電極が拡散層固定電極１８（固定電極用平坦領域１０８）として形成されることにより、可動電極単体１０２の可動電極３９の断面形状を、たとえば図４８に示すようにその端部において下方に窪んだ凹形状にすることができる。これにより、たとえば半導体ウェハのプロセスにおいて生じる各条件のばらつきなどで可動電極３９を構成する膜特性が変化した場合に、可動電極３９の断面形状が凸形状となる不具合を抑制することができる。したがって可動電極３９に加わる圧力の制御が容易になり、圧力センサ領域１６の形成工程にＭＯＳ標準プロセスが積極的に適用可能な範囲を広げることができる。これにより、圧力センサ領域１６のプロセスをよりＭＯＳプロセスとの親和性の高いものとすることができるとともに、製造工程の増加を抑えて、生産コストの削減に寄与することができる。

なお本実施の形態においても、実施の形態１〜４にて述べた各構成を適宜組み合わせて適用してもよい。たとえば上記においては検出用アンカー１０１について説明しているが、参照用アンカー１００についても本実施の形態をそのまま適用可能である。

（実施の形態６）
本実施の形態の半導体圧力センサ装置１０においては、基本的に実施の形態５の半導体圧力センサ装置１０と同様の構成を有するが、実施の形態５の半導体圧力センサ装置１０と比較して以下の点が異なっている。以下、一部実施の形態１，５の記載と重複する箇所もあるが、図７６〜図７７を用いて、本実施の形態の検出用圧力センサ１０１０が形成される第１領域１６の構成について説明する。なお第２領域（ＭＯＳ領域１７）の構成は基本的に上記の各実施の形態１〜５（図４９およびこれの製造方法を示す図５１〜図７５の奇数番号の各図）と同じであるため、ここでは省略する。

図７６〜図７７を参照して、本実施の形態の半導体圧力センサ装置１０を構成する検出用圧力センサ１０１０は、圧力センサの一例であり、実施の形態１と同様に圧力センサ領域１６（第１領域）に形成されている。

本実施の形態の検出用圧力センサ１０１０は、図７６中に点線で示す拡散層固定電極１８（固定電極）と、拡散層固定電極１８の上方に配置された空隙としての真空室５１と、真空室５１の上方に配置された可動電極３９とにより容量性を有している。真空室５１は、後述する犠牲膜としての導電膜３０ｄが除去されることにより形成されている。なお図７６においては、導電膜３０ｄが除去されることにより形成される真空室５１の端部を導電膜端部３０ｅとして表記している。

本実施の形態においても実施の形態１と同様に、真空室５１は、これを形成する元となる導電膜３０ｄがパターニングにより（少なくとも部分的に）除去され開口された領域を埋めて下方に突起するように（厚く）可動電極３９が形成されることにより、アンカー部分として可動電極３９を支持する検出用アンカー１０１が形成されている。検出用アンカー１０１は、平面視において可動電極３９を複数の可動電極単体１０２に区画している。したがって、検出用アンカー１０１を挟んで平面視において互いに隣り合う１対の可動電極単体１０２同士は、同一の検出用アンカー１０１の領域を共有するように配置されている。

圧力センサ領域１６において、フィールド酸化膜１９または拡散層固定電極１８（固定電極用平坦領域１０８）の上には第１保護膜２５ｂ、第２保護膜２７ｂがこの順に形成されており、その上に真空室５１（その範囲は可動電極単体１０２の範囲にほぼ等しい）が、さらにその上にはシリコン酸化膜３５およびＴＥＯＳ（Tetra Ethyl Ortho Silicate glass）系の酸化膜３８がこの順に形成されている。そしてＴＥＯＳ系の酸化膜３８の上には可動電極３９が形成されている。

本実施の形態においても、圧力センサ領域１６の可動電極３９との非重畳領域において、（圧力センサを覆う）第１層間絶縁膜４０および第２層間絶縁膜４５には、可動電極単体１０２（真空室５１）に達する（連通する）ように、エッチングホール４６が形成されている。

エッチングホール４６はその上方から、実施の形態１と同様に後述するゲート電極（第２電極）としてのゲート電極３０ｃと同一の層（同じ膜からなる部分）である導電膜３０ｄ（犠牲膜）をエッチングして除去することにより、導電膜３０ｄの形成されていた領域に空隙（真空室５１）を形成する。このためエッチングホール４６は真空室５１に連通している。また第１封止膜４９および第２封止膜５２ｂは、真空室５１をその外側から封止する封止部として、エッチングホール４６を充填するように形成されている。第１層間絶縁膜４０などは、可動電極３９と平面的に重なる大半の領域（中心部）において除去されており、その結果この領域には可動電極３９を露出する圧力センサ開口部５４（開口部）が形成されている。

本実施の形態において、検出用アンカー１０１はフィールド酸化膜１９の真上に形成されている。

本実施の形態の半導体圧力センサ装置１０は、実施の形態１と同様に、圧力センサ領域１６のほかに、ＭＯＳ領域１７（第２領域）が規定されている。

図４９におけるＭＯＳ領域１７の構成は、実施の形態１の図３のＭＯＳ領域１７の構成と同様であるため詳細な説明を省略するが、簡単に述べると以下のとおりである。トランジスタとして、ｐチャネル型のＭＯＳトランジスタと、ＥＰＲＯＭと、ｎチャネル型のＭＯＳトランジスタとが形成されている。ｐチャネル型のＭＯＳトランジスタはｎ型ウェル領域１３に、ＥＰＲＯＭとｎチャネル型のＭＯＳトランジスタとはｐ型ウェル領域１４に、それぞれ形成されている。またこれらのトランジスタを覆うように第１層間絶縁膜４０および第２層間絶縁膜４５が形成されている。

ＥＰＲＯＭにはフローティングゲート電極（第１電極）としての多結晶シリコン膜２３ａと、その上の第２ゲート酸化膜２５ａと、第１シリコン窒化膜２７ａと、ゲート電極３０ｃ（第２電極）とが積層された構造を有している。多結晶シリコン膜２３ａと、ゲート電極３０ｃとを合わせて、ＥＰＲＯＭ全体のゲート電極と定義する。

ここでは圧力センサ領域１６のｎ型の拡散層固定電極１８（固定電極）が、シリコン基板１１内のｎ型ウェル領域１３（拡散層）と同一の層として形成されている。

なお、これ以外の本実施の形態の構成は、実施の形態５の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、図７８〜８８、図７７および図５５〜図７５中の奇数番号の各図を用いて、以上に述べた本実施の形態の検出用圧力センサ１０１０とＭＯＳ回路とを有する半導体圧力センサ（半導体圧力センサ装置１０）について説明する。

図７８および図５５を参照して、図５および図６と同様に、たとえばｐ型のシリコン基板が用意され、まずシリコン基板１１の表面に、検出用圧力センサ１０１０が形成される圧力センサ領域１６と、メモリセルトランジスタなどのＭＯＳ回路が形成されるＭＯＳ領域１７とが規定される。圧力センサ領域１６にはｐ型ウェル領域１２および拡散層固定電極１８が、ＭＯＳ領域１７にはｎ型ウェル領域１３およびｐ型ウェル領域１４が形成される。

具体的には、図５および図６の工程と同様にレジストマスク（図示せず）が形成され、そのレジストマスクを注入マスクとして用い、ｎ型ウェル領域１３および拡散層固定電極１８を形成するためのｎ型の不純物（たとえばリン）が形成される。その後、所定の条件のもとでアニール処理などがなされることにより、シリコン基板１１の表面からシリコン基板１１内に、圧力センサ領域１６においては固定電極としての拡散層固定電極１８が、ＭＯＳ領域１７においてはｎ型ウェル領域１３が、同一工程により（拡散層として）形成される。

図５２および図５３（図７および図８）の工程と同様の処理がなされることにより、所望の領域にフィールド酸化膜１５，１９および下敷酸化膜２１が形成される。ただし下敷酸化膜２１は、チャネルストッパ２０の形成後に除去される。

圧力センサ領域１６およびＭＯＳ領域１７に第１導電膜を形成し、当該第１導電膜をパターニングさせる工程へと進む。ここでは圧力センサ領域１６における導電膜２３ｃと、ＭＯＳ領域１７におけるＥＰＲＯＭのフローティングゲート電極となる多結晶シリコン膜２３ａとが、同じ材料によって同一の層として形成される。

具体的には、ＭＯＳ領域１７の図５５の工程において、ＭＯＳ領域１７には第１ゲート酸化膜２２が形成されるが、これと同時に、圧力センサ領域１６にはいったん、露出したシリコン基板１１の表面またはフィールド酸化膜１９の表面上に第１ゲート酸化膜２２（図示せず）が形成される。

次に、第１ゲート酸化膜２２を覆うように多結晶シリコン膜（第１導電膜）が形成され、これに導電性不純物が注入されさらにパターニングされる。これにより、圧力センサ領域１６では、パターニングされた多結晶シリコン膜からなる、導電膜２３ｃ（図示せず）が形成される。また一方のＭＯＳ領域１７では、ＥＰＲＯＭのフローティングゲート電極（第１電極）となる多結晶シリコン膜２３ａのパターン（膜厚５０〜３００ｎｍ程度）が形成される。導電膜２３ｃのパターンは、フィールド酸化膜１９上に乗り上げるように形成されることが好ましい。その後、レジストマスクは除去され、圧力センサ領域１６の第１ゲート酸化膜２２および導電膜２３ｃは除去される。以上によりＭＯＳ領域１７に多結晶シリコン膜２３ａのパターンが形成される。

その後、図９および図１０の工程と同様に、第２ゲート酸化膜２５ａ、第１シリコン窒化膜２７ａ、第１保護膜２５ｂ（第１固定電極保護膜２５ｂと同一材料）、第２保護膜２７ｂ（第２固定電極保護膜２７ｂと同一材料）が形成され、かつＭＯＳ領域１７のトランジスタの閾値電圧を制御するための所定の不純物が注入される。

図７９および図５７を参照して、次に、図１１および図１２の工程と同様に、（ＭＯＳ領域１７の所定領域における第１ゲート酸化膜２２ａ、第２ゲート酸化膜２５ａおよび第１シリコン窒化膜２７ａが除去された上で）第３ゲート酸化膜２９ａ，２９ｂが形成される。

図８０および図５９を参照して、次に、図１３および図１４の工程と同様に、圧力センサ領域１６およびＭＯＳ領域１７に第２導電膜としての導電膜３０が形成される。

次に、図１３および図１４の工程と同様に、導電膜３０がパターニングされることにより、ＥＰＲＯＭのゲート電極がパターニングされる。これにより、ＭＯＳ領域１７においてＥＰＲＯＭのフローティングゲート電極２３ａの上方に配置されるゲート電極３０ｃ（第２電極：導電膜パターン）が形成される。これにより、ゲート電極３０ｃを含む、ＥＰＲＯＭのゲート電極が形成される。

図８１および図６１を参照して、次に、図１５および図１６の工程と同様に、圧力センサ領域１６における導電膜３０のパターニングにより、犠牲膜としての導電膜３０ｄのパターン（導電膜パターン）が形成される。またＭＯＳ領域１７における導電膜３０のパターニングの結果、実施の形態１と同様に、ｎチャネル型のＭＯＳトランジスタのゲート電極３０ｂと、ｐチャネル型のＭＯＳトランジスタのゲート電極３０ａとが形成される。圧力センサ領域１６においては導電膜３０ｄを覆うように、またＭＯＳ領域１７においてはゲート電極３０ａ，３０ｂ，３０ｃを覆うように、図１５および図１６と同様に、薄い酸化膜３２が形成される。

なお導電膜３０ｄのパターンを形成する工程においては、導電膜３０ｄはこれが開口された部分を形成するように、つまり図８１の左右方向に関して複数のパターンに分割されるように形成される。たとえば図８１の左右方向の中央部の、フィールド酸化膜１９の上に導電膜３０ｄが除去されその真下の表面が露出されるように開口された部分が形成されている。このように犠牲膜のパターンは、あらかじめ開口された部分を有するように形成される。

図８２および図６３を参照して、次に、図１７および図１８の工程と同様に、ゲート電極３０ａ，３０ｂ，３０ｃおよび導電膜３０ｄにサイドウォール酸化膜３４が形成され、さらにその後、ゲート電極３０ａ，３０ｂ，３０ｃ、導電膜３０ｄを覆うように薄いシリコン酸化膜３５が形成される。この薄いシリコン酸化膜３５は、上記の第３ゲート酸化膜２９ｂおよび薄い酸化膜３２と一体となるように形成されるため、図８２および図６３においては第３ゲート酸化膜２９ｂおよび薄い酸化膜３２が消失している。

図８３および図６５を参照して、図１９および図２０の工程と同様に、シリコン酸化膜３５を覆うようにＴＥＯＳ系の酸化膜３８が形成され、そのＴＥＯＳ系の酸化膜３８を覆うように、圧力センサ領域１６において、（導電膜３０ｄの上に）可動電極３９が形成される。

ここでも実施の形態１と同様に、可動電極３９の形成工程はたとえばＭＯＳ領域１７の一部の領域と同一の層として成膜することなく、可動電極３９のみを形成する工程として独立している。また可動電極３９を形成するための多結晶シリコン膜の形成時には、犠牲膜（導電膜３０ｄ）が開口された部分（図７８のフィールド酸化膜１９の真上など）を上方から埋めるように成膜される。これにより、導電膜３０ｄが開口された部分においては、可動電極３９と同一の多結晶シリコン膜が可動電極３９に対して図の下方に突出するように形成される。このように多結晶シリコン膜が下方に突出した部分は、アンカー部分すなわち検出用アンカー１０１として形成され、可動電極３９を下方から支持することができる。導電膜３０ｄが開口された部分を埋めるように形成された領域を少なくともその一部に含むように、検出用アンカー１０１が形成される。

以上により、圧力センサ領域１６において、拡散層固定電極１８のうち特にフィールド酸化膜１９に囲まれた固定電極用平坦領域１０８を固定電極とし、かつこれに対向する可動電極３９を有する構成が形成される。

図８４および図６７を参照して、図２１および図２２の工程と同様に、ＴＥＯＳ系の酸化膜３８および可動電極３９を覆うように、第１層間絶縁膜４０（層間絶縁膜）が形成され、コンタクトホール４１ａ，４１ｂが形成される。

図８５および図６９を参照して、図２３および図２４の工程と同様に、配線４３ａ，４３ｂが形成され、それらを覆うように、第２層間絶縁膜４５（層間絶縁膜）が形成される。

図８６および図７１を参照して、図２５および図２６の工程と同様に、エッチングホールを形成するためのレジストマスク（図示せず）が形成される。そのレジストマスクをエッチングマスクとして、圧力センサ領域１６の第１および第２層間絶縁膜（層間絶縁膜）の部分に、犠牲膜である導電膜３０ｄに達するようにエッチング処理が施される。これにより、圧力センサ領域１６では、可動電極３９の外側に、犠牲膜をエッチングするためのエッチングホール４６（ホール）が形成される。その後、レジストマスクが除去される。

次に、エッチングホール４６を用いてウェットエッチング処理を施すことにより、多結晶シリコン膜の犠牲膜としての導電膜３０ｄが除去される。これにより、導電膜３０ｄが形成されていた領域すなわち第１保護膜２７ｂと薄いシリコン酸化膜３５とに挟まれる領域には空隙５０が形成される。このエッチング処理には、たとえばウェットエッチングのＴＭＡＨが用いられる。

このように、本実施の形態においても、可動電極３９の上に第１層間絶縁膜４０および第２層間絶縁膜４５が形成された後に、また配線４３ａ，４３ｂが形成された後に、犠牲膜としての導電膜３０ｄがエッチングされる。

図８７および図７３を参照して、図２７および図２８の工程と同様に、第１封止膜４９と第３層間絶縁膜４９ｂ（同一の層）とが圧力センサ領域１６およびＭＯＳ領域１７の全面に成膜される。たとえばプラズマＣＶＤ法を用いて圧力センサ領域１６に形成される第１封止膜４９（封止部）がエッチングホール４６の少なくとも一部（たとえば内壁面）を塞ぐ。これにより空隙５０は減圧された真空室５１となるとともに、真空室５１はエッチングホール４６内の第１封止膜４９により外側から塞がれ、外部に対して封止された空間となる。

図８８および図７５を参照して、図２９および図３０の工程と同様に、圧力センサ領域１６の第２層間絶縁膜４５および第１層間絶縁膜４０の部分に圧力センサ開口部５４（開口部）が形成されて可動電極３９が露出する。またＭＯＳ領域１７においては配線４３ａが露出した状態となったパッド開口部６１が形成される。

図７７および図４９を再度参照して、その後、実施の形態１と同様に、第１封止膜４９および第３層間絶縁膜４９ｂを覆うように、パッシベーション膜となるシリコン窒化膜（図示せず）が形成される。これが実施の形態１と同様にパターニングされることにより、ＭＯＳ領域１７では保護膜としてのパッシベーション膜５２ａが形成され、圧力センサ領域１６ではエッチングホール４６をさらに塞ぐ第２封止膜５２ｂが形成される。真空室５１は、第１封止膜４９と第２封止膜５２ｂとによって二重に封止される。

以上のように、特に図８８および図７７を参照して、本実施の形態の製造方法によれば、検出用アンカー１０１が、可動電極３９を複数の可動電極単体１０２に区画することにより、区画された複数の可動電極単体１０２のうち互いに隣り合う１対の可動電極単体１０２が同一の検出用アンカー１０１を共有するように形成される。

なお、これ以外の本実施の形態の製造方法の工程は、実施の形態１の製造方法の工程とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、（特に実施の形態１〜４と比較しながら）本実施の形態の作用効果について説明する。本実施の形態においては、基本的に実施の形態１と同様の作用効果のほかに、以下の各作用効果を奏する。

本実施の形態においても、実施の形態５と同様に、圧力センサ領域１６の固定電極が、シリコン基板１１の表面からシリコン基板１１内に形成された拡散層固定電極１８として形成される。拡散層固定電極１８は、ＭＯＳ領域１７の拡散層であるｎ型ウェル領域１３と同一の層として形成される。このため、犠牲膜がゲート電極３０ｃと同一の層として形成されるとはいえ、圧力センサ領域１６にＭＯＳ領域１７のフローティングゲート電極と同一の層を形成する必要がなくなる。また本実施の形態においても、実施の形態５と同様に、固定電極がシリコン基板１１内に形成されるため、実施の形態１のように圧力センサが形成される領域においてフィールド酸化膜１９が厚く形成される態様とする必要がなくなる。

したがって本実施の形態においても、圧力センサ領域１６における検出用圧力センサ１０１０のシリコン基板１１に対する高さを、実施の形態１に比べて低くすることができる。

また本実施の形態においても、検出用アンカー１０１はフィールド酸化膜１９の真上に形成されている。このため実施の形態５と同様に、圧力センサの形成領域以外における寄生容量を小さくすることができる。

なお本実施の形態においても、実施の形態１〜４にて述べた各構成を適宜組み合わせて適用してもよい。たとえば上記においては検出用アンカー１０１について説明しているが、参照用アンカー１００についても本実施の形態をそのまま適用可能である。

（実施の形態７）
図８９および図９０を参照して、本実施の形態の半導体圧力センサ装置１０においては、特に圧力センサ領域（検出用圧力センサ１０１０）において基本的に実施の形態６の半導体圧力センサ装置１０と同様の構成を有している。しかし本実施の形態においては、検出用圧力センサ１０１０はＭＯＳ領域１７の（図４９に示す）フローティングゲート電極としての多結晶シリコン膜２３ａと同一の層としての固定電極２３ｂが形成されている。ＭＯＳ領域１７の（図４９に示す）ゲート電極３０ｃと同一の層としての導電膜３０ｄ（犠牲膜）が除去されることにより真空室５１が形成されている。

固定電極２３ｂは、シリコン基板１１の表面のシリコン基板１１内に形成されたたとえばｎ型の不純物領域１８（実施の形態５，６の拡散層固定電極１８に相当）の表面（実施の形態５，６の固定電極用平坦領域１０８に相当する領域）の上に、第１ゲート酸化膜２２を介在して形成されている。この固定電極２３ｂは、正規の圧力センサを構成する領域１０８の表面上から、図９０の中央部のフィールド酸化膜１９の真上に乗り上げることにより、当該フィールド酸化膜１９上の検出用アンカー１０１によって区画された複数（２つ）の可動電極単体１０２と重なる領域間を繋ぐように連続している。

なお、これ以外の本実施の形態の構成は、実施の形態６の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

本実施の形態においても、基本的には実施の形態６と同様の作用効果を奏する。また本実施の形態の構成上の特徴についても、実施の形態１〜４にて述べた各構成を適宜組み合わせて適用してもよい。たとえば上記においては検出用アンカー１０１について説明しているが、参照用アンカー１００についても本実施の形態をそのまま適用可能である。

（実施の形態８）
本実施の形態の半導体圧力センサ装置１０を構成する検出用圧力センサ１１００は圧力センサの一例であるが、実施の形態１の検出用圧力センサ１０１０とは以下に述べる点において異なっている。

図９１〜図９４を参照して、本実施の形態の第１例における半導体圧力センサ装置１０は、圧力センサとして、検出用圧力センサ１１００（図９１，９２）と、参照用圧力センサ１０００（図９３，９４）とが（たとえば図３２に示すように横に並ぶように）組み合わせられた構成を有している。

図９１を参照して、検出用圧力センサ１１００は、基本的に実施の形態１の検出用圧力センサ１０１０と同様の構成を有している。すなわち検出用圧力センサ１０１０は各可動電極単体１０２を区画する検出用アンカー１０１（第１のアンカー）を有している。しかし検出用圧力センサ１１００は検出用アンカー１０１に加え、各可動電極単体１０２内において、可動電極３９がアンカー部分としての検出用中央アンカー１１０（第２のアンカー）を有している。

具体的には、図９２を参照して、検出用圧力センサ１１００には検出用アンカー１０１に加え、可動電極単体１０２内（たとえば中央部）に検出用中央アンカー１１０が形成されている。

検出用中央アンカー１１０の構成は基本的に検出用アンカー１０１と同様であり、空隙としての真空室５１が開口された部分を可動電極３９が埋めるように下方（シリコン基板１１側）に延びる態様を有している。ただし検出用中央アンカー１１０は、真空室５１の開口された部分が可動電極単体１０２を区画する端部として形成されるのではなく、可動電極単体１０２内に平面状（ある一点を中心にある面積分だけ広がるように伸びる形状）の平面形状を構成するように形成される。検出用中央アンカー１１０は、平面視において最大の寸法（円形であれば直径、正方形であれば１辺など）が概ね４μｍ以上であることが好ましい。その結果、当該検出用中央アンカー１１０は可動電極単体１０２内においてたとえば柱状に形成されている。

図９３および図９４を参照して、参照用圧力センサ１０００は、実施の形態２の参照用圧力センサ１０００と同様に、各可動電極単体１０２を区画する検出用アンカー１０１（第１のアンカー）に加え、各可動電極単体１０２内において、可動電極３９がアンカー部分としての参照用アンカー１００（第２のアンカー）を有している。この参照用圧力センサ１０００の構造は、参照用アンカー１００の平面形状が八角形状である点を除いて、これが矩形の平面形状を有する実施の形態２と異なっているが、基本的に実施の形態２（図３１，３３）と同様であるため詳細な説明を省略する。

本実施の形態の第１例においては、検出用圧力センサ１１００の可動電極単体１０２内におけるアンカー部分すなわち検出用中央アンカー１１０の面積よりも、参照用圧力センサ１０００の可動電極単体１０２内におけるアンカー部分すなわち参照用アンカー１００の面積の方が大きくなっている。このため図９３および図９４においては各可動電極単体１０２内に１つずつの参照用アンカー１００が形成されているが、各可動電極単体１０２内に複数の参照用アンカー１００が形成されてもよい。

図９１，９２，９５，９６を参照して、本実施の形態の第２例における半導体圧力センサ装置１０は、圧力センサとして、検出用圧力センサ１１００（図９１，９２）と、参照用圧力センサ１０００（図９５，９６）とが（たとえば図３２に示すように横に並ぶように）組み合わせられた構成を有している。検出用圧力センサ１１００の構成については上記本実施の形態の第１例と同様であるため、詳細な説明を省略する。

図９５および図９６を参照して、参照用圧力センサ１０００は、各可動電極単体１０２を区画する検出用アンカー１０１（第１のアンカー）に加え、各可動電極単体１０２内において、可動電極３９がアンカー部分としての検出用中央アンカー１１０（第２のアンカー）を有している。この検出用中央アンカー１１０の構造は、上記本実施の形態の第１例の検出用中央アンカー１１０と同様の柱状（ある一点を中心にある面積分だけ広がるように伸びる平面形状を有し、かつ厚み方向下方に延びる柱状）となっている。

本実施の形態の第２例においても、検出用圧力センサ１１００の可動電極単体１０２内におけるアンカー部分すなわち検出用中央アンカー１１０の面積よりも、参照用圧力センサ１０００の可動電極単体１０２内におけるアンカー部分すなわち検出用中央アンカー１１０の面積の方が大きくなっている。このため、参照用圧力センサ１０００の可動電極単体１０２内には、検出用圧力センサ１１００の可動電極単体１０２内よりも多くの複数（ここでは５つずつ）の検出用中央アンカー１１０が形成されている。

以上の各点について、本実施の形態の各例は上記の各実施の形態と異なるが、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、本実施の形態の作用効果について説明する。基本的に上記の各実施の形態の作用効果に加え、以下の作用効果を奏する。

本実施の形態においては、検出用圧力センサ１１００の可動電極単体１０２内にも、参照用圧力センサ１０００の可動電極単体１０２内と同様に、犠牲膜が開口された部分を可動電極３９が埋める構成を有するアンカー部分（検出用中央アンカー１１０）が形成されている。このため検出用圧力センサ１１００は、可動電極単体１０２内にアンカー部分を有さない検出用圧力センサ１０００に比べて、可動電極３９に加わる圧力変化による可動電極３９と固定電極２３ｂとの距離が変化しても圧力センサのセンサ容量の値の変化を直線的にすることができる。言い換えれば、可動電極３９と固定電極２３ｂとの距離の変化によるセンサ容量の値の急激な変化を抑制することができる。

ただし検出用圧力センサ１１００は可動電極単体１０２内にアンカー部分を有するため、検出用圧力センサ１０１０に比べて、可動電極３９に加わる圧力の変化に対する感度が低くなる。このため参照用圧力センサ１０００の可動電極単体１０２内のアンカー部分の面積を検出用圧力センサ１１００の可動電極単体１０２内のアンカー部分の面積よりも大きくする。このようにすれば、参照用圧力センサ１０００においても検出用圧力センサ１１００と同様に圧力変化に対して容量値を変化しにくくすることができる。参照用圧力センサ１０００の可動電極単体１０２内のアンカー部分の面積を検出用圧力センサ１１００の可動電極単体１０２内のアンカー部分の面積よりも大きくする方法としては、図９３のようにたとえば環状の参照用アンカー１００を（複数）形成してもよいし、図９５のようにたとえば柱状の検出用中央アンカー１１０を（複数）形成してもよい。

本実施の形態の構成上の特徴についても、実施の形態１，３〜６にて述べた各構成を適宜組み合わせて適用してもよい。たとえば上記においては固定電極２３ｂはＥＰＲＯＭのフローティングゲート電極としての多結晶シリコン膜２３ａと同一の層として形成しているが、実施の形態５，６と同様に、固定電極がＥＰＲＯＭの形成されるｎ型ウェル領域１３と同一の層として形成されてもよい。

（実施の形態９）
以上に述べた、可動電極３９が検出用アンカー１０１により複数の可動電極単体１０２に区画される構成の圧力センサを有する半導体圧力センサ装置１０においては、可動電極単体１０２が以下のような構成を有していてもよい。

図９７および図９８を参照して、本実施の形態の第１例および第２例の可動電極単体１０２は、基本的に図１および図４に示す実施の形態１の可動電極単体１０２と同様の構成を有しているが、１つの可動電極単体１０２から複数（図９７では２つ、図９８では４つ）の引出し領域１０３が伸びている。この点において本実施の形態は、１つの可動電極単体１０２から１つの引出し領域１０３のみが伸びている上記の他の実施の形態と異なっている。

より具体的には、図９７を参照して、本実施の形態の第１例においては、可動電極単体１０２の右側の端部に、図９７の上下方向に関して互いに間隔をあけて２つの引出し領域１０３が伸びており、それぞれの引出し領域１０３にエッチングホール４６が形成されている。

一方、図９８を参照して、本実施の形態の第２例においては、平面視において可動電極単体１０２の中心線ｌに対して互いに対称となるように、可動電極単体１０２の互いに対向する右側および左側の端部に、図９８の上下方向に関して互いに間隔をあけて２つずつ、合計４つの引出し領域１０３が伸びており、それぞれの引出し領域１０３にエッチングホール４６が形成されている。したがってそれぞれのエッチングホール４６は、中心線ｌに対して互いに対称となる位置に形成されている。

この点において本実施の形態は上記の各実施の形態と異なっているが、他の点については基本的に上記の各実施の形態と同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、本実施の形態の作用効果について説明する。基本的に上記の各実施の形態の作用効果に加え、以下の作用効果を奏する。

たとえば図９７のように、可動電極単体１０２の平面視における一方向（右側）側に複数のエッチングホール４６を複数形成することにより、エッチングホール４６に連通される犠牲膜のエッチングホール４６を介したエッチング除去がより短時間でなされる。これは各可動電極単体１０２当たりのエッチングホール４６の数が実施の形態１などに比べて増えるためである。

また図９８のように可動電極単体１０２の中心線ｌに対して互いに対称な位置に複数のエッチングホール４６が形成されれば、各可動電極単体１０２当たりのエッチングホール４６の数が増えるとともに、平面視におけるエッチングホール４６の配置位置のバランスが良好となる。このため犠牲膜を除去する効率がさらに良くなり、犠牲膜を除去するために要する時間をより短縮させることができる。このためエッチングホール４６を形成する工程における（エッチング時の）保護膜の厚みを薄くすることができる。

以上に述べた各実施の形態の開示内容は、たとえ上記において明記されていなくても、技術的に矛盾しなければ、適宜組み合わせることが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１１ シリコン基板、１２，１４ ｐ型ウェル領域、１３ ｎ型ウェル領域、１５，１９ フィールド酸化膜、１６ 圧力センサ領域、１６ａ 検出用圧力センサ領域、１６ｂ 参照用圧力センサ領域、１７ ＭＯＳ領域、１８ 拡散層固定電極、２０ チャネルストッパ、２１ 下敷酸化膜、２２ 第１ゲート酸化膜、２３ａ 多結晶シリコン膜、２３ｂ 固定電極、２３ｃ，３０ｄ 導電膜、２３ｅ，３０ｅ 導電膜端部、２５ａ 第２ゲート酸化膜、２５ｂ 第１固定電極保護膜、２７ａ 第１シリコン窒化膜、２７ｂ 第２固定電極保護膜、２９ａ，２９ｂ 第３ゲート酸化膜、３０ 導電膜、３０ａ，３０ｂ，３０ｃ ゲート電極、３２ 薄い酸化膜、３３，３７ ｎ型ソース／ドレイン領域、３４ サイドウォール酸化膜、３５ シリコン酸化膜、３６ ｐ型ソース／ドレイン領域、３８ ＴＥＯＳ系の酸化膜、３９ 可動電極、４０ 第１層間絶縁膜、４１ａ，４１ｂ，５６ａ コンタクトホール、４３ａ，４３ｂ，５６ 配線、４５，５５ 第２層間絶縁膜、４６ エッチングホール、４９ 第１封止膜、４９ｂ，５７ 第３層間絶縁膜、５０ 空隙、５１ 真空室、５２ａ パッシベーション膜、５２ｂ 第２封止膜、５４ 圧力センサ開口部、５５ａ，５５ｃ Ｐ−ＴＥＯＳ層、５５ｂ ＳＯＧ層、５６ｂ 第１金属封止膜、６１ パッド開口部、１００ 参照用アンカー、１０１ 検出用アンカー、１０２ 可動電極単体、１０３ 引出し領域、１０５ 封止領域補強部、１０６ 可動電極引出し付根部、１０７ 残存領域、１０８ 固定電極用平坦領域、１０９ 応力緩和面取り、１１０ 検出用中央アンカー、１０００ 参照用圧力センサ、１０１０，１１００ 検出用圧力センサ。

Claims (19)

1. 半導体基板の表面に規定された、第１領域および第２領域と、
   前記第１領域に形成され、固定電極、空隙および可動電極を含み、前記固定電極の上方に前記空隙が配置され、前記空隙の上方に前記可動電極が配置された圧力センサと、
   前記第２領域に形成され、第１電極および前記第１電極の上方に配置された第２電極をゲート電極として含むトランジスタと、
   前記圧力センサおよび前記トランジスタを覆うように形成された層間絶縁膜と、
   前記層間絶縁膜に形成され、前記空隙に連通するホールと、
   前記空隙を封止する封止部と、
   前記層間絶縁膜に形成され、前記可動電極を露出する開口部とを備え、
   前記固定電極は、前記第１電極と同一の層として形成され、
   前記空隙は、前記第２電極と同じ膜からなる部分である犠牲膜を除去することによって形成され、
   前記可動電極は、前記固定電極に対して前記空隙を介して前記可動電極を支持する、前記犠牲膜が少なくとも部分的に開口されたアンカー部分を含み、
   前記アンカー部分のうち、第１のアンカーは、前記可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の前記可動電極単体のうち互いに隣り合う１対の前記可動電極単体が同一の前記第１のアンカーを共有するように配置され、
   前記アンカー部分の少なくとも一部に、前記犠牲膜が残存する領域を含む、半導体圧力センサ。
2. 半導体基板の表面に規定された、第１領域および第２領域と、
   前記第１領域に形成され、固定電極、空隙および可動電極を含み、前記固定電極の上方に前記空隙が配置され、前記空隙の上方に前記可動電極が配置された圧力センサと、
   前記第２領域に形成され、フローティングゲート電極を含むトランジスタと、
   前記圧力センサおよび前記トランジスタを覆うように形成された層間絶縁膜と、
   前記層間絶縁膜に形成され、前記空隙に連通するホールと、
   前記空隙を封止する封止部と、
   前記層間絶縁膜に形成され、前記可動電極を露出する開口部とを備え、
   前記固定電極は、前記半導体基板の表面から前記半導体基板内に形成された拡散層と同一の層として形成され、
   前記空隙は、前記フローティングゲート電極と同じ膜からなる部分である犠牲膜を除去することによって形成され、
   前記可動電極は、前記固定電極に対して前記空隙を介して前記可動電極を支持する、前記犠牲膜が少なくとも部分的に開口されたアンカー部分を含み、
   前記アンカー部分のうち、第１のアンカーは、前記可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の前記可動電極単体のうち互いに隣り合う１対の前記可動電極単体が同一の前記第１のアンカーを共有するように配置され、
   前記アンカー部分の少なくとも一部に、前記犠牲膜が残存する領域を含む、半導体圧力センサ。
3. 半導体基板の表面に規定された、第１領域および第２領域と、
   前記第１領域に形成され、固定電極、空隙および可動電極を含み、前記固定電極の上方に前記空隙が配置され、前記空隙の上方に前記可動電極が配置された圧力センサと、
   前記第２領域に形成され、第１電極および前記第１電極の上方に配置された第２電極をゲート電極として含むトランジスタと、
   前記圧力センサおよび前記トランジスタを覆うように形成された層間絶縁膜と、
   前記層間絶縁膜に形成され、前記空隙に連通するホールと、
   前記空隙を封止する封止部と、
   前記層間絶縁膜に形成され、前記可動電極を露出する開口部とを備え、
   前記固定電極は、前記半導体基板の表面から前記半導体基板内に形成された拡散層と同一の層として形成され、
   前記空隙は、前記第２電極と同じ膜からなる部分である犠牲膜を除去することによって形成され、
   前記可動電極は、前記固定電極に対して前記空隙を介して前記可動電極を支持する、前記犠牲膜が少なくとも部分的に開口されたアンカー部分を含み、
   前記アンカー部分のうち、第１のアンカーは、前記可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の前記可動電極単体のうち互いに隣り合う１対の前記可動電極単体が同一の前記第１のアンカーを共有するように配置され、
   前記アンカー部分の少なくとも一部に、前記犠牲膜が残存する領域を含む、半導体圧力センサ。
4. 前記圧力センサは、検出用圧力センサと、参照用圧力センサとが組み合わせられた構成を有し、
   前記アンカー部分は、前記第１のアンカーと、前記可動電極単体内に形成される第２のアンカーとの双方を有し、
   前記検出用圧力センサは前記第１のアンカーのみを有し、前記参照用圧力センサは前記第１および第２のアンカーを有する、請求項１〜３のいずれか１項に記載の半導体圧力センサ。
5. 前記圧力センサは、検出用圧力センサと、参照用圧力センサとが組み合わせられた構成を有し、
   前記アンカー部分は、前記第１のアンカーと、前記可動電極単体内に形成される第２のアンカーとの双方を有し、
   前記検出用圧力センサおよび前記参照用圧力センサはともに前記第１および第２のアンカーを有する、請求項１〜３のいずれか１項に記載の半導体圧力センサ。
6. 前記検出用圧力センサの前記可動電極単体内における前記アンカー部分の面積よりも、前記参照用圧力センサの前記可動電極単体内における前記アンカー部分の面積の方が大きい、請求項５に記載の半導体圧力センサ。
7. 複数の前記可動電極単体は、平面視において前記第１のアンカーに対して対称となるように配置される、請求項１〜６のいずれか１項に記載の半導体圧力センサ。
8. 前記可動電極単体には、平面視において前記可動電極単体の中心線に対して互いに対称となる位置に複数の前記ホールが形成される、請求項１〜７のいずれか１項に記載の半導体圧力センサ。
9. 前記ホールは平面視において前記可動電極と同一層により囲まれる、請求項１〜８のいずれか１項に記載の半導体圧力センサ。
10. 前記アンカー部分はフィールド酸化膜の真上に形成されている、請求項１〜９のいずれか１項に記載の半導体圧力センサ。
11. 前記空隙は、前記可動電極と平面視において重なる重畳領域から、前記重畳領域の外側の非重畳領域に向けて引出すように伸びる引出し領域を含み、
    前記ホールは前記第１領域に配置され、かつ前記ホールは平面視において前記非重畳領域に形成される、請求項１〜１０のいずれか１項に記載の半導体圧力センサ。
12. 前記封止部は、前記第２領域において前記層間絶縁膜上に形成される保護膜と同一の層として形成される、請求項１〜１１のいずれか１項に記載の半導体圧力センサ。
13. 半導体基板の表面に、圧力センサが形成される第１領域およびトランジスタが形成される第２領域を規定する工程と、
    前記第１および第２領域に第１導電膜を形成する工程と、
    前記第１導電膜をパターニングすることにより、前記第１領域において固定電極となり、前記第２領域において前記トランジスタの第１電極となる第１導電膜パターンを形成する工程と、
    前記第１および第２領域における前記第１導電膜パターン上に第２導電膜を形成する工程と、
    前記第２導電膜をパターニングすることにより、前記第１領域において犠牲膜となり、前記第２領域において前記トランジスタの第１電極の上方に配置される第２電極となる第２導電膜パターンを形成する工程と、
    前記第１領域における前記第２導電膜パターンの上に可動電極を形成する工程と、
    前記可動電極および前記第２電極を覆うように層間絶縁膜を形成する工程と、
    前記第１領域に位置する前記層間絶縁膜の部分に、前記犠牲膜としての前記第２導電膜パターンに達するホールを形成する工程と、
    前記犠牲膜としての前記第２導電膜パターンを除去することにより空隙を形成する工程と、
    前記空隙に連通する前記ホールを塞ぐことにより封止部を形成する工程と、
    前記第１領域に位置する前記層間絶縁膜の部分に、前記可動電極を露出する開口部を形成する工程とを備え、
    前記第２導電膜パターンを形成する工程においては、前記犠牲膜が開口された部分が形成され、
    前記可動電極を形成する工程においては、前記可動電極と同一の材料により、前記犠牲膜が開口された部分を埋めるように形成された領域を含む、前記可動電極を支持するアンカー部分が形成され、
    前記アンカー部分のうち、第１のアンカーは、前記可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の前記可動電極単体のうち互いに隣り合う１対の前記可動電極単体が同一の前記第１のアンカーを共有するように形成され、
    前記アンカー部分の少なくとも一部に、前記犠牲膜が残存する領域を含む、半導体圧力センサの製造方法。
14. 半導体基板の表面に、圧力センサが形成される第１領域およびトランジスタが形成される第２領域を規定する工程と、
    前記第１および第２領域における前記半導体基板の表面から前記半導体基板内に、前記第１領域において固定電極となる拡散層を形成する工程と、
    前記第１および第２領域に第１導電膜を形成する工程と、
    前記第１導電膜をパターニングすることにより、前記第１領域において犠牲膜となり、前記第２領域において前記トランジスタのフローティングゲート電極としての第１電極となる導電膜パターンを形成する工程と、
    前記第２領域における前記第１電極の上方に配置される第２電極となる第２導電膜を形成する工程と、
    前記第１領域における前記導電膜パターンの上に可動電極を形成する工程と、
    前記可動電極および前記第２電極を覆うように層間絶縁膜を形成する工程と、
    前記第１領域に位置する前記層間絶縁膜の部分に、前記犠牲膜としての前記導電膜パターンに達するホールを形成する工程と、
    前記犠牲膜としての前記導電膜パターンを除去することにより空隙を形成する工程と、
    前記空隙に連通する前記ホールを塞ぐことにより封止部を形成する工程と、
    前記第１領域に位置する前記層間絶縁膜の部分に、前記可動電極を露出する開口部を形成する工程とを備え、
    前記導電膜パターンを形成する工程においては、前記犠牲膜が開口された部分が形成され、
    前記可動電極を形成する工程においては、前記可動電極と同一の材料により、前記犠牲膜が開口された部分を埋めるように形成された領域を含む、前記可動電極を支持するアンカー部分が形成され、
    前記アンカー部分のうち、第１のアンカーは、前記可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の前記可動電極単体のうち互いに隣り合う１対の前記可動電極単体が同一の前記第１のアンカーを共有するように形成され、
    前記アンカー部分の少なくとも一部に、前記犠牲膜が残存する領域を含む、半導体圧力センサの製造方法。
15. 半導体基板の表面に、圧力センサが形成される第１領域およびトランジスタが形成される第２領域を規定する工程と、
    前記第１および第２領域における前記半導体基板の表面から前記半導体基板内に、前記第１領域において固定電極となる拡散層を形成する工程と、
    前記第２領域に第１導電膜を、前記第１および第２領域に第２導電膜を、それぞれ形成する工程と、
    前記第２導電膜をパターニングすることにより、前記第１領域において犠牲膜となり、前記第２領域において前記第１導電膜としての前記トランジスタの第１電極の上方に配置される第２電極となる導電膜パターンを形成する工程と、
    前記第１領域における前記導電膜パターンの上に可動電極を形成する工程と、
    前記可動電極および前記第２電極を覆うように層間絶縁膜を形成する工程と、
    前記第１領域に位置する前記層間絶縁膜の部分に、前記犠牲膜としての前記導電膜パターンに達するホールを形成する工程と、
    前記犠牲膜としての前記導電膜パターンを除去することにより空隙を形成する工程と、
    前記空隙に連通する前記ホールを塞ぐことにより封止部を形成する工程と、
    前記第１領域に位置する前記層間絶縁膜の部分に、前記可動電極を露出する開口部を形成する工程とを備え、
    前記導電膜パターンを形成する工程においては、前記犠牲膜が開口された部分が形成され、
    前記可動電極を形成する工程においては、前記可動電極と同一の材料により、前記犠牲膜が開口された部分を埋めるように形成された領域を含む、前記可動電極を支持するアンカー部分が形成され、
    前記アンカー部分のうち、第１のアンカーは、前記可動電極を平面視において複数の可動電極単体に区画することにより、区画された複数の前記可動電極単体のうち互いに隣り合う１対の前記可動電極単体が同一の前記第１のアンカーを共有するように形成され、
    前記アンカー部分の少なくとも一部に、前記犠牲膜が残存する領域を含む、半導体圧力センサの製造方法。
16. 前記可動電極に接続された可動電極配線部と、前記トランジスタに接続されたトランジスタ配線部とを形成する工程をさらに備え、
    前記ホールを形成する工程は、前記可動電極配線部および前記トランジスタ配線部を形成する工程の後になされる、請求項１３〜１５のいずれか１項に記載の半導体圧力センサの製造方法。
17. 前記ホールを形成する工程においては、前記ホールは前記可動電極の外側に形成される、請求項１３〜１６のいずれか１項に記載の半導体圧力センサの製造方法。
18. 前記封止部は、材質の異なる複数の薄膜が積層されることにより形成される、請求項１３〜１７のいずれか１項に記載の半導体圧力センサの製造方法。
19. 前記封止部を形成する工程においては、前記ホールを塞ぐ膜と同一の層としての保護膜が、前記層間絶縁膜上に形成される、請求項１３〜１８のいずれか１項に記載の半導体圧力センサの製造方法。

Images