JP6399884B2

JP6399884B2 - Ｌｅｄ駆動回路

Info

Publication number: JP6399884B2
Application number: JP2014208889A
Authority: JP
Inventors: 秋山　貴; 貴秋山
Original assignee: Citizen Electronics Co Ltd; Citizen Watch Co Ltd
Current assignee: Citizen Electronics Co Ltd; Citizen Watch Co Ltd
Priority date: 2014-10-10
Filing date: 2014-10-10
Publication date: 2018-10-03
Anticipated expiration: 2034-10-10
Also published as: US20160113077A1; US9510407B2; JP2016081954A

Description

本発明は、商用交流電源を整流して得た脈流を、ほぼそのままの波形で、複数のＬＥＤが直列接続したＬＥＤ列に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路に関し、さらに詳しくはトライアックを含むディマー回路に接続したときにフラッシングが現れないＬＥＤ駆動回路に関する。

商用交流電源を整流して得た脈流（主に全波整流波形。以下全波整流波形により説明する。）を、ほぼその波形を保ったまま複数のＬＥＤが直列接続したＬＥＤ列に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。このようなＬＥＤ駆動回路のなかには、ＬＥＤ列を分割し、分割した部分(以下部分ＬＥＤ列と呼ぶ)同士の接続部にバイパス回路を設け、全波整流波形の一部の位相でＬＥＤ列を部分的に点灯させるものがある。さらにこのＬＥＤ駆動回路のなかには、ＬＥＤ列に流れる電流を検出し、この電流に応じてバイパス回路を制御し、点灯させる部分ＬＥＤ列を選択するものがある。

このＬＥＤ駆動回路は、例えば特許文献１の図１Ａに記載されている。そこで特許文献１の図１Ａを図４に再掲示して説明する。図４は、ＬＥＤ列に流れる電流に基づいてバイパス回路を制御することにより、点灯させる部分ＬＥＤ列を選択するＬＥＤ駆動回路（調整回路）１００の回路図である。

図４に示すようにＬＥＤ駆動回路１００は、商用交流電源（ＡＣ電圧源）１０１が入力する整流回路（整流器）１０７、前段の部分ＬＥＤ列（ＬＥＤグループ）１０９と後段の部分ＬＥＤ列（ダイオードグループ）１１１が直列接続したＬＥＤ列、デプレッション型のＦＥＴ１１３と抵抗１１７からなるバイパス回路、デプレッション型のＦＥＴ１１５と抵抗１１９からなる電流制限回路を備えている。なお（）は特許文献１で用いられている用語を示している（以下同様）。

また図４では商用交流電源１０１と整流回路１０７の間にヒューズ１０３と過電圧サプレッサ（ＴＶＳ）１０５が取り付けられている。整流回路１０７はダイオードブリッジからなり全波整流波形Ｖｒｅｃｔを出力する。なお説明にあたり整流回路１０７のＶ−端子（ノードｎ４）をグランドレベルとする。抵抗１１７、１１９は電流を検出するための抵抗である。

次に図５を使ってＬＥＤ駆動回路１００の動作を説明する。図５（ａ）は全波整流波形Ｖｒｅｃｔの一周期を示し、横軸が時間ｔ、縦軸が電圧Ｖである。図５（ｂ）は部分ＬＥＤ列１０９に流れる電流波形ＩＧ１を示し、横軸が時間ｔ、縦軸が電流Ｉである。図５において（ａ）と（ｂ）の時間軸（横軸）は一致している。

図５（ｂ）に示した期間ｔ１１では、全波整流波形Ｖｒｅｃｔの電圧が部分ＬＥＤ列１０９の閾値電圧より低いためＬＥＤ列に電流は流れない（ＩＧ１＝０）。なお部分ＬＥＤ列の閾値電圧とは、部分ＬＥＤ列において直列接続したＬＥＤの順方向電圧ドロップの総和である。

全波整流波形Ｖｒｅｃｔの電圧が上昇し図５（ｂ）に示した期間ｔ１２になると、全波整流波形Ｖｒｅｃｔの電圧が部分ＬＥＤ列１０９の閾値電圧より高くなり、部分ＬＥＤ列１０９に電流ＩＧ１が流れる。しかしながら、このとき全波整流波形Ｖｒｅｃｔの電圧は部分ＬＥＤ列１０９の閾値電圧と部分ＬＥＤ列１１１の閾値電圧の合算値より小さいため
、部分ＬＥＤ列１１１に電流ＩＧ２は流れない。この結果、電流ＩＧ１がノードｎ１からノードｎ２を経てＦＥＴ１１３と抵抗１１７を通り、整流回路１０７に戻るように流れる。このとき抵抗１１７による電圧降下がＦＥＴ１１３にフィードバックしＦＥＴ１１３は定電流動作する（ＩＧ１＝Ｉ１２）。なお期間ｔ１２の最後の部分では、全波整流波形Ｖｒｅｃｔの電圧が、部分ＬＥＤ列１０９の閾値電圧と部分ＬＥＤ列１１１の閾値電圧の合算値より僅かに大きくなる。このため部分ＬＥＤ列１１１にも電流ＩＧ２が流れる。なお電流ＩＧ２が小さいうちは電流ＩＧ１と電流ＩＧ２の合算値が一定になる（ＩＧ１＋ＩＧ２＝Ｉ１２）。

さらに全波整流波形Ｖｒｅｃｔの電圧が上昇し図５（ｂ）示した期間ｔ１３になると、電流ＩＧ２の増加にともない抵抗１１７の電圧降下が大きくなるためＦＥＴ１１３はカットオフする。このときＦＥＴ１１５は抵抗１１９による電圧降下がフィードバックし定電流動作する（ＩＧ１＝ＩＧ２＝Ｉ１１）。なお、この電流Ｉ１１がＦＥＴ１１５と抵抗１１９からなる電流制限回路の上限値となる。全波整流波形Ｖｒｅｃｔの電圧が低下する位相（期間ｔ１３の後半及び期間ｔ１４、ｔ１５）では逆の経路を辿る。

以上のようにＬＥＤ駆動回路１００は、ＬＥＤ列を複数の部分ＬＥＤ列１０９、１１１に分割し、部分ＬＥＤ列１０９、１１１同士の接続部（ノードｎ２）にＦＥＴ１１３と抵抗１１７からなるバイパス回路を接続している。バイパス回路（特にＦＥＴ１１３）は後段の部分ＬＥＤ列１１１に流れる電流ＩＧ２によりカットオフされる。またＬＥＤ駆動回路１００は、全波整流波形Ｖｒｅｃｔの電圧に応じて点灯させる部分ＬＥＤ列１０９、１１１を選択している。

特表２０１４−５１６４５２号公報（図１Ａ）

トライアックを含むディマー回路（調光器）を、図４に示したＬＥＤ駆動回路１００の商用交流電源１０１とヒューズ１０３の間に挿入したところ、電源投入直後に強く光り、その後しばらくして予め設定しておいた調光状態に収束するという現象が発生した（フラッシング又はフリッカと呼ぶこともある。）。

そこで本発明は、上記課題に鑑みて為されたものであり、トライアックを含むディマー回路に接続しても電源投入時にフラッシングが起きないＬＥＤ駆動回路を提供することを目的とする。

本発明のＬＥＤ駆動回路は、整流回路と遅延回路と複数のＬＥＤが直列接続したＬＥＤ列を備え、前記整流回路は、トライアックを含むディマー回路を介して入力する交流電圧の整流により得た脈流を前記ＬＥＤ列に印加し、前記遅延回路は、前記ＬＥＤ列から前記整流回路に戻る電流のオンオフを制御するスイッチと、前記整流回路の電流出力端子の電圧を分圧して得た電圧を平滑するコンデンサを含み、前記スイッチは、前記ＬＥＤ列と前記整流回路の電流が戻ってくる端子との間に配され、前記コンデンサの端子間電圧が所定の電圧以上になったときオンし、前記整流回路から出力された電流が前記ＬＥＤ列を通り前記整流回路に戻る電流経路を形成し、前記電流経路は、前記脈流の複数周期に渡って維持されることを特徴とする。

本発明のＬＥＤ駆動回路は、整流回路と遅延回路とＬＥＤ列を備えている。遅延回路は、電源がオンしたあと整流回路から脈流が出力され始め、所定の時間が経過したら、整流回路から出力され電流がＬＥＤ列を通り整流回路に戻る電流経路を形成し、ＬＥＤ列を点灯させる。

前記遅延回路は、前記コンデンサにより平滑して得た電圧に上限値を設定しても良い。

前記整流回路に設けられた前記電流出力端子にブリーダ電流回路が接続していても良い。

前記ブリーダ電流回路は、前記整流回路に設けられた前記電流出力端子の電圧が所定値以上のときにカットオフしても良い。

前記ＬＥＤ列は複数の部分ＬＥＤ列が直列接続したものであり、前記部分ＬＥＤ列同士の接続点にバイパス回路が接続していても良い。

前記バイパス回路を挟んで前段の部分ＬＥＤ列から前記バイパス回路に流れ込む電流は、後段の部分ＬＥＤ列に流れる電流によりカットオフされても良い。

以上のように本発明のＬＥＤ駆動回路は、電源がオンしてから所定の時間が経過したときＬＥＤ列に電流を流す。つまり本発明のＬＥＤ駆動回路は、電源オンの直後、トライアックを含むディマー回路の状態の悪い間、遅延回路がＬＥＤ列に電流を流させない。この結果、本発明のＬＥＤ駆動回路は、トライアックを含むディマー回路に接続しても電源投入時にフラッシングが起きない。

本発明の実施形態として示すＬＥＤ駆動回路の回路図。図１に示すＬＥＤ駆動回路の動作説明するための波形図。比較例と図１に示すＬＥＤ駆動回路の動作説明のための波形図。従来例として示したＬＥＤ駆動回路の回路図。図４に示すＬＥＤ駆動回路の波形図。

以下、添付図１〜３を参照しながら本発明の好適な実施形態について詳細に説明する。なお、特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。

図１はＬＥＤ駆動回路１０の回路図である。図１において点線で示したＬＥＤ駆動回路１０は、ダイオードブリッジ整流回路（整流回路）１１、ブリーダ電流回路１２、遅延回路１３、発光部２０、ヒューズ２３、サージ保護回路２４からなる。ＬＥＤ駆動回路１０の外部には、商用交流電源２１とディマー回路２２がある。商用交流電源２１の上側の端子はディマー回路２２の入力端子に接続し、下側の端子はダイオードブリッジ整流回路１１の下側の入力端子と接続している。ディマー回路２２はトライアックを含み、その出力端子はヒューズ２３を介してダイオードブリッジ整流回路１１の上側の入力端子と接続している。サージ保護回路２４はダイオードブリッジ整流回路１１の上下の入力端子と並列接続している。

ダイオードブリッジ整流回路１１は、４個のダイオード１１ａからなり、カソード側の端子Ａ（以下、電流出力端子と呼ぶ）から全波整流波形及び電流Ｉｔを出力する。なおアノード側は電流Ｉｔが戻ってくる端子Ｂ（以下、グランド端子と呼ぶ）となり、ＬＥＤ駆
動回路１０の動作説明にあたり基準電圧を与えるものとする。

ブリーダ電流回路１２は、抵抗１２１、１２２、１２３、１２４、１２５及びバイポーラトランジスタ（以下、トランジスタと呼ぶ）１２６、１２７、１２８からなる。

抵抗１２１、１２２、１２４及びトランジスタ１２６、１２７からなる部分は定電流回路を構成している。抵抗１２１、１２２の上端子はダイオードブリッジ整流回路１１の電流出力端子Ａと接続し、抵抗１２４の下端子はグランド端子Ｂに接続している。トランジスタ１２６のコレクタは抵抗１２２の下端子に接続し、ベースは抵抗１２１の下端子及びトランジスタ１２７のコレクタと接続し、エミッタは抵抗１２４の上端子及びトランジスタ１２７のベースと接続している。トランジスタ１２７のエミッタはダイオードブリッジ整流回路１１のグランド端子Ｂと接続している。

抵抗１２３、１２５とトランジスタ１２８からなる部分は電圧検出回路を構成している。抵抗１２３の上端子はダイオードブリッジ整流回路１１の電流出力端子Ａと接続し、抵抗１２５の下端子はグランド端子Ｂに接続している。トランジスタ１２８のコレクタはトランジスタ１２６のベースに接続し、ベースは抵抗１２３の下端子及び抵抗１２５の上端子と接続し、エミッタはグランド端子Ｂと接続している。

ブリーダ電流回路１２に含まれる定電流回路は、電流出力端子Ａの電圧が所望の値より小さくトランジスタ１２８がオフしているとき、トランジスタ１２７のベースエミッタ間電を０．６Ｖに維持するようにして定電流動作する。なおＬＥＤ駆動回路１０ではこの定電流値を１０ｍＡとしている。電流出力端子の電圧が所定の電圧を超えるとトランジスタ１２８がオンする。この結果、トランジスタ１２８がオフするため、ブリーダ電流回路１２に含まれる定電流回路はカットオフする。なおディマー回路２２により交流波形の一部が切り取られた期間でも、有限の電圧が出力されるためブリーダ電流回路１２は動作する。また脈流の電圧が大きくなったときブリーダ電流回路１２をカットオフすることにより電力消費を抑えている。

遅延回路１３は、抵抗１３１、１３２、ツェナーダイオード１３３、コンデンサ１３４、エンハンスメント型ＦＥＴ１３５（以下、ＦＥＴと呼ぶ）からなる。抵抗１３１の上端子はダイオードブリッジ整流回路１１の電流出力端子Ａと接続し、下端子は抵抗１３２の上端子、ツェナーダイオード１３３のカソード、コンデンサ１３４の上端子及びＦＥＴ１３５のゲートと接続している。抵抗１３２の下端子、ツェナーダイオード１３３のアノード、コンデンサ１３４の下端子及びＦＥＴ１３５のソースはグランド端子Ｂと接続している。ＦＥＴ１３５のドレインは後述する発光部２０の電流を出力する端子に接続している。

遅延回路１３は、商用交流電源２１の出力がディマー回路２２に印加されると（商用交流電源２１がオンすると）、電流出力端子Ａの電圧を分圧した電圧でコンデンサ１３４の充電を始める。コンデンサ１３４の充電によりＦＥＴ１３５のゲート電圧が上昇すると、ＦＥＴ１３５のドレイン−ソース間が導通する。この結果、ダイオードブリッジ整流回路１１の電流出力端子Ａから出力された電流（ＩＬ）が、発光部２０及びＦＥＴ１３５のドレイン−ソースを経てダイオードブリッジ整流回路１１のグランド端子Ｂに戻る電流経路が形成される。なお遅延回路１３は、ＦＥＴ１３５の閾値電圧（スレッシュホルド、Ｖｔｈともいう）を超えたゲート電圧を所望の値としており、所望の値であるゲート電圧がＦＥＴ１３５のＶｔｈに達するとＦＥＴ１３５のドレイン−ソース間を導通させる。またツェナーダイオード１３３はＦＥＴ１３５のゲート電圧の上限を定めている。

発光部２０は、ＬＥＤ列を構成する部分ＬＥＤ列１４、１５、１６、バイパス回路１７
、１８、電流制限回路１９からなる。ＬＥＤ列は部分ＬＥＤ列１４、１５、１６が直列接続したものである。さらに各部分ＬＥＤ列１４、１５、１６はそれぞれＬＥＤ１４１、１５１、１６１が直列接続したものである。バイパス回路１７はデプレッション型のＦＥＴ１７１と抵抗１７２からなる。ＦＥＴ１７１のドレインは部分ＬＥＤ列１４と部分ＬＥＤ列１５の接続点に接続し、ゲートは抵抗１７２の左端子とＦＥＴ１３５のドレインに接続し、ソースは抵抗１７２の右端子に接続している。同様にバイパス回路１８はデプレッション型のＦＥＴ１８１と抵抗１８２からなる。ＦＥＴ１８１のドレインは部分ＬＥＤ列１５と部分ＬＥＤ列１６の接続点に接続し、ゲートは抵抗１８２の左端子と抵抗１７２の右端子に接続し、ソースは抵抗１８２の右端子に接続している。電流制限回路１９はデプレッション型のＦＥＴ１９１と抵抗１９２からなる。ＦＥＴ１９１のドレインは部分ＬＥＤ列１６のカソードに接続し、ゲートは抵抗１９２の左端子と抵抗１８２の右端子に接続し、ソースは抵抗１９２の右端子に接続している。

次に図１を参照しながら図２により定常状態のＬＥＤ駆動回路１０の動作を説明する。図２（ａ）は全波整流波形Ｖｒｅｃｔを示し、図２（ｂ）は電流Ｉｔを示している。なお図２において（ａ）の縦軸は電圧Ｖ、横軸は時間ｔ、（ｂ）の縦軸は電流Ｉ、横軸は時間ｔであり、（ａ）と（ｂ）の時間軸（横軸）は一致している。ここで定常状態とはディマー回路２２が安定して動作している状態を指す（ＦＥＴ１３５のドレイン−ソース間は導通している）。また図２の説明ではディマー回路２２から完全な交流波形が出力されているものとする。

図２（ｂ）に示した期間ｔ１では、全波整流波形Ｖｒｅｃｔの電圧が部分ＬＥＤ列１４の閾値電圧より低いため部分ＬＥＤ列１４に電流は流れない（ＩＬ＝０）。なお部分ＬＥＤ列１４の閾値電圧とは、部分ＬＥＤ列１４において直列接続したＬＥＤ１４１の順方向電圧ドロップの総和である（以下同様）。例えば直列段数が３０段で順方向電圧ドロップが３Ｖであれば閾値電圧は９０Ｖとなる。一方、ブリーダ電流回路１２には電流ＩＢが流れる（Ｉｔ＝ＩＢ＝Ｉ４）。なお全波整流波形Ｖｒｅｃｔが０Ｖに極近いときにはＩＢ＝０となるが、短い期間なので無視している。

全波整流波形Ｖｒｅｃｔの電圧が上昇し図２（ｂ）に示した期間ｔ２になると、全波整流波形Ｖｒｅｃｔの電圧が部分ＬＥＤ列１４の閾値電圧より高くなり部分ＬＥＤ列１４に電流ＩＬが流れる。しかしながらこのとき全波整流波形Ｖｒｅｃｔの電圧が部分ＬＥＤ列１４の閾値電圧と部分ＬＥＤ列１５の閾値電圧の合算値より小さいため部分ＬＥＤ列１５に電流は流れない。そこで電流ＩＬはバイパス回路１７を通りＦＥＴ１３５のドレイン−ソース間を経てダイオードブリッジ整流回路１１に向かう。このとき抵抗１７２による電圧降下がＦＥＴ１７１にフィードバックしＦＥＴ１７１は定電流動作する（ＩＬ＝Ｉ３）。なお期間ｔ２ではブリーダ電流回路１２に含まれる定電流回路はカットオフしている。また抵抗１２３、１３１に流れる電流は無視している。期間ｔ２の最後の部分では、全波整流波形Ｖｒｅｃｔの電圧が、部分ＬＥＤ列１４の閾値電圧と部分ＬＥＤ列１５の閾値電圧の合算値より僅かに大きくなるため、部分ＬＥＤ列１５にも電流が流れる。この電流が小さいうちはＦＥＴ１７１を流れる電流と部分ＬＥＤ列１４を流れる電流の合算値が一定になる（ＩＬ＝Ｉ３）。

さらに全波整流波形Ｖｒｅｃｔの電圧が上昇し図２（ｂ）に示した期間ｔ３になると、部分ＬＥＤ列１５（部分ＬＥＤ列１４に対し後段の部分ＬＥＤ列））を流れる電流の増加にともない抵抗１７２の電圧降下が大きくなる。この結果、ＦＥＴ１７１（バイパス回路１７）がカットオフする。このとき抵抗１８２による電圧降下がＦＥＴ１８１にフィードバックしＦＥＴ１８１は定電流動作する（ＩＬ＝Ｉ２）。なお期間ｔ３でもブリーダ電流回路１２に含まれる定電流回路はカットオフしており、期間ｔ３の最後の部分ではＦＥＴ１８１を流れる電流と部分ＬＥＤ列１６を流れる電流の合算値が一定になる（ＩＬ＝Ｉ２
）。

さらに全波整流波形Ｖｒｅｃｔの電圧が上昇し図２（ｂ）に示した期間ｔ４になると、部分ＬＥＤ列１６（部分ＬＥＤ列１５に対し後段の部分ＬＥＤ列））を流れる電流の増加にともない抵抗１８２の電圧降下が大きくなる。この結果、ＦＥＴ１８１（バイパス回路１８）がカットオフする。このとき抵抗１９２による電圧降下がＦＥＴ１９１にフィードバックしＦＥＴ１９１は定電流動作する（ＩＬ＝Ｉ１）。なお期間ｔ４でもブリーダ電流回路１２に含まれる定電流回路及びＦＥＴ１７１はカットオフしている。全波整流波形Ｖｒｅｃｔの電圧が低下する位相（期間ｔ４の後半及び期間ｔ５、ｔ６、ｔ７）では電流Ｉｔは逆の経路を辿る。

以上のようにＬＥＤ駆動回路１０は、定常状態で完全な全波整流波形Ｖｒｅｃｔが得られるとき、ブリーダ電流（ＩＢ）を含めて電流Ｉｔが４段構成（電流Ｉ１〜４）となる。

次に図３により商用交流電源１０１がオンした直後の過渡期について説明する。図３（ａ）は、図１に示したＬＥＤ駆動回路１０から遅延回路１３を取り外した場合(比較例)において発光部２０に流れる電流波形ＩＬを示している。図３（ｂ）は遅延回路１３を備えているＬＥＤ駆動回路１０の発光部２０に流れる電流ＩＬを示している。なお図３（ａ）及び（ｂ）では時刻ｔ８から商用交流電圧がディマー回路２２に印加されたものとしており、全波整流波形１０周期分の期間を示している。また図３（ａ）及び（ｂ）の時間軸ｔは一致している。

先ず図３（ａ）により比較例の動作について説明する。時刻ｔ８に商用交流電源２１からディマー回路２２に交流電圧が印加され始めると、最初のうちの期間３１ではディマー回路２２の動作が安定しない。時刻ｔ８からみて最初の電圧波形は、ほぼ原形（全波整流波形）を留めたままディマー回路２２から出力される。この結果、最初の電流波形は図２（ｂ）に似た波形｛図３（ａ）の左端の電流波形は最初の一部分が欠けているように描いている｝となる。時間ｔの経過とともにディマー回路２２の出力波形がだんだんと小さくなり（ピーク電圧が下がりパルス幅が細くなる）、７周期目以降で正常な波形になる（期間３２）。なおディマー回路２２の出力する正常な電圧波形は、全波整流波形Ｖｒｅｃｔ｛図２（ｂ）参照｝から図２の期間ｔ６とｔ７の部分だけ残したものとしている。この結果、比較例は時刻ｔ８からしばらくの間（期間３１）、明るく点灯し（フラッシング）、その後（期間３２）所望の調光状態になる。

次に図３（ｂ）によりＬＥＤ駆動回路１０の動作について説明する。ＬＥＤ駆動回路１０は時刻ｔ８で商用交流電源２１からディマー回路２２に交流電圧が印加され始めても、全波整流波形Ｖｒｅｃｔ｛図２（ａ）参照｝で７周期分の期間が経過するまでの間はＦＥＴ１３５（図１参照）が導通しない。このため発光部２０（図1参照）には電流ＩＬが流れない。時刻ｔ８から全波整流波形で８周期目以降（期間３３）ではＦＥＴ１３５が導通し電流ＩＬが流れる。この電流ＩＬは正常な波形となり、所望の調光状態でＬＥＤ駆動回路は発光する。

以上のようにＬＥＤ駆動回路１０は遅延回路１３により、電源投入直後の不安定な状態で点灯することがない。この結果、電源投入直後に明るく点灯していまうという不具合（フラッシング）を回避している。なお図３では図示の都合で電源がオンしてから点灯するまでの時間（遅延時間）を１００ｍｓ以下に設定していた。実際の照明器具では不自然にならない程度で充分にディマー回路２２が安定する期間として遅延時間を２００ｍｓから３００ｍｓ程度に設定すると良い。

次にブリーダ電流回路１２について追加説明する。仮に図１に示したＬＥＤ駆動回路１
０がブリーダ電流回路１２を有していないとした場合、本来ＬＥＤ１４１等が点灯しない電圧値までディマー回路２２により電圧を絞ったとき、ディマー回路２２が誤動作し数十Ｖ程度の電圧を出力することがある。このときＬＥＤ１４１等がが薄暗く点灯してしまう。この点灯を回避するため、ＬＥＤ駆動回路１０は、ブリーダ電流回路１２を設け、ディマー回路２２の出力電圧が低いときブリーダ電流ＩＢを流しディマー回路２２の動作を安定させ、不要な点灯を防止している。またブリーダ電流回路１２は、ＬＥＤ１４１等が点灯しているときブリーダ電流ＩＢを０（Ａ）としている。この結果、ＬＥＤ駆動回路１０は発光効率を高く維持できている。

商用交流電源から得た電圧波形を整流し、そこで得た脈流を、ほぼその波形を保ったまま複数のＬＥＤが直列接続したＬＥＤ列に印加する駆動方式は、いわゆるＡＣ駆動と呼ばれている。本発明の実施形態として示したＬＥＤ駆動回路１０は、このＡＣ駆動の一形態である。本発明のＬＥＤ駆動回路は、ディマー回路の動作が不安定なときにＬＥＤ列に流す電流を遮断するものなので、いわゆるＡＣ駆動にもとづくすべてのＬＥＤ駆動回路に適用できる。

１０…ＬＥＤ駆動回路、
１１…ダイオードブリッジ整流回路（整流回路）、
１１ａ…ダイオード、
１２…ブリーダ電流回路、
１２１、１２２、１２３、１２４、１２５、１３１、１３２、１７２
、１８２、１９２…抵抗、
１２６、１２７、１２８…トランジスタ（バイポーラトランジスタ）、
１３…遅延回路、
１３３…ツェナーダイオード、
１３４…コンデンサ、
１３５…ＦＥＴ（エンハンスメント型ＦＥＴ）、
１４、１５、１６…部分ＬＥＤ列、
１４１、１５１、１６１…ＬＥＤ、
１７、１８…バイパス回路、
１７１、１８１、１９１…ＦＥＴ（デプレッション型ＦＥＴ）、
１９…電流制限回路、
２０…発光部、
２１…商用交流電源、
２２…ディマー回路、
２３…ヒューズ、
２４…サージ保護回路。

Claims

整流回路と遅延回路と複数のＬＥＤが直列接続したＬＥＤ列を備え、
前記整流回路は、トライアックを含むディマー回路を介して入力する交流電圧の整流により得た脈流を前記ＬＥＤ列に印加し、
前記遅延回路は、前記ＬＥＤ列から前記整流回路に戻る電流のオンオフを制御するスイッチと、前記整流回路の電流出力端子の電圧を分圧して得た電圧を平滑するコンデンサを含み、
前記スイッチは、前記ＬＥＤ列と前記整流回路の電流が戻ってくる端子との間に配され、前記コンデンサの端子間電圧が所定の電圧以上になったときオンし、前記整流回路から出力された電流が前記ＬＥＤ列を通り前記整流回路に戻る電流経路を形成し、
前記電流経路は、前記脈流の複数周期に渡って維持される
ことを特徴とするＬＥＤ駆動回路。
前記遅延回路は、前記コンデンサにより平滑して得た電圧に上限値を設定する
ことを特徴とする請求項１に記載のＬＥＤ駆動回路。
前記整流回路に設けられた前記電流出力端子にブリーダ電流回路が接続している
ことを特徴とする請求項１又は２に記載のＬＥＤ駆動回路。
前記ブリーダ電流回路は、前記整流回路に設けられた前記電流出力端子の電圧が所定値以上のときにカットオフする
ことを特徴とする請求項３に記載のＬＥＤ駆動回路。
前記ＬＥＤ列は、複数の部分ＬＥＤ列が直列接続したものであり、前記部分ＬＥＤ列同士の接続点にバイパス回路が接続している
ことを特徴とする請求項１から４の何れか一項に記載のＬＥＤ駆動回路。
前記バイパス回路を挟んで前段の部分ＬＥＤ列から前記バイパス回路に流れ込む電流は、後段の部分ＬＥＤ列に流れる電流によりカットオフされる
ことを特徴とする請求項５に記載のＬＥＤ駆動回路。