JP2010097799A - 突入電流防止回路および発光装置、それを用いた照明装置 - Google Patents

Abstract

【課題】負荷を短時間で動作状態に遷移させる。
【解決手段】平滑用キャパシタＣｓは、駆動対象の負荷回路１０と並列に設けられ、一端Ｐ１に負荷回路１０と共通の駆動電圧Ｖｄｒｖを受ける。突入電流防止回路１００は、平滑用キャパシタＣｓに対する突入電流を防止する。第１抵抗Ｒ１は、平滑用キャパシタＣｓの他端Ｐ２と、基準電圧端子Ｐ３の間に設けられる。第１トランジスタＴＲ１は、第１抵抗Ｒ１と並列に設けられる。バイアス回路２０は、第１トランジスタＴＲ１のバイアス電圧Ｖｂｉａｓを平滑用キャパシタＣｓの両端間の電圧Ｖｃに応じて調節する。バイアス回路２０は、第１抵抗Ｒ１に流れる充電電流Ｉ_Ｒ１と第１トランジスタＴＲ１に流れる充電電流Ｉ_ＴＲ１の和が実質的に一定となるように、バイアス電圧Ｖｂｉａｓを調節する。
【選択図】図１

Description

本発明は、回路保護技術に関し、特に、平滑用キャパシタに流れ込む突入電流の防止技術に関する。

近年、蛍光ランプに代えて、高効率、長寿命が期待される発光ダイオード（Light Emitting Diode、以下、ＬＥＤと略す）を照明器具として利用する技術が提案されている。たとえば、特許文献１には、商用交流電圧を整流し、平滑用キャパシタを含む平滑回路によって平滑化して、負荷であるＬＥＤのアレイに供給するＬＥＤ点灯装置が開示される。同文献記載のＬＥＤ点灯装置によれば、発光ダイオードの駆動に必要な電圧を安定に供給し続けることができる。

平滑用キャパシタは、所定のノードもしくは端子に現れる電位を安定化するために利用される。平滑用キャパシタは、安定化の対象となるノードと、接地電位端子や基準電圧端子などの別の端子との間に設けられる。しかしながら、同文献の装置では、回路の起動時等に平滑用キャパシタに蓄えられた電荷がゼロもしくは非常に少ない状態において、突然、整流された電圧が平滑用キャパシタに印加されると、回路素子の定格電流を超える突入電流が発生し、平滑用キャパシタや、その他の回路素子の信頼性に影響を及ぼすおそれがある。

特許文献２、３には、平滑用キャパシタと直列にトランジスタを設け、そのオン抵抗を徐々に低下させることにより、突入電流を設ける技術が開示される。しかしながらトランジスタのオフ時の抵抗は無限大であるため、平滑用キャパシタの充電に長い時間がかかり、ＬＥＤが発光するまでの遅延が長くなるという問題がある。かかる問題は、ＬＥＤ以外の負荷を駆動する際にも生じうる。
特開２００４−２７３２６７号公報 特開２００６−３０１８０４号公報 特開２０００−１４１５２号公報

本発明はこうした状況に鑑みてなされたものであり、その目的のひとつは、負荷を短時間で動作状態に遷移させることができる突入電流防止回路の提供にある。

本発明のある態様は、駆動対象の負荷と並列に設けられ、一端に負荷と共通の駆動電圧を受ける平滑用キャパシタに対する突入電流を防止する突入電流防止回路に関する。この突入電流防止回路は、平滑用キャパシタの他端と、基準電圧端子の間に設けられた第１抵抗と、第１抵抗と並列に設けられた第１トランジスタと、第１トランジスタのバイアス電圧を平滑用キャパシタの両端間の電圧に応じて調節するバイアス回路と、を備える。

この態様によると、起動直後に第１トランジスタがオフであったとしても、第１抵抗の経路によって平滑用キャパシタを充電することができ、起動時間を短縮できる。また第１トランジスタと並列に第１抵抗を設けることにより、第１トランジスタ（ＦＥＴ：電界効果トランジスタ）に流れる電流が小さくなるため、第１トランジスタの消費電力を減らし、ひいては最大ドレイン損失Ｐ_Ｄの小さな、小型で、かつ／あるいは安価な素子を利用することができる。

バイアス回路は、第１抵抗に流れる電流と、第１トランジスタに流れる電流の和が実質的に一定となるように、バイアス電圧を調節してもよい。
この態様によると、平滑用キャパシタに対する充電電流を設計次第で一定に保つことができる。

バイアス回路は、平滑用キャパシタと並列な経路に直列に設けられた第２、第３抵抗と、その制御端子が、第２、第３抵抗の接続点の電位でバイアスされた第２トランジスタと、第２トランジスタに流れる第１電流に応じてバイアス電圧を発生するインピーダンス回路と、を含んでもよい。
この構成によれば、第１抵抗に流れる電流と、第１トランジスタに流れる電流の和を、好適に一定に保つことができる。

バイアス回路は、第２抵抗の両端間の電圧を所定値で固定する第１定電圧素子をさらに含んでもよい。第１定電圧素子はツェナーダイオードであってもよい。
この構成では、平滑用キャパシタの電圧が駆動電圧に近い状況において、平滑用キャパシタの電圧が一定値を超えた場合に、第２トランジスタに流れる電流、つまり第１トランジスタのバイアス電圧を一定に保つことができる。

インピーダンス回路は、第１電流の経路上であって、第１トランジスタの制御端子と基準電圧端子との間に直列に設けられた第４抵抗と第２定電圧素子とを含んでもよい。第２定電圧素子はツェナーダイオードであってもよい。
この構成では、第２定電圧素子を設けることにより、平滑用キャパシタの電圧が、駆動電圧より低い状況において、第１トランジスタのバイアス電圧を、最適な領域にシフトさせることができる。

本発明の別の態様は、発光装置である。この装置は、交流電圧を整流する整流ブリッジ回路と、整流ブリッジ回路の出力電圧を平滑化する平滑用キャパシタと、平滑用キャパシタと並列な経路上に、直列に接続された、複数の発光ダイオードを含む発光ダイオードアレイおよび定電流回路と、平滑用キャパシタに対する突入電流を防止する上述のいずれかの態様の突入電流防止回路と、を備える。

この態様によると、平滑用キャパシタへの充電電流を抑制できるとともに、電源の投入後、短時間で発光ダイオードを発光させることができる。

本発明のさらに別の態様は、照明装置である。この装置は、上述の発光装置を備える。照明器具は、ユーザは、自分がスイッチをオンしてから、照明が点灯するまでの期間をシビアに知覚するため、ＬＥＤを短時間で発光可能な発光装置のアプリケーションとして好適である。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、平滑用キャパシタに流れる突入電流を防止し、かつ短時間で負荷を動作状態に遷移させることができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る突入電流防止回路１００の構成を示す回路図である。図１には、突入電流防止回路１００とともに、負荷回路１０、平滑用キャパシタＣｓ、電源回路３０が示される。図１は、突入電流防止回路１００の好適なアプリケーションとして、照明装置２００に利用される状態を示している。ただし突入電流防止回路１００の用途はこれに限定されず、その他のさまざまなアプリケーションに利用可能である。

負荷回路１０は、ＬＥＤアレイ２および定電流回路６を含む。ＬＥＤアレイ２は、直列に接続された複数のＬＥＤ４を含む。定電流回路６は、ＬＥＤアレイ２に流れる電流を制御する。

電源回路３０は、電源スイッチ３２、交流電源３４、整流ブリッジ回路３６を含む。交流電源３４は５０Ｈｚもしくは６０Ｈｚの１００Ｖ商用交流電圧Ｖａｃを生成する。整流ブリッジ回路３６は、交流電圧Ｖａｃを全波整流する。電源スイッチ３２は、交流電源３４から整流ブリッジ回路３６に至る経路上に設けられており、ユーザによってオン、オフが制御される。

電源回路３０は、図１に図示する交流電圧を直流電圧に変換する回路（ＡＣ／ＤＣコンバータ）の他、入力された直流電圧を昇圧あるいは降圧し、安定化して出力するＤＣ／ＤＣコンバータなどであってもよい。

平滑用キャパシタＣｓは、負荷回路１０と並列に設けられ、その一端Ｐ１に負荷回路１０と共通の、整流ブリッジ回路３６の出力電圧（駆動電圧ともいう）Ｖｄｒｖを受け、これを平滑化する。平滑用キャパシタＣｓの容量値は、アプリケーションに応じて適宜選択すればよく、たとえば数μＦ〜数百μＦの電解コンデンサを用いることができる。そのほか、セラミックコンデンサなどを利用してもよい。

ある実施の形態においては、平滑用キャパシタＣｓは、電源回路３０の一部を構成してもよい。たとえば、電源回路３０がスイッチングレギュレータやチャージポンプ回路の場合、その出力キャパシタが平滑用キャパシタＣｓに相当する。

突入電流防止回路１００は、平滑用キャパシタＣｓに対する突入電流を防止する。突入電流防止回路１００は、第１抵抗Ｒ１、第１トランジスタＴＲ１、バイアス回路２０を備える。なお、図１には、各素子のパラメータの好適な値が示されるが、当業者は駆動される負荷の種類や特性に応じて、これらのパラメータの値を適宜変更できる。

第１抵抗Ｒ１は、平滑用キャパシタＣｓの他端Ｐ２と、基準電圧端子Ｐ３の間に設けられる。第１トランジスタＴＲ１は、第１抵抗Ｒ１と並列に設けられる。たとえば第１トランジスタＴＲ１はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ドレインが平滑用キャパシタＣｓの他端Ｐ２と接続され、ソースが基準電圧端子Ｐ３と接続される。

バイアス回路２０は、第１トランジスタＴＲ１のバイアス電圧（ゲート電圧）Ｖｂｉａｓを、負荷回路１０に供給される駆動電圧Ｖｄｒｖに応じて調節する。

バイアス回路２０は、平滑用キャパシタＣｓの充電プロセスにおいて、第１抵抗Ｒ１に流れる電流Ｉ_Ｒ１と、第１トランジスタＴＲ１に流れる電流Ｉ_ＴＲ１の和が一定となるように、バイアス電圧Ｖｂｉａｓを調節する。和を一定に保つために、バイアス回路２０は以下の構成を有する。

バイアス回路２０は、第２抵抗Ｒ２、第３抵抗Ｒ３、第２トランジスタＴＲ２、インピーダンス回路２２、第１定電圧素子ＺＤ１、第５抵抗Ｒ５を含む。定電圧素子としてはツェナーダイオードが好適に利用できる。第１定電圧素子ＺＤ１のツェナー電圧Ｖｚ１を３０Ｖとする。

第２抵抗Ｒ２および第３抵抗Ｒ３は、平滑用キャパシタＣｓと並列な経路に、直列に設けられる。第２トランジスタＴＲ２は、その制御端子が、第２抵抗Ｒ２、第３抵抗Ｒ３の接続点Ｐ４の電位でバイアスされる。たとえば第２トランジスタＴＲ２はＰＮＰ型のバイポーラトランジスタであり、その制御端子（ベース）には、接続点Ｐ４の電位Ｖ１が印加されている。第２トランジスタＴＲ２のベースエミッタ間電圧は、第２抵抗Ｒ２に生ずる電圧降下に応じて変化する。第５抵抗Ｒ５は、第２トランジスタＴＲ２のエミッタと平滑用キャパシタＣｓの一端Ｐ１の間に設けられ、第２トランジスタＴＲ２の動作状態（バイアス状態）を安定化させる。

第１定電圧素子ＺＤ１は、第２抵抗Ｒ２と並列に設けられており、第２抵抗Ｒ２の両端間の電圧、つまり第２トランジスタＴＲ２のベースエミッタ間電圧を、所定値で固定する定電圧回路として機能する。定電圧回路としてツェナーダイオード以外の素子を利用してもよい。

インピーダンス回路２２は、第２トランジスタＴＲ２に流れる第１電流Ｉ１に応じたバイアス電圧Ｖｂｉａｓを発生し、第１トランジスタＴＲ１の制御端子（ゲート）に供給する。インピーダンス回路２２は、有意なインピーダンスＺを有しており、第１トランジスタＴＲ１のゲートソース間に設けられる。インピーダンス回路２２に第１電流Ｉ１が流れると、その両端間には、
Ｖｂｉａｓ＝Ｉ１×Ｚ
の電圧降下が発生する。この電圧降下Ｖｂｉａｓがバイアス電圧として第１トランジスタＴＲ１に与えられる。

インピーダンス回路２２は、第４抵抗Ｒ４、第２定電圧素子ＺＤ２を含む。第４抵抗Ｒ４および第２定電圧素子ＺＤ２は、第１電流Ｉ１の経路上であって、第１トランジスタＴＲ１の制御端子（ゲート）と基準電圧端子Ｐ３との間に直列に設けられる。

図２は、ＦＥＴの電圧電流特性を示す図である。横軸はゲートソース間電圧Ｖｇｓを、縦軸はドレイン電流Ｉｄｓを示し、ドレインソース間電圧Ｖｄｓが１０Ｖの場合を想定している。第２定電圧素子ＺＤ２を設け、そのツェナー電圧Ｖｚを最適化することにより、ゲートソース間電圧Ｖｇｓの最適な範囲を利用することができる。

以上が突入電流防止回路１００の構成である。続いてその動作を説明する。図３（ａ）、（ｂ）は、図１の突入電流防止回路１００の始動時の電圧の変化を示す。図３（ａ）は、第１トランジスタＴＲ１のゲートに供給されるバイアス電圧Ｖｂｉａｓを、図３（ｂ）は第１抵抗Ｒ１の両端間の電圧Ｖ_Ｒ１を示す。

時刻ｔ０に電源スイッチ３２をオンした直後、平滑用キャパシタＣｓの電圧（キャパシタ電圧という）Ｖｃは０であり、第２抵抗Ｒ２の両端間の電圧Ｖ_Ｒ２も０である。したがって第２トランジスタＴＲ２に流れる電流Ｉ１も０であり、ゆえにバイアス電圧Ｖｂｉａｓは実質的に０であるから、第１トランジスタＴＲ１はオフ状態である。したがって、平滑用キャパシタＣｓは、第１抵抗Ｒ１を介して充電される。時間とともに平滑用キャパシタＣｓの充電が進むと、キャパシタ電圧Ｖｃは時間とともに上昇する。

キャパシタ電圧Ｖｃが１２５Ｖ以下のとき、第２抵抗Ｒ２の電圧Ｖ_Ｒ２は、第２抵抗Ｒ２と第３抵抗Ｒ３の分圧比で決定されるが、キャパシタ電圧Ｖｃが１２５Ｖ〜１５５Ｖの範囲では、第２抵抗Ｒ２の電圧Ｖ_Ｒ２は第１定電圧素子ＺＤ１のツェナー電圧Ｖｚ１（＝３０Ｖ）となる。

第２トランジスタＴＲ２のベースエミッタ間の順方向電圧をＶｂｅ（＝０．７Ｖ）とする。
Ｖ_Ｒ２＜Ｖｚ１の場合、第５抵抗Ｒ５の両端間の電圧Ｖ_Ｒ５は、
Ｖ_Ｒ５＝Ｖ_Ｒ２−Ｖｂｅ
となる。したがって、第１電流Ｉ１は、
Ｉ１＝Ｖ_Ｒ５／Ｒ５＝｛Ｖｃ×Ｒ２／（Ｒ２＋Ｒ３）−Ｖｂｅ｝／Ｒ５ …（１）
となる。Ｖｃに対して、Ｖｂｅは十分に小さく無視できるから、
Ｉ１≒Ｖｃ×Ｒ２／（Ｒ２＋Ｒ３）／Ｒ５ …（１’）
となり、第１電流Ｉ１は、キャパシタ電圧Ｖｃにほぼ比例する。

第１電流Ｉ１がわずかに流れると、第２定電圧素子ＺＤ２には、ツェナー電圧Ｖｚ（＝３．６Ｖ）の電圧降下が発生する。したがってバイアス電圧Ｖｂｉａｓは、
Ｖｂｉａｓ＝Ｖｚ＋Ｉ１×Ｒ４ …（２）
に従って変化する。

式（１）を式（２）に代入すると、キャパシタＶｃが増加するにしたがって、バイアス電圧Ｖｂｉａｓは、Ｖｚ＝３．６Ｖを初期値として、時間ともに増加していくことがわかる。

起動開始後、１５０ｍｓ経過した時刻ｔ１にキャパシタ電圧Ｖｃが１２５Ｖ〜１５５Ｖに達すると、第２抵抗Ｒ２の電圧降下Ｖ_Ｒ２は、３０Ｖになる。このとき、第１電流Ｉ１は、
Ｉ１＝｛３０−０．７｝（Ｖ）／０．３（ＭΩ）＝９８（μＡ）
となり、バイアス電圧Ｖｂｉａｓは、
Ｖｂｉａｓ＝９８（μＡ）×１９（ｋΩ）＋３．６（Ｖ）＝５．４６（Ｖ）
となり、第１トランジスタＴＲ１がフルオンする。時刻ｔ１以降、第１抵抗Ｒ１は第１トランジスタＴＲ１によってバイパスされ、第１抵抗Ｒ１に流れる電流は実質的に０（Ａ）となる。つまり、負荷回路１０に流れる負荷電流（駆動電流）は、第１抵抗Ｒ１に流れないため、無駄な消費電力が抑制される。

以上の突入電流防止回路１００は、以下の利点を有している。
第１抵抗Ｒ１の電圧降下Ｖ_Ｒ１は、
Ｖ_Ｒ１＝Ｖｄｒｖ−Ｖｃ
で与えられ、第１抵抗Ｒ１を介した平滑用キャパシタＣｓの充電電流Ｉ_Ｒ１は、
Ｉ_Ｒ１＝Ｖ_Ｒ１／Ｒ１
で与えられる。電源スイッチ３２をオンした直後、駆動電圧Ｖｄｒｖは最大で１４０Ｖとなり、時間の経過とともに平滑用キャパシタＣｓの充電が進みキャパシタ電圧Ｖｃが増加すると、それに反して充電電流Ｉ_Ｒ１は減少していく。

一方、第１トランジスタＴＲ１を介した平滑用キャパシタＣｓの充電電流Ｉ_ＴＲ１は、バイアス電圧Ｖｂｉａｓに応じて変化する。つまり、キャパシタ電圧Ｖｃの増加にともなって、充電電流Ｉ_ＴＲ１は増加していく。

図１の突入電流防止回路１００によれば、抵抗値やトランジスタの特性を最適化することにより、第１抵抗Ｒ１を介した充電電流Ｉ_Ｒ１と第１トランジスタＴＲ１を介した充電電流Ｉ_ＴＲ１の和（Ｉ_Ｒ１＋Ｉ_ＴＲ１）をほぼ一定に保つことができる。平滑用キャパシタＣｓに対する充電電流（Ｉ_Ｒ１＋Ｉ_ＴＲ１）を一定に保つことにより、突入電流を防止することができるとともに、平滑用キャパシタＣｓの充電速度を一定に保つことができる。従来の特許文献２に記載の技術を利用すると、充電開始直後において充電電流は小さく、その後時間とともに増加する。したがって平滑用キャパシタＣｓを充電するのに長時間を有し、電源を投入してからＬＥＤアレイ２が発光するまでの待機時間が長くなる。これに対して、充電速度を一定に保つことにより、待機時間を短縮することができる。具体的には点灯開始時間は１５０ｍｓまで短縮できる。

また、従来の特許文献２に記載の技術を利用した場合、平滑用キャパシタＣｓの充電電流が第１トランジスタＴＲ１に相当するトランジスタ素子のみに流れるため、充電時のトランジスタ素子の消費電力が高くなる。これに対して、図１の突入電流防止回路１００によれば、充電電流が第１トランジスタＴＲ１と第１抵抗Ｒ１の２系統に流れるため、第１トランジスタＴＲ１の消費電力を低減することができる。これは最大ドレイン損失Ｐ_Ｄが小さな、したがって安価な素子を利用できることを意味し、素子選択の自由が広がるとともに、低コスト化という商業的に重要なファクタにおいて大いにメリットとなる。

また、従来の特許文献２に記載の技術を利用した場合、負荷回路のインピーダンスによって時定数が変化するため、最適設計が困難である。具体的には、電源スイッチ３２のオン、オフを高速に切り換えた場合（幼少児がいたずらする場合も想定される）、ＦＥＴに流れる電流が大きくなって破壊するおそれがあるところ、図１の突入電流防止回路１００では、第１トランジスタＴＲ１に流れる電流Ｉ_ＴＲ１がキャパシタ電圧Ｖｃに応じて決まるため、第１トランジスタＴＲ１の耐性を各段に高めることができる。

また、突入電流防止回路１００自体の消費電力が従来に比べて小さいという利点がある。その結果、各回路素子の最大定格値を低く抑えることができる。つまり突入電流防止回路１００をディスクリート素子で構成する場合には安価な素子を利用でき、また半導体基板に集積化する場合には回路面積を小さくできるというメリットがある。

商用交流電圧Ｖａｃは、１００Ｖを定格とし±１０％で変動する。したがって、駆動電圧Ｖｄｒｖは、１４０Ｖを定格として１２５〜１５５Ｖの範囲で変動することが想定される。図１の突入電流防止回路１００では、第１定電圧素子ＺＤ１を設けたことにより、駆動電圧Ｖｄｒｖが定格値から逸脱しても、第１電流Ｉ１が一定に保たれるため、バイアス電圧Ｖｂｉａｓを安定化することができ、商用交流電圧Ｖａｃの変動にともなって充電電流Ｉ_ＴＲ１が変動するのを防止できる。

実施の形態に係る突入電流防止回路の構成を示す回路図である。 ＦＥＴの電圧電流特性を示す図である。 図３（ａ）、（ｂ）は、図１の突入電流防止回路の動作を示すタイムチャートである。

符号の説明

１００…突入電流防止回路、Ｃｓ…平滑用キャパシタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、ＺＤ１…第１定電圧素子、ＺＤ２…第２定電圧素子、ＴＲ１…第１トランジスタ、ＴＲ２…第２トランジスタ、２０…バイアス回路、２２…インピーダンス回路、３０…電源回路、３２…電源スイッチ、３４…交流電源、３６…整流回路、２…ＬＥＤアレイ、４…ＬＥＤ、６…定電流回路、１０…負荷回路。

Claims (7)

1. 駆動対象の負荷と並列に設けられ、一端に前記負荷と共通の駆動電圧を受ける平滑用キャパシタに対する突入電流を防止する突入電流防止回路であって、
   前記平滑用キャパシタの他端と、基準電圧端子の間に設けられた第１抵抗と、
   前記第１抵抗と並列に設けられた第１トランジスタと、
   前記第１トランジスタのバイアス電圧を前記平滑用キャパシタの両端間の電圧に応じて調節するバイアス回路と、
   を備えることを特徴とする突入電流防止回路。
2. 前記バイアス回路は、前記第１抵抗に流れる電流と、前記第１トランジスタに流れる電流の和が実質的に一定となるように、前記バイアス電圧を調節することを特徴とする請求項１に記載の突入電流防止回路。
3. 前記バイアス回路は、
   前記平滑用キャパシタと並列な経路に直列に設けられた第２、第３抵抗と、
   その制御端子が、前記第２、第３抵抗の接続点の電位でバイアスされた第２トランジスタと、
   前記第２トランジスタに流れる第１電流に応じて前記バイアス電圧を発生するインピーダンス回路と、
   を含むことを特徴とする請求項１に記載の突入電流防止回路。
4. 前記バイアス回路は、前記第２抵抗の両端間の電圧を所定値で固定する第１定電圧素子をさらに含むことを特徴とする請求項３に記載の突入電流防止回路。
5. 前記インピーダンス回路は、
   前記第１電流の経路上であって、前記第１トランジスタの制御端子と前記基準電圧端子との間に直列に設けられた第４抵抗と第２定電圧素子とを含むことを特徴とする請求項３に記載の突入電流防止回路。
6. 交流電圧を整流する整流ブリッジ回路と、
   前記整流ブリッジ回路の出力電圧を平滑化する平滑用キャパシタと、
   前記平滑用キャパシタと並列な経路上に、直列に接続された、複数の発光ダイオードを含む発光ダイオードアレイおよび定電流回路と、
   前記平滑用キャパシタに対する突入電流を防止する請求項１から５のいずれかに記載の突入電流防止回路と、
   を備えることを特徴とする発光装置。
7. 請求項６に記載の発光装置を備えることを特徴とする照明装置。

Images