JP2014197656A - Ｌｅｄ駆動回路 - Google Patents

Abstract

【課題】商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路では、回路電流に応じて動作状況を変えるバイパス回路及び電流制限回路を備えることがある。このときそれぞれの回路が有する電流検出抵抗による電力損失と、それに伴う発光量の減衰が無視できなくなったので、これらを改善できるＬＥＤ駆動回路を提供する。【解決手段】電流検出用の抵抗１８の両端の電圧及びこれを分圧した電圧でバイパス回路及び電流制限回路であるディプレッション型のＦＥＴ１５，１６をフィードバック制御する。このとき分圧回路１０ａに含まれる抵抗１７，１８は高抵抗でよい。ＬＥＤ駆動回路１０は、電流検出用抵抗を一つにまで減らせるため、発光量の増加とともに電流検出抵抗による電力損失を削減できる。【選択図】図１

Description

本発明は、商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路に関する。

商用交流電源を全波整流して得られた全波整流波形を複数のＬＥＤが直列接続したＬＥＤ列に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。単純に全波整流波形をＬＥＤ列に印加すると、全波整流波形の電圧がＬＥＤ列の閾値電圧より低い位相ではＬＥＤが点灯せず、暗くフリッカの目立つものになってしまう。この対策として全波整流波形の電圧に応じてＬＥＤ列に含まれるＬＥＤの点灯個数を変化させる駆動方式が提案されている。

例えば、特許文献１の図２６には、商用交流電源とブリッジ整流器２６０５とＬＥＤ群１，２，３からなるＬＥＤ列と、ＦＥＴＱ１と、バイポーラトランジスタＱ２及び抵抗Ｒ２，Ｒ３からなるバイパス回路と、電流制限抵抗Ｒ１とを備えたＬＥＤ駆動回路２６００が示されている。このＬＥＤ駆動回路２６００に対し、同等の機能を維持しながら、部品点数の削減と、動作の安定化を図るためには、バイパス回路をディプレッション型ＦＥＴと抵抗で構成し、さらに電流制限抵抗Ｒ１を定電流回路で置き換えると良い。

その回路を図８に示す。図８は従来例として示すＬＥＤ駆動回路８０の回路図である。図８においてＬＥＤ駆動回路８０は、ブリッジ整流器８１、部分ＬＥＤ列８３，８４、バイパス回路８０１、定電流回路８０２からなっている。なお、ＬＥＤ駆動回路８０に含まれるＬＥＤ列は、部分ＬＥＤ列８３と部分ＬＥＤ列８４が直列接続したものである。また、説明の便宜のため商用交流電源８２を書き加えている。

ブリッジ整流器８１は４個のダイオード８１ａからなり、その入力端子に商用交流電源８２が接続している。またブリッジ整流器８１は端子Ｅから全波整流波形が出力され、端子Ｆに電流が戻ってくる。部分ＬＥＤ列８３では複数のＬＥＤ８３ａが直列接続しており、同様に部分ＬＥＤ列８４でも複数のＬＥＤ８４ａが直列接続している。部分ＬＥＤ列８３のアノードが端子Ｅに接続し、部分ＬＥＤ列８３のカソードが部分ＬＥＤ列８４のアノードと接続している。

バイパス回路８０１はディプレッション型のＦＥＴ８５と抵抗８７からなり、ＦＥＴ８５のドレインが部分ＬＥＤ列８３と部分ＬＥＤ列８４の接続部に接続している。ＦＥＴ８５のソースは抵抗８７の右端子と接続し、ゲートは抵抗８７の左端子と端子Ｆに接続している。定電流回路８０２もディプレッション型のＦＥＴ８６と抵抗８８からなり、ＦＥＴ８６のドレインが部分ＬＥＤ列８４のカソードに接続している。ＦＥＴ８６のソースは抵抗８８の右端子と接続し、ゲートは抵抗８８の左端子とＦＥＴ８５のソースに接続している。

全波整流波形の電圧が部分ＬＥＤ列８３の閾値電圧以下となっている期間では電流Ｉは流れない。全波整流波形の電圧が、部分ＬＥＤ列８３の閾値電圧を越え、且つ部分ＬＥＤ列８３の閾値電圧と部分ＬＥＤ列８４の閾値電圧の合算値に満たない期間では、部分ＬＥＤ列８３からバイパス回路８０１を経由して電流Ｉが流れる。このときＦＥＴ８５は、抵抗８７からのフィードバックにより定電流動作する（以下第１の定電流動作状態と呼ぶ）。さらに全波整流波形の電圧が上昇し、部分ＬＥＤ列８３の閾値電圧と部分ＬＥＤ列８４の閾値電圧の合算値を越えると、部分ＬＥＤ列８４にも電流が流れるようになる。このと
きＦＥＴ８５は抵抗８７の電圧降下が大きくなるのでカットオフし、ＦＥＴ８６が抵抗８８からのフィードバックにより定電流動作する（以下第２の定電流動作状態と呼ぶ）。

以上のようにＬＥＤ駆動回路８０は、全波整流波形の電圧に応じて、ＬＥＤ８３ａ，８４ａが全く点灯しない期間、部分ＬＥＤ列８３のみが点灯する期間、部分ＬＥＤ列８３と部分ＬＥＤ列８４が点灯する期間を備えることになる。

特表２０１３−５０２０８１号公報 （図２６）

図８に示したＬＥＤ駆動回路８０は、前述の第１の定電流動作状態から第２の定電流動作状態に移行する期間（電圧範囲）が存在する。この移行期間では、定電流回路８０２に含まれる電流検出用の抵抗８８の電圧降下が原因となり、徐々に電流が増加する。この結果、移行期間ではＬＥＤ列に十分に電流が流せないため発光量が不足し、さらに抵抗８８による発熱により投入電力に対する発光量の割合（以下電力利用効率と呼ぶ）が低下する。

そこで本発明は、上記課題に鑑みて為されたものであり、発光量の不足と電力利用効率を改善できるＬＥＤ駆動回路を提供することを目的とする。

本発明のＬＥＤ駆動回路は、商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路において、
複数の前記ＬＥＤが直列接続したＬＥＤ列と、
前記ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、
前記ＬＥＤ列の中間接続部に接続するバイパス回路と、
前記ＬＥＤ列の端部に接続する電流制限回路と
を備え、
前記バイパス回路及び前記電流制限回路が電流制限素子を含み、
少なくとも１つの前記電流制限素子が前記電流検出抵抗の両端間の電圧を分圧して得た電圧により制御されることを特徴とする。

本発明のＬＥＤ駆動回路は、商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路において、
複数の前記ＬＥＤが直列接続したＬＥＤ列と、
前記ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、
前記ＬＥＤ列の複数の中間接続部にそれぞれ接続する複数のバイパス回路と
を備え、
前記バイパス回路が電流制限素子を含み、
少なくとも１つの前記電流制限素子が前記電流検出抵抗の両端間の電圧を分圧して得た電圧により制御されることを特徴とする。

ＬＥＤは閾値電圧を持つので、閾値電圧以下の電流を印加してもＬＥＤには電流が流れず点灯しない。同様にＬＥＤが直列接続したＬＥＤ列もＬＥＤの直列段数に応じた閾値電圧を有する。商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化する本発明のＬＥＤ駆動回路は、商用交流電源の電圧がＬＥＤ列の閾値電圧以下であっても、ＬＥＤ列の入力端から最初の中間接続部までの直列段数によって決まる閾値電圧を越えていれば、バ
イパス回路を通じて電流を流し、ＬＥＤ列の一部分に含まれるＬＥＤを点灯することができる。商用交流電源の電圧がＬＥＤ列の入力端から次の中間接続部又はＬＥＤ列の終端までの直列段数で決まる閾値電圧を越えると、最初の中間接続部に接続するバイパス回路は、バイパス回路に含まれる電流制限素子によりカットオフする。この電流制限素子は、ＬＥＤ列に流れる電流を検出するために備えられた電流検出抵抗の両端間の電圧又は前記両端の間の電圧を分圧して得た電圧によりカットオフ制御される。同時に後段のバイパス回路又は電流制限回路は、電流検出抵抗の両端間の電圧又は前記両端の間の電圧を分圧して得た電圧によりフィードバック制御される。

なおＬＥＤ列に中間接続部が複数存在する場合、全波整流波形の電圧が上昇するときは、順次ＬＥＤの後段の中間接続部が最初の中間接続部として選択され同様の制御が繰り返される。また全波整流波形の電圧が下降するときは逆の過程を辿る。

前記電流制限素子がディプレッション型ＦＥＴであっても良い。

前記バイパス回路又は前記電流制限回路が電圧変換回路を含んでいても良い。

少なくとも１つの前記電圧変換回路に前記電流検出抵抗の両端間の電圧を分圧して得た電圧が入力し、その電圧を前記電圧変換回路が電圧変換して電流制限素子を制御しても良い。

前記電圧変換回路がバイポーラトランジスタを含み、少なくとも１つの前記バイポーラトランジスタのエミッタに前記電流検出抵抗の両端間の電圧を分圧して得た電圧が入力しても良い。

前記電流制限素子がエンハンスメント型ＦＥＴであっても良い。

複数の前記電流制限素子と分圧回路が集積化した集積回路を備え、前記分圧回路が前記電流検出抵抗の両端間電圧を分圧しても良い。

前記分圧回路と前記電流検出抵抗が一体化していても良い。

前記集積回路を複数備えていても良い。

以上のように本発明のＬＥＤ駆動回路は、ＬＥＤ列の中間接続部に接続するバイパス回路と端部に接続する電流制限回路を備えているか、又は複数のバイパス回路を備えている。各バイパス回路又は電流制限回路はそれぞれ電流制限素子を含み、各電流制限素子は電流検出抵抗の両端の電圧又はその分圧電圧で制御される。すなわち本発明のＬＥＤ駆動回路は実質的に一個の電流検出抵抗で各バイパス回路又は電流制限回路を制御できるので、従来のＬＥＤ駆動回路がバイパス回路又は電流制限回路毎に備えていた電流検出抵抗を不用とした。この結果、バイパス回路又は電流制限回路が定電流動作を開始するまでの移行期間において、回路電流が増加することにより発光量の不足が改善し、各回路ごとの電流検出抵抗による電力損失が無くなることにより電力利用効率が改善する。

本発明の第１実施形態におけるＬＥＤ駆動回路の回路図。 図１に示した回路の電圧と電流の関係を示すグラフ。 本発明の第２実施形態におけるＬＥＤ駆動回路の回路図。 本発明の第３実施形態におけるＬＥＤ駆動回路の回路図。 本発明の第４実施形態におけるＬＥＤ駆動回路の回路図。 本発明の第５実施形態におけるＬＥＤ駆動回路の回路図。 本発明の第６実施形態におけるＬＥＤ駆動回路の回路図。 従来例として示したＬＥＤ駆動回路の回路図。 本発明の第７実施形態におけるＬＥＤ駆動回路の回路図。 本発明の第８実施形態におけるＬＥＤ駆動回路の回路図。

以下、添付図１〜７により本発明の好適な実施形態について詳細に説明する。なお特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。

（第１実施形態）
図１と図２により本発明の第１実施形態を説明する。先ず図１により本実施形態のＬＥＤ駆動回路１０を説明する。図１はＬＥＤ駆動回路１０の回路図である。図１においてＬＥＤ駆動回路１０は、ブリッジ整流器１１、部分ＬＥＤ列１３，１４、バイパス回路であって電流制限素子でもあるＦＥＴ１５、電流制限回路であって電流制限素子でもあるＦＥＴ１６、分圧回路１０ａ、電流検出用の抵抗１９からなる。なお、ＬＥＤ駆動回路１０に含まれるＬＥＤ列は、部分ＬＥＤ列１３と部分ＬＥＤ列１４が直列接続したものである。また、説明の便宜のため商用交流電源１２を書き加えている（以下同様）。

図１において、商用交流電源１２はブリッジ整流器１１の入力端子に接続している。ブリッジ整流器１１は、４個のダイオード１１ａからなり、端子Ａから全波整流波形を出力し、端子Ｂに電流Ｉを戻す。部分ＬＥＤ列１３，１４はそれぞれ複数のＬＥＤ１３ａ，１４ａが直列接続したもので、部分ＬＥＤ列１３のアノードがブリッジ整流器１１の端子Ａと接続し、部分ＬＥＤ列１３のカソードが部分ＬＥＤ列１４のアノードと接続している。なおＬＥＤ１３ａ，１４ａの順方向電圧は３Ｖ程度なので、商用交流電源１２の実効値が２３０Ｖであるとき、ＬＥＤ列の内部ではＬＥＤ１３ａ，１４ａが合計で８０段程度直列接続していることになる。

バイパス回路はディプレッション型のＦＥＴ１５（電流制限素子）からなり、電流制限回路はディプレッション型のＦＥＴ１６（電流制限制限素子）からなる。ＦＥＴ１５は、ドレインが部分ＬＥＤ列１３と部分ＬＥＤ列１４の接続部（中間接続部）に接続し、ソースが抵抗１７，１９の右端子と接続し、ゲートが抵抗１８，１９の左端子と端子Ｂに接続している。ＦＥＴ１６は、ドレインが部分ＬＥＤ列１４のカソード（ＬＥＤ列の終端）に接続し、ソースがＦＥＴ１５のソースと接続し、ゲートが抵抗１７と抵抗１８の接続部と接続している。

抵抗１９は電流検出抵抗であり、数十Ω程度である。抵抗１７と抵抗１８は直列接続し、この直列抵抗が抵抗１８と並列接続している。また抵抗１７と抵抗１８はそれぞれ高抵抗（例えば数十ｋΩ〜数１００ｋΩ）であり、抵抗１８の両端の電圧を分圧する分圧回路１０ａを構成する。

次に図２によりＬＥＤ駆動回路１０の動作を説明する。図２はＬＥＤ駆動回路１０における電圧と電流の関係を示すグラフである。なお図２の説明に際し、図１に示される素子等を指示なく参照する。図２（ａ）は全波整流波形の一周期分を示し、縦軸Ｖが端子Ｂを基準としたときの端子Ａの電圧であり、横軸ｔが時間である。図２（ｂ）は、縦軸ＩがＬＥＤ駆動回路１０に流れる電流Ｉを示し、横軸が時間である。なお図２（ａ）と図２（ｂ）の横軸ｔ（時間軸）は一致している。また図２（ｂ）のなかで点線で示した曲線は、図８で示した従来のＬＥＤ駆動回路８０の電流Ｉのうち、本実施形態のＬＥＤ駆動回路１０の電流Ｉと異なる部分を示している。

図２（ｂ）において、図２（ａ）に示す全波整流波形の電圧が部分ＬＥＤ列１３の閾値電圧以下の期間ｔ１では電流Ｉは０である。全波整流波形の電圧が、部分ＬＥＤ列１３の閾値電圧を越え、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間ｔ２では、部分ＬＥＤ列１３からＦＥＴ１５を経由して電流Ｉ１が流れる。このときＦＥＴ１５は抵抗１９の電圧降下がフィードバックし定電流動作する（第１の定電流動作状態）。さらに全波整流波形の電圧が上昇し、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値を越える期間ｔ３になると、部分ＬＥＤ列１４に電流が流れる。このときＦＥＴ１５は抵抗１９の電圧降下が大きくなるのでカットオフし、ＦＥＴ１６は抵抗１７と抵抗１８から生成される分圧電圧がフィードバックし定電流動作する（第２の定電流動作状態）。なお全波整流波形の電圧が下降する期間は、全波整流波形の電圧が上昇する期間の逆の過程を辿る。

第１の定電流動作状態から第２の定電流動作状態に移行する期間（以下移行期間と呼ぶ）では、電流Ｉが全波整流波形とともに増加する。図中、点線示した従来のＬＥＤ駆動回路８０（図８参照）では、ＦＥＴ８６のソースからＦＥＴ８５のソースに至る経路中に抵抗８８が存在していたため、移行期間が長くなっていた。一方、本実施形態のＬＥＤ駆動回路１０では、ＦＥＴ１６のソースからＦＥＴ１５のソースに至る経路に抵抗が存在しないため、移行期間が短く、電流Ｉが速やかに立ち上がる。この結果、従来の駆動回路８０に対し移行期間における電流増により発光量の不足が改善する。またＬＥＤ駆動回路１０では、従来のＬＥＤ駆動回路８０で存在していた抵抗による発熱がなくなり、移行期間において従来ここで消費されていたエネルギーが発光に回るため電力利用効率が改善する。

なおＬＥＤ駆動回路１０に含まれる抵抗１９とＬＥＤ駆動回路８０に含まれる抵抗８７は同じ値になる。また、前述のようにＬＥＤ駆動回路１０では、商用交流電源１２の電圧が部分ＬＥＤ列１３の閾値電圧を越え、且つ部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間ｔ２において、部分ＬＥＤ列１４には電流が流れない。このとき抵抗１７と抵抗１８により得た分圧電圧では電流制限素子であるＦＥＴ１６は、オフ状態若しくはオン状態又はフィードバックによる安定した状態のいずれの状態にもなっていない。しかしながら部分ＬＥＤ列１４には電流が流れないのでＦＥＴ１６がどのような状態になっていても問題は生じない。

（第２実施形態）
図１に示したＬＥＤ駆動回路１０は、電流検出用の抵抗１９と分圧用の抵抗１７，１８を備えていた。しかしながら電流検出用の抵抗と分圧用の抵抗を兼用しても良い。そこで図３により第２実施形態として電流検出用の抵抗と分圧用の抵抗を兼用したＬＥＤ駆動回路３０を説明する。

図３はＬＥＤ駆動回路３０の回路図である。ＬＥＤ駆動回路３０と図１で示したＬＥＤ駆動回路１０との違いは、図３において分圧回路３３が電流検出回路を兼ねていることだけである。すなわちＬＥＤ駆動回路１０に含まれる電流検出用の抵抗１９の抵抗値と、ＬＥＤ駆動回路３０に含まれる抵抗３１と抵抗３２の合成抵抗値は等しく、ＬＥＤ駆動回路１０に含まれる抵抗１７，１８の抵抗値の比と、ＬＥＤ駆動回路３０に含まれる抵抗３１と抵抗３２の抵抗値の比は等しい。この結果、ＬＥＤ駆動回路３０は、全波整流波形と回路に流れる電流の関係が図２で示したＬＥＤ駆動回路１０の関係と等しくなり、ＬＥＤ駆動回路１０と同様に発光量が増加し、消費電力についてもＬＥＤ駆動回路１０と等しくなる。

（第３実施形態）
図１に示したＬＥＤ駆動回路１０はＬＥＤ列に含まれる部分ＬＥＤ列１３，１４が２個
であった。しかしながらＬＥＤ列に含まれる部分ＬＥＤ列の個数は２個に限られない。そこで図４により第３実施形態として４個の部分ＬＥＤ列４１，４２，４３，４４を備えるＬＥＤ駆動回路４０を説明する。図４はＬＥＤ駆動回路４０の回路図である。

図４においてＬＥＤ駆動回路４０は、ブリッジ整流器１１、部分ＬＥＤ列４１，４２，４３，４４、バイパス回路であって電流制限素子でもあるＦＥＴ４５，４６，４７、電流制限回路であって電流制限素子でもあるＦＥＴ４８、分圧回路４００、電流検出用の抵抗４０５からなる。なお、ＬＥＤ駆動回路４０に含まれるＬＥＤ列は、部分ＬＥＤ列４１，４２，４３，４４が直列接続したものである。また、説明の便宜のため商用交流電源１２を書き加えている。

図４において、商用交流電源１２とブリッジ整流器１１については図１に示したＬＥＤ駆動回路１０と等しい。部分ＬＥＤ列４１，４２，４３，４４は、複数のＬＥＤ４１ａ，４２ａ，４３ａ，４４ａが直列接続したものである。さらに各部分ＬＥＤ列４１〜４４も直列接続している。部分ＬＥＤ列４１のアノードはブリッジ整流器１１の端子Ａと接続し、部分ＬＥＤ列４１，４２，４３，４４同士の接続部（中間接続部）及び部分ＬＥＤ列４４のカソード（ＬＥＤ列の終端）が、それぞれＦＥＴ４５，４６，４７，４８のドレインに接続している。なおＬＥＤ４１ａ，４２ａ，４３ａ，４４ａの順方向電圧が３Ｖ程度なので、商用交流電源１２の実効値が２３０Ｖであるとき、ＬＥＤ列の内部ではＬＥＤ４１ａ，４２ａ，４３ａ，４４ａが合計で８０段程度直列接続していることになる。

バイパス回路はディプレッション型のＦＥＴ４５，４６，４７（電流制限素子）からなり３個存在する。同様に電流制限回路もディプレッション型のＦＥＴ４８（電流制限制限素子）からなる。各ＦＥＴ４５，４６，４７，４８のソースは相互に接続し、さらに抵抗４０５，４０４の右端子と接続している。ＦＥＴ４５、ＦＥＴ４６、ＦＥＴ４７、ＦＥＴ４８のゲートは、それぞれ、抵抗４０１の左端子、抵抗４０１と抵抗４０２の接続部、抵抗４０２と抵抗４０３の接続部、抵抗４０３と抵抗４０４の接続部、に接続している。

抵抗４０５は電流検出抵抗であり、数Ω〜数十Ω程度である。抵抗４０１〜４０５は直列接続し、この直列抵抗が抵抗４０５と並列接続している。また抵抗４０１〜４０５はそれぞれ高抵抗（例えば数１００Ω〜数１００ｋΩ）であり、抵抗４０５の両端の電圧を分圧する分圧回路４００を構成する。

ＬＥＤ駆動回路４０も、図１，３に示したＬＥＤ駆動回路１０，３０と同様に、電流検出用に挿入した抵抗４０５の両端の電圧及びその分圧電圧でバイパス回路及び電流制限回路に含まれるＦＥＴ４５〜４８を制御しているので、発光量を増加させながら、電流検出抵抗による電力損失を最小限にしている。なお、ＬＥＤ列内に含まれる部分ＬＥＤ列の数を増すと、図２（ｂ）において示した不灯期間である期間ｔ１が短くなる。さらに電流が変化する段数も増加し電流波形が正弦波に近づくので、力率や歪率、フリッカが改善する。また電流制限回路は全波整流波形の電圧に対しオフ状態にする必要が無いので、ＦＥＴ４８の代わりに定電流ダイオードや他の構成の定電流回路を使用しても良い。また電流制限回路の代わりに電流制限抵抗を用いることもできる。また図３で示した分圧回路３３のように、電流検出用の抵抗４０５を分割し分圧回路と兼用させても良い。このとき分圧回路４００を不要にできる。

（第４実施形態）
図１，３，４に示したＬＥＤ駆動回路１０，３０，４０は、バイパス回路や電流制限回路に含まれる電流制限素子としてディプレッション型のＦＥＴを使用してきた。しかしながら電流制限素子はディプレッション型のＦＥＴには限られず、エンハンスメント型のＦＥＴやバイポーラトランジスタであっても良い。そこで図５により第４実施形態として電
流制限素子としてエンハンスメント型のＦＥＴを使用するＬＥＤ駆動回路５０を説明する。

図５はＬＥＤ駆動回路５０の回路図である。ＬＥＤ駆動回路５０と図１で示したＬＥＤ駆動回路１０との違いは、図５においてバイパス回路が電圧変換回路５１とエンハンスメント型のＦＥＴ５２から構成され、同様に電流制限回路が電圧変換回路５３とエンハンスメント型のＦＥＴ５４から構成されていることだけである。

電圧変換回路５１には分圧回路１０ａの左端子の電圧が入力し、電圧変換回路５３には分圧回路１０ａの分圧電圧が入力する。その他、電圧変換回路５１，５３には、図示していない電源等が入力する。電圧変換回路５１，５３には、定電圧発生回路と加算回路が含まれ、必要に応じて安定した直流電源を得るための平滑回路や電圧降下回路等が設けられる。

エンハンスメント型のＦＥＴ５２，５４は電流が流れ出すゲート−ソース間電圧（ＦＥＴの閾値電圧）が、負の閾値電圧を持つディプレッション型のＦＥＴ１５，１６（図１参照）と異なり正の値になる。そこで電圧変換回路５１，５３に内蔵された定電圧発生回路から得られる電圧と分圧電圧を加算（又は減算）し、この電圧でＦＥＴ５２，５４に流れる電流を制御する。すなわち図１のバイパス回路（ＦＥＴ１５）や電流制限回路（ＦＥＴ１６）と同様に、ＦＥＴ５２，５４のネガティブフィードバック制御、及びＦＥＴ５２のカットオフ制御を行う。

ＬＥＤ駆動回路５０も、図１，３，４に示したＬＥＤ駆動回路１０，３０，４０と同様に、電流検出用に挿入した抵抗１９の両端の電圧及びその分圧電圧でバイパス回路及び電流制限回路に含まれるＦＥＴ５２，５４を制御しているので、発光量を増加させながら、電流検出抵抗による電力損失を最小限にしている。

（第５実施形態）
図５に示したＬＥＤ駆動回路５０には、電圧変換回路５１に定電圧発生回路と加算回路が含まれていた。しかしながらバイポーラトランジスタを使うと電圧変換回路を簡単に構成できる。そこで図６により第５実施形態として、バイパス回路及び電流制限回路にバイポーラトランジスタ（以下トランジスタと呼ぶ）を含み、電流制限素子としてエンハンスメント型のＦＥＴを使用するＬＥＤ駆動回路６０を説明する。

図６はＬＥＤ駆動回路６０の回路図である。ＬＥＤ駆動回路６０と図５で示したＬＥＤ駆動回路５０との主な違いは、図５の電圧変換回路５１，５３が図６において抵抗６１，６４とトランジスタ６３，６６からなる回路に置き換わったことである。前述したように図５のＬＥＤ駆動回路５０に含まれていた電圧変換回路５１，５３は定電圧発生回路と加算回路を含むものとしていたが、図６のＬＥＤ駆動回路６０では定電圧発生回路の代わりにトランジスタ６３，６６のベース−エミッタ間電圧（０．６Ｖ）を利用し、エミッタがこのベース−エミッタ電圧と分圧回路６０１から得られる電圧を加算するように作用し、コレクターにその反転出力が現れる。この反転出力がＦＥＴ５２，５４をネガティブフィードバック制御（ＦＥＴ５２においてはカットオフ制御も含む）する。

ＬＥＤ駆動回路６０ではエミッタに電流が流れるため、図１に示したＬＥＤ駆動回路１０の抵抗１７，１８に比べ、分圧回路６０１に含まれる抵抗６７，６８を小さな値（例えば数ｋΩ）にする。なお電流検出用の抵抗６９は、数十Ω程度なので、分圧回路６０１から受ける電流Ｉへの影響は小さい。すなわちＬＥＤ駆動回路６０も、図１，３，４，５に示したＬＥＤ駆動回路１０，３０，４０，５０と同様に、電流検出用に挿入した抵抗６９の両端の電圧及びその分圧電圧でバイパス回路及び電流制限回路に含まれるＦＥＴ５２，
５４を制御しているので、電流検出抵抗による電力損失を最小限にしている。

（第６実施形態）
図１，３，４，５，６に示したＬＥＤ駆動回路１０，３０，４０，５０，６０は、制御用に分圧回路１０ａ，３３，４００，６０１の低電圧側の端子（図中の左端子）の電圧を使っていた。例えばＬＥＤ駆動回路１０では、全波整流波形の高電圧期間（図２（ｂ）の期間ｔ３）おいて、電流検出抵抗（抵抗１９）が大きな電圧降下を起こすので、ＦＥＴ１５のソース電圧に対しゲート電圧が大きく低下することを利用して、ＦＥＴ１５をカットオフさせていた。すなわちソース電圧を基準にＦＥＴ１５のカットオフ制御（図２に示す期間ｔ２ではフィードバック制御）を行っていた。しかしながら、端子Ｂの電圧を基準としてフィードバック制御及びカットオフ制御を行っても良い。つまりブリッジ整流器から見て先頭のバイパス回路を分圧回路の高電圧側の端子電圧で制御しても良い。そこで図７により第６実施形態として、制御用に分圧回路の高電圧側の端子電圧を使ったＬＥＤ駆動回路７０を説明する。

図７はＬＥＤ駆動回路７０の回路図である。ＬＥＤ駆動回路７０と図１で示したＬＥＤ駆動回路１０との違いは、図１のＦＥＴ１５からなるバイパス回路が図７においてバイパス回路７１に置き換わり、図１のＦＥＴ１６からなる電流制限回路１６が図７において電流制限回路７２に置き換わり、図７においてバイパス回路７１の制御用の電圧が分圧回路１０ａの高電圧側の端子電圧となっていることである。なお図示していないが、バイパス回路７１及び電流制限回路７２には電源が入力する。

バイパス回路７１及び電流制限回路７２は定電圧発生回路や電圧比較器を備えている。全波整流波形の電圧が部分ＬＥＤ列１３の閾値電圧を越え、部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値に満たない期間（図２（ｂ）の期間ｔ２）では部分ＬＥＤ列１３からバイパス回路７１を経て電流Ｉが流れる。このときバイパス回路７１は電流検出用の抵抗１９の高電圧側の電圧がフィードバックし定電流動作する。なお電流制限回路７２にフィードバックする分圧電圧は、バイパス回路７１にフィードバックする電圧より低いので、所望の動作を発揮できない場合（フィードバックが不十分で不安定な状態）があるが、部分ＬＥＤ列１４に電流が流れないので問題は生じない。なおＬＥＤ駆動回路７０では、図１に示したＬＥＤ駆動回路１０等がソース電圧を基準にフィードバック制御していたのに対し、端子Ｂの電圧を基準にフィードバック制御している。なおバイパス回路７１では、内蔵する定電圧発生回路や電圧比較器が端子Ｂを基準とする図示していない直流電源で動作しており、バイパス回路７１にフィードバックされる電圧がバイパス回路７１の電流流出側の電圧と同電圧となっていても、電流Ｉによりこの電圧が変動するためフィードバック制御に利用できる。

全波整流波形の電圧が部分ＬＥＤ列１３の閾値電圧と部分ＬＥＤ列１４の閾値電圧の合算値を越えた期間（図２（ｂ）の期間ｔ３）では部分ＬＥＤ列１３から部分ＬＥＤ列１４及び電流制限回路７２を経て電流Ｉが流れる。このときバイパス回路７１はフィードバックする電圧が充分に高くなるためカットオフする。同時に電流制限回路７２はフィードバックする分圧電圧が適正値に入り定電流動作するようになる。

ＬＥＤ駆動回路７０も、図１，３，４，５，６に示したＬＥＤ駆動回路１０，３０，４０，５０，６０と同様に、電流検出用に挿入した抵抗１９の両端の電圧及びその分圧電圧でバイパス回路７１及び電流制限回路７２を制御しているので、発光量を増加させながら、電流検出抵抗による電力損失を最小限にしている。

（第７実施形態）
第１実施形態のＬＥＤ駆動回路１０に含まれるＦＥＴ１５，１６は、ゲート・ソース間
電圧とドレイン電流の関係（以下特性と呼ぶ）が個々のＦＥＴ素子ごとにばらつくことがある（第２、３実施形態のＬＥＤ駆動回路３０，４０も同様）。この結果、製品毎に輝度や消費電力もばらつくことになる。このばらつく範囲（製品規格）を小さくするためにはＦＥＴ１５，１６の特性にあわせて抵抗１７，１８，１９（図１参照）の値を微調整すれば良い。

例えばＬＥＤ駆動回路１０の場合、図１において、ＦＥＴ１５，１６の特性に合わせて電流Ｉ２（図２（ｂ）参照）のみを変更し、輝度や消費電流に係る規格を狭しても良い。仮に特性Ｉ、特性Ｊ、特性ＫのＦＥＴがあるものとする。このとき特性ＩのＦＥＴをＦＥＴ１５，１６に適用したＬＥＤ駆動回路１０Ｉ、特性ＪのＦＥＴをＦＥＴ１５，１６に適用したＬＥＤ駆動回路１０Ｊ、特性ＫのＦＥＴをＦＥＴ１５，１６に適用したＬＥＤ駆動回路１０Ｋが存在することになる。また説明のため、特性Ｉ、特性Ｊ、特性Ｋは、順にゲート・ソース間遮断電圧が大きくなる（ゲート・ソース間遮断電圧は負の値なので、ゲート・ソース間電圧が０Ｖのときのドレイン電流は順に小さくなる）ものとする。

このとき抵抗値が３通りの抵抗（３種類の抵抗）を準備することにより、ＬＥＤ駆動回路１０Ｉ，１０Ｊ，１０Ｋを狭い製品規格に収めることができる。例えば、３種類の抵抗の値が、０．４７５ｘＲ（Ω）、０．５００ｘＲ（Ω）、０，５２５ｘＲ（Ω）であるものとする（０．４７５等は係数であり、Ｒは定数である。）。このときＬＥＤ駆動回路１０Ｉでは抵抗１７を０．４７５ｘＲ（Ω）、抵抗１８を０．５２５（Ω）とし、ＬＥＤ駆動回路１０Ｊでは抵抗１７，１８をそれぞれ０．５００（Ω）とし、ＬＥＤ駆動回路１０Ｋでは抵抗１７を０．５２５ｘＲ（Ω）、抵抗１８を０．４７５ｘＲ（Ω）とすれば良い場合がある。つまり基準となる抵抗値（この場合０．５００（Ω））に対し微小な補正値（この場合０，０２５ｘＲ（Ω））を増減させることにより、準備すべき抵抗の種類を削減している。なお抵抗１９はＬＥＤ駆動回路１０Ｉ，１０Ｊ，１０Ｋで同じ値である。

しかしながら、上述のようにしてＦＥＴの特性ばらつきに対し準備すべき抵抗の種類が削減できるとはいっても、この場合、基準となる特性Ｊおいて抵抗１７，１８は等しくなければならず、さらに特性Ｉと特性Ｋでは０．４７５ｘＲ（Ω）の抵抗の取り付け場所が異なっている（０．５２５ｘＲ（Ω）の抵抗も同様）。そこで図９により第７実施形態として、ＦＥＴの特性がばらついても一箇所の抵抗値を調整するだけで製品規格を狭くできるＬＥＤ駆動回路９０について説明する。

図９はＬＥＤ駆動回路９０の回路図である。図９において図１とおなじ符号は同等の部品及びブロックを示し説明を省略する。図９と図１の違いは、図１における分圧回路１０ａが図９において分圧回路９１に置き換わっていることだけである。図９において、分圧回路９１は抵抗１９の両端間電圧を分圧する。また分圧回路９１において、抵抗９２と抵抗９７の接続部はＦＥＴ１５のゲートに接続し、抵抗９７と抵抗９８の接続部はＦＥＴ１６のゲートと接続している。すなわち分圧回路９１は、図１の分圧回路１０ａに抵抗９２が追加された構成になっている。

図１の分圧回路１０ａに比べ、分圧回路９１に抵抗９２が存在するためＦＥＴ１５，１６に掛かるフィードバックが弱くなる。このため所望のフィードバック量を確保するためには、抵抗１９により多くの電流を流さなければならない（抵抗１９の両端間電圧を大きくする）。なお、説明を簡単にするため抵抗１７（図１参照）と抵抗９７及び抵抗１８（図１参照）と抵抗９８はそれぞれ同じ抵抗値であるものとする。

この性質を利用すると、特性の異なるＦＥＴに対し抵抗９２の抵抗値を調整することによりＬＥＤ駆動回路９０の製品規格を狭くできる。つまりＦＥＴ１５，１６が基準となるＦＥＴ（特性Ｊ）よりも電流を流しにくい特性を有する場合（特性Ｋ）、抵抗９２の値を
大きくしてＦＥＴ１５，１６により多くの電流を流させ、規格値内におさめるようにする。なおＦＥＴ１５，１６は電流を流しにくい特性であるので、前述の「より多くの電流」とは、ＦＥＴ１５，１６にとって「より多くの電流」という意味であり、「より多くの電流」にすることで狙いとする電流規格値に入れられる、ということである。またＦＥＴ１５，１６が電流を流し易い特性（特性Ｉ）を有するときは抵抗９２の値を小さくする。

以上のようにしてＦＥＴ１５，１６の特性が変動したら、抵抗９２の値を調整して消費電流や発光輝度を狭い規格内に収めることができる。このように分圧回路に調整用の抵抗を追加してＦＥＴの特性ばらつきに対応する手法は、第２，３，４実施形態でも有効である。

（第８実施形態）
本発明のＬＥＤ駆動回路及び図８に示したＬＥＤ駆動回路８０は、部分ＬＥＤ列とバイパス回路からなる回路ブロック（最終段は部分ＬＥＤ列と電流制限回路）をカスケード接続（はしご状回路）することにより多段化が可能であり、４段化した例とし図４にＬＥＤ駆動回路４０を示した。ＬＥＤ駆動回路４０の説明ではＦＥＴ４５〜４８と抵抗４０１〜４０５がそれぞれ別個の部品であることを暗黙裡に前提としていたが、本発明のＬＥＤ駆動回路では一部の部品を集積化してもよい。そこで図１０により、第８実施形態として２個のＦＥＴと２個の抵抗を集積化したＬＥＤ駆動回路１００について説明する。

図１０はＬＥＤ駆動回路１００の回路図である。図１０において図４と同じ符号は同等の部品及びブロックを示し説明を省略する。図１０と図４の違いは、図４におけるＦＥＴ４５〜４８と抵抗４０１〜４０４が図１０では２個の集積回路１０７，１０８に置き換わり、図４の抵抗４０５が図１０では抵抗１０５，１０６に置き換わっていることである。

集積回路１０７の内部では、抵抗１０１と１０２が分圧回路を構成し、抵抗１０１の左端子がＦＥＴ１４５のゲートに接続し、抵抗１０１と抵抗１０２の接続部がＦＥＴ１４６のゲートに接続している。集積回路１０８の内部でも同様に、抵抗１０３と１０４が分圧回路を構成し、抵抗１０３の左端子がＦＥＴ１４７のゲートに接続し、抵抗１０３と抵抗１０４の接続部がＦＥＴ１４８のゲートに接続している。なお集積回路１０７と１０８はＦＥＴ１４５〜１４８の特性及び抵抗１０１〜１０４の値を含めて同じものである。

集積回路１０７では、ＦＥＴ１４５のドレインが部分ＬＥＤ列４１と部分ＬＥＤ列４２の接続部と接続し、ＦＥＴ１４６のドレインが部分ＬＥＤ列４２と部分ＬＥＤ列４３の接続部と接続し、抵抗１０１と抵抗１０２からなる分圧回路が抵抗１０５の両端間電圧を分圧する。集積回路１０８でも同様に、ＦＥＴ１４７のドレインが部分ＬＥＤ列４３と部分ＬＥＤ列４４の接続部と接続し、ＦＥＴ１４８のドレインが部分ＬＥＤ列４４のカソードと接続し、抵抗１０３と抵抗１０４からなる分圧回路が抵抗１０６の両端間電圧を分圧する。

ＬＥＤ駆動回路１００は、抵抗１０５の値を抵抗１０６の値より大きくすることで、図４のＬＥＤ駆動回路４０と同等の動作をする。ＦＥＴの特性ばらつきを補正したい場合は、図９のＬＥＤ駆動回路９０と同様の手法に基づき、抵抗１０１（又は抵抗１０３）の左端子と抵抗１０５（又は抵抗１０６）の左端子との間に抵抗を挿入すればよい。なお集積回路１０７，１０８では、図１や図４に示したＬＥＤ駆動回路１０，４０と同様に、抵抗１０１〜１０４が抵抗１０５，１０６に比べて十分大きな値であることを前提にしている。しかしながら抵抗１０５〜１０６の値を小さくすれば、図３で示したＬＥＤ駆動回路３０と同様にＬＥＤ駆動回路１００でも外付けの抵抗１０５又は抵抗１０６を省略することができる。

なおＬＥＤ駆動回路１００は、部分ＬＥＤ列４１，４２、集積回路１０７及び抵抗１０５からなる回路ブロック（以下ブロックＡと呼ぶ）と、部分ＬＥＤ列４３，４４、集積回路１０８及び抵抗１０６からなる回路ブロック（以下ブロックＢと呼ぶ）とがはしご状に接続しているともいえる。これに対しブリッジ整流器１１の負荷としてブロックＡとブロックＢを並列接続しても良い。つまりＬＥＤ駆動回路１００の配線の一部を変更して、ブロックＡ，Ｂを並列接続させたＬＥＤ駆動回路（以下ＬＥＤ駆動回路１００ａと呼ぶ）を構成できる。

例えば、このＬＥＤ駆動回路１００ａを実効値が１００〜１２０Ｖの商用電源で使用し、ブロックＡ，Ｂがはしご状に接続したＬＥＤ駆動回路１００を実効値が２００〜２４０Ｖの商用電源で使うことができる。このようにＬＥＤ駆動回路１００は、配線を簡単に切り替えられるような構造にしておけば、低電圧で使用する環境においてＬＥＤ駆動回路１００ａにすばやく変更でき、ＬＥＤ駆動回路１００の適用範囲を広げることが可能になる。なおＬＥＤ１００ａでは、抵抗１０５，１０６は同じ値にするのが好ましい。

１０，３０，４０，５０，６０，７０，９０，１００…ＬＥＤ駆動回路、
１１…ブリッジ整流器、
１１ａ…ダイオード、
１２…商用交流電源、
１３，１４，４１，４２，４３，４４…部分ＬＥＤ列、
１３ａ，１４ａ，４１ａ，４２ａ，４３ａ，４４ａ…ＬＥＤ、
１５，１６，４５，４６，４７，４８，
１４５，１４６，１４７，１４８…ＦＥＴ（ディプレッション型ＦＥＴ）、
１７，１８，１９，３１，３２，６１，６４，６７，６８，６９，
９１，９７，９８，１０１，１０２，１０３，１０４，１０５，１０６，
４０１，４０２，４０３，４０４，４０５…抵抗、
３３，１０ａ，９１，４００，６０１…分圧回路、
５１，５３…電圧変換回路、
５２，５４…ＦＥＴ（エンハンスメント型ＦＥＴ）、
７１…バイパス回路、
７２…電圧制限回路、
１０７，１０８…集積回路。

Claims (10)

1. 商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路において、
   複数の前記ＬＥＤが直列接続したＬＥＤ列と、
   前記ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、
   前記ＬＥＤ列の中間接続部に接続するバイパス回路と、
   前記ＬＥＤ列の端部に接続する電流制限回路と
   を備え、
   前記バイパス回路及び前記電流制限回路が電流制限素子を含み、
   少なくとも１つの前記電流制限素子が前記電流検出抵抗の両端間の電圧を分圧して得た電圧により制御されることを特徴とするＬＥＤ駆動回路。
2. 商用交流電源の電圧に応じて、点灯するＬＥＤの個数が変化するＬＥＤ駆動回路において、
   複数の前記ＬＥＤが直列接続したＬＥＤ列と、
   前記ＬＥＤ列に流れる電流を検出するための電流検出抵抗と、
   前記ＬＥＤ列の複数の中間接続部にそれぞれ接続する複数のバイパス回路と
   を備え、
   前記バイパス回路が電流制限素子を含み、
   少なくとも１つの前記電流制限素子が前記電流検出抵抗の両端間の電圧を分圧して得た電圧により制御されることを特徴とするＬＥＤ駆動回路。
3. 前記電流制限素子がディプレッション型ＦＥＴであることを特徴とする請求項１又は２に記載のＬＥＤ駆動回路。
4. 前記バイパス回路又は前記電流制限回路が電圧変換回路を含むことを特徴とする請求項１から３のいずれか一項に記載のＬＥＤ駆動回路。
5. 少なくとも１つの前記電圧変換回路に前記電流検出抵抗の両端間の電圧を分圧して得た電圧が入力し、その電圧を前記電圧変換回路が電圧変換して前記電流制限素子を制御することを特徴とする請求項４に記載のＬＥＤ駆動回路。
6. 前記電圧変換回路がバイポーラトランジスタを含み、少なくとも１つの前記バイポーラトランジスタのエミッタに前記電流検出抵抗の両端間の電圧を分圧して得た電圧が入力することを特徴とする請求項４又は５に記載のＬＥＤ駆動回路。
7. 前記電流制限素子がエンハンスメント型ＦＥＴであることを特徴とする請求項４から６のいずれか一項に記載のＬＥＤ駆動回路。
8. 複数の前記電流制限素子と分圧回路が集積化した集積回路を備え、前記分圧回路が前記電流検出抵抗の両端間電圧を分圧することを特徴とする請求項１から３のいずれか一項に記載のＬＥＤ駆動回路。
9. 前記分圧回路と前記電流検出抵抗が一体化していることを特徴とする請求項８に記載のＬＥＤ駆動回路。
10. 前記集積回路を複数備えていることを特徴とする請求項７又は８に記載のＬＥＤ駆動回路。

Images