JP5863520B2 - Ｌｅｄ駆動回路 - Google Patents

Description

本発明は、光源として複数のＬＥＤ（発光ダイオード）を直列接続したＬＥＤ列を備えるＬＥＤ駆動回路に関する。

商用交流電源から得られる全波整流波形をＬＥＤ列に直接的に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。このＬＥＤ列は複数のＬＥＤ列が直列接続したもので、高い電圧に耐えられるようにしている。商用交流電源から一定電圧を作成しＬＥＤを点灯させる他の方式のＬＥＤ駆動回路に比べ、このＬＥＤ駆動回路は回路構成が簡単で小型であるという特徴がある。

しかしながら単にＬＥＤ列に全波整流波形を印加すると、ＬＥＤ列の持つ閾値により、全波整流波形がこの閾値を越えた期間だけしかＬＥＤが点灯しないという事態が生じる。例えばＬＥＤの順方向電圧Ｖｆが３Ｖで、ＬＥＤ列として４０個のＬＥＤが直列接続している場合、ＬＥＤ列の閾値は１２０Ｖとなる。商用交流電源の実効値が１００Ｖであるとき、このＬＥＤ駆動回路では全波整流波形が１２０Ｖを超える短い期間だけしかＬＥＤが点灯しないことになる。このため暗くなったりちらつきが目立ったりするばかりでなく、力率や歪率も悪化する。

これに対し点灯期間を延ばす手法として、ＬＥＤ列を複数の部分ＬＥＤ列に分割し、全波整流波形の電圧値が低い位相では一部の部分ＬＥＤ列のみを点灯させ、電圧値が高くなるにしたがって点灯する部分ＬＥＤ列の数を増加させることがある。この場合しばしば各部分ＬＥＤ列の接続点に、全波整流波形の低電圧位相でオン（導通）し高電圧位相でオフ（非導通）するバイパス回路を接続する。このバイパス回路は全波整流波形の電圧値又はＬＥＤ列に流れる電流値に応じてオン−オフ制御される。

そこでＬＥＤ列に流れる電流値によりバイパス回路を制御する例として、特許文献１の図２６を図３に示し説明する。図３は従来のＬＥＤ駆動回路を示す回路図であり、特許文献１の図２６の趣旨を逸脱しないようにして描き直している。図３に示すようにＬＥＤ駆動回路４００は、ダイオードブリッジ回路４０５、部分ＬＥＤ列４１０，４３０、バイパス回路４２０、電流制限抵抗４３３からなる。商用電源４０６はダイオードブリッジ回路４０５の入力端子に接続している。

ダイオードブリッジ回路４０５は４個のダイオード４０１，４０２，４０３，４０４からなり、端子Ａが全波整流波系の出力端子であり、端子Ｂが基準電圧を与える端子となる。部分ＬＥＤ列４１０内ではＬＥＤ４１１，４１２を含む多数のＬＥＤが直列接続しており、同様に部分ＬＥＤ列４３０内でもＬＥＤ４３１，４３２を含む多数のＬＥＤが直列接続している。バイパス回路４２０は、抵抗４２１，４２４と、電界効果型トランジスタ４２２（以下ＦＥＴと呼ぶ）、バイポーラトランジスタ４２３からなり、第１電流入力端子４２７及び第２電流入力端子４２８並びに電流出力端子４２９がある。

バイパス回路４２０は、第２電流入力端子４２８から入力する電流が少ないうちは第１電流入力端子から電流が入力する。一方、第２電流入力端子４２８から入力する電流が多くなると第１電流入力端子から電流が入力しなくなる。すなわちＬＥＤ駆動回路４００において、全波整流波形の電圧値が低く部分ＬＥＤ列４３０に電流が流れない低電圧位相では部分ＬＥＤ列４１０からバイパス回路４２０の第１電流入力端子４２７を通る電流経路が形成される。これに対し全波整流波形の電圧値が高くなり部分ＬＥＤ列４３０に電流が
流れるようになる高電圧位相では、バイパス回路４２０の第１電流入力端子４２７を流れる電流がなくなる。このときＬＥＤ列４１０，４３０を流れる回路電流Ｉは第２電流入力端子４２８及び電流出力端子４２９を通り端子Ｂに向かう。なお全波整流波形の電圧値がＬＥＤ列４１０の閾値より低いとき回路電流Ｉは流れない。また抵抗４２１を流れる電流も説明上無視している。

ＷＯ２０１１／０２０００７号公報 （図２６）

しかしながら図３に示した従来のＬＥＤ駆動回路４００では、部分ＬＥＤ列４１０のアノードとカソードをショートすると、バイパス回路４２０のＦＥＴ４２２のゲートに高電圧が印加され、ＦＥＴ４２２が破壊することがあった。このとき破壊がショートモードであれば回路電流Ｉが急増し火災に至る恐れがある。

そこで本発明は、上記課題に鑑みて為されたものであり、複数のＬＥＤが直列接続したＬＥＤ列とそのＬＥＤ列の中間点に接続するバイパス回路とを備えるＬＥＤ駆動回路において、ＬＥＤ列の一部がショートしてもバイパス回路が破壊しないＬＥＤ駆動回路を提供することを目的とする。

本発明のＬＥＤ駆動回路は、光源として複数のＬＥＤが直列接続したＬＥＤ列に含まれ、直列接続する第１部分ＬＥＤ列及び第２部分ＬＥＤ列と、
第１電流入力端子及び第２電流入力端子並びに電流出力端子を有し、前記第１電流入力端子が前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との接続部に接続し、前記第２電流入力端子から流入する電流により前記第１電流入力端子から流入する電流が制限されるバイパス回路と
を備えるＬＥＤ駆動回路において、
前記バイパス回路は、バイポーラトランジスタと、電界効果型トランジスタと、分圧回路と、第１ダイオードと、第２ダイオードとを備え、
前記バイポーラトランジスタは、コレクタ電圧で前記電界効果型トランジスタのゲートを制御し、
前記電界効果型トランジスタはゲート電圧によりドレイン−ソース間の電流を調整し、
前記分圧回路は、一端が前記第１電流入力端子と接続し、他端が前記電流出力端子と接続し、
前記第１ダイオードは、アノードが前記分圧回路の分圧点と接続し、カソードが前記バイポーラトランジスタのベースと接続し、
前記第２ダイオードは、アノードが前記第２電流入力端子と接続し、カソードが前記バイポーラトランジスタのベースと接続する
ことを特徴とする。

直列接続している第１部分ＬＥＤ列と第２ＬＥＤ列のうち、高電圧側の第１部分ＬＥＤ列の両端がショートしてバイパス回路の第１電流入力端子に高電圧が印加されたとき、分圧回路から第１ダイオードを経由して、バイポーラトランジスタのベースに電流が流れる。この結果、バイポーラトランジスタのコレクタ−エミッタ間がオンし、電界効果型トランジスタのゲート電圧が下がり、電界効果型トランジスタのゲート破壊が防止される。なおこのとき第２ダイオードはベースに流れ込むべき電流が第２電流入力端子側に向かうのを阻止している。また通常の状態では、少なくとも全波整流波形の低電圧位相において分
圧回路から第１ダイオードを経由してバイポーラトランジスタのベースに電流が流れ込まないように分圧点の電圧範囲を設定しておくことにより、バイパス回路が低電圧位相でオンし高電圧位相でオフする。

前記バイポーラトランジスタは、コレクタが前記電界効果型トランジスタのゲートと接続し、エミッタが前記電流出力端子と接続し、
前記電界効果型トランジスタは、ドレインが前記第１電流入力端子と接続し、ソースが前記第２電流入力端子と接続していても良い。

以上のように本発明のＬＥＤ駆動回路は、ＬＥＤ列の一部分がショートしてバイパス回路に高電圧が印加されても、バイパス回路が破壊しない。

本発明の実施形態におけるＬＥＤ駆動回路の回路図。 図１のＬＥＤ駆動回路における通常の状態の波形図。 従来例として示したＬＥＤ駆動回路の回路図。

以下、添付図１，２により本発明の好適な実施形態について詳細に説明する。なお特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。

先ず図１によりＬＥＤ駆動回路１００の回路構成を説明する。図１はＬＥＤ駆動回路１００の回路図である。ＬＥＤ駆動回路１００は、ダイオードブリッジ回路１０５、部分ＬＥＤ列１１０，１３０、バイパス回路１２０、電流制限抵抗１３３からなる。商用電源１０６はダイオードブリッジ回路１０５の入力端子に接続している。

ダイオードブリッジ回路１０５は４個のダイオード１０１，１０２，１０３，１０４からなり、端子Ａが全波整流波系の出力端子であり、端子Ｂが基準電圧を与える端子となる。ＬＥＤ駆動回路１００に含まれるＬＥＤ列は、部分ＬＥＤ列１１０（第１部分ＬＥＤ列）と部分ＬＥＤ列１３０（第２部分ＬＥＤ列）からなり、部分ＬＥＤ列１１０と部分ＬＥＤ列１３０は直列接続している。部分ＬＥＤ列１１０内ではＬＥＤ１１１，１１２を含む多数のＬＥＤが直列接続しており、同様に部分ＬＥＤ列１３０内でもＬＥＤ１３１，１３２を含む多数のＬＥＤが直列接続している。部分ＬＥＤ列１１０のアノードはダイオードブリッジ回路１０５のＡ端子に接続している。部分ＬＥＤ列１３０のカソードは電流制限抵抗１３３と直列接続している。

バイパス回路１２０は、電流入力端子１２７（第１電流入力端子）、電流入力端子１２８（第２電流入力端子）、電流出力端子１２９を備えている。電流入力端子１２７は部分ＬＥＤ列と第２部分ＬＥＤ列との接続部に接続し、電流入力端子１２８は電流制限抵抗１３３と接続している。また電流出力端子１２９はダイオードブリッジ回路１０５のＢ端子に接続している。バイパス回路１２０は、電流入力端子１２８から流入する電流により電流入力端子１２７から流入する電流が制限される。

バイパス回路１２０は、抵抗１２１，１２４、及び電界効果型トランジスタ１２２（以下ＦＥＴと呼ぶ）、バイポーラトランジスタ１２３（以下トランジスタと呼ぶ）、並びに抵抗１２５ａ、１２５ｂ、及びダイオード１２６ａ（第１ダイオード）、ダイオード１２６ｂ（第２ダイオード）からなる。

抵抗１２１の一端は電流入力端子１２７と接続し、他端はトランジスタ１２３のコレク
タ及びＦＥＴ１２２のゲートと接続している。抵抗１２４は、一端が電流入力端子１２８及びＦＥＴ１２２のソース、ダイオード１２６ｂのアノードと接続し、他端が電流出力端子１２９と接続している。トランジスタ１２３は、ベースがダイオード１２６ａ，１２６ｂのカソードと接続し、エミッタが電流出力端子１２９と接続している。ＦＥＴ１２２はドレインが電流入力端子１２７と接続している。電流入力端子１２７と電流出力端子１２９の間で直列接続した抵抗１２５ａ，１２５ｂは分圧回路を構成し、その接続部（分圧点）はダイオード１２６のアノードに接続している。

次にＬＥＤ駆動回路１００における通常の状態の動作を図２により説明する。図２は通常の状態にあるＬＥＤ駆動回路１００の波形図であり、（ａ）が全波整流波形、（ｂ）が回路電流Ｉを示し、（ａ）と（ｂ）の時間軸は一致している。期間ｔ１では、全波整流波形の電圧値が部分ＬＥＤ列１１０の閾値に達しないため回路電流Ｉがない。

期間ｔ２では全波整流波形の電圧値が部分ＬＥＤ列１１０の閾値を越えているが、部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和までは達していない。このとき回路電流Ｉはバイパス回路１２０を通りダイオードブリッジ回路１０５に戻る。なお期間ｔ２ではトランジスタ１２３のベース−エミッタ間電圧が０．６Ｖを維持するようにフィードバックが掛かり、バイパス回路１２０は定電流動作する。このときダイオード１２６ａのアノード電圧は１．２Ｖを越えないように抵抗１２５ａ，１２５ｂで調整されている。また厳密には期間ｔ２の最後の短い期間では全波整流の電圧値が部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和によりも僅かに大きくなり、部分ＬＥＤ列１３０を介して電流入力端子１２８から電流が入力する。

期間ｔ３では全波整流の電圧値が部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和によりも大きくなり、部分ＬＥＤ列１３０を介して電流入力端子１２８に電流が入力する。このときトランジスタ１２３が飽和し、ＦＥＴ１２２はゲート電圧が基準電圧（端子Ｂの電圧）となりカットオフする。この結果、バイパス回路１２０の電流入力端子１２７から入力する電流は激減する。なお全波整流波系の電圧値が下降する期間では、全波整流波系の電圧値が上昇する期間の逆の過程を辿る。

次に部分ＬＥＤ列１１０の両端間がショートした場合の動作を説明する。この場合、バイパス回路１２０の電流入力端子１２７に全波整流波系が直接的に入力するので、ＦＥＴ１２２のゲートに抵抗１２１を介して高電圧が印加される可能性がある。そこで抵抗１２５ａ，１２５ｂからなる分圧回路からダイオード１２６ａを経由して、トランジスタ１２３のベースに電流を流し、トランジスタ１２３のコレクタ−ベース間をオンさせる。この結果、ＦＥＴ１２２はゲート電圧が下がり破壊が防止される。なおダイオード１２６ｂはベースに流れ込むべき電流が抵抗１２４を介して端子Ｂ側に向かわないようしている。

なお本実施形態では電流制限抵抗１３３を用いていたが、電流制限抵抗１３３の代わりに定電流回路を使用すれば、商用交流電源の振幅が不安定な場合でも比較的安定した動作を確保できる。

本実施形態では部分ＬＥＤ列が２個（部分ＬＥＤ列１１０，１３０）であったが、さらに多数の部分ＬＥＤ列を直列接続しても良い。この場合、各接続部にバイパス回路１２０を接続し、隣接するバイパス回路１２０同士は電流入力端子１２８（第２電流入力端子）と電流出力端子１２９を接続する。またこのとき最も高電圧側のバイパス回路に図１で示したバイパス回路１２０を使い、残りのバイパス回路に図３で示したバイパス回路４２０を使っても良い。

１００…ＬＥＤ駆動回路、
１０１，１０２，１０３，１０４，１２６ａ，１２６ｂ…ダイオード、
１０５…ブリッジ整流回路、
１０６…商用交流電源、
１１０…部分ＬＥＤ列（第１部分ＬＥＤ列）、
１１１，１１２，１３１，１３２…ＬＥＤ、
１２０…バイパス回路、
１２１，１２４，１２５ａ，１２５ｂ，１３３…抵抗、
１２２…ＦＥＴ（電界効果型トランジスタ）、
１２３…トランジスタ（バイポーラトランジスタ）、
１２７…電流入力端子（第１電流入力端子）、
１２８…電流入力端子（第２電流入力端子）、
１２９…電流出力端子、
１３０…部分ＬＥＤ列（第２部分ＬＥＤ列）。

Claims (2)

1. 光源として複数のＬＥＤが直列接続したＬＥＤ列に含まれ、直列接続する第１部分ＬＥＤ列及び第２部分ＬＥＤ列と、
   第１電流入力端子及び第２電流入力端子並びに電流出力端子を有し、前記第１電流入力端子が前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との接続部に接続し、前記第２電流入力端子から流入する電流により前記第１電流入力端子から流入する電流が制限されるバイパス回路と
   を備えるＬＥＤ駆動回路において、
   前記バイパス回路は、バイポーラトランジスタと、電界効果型トランジスタと、分圧回路と、第１ダイオードと、第２ダイオードとを備え、
   前記バイポーラトランジスタは、コレクタ電圧で前記電界効果型トランジスタのゲートを制御し、
   前記電界効果型トランジスタはゲート電圧によりドレイン−ソース間の電流を調整し、
   前記分圧回路は、一端が前記第１電流入力端子と接続し、他端が前記電流出力端子と接続し、
   前記第１ダイオードは、アノードが前記分圧回路の分圧点と接続し、カソードが前記バイポーラトランジスタのベースと接続し、
   前記第２ダイオードは、アノードが前記第２電流入力端子と接続し、カソードが前記バイポーラトランジスタのベースと接続する
   ことを特徴とするＬＥＤ駆動回路。
   
2. 前記バイポーラトランジスタは、コレクタが前記電界効果型トランジスタのゲートと接続し、エミッタが前記電流出力端子と接続し、
   前記電界効果型トランジスタは、ドレインが前記第１電流入力端子と接続し、ソースが前記第２電流入力端子と接続していることを特徴とする請求項１に記載のＬＥＤ駆動回路。

Images