JP6382492B2

JP6382492B2 - 電子部品用絶縁基板および電子部品

Info

Publication number: JP6382492B2
Application number: JP2013158985A
Authority: JP
Inventors: 山本　誠; 山本　　誠
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2013-07-31
Filing date: 2013-07-31
Publication date: 2018-08-29
Anticipated expiration: 2033-07-31
Also published as: JP2015032604A

Description

本発明は、電子素子、例えばインダクタ等の薄膜導体層が形成される電子部品用絶縁基板および電子部品に関するものである。

従来からインダクタ等の薄膜導体層を形成するためのセラミックスからなる電子部品用絶縁基板およびそれを用いた電子部品が知られている。このような電子部品として、セラミックから成る電子部品用絶縁基板と、電子部品用絶縁基板上に形成された、例えばインダクタ等の薄膜導体層である電子素子とを有しているものが知られている。（例えば、特許文献１を参照）。

特開平5−135951号公報

電子部品用絶縁基板に薄膜導体層を形成する場合に、例えばインダクタ等が良好な電気特性を有するように薄膜導体層を所望の形状とするため、ベースとなる電子部品用絶縁基板の主面は凹凸が抑えられたものとする必要があり、従来、電子部品用絶縁基板に平面研磨加工を施していた。電子部品用絶縁基板に平面研磨加工を施すと、電子部品用絶縁基板の主面において、平面研磨加工時の応力によりセラミック結晶粒子が脱粒して主面に凹凸が発生する場合があり、電子部品用絶縁基板の主面に形成される薄膜導体層が凹凸を有するものとなり、例えばインダクタ等の電気特性が低下する可能性があった。

本発明は、上記従来技術の問題点を鑑み案出されたもので、その目的は、主面に凹凸が発生するのを抑制した電子部品用絶縁基板、その結果、電気特性が良好なものとなる電子部品を提供することにある。

本発明の電子部品用絶縁基板は、セラミックスからなり、電子部品用絶縁基板の主面に位置するセラミック結晶粒子の配置は、縦断面視において、隣接する前記セラミック結晶粒子間の底部から隣接するセラミック結晶粒子の頂部を結ぶ線分までの高さをＨ、隣接するセラミック結晶粒子の頂部同士の距離をＬとすると、
Ｈ／Ｌ ≦ １／２
０．１μｍ ≦Ｌ≦ ０．９μｍ
の関係が成り立つ。

本発明の電子部品は、上記構成の電子部品用絶縁基板と、電子部品用絶縁基板の主面に設けられた薄膜導体層とを備えている。

本発明の電子素子搭載用基板は、セラミックスからなり、電子部品用絶縁基板の主面に位置するセラミック結晶粒子の配置は、縦断面視において、隣接する前記セラミック結晶粒子間の底部から隣接するセラミック結晶粒子の頂部を結ぶ線分までの高さをＨ、隣接するセラミック結晶粒子の頂部同士の距離をＬとすると、
Ｈ／Ｌ ≦ １／２
０．１μｍ ≦Ｌ≦ ０．９μｍ
の関係が成り立つ。これらによって、電子部品用絶縁基板の主面は研磨することなく凹凸が小さいものとなり、電子部品用絶縁基板を有する電子部品の電気特性が良好なものとなるものである。

本発明の電子部品は、上記構成の電子部品用絶縁基板と、電子部品用絶縁基板の主面に設けられた薄膜導体層とを備えていることによって、電子部品用絶縁基板の主面に凹凸が発生するのを抑制して、その結果、電気特性が良好な電子部品を提供することができる。

（ａ）は本発明の実施形態における電子部品用絶縁基板を示す縦断面図であり、（ｂ）は（ａ）に示す電子部品用絶縁基板の主面を拡大した縦断面図である。本発明の実施形態における電子部品を示す縦断面図である。

以下、本発明の例示的な実施形態について図面を参照して説明する。

図１、２を参照して本発明の実施形態における電子部品用絶縁基板１について説明する。本実施形態における電子部品は、電子部品用絶縁基板１と、電子部品用絶縁基板１の主面に形成された、例えばインダクタ等の薄膜導体層３を有している。

電子部品用絶縁基板１は、例えば、フェライト等の電気絶縁性セラミックスから成る絶縁層を複数上下に積層して形成されている。

電子部品用絶縁基板１は、主成分の組成を、焼結体としてＦｅ_２Ｏ_３を６３〜７３質量％、ＣｕＯを５〜１０質量％、ＮｉＯを５〜１２質量％、ＺｎＯを１０〜２３質量％とすると、１０００℃以下の低温で焼結密度５．０ｇ／ｃｍ^３以上の高密度焼成が可能であり、かつ、高周波帯域で十分に高い透磁率を得ることができるので好ましい。

電子部品用絶縁基板１の形成は、まずフェライト粉末に適当な有機バインダ，可塑剤，有機溶剤等を混合してスラリーを得て、これからドクターブレード法、リップコーター法、ダイコーター法、スロットコーター法、カーテンコーター法等によって支持体上にセラミックスラリーを塗布し、乾燥後に剥離することで平坦なフェライトグリーンシートを製作する。なお、支持体は、溶剤の浸透しない樹脂成形物であり、従来から用いられているポリエチレンテレフタレート（ＰＥＴ）やポリブチレンテレフタレート−イソフタレート共重合体等のポリエステル樹脂、ポリエチレン、ポリプロピレン、ポリメチルペンテン等のポリオレフィン樹脂、ポリフッ化エチレン系樹脂、セルロース系樹脂、アクリル樹脂等の樹脂を用いた樹脂成形物を用いることができる。

電子部品用絶縁基板１となるフェライトグリーンシートを形成するのに用いるフェライト粉末は、仮焼済みのフェライト粉末であり、平均粒径が０．１μｍ〜０．９μｍの範囲で均一であり、球形状に近い粒が望ましい。これは、セラミック粒子の平均粒径が０．１μｍよりも小さくなると、セラミック粒子同士が凝集体を形成し易くなるため、電子部品用絶縁基板１が焼結される前の表面状態が凝集体によって凹凸が大きくなり、焼成して得られた電子部品用絶縁基板１の主面のセラミック結晶粒子２間における高さと距離の比率Ｈ／Ｌが１／２よりも大きくなる場合がある。そのため、電子部品用絶縁基板１の主面に形成される薄膜導体層３は凹凸を有するものとなり、例えばインダクタ等の電気特性が低下する可能性がある。また、セラミック粒子の平均粒径が０．９μｍよりも大きくなると、焼成の際にネックを形成して緻密化する際に緻密化が十分に進まず、焼結して得られた電子部品用絶縁基板１の主面のセラミック結晶粒子２間における高さと距離の比率Ｈ／Ｌ
が１／２よりも大きくなる場合がある。そのため、電子部品用絶縁基板１の主面に形成される薄膜導体層３は、同様に凹凸を有するものとなり、例えばインダクタ等の電気特性が低下する可能性がある。これに対して、セラミック粒子の平均粒径が０．１μｍ〜０．９μｍであることがより有効である。セラミック粒子の平均粒径が０．１μｍ以上であると、セラミック粒子が凝集しにくくなり、均一に分散した状態が得られやすくなる。そのため、焼結の際の緻密化が均一に行われ、粒子間のネック成長が均一に進み、粒子間の気孔も均一なものとなる。そのため焼成して得られた電子部品用絶縁基板１の主面は凹凸が小さくなり、薄膜導体層３を凹凸が抑えられたものとして形成することができるため、その結果、電気特性が良好な電子部品を得ることができる。また、セラミック粒子の平均粒径が０．９μｍ以下であると、セラミック粒子間が近接した状態になり易くなり、焼結の際の緻密化が均一に行われ、粗大な気孔ができにくくなり、粒子間の気孔も均一な状態となる。そのため、焼成して得られた電子部品用絶縁基板１の主面は凹凸が小さくなり、薄膜導体層３を凹凸が抑えられたものとして形成することができるため、その結果、電気特性が良好な電子部品を得ることができる。

次に、フェライトグリーンシートを積み重ねて、加熱圧着して積層体を作製した。

フェライトグリーンシートを積層する方法は、積み重ねたフェライトグリーンシートに熱と圧力を加えて熱圧着する方法や、有機バインダー，可塑剤，溶剤等からなる密着剤をシート間に塗布して熱圧着する方法等が採用可能である。積層の際の加熱加圧の条件は用いる有機バインダー等の種類や量により異なるが、概ね３０〜１００℃、２〜２０ＭＰａである。

この積層体を大気中または加湿窒素雰囲気中にて、４００〜６００℃の温度で脱バインダーした後、８００〜１０００℃の温度で焼成することにより電子部品用絶縁基板１が得られる。なお、セラミック粒子の粒成長を抑えつつ、焼結させるために焼成時間を０．５〜２時間としている。

焼結後に得られる電子部品用絶縁基板１の主面に位置するフェライト結晶粒子等のセラミック結晶粒子２の配置は、縦断面視において、隣接するフェライト結晶粒子等のセラミック結晶粒子２間の底部から隣接するセラミック結晶粒子２の頂部を結ぶ線分までの高さをＨ、隣接するセラミック結晶粒子２の頂部同士の距離をＬとすると、
Ｈ／Ｌ ≦ １／２
０．１μｍ ≦Ｌ≦ ０．９μｍ
（以下、式１ともいう）の関係が成り立つ。

これらによって、電子部品用絶縁基板１の主面は研磨することなく凹凸が小さいものとなり、電子部品用絶縁基板１を有する電子部品の電気特性が良好なものとなるものである。

なお、隣接するセラミック結晶粒子２間の底部から隣接するセラミック結晶粒子２の頂部を結ぶ線分までの高さＨ、隣接するセラミック結晶粒子２の頂部同士の距離Ｌの測定は、電子部品用絶縁基板１を縦断面視出来るように切断し、走査電子顕微鏡（ＳＥＭ）を用いて観察して行う。

なお、式１において、Ｌが０．１μｍ以上であり、かつセラミック結晶粒子２間における高さと距離の比率Ｈ／Ｌが１／２以下であると、電子部品用絶縁基板１の主面は、粒径の小さいセラミック結晶粒子２が配列されて焼結している状態で、凹凸の小さいものとなり、薄膜導体層３を凹凸が抑えられたものとして形成することができるため、その結果、電気特性が良好な電子部品を得ることができる。また、Ｌが０．９μｍ以下であり、かつ
セラミック結晶粒子２間における高さと距離の比率Ｈ／Ｌが１／２以下であると、電子部品用絶縁基板１の主面は、粗大なセラミック粒子が存在せず、粒径の小さいセラミック結晶粒子２が配列されて焼結している状態で、凹凸の小さいものとなり、薄膜導体層３を凹凸が抑えられたものとして形成することができるため、その結果、電気特性が良好な電子部品を得ることができる。

また、電子部品用絶縁基板１の縦断面視において、セラミック結晶粒子２は平均粒径が０．１μｍ〜２．０μｍの範囲であると、より薄膜導体層３を凹凸なく良好に形成することができる。セラミック結晶粒子の平均粒径が０．１μｍより小さいと、粒径の非常に小さい原料粉末を取り扱わなければならず、その取り扱いや成形が困難となる。また、セラミック結晶粒子の平均粒径が２．０μｍより大きくなると、焼結の際の緻密化が均一に進行しにくくなり、焼成して得られた電子部品用絶縁基板１の主面は凹凸が大きくなり、薄膜導体層３を凹凸なく形成しにくくなる。そのため、電子部品用絶縁基板１のセラミック結晶粒子の平均粒径が、０．１μｍから２．０μｍであると、焼結が均一かつ緻密に進行するため、薄膜導体層３を凹凸が抑えられたものとして形成することができるため、その結果、電気特性が良好な電子部品を得ることができる。

また、上述の構成において、電子部品用絶縁基板１の主面の光沢度は120以上であるこ
とが好ましい。これは、光沢度が120以上であると、基板表面の凹凸が小さく、表面に開
放した気孔も小さくなるためである。そのため、焼成して得られた電子部品用絶縁基板１の主面に薄膜導体層３を凹凸が抑えられたものとして形成することができるため、その結果、電気特性が良好な電子部品を得ることができる。

薄膜導体層３は、ポリイミド等の絶縁層を介して電子部品用絶縁基板１の主面に設けられる。薄膜導体層３は、例えばインダクタとして機能する機能部を電子部品用絶縁基板１の主面に設けて、電子部品として機能させるためのものである。薄膜導体層３は、タングステン（Ｗ），モリブデン（Ｍｏ），チタン（Ｔｉ），銅（Ｃｕ）等の金属材料を用いることができる。薄膜導体層３は、例えばＣｕ（銅）から成り、その厚みは例えば1.0〜100.0μｍとを有する。

薄膜導体層３は、例えばイオンプレーティング法、スパッタ法、蒸着法等の従来周知の薄膜形成方法を用いて形成される。例えば、電子部品用絶縁基板１の主面にイオンプレーティング法、スパッタ法、蒸着法等により薄膜導体層を形成する。その後、フォトリソグラフィ法によりレジストパターンを形成し、余分な導体層をウェットエッチング法を用いて除去して形成する。

また、電子部品用絶縁基板１を別途準備して、薄膜導体層３が電子部品用絶縁基板１に上下を覆われるように設けており、薄膜導体層３は厚み方向に例えばスパイラル状に形成する場合には、ポリイミド等の絶縁層４を介して設けられる。薄膜導体層３が例えばコイルを有する場合、薄膜導体層３のコア部および周辺に位置する箇所にフェライトペースト５が充填される。なお、電子部品を多数個取りで作製する場合には、電子部品用絶縁基板１の主面に、平面方向で上下左右に複数のポリイミド等の絶縁層４および薄膜導体層３を設け、薄膜導体層３のコア部および周辺に位置する箇所にフェライトペースト５を充填し、電子部品用絶縁基板１を別途準備して、複数の薄膜導体層３が電子部品用絶縁基板１に上下を覆われるように設けた後、ダイシング等により複数個に切断すればよい。また、複数個に切断された連結片の側面から上面および下面にかけて電極端子６を形成した後、連結片を切断して個片に分割されて、例えばコイルを有する電子部品となる。

以下、電子部品用絶縁基板１がフェライトである場合について説明する。

（実施例１）
まず、Ｆｅ_２Ｏ_３粉末７００ｇと、ＣｕＯ粉末６０ｇと、ＮｉＯ粉末６０ｇと、ＺｎＯ粉末１８０ｇに、４０００ｃｍ^３の純水とともにジルコニアボールを使用した７０００ｃｍ^３のボールミルにて２４時間かけて混合した後、乾燥した混合粉末をジルコニアるつぼに入れて大気中７３０℃で１時間加熱することによりフェライト仮焼粉末を作製した。実施例１におけるフェライト仮焼粉末の平均粒径は０．０８μｍである。作製したフェライト仮焼粉末１００質量部に対し、バインダーとしてブチラール樹脂１０質量部、有機溶剤としてＩＰＡを４５質量部添加し、ボールミル法により混合しスラリーとした。このスラリーを用いてドクターブレード法によりポリエチレンテレフタレートからなる支持体上にセラミックスラリーを塗布し、乾燥後に剥離することで厚さ１００μｍの平坦なフェライトグリーンシートを成型した。

次に、フェライトグリーンシートを積み重ねて、５ＭＰａの圧力と５０℃の温度で加熱圧着して積層体を作製した。

次に、この積層体を、空気雰囲気中で５００℃、３時間の条件で焼成し有機分を除去して、空気雰囲気中で９００℃、１時間の条件で焼成しフェライト基板を作製した。

（実施例２〜８）
スラリーを作製する際のボールミル法における混練時間を変更して表１に示すような平均粒子径のフェライト仮焼粉末を用い、またフェライト基板の作製する際の焼成時間を変更して表１に示すような平均結晶粒子径のフェライト結晶粒子とした以外は実施例１と同様にしてフェライト基板を作製した。

（比較例１〜８）
同じく、スラリーを作製する際のボールミル法における混練時間を変更して表１に示すような平均粒子径のフェライト仮焼粉末を用い、またフェライト基板の作製する際の焼成時間を変更して表１に示すような平均結晶粒子径のフェライト結晶粒子とした以外は実施例１と同様にしてフェライト基板を作製した。

実施例１〜８および比較例１〜８の試料について、フェライト仮焼粉末の平均粒径は、レーザー回折法による粒度計で、3回の繰り返し測定結果の平均値を算出した。フェライ
ト基板を縦断面視出来るように切断し、走査電子顕微鏡（ＳＥＭ）を用いてＳＥＭ像の視野（２４μｍ×１８μｍ）が重ならない３点を撮影して観察し、フェライト基板の主面におけるフェライト結晶粒子間の底部から隣接するフェライト結晶粒子の頂部を結ぶ線分までの高さＨ、フェライト基板の主面における隣接するフェライト結晶粒子の頂部同士の距離Ｌの平均値を測定した。同様に、走査電子顕微鏡（ＳＥＭ）を用いてＳＥＭ像の視野（２４μｍ×１８μｍ）が重ならない３点を撮影して観察し、画像解析ソフトを用いて、観察領域におけるフェライト結晶粒子の平均粒径を求めた。また、各試料の主面にポリイミドの絶縁層を介して厚みが10μｍの銅（Ｃｕ）の薄膜導体層を蒸着法により設けて薄膜導体層を略中央の視野（５０ｍｍ×５０ｍｍ）が重ならない３点を観察した。以上の結果を、表１に示す。

表１に、隣接するフェライト結晶粒子間における高さと距離の比率Ｈ／Ｌ、隣接するフェライト結晶粒子の頂部同士の距離Ｌ、フェライト結晶粒子の平均粒径の測定結果および薄膜導体層３の状態の観察結果を示す。

判定×のものは、薄膜導体層に欠陥が見られた。判定○のものは、薄膜導体層は安定して得られているが、フェライト基板に空隙が残り、フェライト基板の焼結性が低下している傾向が見られた。判定◎のものは、薄膜導体層、基板焼結性ともに良好であった。

１・・・・電子部品用絶縁基板
２・・・・セラミック結晶粒子
３・・・・薄膜導体層

Claims

セラミックスからなる電子部品用絶縁基板において、
前記電子部品用絶縁基板の主面に位置するセラミック結晶粒子の配置は、縦断面視において、隣接する前記セラミック結晶粒子間の底部から隣接する前記セラミック結晶粒子の頂部を結ぶ線分までの高さをＨ、隣接する前記セラミック結晶粒子の前記頂部同士の距離をＬとすると、
Ｈ／Ｌ ≦ １／２
０．１μｍ ≦Ｌ≦ ０．９μｍ
の関係が成り立つことを特徴とする電子部品用絶縁基板。
前記セラミック結晶粒子は平均粒径が０．１μｍ〜２．０μｍの範囲であることを特徴とする請求項１に記載の電子部品用絶縁基板。
請求項１または請求項２に記載の電子部品用絶縁基板と、
該電子部品用絶縁基板の主面に設けられた薄膜導体層とを備えていること特徴とする電子部品。