JP6363051B2 - 半導体装置及びインバータ回路 - Google Patents

Description

本発明は、半導体装置及びインバータ回路に関する。

電気自動車あるいはハイブリッド自動車においては、車両の動力源としてモータを搭載し、モータを駆動制御するためにインバータ回路を備えている。インバータ回路には、スイッチング素子としてＩＧＢＴや、MOSFETなどの半導体装置が用いられている。この種の半導体装置は使用時の発熱が大きい。例えば、特許文献１に記載の半導体装置は、上部放熱面を有する金属部材と下部放熱面を有する金属部材とで半導体素子を挟み込み、その間に樹脂部材を充填する構造である。

特開２００２−３２９８０４号公報

特許文献１に記載の半導体装置では、樹脂部材を充填しているため、熱伝導性が悪くなり、半導体素子の発熱を効率よく放熱することができなかった。

本発明による半導体装置は、半導体素子と、第１導体と、半導体素子を挟んで第１導体と対向する第２導体と、第１導体の半導体素子が配置された側の面とは反対側の面に形成された第１放熱面と、第２導体の半導体素子が配置された側の面とは反対側の面に形成された第２放熱面と、半導体素子が配置された側の両端に形成され、第１導体と第２導体の一方又は双方から突出する突出部と、突出部に設けられた絶縁膜とを備え、第１導体と第２導体は突出部に設けられた少なくとも２層の絶縁膜を介して接触し、突出部の少なくとも一部は、第１導体及び第２導体とは分離して構成されたスペーサ部であり、スペーサ部の熱伝導率は、第１導体及び第２導体の熱伝導率以上である。
または、スペーサ部の熱容量は、第１導体及び第２導体の熱容量以上である。
または、半導体素子は、インバータ回路の上アームを構成する第１半導体素子と、当該インバータ回路の下アームを構成する第２半導体素子と、を含み、第１導体は、第１半導体素子を挟んで第２導体と対向して配置される正極側第１導体と、第２半導体素子を挟んで第２導体と対向して配置される負極側第１導体と、を含み、突出部の少なくとも一部は、第１導体及び第２導体とは分離して構成され、かつ正極側第１導体と負極側第１導体を跨って配置されたスペーサ部である。
本発明によるインバータ回路は、請求項４，８−９のいずれか１項に記載の半導体装置をスイッチング素子として用いた。

本発明によれば、半導体素子の発熱を効率よく放熱することができる。

第１の実施形態における半導体装置の断面図である。 第２の実施形態における１相分のインバータ回路を示す図である。 第２の実施形態における半導体装置の組み立て前の断面図である。 第２の実施形態における半導体装置の断面図である。 第３の実施形態における半導体装置の断面図である。 第４の実施形態における半導体装置の断面図である。 第５の実施形態における半導体装置の断面図である。 第６の実施形態における半導体装置の断面図である。 第７の実施形態における１相分のインバータ回路を示す図である。 第７の実施形態における半導体装置の断面図である。 第７の実施形態におけるインバータ回路を示す図である。

（第１の実施形態）
図１は、半導体装置１の断面図である。半導体装置１は、半導体素子２を第1導体３と第２導体４とで挟んで構成されている。半導体素子２は、例えばIGBTやMOSFETである。
半導体素子２と第1導体３の間には、メタライズ層５と半田層６が設けられ、半導体素子２と第1導体３が電気的に接続されている。半導体素子２と第２導体４の間も同様に、メタライズ層５と半田層６が設けられている。メタライズ層５は、半田の濡れ性を確保するために設けられたものである。本実施形態では半田による接続の例を示したが、焼結による接続であってもよい。７は半導体素子２の制御信号用の配線を示す。８は制御信号用の配線と第２導体４の間を絶縁する絶縁膜である。

第1導体３と第２導体４は、電流経路、及び、熱流経路を形成すると共に、熱を一時的に蓄える熱容量を有する構造物である。第1導体３は、半導体素子２が配置された側の面とは反対側の面に第1放熱面３１を形成し、第２導体４は、半導体素子２が配置された側の面とは反対側の面に第２放熱面４１を形成している。第１導体３と第２導体４は、半導体素子２が配置された側の両端であって、半導体素子２を囲む両側に突出する突出部３２、４２を形成している。

第１導体３の突出部３２は、第２導体４の突出部４２と接触するが、第１導体３の突出部３２の接触面には絶縁膜３３が設けられている。第２導体４の突出部４２の接触面には絶縁膜４３が設けられている。絶縁膜３３、４３は有機絶縁膜で構成されている。有機絶縁膜は、有機材料のコーティングや、フィルムで形成される。このように、絶縁膜に膜状の有機材料を用いることにより、電気的な絶縁を確保することができる。また、金属より熱抵抗が高い有機材料を薄く構成し、突出部３２、４２の接触面で広く接触しているので、第１導体３と第２導体４と間の熱を相互に伝達できるため、半導体素子２に発生した熱を有効に熱拡散することができる。

なお、絶縁膜３３、４３の少なくとも一方は、金属表面処理による絶縁膜を用いてもよい。この場合は、製造プロセスにおける搬送時の絶縁膜の機械的強度を高めることができるため、信頼性が向上する。また、絶縁膜３３、４３の少なくとも一方は、絶縁性の接着層としてもよい。この場合は、強固な接着により絶縁の信頼性を向上することができる。また、絶縁膜３３、４３は、合計で２層の構成であるので、絶縁の信頼性を向上することができる。なお、絶縁膜３３、４３は、合計で２層の構成を例に説明したが、合計で３層以上の構成にしてもよい。例えば、合計で３層の場合は、絶縁膜３３を２層で構成し、絶縁膜４３を１層で構成する。

本実施形態によれば、半導体素子２の発熱は、第1導体３、及び、第２導体４を介して、第1放熱面３１、及び、第２放熱面４１から放熱されるので、半導体素子２の温度上昇を抑制できる。また、第１導体３及び第２導体４は、熱容量を確保できる構造のため、過渡的な半導体素子２の損失に伴う温度上昇を抑制できる。更に、絶縁膜３３、４３による２層以上の構成により絶縁の信頼性も確保できる。

（第２の実施形態）
図２〜図４を参照して第２の実施形態について説明する。
図２は、１相分のインバータ回路を示す図である。直流電源の正極側（高電位側）に設けられた正極端子ＶＰと負極側（低電位側）に設けられた負極端子ＶＮの間に、上アームスイッチング用の半導体素子２ａと下アームスイッチング用の半導体素子２ｂが直列に接続されている。半導体素子２ａと半導体素子２ｂの接続点から出力電圧ＡＣが出力される。

図３は、半導体装置１００の組み立て前の断面図を示す。半導体装置１００は、図２に示した１相分のインバータ回路を含むもので、半導体素子２ａ、２ｂを直列に配置して構成される。なお、半導体素子２ａ、２ｂの夫々は、図１で示した半導体素子２と同様な構成である。

半導体装置１００には、負極端子ＶＮに接続される負極側第１導体５０と、正極端子ＶＰに接続される正極側第１導体６０とが、並列して設けられている。負極側第１導体５０の表面は、半導体素子２ｂと接続される部分を除いて、絶縁膜５１で覆われている。正極側第１導体６０の表面は、半導体素子２ａと接続される部分を除いて、絶縁膜６１で覆われている。負極側第１導体５０と正極側第１導体６０との対抗する位置には、出力電圧ＡＣが出力される第２導体７０が設けられている。第２導体７０の表面は、半導体素子２ａ、２ｂと接続される部分を除いて、絶縁膜７１で覆われている。絶縁膜５１、６１、７１は、金属の表面処理、例えば、アルマイト処理や樹脂材料の塗膜などで構成される。

下部ハウジング８０は、負極側第１導体５０と正極側第１導体６０を包み込み、上部ハウジング９０は、第２導体７０を包み込む熱伝導体である。下部ハウジング８０の下面は放熱面８１を構成し、上部ハウジング９０の上面は放熱面９１を構成する。下部ハウジング８０と上部ハウジング９０の間に、半導体素子２ａと半導体素子２ｂを上下から挟み込んで半導体装置１００を組み立てる。下部ハウジング８０と上部ハウジング９０を部材として予め製作しておくことで、半導体装置１００の製造プロセスが簡略化できる。

図４は、組み立てた後の半導体装置１００の断面図を示す。下部ハウジング８０及び上部ハウジング９０は接地されている。負極側第１導体５０の突出部５２は、第２導体７０の突出部７２と絶縁膜５１、７１を介して接触する。正極側第１導体６０の突出部６２は、第２導体７０の突出部７２と絶縁膜５１、７１を介して接触する。また、負極側第１導体５０と正極側第１導体６０とが隣接して配置される。このため相互インダクタンスの作用により寄生インダクタンスを低減できるため、半導体素子２ａ、２ｂのスイッチング時の跳ね上がり電圧を抑制できる。これにより、より低い耐圧の半導体素子２ａ、２ｂを用いることが可能になり、オン抵抗も低減できるため、損失を低減でき、コストの削減にも貢献できる。

半導体素子２ａ、２ｂから発生した熱は、負極側第１導体５０及び正極側第１導体６０から下部ハウジング８０に伝達され、下部ハウジング８０の放熱面８１から放熱する。更に、半導体素子２ａ、２ｂから発生した熱は、第２導体７０から上部ハウジング９０に伝達され、上部ハウジング９０の放熱面９１から放熱する。また、負極側第１導体５０と正極側第１導体６０は絶縁膜５１、６１を介して互いに接触しており、負極側第１導体５０の突出部５２と正極側第１導体６０の突出部６２は、絶縁膜５１、６１、７１を介して第２導体７０の突出部７２と接触している。このため、半導体素子２ａ若しくは半導体素子２ｂのいずれか高い方の熱は、負極側第１導体５０、正極側第１導体６０、第２導体７０を経て、下部ハウジング８０の放熱面８１、あるいは上部ハウジング９０の放熱面９１より放出される。

以上の例では、１相分のインバータ回路に相当する半導体素子を１つの半導体装置１００として組み込んだが、２相分若しくは３相分のインバータ回路に相当する半導体素子を１つの半導体装置１００として組み込んでもよい。この場合、半導体装置１００の小型化を図りながら半導体素子の発熱を効率よく放熱することができる。

（第３の実施形態）
図５は、第３の実施形態における半導体装置１００の断面図である。図２に示した第２の実施形態と比較して、第２導体７０の突出部７２を無くし、負極側第１導体５０の突出部５２、及び正極側第１導体６０の突出部６２を長くしている。その他の構成は第２の実施形態と同様であるので説明を省略する。

この第３の実施形態によれば、第２の実施形態と同様の作用効果を有する他、第２導体７０に突出部７２を形成する必要がなくなるので、加工の工数を削減でき、コストを低減できる。

（第４の実施形態）
図６は、第４の実施形態における半導体装置１００の断面図である。図２に示した第２の実施形態と比較して、負極側第１導体５０の突出部５２、正極側第１導体６０の突出部６２、及び第２導体７０の突出部７２を分離し、これらの突出部に相当するスペーサ５３を設けている。その他の構成は第２の実施形態と同様であるので説明を省略する。図６において、半導体素子２ａと半導体素子２ｂの間にあるスペーサ５３は、負極側第１導体５０と正極側第１導体６０を跨って配置されている。スペーサ５３の材料には、スペーサ５３の熱伝導率が、負極側第１導体５０、正極側第１導体６０、及び第２導体７０の熱伝導率以上となり、かつ、スペーサ５３の熱容量が、負極側第１導体５０、正極側第１導体６０、及び第２導体７０の熱容量以上となるようなものを用いることが好ましい。これにより、半導体素子２ａ及び半導体素子２ｂに発生した熱を効率的に吸収して速やかに放熱面８１及び９１に伝達し、熱拡散の効率を向上できる。なお、スペーサ５３の材料として、スペーサ５３の熱伝導率または熱容量のいずれか一方のみが、負極側第１導体５０、正極側第１導体６０、及び第２導体７０の熱伝導率または熱容量以上となるようなものを用いてもよい。

この第４の実施形態によれば、第２の実施形態と同様の作用効果を有する他、負極側第１導体５０の突出部５２、正極側第１導体６０の突出部６２、及び第２導体７０の突出部７２を形成する必要がなくなるので、加工の工数を削減でき、コストを低減できる。なお、図６のように、負極側第１導体５０の突出部５２、正極側第１導体６０の突出部６２、及び第２導体７０の突出部７２の全てを分離してスペーサ５３としなくてもよい。例えば、半導体素子２ａと半導体素子２ｂの間に挟まれた突出部のみを分離してスペーサ５３とし、それ以外の突出部はそのままとすることもできる。また、図１に示した第１の実施形態において、第１導体３の突出部３２や第２導体４の突出部４２を分離し、図６のスペーサ５３と同様の構成としてもよい。

（第５の実施形態）
図７は、第５の実施形態における半導体装置１００の断面図である。図６に示した第４の実施形態と比較して、上部ハウジング９０が下部ハウジング８０を覆う形状で、下部ハウジング８０の放熱面８１に達する構造となる。その他の構成は第４の実施形態と同様であるので説明を省略する。

第５の実施形態によれば、上部ハウジング９０は放熱面９１と放熱面８１に、他の部材を介することなく直接接触されるため、放熱面８１への熱抵抗を低減でき、半導体素子２ａ及び半導体素子２ｂに発生した熱を速やかに伝達して熱拡散の効率を向上できる。

（第６の実施形態）
図８は、第６の実施形態における半導体装置１００の組み立て前の断面図である。図２に示した第２の実施形態と比較して、下部ハウジング８０に熱伝導性が高い部材８２を、上部ハウジング９０に熱伝導性が高い部材９２を挿入している。その他の構成は第２の実施形態と同様であるので説明を省略する。これにより、下部ハウジング８０、上部ハウジング９０の熱拡散を向上させることができる。なお、熱伝導性が高い部材は、下部ハウジング８０若しくは上部ハウジング９０のいずれか一つに挿入するようにしてもよい。また、熱伝導性が高い部材として、熱輸送効率が高いヒートパイプなどを用いてもよい。

この第６の実施形態によれば、第２の実施形態と同様の作用効果を有する他、下部ハウジング８０、若しくは上部ハウジング９０の熱拡散を向上させることができる。

（第７の実施形態）
図９は、１相分のインバータ回路を示す図である。直流電源の正極側（高電位側）に設けられた正極端子ＶＰと負極側（低電位側）に設けられた負極端子ＶＮの間に、上アームスイッチング用の半導体素子２ａと下アームスイッチング用の半導体素子２ｂが直列に接続されている。更に、正極端子ＶＰと負極端子ＶＮの間であって、直列接続された半導体素子２ａと半導体素子２ｂに対して並列に、コンデンサ５５が接続される。半導体素子２ａと半導体素子２ｂの接続点から出力電圧ＡＣが出力される。

図１０は、第７の実施形態における半導体装置１００の断面図である。半導体装置１００は、図９に示した１相分のインバータ回路を含むものである。図１０に示す半導体装置１００は、図２に示した第２の実施形態と比較して、コンデンサ５５を有している。その他の構成は第２の実施形態と同様であるので説明を省略する。

コンデンサ５５は、負極側第１導体５０と正極側第１導体６０との間に埋め込まれるように形成されている。このコンデンサ５５は、例えば、複数のセラミックコンデンサをレイアウトとの兼ね合いを考慮して並列に設ける。これにより、過渡的なサージ電流を抑制する。

この第７の実施形態では、半導体装置１００のパッケージ内にコンデンサ５５も内蔵している。コンデンサ５５を半導体装置１００のパッケージの外に設けた場合には、寄生インダクタンス成分が問題になるが、本実施形態によれば寄生インダクタンス成分を大幅に抑制できる。このため、スイッチング動作時の跳ね上がり電圧やリンギングの抑制に効果がある。

図１１は、図１０に示した半導体装置１００を３相分用いたインバータ回路を示す図である。
Ｕ相のインバータ回路２０１、Ｖ相のインバータ回路２０２、Ｗ相のインバータ回路２０３が、直流電源３００に接続される。正極端子ＶＰと負極端子ＶＮの間にフィルタコンデンサ４００が接続される。各インバータ回路２０１、２０２、２０３の出力電圧ＡＣはモータ５００へ入力される。

各インバータ回路２０１、２０２、２０３の構成は、図９に示した１相分のインバータ回路と同様である。インバータ回路２０１は、上アームスイッチング用の半導体素子２０１ａと下アームスイッチング用の半導体素子２０１ｂが直列に接続され、直列接続された半導体素子２ａと半導体素子２ｂに対して並列に、コンデンサ５５１が接続される。インバータ回路２０２、２０３も同様であるので説明を省略する。

本実施形態では、図１０に示した半導体装置１００を用いて３相のインバータ回路を構成してモータ５００を駆動する。これにより、サージ電圧を抑制できるためモータ５００の信頼性を向上できる。また、半導体装置１００は、図１０に示すように、負極側第１導体５０、正極側第１導体６０、第２導体７０等の熱容量を有するので、瞬発的に要求される最高出力でモータ５００を運転する際に伴う半導体素子の温度上昇を抑制できる。これにより、インバータ回路の小型化を図ることができる。また、半導体装置１００内にコンデンサを実装しているため損失の低減と低コスト化に貢献できる。

以上説明した実施形態によれば、次の作用効果が得られる。
（１）半導体装置１は、半導体素子２と、第１導体３と、半導体素子２を挟んで第１導体３と対向する第２導体４と、第１導体３の半導体素子２が配置された側の面とは反対側の面に形成された第１放熱面３１と、第２導体４の半導体素子２が配置された側の面とは反対側の面に形成された第２放熱面４１と、半導体素子２が配置された側の両端に形成され、第１導体３と第２導体４の一方又は双方から突出する突出部３２、４２と、突出部３２、４２に設けられた絶縁膜３３、４３とを備え、第１導体３と第２導体４は突出部３２、４２に設けられた少なくとも２層の絶縁膜３３、４３を介して接触する。半導体素子２を挟み込む第１導体３と第２導体４とが少なくとも２層以上の絶縁膜３３、４３を介して接触する構成により絶縁を保ちつつ、両者間の熱抵抗を積極的に低く抑えた構造とする。
これにより、半導体素子の発熱を効率よく放熱することができる。

本発明は、上記の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の各実施形態を組み合わせた構成であってもよい。

１、１００ 半導体装置
２、２ａ、２ｂ 半導体素子
３ 第１導体
４ 第２導体
５ メタライズ層
６ 半田層
３１ 第1放熱面
３２、４２、５２、６２、７２ 突出部
３３、４３、５１、６１、７１ 絶縁膜
４１ 第２放熱面
５０ 負極側第１導体
６０ 正極側第１導体
７０ 第２導体
８０ 下部ハウジング
９０ 上部ハウジング

Claims (10)

1. 半導体素子と、
   第１導体と、
   前記半導体素子を挟んで前記第１導体と対向する第２導体と、
   前記第１導体の前記半導体素子が配置された側の面とは反対側の面に形成された第１放熱面と、
   前記第２導体の前記半導体素子が配置された側の面とは反対側の面に形成された第２放熱面と、
   前記半導体素子が配置された側の両端に形成され、前記第１導体と前記第２導体の一方又は双方から突出する突出部と、
   前記突出部に設けられた絶縁膜とを備え、
   前記第１導体と前記第２導体は前記突出部に設けられた少なくとも２層の前記絶縁膜を介して接触し、
   前記突出部の少なくとも一部は、前記第１導体及び前記第２導体とは分離して構成されたスペーサ部であり、
   前記スペーサ部の熱伝導率は、前記第１導体及び前記第２導体の熱伝導率以上である半導体装置。
2. 半導体素子と、
   第１導体と、
   前記半導体素子を挟んで前記第１導体と対向する第２導体と、
   前記第１導体の前記半導体素子が配置された側の面とは反対側の面に形成された第１放熱面と、
   前記第２導体の前記半導体素子が配置された側の面とは反対側の面に形成された第２放熱面と、
   前記半導体素子が配置された側の両端に形成され、前記第１導体と前記第２導体の一方又は双方から突出する突出部と、
   前記突出部に設けられた絶縁膜とを備え、
   前記第１導体と前記第２導体は前記突出部に設けられた少なくとも２層の前記絶縁膜を介して接触し、
   前記突出部の少なくとも一部は、前記第１導体及び前記第２導体とは分離して構成されたスペーサ部であり、
   前記スペーサ部の熱容量は、前記第１導体及び前記第２導体の熱容量以上である半導体装置。
3. 半導体素子と、
   第１導体と、
   前記半導体素子を挟んで前記第１導体と対向する第２導体と、
   前記第１導体の前記半導体素子が配置された側の面とは反対側の面に形成された第１放熱面と、
   前記第２導体の前記半導体素子が配置された側の面とは反対側の面に形成された第２放熱面と、
   前記半導体素子が配置された側の両端に形成され、前記第１導体と前記第２導体の一方又は双方から突出する突出部と、
   前記突出部に設けられた絶縁膜とを備え、
   前記第１導体と前記第２導体は前記突出部に設けられた少なくとも２層の前記絶縁膜を介して接触し、
   前記突出部の少なくとも一部は、前記第１導体及び前記第２導体とは分離して構成されたスペーサ部であり、
   前記スペーサ部の熱容量は、前記第１導体及び前記第２導体の熱容量以上であり、
   前記スペーサ部の熱伝導率は、前記第１導体及び前記第２導体の熱伝導率以上である半導体装置。
4. 半導体素子と、
   第１導体と、
   前記半導体素子を挟んで前記第１導体と対向する第２導体と、
   前記第１導体の前記半導体素子が配置された側の面とは反対側の面に形成された第１放熱面と、
   前記第２導体の前記半導体素子が配置された側の面とは反対側の面に形成された第２放熱面と、
   前記半導体素子が配置された側の両端に形成され、前記第１導体と前記第２導体の一方又は双方から突出する突出部と、
   前記突出部に設けられた絶縁膜とを備え、
   前記第１導体と前記第２導体は前記突出部に設けられた少なくとも２層の前記絶縁膜を介して接触し、
   前記半導体素子は、インバータ回路の上アームを構成する第１半導体素子と、当該インバータ回路の下アームを構成する第２半導体素子と、を含み、
   前記第１導体は、前記第１半導体素子を挟んで前記第２導体と対向して配置される正極側第１導体と、前記第２半導体素子を挟んで前記第２導体と対向して配置される負極側第１導体と、を含み、
   前記突出部の少なくとも一部は、前記第１導体及び前記第２導体とは分離して構成され、かつ前記正極側第１導体と前記負極側第１導体を跨って配置されたスペーサ部である半導体装置。
5. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記２層の絶縁膜の少なくとも一方は、有機絶縁膜で構成された半導体装置。
6. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記２層の絶縁膜の少なくとも一方は、金属表面処理による絶縁膜である半導体装置。
7. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記２層の絶縁膜の少なくとも一方は、接着層である半導体装置。
8. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記半導体素子は、インバータ回路の上アームを構成する第１半導体素子と、前記インバータ回路の下アームを構成する第２半導体素子と、を含み、
   前記第１導体は、前記第１半導体素子を挟んで前記第２導体と対向して配置される正極側第１導体と、前記第２半導体素子を挟んで前記第２導体と対向して配置される負極側第１導体と、を含み、
   前記突出部は、前記正極側第１導体から前記第２導体へ向かって突出する正極側突出部と、前記負極側第１導体から前記第２導体へ向かって突出する負極側突出部と、を含む半導体装置。
9. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記半導体素子は、インバータ回路の上アームを構成する第１半導体素子と、前記インバータ回路の下アームを構成する第２半導体素子と、を含み、
   前記第１導体は、前記第１半導体素子を挟んで前記第２導体と対向して配置される正極側第１導体と、前記第２半導体素子を挟んで前記第２導体と対向して配置される負極側第１導体と、を含み、
   前記正極側第１導体と、前記負極側第１導体との間にコンデンサを配置した半導体装置。
10. 請求項４，８−９のいずれか１項に記載の半導体装置をスイッチング素子として用いたインバータ回路。

Images