JP6362456B2 - モータ駆動回路およびそれを用いた冷却装置、電子機器 - Google Patents

Description

本発明は、モータ駆動回路に関する。

近年のパーソナルコンピュータやワークステーションの高速化にともない、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）などの演算処理ＬＳＩ（Large Scale Integrated circuit）の動作速度は上昇の一途をたどっている。このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩからの発熱は、そのＬＳＩ自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、ＬＳＩの適切な熱冷却はきわめて重要な技術となっている。

ＬＳＩを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりＬＳＩ表面に吹き付ける。

冷却ファンを駆動するモータにおいて、異物がファンに挟まるなどによりモータがロックした場合、コイルや半導体素子に過大な電流が流れるなどしてデバイスとしての信頼性を損ねるおそれがある。こうした問題に対処するために、モータの停止時にモータコイルへの通電を停止するロック保護回路が用いられる。

特許文献１に記載の技術は、モータの回転状態を検出する回転センサの出力をもとにモータの回転が停止したことが検出されると、モータが回転状態に復帰するまでの間、自動復帰信号Ｅが発生される。自動復帰信号Ｅは、たとえば、約０．５秒のオンと約３秒のオフとを順に繰り返す信号である。すなわち、モータの回転が停止したことが検出されると、約３秒間の休止期間を挟んで約０．５秒間のモータ起動が繰り返し試行される。

ところで、特許文献１に記載の技術では、モータがロックした場合だけでなく、制御入力信号からの指示によりモータが停止した場合にもロック保護機能が動作する。このため、ロック保護機能の動作後に外部からモータを回転させる信号が入力された場合、その入力がされた後、自動復帰信号Ｅがオンになるまでの間はモータを回転させることができない。すなわち、制御入力信号からの指示によりモータが停止した後に、冷却対象のデバイスの温度上昇を検知してモータが回転を再開する際、回転の開始までにタイムラグが発生し、温度管理をする上で問題となる。

特許文献３は、制御入力信号の指示によりモータが停止した後、ただちにモータの回転を再開するための技術を開示する。特許文献３において、駆動対象のファンモータの回転を指示する制御入力信号がモータの停止を所定時間以上指示した場合に、ロック保護回路はディスエーブル（オフ）とされる。これによれば、制御入力信号からの指示によりモータが停止した後の再駆動を迅速化できる。

特開２００５−６４０５号公報 特開平１０−２３４１３０号公報 特開２００８−２６３７３３号公報

本発明はかかる状況においてなされたものであり、ロック保護機能の有効、無効を適切に制御可能な駆動回路の提供にある。

本発明のある態様は、ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動回路に関する。モータ駆動回路は、外部からの制御入力信号にもとづいて、入力デューティ比を指示する第１デジタル値を生成する制御入力インタフェース回路と、第１デジタル値に対して、外部から設定可能な傾きで線形に増大するデューティ指令値を生成するデューティ演算部と、デューティ指令値に応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、制御パルスにもとづきファンモータを駆動する出力回路と、イネーブル状態、ディスエイブル状態が切りかえ可能であり、イネーブル状態においてファンモータのロックが検出されると、出力回路からファンモータへの通電を停止するロック保護回路と、ファンモータの回転が指示されるトルクオン状態、ファンモータの停止が指示されるトルクオフ状態のいずれかをデューティ指令値にもとづいて判定し、トルクオフ状態において、ロック保護回路をディスエーブル状態に切りかえるトルクオフ判定部と、を備える。

このモータ駆動回路では、入力デューティ比に対する出力デューティ比の傾きを外部から設定できる。その結果、同じ入力デューティ比に対して、出力デューティ比は異なる値を取り得る。この態様によれば、入力デューティ比を示す制御入力信号ではなく、出力デューティ比を示すデューティ指令値を監視することにより、モータの停止が意図的に指示されるトルクオフ状態を検出でき、ロック保護機能を適切に無効化できる。

トルクオフ判定部は、（i）トルクオン状態において、デューティ指令値が第１しきい値を下回ると、トルクオフ状態に遷移し、（ii）トルクオフ状態において、デューティ指令値が第２しきい値を上回ると、トルクオン状態に遷移してもよい。

第２しきい値は、第１しきい値より高く定められてもよい。
これにより、ロック保護回路のイネーブル、ディスエーブル状態の切りかえにヒステリシスを設定できるため、チャタリングを防止し、安定性を高めることができる。

デューティ演算部において、デューティ指令値には、第１しきい値、第２しきい値を利用したヒステリシスが設定されてもよい。
これにより、デューティ指令値（出力デューティ比）と、トルクオン状態、トルクオフ状態の切りかえを連動させることができ、安定動作が実現できる。

モータ駆動回路は、入力デューティ比に対する出力デューティ比の傾きを指示する情報を受ける傾き設定端子と、傾きを指示する情報に応じた第２デジタル値を取得する傾き取得部と、をさらに備えてもよい。デューティ演算部は、第１デジタル値に対して、第２デジタル値に応じた傾きで、デューティ指令値を線形に増大させてもよい。

制御入力インタフェース回路は、制御入力信号として、入力デューティ比を有する入力パルス変調信号を外部から受けるＰＷＭ入力端子と、入力パルス変調信号を受け、入力デューティ比に応じた第１デジタル値に変換するデューティ／デジタル変換器と、を含んでもよい。
この態様によると、デューティ／デジタル変換器を設けたことで、ＰＷＭ入力端子に入力パルス変調信号を直接入力することができる。

傾き設定端子は、傾きを指示するアナログのＤＣ電圧を受けるものであり、傾き取得部は、傾き設定端子のＤＣ電圧を第２デジタル値に変換する第１Ａ／Ｄコンバータを含んでもよい。

傾き設定端子は、傾きを指示するシリアルあるいはパラレルのデジタルデータを受けるものであり、傾き取得部は、デジタルデータを受信するインタフェース回路と、デジタルデータに応じた第２デジタル値を格納するメモリと、を含んでもよい。

傾き設定端子は、傾きを指示するデジタルデータを受けるものであり、傾き取得部は、デジタルデータに応じた第２デジタル値を格納する不揮発性メモリを含んでもよい。

制御入力インタフェース回路は、アナログのＤＣ電圧が入力されるＤＣ入力端子と、ＤＣ入力端子のＤＣ電圧を第３デジタル値に変換する第２Ａ／Ｄコンバータと、をさらに含んでもよい。デューティ演算部は、デューティ指令値を、第３デジタル値を下限としてクランプしてもよい。
これにより、ファンモータの最低回転数を任意に設定できる。また、モータ駆動回路を、アナログの入力ＤＣ電圧によって回転数を制御するプラットフォームにも利用することが可能となる。

デューティ演算部は、出力デューティ比をＯＵＴＤＵＴＹ、入力デューティ比をＩＮＤＵＴＹ、傾きをＳＬＰ、デューティ指令値の下限をＭＩＮ、パラメータをＯＦＳ、最大値を選択する関数をｍａｘ（）とするとき、以下の関係式にもとづいて、デューティ指令値を演算してもよい。
ＯＵＴＤＵＴＹ＝ＳＬＰ×ｍａｘ（ＩＮＤＵＴＹ，ＭＩＮ）＋ＯＦＳ

デューティ演算部は、出力デューティ比をＯＵＴＤＵＴＹ、入力デューティ比をＩＮＤＵＴＹ、傾きをＳＬＰ、デューティ指令値の下限をＭＩＮ、パラメータをＯＦＳ、最大値を選択する関数をｍａｘ（）とするとき、以下の関係式にもとづいて、デューティ指令値を演算してもよい。
ＯＵＴＤＵＴＹ＝ｍａｘ（ＳＬＰ×ＩＮＤＵＴＹ＋ＯＦＳ，ＭＩＮ）

パラメータＯＦＳは、定数Ｋを用いて、以下のいずれかの式で与えられてもよい。
ＯＦＳ＝１００×（Ｋ−ＳＬＰ）
ＯＦＳ＝１００×Ｋ
ＯＦＳ＝１００×（ＳＬＰ−Ｋ）

Ｋ＝１であってもよい。あるいは定数Ｋは、モータ駆動回路の外部から設定可能であってもよい。

デューティ／デジタル変換器は、値が１、０の２値に変換された入力パルス変調信号に、係数２^Ｌ（Ｌは自然数）を乗算するレベル変換回路と、レベル変換回路の出力データをフィルタリングし、第１デジタル値を出力するデジタルローパスフィルタと、を含んでもよい。

デジタルローパスフィルタは、１次ＩＩＲ（無限インパルス応答）フィルタであり、順に直列に接続された加算器、遅延回路、係数回路を含んでもよい。加算器は、レベル変換回路の出力データに遅延回路の出力データを加算し、係数回路の出力データを減算し、遅延回路は、加算器の出力データを遅延させ、係数回路は、遅延回路の出力データに、係数２^−ｎ（ｎは自然数）を乗算してもよい。

ｎは、係数回路の出力データのリップル幅が１以下となるように定められてもよい。

モータ駆動回路は、ロック保護回路がディスエーブル状態とされたことを契機として時間測定を開始し、それから所定時間の経過後に、当該モータ駆動回路の少なくとも一部を停止し、スタンバイモードに移行させるスタンバイ制御部をさらに備えてもよい。
この場合、トルクオフ状態に遷移した後であっても所定時間の経過前であれば、短時間でモータを再始動することができる（クイックスタート）。またトルクオフ状態が所定時間持続したときには、スタンバイモードに移行することで消費電力を低減できる。

モータ駆動回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのＩＣ（Integrated Circuit）として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のいずれかの態様の駆動回路と、を備える。

本発明の別の態様は電子機器である。この電子機器は、プロセッサと、前記プロセッサを冷却する上述の冷却装置と、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ロック保護の有効、無効を適切に制御できる。

実施の形態に係る駆動ＩＣを備える冷却装置の構成を示す回路図である。 第１実施例における入力デューティ比ＩＮＤＵＴＹと出力デューティ比ＯＵＴＤＵＴＹの関係を示す図である。 図３（ａ）、（ｂ）は、第２実施例における入力デューティ比ＩＮＤＵＴＹと出力デューティ比ＯＵＴＤＵＴＹの関係を示す図である。 図４（ａ）、（ｂ）は、デューティ演算部の入出力特性を示す図である。 駆動ＩＣの第１の構成例を示す回路図である。 デューティ／デジタル変換器の構成を示す回路図である。 図７（ａ）、（ｂ）は、図５のＰＷＭデューティ／デジタル変換器の動作を示す図である。 図８（ａ）、（ｂ）は、異なるプラットフォームにおける冷却装置の回路図である。 冷却装置を備えるコンピュータの斜視図である。 図１０（ａ）、（ｂ）は、第４変形例に係る駆動ＩＣの一部の回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る駆動ＩＣ１００を備える冷却装置２の構成を示す回路図である。冷却装置２は、たとえばデスクトップ型あるいはラップトップ型のコンピュータ、ワークステーション、ゲーム機器、オーディオ機器、映像機器などに搭載され、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、電源装置などの冷却対象（不図示）を冷却する。冷却装置２は、冷却対象に対向して設けられたファンモータ６と、ファンモータ６を駆動する駆動装置９を備える。

ファンモータ６は、ブラシレスＤＣモータである。駆動ＩＣ１００は、周辺の回路部品とともに駆動装置９を構成し、ファンモータ６をＰＷＭ駆動する。ホールセンサ８は、ファンモータ６の近傍に、ロータの位置を検出するために設けられる。駆動装置９の構成部品は、共通のプリント基板上に搭載される。図１には、駆動ＩＣ１００の基本構成を説明するために必要な周辺部品の一部のみを示す。

駆動ＩＣ１００は、外部からの制御入力信号ＣＮＴＩＮにもとづいてファンモータ６をＰＷＭ（Pulse Width Modulation）駆動する。

駆動ＩＣ１００は、制御入力インタフェース部１０１、傾き設定端子（以下、ＳＬＯＰＥ端子ともいう）、傾き取得部１０４、デューティ演算部１０８、デジタルパルス幅変調器１１０、出力回路１２０、ホールコンパレータ２０２、ロック保護回路２３２、トルクオフ判定部２３４を備え、ひとつの半導体基板上に一体集積化された機能ＩＣである。

制御入力インタフェース部１０１は、制御入力信号ＣＮＴＩＮにもとづいて、入力デューティ比ＩＮＤＵＴＹを指示する第１デジタル値Ｄ_ＰＷＭを生成する。制御入力信号ＣＮＴＩＮの信号形式や制御入力インタフェース部１０１の回路構成は特に限定されない。

駆動ＩＣ１００は、入力デューティ比ＩＮＤＵＴＹに対する出力デューティ比ＯＵＴＤＵＴＹの傾きＳＬＰが外部から設定可能に構成される。傾き設定端子（ＳＬＯＰＥ端子ともいう）には、傾きＳＬＰを指示する情報が入力される。傾き取得部１０４は、傾きＳＬＰを指示する情報を受け、傾きＳＬＰに応じた第２デジタル値Ｄ_ＳＬＰを取得する。

デューティ演算部１０８は、第１デジタル値Ｄ_ＰＷＭに対して、第２デジタル値Ｄ_ＳＬＰに応じた傾き（ＳＬＰ）をもって線形に増大するデューティ指令値Ｄ_ＤＵＴＹを生成する。このデューティ指令値Ｄ_ＤＵＴＹは、制御パルスＳ_ＣＮＴのデューティ比ＯＵＴＤＵＴＹを指示するデータである。デジタルパルス幅変調器１１０は、デューティ指令値Ｄ_ＤＵＴＹに応じた出力デューティ比ＯＵＴＤＵＴＹを有する制御パルスＳ_ＣＮＴを生成する。

デューティ演算部１０８の演算処理を説明する。たとえばデューティ演算部１０８は、式（１）にもとづいてデューティ指令値Ｄ_ＤＵＴＹの値（出力デューティ比ＯＵＴＤＵＴＹ）を演算してもよい。
ＯＵＴＤＵＴＹ＝ＳＬＰ×ＩＮＤＵＴＹ＋１００×（１−ＳＬＰ） …（１）
ただし、ＯＵＴＤＵＴＹ≧０である必要があるから、式（１）の値が負であるときには、ＯＵＴＤＵＴＹ＝０とする。

式（１）の関係は、ＩＮＤＵＴＹ＝１００％のときにＯＵＴＤＵＴＹ＝１００％となるように、１００％を基準として定められている。

駆動ＩＣ１００には、ホールセンサ８が生成するホール信号Ｈ−、Ｈ＋が入力される。ホールコンパレータ２０２は、ホール信号Ｈ−、Ｈ＋を比較し、ロータの位置を示すパルス信号（方形波信号）Ｓ２を生成し、出力回路１２０に出力する。

出力回路１２０は、ホールコンパレータ２０２の出力Ｓ２にもとづいて、出力ＯＵＴ１、ＯＵＴ２を交互に選択しながら、選択された出力を、制御パルスＳ_ＣＮＴにもとづいてスイッチングする。

出力回路１２０は、コントロールロジック回路２０８、プリドライバ２１０、Ｈブリッジ回路２１２を備える。コントロールロジック回路２０８は、ホールコンパレータ２０２からのパルス信号Ｓ２と、デジタルパルス幅変調器１１０からの制御パルスＳ_ＣＮＴを論理合成し、Ｈブリッジ回路２１２の４個のトランジスタそれぞれのオン、オフを指示するパルス信号Ｓ１を生成する。プリドライバ２１０は、パルス信号Ｓ１にもとづいてＨブリッジ回路２１２をスイッチングする。

ロック保護回路２３２は、イネーブル状態とディスエーブル状態が切りかえ可能に構成され、イネーブル状態においてファンモータ６が回転しているか否かを検出し、ファンモータ６のロックに起因する回転停止を検出すると、ファンモータ６への通電を停止させる。ロック保護回路２３２は、後述するイネーブル信号ＥＮがハイレベルである場合はイネーブル状態（有効）とされ、ローレベルである場合はディスエーブル状態（無効）とされる。

イネーブル状態において、ロック保護回路２３２は、たとえばホールコンパレータ２０２から出力されるパルス信号Ｓ２をモニタするなどしてファンモータ１１２のロックの有無を検出する。ロック保護回路２３２は、ファンモータ１１２のロックを検出すると、出力回路１２０に出力する停止信号Ｓ３をローレベルからハイレベルに切りかえる。停止信号Ｓ３がハイレベルに切りかわると、出力回路１２０は、Ｈブリッジ回路２１２を構成するトランジスタをすべてオフさせる。スイッチをオフさせる期間は、数百ｍｓ〜数秒であることが好ましい。停止信号Ｓ３により通電が停止されると、ファンモータ１１２には電流が供給されない。

これにより、ファンモータ１１２のロック時に過電流が流入することが防止される。なお、ファンモータ１１２が停止してからロック保護回路２３２にてその停止が確認されるまでには検証期間τ_ＬＯＣＫが設定されている。検証期間τ_ＬＯＣＫは、たとえば０．５ｓ程度であり、ロック保護回路２３２の内部構成により適宜決められる。一方、ディスエーブル状態においてロック保護回路２３２は、一貫してローレベルの停止信号Ｓ３をプリドライバ２１０に出力する。

トルクオフ判定部２３４は、ファンモータ６の回転が指示されるトルクオン状態、ファンモータの停止が指示されるトルクオフ状態のいずれかを、デューティ指令値Ｄ_ＤＵＴＹにもとづいて判定し、トルクオフ状態において、ロック保護回路２３２をディスエーブル状態に切りかえる。

以上が駆動ＩＣ１００の基本構成である。
この駆動ＩＣ１００によれば、ＳＬＰ（傾き設定）端子および傾き取得部１０４を設けたことにより、入力デューティ比ＩＮＤＵＴＹに対する出力デューティ比ＯＵＴＤＵＴＹの傾きＳＬＰを外部から設定できる。その結果、同じ入力デューティ比ＩＮＤＵＴＹに対して、出力デューティ比ＯＵＴＤＵＴＹは異なる値を取り得ることとなる。
そこでトルクオフ判定部２３４においては、入力デューティ比ＩＮＤＵＴＹを示す制御入力信号ＣＮＴＩＮ（Ｄ_ＰＷＭ）ではなく、出力デューティ比ＯＵＴＤＵＴＹを示すデューティ指令値Ｄ_ＤＵＴＹを監視することにより、ファンモータ６の停止が意図的に指示されるトルクオフ状態を検出でき、ロック保護機能を適切に無効化できる。

続いて、デューティ演算部１０８の入出力特性と、トルクオフ判定部２３４の判定処理について、いくつかの実施例にもとづいて説明する。

（第１実施例）
図２は、第１実施例における入力デューティ比ＩＮＤＵＴＹと出力デューティ比ＯＵＴＤＵＴＹの関係を示す図である。図２には、傾きＳＬＰが０．５、１、２に設定されたときの、デューティ演算部１０８の入出力特性が示される。

この実施例では、トルクオフ判定部２３４は、出力デューティ比ＯＵＴＤＵＴＹを示すデューティ指令値Ｄ_ＤＵＴＹが０％であるとき、トルクオフ状態と判定し、デューティ指令値Ｄ_ＤＵＴＹが非ゼロであるとき、トルクオン状態と判定する。

（第２実施例）
図３（ａ）、（ｂ）は、第２実施例における入力デューティ比ＩＮＤＵＴＹと出力デューティ比ＯＵＴＤＵＴＹの関係を示す図である。図３（ｂ）には、図３（ａ）の拡大図が示される。

第１実施例では、トルクオフ状態において、制御入力信号ＣＮＴＩＮにノイズなどが混入すると、デューティ指令値Ｄ_ＤＵＴＹ（出力デューティ比）が非ゼロとなり、トルクオン状態に切りかわってしまう。
そこで第２実施例では、デューティ演算部１０８は、図３（ａ）、（ｂ）に示す入出力特性にもとづいて、デューティ指令値Ｄ_ＤＵＴＹを生成する。具体的には、出力デューティ比Ｄ_ＤＵＴＹに対して、所定の第１しきい値Ｄ_ＯＵＴ１が設定される。ここではＤ_ＯＵＴ１＝５％とする。式（１）から、第１しきい値Ｄ_ＯＵＴ１に対応する入力デューティ比ＩＮＤＵＴＹに対するしきい値Ｄ_ＩＮ１が計算される。しきい値Ｄ_ＩＮ１は、傾きＳＬＰごとに異なる値をとり、ＳＬＰ＝１のとき、Ｄ_ＩＮ１＠ＳＬＰ１＝５％、ＳＬＰ＝２のとき、Ｄ_ＩＮ１＠ＳＬＰ１＝５２．５％となる。
そしてデューティ演算部１０８は、ＩＮＤＵＴＹ＜Ｄ_ＩＮ１のとき、ＯＵＴＤＵＴＹ＝０とし、ＩＮＤＵＴＹ＞Ｄ_ＩＮ１のとき、式（１）にもとづいたＯＵＴＤＵＴＹを生成する。

一方でトルクオフ判定部２３４は、デューティ指令値Ｄ_ＤＵＴＹ（ＯＵＴＤＵＴＹ）を、第１しきい値Ｄ_ＯＵＴ１と比較し、ＯＵＴＤＵＴＹ≧Ｄ_ＯＵＴ１のときトルクオン状態とし、ＯＵＴＤＵＴＹ＜Ｄ_ＯＵＴ１のときトルクオフ状態とする。

第２実施例によれば、第１実施例よりも動作の安定性を高めることができる。

（第３実施例）
図４（ａ）、（ｂ）は、第３実施例における入力デューティ比ＩＮＤＵＴＹと出力デューティ比ＯＵＴＤＵＴＹの関係を示す図である。図４（ｂ）には、図４（ａ）の拡大図が示される。

第３実施例は、第２実施例にヒステリシスを設定したものと理解される。
第３実施例では、デューティ演算部１０８は、図４（ａ）、（ｂ）に示す入出力特性にもとづいて、デューティ指令値Ｄ_ＤＵＴＹを生成する。具体的には、出力デューティ比Ｄ_ＤＵＴＹに対して、所定の第１しきい値Ｄ_ＯＵＴ１と、第１しきい値Ｄ_ＯＵＴ１より大きい第２しきい値Ｄ_ＯＵＴ２が設定される。ここでは、Ｄ_ＯＵＴ１＝３％、Ｄ_ＯＵＴ２＝５％とする。

式（１）から、第１しきい値Ｄ_ＯＵＴ１、第２しきい値Ｄ_ＯＵＴ２それぞれに対して、対応する入力デューティ比ＩＮＤＵＴＹに対するしきい値Ｄ_ＩＮ１、Ｄ_ＩＮ２が計算される。
ＳＬＰ＝１のとき、Ｄ_ＩＮ１＠ＳＬＰ１＝３％、Ｄ_ＩＮ２＠ＳＬＰ１＝５％となる。
ＳＬＰ＝２のとき、Ｄ_ＩＮ１＠ＳＬＰ１＝５１．５％、Ｄ_ＩＮ２＠ＳＬＰ１＝５２．５％となる。

トルクオフ判定部２３４は、トルクオン状態において、デューティ指令値Ｄ_ＤＵＴＹ（ＯＵＴＤＵＴＹ）を、第１しきい値Ｄ_ＯＵＴ１と比較し、ＯＵＴＤＵＴＹ＜Ｄ_ＯＵＴ１となるとトルクオフ状態と判定する。反対に、トルクオフ状態において、ＯＵＴＤＵＴＹ＞Ｄ_ＯＵＴ２となるとトルクオン状態と判定する。

一方、デューティ演算部１０８は、トルクオン状態において、式（１）にしたがう出力デューティ比ＯＵＴＤＵＴＹを生成し、トルクオフ状態において、ＯＵＴＤＵＴＹ＝０％とする。

第３実施例によれば、ヒステリシスを設定することにより、第２実施例よりもさらに安定性を高めることができる。

以下では、駆動ＩＣ１００のより具体的な構成例を説明する。

図５は、駆動ＩＣ１００の第１の構成例を示す回路図である。駆動ＩＣ１００は、図１の駆動ＩＣ１００に加えて、第２Ａ／Ｄコンバータ１０６、電流クランプコンパレータ２０６、基準電圧源２１４、スタンバイ制御部２４０を備える。

１０番ピンの電源端子（ＶＣＣ端子ともいう）には、電源電圧Ｖ_ＤＤが入力され、１６番ピンの接地端子（ＧＮＤ端子ともいう）には接地電圧ＶＳＳが入力される。基準電圧源２１４は、所定レベルに安定化された基準電圧Ｖ_ＲＥＦを生成し、１１番ピンの基準電圧端子（単にＲＥＦ端子ともいう）から出力する。この基準電圧Ｖ_ＲＥＦは、駆動ＩＣ１００の内部および外部において使用される。なお、本明細書においてピンの番号は便宜的なものであり、ピンのレイアウト等とは無関係である。

Ｈブリッジ回路２１２の出力は、７番ピン（ＯＵＴ２）、９番ピン（ＯＵＴ１）を介してファンモータ６と接続される。またＨブリッジ回路２１２の下側の端子は、８番ピン（ＲＮＦ）と接続される。

駆動ＩＣ１００の２番ピン、３番ピンには、ホールセンサ８が生成するホール信号Ｈ−、Ｈ＋が入力される。

Ｈブリッジ回路２１２と接地電圧ＶＳＳが与えられる接地ラインの間には、言い換えれば８番ピンと接地ラインの間には、電流検出用の抵抗ＲＮＦが挿入される。抵抗ＲＮＦには、ファンモータ６に流れる電流に比例した検出電圧が発生する。検出電圧ＶＮＦは、ＲＣフィルタを介して６番ピンに入力される。電流クランプコンパレータ２０６は、検出電圧ＶＮＦを所定の電圧Ｖｃｌと比較する。電圧Ｖｃｌは、ファンモータ６に流れる電流の上限を規定するものである。電流クランプコンパレータ２０６の出力がアサート（ハイレベル）されると、コントロールロジック回路２０８は、ファンモータ６への通電を停止するようにパルス信号Ｓ１の論理値を変化させる。

本実施の形態において、ＳＬＯＰＥ端子には、傾きＳＬＰに応じた電圧レベルを有するアナログのＤＣ電圧Ｖ_{ＳＬＯＰＥ}が入力される。したがって傾き取得部１０４は、ＤＣ電圧Ｖ_{ＳＬＯＰＥ}をデジタル値Ｄ_ＳＬＰに変換する第１Ａ／Ｄコンバータ１０５で構成される。

スタンバイ制御部２４０は、ロック保護回路２３２がディスエーブル状態とされたことを契機として、言い換えればトルクオフ判定部２３４がトルクオフ状態を検出したことを契機として時間測定を開始し、それから所定時間の経過後に、駆動ＩＣ１００の少なくとも一部を停止し、スタンバイモードに移行させる。
これにより、トルクオフ状態となっても、所定時間の経過前であれば、短時間でモータを再始動することができる。またトルクオフ状態が所定時間持続したときには、スタンバイモードに移行することで消費電力を低減できる。

出力回路１２０の構成は図５のそれには限定されず、別の構成であってもよい。また図５において外付けされるホールセンサ８は、駆動ＩＣ１００に内蔵されてもよい。

続いて、制御パルスＳ_ＣＮＴの生成について説明する。

５番ピンのＰＷＭ入力端子（単にＰＷＭ端子ともいう）には、外部から、入力デューティ比ＩＮＤＵＴＹを有する入力パルス変調信号Ｓ_ＰＷＭ（制御入力信号ＣＮＴＩＮ）が入力される。デューティ／デジタル変換器１０２は、入力パルス変調信号Ｓ_ＰＷＭを受け、入力デューティ比ＩＮＤＵＴＹに応じた第１デジタル値Ｄ_ＰＷＭに変換する。ＰＷＭ入力端子およびデューティ／デジタル変換器１０２は、図１の制御入力インタフェース部１０１に対応する。

駆動ＩＣ１００は、入力デューティ比ＩＮＤＵＴＹに対する出力デューティ比ＯＵＴＤＵＴＹの傾きＳＬＰが外部から設定可能に構成される。４番ピンの傾き設定端子（ＳＬＯＰＥ端子ともいう）には、傾きＳＬＰを指示する情報が入力される。傾き取得部１０４は、傾きＳＬＰを指示する情報を受け、傾きＳＬＰに応じた第２デジタル値Ｄ_ＳＬＰを取得する。

本実施の形態において、ＳＬＯＰＥ端子には、傾きＳＬＰに応じた電圧レベルを有するアナログのＤＣ電圧Ｖ_{ＳＬＯＰＥ}が入力される。したがって傾き取得部１０４は、ＤＣ電圧Ｖ_{ＳＬＯＰＥ}をデジタル値に変換する第１Ａ／Ｄコンバータ１０５で構成される。

たとえばＶ_{ＳＬＯＰＥ}＝Ｖ_ＲＥＦのときにＳＬＰ＝２、Ｖ_{ＳＬＯＰＥ}＝Ｖ_ＲＥＦ／２のときＳＬＰ＝１、Ｖ_{ＳＬＯＰＥ}＝Ｖ_ＲＥＦ／４のときＳＬＰ＝１／２となるように、第１Ａ／Ｄコンバータ１０５は構成される。

デューティ演算部１０８は、第１デジタル値Ｄ_ＰＷＭに対して、第２デジタル値Ｄ_ＳＬＰに応じた傾き（ＳＬＰ）をもって線形に増大するデューティ指令値Ｄ_ＤＵＴＹを生成する。このデューティ指令値Ｄ_ＤＵＴＹは、制御パルスＳ_ＣＮＴのデューティ比ＯＵＴＤＵＴＹを指示するデータである。デジタルパルス幅変調器１１０は、デューティ指令値Ｄ_ＤＵＴＹに応じた出力デューティ比ＯＵＴＤＵＴＹを有する制御パルスＳ_ＣＮＴを生成する。

デューティ演算部１０８の演算処理を説明する。上述のように、デューティ演算部１０８は、式（１）にもとづいてデューティ指令値Ｄ_ＤＵＴＹの値（出力デューティ比ＯＵＴＤＵＴＹ）を演算してもよい。

さらに駆動ＩＣ１００は、外部から、ファンモータ６の最低回転数を設定可能となっている。１２番ピンのＤＣ入力端子（ＭＩＮ端子という）には、アナログのＤＣ電圧Ｖ_ＭＩＮが入力される。第２Ａ／Ｄコンバータ１０６は、第２ＤＣ電圧Ｖ_ＭＩＮを第３デジタル値Ｄ_ＭＩＮに変換する。デューティ演算部１０８は、デューティ指令値Ｄ_ＤＵＴＹを、第３デジタル値Ｄ_ＭＩＮを下限としてクランプする。

この場合、式（１）を式（２）に修正すればよい。ＭＩＮは第３デジタル値Ｄ_ＭＩＮが示す最小デューティ比である。
ＯＵＴＤＵＴＹ＝ＳＬＰ×ｍａｘ（ＩＮＤＵＴＹ，ＭＩＮ）＋１００×（１−ＳＬＰ） …（２）
ｍａｘは、ＩＮＤＵＴＹとＭＩＮのうち大きい方を選択する関数である。なお、デューティ演算部１０８の具体的な構成は特に限定されず、当業者であれば、積和演算器、乗算器、加算器などの組み合わせで、デューティ演算部１０８を構成可能であることが理解される。

ＭＩＮ端子の電圧Ｖ_ＭＩＮによっても、出力デューティ比ＯＵＴＤＵＴＹを制御可能であることから、ＭＩＮ端子および第２Ａ／Ｄコンバータ１０６も、図１の制御入力インタフェース部１０１に対応づけることができる。

なお、デューティ演算部１０８の入出力特性は、ＩＮＤＵＴＹ＝０％のときにＯＵＴＤＵＴＹ＝０％となるように、０％基準で定めてもよいし、ＩＮＤＵＴＹ＝５０％のときにＯＵＴＤＵＴＹ＝５０％となるように、５０％基準で定めてもよい。

図６は、デューティ／デジタル変換器１０２の構成を示す回路図である。デューティ／デジタル変換器１０２は、レベル変換回路１５０と、デジタルフィルタ１５２を備える。

入力ＰＷＭ信号Ｓ_ＰＷＭのハイレベルは１に、ローレベルは０に変換される。これはＣＭＯＳ（Complementary Metal Oxide Semiconductor）入力に入力ＰＷＭ信号Ｓ_ＰＷＭを入力すればよい。レベル変換回路１５０は、１／０信号に変換された入力ＰＷＭ信号に、係数２^Ｌを乗算する。Ｌ＝７のとき、入力ＰＷＭ信号Ｓ_ＰＷＭの１／０はそれぞれ１２８／０に変換され、後段のデジタルフィルタ１５２に入力される。

デジタルフィルタ１５２は、１次ＩＩＲ（Infinite Impulse Response）型ローパスフィルタであり、直列に設けられた加算器１５３、遅延回路１５４、係数回路１５６を備える。

遅延回路１５４は、ビット幅（Ｌ＋ｎ）を有し、ある周期Ｔ_ＣＬＫを有するクロック信号ＣＬＫと同期して、加算器１５３の出力データを遅延時間Ｔ_ＣＬＫ、遅延させる。

加算器１５３は、遅延回路１５４の出力データに、係数２^−ｎを乗算する。定数ｎは、ローパスフィルタの周波数特性を決定する。加算器１５３、係数回路１５６は、入力データをｎビット右シフトするビットシフタで構成してもよい。

加算器１５３は、レベル変換回路１５０の出力データ、遅延回路１５４の出力データを加算し、係数回路１５６の出力データを減算して、演算結果を遅延回路１５４に出力する。

図７（ａ）、（ｂ）は、図５のＰＷＭデューティ／デジタル変換器の動作を示す図である。図７（ａ）は、入力ＰＷＭ信号のデューティ比が５０％のときの、第１デジタル値Ｄ_ＰＷＭを示す。ｎの値を変えることにより、フィードバックループのゲイン（応答性）と、リップルが変化する。

クロック信号ＣＬＫの周波数ｆ_ＣＬＫを検討する。入力ＰＷＭ信号Ｓ_ＰＷＭをＬビットにてデューティ比に変換する場合、１／２^Ｌ以下の精度で正しく変換することが望ましい。たとえばＬ＝７ビット（０〜１２７）にてデューティ比に変換する場合、１／１２８≒１％以下の精度が望ましい。入力ＰＷＭ信号Ｓ_ＰＷＭのキャリア周波数ｆ_ＰＷＭを２８ｋＨｚと仮定すると、クロック信号ＣＬＫの周波数ｆ_ＣＬＫをこの２^Ｌ（＝１２８）倍、つまり３．６ＭＨｚ以上にすれば、データをとりこぼすことなく、入力ＰＷＭ信号の１周期ごとに、１つの第１デジタル値Ｄ_ＰＷＭを生成することができる。これによってビートの発生を防止できる。

続いてフィルタリングの係数ｎについて検討する。図７（ｂ）は、デューティ／デジタル変換器１０２のローパスフィルタ特性を示す図である。第１デジタル値Ｄ_ＰＷＭのリップルを１ステップ以内とするためには、利得Ｇ＝１／１２８＝−４２ｄＢ程度が目安となる。ｎ＝１２とした場合、入力ＰＷＭ信号ＰＷＭのキャリア周波数ｆ_ＰＷＭが２１ｋＨｚときに、−３８．５ｄＢ程度の除去率が得られ、キャリア周波数ｆ_ＰＷＭがさらに高くなれば、−４２ｄＢより低い除去率を得ることができる。

以上が駆動ＩＣ１００の構成である。続いてその動作を説明する。
駆動ＩＣ１００は、制御方式が異なる複数のプラットフォームで利用可能である。図８（ａ）、（ｂ）は、異なるプラットフォームにおける冷却装置２の回路図である。図８（ａ）と（ｂ）とでは、周辺回路が異なっている。

はじめに図８（ａ）のプラットフォームについて説明する。第１プラットフォームに係る冷却装置２ａでは、駆動ＩＣ１００の外部のプロセッサ、たとえばＣＰＵやマイコンから、入力ＰＷＭ信号Ｓ_ＰＷＭが、抵抗Ｒ２１を介してＰＷＭ端子（５番ピン）に入力される。

ＶＣＣ端子には、逆流防止用のダイオードＤ１を介して電源電圧Ｖ_ＤＤが入力される。またＶＣＣ端子には、過電圧保護用のツェナーダイオードＺＤ１および平滑化用のキャパシタＣ２を接続してもよい。

ＲＥＦ端子（１１番ピン）には、平滑化キャパシタＣ１１が接続される。ＲＥＦ端子からは、内部の基準電圧源２１４により基準電圧Ｖ_ＲＥＦが出力される。抵抗Ｒ３１、Ｒ３２は、ＲＥＦ端子の基準電圧Ｖ_ＲＥＦを分圧し、ホールセンサ８のホールバイアス電圧Ｖ_ＨＢを生成する。

抵抗Ｒ４１、Ｒ４２は、基準電圧Ｖ_ＲＥＦを分圧し、ＳＬＯＰＥ端子（４番ピン）に入力する。抵抗Ｒ５１、Ｒ５２は、基準電圧Ｖ_ＲＥＦを分圧し、ＭＩＮ端子（１２番ピン）に入力する。

以上が冷却装置２ａの構成である。
この冷却装置２ａによれば、抵抗Ｒ４１，４２の分圧比によって、図４の入出力特性の傾きを自由に設定することができる。またファンモータ６の最低回転数を、抵抗Ｒ５１、Ｒ５２の分圧比に応じて任意に設定することができる。

この冷却装置２ａは以下の利点を有する。
第１の利点は、図８（ａ）の冷却装置２ａでは、インタフェースとして抵抗Ｒ２１のみで足りるため、回路の部品点数を大幅に削減できることである。

第２の利点は、図８（ａ）のプラットフォームでは、入力ＰＷＭ信号のデューティ比ＩＮＤＵＴＹがデューティ／デジタル変換器１０２によってデジタル値に直接変換され、デジタル領域でパルス幅変調された制御入力信号Ｓ_ＣＮＴが生成される。したがって電源電圧Ｖ_ＤＤを高める必要がなく、低消費電力化を実現できる。

また、実施の形態に係る駆動ＩＣ１００では、アナログのＤＣ電圧に応じた回転数制御も可能である。図８（ｂ）のプラットフォームでは、ＤＣ端子に、外部から、ファンモータ６の回転数を指示するアナログの入力ＤＣ電圧Ｖ_ＤＣが入力される。

入力ＤＣ電圧Ｖ_ＤＣは、抵抗Ｒ６１を介してＭＩＮ端子に入力される。抵抗Ｒ６２がＲＥＦ端子とＤＣ端子の間に設けられる。またＲＥＦ端子とＤＣ端子の間には、ＭＩＮ端子の電圧をクランプするために、ダイオードＤ２、Ｒ６３が直列に設けられる。このプラットフォームでは、ＰＷＭ端子は、抵抗Ｒ２１を介して接地される。

以上が図８（ｂ）の冷却装置２ｂの構成である。この冷却装置２ｂでは、ＰＷＭ端子が接地されるため、デューティ／デジタル変換器１０２の出力Ｄ_ＰＷＭはゼロとなる。また第２Ａ／Ｄコンバータ１０６の出力Ｄ_ＭＩＮは、入力ＤＣ電圧Ｖ_ＤＣをデジタル値に変換した値でとなる。したがってＤ_ＭＩＮ＞Ｄ_ＰＷＭとなり、式（２）においてＭＩＮ＞ＩＮＤＵＴＹとなり、式（３）を得る。
ＯＵＴＤＵＴＹ＝ＳＬＰ×ＭＩＮ＋１００×（１−ＳＬＰ） …（３）

つまり、図８（ｂ）の冷却装置２ｂでは、入力ＤＣ電圧Ｖ_ＤＣに応じて、ファンモータ６の回転数を制御できる。

このように実施の形態に係る駆動ＩＣ１００は、ＰＷＭ信号にもとづく回転制御を行うプラットフォームにも、ＤＣ電圧にもとづく回転制御を行うプラットフォームにも使用することができる。すなわち駆動ＩＣ１００のユーザに、複数のプラットフォームを選択する自由度を提供することができる。

（用途）
最後に、冷却装置２の用途を説明する。
図９は、冷却装置２を備えるコンピュータの斜視図である。コンピュータ５００は、筐体５０２、ＣＰＵ５０４、マザーボード５０６、ヒートシンク５０８、および複数の冷却装置２を備える。

ＣＰＵ５０４は、マザーボード５０６上にマウントされる。ヒートシンク５０８は、ＣＰＵ５０４の上面に密着されている。冷却装置２＿１は、ヒートシンク５０８と対向して設けられ、ヒートシンク５０８に空気を吹き付ける。冷却装置２＿２は、筐体５０２の背面に設置され、筐体５０２の内部に外部の空気を送り込む。

冷却装置２は、図９のコンピュータ５００の他、ワークステーション、ノート型コンピュータ，テレビ、冷蔵庫、などの様々な電子機器に搭載可能である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、ファンモータ６の最低回転数を設定する方法として、式（２）を説明したが、本発明はそれには限定されず、より一般化した式（２ａ）を用いてもよい。
ＯＵＴＤＵＴＹ＝ＳＬＰ×ｍａｘ（ＩＮＤＵＴＹ，ＭＩＮ）＋ＯＦＳ …（２ａ）
ＯＦＳはパラメータであり、定数Ｋを用いて、以下の式（４ａ）〜（４ｃ）のいずれかで定義することができる。
ＯＦＳ＝１００×（Ｋ−ＳＬＰ） …（４ａ）
ＯＦＳ＝１００×Ｋ …（４ｂ）
ＯＦＳ＝１００×（ＳＬＰ−Ｋ） …（４ｃ）

定数Ｋは、シリアルインタフェースやパラレルインタフェース、あるいは設定ピンに対する入力を利用して、駆動ＩＣ１００の外部から設定可能であってもよい。あるいは定数Ｋは固定値であってもよい。なお、式（２）は、式（４ａ）を採用し、Ｋ＝１とした場合に相当する。

（第２変形例）
実施の形態では、ファンモータ６の最低回転数を設定する方法として、式（２）を説明したが、本発明はそれには限定されず、式（５）を用いてもよい。
ＯＵＴＤＵＴＹ＝ｍａｘ（ＳＬＰ×ＩＮＤＵＴＹ＋ＯＦＳ，ＭＩＮ） …（５）
ＯＦＳは、上記式（４ａ）〜（４ｃ）のいずれかで定義される。

式（２）は、入力デューティ比ＩＮＤＵＴＹをＭＩＮを下限としてクランプしたものと把握できる。これに対して式（５）は、出力デューティ比ＯＵＴＤＵＴＹを、ＭＩＮを下限としてクランプしたものと把握できる。

（第３変形例）
実施の形態においては、駆動対象のファンモータが単相駆動モータの場合について説明したが、本発明はこれに限定されるものではなく、その他のモータの駆動にも利用可能である。

（第４変形例）
実施の形態では、ＳＬＯＰＥ端子に、アナログＤＣ電圧を入力する構成としたが、本発明はそれに限定されない。ＳＬＯＰＥ端子には、デジタル形式で、傾きを指示する情報を入力してもよい。図１０（ａ）、（ｂ）は、第４変形例に係る駆動ＩＣの一部の回路図である。

図１０（ａ）の駆動ＩＣ１００ａは、シリアルインタフェースのひとつであるＩ^２Ｃ（Inter IC）インタフェースを備える。この場合、シリアルバスと接続されるインタフェース（Ｉ／Ｆ）端子が、ＳＬＯＰＥ端子となり、様々なデータに加えて、傾きＳＬＰを指示するシリアルのデジタルデータＤ_{ＳＬＯＰＥ}が入力される。駆動ＩＣ１００ａにおいて、傾き取得部１０４ａは、インタフェース回路１３０、メモリ１３２を備える。インタフェース回路１３０は、傾きＳＬＰを指示するデジタルデータＤ_{ＳＬＯＰＥ}を受信する。メモリ１３２はレジスタであり、デジタルデータに応じた第２デジタル値Ｄ_ＳＬＰを格納する。シリアルインタフェースに代えて、パラレルインタフェースを採用してもよい。

図１０（ｂ）の駆動ＩＣ１００ｂは、外部から書き込み可能な不揮発性メモリを備える。ＳＬＯＰＥ端子には、傾きＳＬＰを指示するデジタルデータＤ_{ＳＬＯＰＥ}が入力される。この場合、傾き取得部１０４ｂは、不揮発性メモリ１３４を利用して構成できる。不揮発性メモリ１３４は、書き込み可能なＲＯＭ（Read Only Memory）であり、ＳＬＯＰＥ端子に入力された第２デジタル値Ｄ_ＳＬＰを格納する。不揮発性メモリ１３４は、ソフトウェア的に書き込み可能なＯＴＰ（One Time Programmable）ＲＯＭ（Read Only Memory）であってもよいし、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などであってもよい。

（第５変形例）
駆動ＩＣ１００を構成する素子はすべて一体集積化されていてもよく、または別の集積回路に分けて構成されていてもよく、さらにはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。

２…冷却装置、４…ＣＰＵ、６…ファンモータ、８…ホールセンサ、９…駆動装置、１００…駆動ＩＣ、１０１…制御入力インタフェース部、１０２…デューティ／デジタル変換器、１０４…傾き取得部、１０５…第１Ａ／Ｄコンバータ、１０６…第２Ａ／Ｄコンバータ、１０８…デューティ演算部、１１０…デジタルパルス幅変調器、１２０…出力回路、１３０…インタフェース回路、１３２…メモリ、１３４…不揮発性メモリ、１５０…レベル変換回路、１５２…デジタルフィルタ、１５３…加算器、１５４…遅延回路、１５６…係数回路、Ｄ_ＰＷＭ…第１デジタル値、Ｄ_ＳＬＰ…第２デジタル値、Ｄ_ＭＩＮ…第３デジタル値、Ｄ_ＤＵＴＹ…デューティ指令値、２０２…ホールコンパレータ、２０６…電流クランプコンパレータ、２０８…コントロールロジック回路、２１０…プリドライバ、２１２…Ｈブリッジ回路、２１４…基準電圧源、２３２…ロック保護回路、２３４…トルクオフ判定部、２４０…スタンバイ制御部、５００…コンピュータ、５０２…筐体、５０４…ＣＰＵ、５０６…マザーボード、５０８…ヒートシンク。

Claims (18)

1. ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動回路であって、
   外部からの制御入力信号にもとづいて、入力デューティ比を指示する第１デジタル値を生成する制御入力インタフェース回路と、
   前記第１デジタル値に対して、外部から設定可能な傾きで線形に増大するデューティ指令値を生成するデューティ演算部と、
   前記デューティ指令値に応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、
   前記制御パルスにもとづき前記ファンモータを駆動する出力回路と、
   イネーブル状態、ディスエーブル状態が切りかえ可能であり、前記イネーブル状態において前記ファンモータのロックが検出されると、前記出力回路から前記ファンモータへの通電を停止するロック保護回路と、
   前記ファンモータの回転が指示されるトルクオン状態、前記ファンモータの停止が指示されるトルクオフ状態のいずれかを、前記デューティ指令値にもとづいて判定し、前記トルクオフ状態において、前記ロック保護回路をディスエーブル状態に切りかえるトルクオフ判定部と、
   を備え、
   前記入力デューティ比に対する前記出力デューティ比の傾きを直接指示する情報を受ける単一の傾き設定端子と、
   前記傾きを指示する情報に応じた第２デジタル値を取得する傾き取得部と、
   をさらに備え、
   前記デューティ演算部は、前記第１デジタル値に対して、前記第２デジタル値に応じた傾きで前記デューティ指令値を線形に増大させることを特徴とするモータ駆動回路。
2. 前記トルクオフ判定部は、（i）前記トルクオン状態において、前記デューティ指令値が第１しきい値を下回ると、前記トルクオフ状態に遷移し、（ii）前記トルクオフ状態において、前記デューティ指令値が第２しきい値を上回ると、前記トルクオン状態に遷移することを特徴とする請求項１に記載のモータ駆動回路。
3. 前記第２しきい値は、前記第１しきい値より高く定められることを特徴とする請求項２に記載のモータ駆動回路。
4. 前記デューティ演算部において、前記デューティ指令値には、前記第１しきい値、前記第２しきい値を利用したヒステリシスが設定されることを特徴とする請求項２または３に記載のモータ駆動回路。
5. 前記制御入力インタフェース回路は、
   前記制御入力信号として、入力デューティ比を有する入力パルス変調信号を外部から受けるＰＷＭ入力端子と、
   前記入力パルス変調信号を受け、前記入力デューティ比に応じた前記第１デジタル値に変換するデューティ／デジタル変換器と、
   を含むことを特徴とする請求項１から４のいずれかに記載のモータ駆動回路。
6. 前記傾き設定端子は、前記傾きを指示するアナログのＤＣ電圧を受けるものであり、
   前記傾き取得部は、前記傾き設定端子のＤＣ電圧を前記第２デジタル値に変換する第１Ａ／Ｄコンバータを含むことを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。
7. 前記傾き設定端子は、前記傾きを指示するシリアルあるいはパラレルのデジタルデータを受けるものであり、
   前記傾き取得部は、前記デジタルデータを受信するインタフェース回路と、前記デジタルデータに応じた前記第２デジタル値を格納するメモリと、を含むことを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。
8. 前記傾き設定端子は、前記傾きを指示するデジタルデータを受けるものであり、
   前記傾き取得部は、前記デジタルデータに応じた前記第２デジタル値を格納する不揮発性メモリを含むことを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。
9. 前記制御入力インタフェース回路は、
   アナログのＤＣ電圧が入力されるＤＣ入力端子と、
   前記ＤＣ入力端子のＤＣ電圧を第３デジタル値に変換する第２Ａ／Ｄコンバータと、
   をさらに含み、
   前記デューティ演算部は、前記デューティ指令値を、前記第３デジタル値を下限としてクランプすることを特徴とする請求項１から８のいずれかに記載のモータ駆動回路。
10. 前記デューティ演算部は、出力デューティ比をＯＵＴＤＵＴＹ、入力デューティ比をＩＮＤＵＴＹ、傾きをＳＬＰ、前記デューティ指令値の下限をＭＩＮ、パラメータをＯＦＳ、最大値を選択する関数をｍａｘ（）とするとき、
    ＯＵＴＤＵＴＹ＝ＳＬＰ×ｍａｘ（ＩＮＤＵＴＹ，ＭＩＮ）＋ＯＦＳ
    なる関係式にもとづいて、前記デューティ指令値を演算することを特徴とする請求項９に記載のモータ駆動回路。
11. 前記デューティ演算部は、出力デューティ比をＯＵＴＤＵＴＹ、入力デューティ比をＩＮＤＵＴＹ、傾きをＳＬＰ、前記デューティ指令値の下限をＭＩＮ、パラメータをＯＦＳ、最大値を選択する関数をｍａｘ（）とするとき、
    ＯＵＴＤＵＴＹ＝ｍａｘ（ＳＬＰ×ＩＮＤＵＴＹ＋ＯＦＳ，ＭＩＮ）
    なる関係式にもとづいて、前記デューティ指令値を演算することを特徴とする請求項９に記載のモータ駆動回路。
12. 前記デューティ／デジタル変換器は、
    値が１、０の２値に変換された前記入力パルス変調信号に、係数２^Ｌ（Ｌは自然数）を乗算するレベル変換回路と、
    前記レベル変換回路の出力データをフィルタリングし、前記第１デジタル値を出力するデジタルローパスフィルタと、
    を含むことを特徴とする請求項５に記載のモータ駆動回路。
13. 前記デジタルローパスフィルタは、１次ＩＩＲ（無限インパルス応答）フィルタであり、順に直列に接続された加算器、遅延回路、係数回路を含み、
    前記加算器は、前記レベル変換回路の出力データに前記遅延回路の出力データを加算し、前記係数回路の出力データを減算し、
    前記遅延回路は、前記加算器の出力データを遅延させ、
    前記係数回路は、前記遅延回路の出力データに、係数２^−ｎ（ｎは自然数）を乗算することを特徴とする請求項１２に記載のモータ駆動回路。
14. ｎは、前記係数回路の出力データのリップル幅が１以下となるように定められることを特徴とする請求項１３に記載のモータ駆動回路。
15. 前記ロック保護回路がディスエーブル状態とされたことを契機として時間測定を開始し、それから所定時間の経過後に、当該モータ駆動回路の少なくとも一部を停止し、スタンバイモードに移行させるスタンバイ制御部をさらに備えることを特徴とする請求項１から１４のいずれかに記載のモータ駆動回路。
16. ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１５のいずれかに記載のモータ駆動回路。
17. ファンモータと、
    前記ファンモータを駆動する請求項１から１６のいずれかに記載のモータ駆動回路と、
    を備えることを特徴とする冷却装置。
18. プロセッサと、
    前記プロセッサを冷却する請求項１７に記載の冷却装置と、
    を備えることを特徴とする電子機器。

Images