JP6361102B2 - 半導体装置およびフレキシブル回路基板 - Google Patents

Description

本発明は、半導体装置およびフレキシブル回路基板に関する。

従来、例えば、特開平９−１９１１７０号公報に開示されているように、表面にカバーレイが設けられたフレキシブル回路基板が知られている。以下、フレキシブル回路基板を、Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔの略で「ＦＰＣ」とも称す。上記公報にかかるＦＰＣは、ベースフィルム、金属箔、およびその表面保護層としてのカバーレイが積層されている。この積層構造に対して、所定の半田部位にパンチングにてスルーホールが所定形状に形成される。このスルーホールに実装部品のリード端子が挿入されて、半田付けが行われる。

溶融状態の半田はリード端子から外側の隣接部位に向けて流れ出ようとする。その結果、隣り合う半田部位の半田同士が流れ込んでしまい、橋架状にショート（以後、「半田ブリッジショート」と称す）してしまうという問題があった。この点、上記公報によれば、カバーレイを３枚重ねにして総厚さを十分に厚くしているので、隣接部位間の半田の流れ込みが防止される。その結果、半田ブリッジショートの発生を防止できる。

特開平９−１９１１７０号公報 特開平７−１７００２９号公報 特開２００７−６６９４６号公報 特開２００８−１０７９８号公報 特開２００８−９１５５７号公報 特開２０１０−１５３５３４号公報

上記公報にかかるフレキシブル回路基板では、フレキシブル回路基板の平面方向に隣接する複数の半田部位の間でのショートを抑制している。一方、本願発明者はこのような平面方向への半田の流れ出しの問題とは別に、フレキシブル回路基板の厚さ方向における半田の流れ出しの問題に着目した。

半導体装置は、筐体部とこの筐体部から伸びるリード端子を備えている。フレキシブル回路基板にはスルーホールが形成され、フレキシブル回路基板の一方の面側からこのスルーホールにリード端子が挿入される。フレキシブル回路基板の一方の面側には筐体部が位置し、フレキシブル回路基板の他方の面側からリード端子がスルーホールに半田づけされる。

このとき、リード端子の表面に付着した半田がスルーホールを伝って流れてしまうと、フレキシブル回路基板とリード端子表面との間の隙間をぬって流れてしまう。その結果、半田が筐体部へと達するほどに流れ出してしまい、筐体部の表面に半田が付着してしまうという問題があった。

本発明は、上述のような課題を解決するためになされたもので、筐体部に半田が付着することが抑制された半導体装置およびフレキシブル回路基板を提供することを目的とする。

本願の第１の発明にかかる半導体装置は、
内部に半導体素子を収納する筐体部、および前記筐体部から伸びる端子を備える半導体装置本体と、
配線が設けられた基板本体、および前記基板本体に設けられたカバーレイを備え、前記半導体装置本体が実装されるフレキシブル回路基板と、
を備え、
前記基板本体は、折り曲げが可能であり、前記半導体装置本体の側を向く実装面、前記実装面の反対側の裏面、および前記実装面と前記裏面を貫通するスルーホールを備え、
前記スルーホールに前記端子が挿入され、
前記カバーレイは、前記スルーホールの縁よりも内側まで設けられて前記スルーホールに通された前記端子の周囲を覆うように前記実装面の側に設けられ、
前記端子が前記裏面の側から前記スルーホールに半田付けされたことを特徴とする。

本願の第２の発明にかかるフレキシブル回路基板は、
配線が設けられた基板本体と、
前記基板本体に設けられたカバーレイと、
を備え、前記基板本体に半導体装置本体が実装されるフレキシブル回路基板であって、
前記基板本体は、折り曲げが可能であり、前記半導体装置本体の側を向く実装面、前記実装面の反対側の裏面、および前記実装面と前記裏面を貫通するスルーホールを備え、
前記カバーレイは、前記実装面の側に設けられて前記スルーホールの全体を覆うことを特徴とする。

本願の第３の発明にかかるフレキシブル回路基板は、
配線が設けられた基板本体と、
前記基板本体に設けられたカバーレイと、
を備え、前記基板本体に半導体装置本体が実装されるフレキシブル回路基板であって、
前記基板本体は、折り曲げが可能であり、前記半導体装置本体の側を向く実装面、前記実装面の反対側の裏面、および前記実装面と前記裏面を貫通するスルーホールを備え、
前記カバーレイは、前記実装面の側に設けられて、前記スルーホールと重なる部位に前記スルーホールよりも小さな直径を備える開口を備え、前記スルーホールの縁の全周が前記カバーレイの前記開口の縁で覆われたことを特徴とする。

本発明によれば、フレキシブル回路基板に実装すべき半導体装置本体の筐体部に、半田が付着することを抑制できる。

本発明の実施の形態１にかかる半導体装置およびフレキシブル回路基板を示す図である。 本発明の実施の形態２にかかる半導体装置およびフレキシブル回路基板を示す図である。 本発明の実施の形態３にかかる半導体装置およびフレキシブル回路基板を示す図である。 本発明の実施の形態の効果を説明するために示す比較例にかかる半導体装置およびフレキシブル回路基板を示す図である。

実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置１０およびフレキシブル回路基板２１を示す図である。図１は、半導体装置１０およびフレキシブル回路基板２１の断面図を示している。半導体装置１０は、フレキシブル回路基板２１および半導体装置本体２２を備えている。半導体装置本体２２は、例えば高速光通信用デバイスである。

半導体装置本体２２は、筐体部２２ａ、および筐体部２２ａから伸びるリード端子２３を備える。例えばＣＡＮパッケージなどの場合、この筐体部２２ａはステムである。筐体部２２ａの内部には、半導体素子などが収納されている。リード端子２３は、筐体部２２ａの内部にある電気回路要素とワイヤ等を介して電気的に接続されている。

筐体部２２ａおよびリード端子２３はそれぞれ金属などの導電性材料で形成されており、筐体部２２ａとリード端子２３の間には適宜に絶縁層が介在している。なお、筐体部２２ａはモールド樹脂等の非絶縁性材料で形成されていてもよい。筐体部２２ａは実装面２７ａ側表面に凹部２２ｃを備え、凹部２２ｃの底面からリード端子２３が伸びている。

フレキシブル回路基板２１は、配線が設けられたフレキシブル基板本体２７、およびフレキシブル基板本体２７に設けられたカバーレイ２５を備えている。フレキシブル回路基板２１には、半導体装置本体２２が実装される。

フレキシブル基板本体２７は、折り曲げが可能なベースフィルムである。フレキシブル基板本体２７は、半導体装置本体２２側を向く実装面２７ａ、実装面２７ａの反対側の裏面２７ｂを備えている。フレキシブル基板本体２７は、実装面２７ａに導体層２８ａを備えており、裏面２７ｂに導体層２８ｂを備えている。

フレキシブル基板本体２７は、貫通穴２７ｃ、２７ｄを備えている。この貫通穴２７ｃ、２７ｄは実装面２７ａと裏面２７ｂを貫通しており、スルーホールＴＨ１、ＴＨ２を形成している。スルーホールＴＨ１においては、貫通穴２７ｃの壁面にも導体層が設けられ、導体層２８ａと導体層２８ｂとが電気的に接続されている。一方、スルーホールＴＨ２では、導体層２８ａと導体層２８ｂとが電気的に非接続状態にされている。

スルーホールＴＨ１，ＴＨ２は、直径φ２を有する。リード端子２３は、直径φ１を有する。これらの径の関係は、φ１＜φ２である。

スルーホールＴＨ１、ＴＨ２に、リード端子２３がそれぞれ挿入される。リード端子２３はカバーレイ２５を貫通して突き刺されており、カバーレイ２５に貫通穴２５ｈが形成されている。

穴の無い状態のカバーレイ２５にリード端子２３が突き刺されるので、カバーレイ２５はリード端子２３の周囲に接している。カバーレイ２５は、カバーレイとして用いられている公知の各種材料を用いることができるが、リード端子２３の先端で容易に貫通できる材料で形成されていることが好ましい。

なお、スルーホールＴＨ２に差し込まれるリード端子２３は、筐体部２２ａにおける低融点ガラス２２ｂに接続している。

上記構造によれば、カバーレイ２５は、スルーホールＴＨ１、ＴＨ２に通されたリード端子２３の周囲を覆うように実装面２７ａ側に設けられる。一般に、カバーレイ２５はフレキシブル回路基板２１表面における不必要な部位への半田２４付着を避けるために設けられる。本実施の形態では、スルーホールＴＨ１、ＴＨ２の周囲に設けられるとともに、さらにスルーホールＴＨ１、ＴＨ２の一部を覆うように、あるいはスルーホールＴＨ１、ＴＨ２を塞ぐように設けられている。

リード端子２３は、裏面２７ｂ側からスルーホールＴＨ１、ＴＨ２に半田付けされる。

以上説明した実施の形態１にかかる半導体装置１０およびフレキシブル回路基板２１によれば、カバーレイ２５が半田２４の流れ出しを抑制できるので、筐体部２２ａに半田２４が付着することを抑制できる。

図４は、本発明の実施の形態の効果を説明するために示す比較例にかかる半導体装置３１０およびフレキシブル回路基板３２１を示す図である。半導体装置３１０は、フレキシブル回路基板２１をフレキシブル回路基板３２１に置換した点を除き、実施の形態１にかかる半導体装置１０と同じ構造を備えている。フレキシブル回路基板３２１は、カバーレイ２５をカバーレイ１２５に置換した点を除き、フレキシブル回路基板２１と同じ構造を備えている。

この比較例にかかるフレキシブル回路基板３２１では、実装面２７ａ側におけるカバーレイ１２５が、スルーホールＴＨ１、ＴＨ２の直下に、スルーホールＴＨ１、ＴＨ２よりも大きな直径の開口１２５ａを備えている。

カバーレイ１２５では、実施の形態１のようなカバーレイ２５の半田流れ出し防止効果を得ることができない。よって、図４の符号ＳＨに示すように、半田１２４が筐体部２２ａの表面に接触してしまう。特に、半導体装置本体２２においては筐体部２２ａが導電体なので、導体層２８ａとの間で電気回路のショート（電気的短絡）が発生してしまうという問題がある。

この点、実施の形態１によれば、カバーレイ２５がスルーホールＴＨ１、ＴＨ２において半田２４をせき止めるので、半田２４の流れ出しを抑制でき、筐体部２２ａに半田２４が付着することを抑制できる。

実施の形態２．
図２は、本発明の実施の形態２にかかる半導体装置１１０およびフレキシブル回路基板３１を示す図である。図２（ａ）は、半導体装置１１０およびフレキシブル回路基板３１の断面図を示している。半導体装置１１０は、フレキシブル回路基板２１をフレキシブル回路基板３１に置換した点を除き、実施の形態１にかかる半導体装置１０と同じ構造を備えている。

フレキシブル回路基板３１は、カバーレイ２５をカバーレイ３５に置換した点を除き、実施の形態１にかかるフレキシブル回路基板２１と同様の構造を備えている。したがって、以下の説明では実施の形態１と同一または相当する構成については同一の符号を付して説明を行うとともに、実施の形態１との相違点を中心に説明し、共通事項は説明を簡略化ないしは省略する。

カバーレイ３５は、実装面２７ａ側において導体層２８ａを覆うように設けられたカバーレイ３５ａと、裏面２７ｂ側において導体層２８ｂを覆うように設けられたカバーレイ３５ｂと、を備えている。カバーレイ３５ａは、実装面２７ａ側に設けられて、スルーホールＴＨ１、ＴＨ２の直下に貫通穴３５ｈを備えている。

貫通穴３５ｈはスルーホールＴＨ１、ＴＨ２よりも小さな直径を備えており、カバーレイ３５ａはスルーホールＴＨ１、ＴＨ２を部分的に覆っている。カバーレイ３５における貫通穴３５ｈの表面とリード端子２３の表面との間には隙間が設けられている。この隙間は２５μｍ以下である。

図２（ｂ）は、本発明の実施の形態２にかかる半導体装置１１０およびフレキシブル回路基板３１において、貫通穴３５ｈの付近を拡大した図である。貫通穴３５ｈの直径φＡはリード端子２３の直径φ１よりも僅かに大きく、カバーレイ３５における貫通穴３５ｈの表面とリード端子２３の表面との間には非常に微小な隙間ｇが設けられている。隙間ｇは、直径φ１と直径φＡとの差の半分である。実施の形態２においてはこの隙間ｇは２５μｍ以下である。

カバーレイ３５が半田２４の流れ出しを抑制できるので、筐体部２２ａに半田２４が付着することを抑制できる。隙間が２５μｍ以下となるようにしたので、半田２４が表面張力によりリード端子２３とカバーレイ３５の間に留まる。したがって、カバーレイ３５ａにリード端子２３を通すための貫通穴３５ｈを設けつつ、半田の流れ出しも抑制することができる。また、貫通穴３５ｈを予め設けているので、生産性等の面でも利点がある。

実施の形態３．
図３は、本発明の実施の形態３にかかる半導体装置２１０およびフレキシブル回路基板４１を示す図である。半導体装置２１０は、フレキシブル回路基板２１をフレキシブル回路基板４１に置換した点を除き、実施の形態１にかかる半導体装置１０と同じ構造を備えている。

フレキシブル回路基板４１は、カバーレイ２５をカバーレイ４５に置換した点、導体層２８ａ、２８ｂを導体層４８ａ、４８ｂに置換した点、およびスペーサ層４６を除き、実施の形態１にかかるフレキシブル回路基板２１と同様の構造を備えている。したがって、以下の説明では実施の形態１と同一または相当する構成については同一の符号を付して説明を行うとともに、実施の形態１との相違点を中心に説明し、共通事項は説明を簡略化ないしは省略する。

カバーレイ４５は、実施の形態１にかかるカバーレイ２５および実施の形態２にかかるカバーレイ３５とは異なり、スルーホールＴＨ１、ＴＨ２の直下に、スルーホールＴＨ１、ＴＨ２よりも大きな直径の開口４５ａを備えている。

実装面２７ａ側におけるカバーレイ４５上に、さらにスペーサ層４６が設けられている。凹部２２ｃは、高さｄ３を備えており、スペーサ層４６は厚さｄ２を有している。この厚さｄ２と高さｄ３の合計が、半田フィレット４４ｆの高さよりも大きい。また、スペーサ層４６には、ちょうどスルーホールＴＨ１、ＴＨ２の直下にそれぞれ貫通穴４６ａが設けられている。

貫通穴４６ａの直径φ３は、スルーホールＴＨ１、ＴＨ２それぞれの直径よりも大きい。なお、本実施の形態では、貫通穴４６ａの直径φ３と凹部２２ｃの幅が一致している。また、スペーサ層４６の厚さｄ２は、フレキシブル回路基板４１の厚さｄ１とほぼ同じであるが、ｄ２をｄ１より大きく設計してもよい。

実施の形態１と同様に、スルーホールＴＨ１、ＴＨ２にリード端子２３が挿入され、リード端子２３が裏面２７ｂ側からスルーホールＴＨ１、ＴＨ２に半田付けされている。

実施の形態３によれば、スペーサ層４６が設けられることで、筐体部２２ａの凹部２２ｃの底面まで、半田フィレット４４ｆが到達しないように、フレキシブル回路基板４１と筐体部２２ａとの間を離すことができる。これにより、筐体部２２ａに、半田４４が付着することを抑制できる。

１０ 半導体装置、２１ フレキシブル回路基板、２２ 半導体装置本体、２２ａ 筐体部、２２ｂ 低融点ガラス、２２ｃ 凹部、２３ リード端子、２４ 半田、２５ カバーレイ、２７ フレキシブル基板本体、２７ａ 実装面、２７ｂ 裏面、２７ｃ 貫通穴、２８ａ 導体層、２８ｂ 導体層、ＴＨ１，ＴＨ２ スルーホール

Claims (8)

1. 内部に半導体素子を収納する筐体部、および前記筐体部から伸びる端子を備える半導体装置本体と、
   配線が設けられた基板本体、および前記基板本体に設けられたカバーレイを備え、前記半導体装置本体が実装されるフレキシブル回路基板と、
   を備え、
   前記基板本体は、折り曲げが可能であり、前記半導体装置本体の側を向く実装面、前記実装面の反対側の裏面、および前記実装面と前記裏面を貫通するスルーホールを備え、
   前記スルーホールに前記端子が挿入され、
   前記カバーレイは、前記スルーホールの縁よりも内側まで設けられて前記スルーホールに通された前記端子の周囲を覆うように前記実装面の側に設けられ、
   前記端子が前記裏面の側から前記スルーホールに半田付けされたことを特徴とする半導体装置。
2. 前記カバーレイは、前記端子の周囲に接することを特徴とする請求項１に記載の半導体装置。
3. 前記カバーレイは、前記端子の表面との間に隙間を備え、
   前記隙間は２５μｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記カバーレイに、さらにスペーサ層が設けられたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記スペーサ層の厚さは、前記フレキシブル回路基板の厚さ以上であることを特徴とする請求項４に記載の半導体装置。
6. 配線が設けられた基板本体と、
   前記基板本体に設けられたカバーレイと、
   を備え、前記基板本体に半導体装置本体が実装されるフレキシブル回路基板であって、
   前記基板本体は、折り曲げが可能であり、前記半導体装置本体の側を向く実装面、前記実装面の反対側の裏面、および前記実装面と前記裏面を貫通するスルーホールを備え、
   前記カバーレイは、前記実装面の側に設けられて前記スルーホールの全体を覆うことを特徴とするフレキシブル回路基板。
7. 配線が設けられた基板本体と、
   前記基板本体に設けられたカバーレイと、
   を備え、前記基板本体に半導体装置本体が実装されるフレキシブル回路基板であって、
   前記基板本体は、折り曲げが可能であり、前記半導体装置本体の側を向く実装面、前記実装面の反対側の裏面、および前記実装面と前記裏面を貫通するスルーホールを備え、
   前記カバーレイは、前記実装面の側に設けられて、前記スルーホールと重なる部位に前記スルーホールよりも小さな直径を備える開口を備え、前記スルーホールの縁の全周が前記カバーレイの前記開口の縁で覆われたことを特徴とするフレキシブル回路基板。
8. 前記実装面の側において前記カバーレイの上にさらにスペーサ層が設けられたことを特徴とする請求項６または７に記載のフレキシブル回路基板。

Images