JP6358053B2 - 発振器および該発振器の発振周波数調整方法 - Google Patents

Description

本発明は、圧電型等の振動子と、これに接続された発振回路とを有する発振器、および、該発振器の発振周波数調整方法に関するものである。

圧電型等の発振器は、各種電子機器の基準信号源に広く使用されている。かかる発振器に内蔵される振動子は、励振電力が大きくなると、周波数偏差が大きくなるＤＬＤ(励振電力依存)特性を有する。このＤＬＤ特性のために、発振器では、一般に、励振電力が大きくなると、位相雑音特性が劣化する(特許文献１参照)。

一方、発振器においては、振動子の励振電力が大きくなると、出力信号が大きくなるので、相対的に雑音信号が抑制される。このことから、雑音信号の抑制には励振電力を大きくすることが有利である。

特開２００８−１５４０００号公報

このように、従来の発振器では、励振電力を大きくして雑音信号を抑制しようとすると、位相雑音特性が劣化し、位相雑音が大きくなるために、両者の関係で励振電力をそれほど大きくすることができなかった。

しかし、発振器が使用される電子機器においては、励振電力を大きくして雑音信号をできる限り抑制することが必要な場合があり、そのため励振電力を大きくしても位相雑音特性が劣化しない発振器が求められている。

本発明は、上記に鑑みて為されたものであり、雑音信号を抑制するために、励振電力を大きくしても、位相雑音特性の劣化が抑制できる発振器、および該発振器の発振周波数調整方法を提供することを目的とする。

(１)本発明に係る発振器は、振動子と、この振動子が接続された発振回路とを備えた発振器であって、振動子にバリキャップが直列接続され、バリキャップの両端間にコイルおよび抵抗のうちの少なくとも一方の素子が並列接続され、バリキャップのカソードには、発振器の外部から発振周波数を調整する信号が入力されないようになっている。

なお、振動子とバリキャップは発振器の発振ループ内で直列接続されていれば、その接続位置は特に限定されない。

本発明によれば、バリキャップのカソードには、発振器の外部から発振周波数を調整する信号が入力されず、かつ、バリキャップのアノード・カソード間に抵抗およびコイルのうちの少なくとも一方の素子が並列接続されているので、バリキャップのアノード・カソード間の直流電圧は固定化されている。そのため、励振電力が増大すると、バリキャップのアノード・カソード間の容量が増加するので、励振電力が増大しても周波数偏差の増加が抑制される。

その結果、本発明によれば、発振器の出力信号に対する雑音信号を相対的に抑制するために励振電力を大きくしても、位相雑音特性が劣化することがない発振器を提供することができる。

また、励振電力が増大するとバリキャップの容量が増大することによって、周波数偏差の増加が抑制されるが、その抑制の程度が大きすぎると、所望の周波数偏差に抑制できないので、本発明によれば、一方の素子の電気定数を調整することにより、バリキャップの容量増大による周波数偏差の増加の抑制程度を微調整し、これにより、所望の周波数偏差に抑制することが可能となる。また、このことにより、雑音信号を抑制できる大きさの励振電力において、バリキャップで周波数偏差の増加を抑制する一方、一方の素子の電気定数を調整することによって、周波数偏差ができる限り平坦となるように調整できることになる。

一方の素子としてコイルを選択すると、そのインダクタンスを大きくするに伴い、バリキャップの容量増大による周波数偏差の増加の抑制程度をより大きく微調整することができる。

また、一方の素子として抵抗を選択する場合、抵抗の抵抗値が変化すると、振動子に直列の容量が等価的に変化するので、これにより、抵抗値を調整することにより、周波数偏差の増加の抑制程度を微調整することができる。

さらに、本発明によれば、一方の素子として抵抗を選択すると、発振器を集積回路化するために有利となる。

また、近年では、発振器は、小型化や発振周波数の高周波化が促進されている。このように、発振器の小型化や、発振周波数の高周波化が促進されると、励振電力の増大に対する周波数偏差の増加がより急峻となって、発振器の位相雑音特性の劣化が顕著となる。

この点からも、本発明によれば、励振電力が増大しても位相雑音特性の劣化を抑制できるため、上記のように、発振器が小型化しても、また発振周波数が高周波化しても有利に対応できる。

また、携帯電話機等の通信系電子機器では、位相雑音特性は、通信性能に直接影響することで知られるが、本発明では、位相雑音特性の劣化を抑制できるので、そうした通信系電子機器に好ましく適用できる。

本発明において、好ましい実施態様では、一方の素子にコンデンサを並列接続し、このコンデンサの容量を調整することによって、周波数偏差の増加の抑制程度を、前記と同様、微調整可能とする。

この実施態様では、そのコンデンサの容量を調整することにより、バリキャップの容量増大による周波数偏差の増加の抑制程度を微調整することができるが、一方の素子がコイルであると、コンデンサとコイルとが並列接続されることになる。そのため、コイルのインダクタンスとコンデンサの容量とを調整することで、よりきめ細かに、周波数偏差の増加の抑制程度を微調整することができる。

さらに詳しくは、コンデンサとコイルとが並列接続されると、コイルで周波数偏差の増加の抑制程度を微調整すると、周波数偏差がマイナス側に微調整され、そして、このマイナス側に微調整された周波数偏差をコンデンサで平坦となる方向に戻すようにきめ細かに微調整することができる。

本発明において、他の好ましい実施態様では、前記発振回路を、発振用バイポーラトランジスタを含む発振回路とし、このバイポーラトランジスタのベースと接地との間に振動子とバリキャップとを直列接続する。

本発明において、他の好ましい実施態様では、前記発振回路を、ＣＭＯＳインバータを含む発振回路として、ＣＭＯＳインバータの入出力部間に振動子とバリキャップとを直列接続する。

本発明において、他の好ましい実施態様では、振動子は水晶振動子であるが、本発明は、水晶振動子に特に限定されるものではなく、タンタル酸リチウムやニオブ酸リチウムなど、水晶以外の圧電材料を用いた振動子や、セラミック材料を用いた振動子、その他の材料を用いた電気・機械振動子を含み、さらには圧電型や静電型のＭＥＭＳ(Micro Electro Mechanical Systems)振動子も含む。

(２)本発明に係る発振器の発振周波数調整方法は、振動子とこの振動子の発振を継続させる発振回路とを備えた発振器の発振周波数調整方法において、前記振動子に直列にバリキャップを接続すると共に前記バリキャップのアノード・カソード間に並列にコイルおよび抵抗のうちの少なくとも一方の素子を接続し、振動子の励振電力が増大するとバリキャップの容量を増大させて発振器の発振周波数の周波数偏差の増加を抑制し、前記一方の素子の電気定数を調整して周波数偏差の増加の抑制程度を微調整する、ことを特徴とする。

本発明によれば、励振電力が増大すると、バリキャップのアノード・カソード間の容量が増加するので、励振電力が増大しても周波数偏差の増加が抑制される。これにより、発振器の出力信号に対する雑音信号を抑制するために、励振電力を大きくしても、位相雑音特性の劣化が抑制される。

そして、一方の素子の電気定数を調整することにより、周波数偏差の増加の抑制程度を微調整して、周波数偏差を所望する周波数偏差に調整し、一層、位相雑音特性の劣化が抑制される。その結果、発振器の出力信号が安定化するので、その出力信号を電子機器の高精度に安定した基準信号源とすることが可能となる。

本発明において、好ましい実施態様では、一方の素子をコイルとし、該コイルにコンデンサを並列接続し、そのコンデンサの容量を調整して前記周波数偏差の増加の抑制程度を微調整する。

本発明によれば、発振回路の雑音を抑制するために、励振電力を大きくしても位相雑音特性の劣化を抑制できる発振器と、その発振器の発振周波数の調整方法を提供することができる。

本発明の実施形態に係る発振器の回路図である。 図１の発振器内の水晶振動子のＤＬＤ特性図である。 図１の発振器の位相雑音特性図である。 バリキャップの逆バイアス電圧の変化に対するバリキャップの出力信号振幅対容量実測値との関係を示す図である。 他の実施形態に係る発振器の回路図である。 図４の発振器内の水晶振動子のＤＬＤ特性図である。 さらに他の実施形態に係る発振器の回路図である。 図７の発振器内の水晶振動子のＤＬＤ特性図である。 従来の発振器の位相雑音特性と、本発明の各実施形態の発振器の位相雑音特性との比較図である。 さらに他の実施形態に係る発振器の回路図である。 さらに他の実施形態に係る発振器の回路図である。 さらに他の実施形態に係る発振器の一部の回路図である。 さらに他の実施形態に係る発振器の回路図である。

以下、図面を参照して、本発明の実施形態に係る発振器および該発振器の発振周波数調整方法を詳細に説明する。なお、実施形態では振動子として水晶振動子を用いて説明するが、勿論、本発明は、振動子として水晶振動子に限定されない。

図１〜図３は本発明の実施形態に係り、図１は発振器の回路図、図２は水晶振動子のＤＬＤ特性図、図３は発振器の位相雑音特性図である。図１を参照して、発振器１は、ディスクリート部品で構成されたディスクリートタイプのコルピッツ型発振器であり、振動子としてＡＴカット型の水晶振動子２と、この水晶振動子２に接続された発振回路３と、を備える。

水晶振動子２は、ＡＴカット型であるが、ＳＣカット等の他の種類の水晶振動子であってもよい。なお、本発明の発振器はコルピッツ型であるが、ハートレー型等、他の型の発振器であってもよく、その種類に限定されない。

発振回路３は、発振用のバイポーラトランジスタＴＲ１と、ベースバイアス抵抗ｒ１，ｒ２と、コレクタ抵抗ｒ３と、エミッタ抵抗ｒ４と、コンデンサＣ１，Ｃ２と、を備える。ベースバイアス抵抗ｒ１，ｒ２は直流電源と接地との間に直列接続されている。ベースバイアス抵抗ｒ１，ｒ２の接続中点に、バイポーラトランジスタＴＲ１のベースが接続されている。バイポーラトランジスタＴＲ１のベースは、コンデンサＣ１とＣ２との直列回路を介して接地されている。コンデンサＣ１とＣ２の接続中点は、バイポーラトランジスタＴＲ１のエミッタに接続されている。バイポーラトランジスタＴＲ１のベース・接地間に、水晶振動子２とバリキャップ４との直列回路が挿入接続されている。

水晶振動子２の一端側は、バイポーラトランジスタＴＲ１のベースに接続されている。水晶振動子２の他端側は、補償回路６に接続されている。

補償回路６は、バリキャップ４と、コイル５との並列回路によって構成されている。

補償回路６において、バリキャップ４は、カソードが水晶振動子２に接続され、アノードが接地されて、水晶振動子２に直列接続されている。

バリキャップ４は、水晶振動子２に対して上記のように直列接続されていることにより、水晶振動子２の励振電力が増大しても周波数偏差の増加を抑制する。また、バリキャップ４のカソードには、発振器１の外部から発振周波数を調整する信号が入力されない。

コイル５は、バリキャップ４のアノード・カソード間に並列接続されて、当該アノード・カソード間の直流電圧を固定すると共に、そのインダクタンスを適宜設定することにより、バリキャップ４による周波数偏差の増加の抑制程度を微調整することができる。

以上のように実施形態では、補償回路６内のバリキャップ４のアノード・カソード間の直流電圧がコイル５により固定化されていることにより、水晶振動子２の励振電力が増大すると、バリキャップ４の容量は増大する。

以下、本実施形態の動作を説明するが、発振器１の基本動作は、周知であるので、詳細を略する。発振器１に電源端子Ｖｃｃから直流電源の電源電圧が印加されると、発振回路３が動作し、水晶振動子２は、固有の共振周波数で共振すると共に、その共振出力は、発振回路３で増幅され、出力端子ＯＵＴから出力される一方、発振ループを介して、水晶振動子２に帰還される。これにより、水晶振動子２の共振が継続される。

図２を参照して、水晶振動子２に補償回路６が直列接続されていないときと、水晶振動子２に補償回路６が直列接続されているときの励振電力の増加に対する周波数偏差の変化を説明する。図２において、横軸は励振電力(μＷ)、縦軸は周波数偏差(ｐｐｍ)である。

水晶振動子２に補償回路６が接続されていないと、図２の破線に示すように、水晶振動子２のＤＬＤ特性により、励振電力が１０μＷ付近から増大していくに伴い、周波数偏差(ｐｐｍ)は、０からプラス側へ急増する。

これに対して、水晶振動子２に補償回路６が直列接続されていると、図２の実線ａ〜ｄに示すように、励振電力が１０μＷ付近から増大しても、周波数偏差の増加はマイナス側に抑制される。また、実線ａ〜ｄで示す周波数偏差の変化によれば、補償回路６のコイル５のインダクタンス(電気定数)の設定により、周波数偏差の増加の抑制程度を微調整できることが判る。

以上のように、本実施形態においては、バリキャップ４のアノード・カソード間の直流電圧が、コイル５によって固定されているので、バリキャップ４のアノード・カソード間の容量は、励振電力の増加に伴い増加する。これにより、励振電力が増加しても周波数偏差の増加が抑制され、さらにバリキャップ４に並列接続されているコイル５のインダクタンスを変更することによって、周波数偏差の増加の抑制程度を実線ａ〜ｄに示すように微調整することができる。

なお、コイル５としてインダクタンスがそれぞれ２００μＨ、１００μＨ、６８μＨ、４７μＨの各コイルを用いたが、コイル５のインダクタンスは、振動子として水晶振動子２以外の他の振動子が使用される場合においては、振動子それぞれのＤＬＤ特性に対応して適宜に設定するとよい。

なお、コイル５のインダクタンスの好ましい範囲は、そのリアクタンス成分が、バリキャップ４のリアクタンス成分の絶対値よりも十分に大きいことが望ましく、少なくとも３倍以上が必要である。図２の例では、バリキャップ４はその容量が２７ｐＦ、周波数１０ＭＨｚであるので、バリキャップ４のリアクタンスは−５８９Ωとなる。そのためコイル５のリアクタンスは１７６８Ω以上となり、周波数１０ＭＨｚでのインダクタンスは２８．１μＨ以上の値が適切である。

このように、補償回路６が、水晶振動子２に直列接続されていると、励振電力が大きくなっても、水晶振動子２の周波数偏差の増加は抑制される。その結果、図３に示すように、発振器１の位相雑音特性の劣化は、抑制される。

なお、補償回路６は、水晶振動子２と接地との間に接続されているが、接続箇所はこれに限定されず、例えば発振回路３のバイポーラトランジスタＴＲ１のベースと水晶振動子２との間に接続されてもよい。

図３は、補償回路６が無しの場合の位相雑音特性(Ａ)と、補償回路６が有りの場合の位相雑音特性(Ｂ)とを示す図である。図３において、横軸はオフセット周波数(Ｈｚ)、縦軸は位相雑音(ｄＢｃ／Ｈｚ)である。位相雑音は、発振周波数における発振器１の出力信号の振幅と、発振周波数から一定の周波数離れた周波数(オフセット周波数)における雑音信号の振幅との比で定義される。図３に示すように、位相雑音の振幅は、オフセット周波数が高くなるに従い、山裾状に小さくなる。

図３から明らかなように、補償回路６有りの位相雑音特性(Ｂ)は、補償回路６無しの位相雑音特性(Ａ)と比較すると、オフセット周波数３０Ｈｚ以下で位相雑音の振幅は小さくなっている。これにより、発振器１の位相雑音特性は、特にオフセット周波数３０Ｈｚ以下で、補償回路６によって、大きく改善されることが判る。

図４は、バリキャップのアノード・カソード間の直流電圧を固定した場合のバリキャップの信号レベル対バリキャップのアノード・カソード間容量との関係を示す図であり、横軸はバリキャップの信号振幅(ｄＢｍ)、縦軸はバリキャップのアノード・カソード間容量の実測値（Ｆ）を示している。バリキャップの信号レベル(ｄＢｍ)は、励振電力に対応する。

同図中の実線ａ〜ｈは、バリキャップのアノード・カソード間の逆バイアス電圧（Ｖ）を変えた場合の前記関係を示す。実線ａは−０．６Ｖ、実線ｂは−０．４Ｖ、実線ｃは−０．２Ｖ、実線ｄは０Ｖ、実線ｅは０．２Ｖ、実線ｆは０．６Ｖ、実線ｇは０．８Ｖ、実線ｈは１Ｖの逆バイアス電圧を示す。図４に示すように、バリキャップ４にコイル５を並列接続することで、バリキャップ４の容量は、励振電力の増大と共に増加していることが判る。

以上のように、本実施形態においては、水晶振動子２に、補償回路６が直列接続されているので、水晶振動子２の励振電力を大きくしても、周波数偏差の増加は、バリキャップ４により抑制される。その結果、励振電力を大きくしても、発振器の位相雑音特性が改善される。また、コイル５のインダクタンスを調整することによって、周波数偏差の増加の抑制程度を微調整し、これにより、励振電力の増加に対する周波数偏差の変化をより平坦に近づけることができる。その結果、本実施形態においては、雑音信号を抑制するため、励振電力を大きくしても、位相雑音特性が劣化しない発振器を提供できる。

図５および図６を参照して、本発明の他の実施形態に係る発振器１Ａを説明する。図５において、図１と対応する部分には同一の符号を付している。この実施形態の発振器１Ａにおいては、水晶振動子２と、これに接続される発振回路３は、図１と同様であるので、その説明を省略する。

本実施形態の補償回路６Ａは、バリキャップ４と抵抗７との並列回路で構成されている。この補償回路６Ａは、水晶振動子２に対して直列接続されている。この実施形態の発振器１Ａにおいても、上述の実施形態と同様に、バリキャップ４のカソードに、発振器１Ａの外部から発振周波数を調整する信号が入力されないようになっている。

この構成により、補償回路６Ａのバリキャップ４は、抵抗７によりアノード・カソード間の直流電圧が固定化されている。その結果、上記の実施形態と同様、励振電力が増大すると、水晶振動子２の容量が増大する。

なお、補償回路６Ａは、水晶振動子２と接地との間に接続されているが、接続箇所はこれに限定されず、発振回路３のバイポーラトランジスタＴＲ１のベースと水晶振動子２との間に接続されてもよい。

図６において横軸は励振電力(μＷ)、縦軸は周波数偏差(ｐｐｍ)を示す。また同図中の実線ａ〜ｈは、補償回路６Ａ内の抵抗７の抵抗値が、３３０ｋΩ(実線ａ)、１００ｋΩ(実線ｂ)、３３ｋΩ(実線ｃ)、１０ｋΩ(実線ｄ)、３．３ｋΩ(実線ｅ)、１ｋΩ(実線ｆ)、３３０Ω(実線ｇ)、１００Ω(実線ｈ)とした場合の励振電力と周波数偏差との関係を示す線である。図６の破線は、補償回路６Ａが無いときの励振電力と周波数偏差との関係を示す線である。

図６に示すように、補償回路６Ａが水晶振動子２に接続されていないと、破線のように励振電力の増加に対する周波数偏差の増加割合は大きい。一方、補償回路６Ａが水晶振動子２に接続されていると、バリキャップ４により周波数偏差の増加は抑制される一方、抵抗７の抵抗値が小さくなるに従い、特に３．３ｋΩ以下では周波数偏差の増加の抑制程度を効果的に微調整できる。

このことにより、バリキャップ４のアノード・カソード間の直流電圧が抵抗７で固定されていると、バリキャップ４のアノード・カソード間の容量は励振電力の増加に伴い増加する。そのため、励振電力の増大に伴う周波数偏差の増加は、バリキャップ４の容量増加によって、抑制されるとともに、実線ａ〜ｈに示すように、抵抗７の抵抗値を変更することによって、周波数偏差の増加の抑制程度を微調整することができる。この場合、抵抗７の抵抗値の変更は、抵抗値が異なる抵抗と置き換えたり、あるいは、レーザ等により抵抗トリミングしたりするなど、公知の手法を用いて行うことができる。

なお、抵抗７としては抵抗値が３３０ｋΩ、１００ｋΩ、３３ｋΩ、１０ｋΩ、３．３ｋΩ、１ｋΩ、３３０Ω、１００Ωの抵抗を用いたが、抵抗７の抵抗値の好ましい範囲は３．３ｋ〜３３ｋΩである。なお、この抵抗値は周波数、バリキャップ４などの条件に依存する。図６より、効果が得られる抵抗値の領域、つまり無補償（破線）より周波数偏差が平坦になるのは、実線ｃ〜ｈであり、３３ｋΩ以下となっている。一方、抵抗７とバリキャップ４との並列回路を、直列モデルに変換したときの抵抗値（直列抵抗）は安定発振の妨げとなる。例えば、１０ＭＨｚにおいてバリキャップ４の容量２７ｐＦとし、直列損失を１００Ω以下に抑えることを想定すると、並列抵抗値は３．３ｋΩ以上となる。したがって抵抗値は３．３ｋΩ〜３３ｋΩの範囲とするのが望ましい。

図７および図８を参照して、本発明のさらに他の実施形態に係る発振器１Ｂを説明する。図７において、図１と対応する部分には同一の符号を付している。この実施形態の発振器１Ｂにおいては、水晶振動子２とこれに接続される発振回路３は、図１と同様であるので、その説明を省略する。

この発振器１Ｂの補償回路６Ｂは、バリキャップ４と、コイル８と、コンデンサ９との並列回路から構成されている。補償回路６Ｂは、水晶振動子２に対して直列接続されている。バリキャップ４のカソードには、発振器１Ｂの外部から発振周波数を調整する信号が入力されない。そして、この実施形態では、バリキャップ４にコイル８が並列接続されて、バリキャップ４のアノード・カソード間の直流電圧が固定されているので、上記実施形態と同様、励振電力の増大に伴って、バリキャップ４の容量は増大する。これにより、励振電力が増大しても、周波数偏差の増加は抑制されると共に、コイル８のインダクタンス、コンデンサ９の容量を調整することによって、周波数偏差の増加の抑制程度を微調整することができる。

なお、補償回路６Ｂは、水晶振動子２と接地との間に接続されているが、接続箇所はこれに限定されず、発振回路３のバイポーラトランジスタＴＲ１のベースと水晶振動子２との間に接続されてもよい。

図８に補償回路６Ｂの有無による励振電力の増加に対する周波数偏差の変化を示す。この周波数偏差の変化は、コイル８のインダクタンスを１００μＨに固定しておき、コンデンサ９の容量のみを変化させた場合を示す。同図中、破線は、補償回路６Ｂが無いときの周波数偏差の変化を示す。また、補償回路６Ｂが有るときは、実線ａ〜ｉにそれぞれ示すように、コンデンサ９の容量を調整することにより、バリキャップ４による周波数偏差の増加の抑制程度が微調整される。

この実施形態においては、励振電力が大きくなっても、バリキャップ４によって周波数偏差の増加は抑制され、さらに、コンデンサ９の容量を調整することによって、実線ａ〜ｉに示すように、周波数偏差の増加の抑制程度を微調整することができる。なお、コイル８のインダクタンスを変更しても周波数偏差の増加の抑制程度を微調整することができる。実線ａ〜ｉは、それぞれコンデンサ９の容量が、０ｐＦ(実線ａ)、３ｐＦ(実線ｂ)、６ｐＦ(実線ｃ)、１０ｐＦ(実線ｄ)、１５ｐＦ(実線ｅ)、２２ｐＦ(実線ｆ)、３３ｐ(実線ｇ)Ｆ、４７ｐＦ(実線ｈ)、１００ｐＦ(実線ｉ)である実線であり、コンデンサ９の容量が１００ｐＦから０ｐＦへ小さくなるほど、周波数偏差の増加は抑制されなくなることが判る。

この場合、コイル８は誘導性であり、コンデンサ９は容量性であるので、コイル８のインダクタンスとコンデンサ９の容量との組合せを適宜に設定することによって、周波数偏差の増加の抑制程度をより高精度に微調整することができる。

特に、コンデンサ９の調整値としては、発振回路３が動作する励振電力において周波数偏差が最も平坦になる条件を選択して決定する必要がある。本実施形態では、励振電力は約１００μＷに設定しているので、図８に示すように、実線ｂ〜ｄあたりが１００μＷにおいて周波数偏差が平坦になっている。

図９に、補償回路６無しの発振器の位相雑音特性(Ａ)と、図５の実施形態の発振器１Ａ(ただし、補償回路６Ａの抵抗１２の抵抗値１０ｋΩ)の位相雑音特性(Ｂ)と、図７の実施形態の発振器１Ｂ(ただし、補償回路６Ｂのコイル１０のインダクタンス１００μＨ、コンデンサの容量５ｐＦ)の位相雑音特性(Ｃ)とを示す。

図９に示すように、オフセット周波数１０Ｈｚ近傍以下では、発振器１Ａ，１Ｂの位相雑音特性(Ｂ)(Ｃ)は、補償回路無しの発振器の位相雑音特性(Ａ)と比較して大きく改善される。

図１０を参照して、本発明のさらに他の実施形態に係る発振器１Ｃを説明する。図１０において、図１と対応する部分には同一の符号を付している。この実施形態の発振器１Ｃにおいては、水晶振動子２とこれに接続される発振回路３は、図１と同様であるので、その説明を省略する。

この実施形態の発振器１Ｃにおいて、補償回路６Ｃは、バリキャップ４と、コイル１０と、コンデンサ１１と、抵抗１２との並列回路からなり、水晶振動子２に対して直列接続され、かつ、バリキャップ４のカソードには、発振器１Ｃの外部から発振周波数を調整する信号が入力されないようになっている。この実施形態においても、バリキャップ４のアノード・カソード間の直流電圧は、コイル１０と抵抗１２とにより固定されているので、バリキャップ４は、水晶振動子２の励振電力の増大と共に容量が増大する特性を有する。
このため、実施形態の発振器１Ｃにおいても、上記実施形態と同様に、補償回路６Ｃにより、励振電力を大きくして発振回路３の雑音を相対的に小さくしても、発振器１Ｃの位相雑音特性の劣化が抑制される。また、コイル１０、コンデンサ１１、抵抗１２それぞれの電気定数(インダクタンス、容量、抵抗値)を適宜調整することによって、バリキャップ４による周波数偏差の抑制程度を微調整することができる。

なお、補償回路６Ｃは、水晶振動子２と接地との間に接続されているが、接続箇所はこれに限定されず、発振回路３のバイポーラトランジスタＴＲ１のベースと水晶振動子２との間に接続されてもよい。

図１１を参照して、本発明のさらに他の実施形態に係る発振器１Ｄを説明する。この発振器１Ｄにおいては、補償回路６Ｄと、接地との間に周波数制御回路１５を設けている。
補償回路６Ｄは、上述した各補償回路６Ａ〜６Ｃのいずれであってもよいが、この実施形態では図７の補償回路６Ｂと同様、バリキャップ４とコイル１３とコンデンサ１４との並列回路としている。

この実施形態では水晶振動子２に補償回路６Ｄが直列接続されているので雑音信号を抑制するため、励振電力を大きくしても位相雑音特性の劣化を抑制することができることは、上記実施形態と同様であるので、その説明を省略する。この実施形態では周波数制御回路１５が水晶振動子２に対して補償回路６Ｄと共に直列接続されている。

この周波数制御回路１５は、バリキャップ１６と、抵抗ｒ５と、一対の入力端子ＩＮ１，ＩＮ２とを含む。バリキャップ１６のカソードはバリキャップ４のアノードに接続されている。バリキャップ１６には、入力端子ＩＮ１，ＩＮ２を介して周波数制御用の直流電圧が印加されるので、バリキャップ１６の容量はその直流電圧の大きさに応じて変化する。これにより、発振器１Ｄは、入力端子ＩＮ１，ＩＮ２間に直流電圧の大きさを調整することによって、発振周波数を制御することができる。

図１１では周波数制御回路１５は補償回路６Ｄと接地との間に設けられているが、図１２に示すように、周波数制御回路１５は、水晶振動子２と補償回路６Ｄとの間に設けてもよい。図１２において、周波数制御回路１５は、バリキャップ１６と抵抗ｒ６，ｒ７と、入力端子ＩＮ３とを有する。バリキャップ１６のカソードは、水晶振動子２に接続され、アノードは、補償回路６Ｄのバリキャップ４のカソードに接続されている。周波数制御回路１５のバリキャップ１６のアノードは抵抗ｒ７を介して接地されている。この周波数制御回路１５の場合も、図１１と同様に、入力端子ＩＮ３に周波数制御電圧が印加されると、バリキャップ１６の容量は変化するので、これにより発振器１Ｄの発振周波数を制御することができる。

図１３を参照して、本発明のさらに他の実施形態に係る発振器１Ｅを説明する。この発振器１Ｅは、発振器部品を集積回路化できるタイプの発振器であって、発振回路３Ａと、水晶振動子１７と、補償回路６Ｅとを備える。そして、発振回路３Ａは、ＣＭＯＳインバータＩＮＶ１と、このＣＭＯＳインバータＩＮＶ１の入出力部間に並列に接続された帰還抵抗ｒ８と、ＣＭＯＳインバータＩＮＶ１の入力部と接地との間、および出力部と接地との間に負荷容量として接続されたコンデンサＣ３，Ｃ４とを備える。

ＣＭＯＳインバータＩＮＶ１の入出力部間には、水晶振動子１７と補償回路６Ｅとの直列回路が並列接続されている。

補償回路６Ｅは、バリキャップ１８と、コイル１９と、コンデンサ２０との並列回路で構成される。バリキャップ１８は、水晶振動子１７に直列接続されている。
なお、水晶振動子１７と補償回路６ＥはＣＭＯＳインバータＩＮＶ１の入出力部間に並列接続されていれば、水晶振動子１７と補償回路６Ｅの直列接続順序は入れ替えてもよい。

この実施形態でも、バリキャップ１８のアノード・カソード間にコイル１９が並列接続されていることで、アノード・カソード間の直流電圧が固定されているので、上述の実施形態と同様に、補償回路６Ｅによって、発振回路３Ａの雑音を抑制するため、励振電力を大きくしても、周波数偏差の増加は抑制され、これによって発振器１Ｅの位相雑音特性の劣化が抑制される。また、コイル１９のインダクタンスと、コンデンサ２０の容量を調整することによって、前記周波数偏差の増加の抑制程度を微調整することができる。

以上、各実施形態を説明したように、水晶振動子にバリキャップを直列接続し、バリキャップのアノード・カソード間に抵抗およびコイルのうちの少なくとも一方の素子を並列接続することで、バリキャップのアノード・カソード間の直流電圧を固定したことで、励振電力が増大すると、バリキャップのアノード・カソード間の容量が増加し、これによって、励振電力が増大しても周波数偏差の増加が抑制される。そしてバリキャップのアノード・カソードに並列接続したコイルや抵抗の電気定数を調整することで、バリキャップによる周波数偏差の増加の抑制程度を微調整することができ、これによって、発振回路の雑音信号を抑制するため、振動子の励振電力を大きくしても、位相雑音特性の劣化を抑制できる発振器およびその発振周波数の調整方法を提供することができる。

本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。

１，１Ａ〜１Ｅ 発振器
２，１７ 水晶振動子
３，３Ａ 発振回路
４，１８ バリキャップ
５，８，１０，１３ コイル
６，６Ａ〜６Ｅ 補償回路
７，１２ 抵抗
５，８，１０，１９ コイル
９ コンデンサ

Claims (7)

1. 振動子と、この振動子に接続された発振回路とを備えた発振器において、
   前記振動子にバリキャップが直列接続され、
   前記バリキャップのアノード・カソード間にコイルおよび抵抗のうちの少なくとも一方の素子が並列に接続され、
   前記バリキャップのカソードには、当該発振器の外部から発振周波数を調整する信号が入力されないようになっている、
   ことを特徴とする発振器。
2. 前記一方の素子にコンデンサが並列に接続されている請求項１に記載の発振器。
3. 前記発振回路が、発振用バイポーラトランジスタを含む発振回路であり、前記発振用バイポーラトランジスタのベースと接地との間に前記振動子と前記バリキャップとが直列接続されている請求項１または２に記載の発振器。
4. 前記発振回路が、ＣＭＯＳインバータを含む発振回路であり、ＣＭＯＳインバータの入出力部間に前記振動子と前記バリキャップとが直列接続されている請求項１または２に記載の発振器。
5. 前記振動子が、水晶振動子である請求項１ないし４のいずれかに記載の発振器。
6. 振動子とこの振動子に接続された発振回路とを備えた発振器の発振周波数調整方法において、
   前記振動子にバリキャップを直列接続すると共に前記バリキャップのアノード・カソード間にコイルおよび抵抗のうちの少なくとも一方の素子を並列接続し、
   前記振動子の励振電力が増大すると前記バリキャップの容量を増大させて前記発振器の発振周波数の周波数偏差の増加を抑制し、
   前記一方の素子の電気定数を調整して前記周波数偏差の増加の抑制程度を微調整する、
   ことを特徴とする発振器の発振周波数の調整方法
7. 前記一方の素子をコイルとし、該コイルに並列にコンデンサを接続し、前記コンデンサの容量を調整して前記周波数偏差の増加の抑制程度を微調整する、請求項６に記載の発振器の発振周波数の調整方法。

Images