JP2012253830A

JP2012253830A - 圧電発振器

Info

Publication number: JP2012253830A
Application number: JP2012211949A
Authority: JP
Inventors: Atsushi Kiyohara; 厚清原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2012-09-26
Filing date: 2012-09-26
Publication date: 2012-12-20

Abstract

【課題】ピアース型圧電発振器で高い周波数出力を可能にする。
【解決手段】圧電振動子１０の一方の端子と接地電位線ＧＮＤとの間に接続された第１の容量素子Ｃ１と、圧電振動子１０の他方の端子と接地電位線ＧＮＤとの間に接続された第２の容量素子Ｃ２と、コレクタ端子が圧電振動子１０の一方の端子に接続されベース端子が圧電振動子１０の他方の端子と電流源２０とに接続されエミッタ端子が接地電位線ＧＮＤに接続された発振用トランジスタＱ１と、ベース端子が発振用トランジスタＱ１のコレクタ端子に第１の抵抗Ｒｂを介して接続されコレクタ端子が発振用トランジスタＱ１のコレクタ端子に第２の抵抗Ｒｃを介して接続されエミッタ端子が発振用トランジスタＱ１のベース端子に接続された発振補助用トランジスタＱ２と、を含んで構成される発振回路１０１と、発振用トランジスタＱ１のコレクタ端子に接続されたバッファ回路ＢＵＦと、を含む圧電発振器１。
【選択図】図１

Description

本発明は、ピアース型の圧電発振器に関する。

圧電発振器は周波数安定度、小型軽量、低価格等の利点を有することにより、通信機器や電子機器の多くの分野で用いられ、中でも圧電振動子の周波数温度特性を補償した温度補償型圧電発振器（ＴＣＸＯ）は、携帯電話等に広く用いられている。圧電発振器には、ピアース型の圧電発振器と、コルピッツ型の圧電発振器がある。ピアース型圧電発振器は、低い電源電圧で動作させることができ、回路の集積化に適しているが、低電流で出力できる周波数は、１０〜３０ＭＨｚに留まり、高い周波数の出力ができないという課題がある。

図９は、自己バイアス回路を備えた従来のピアースＢ−Ｃ型の圧電発振器８を示す回路図である。図９に示すように、ピアースＢ−Ｃ型の圧電発振器８は、発振回路１０８とバッファ回路ＢＵＦとから構成され、発振回路１０８は、発振用トランジスタＱ１と、発振用トランジスタＱ１のベース端子とコレクタ端子との間に接続された圧電振動子１０及び帰還抵抗Ｒ０と、圧電振動子１０の両端と接地電位線ＧＮＤとの間に各々接続された容量素子Ｃ１，Ｃ２と、から構成されている。バッファ回路ＢＵＦは、発振回路１０８の出力となる発振用トランジスタＱ１のコレクタ端子に接続されている。また、発振用トランジスタＱ１のコレクタ端子には電流源２０が接続されている。

発振回路１０８の出力周波数を高めるためには、所望の発振周波数において発振回路１０８の負性抵抗値を充分大きくする必要がある。発振回路１０８の負性抵抗値（−Ｒｎ）は、発振用トランジスタＱ１の相互コンダクタンス値をｇｍとすると、−Ｒｎ＝ｇｍ／（ωＣ１Ｃ２）となる。従って、負性抵抗値を大きくするには、容量素子Ｃ１，Ｃ２の容量値を小さくするか、相互コンダクタンス値ｇｍを大きくする必要がある。

しかしながら、容量素子Ｃ１，Ｃ２の容量値を小さくすると、発振回路１０８の負荷容量も小さくなり、周波数感度が必要以上に大きくなる。このため、発振回路１０８の出力（発振用トランジスタＱ１のコレクタ端子）に接続するバッファ回路ＢＵＦによる外部負荷容量の影響が大きくなり、電源変動や経年変化の劣化を引き起こす。また、容量素子Ｃ１，Ｃ２の容量値を小さくすると、発振回路１０８の回路損失が増加し、回路Ｑ値が小さくなり、Ｃ／Ｎ比（Carrier to Noise Ratio）の劣化を引き起こす。

この問題を解決するために、例えば特許文献１には、外部負荷容量の影響を軽減するために、発振回路の出力と外部負荷との間にレベルシフト回路を備えたピアース型水晶発振回路が記載されている。しかしながら、このようなピアース型水晶発振回路は、レベルシフト回路の分だけ回路規模が大きくなり消費電流も増えてしまうため、集積化には適さないという課題がある。

また、負性抵抗値を大きくするために発振用トランジスタＱ１の相互コンダクタンス値ｇｍを大きくする方法では、コレクタ電流Ｉｃを大きくする必要があり、発振回路１０８の消費電流が増えてしまう。

この問題を解決するために、例えば特許文献２には、コルピッツ型発振回路において、発振トランジスタのコレクタ−エミッタ間に帰還回路（エミッタフォロワ回路）を備える方法が記載されている。帰還回路を付加したことにより、発振回路の負性抵抗特性が改善され、高い周波数において充分高い負性抵抗値を得ることができる。

しかしながら、このような帰還回路をピアース型の発振回路に適用すると、帰還回路を動作させるための電流が必要になり、消費電流が増えてしまう。また、帰還回路の結合容量（特許文献２の図８のＣ４，Ｃ５）が非常に大きな値になり、集積化には向いていない。また、帰還回路を付加することにより、充分な負性抵抗が得られるが、周波数領域が数百ＭＨｚ（特許文献２の図２参照）となり、水晶のＡＴ振動子などで利用される数十ＭＨｚの領域を遥かに超えてしまう。

負性抵抗を大きくするための別の方法として、例えば特許文献３には、コルピッツ型の水晶発振回路において、発振用トランジスタをダーリントン接続する方法が記載させている。発振用トランジスタをダーリントン接続することにより、発振トランジスタの電流増幅率Ｈｆｅを高め、相互コンダクタンス値ｇｍを大きくできるので、負性抵抗を大きくすることができる。

特開２００２−１６４３９号公報（図１）特開２００５−８６３７８号公報（図８）特開２００２−２３７７２５号公報（図１）

しかしながら、発振用トランジスタをダーリントン接続することにより負性抵抗は大きくなるが、発振周波数が低くなってしまう。図９に、コルピッツ型の水晶発振回路でのシミュレーション結果を示す。図１０（Ａ）は、従来のコルピッツ型の水晶発振回路、図１０（Ｂ）は、発振用トランジスタをダーリントン接続したコルピッツ型の水晶発振回路、図１０（Ｃ）は、それぞれの負性抵抗値を示すグラフである。

この方法は、ピアース型の発振回路で発振用トランジスタをダーリントン接続した場合も同様の結果となる。これは、発振用トランジスタをダーリントン接続することにより発振トランジスタの電流増幅率Ｈｆｅは増加するが、発振用トランジスタのコレクタ−エミッタ間のミラー容量も増加するため、高周波において負性抵抗が劣化するためと考えられる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］
圧電振動子と、前記圧電振動子の一方の端子と接地電位線との間に接続された第１の容量素子と、前記圧電振動子の他方の端子と前記接地電位線との間に接続された第２の容量素子と、コレクタ端子が前記圧電振動子の一方の端子に接続され、ベース端子が前記圧電振動子の他方の端子に接続され、エミッタ端子が前記接地電位線に接続された発振用トランジスタと、ベース端子が前記発振用トランジスタのコレクタ端子に第１の抵抗を介して接続され、コレクタ端子が前記発振用トランジスタのコレクタ端子に第２の抵抗を介して接続され、エミッタ端子が前記発振用トランジスタのベース端子に接続された発振補助用トランジスタと、を含む、ことを特徴とする圧電発振器。

この構成によれば、発振補助用トランジスタと発振用トランジスタとにより、回路電流を増やすことなく増幅率が上がり従来構成よりも大きい負性抵抗を得ることができるので、高い周波数で発振が可能となり、さらに従来の回路構成より発振補助用トランジスタと第１の抵抗とが増えるだけなので、高集積化及び低消費電流を実現できる。

［適用例２］
上記に記載の圧電発振器において、前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第３の容量素子をさらに含む、ことを特徴とする圧電発振器。

この構成によれば、第３の容量素子により、負性抵抗の谷を周波数の高い側に移動させることができるので、高い周波数で発振することが可能になり、さらに従来の回路構成より発振補助用トランジスタと第１の抵抗とが増えるだけなので、高集積化及び低消費電流を実現できる。

［適用例３］
上記に記載の圧電発振器において、前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第４の容量素子をさらに含む、ことを特徴とする圧電発振器。

この構成によれば、第４の容量素子により、負性抵抗をさらに大きくすることができるので、高い周波数で発振することが可能になり、さらに従来の回路構成より発振補助用トランジスタと第１の抵抗とが増えるだけなので、高集積化及び低消費電流を実現できる。

［適用例４］
上記に記載の圧電発振器において、前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第３の容量素子と、前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第４の容量素子と、をさらに含む、ことを特徴とする圧電発振器。

この構成によれば、第３の容量素子及び第４の容量素子により、負性抵抗の谷が周波数の高い側に移動し、高い周波数で発振することが可能になり、さらに従来の回路構成より発振補助用トランジスタと第１の抵抗と第３，第４の容量素子のみが増えるだけなので、高集積化及び低消費電流を実現できる。

第１実施形態に係る圧電発振器の構成を示す回路図。第１実施形態に係る圧電発振器の動作を示すグラフ。変形例１に係る圧電発振器の構成を示す回路図。変形例１に係る圧電発振器の動作を示すグラフ。変形例２に係る圧電発振器の構成を示す回路図。変形例３に係る圧電発振器の構成を示す回路図。変形例４に係る圧電発振器の構成を示す回路図。変形例５に係る圧電発振器の構成を示す回路図。従来の圧電発振器の構成を示す回路図。（Ａ）従来のコルピッツ型の水晶発振回路、（Ｂ）発振用トランジスタをダーリントン接続したコルピッツ型の水晶発振回路、（Ｃ）それぞれの出力周波数を示すグラフ。

以下、圧電発振器の実施形態について図面に従って説明する。

（第１実施形態）
＜圧電発振器の構成＞
先ず、第１実施形態に係る圧電発振器の構成について、図１を参照して説明する。図１は、第１実施形態に係る圧電発振器の構成を示す回路図である。

図１に示すように、圧電発振器１は、発振回路１０１とバッファ回路ＢＵＦとから構成される。

発振回路１０１は、エミッタ端子が接地電位線ＧＮＤに接続された発振用トランジスタＱ１と、発振用トランジスタＱ１のベース端子とコレクタ端子との間に接続された圧電振動子１０と、圧電振動子１０の両端と接地電位線ＧＮＤとの間に各々接続された第１の容量素子Ｃ１及び第２の容量素子Ｃ２と、ベース端子が発振用トランジスタＱ１のコレクタ端子に第１の抵抗Ｒｂを介して接続され、コレクタ端子が発振用トランジスタＱ１のコレクタ端子に第２の抵抗Ｒｃを介して接続され、エミッタ端子が発振用トランジスタＱ１のベース端子に接続された発振補助用トランジスタＱ２と、発振用トランジスタＱ１のコレクタ端子と電源電位線ＶＤＤとの間に接続された電流源２０と、から構成されている。バッファ回路ＢＵＦは、発振回路１０１の出力となる発振用トランジスタＱ１のコレクタ端子に接続されている。

図９に示した従来の発振回路１０８と発振回路１０１との違いは、帰還抵抗Ｒ０を発振補助用トランジスタＱ２、第１の抵抗Ｒｂ及び第２の抵抗Ｒｃに置き換えたことである。

発振補助用トランジスタＱ２は、発振用トランジスタＱ１による増幅効率の向上をサポートするので、発振補助用トランジスタＱ２及び発振用トランジスタＱ１の増幅作用により、従来より大きな負性抵抗を得ることができるので、高速な起動特性が得られる。

発振補助用トランジスタＱ２、第１の抵抗Ｒｂ及び第２の抵抗Ｒｃに流れる電流は、発振用トランジスタＱ１のベース電流と等しいので、従来の発振回路１０８の帰還抵抗Ｒ０のみで構成した場合と比較しても電流の増加はない。

発振用トランジスタＱ１の電流増幅率Ｈｆｅが小さくなり、負性抵抗が小さくなる状況でも、電流増幅率Ｈｆｅの低下によりベース電流が増加し、発振補助用トランジスタＱ２に流れる電流は逆に大きくなるので、発振補助用トランジスタＱ２は、発振用トランジスタＱ１による増幅効率の向上をより大きくサポートすることができる。すなわち、発振周波数を適宜選択することにより、電流増幅率Ｈｆｅ低下による負性抵抗の劣化を抑制できる。

第１実施形態に係る圧電発振器の動作について、図２を参照して説明する。図２は、第１実施形態に係る圧電発振器の動作を示すグラフである。

図２に示すように、従来の圧電発振器８の出力ＯＵＴ８の負性抵抗のピークは、約１０ＭＨｚであった。本実施形態の圧電発振器１の出力ＯＵＴの負性抵抗のピークは、約２４ＭＨｚとなり、従来に比べ高周波での出力が可能となることがわかる。

以上に述べた本実施形態によれば、以下の効果が得られる。

本実施形態では、発振補助用トランジスタＱ２と発振用トランジスタＱ１とにより増幅率が上がるので従来構成よりも、高い周波数において大きい負性抵抗を得ることができるので、高い周波数で発振が可能であり、さらに従来の回路構成より発振補助用トランジスタＱ２と第１の抵抗Ｒｂとが増えるだけなので、高集積化及び低消費電流を実現できる。

以上、圧電発振器の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。

（変形例１）圧電発振器の変形例１について説明する。図３は、変形例１に係る圧電発振器の構成を示す回路図である。図３に示すように、圧電発振器３は、第１実施形態の圧電発振器１に対して発振用トランジスタＱ１のコレクタ端子と圧電振動子１０の一方の端子（第１の容量素子Ｃ１側）との間に接続される第３の容量素子Ｃ３をさらに含んで構成されている。図４は、変形例１に係る圧電発振器の動作を示すグラフである。この構成によれば、第３の容量素子Ｃ３により発振用トランジスタＱ１のコレクタから容量素子Ｃ１と圧電振動子１０に帰還される信号の位相が変化し、負性抵抗のピークの位置が周波数の高い方へ移動し、より高い周波数で発振することが可能になる。

（変形例２）圧電発振器の変形例２について説明する。図５は、変形例２に係る圧電発振器の構成を示す回路図である。図５に示すように、圧電発振器４は、第１実施形態の圧電発振器１に対して発振用トランジスタＱ１のベース端子と圧電振動子１０の他方の端子（第２の容量素子Ｃ２側）との間に接続される第４の容量素子Ｃ４をさらに含んで構成されている。この構成によれば、第４の容量素子Ｃ４により高い周波数において、負性抵抗をさらに大きくすることができるので、変形例１と同様に高い周波数で発振が可能となる。

（変形例３）圧電発振器の変形例３について説明する。図６は、変形例３に係る圧電発振器の構成を示す回路図である。図６に示すように、圧電発振器５は、第１実施形態の圧電発振器１に対して発振用トランジスタＱ１のコレクタ端子と圧電振動子１０の一方の端子（第１の容量素子Ｃ１側）との間に接続される第３の容量素子Ｃ３と、圧電発振器１に対して発振用トランジスタＱ１のベース端子と圧電振動子１０の他方の端子（第２の容量素子Ｃ２側）との間に接続される第４の容量素子Ｃ４と、をさらに含んで構成されている。この構成によれば、第３の容量素子Ｃ３及び第４の容量素子Ｃ４により高い周波数において、負性抵抗をさらに大きくすることができるので、変形例１と同様に高い周波数で発振が可能となる。

（変形例４）圧電発振器の変形例４について説明する。図７は、変形例４に係る圧電発振器の構成を示す回路図である。図７に示すように、圧電発振器６は、変形例３の圧電発振器５を構成する第１の容量素子Ｃ１の換わりに可変容量素子ＶＣ１が接続され、第２の容量素子Ｃ２の換わりに可変容量素子ＶＣ２が接続され、可変容量素子ＶＣ１に対し抵抗Ｒ１を介して制御電圧Ｖｃが印加され、可変容量素子ＶＣ２に対し抵抗Ｒ２を介して制御電圧Ｖｃが印加されている。この構成によれば、制御電圧Ｖｃより出力する周波数を制御できる。なお、この例において、容量素子Ｃ３，Ｃ４が負性抵抗値を大きくすると共に、可変容量素子ＶＣ１，ＶＣ２に印加した直流電圧の直流カット用コンデンサとして機能する。

（変形例５）圧電発振器の変形例５について説明する。図８は、変形例５に係る圧電発振器の構成を示す回路図である。図８に示すように、圧電発振器７は、第１実施形態の圧電発振器１に対して発振補助用トランジスタＱ２のエミッタ端子と発振用トランジスタＱ１のベース端子との間に接続された抵抗Ｒｅをさらに含んで構成される。抵抗Ｒｅを含む構成は、圧電発振器３，４，５，６にも同様に適用できる。

１…圧電発振器、３…圧電発振器、４…圧電発振器、５…圧電発振器、６…圧電発振器、７…圧電発振器、１０…圧電振動子、２０…電流源、１０１…発振回路、１０８…発振回路。

Claims

圧電振動子と、
前記圧電振動子の一方の端子と接地電位線との間に接続された第１の容量素子と、
前記圧電振動子の他方の端子と前記接地電位線との間に接続された第２の容量素子と、
コレクタ端子が前記圧電振動子の一方の端子に接続され、ベース端子が前記圧電振動子の他方の端子に接続され、エミッタ端子が前記接地電位線に接続された発振用トランジスタと、
ベース端子が前記発振用トランジスタのコレクタ端子に第１の抵抗を介して接続され、コレクタ端子が前記発振用トランジスタのコレクタ端子に第２の抵抗を介して接続され、エミッタ端子が前記発振用トランジスタのベース端子に接続された発振補助用トランジスタと、
を含むことを特徴とする圧電発振器。
請求項１に記載の圧電発振器において、
前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第３の容量素子をさらに含む、
ことを特徴とする圧電発振器。
請求項１に記載の圧電発振器において、
前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第４の容量素子をさらに含む、
ことを特徴とする圧電発振器。
請求項１に記載の圧電発振器において、
前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第３の容量素子と、
前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第４の容量素子と、
をさらに含む、
ことを特徴とする圧電発振器。