JP6339320B2 - 多層セラミック基板 - Google Patents

多層セラミック基板 Download PDF

Info

Publication number
JP6339320B2
JP6339320B2 JP2013098219A JP2013098219A JP6339320B2 JP 6339320 B2 JP6339320 B2 JP 6339320B2 JP 2013098219 A JP2013098219 A JP 2013098219A JP 2013098219 A JP2013098219 A JP 2013098219A JP 6339320 B2 JP6339320 B2 JP 6339320B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
hole
multilayer ceramic
mark
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013098219A
Other languages
English (en)
Other versions
JP2014220355A (ja
Inventor
彰一 味岡
彰一 味岡
士郎 関野
士郎 関野
博信 柴田
博信 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013098219A priority Critical patent/JP6339320B2/ja
Publication of JP2014220355A publication Critical patent/JP2014220355A/ja
Application granted granted Critical
Publication of JP6339320B2 publication Critical patent/JP6339320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、多層セラミック基板に関するものであり、より特定的には、積層されたセラミック基板間の層間ずれを高精度に測定することが可能な多層セラミック基板に関するものである。
多層セラミック基板は、配線パターン導体やVIAホール導体が印刷された複数枚のグリーンシートを積層し、加熱すると同時に厚さ方向に加圧して接着し、その後焼結することにより製造される。この多層セラミック基板では、印刷によるグリーンシート自身の変形や積層時の位置ずれにより、積層されたグリーンシート同士の位置ずれ(層間ずれ)が発生する。この層間ずれが大きい場合には、電気回路の断線や短絡、または電気特性の劣化などが生じる。しかし、多層セラミック基板内の層間ずれを外観上判別することは困難である。そのため、製造後の通電試験などにより層間ずれが発見され、これが製品歩留まりの低下の原因となっていた。
このような問題に対して、たとえば特開昭62−162394号公報(以下、特許文献1という)では、位置検出パターン用穴が形成されたグリーンシートと、当該位置検出パターン用穴よりも寸法が大きい貫通孔が形成されたグリーンシートとが積層された多層印刷配線板が開示されている。この多層印刷配線基板では、位置検出パターン用穴が開口した面側から観察して位置検出パターン用穴および貫通孔の位置を測定することにより、基板間の層間ずれを測定することが可能となっている。
特開昭62−162394号公報
上記特許文献1において開示されている多層印刷配線基板では、積層されたグリーンシートを加圧して接着する際に貫通孔の形状が変形し、基板間の層間ずれの測定精度が低下するという問題がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、積層されたセラミック基板間の層間ずれを高精度に測定することが可能な多層セラミック基板を提供することである。
本発明に従った多層セラミック基板は、複数のセラミック基板を積層して構成される多層セラミック基板である。最表層のセラミック基板を除いた他のセラミック基板のうちの1つである第1セラミック基板には、第1セラミック基板の位置座標を決定するための第1マークが形成されている。第1セラミック基板から見て最表層側に位置する1つ以上のセラミック基板のすべてには、第1マークと重なるように貫通孔が形成されている。すべてのセラミック基板に形成される貫通孔の平面視における大きさは等しい。最表層のセラミック基板には、最表層のセラミック基板の位置座標を決定するための複数の第2マークが貫通孔とは別の位置に形成されている。複数の第2マークのそれぞれが同一の最表層のセラミック基板に形成されている。複数の第2マークを結ぶ仮想の直線は、平面視において貫通孔を通過する。第1マークは、第1セラミック基板を貫通する第1孔部である。第2マークは、最表層のセラミック基板のみを貫通する第2孔部である。
本発明に従った多層セラミック基板によれば、積層されたセラミック基板間の層間ずれを高精度に測定することが可能な多層セラミック基板を提供することができる。
実施の形態1に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態1に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態1に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態1に係る多層セラミック基板の他の構造を示す概略平面図である。 実施の形態1に係る多層セラミック基板の他の構造を示す概略断面図である。 実施の形態1に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態1に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態2に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態2に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態3に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態3に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態4に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態4に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態5に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態5に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態6に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態6に係る多層セラミック基板の構造を示す概略断面図である。 実施の形態7に係る多層セラミック基板の構造を示す概略平面図である。 実施の形態7に係る多層セラミック基板の構造を示す概略断面図である。 比較例の多層セラミック基板の構造を示す概略平面図である。 比較例の多層セラミック基板の構造を示す概略断面図である。 比較例の多層セラミック基板の構造を示す概略平面図である。 比較例の多層セラミック基板の構造を示す概略断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
まず、本発明の一実施の形態である実施の形態1に係る多層セラミック基板の構造について説明する。図1および図2を参照して、本実施の形態に係る多層セラミック基板10は、複数(たとえば10枚)のセラミック基板11(11a〜11j)を積層することにより構成されている。多層セラミック基板10は、複数のグリーンシートが積層された状態で加熱され(約100℃)、静水圧プレスなどにより積層方向に加圧(約50MPa)されてグリーンシート同士が接着され、さらに焼成炉中において焼結(約1000℃)されることにより製造される。セラミック基板11a〜11jの各々は、縦幅が150〜300mmであり、横幅が150〜300mmであり、厚みが0.1〜0.3mmである。
最表層から5層目に位置するセラミック基板11e(第1セラミック基板)には、位置検出パターン用穴12(第1マーク、第1孔部)が形成されている。位置検出パターン用穴12は、セラミック基板11eの位置座標を決定するためのものであり、セラミック基板11eを厚み方向に貫通している。位置検出パターン用穴12の直径は、0.1〜0.3mmである。
セラミック基板11eから見て最表層側に位置するセラミック基板11a〜11dには、位置検出パターン用穴12と重なる位置において貫通孔13が形成されている。貫通孔13の直径は0.5〜0.7mmであり、位置検出パターン用穴12よりも大きくなっている。これにより、図1に示すように、最表層側から見て貫通孔13内に位置検出パターン用穴12が位置し、セラミック基板11a〜11jが積層された状態において最表層から5層目に位置するセラミック基板11eの位置座標を測定することが可能となっている。
また、位置検出パターン用穴12は、最表層のセラミック基板11aを除いた他のセラミック基板11b〜11jのうちの1つに形成されていればよく、最表層から見て2〜4目または6〜10層目のセラミック基板11b〜11d,11f〜11jのいずれかにおいて形成されていてもよい。これにより、セラミック基板11eの場合と同様に、セラミック基板11a〜11jが積層された状態において各セラミック基板11b〜11d,11f〜11jの位置座標を測定することができる。
最表層のセラミック基板11aには、複数(たとえば4つ)の表層位置パターン用穴14(第2マーク、第2孔部)が貫通孔13とは別の位置に形成されている。表層位置パターン用穴14は、セラミック基板11aの位置座標を決定するためのものであり、セラミック基板11aの厚み方向に貫通している。表層位置パターン用穴14の直径は、位置検出パターン用穴12と同様に0.1〜0.3mmである。
図1に示すように、表層位置パターン用穴14は貫通孔13の外周を取り囲むように形成されている。より具体的には、表層位置パターン用穴14は、図1中点線で示す貫通孔13の同心円上において周方向に等間隔に形成されている。また、表層位置パターン用穴14を結ぶ仮想の直線(図1中破線)は、平面視において貫通孔13の中心を通過している。より具体的には、貫通孔13を挟むように対向する一対の表層位置パターン用穴14を結ぶ上記仮想の直線(図1中破線)が2つ存在しており、上記2つの仮想の直線が貫通孔13の中心において交差している。貫通孔13の中心から表層位置パターン用穴14の中心までの各々の距離は、0.5〜1.5mmとなっている。これにより、図1に示すように、最表層側から見て貫通孔13または表層位置パターン用穴14が確認され、最表層のセラミック基板11aの位置座標を測定することが可能となっている。
表層位置パターン用穴14の数は4個に限られず、上記同心円上において周方向に等間隔に3個以上形成されていればよい。また、上記位置検出パターン用穴12、貫通孔13および表層位置パターン用穴14の形状は円形に限られず、四角形やその他の多角形であってもよい。
図3を参照して、多層セラミック基板10ではセラミック基板11a〜11jを貫通するVIAホールが形成されており、当該VIAホール内には導体15が配置されている。また、セラミック基板11a〜11jの各々には、スクリーン印刷により配線パターン(図示しない)が印刷されている。これにより、セラミック基板11a〜11j間の導通状態が確保されている。
図4および図5を参照して、多層セラミック基板10ではセラミック基板11eから見て最表層側に位置するセラミック基板11a〜11dだけでなく、最表層側とは反対側に位置するセラミック基板11f〜11jにおいても位置検出パターン用穴12と重なるように貫通孔13が形成されていてもよい。
次に、多層セラミック基板10における層間ずれの測定について説明する。図1を参照して、まず、最表層のセラミック基板11aに形成された4つの表層位置パターン用穴14の各座標が測定される。次に、表層位置パターン用穴14同士を結ぶ仮想の直線(図1中破線)の交点の座標が測定され、この測定値が最表層のセラミック基板11aの座標とされる。
次に、5層目のセラミック基板11eに形成された位置検出パターン用穴12の座標が測定され、この測定値が5層目のセラミック基板11eの座標とされる。そして、最表層のセラミック基板11aおよび5層目のセラミック基板11eの座標より、セラミック基板11aとセラミック基板11eとの間の層間ずれを測定することができる。この層間ずれの測定は、グリーンシートが積層された後に行われてもよいし、グリーンシートが接着された後に行われてもよいし、グリーンシートが焼結後に行われてもよい。
次に、多層セラミック基板10の作用効果について、比較例の多層セラミック基板を参照しつつ説明する。図20および図21を参照して、比較例の多層セラミック基板100は、複数のセラミック基板110a〜110jを積層することにより構成されている。また、最表層を除いた所定層のセラミック基板110hには位置検出パターン用穴120が形成されており、当該セラミック基板110hから見て最表層側に位置するセラミック基板110a〜110gには位置検出パターン用穴120と重なるように貫通孔130が形成されている。そして、位置検出パターン用穴120および貫通孔130の座標より、最表層のセラミック基板110aと所定層のセラミック基板110hとの間の層間ずれを測定することが可能となっている。
しかし、比較例の多層セラミック基板100では、グリーンシートの積層後に厚み方向に加圧して接着する際にシート間の層間ずれが生じる場合がある。この場合には、図22および図23に示すように最表層の貫通孔130aの端部が2層目の貫通孔130bの端部から突出した状態となる。そして、この状態で厚み方向に加圧されることにより貫通孔130aの形状が変形し、その結果セラミック基板間における層間ずれの測定において測定精度が低下するという問題がある。
これに対して、本実施の形態に係る多層セラミック基板10では、最表層のセラミック基板11aにおいて貫通孔13とは別の位置に表層位置パターン用穴14が形成されており、当該表層位置パターン用穴14によりセラミック基板11aの座標を決定することができる。そのため、図6および図7に示すように、最表層のセラミック基板11aに形成された貫通孔13が変形した場合でも、表層位置パターン用穴の座標を測定することによりセラミック基板11aの座標を高精度に測定することができる。したがって、本実施の形態に係る多層セラミック基板10によれば、積層されたセラミック基板間の層間ずれを
高精度(約±5μm)に測定することができる。
(実施の形態2)
次に、本発明の他の実施の形態である実施の形態2について説明する。本実施の形態に係る多層セラミック基板20は、基本的には上記実施の形態1に係る多層セラミック基板10と同様の構成を備え、同様に層間ずれの測定が可能であり、かつ同様の効果を奏する。しかし、本実施の形態に係る多層セラミック基板20は、位置検出パターン用穴22および表層位置パターン用穴24の底部の構成において上記実施の形態1とは異なっている。
図8および図9を参照して、多層セラミック基板20では、最表層から5層目のセラミック基板21e(第1セラミック基板)を貫通するように位置検出パターン用穴22(第1マーク、第1孔部)が形成されている。また、最表層のセラミック基板21aを貫通するように表層位置パターン用穴24(第2マーク、第2孔部)が形成されている。そして、図8および図9に示すように、位置検出パターン用穴22および表層位置パターン用穴24の底部には、セラミック基板21a〜21jとは異なる色を有する導電ペーストや樹脂などの材料からなるパターン25が配置されている。このパターン25は、セラミック基板21b,21fの表面上において印刷されていてもよいし、インクジェットなどにより形成されていてもよい。
上記構成により、多層セラミック基板20の層間ずれの測定において位置検出パターン用穴22および表層位置パターン用穴24をより容易に認識することができる。その結果、本実施の形態に係る多層セラミック基板20によれば、セラミック基板間の層間ずれをより高精度に検出することができる。
(実施の形態3)
次に、本発明のさらに他の実施の形態である実施の形態3について説明する。本実施の形態に係る多層セラミック基板30は、基本的には上記実施の形態1に係る多層セラミック基板10と同様の構成を備え、同様に層間ずれの測定が可能であり、かつ同様の効果を奏する。しかし、本実施の形態に係る多層セラミック基板30は、位置検出パターン用穴32および表層位置パターン用穴34の構成において上記実施の形態1とは異なっている。
図10および図11を参照して、多層セラミック基板30では、最表層から5層目のセラミック基板31e(第1セラミック基板)を貫通するように位置検出パターン用穴32(第1マーク、第1孔部)が形成されている。また、最表層のセラミック基板31aを貫通するように表層位置パターン用穴34(第2マーク、第2孔部)が形成されている。そして、図10および図11に示すように、位置検出パターン用穴32および表層位置パターン用穴34には、セラミック基板31a〜31jとは異なる色を有する材料からなる導体ペースト35や樹脂(材料)が充填されている。これらの材料は、たとえばノズルなどを用いて注入されている。
上記構成により、多層セラミック基板30の層間ずれの測定において位置検出パターン用穴32および表層位置パターン用穴34をより容易に認識することができる。その結果、本実施の形態に係る多層セラミック基板30によれば、セラミック基板間の層間ずれをより高精度に検出することができる。
(実施の形態4)
次に、本発明のさらに他の実施の形態である実施の形態4について説明する。本実施の形態に係る多層セラミック基板40は、基本的には上記実施の形態1に係る多層セラミック基板10と同様の構成を備え、同様に層間ずれの測定が可能であり、かつ同様の効果を奏する。しかし、本実施の形態に係る多層セラミック基板40は、第1マークおよび第2マークの構成において上記実施の形態1とは異なっている。
図12および図13を参照して、多層セラミック基板40では、最表層から5層目のセラミック基板41e(第1セラミック基板)の表面上において、セラミック基板41とは異なる色を有する導電ペーストや樹脂(材料)からなるマーク42(第1マーク)が形成されている。また、最表層のセラミック基板41aの表面上において、セラミック基板41とは異なる色を有する導電ペーストや樹脂(材料)からなるマーク44(第2マーク)が形成されている。マーク42,44はたとえばインクジェットなどにより形成されている。
上記構成により、第1マークおよび第2マークとして位置検出パターン用穴および表層位置パターン用穴を形成する場合に比べて、最表層のセラミック基板41aおよび5層目のセラミック基板41eの座標をより容易に測定することができる。
(実施の形態5)
次に、本発明のさらに他の実施の形態である実施の形態5について説明する。本実施の形態に係る多層セラミック基板50は、基本的には上記実施の形態1に係る多層セラミック基板10と同様の構成を備え、同様に層間ずれの測定が可能であり、かつ同様の効果を奏する。しかし、本実施の形態に係る多層セラミック基板50は、裏面貫通孔がさらに形成されている点において上記実施の形態1とは異なっている。
図14および図15を参照して、多層セラミック基板50では、最表層から5層目のセラミック基板51e(第1セラミック基板)から見て最表層側とは反対側に位置するセラミック基板51の少なくとも一部(51h〜51j)には、位置検出パターン用穴52(第1マーク)と重なるように裏面貫通孔55が形成されている。また、最表層のセラミック基板51aを除いた他のセラミック基板の少なくとも一部(51d〜51j)には、表層位置パターン用穴54(第2マーク)と重なるように裏面貫通孔56が形成されている。裏面貫通孔55,56の直径は、0.5〜0.7mmである。また、多層セラミック基板50において、貫通孔53および裏面貫通孔55,56のいずれも形成されない部分の厚み(セラミック基板51a〜51cの厚み、またはセラミック基板51e〜51gの厚み)は、1mm以下となっている。
上記構成により、多層セラミック基板50の最表層側とは反対側から白熱電球などを用いて光を照射し、その透過光の明暗差を利用することで位置検出パターン用穴52および表層位置パターン用穴54をより明確に認識することができる。その結果、最表層のセラミック基板51aおよび5層目のセラミック基板51eの層間ずれを高精度に測定することができる。
(実施の形態6)
次に、本発明のさらに他の実施の形態である実施の形態6について説明する。本実施の形態に係る多層セラミック基板60は、基本的には上記実施の形態5に係る多層セラミック基板50と同様の構成を備え、同様に層間ずれの測定が可能であり、かつ同様の効果を奏する。しかし、本実施の形態に係る多層セラミック基板60は、位置検出パターン用穴62および表層位置パターン用穴64の構成において上記実施の形態5とは異なっている。
図16および図17を参照して、多層セラミック基板60では、最表層から5層目のセラミック基板61e(第1セラミック基板)を貫通するように位置検出パターン用穴62(第1マーク、第1孔部)が形成されている。また、最表層のセラミック基板61aを貫通するように表層位置パターン用穴64(第2マーク、第2孔部)が形成されている。そして、図16および図17に示すように、位置検出パターン用穴62および表層位置パターン用穴64には、セラミック基板61とは異なる色を有する導体ペースト67や樹脂などの材料が充填されている。これらの材料は、たとえばノズルなどを用いて注入されている。
上記構成により、多層セラミック基板60の層間ずれの測定において位置検出パターン用穴62および表層位置パターン用穴64をより容易に認識することができる。その結果、本実施の形態に係る多層セラミック基板60によれば、セラミック基板間の層間ずれをより高精度に検出することができる。
(実施の形態7)
次に、本発明のさらに他の実施の形態である実施の形態7について説明する。本実施の形態に係る多層セラミック基板70は、基本的には上記実施の形態5に係る多層セラミック基板50と同様の構成を備え、同様に層間ずれの測定が可能であり、かつ同様の効果を奏する。しかし、本実施の形態に係る多層セラミック基板70は、第1マークおよび第2マークの構成において上記実施の形態5とは異なっている。
図18および図19を参照して、多層セラミック基板70では、最表層から5層目のセラミック基板71e(第1セラミック基板)の表面上において、セラミック基板71とは異なる色を有する導電ペーストや樹脂(材料)からなるマーク72(第1マーク)が形成されている。また、最表層のセラミック基板71aの表面上において、セラミック基板71とは異なる色を有する導電ペーストや樹脂(材料)からなるマーク74(第2マーク)が形成されている。マーク72,74はたとえばインクジェットなどにより形成されている。
上記構成により、第1マークおよび第2マークとして位置検出パターン用穴および表層位置パターン用穴を形成する場合に比べて、最表層のセラミック基板71aおよび5層目のセラミック基板71eの座標をより容易に測定することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の多層セラミック基板は、積層されたセラミック基板間の層間ずれを高精度に測定することが要求される多層セラミック基板において、特に有利に適用され得る。
10,20,30,40,50,60,70 多層セラミック基板、11(11a〜11j),21(21a〜21j),31(31a〜31j),41(41a〜41j),51(51a〜51j),61(61a〜61j),71(71a〜71j) セラミック基板、12,22,32,52,62 位置検出パターン用穴、13,23,33,43,53,63,73 貫通孔、14,24,34,54,64 表層位置パターン用穴、15 導体、25 パターン、35,67 導電ペースト、42,44,72,74 マーク、55,56,65,66,75,76 裏面貫通孔。

Claims (4)

  1. 複数のセラミック基板を積層して構成される多層セラミック基板であって、
    最表層の前記セラミック基板を除いた他の前記セラミック基板のうちの1つである第1セラミック基板には、前記第1セラミック基板の位置座標を決定するための第1マークが形成されており、
    前記第1セラミック基板から見て最表層側に位置する1つ以上の前記セラミック基板のすべてには、前記第1マークと重なるように貫通孔が形成されており、すべての前記セラミック基板に形成される前記貫通孔の平面視における大きさは等しく、
    前記最表層のセラミック基板には、前記最表層のセラミック基板の位置座標を決定するための複数の第2マークが前記貫通孔とは別の位置に形成され、
    前記複数の第2マークのそれぞれが同一の前記最表層のセラミック基板に形成されており、
    前記複数の第2マークを結ぶ仮想の直線は、平面視において前記貫通孔を通過し、
    前記第1マークは、前記第1セラミック基板を貫通する第1孔部であり、
    前記第2マークは、前記最表層のセラミック基板のみを貫通する第2孔部である、多層セラミック基板。
  2. 記第1および第2孔部の底部には、前記セラミック基板とは異なる色を有する材料が配置されている、請求項1に記載の多層セラミック基板。
  3. 記第1および第2孔部には、前記セラミック基板とは異なる色を有する材料が充填されている、請求項1に記載の多層セラミック基板。
  4. 前記第1セラミック基板から見て最表層側とは反対側に位置する前記セラミック基板の少なくとも一部には、前記第1マークと重なるように裏面貫通孔が形成されており、
    前記最表層のセラミック基板を除いた他の前記セラミック基板の少なくとも一部には、前記第2マークと重なるように裏面貫通孔が形成されている、請求項1〜のいずれか1項に記載の多層セラミック基板。
JP2013098219A 2013-05-08 2013-05-08 多層セラミック基板 Expired - Fee Related JP6339320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013098219A JP6339320B2 (ja) 2013-05-08 2013-05-08 多層セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013098219A JP6339320B2 (ja) 2013-05-08 2013-05-08 多層セラミック基板

Publications (2)

Publication Number Publication Date
JP2014220355A JP2014220355A (ja) 2014-11-20
JP6339320B2 true JP6339320B2 (ja) 2018-06-06

Family

ID=51938557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013098219A Expired - Fee Related JP6339320B2 (ja) 2013-05-08 2013-05-08 多層セラミック基板

Country Status (1)

Country Link
JP (1) JP6339320B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162394A (ja) * 1986-01-13 1987-07-18 株式会社日立製作所 多層印刷配線板
JP3254361B2 (ja) * 1995-12-28 2002-02-04 シャープ株式会社 フレキシブルプリント配線基板の製造方法
JP2002299818A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 多層回路基板
JP4817009B2 (ja) * 2005-12-16 2011-11-16 日立化成工業株式会社 プリント配線板の製造方法
JP5359757B2 (ja) * 2009-10-08 2013-12-04 パナソニック株式会社 多層プリント配線板の位置認識マーク

Also Published As

Publication number Publication date
JP2014220355A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
JP6863458B2 (ja) 積層型電子部品
JP2013062473A (ja) 配線基板およびその製造方法
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
JP6339320B2 (ja) 多層セラミック基板
JP5652481B2 (ja) 樹脂多層基板およびその製造方法
TW201417644A (zh) 多層電路板及其製作方法
TWI472273B (zh) 電路板及其製作方法
JP6099902B2 (ja) 配線基板の製造方法
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JPWO2018034162A1 (ja) 多層基板およびその製造方法
CN105655258B (zh) 嵌入式元件封装结构的制作方法
CN106961788B (zh) 指纹传感器用布线基板
JP6058321B2 (ja) 配線基板の製造方法
JP2015002227A (ja) 多層配線基板及びその製造方法
JP6024353B2 (ja) 積層型電子部品
JP2015002226A (ja) 多層配線基板及びその製造方法
TWI426835B (zh) 配線板
JP5851860B2 (ja) 多層配線基板及びその製造方法
CN104349571B (zh) 柔性电路板及其制作方法
CN102281711A (zh) 叠层电路基板以及基板制造方法
JP2015046498A (ja) 多層プリント基板およびその製造方法
JP2013224880A5 (ja)
JP5876658B2 (ja) リジッドフレキシブル基板の製造方法
JP2017045813A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180510

R150 Certificate of patent or registration of utility model

Ref document number: 6339320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees