JP6337908B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP6337908B2
JP6337908B2 JP2015550536A JP2015550536A JP6337908B2 JP 6337908 B2 JP6337908 B2 JP 6337908B2 JP 2015550536 A JP2015550536 A JP 2015550536A JP 2015550536 A JP2015550536 A JP 2015550536A JP 6337908 B2 JP6337908 B2 JP 6337908B2
Authority
JP
Japan
Prior art keywords
potential
memory device
semiconductor memory
local bit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550536A
Other languages
English (en)
Other versions
JPWO2015079608A1 (ja
Inventor
剛 小池
剛 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2015079608A1 publication Critical patent/JPWO2015079608A1/ja
Application granted granted Critical
Publication of JP6337908B2 publication Critical patent/JP6337908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description

本開示は、半導体記憶装置に関し、特に、ビット線が階層化された半導体記憶装置に関する。
近年のＳＯＣ（System On Chip）に搭載されるメモリは、大容量化・高速化の傾向にある。メモリ容量の大容量化に伴い、ビット線に接続されるメモリセルの数が増加してきている。これにより、ビット線の負荷容量が増加し、高速化を阻害している。そこで、ビット線容量を削減するために、ビット線を複数のメモリバンクに分割し、メモリバンク内のメモリセルを一対のローカルビット線に接続し、この一対のローカルビット線の電位を差動アンプによって増幅してグローバルビット線に接続する階層ビット線技術が知られている（例えば、特許文献１参照）。
また、階層ビット線構造を用いた別の例として、１本のグローバルビット線を用いてデータの読み出しが可能な半導体記憶装置が開示されている（例えば、特許文献２参照）。この半導体記憶装置では、差動アンプの出力の一方がインバータに接続されており、インバータの出力が、グローバルビット線とグランドとの間に接続されたトランジスタのゲートに接続される。そして、グローバルビット線の電位の変化によりデータの読み出しが行われる。この半導体記憶装置によると、グローバルビット線の本数が少なくて済むため、リーク電流を抑制できるとともに、回路面積の縮小化を図ることができる。
特許第５０１９５７９号明細書 特許第５１７８１８２号明細書
しかしながら、特許文献２の半導体記憶装置には、以下のような課題が存在する。具体的には、一般に、差動アンプによってローカルビット線の電位が増幅されるときに、Ｈｉｇｈ側のローカルビット線の電位はＬｏｗに引き込まれる。その結果、本来Ｌｏｗであるべきインバータの出力がＨｉｇｈとなってトランジスタがオンしてしまい、グローバルビット線に誤ったデータが読み出される可能性がある。特に、インバータが、入力をＬｏｗであると判定しやすいように、その閾値がばらついている場合や、一対のローカルビット線の電位差が少ない場合には、誤動作の可能性が高くなりうる。
また、１本のグローバルビット線でデータを読み出す場合、読み出し動作の際にグローバルビット線を例えばＨｉｇｈにプリチャージしておき、任意のタイミングにおけるグローバルビット線の電位が出力回路によって判定される。このとき、グローバルビット線の電位が低下していると、出力回路のドライブ能力が劣化して、出力回路による出力データのリセットが正常に行われない可能性がある。
また、読み出し動作において、グローバルビット線のプリチャージが解除されるため、グローバルビット線はフローティング状態となる。ここで、グローバルビット線に複数のメモリバンクが接続されている場合、グローバルビット線には、複数のトランジスタが接続されていることになる。そのため、本来Ｈｉｇｈであるべきグローバルビット線が、複数のトランジスタのリーク電流によってディスチャージされてしまい、結果として誤動作を招くおそれがある。
さらに、一対のローカルビット線のうちの一方にインバータが接続されているため、一対のローカルビット線と差動アンプとの各接続ノードにおける負荷容量のバランスが悪く、差動アンプが誤動作しやすいという懸念もある。
かかる点に鑑みて、本開示は、差動アンプの誤動作、および半導体記憶装置の誤動作を抑制することを課題とする。
上記課題を解決するため本開示によって次のような解決手段を講じた。すなわち、第１の半導体記憶装置は、複数のメモリバンクと、前記複数のメモリバンクに対応して設けられた１本のグローバルデータ線とを備え、前記複数のメモリバンクはそれぞれ、複数のメモリセルと、前記複数のメモリセルが接続され、当該複数のメモリセルからデータが読み出される、一対の第１および第２のローカルビット線と、前記第１および第２のローカルビット線の電位差を増幅する差動アンプと、前記グローバルデータ線が接続される接続部と、前記第１のローカルビット線の電位に応じて、前記接続部に第１の電位を出力する第１の出力回路と、前記第２のローカルビット線の電位に応じて、前記第１の出力回路の出力によって前記接続部の電位が前記第１の電位になるのを阻止する第２の出力回路とを有している。
これによると、１本のグローバルデータ線には複数のメモリバンクが接続されている。そして、メモリバンクに含まれる複数のメモリセルから一対の第１および第２のローカルビット線に読み出されたデータが、差動アンプによって増幅される。また、第１の出力回路は、第１のローカルビット線の電位に応じて、接続部に第１の電位を出力し、第２の出力回路は、第２のローカルビット線の電位に応じて、第１の出力回路の出力によって接続部が第１の電位にならないように制御する。
例えば、半導体記憶装置の読み出し動作において、第１の出力回路は、第１のローカルビット線の電位がＬｏｗのとき、接続部に第１の電位としてＬｏｗを出力する一方、第１のローカルビット線の電位がＨｉｇｈのとき、出力を停止するとする。また、第２の出力回路は、第２のローカルビット線がＬｏｗのときに接続部の電位がＬｏｗになるのを阻止するとする。そして、半導体記憶装置の読み出し動作において、グローバルデータ線の電位は例えばＨｉｇｈにプリチャージされているとする。さらに、メモリセルのデータがＨｉｇｈであれば、グローバルデータ線の電位はＨｉｇｈであり、メモリセルのデータがＬｏｗであれば、グローバルデータ線の電位はＬｏｗである。
ここで、任意のメモリセルから、例えばＨｉｇｈデータが読み出される場合として、第１のローカルビット線の電位がＨｉｇｈとなり、第２のローカルビット線の電位がＬｏｗとなる場合について説明する。この場合、第１および第２のローカルビット線の電位差が差動アンプによって増幅される際に、Ｈｉｇｈである第１のローカルビット線の電位は差動アンプ特有の両ビット同時ディスチャージ動作によってディスチャージされる。その結果、第１の出力回路は、接続部にＬｏｗを出力するようになる。
ところが、第２のローカルビット線の電位がＬｏｗであるため、第２の出力回路は、接続部の電位がＬｏｗにならないように制御する。したがって、グローバルデータ線の電位はＨｉｇｈのままとなり、その結果、Ｈｉｇｈデータが出力される。
このように、本開示に係る半導体記憶装置では、グローバルデータ線の電位がＨｉｇｈであるべきとき、グローバルデータ線の電位を正常なＨｉｇｈに維持することができる。つまり、グローバルデータ線に誤ったデータが読み出されることがない。また、グローバルデータ線の電位を正常なＨｉｇｈに維持することができるため、例えばＩ／Ｏ（Input/Output）回路による出力データのリセットを正しく行うことができる。さらに、第１のローカルビット線に第１の出力回路、および第２のローカルビット線に第２の出力回路を接続することによって、差動アンプとローカルビット線との各接続ノードにおける負荷容量のバランスを均一化しやすくなる。その結果、差動アンプの誤作動を抑制することができる。
以上のように、差動アンプの感度を良好に保ちやすく、誤動作の抑制が可能な半導体記憶装置を提供することができる。
また、第２の半導体記憶装置は、複数のメモリバンクと、前記複数のメモリバンクに対応して設けられた１本のグローバルデータ線とを備え、前記複数のメモリバンクはそれぞれ、複数のメモリセルと、前記複数のメモリセルが接続され、当該複数のメモリセルからデータが読み出される、一対の第１および第２のローカルビット線と、前記第１および第２のローカルビット線の電位差を増幅する差動アンプと、前記グローバルデータ線が接続される接続部と、前記第１のローカルビット線の電位に応じて、前記接続部に第１の電位を出力する第１の出力回路と、前記第２のローカルビット線の電位に応じて、前記接続部に前記第１の電位の反転電位である第２の電位を出力する第２の出力回路とを有していてもよい。
第２の半導体記憶装置では、第１の半導体記憶装置における第２の出力回路の構成が異なるため、主にこの点について説明する。第２の出力回路は、第２のローカルビット線の電位に応じて、第１の出力回路が出力する電位の反転電位を示す第２の電位を接続部に出力する。例えば、第２の出力回路は、第２のローカルビット線の電位がＬｏｗのとき、接続部にＨｉｇｈを出力するとする。
第２の半導体記憶装置に係るＨｉｇｈデータの読み出し動作において、Ｈｉｇｈである第１のローカルビット線と、Ｌｏｗである第２のローカルビット線との電位差が差動アンプによって増幅される際に、第１のローカルビット線の電位がディスチャージされる。このとき、例えば、第１の出力回路は接続部にＬｏｗを出力する場合、第２の出力回路は接続部にＨｉｇｈを出力する。
したがって、接続部の電位をＨｉｇｈに維持することができるため、Ｈｉｇｈにプリチャージされたグローバルデータ線の電位を正常なＨｉｇｈに維持することができる。また、例えば、グローバルデータ線に接続されるトランジスタのリーク電流が生じる場合であっても、第２の出力回路が接続部にＨｉｇｈを出力可能であるため、リーク電流によってグローバルデータ線の電位が低下するのを抑制することができる。
その他、第１の半導体記憶装置と同様の効果を得ることができる。
また、第２の半導体記憶装置において、第１および第２の出力回路の接続部への出力によって、グローバルデータ線の電位を積極的にＨｉｇｈまたはＬｏｗに駆動するようにしてもよい。このようにすれば、グローバルデータ線をプリチャージする必要がない。
例えば、Ｈｉｇｈデータが読み出される場合、第１の出力回路は、Ｌｏｗである第１のローカルビット線の電位に応じて接続部にＬｏｗを出力する一方、第２の出力回路は、Ｈｉｇｈである第２のローカルビット線の電位に応じて出力を停止する。これにより、グローバルデータ線の電位がＬｏｗになるため、例えばＩ／Ｏ回路によってＨｉｇｈデータが出力されるようにすればよい。
本開示によれば、差動アンプの誤動作、および半導体記憶装置の誤動作を抑制することができる。
図１は、第１の実施形態に係る半導体記憶装置の構成図である。 図２は、図１の半導体記憶装置の読み出し動作の例を示すタイミングチャートである。 図３は、第２の実施形態に係る半導体記憶装置の構成図である。 図４は、第３の実施形態に係る半導体記憶装置の構成図である。 図５は、図４の半導体記憶装置の読み出し動作の例を示すタイミングチャートである。 図６は、第４の実施形態に係る半導体記憶装置の構成図である。 図７は、図６の半導体記憶装置の読み出し動作の例を示すタイミングチャートである。 図８は、第５の実施形態に係る半導体記憶装置の構成図である。 図９は、第６の実施形態に係る半導体記憶装置の構成図である。 図１０は、図９の半導体記憶装置の模式図である。 図１１は、一般的な半導体記憶装置の模式図である。
＜第１の実施形態＞
図１は、第１の実施形態に係る半導体記憶装置の構成図である。本実施形態に係る半導体記憶装置１は、ビット線が階層化され、シングルエンド構成のグローバルデータ線ＧＤＬを用いたデータの読み出しが可能な構成となっている。具体的に、半導体記憶装置１は、複数のメモリバンク１０と、１本のグローバルデータ線ＧＤＬと、グローバルプリチャージ回路２４と、Ｉ／Ｏ回路３０とを含んでいる。
各メモリバンク１０は、行列状に配置された複数のメモリセルＭＣを含むメモリセルアレイＭＣＡと、ワード線ＷＬと、一対のローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔと、ビット線プリチャージ回路１１と、カラムセレクタ１２と、一対のセンス線ＮＳＬ，ＳＬと、センス線プリチャージ回路１３と、差動アンプＳＡと、接続部１５と、第１および第２の出力回路１６，１７とを有する。
各メモリセルＭＣは、ＳＲＡＭ（Static Random Access Memory）等であり、例えば、２つのアクセストランジスタＴＡ１，ＴＡ２と、ラッチを構成する２つのインバータＩＮＭ１，ＩＮＭ２とを含んでいる。
トランジスタＴＡ１は、Ｎｃｈトランジスタであり、一端が、第１のローカルビット線であるローカルビット線ＬＢＬ＿Ｂに、他端が、インバータＩＮＭ１，ＩＮＭ２に、ゲートが、対応するワード線ＷＬに接続されている。トランジスタＴＡ２は、Ｎｃｈトランジスタであり、一端が、第２のローカルビット線であるローカルビット線ＬＢＬ＿Ｔに、他端が、インバータＩＮＭ１，ＩＮＭ２に、ゲートが、対応するワード線ＷＬに接続されている。ワード線ＷＬは、行方向のメモリセルＭＣに対応して配置されている。
ビット線プリチャージ回路１１は、例えば、３つのＰｃｈトランジスタＴＰＢ１〜ＴＰＢ３を含んでいる。トランジスタＴＰＢ１は、一端が例えば電源電位である電圧ＶＤＤに、他端がローカルビット線ＬＢＬ＿Ｂに接続されている。トランジスタＴＰＢ２は、一端が電圧ＶＤＤに、他端がローカルビット線ＬＢＬ＿Ｔに接続されている。トランジスタＴＰＢ３は、一対のローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔの間に接続されている。また、トランジスタＴＰＢ１〜ＴＰＢ３のそれぞれのゲートには、ローカルプリチャージ信号ＰＣＬが共通して入力される。
カラムセレクタ１２は、２つのＰｃｈトランジスタＴＰＣ１，ＴＰＣ２を含んでいる。トランジスタＴＰＣ１は、ローカルビット線ＬＢＬ＿Ｂとセンス線ＮＳＬとの間に接続されている。トランジスタＴＰＣ２は、ローカルビット線ＬＢＬ＿Ｔとセンス線ＳＬとの間に接続されている。トランジスタＴＰＣ１，ＴＰＣ２のそれぞれのゲートには、カラム選択信号ＣＬＭが共通して入力される。
センス線プリチャージ回路１３は、例えば、３つのＰｃｈトランジスタＴＰＳ１〜ＴＰＳ３を含んでいる。トランジスタＴＰＳ１は、一端が電圧ＶＤＤに、他端が、第１のローカルビット線に相当するセンス線ＮＳＬに接続されている。トランジスタＴＰＳ２は、一端が電圧ＶＤＤに、他端が、第２のローカルビット線に相当するセンス線ＳＬに接続されている。トランジスタＴＰＳ３は、一対のセンス線ＮＳＬ，ＳＬの間に接続されている。また、トランジスタＴＰＳ１〜ＴＰＳ３のそれぞれのゲートには、信号ＰＣＬが共通して入力される。
なお、例えば、メモリセルＭＣと差動アンプＳＡとの距離が近い場合、カラムセレクタ１２、センス線プリチャージ回路１３を省略してもよい。つまり、メモリセルＭＣと差動アンプＳＡとを、一対のローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔ（あるいは、一対のセンス線ＮＳＬ，ＳＬ）で接続してもよい。
差動アンプＳＡは、センスアンプ活性化信号ＳＡＥに応じて、ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔの電位差を増幅する。具体的に、差動アンプＳＡは、クロスカップル接続されたインバータＩＮＳ１，ＩＮＳ２とＮｃｈトランジスタＴＳ１とを含んでいる。インバータＩＮＳ１，ＩＮＳ２はそれぞれ、電圧ＶＤＤとトランジスタＴＳ１との間に接続されている。トランジスタＴＳ１は、インバータＩＮＳ１，ＩＮＳ２と例えばグランド電位である電圧ＶＳＳとの間に接続されており、ゲートに信号ＳＡＥを受ける。
接続部１５は、メモリバンク１０とグローバルデータ線ＧＤＬとを接続する。接続部１５は、例えば端子や配線等であってもよく、メモリバンク１０とグローバルデータ線ＧＤＬとを電気的に接続するものであればよい。
第１の出力回路１６は、センス線ＮＳＬの電位に応じて、接続部１５に第１の論理としてＬｏｗを示す第１の電位（例えば電圧ＶＳＳ）を出力可能に構成されている。具体的に、出力回路１６は、例えばインバータであるバッファＢＵＦ０とＮｃｈトランジスタＴＤＮとを含んでいる。バッファＢＵＦ０の入力側はセンス線ＮＳＬに、出力側はトランジスタＴＤＮのゲートに接続されている。トランジスタＴＤＮは、一端が電圧ＶＳＳに、他端が接続部１５に接続されている。
このように、本実施形態では、出力回路１６は、センス線ＮＳＬの電位がＬｏｗのとき接続部１５にＬｏｗを出力する一方、Ｈｉｇｈのとき出力を停止するような構成となっている。
第２の出力回路１７は、センス線ＳＬの電位に応じて動作する。出力回路１７は、例えばインバータであるバッファＢＵＦ１とＮｃｈトランジスタＴＫＮとを含んでいる。バッファＢＵＦ１の入力側はセンス線ＳＬに、出力側はトランジスタＴＫＮのゲートに接続されている。トランジスタＴＫＮは、一端がトランジスタＴＤＮのゲートに、他端が電圧ＶＳＳに接続されている。このような構成により、出力回路１７は、出力回路１６の出力によって接続部１５の電位がＬｏｗとなるのを、センス線ＳＬの電位に応じて阻止することができる。
このように、本実施形態では、出力回路１７は、センス線ＳＬの電位がＬｏｗのときトランジスタＴＤＮのゲートにＬｏｗを出力する一方、Ｈｉｇｈのとき出力を停止するような構成となっている。つまり、出力回路１７は、センス線ＳＬの電位がＬｏｗのときに、出力回路１６のトランジスタＴＤＮのゲートにＬｏｗを出力することによってトランジスタＴＤＮをオフし、接続部１５の電位がＬｏｗにならないように制御する。
グローバルプリチャージ回路２４は、インバータＩＮＰとＰｃｈトランジスタＴＰＧとを含んでいる。インバータＩＮＰは、グローバルプリチャージ信号ＰＣＧを受け、信号ＰＣＧを反転してトランジスタＴＰＧのゲートに出力する。トランジスタＴＰＧは、一端が電圧ＶＤＤに、他端がグローバルデータ線ＧＤＬに接続されている。グローバルプリチャージ回路２４は、信号ＰＣＧに応じて、グローバルデータ線ＧＤＬの電位をＨｉｇｈにプリチャージ可能に構成されていればよい。
Ｉ／Ｏ回路３０は、グローバルデータ線ＧＤＬの電位に基づいて出力データである信号ＤＯを出力する。例えば、Ｉ／Ｏ回路３０は、トライステートインバータＩＮＴと、インバータＩＮＤ１，ＩＮＤ２と、ラッチ回路３１とを含んでいる。
トライステートインバータＩＮＴは、出力イネーブル信号ＤＯＥＮに応じて動作し、グローバルデータ線ＧＤＬの電位を反転してノードＮＤＯに出力する。
インバータＩＮＤ１は、信号ＤＯＥＮを反転して出力する。インバータＩＮＤ２は、ノードＮＤＯの電位を反転して、信号ＤＯを出力する。
ラッチ回路３１は、インバータＩＮＤ３，ＩＮＤ４を有し、ノードＮＤＯに接続されている。
なお、Ｉ／Ｏ回路３０の構成は一例であるが、グローバルデータ線ＧＤＬの電位を判定し、その判定結果に応じた信号ＤＯを出力可能な構成であればよい。
以上のように、本実施形態に係る半導体記憶装置１は、シングルエンド構成のグローバルデータ線ＧＤＬに、複数のメモリバンク１０が接続された構成となっている。
次に、本実施形態に係る半導体記憶装置１の読み出し動作について図２を参照しながら説明する。
図２は、図１の半導体記憶装置の読み出し動作の例を示すタイミングチャートであり、図２（Ａ）はＬｏｗデータを読み出す場合、図２（Ｂ）はＨｉｇｈデータを読み出す場合のタイミングチャートである。
読み出し動作に際して、信号ＰＣＬはＬｏｗであり、ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔおよびセンス線ＮＳＬ，ＳＬはＨｉｇｈにプリチャージされている。したがって、トランジスタＴＤＮ，ＴＫＮはともにオフであり、出力回路１６，１７の出力は停止している。
また、信号ＰＣＧはＨｉｇｈであり、グローバルデータ線ＧＤＬはＨｉｇｈにプリチャージされている。また、ワード線ＷＬおよび信号ＳＡＥはＬｏｗであり、信号ＣＬＭおよび信号ＤＯＥＮはＨｉｇｈである。
まず、図２（Ａ）に示す、Ｌｏｗデータの読み出し動作について説明する。図示しないアドレス信号によって読み出し対象のメモリセルＭＣが特定されると、ワード線ＷＬおよび信号ＰＣＬはＨｉｇｈに、信号ＣＬＭおよび信号ＰＣＧはＬｏｗとなる。
これにより、ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔおよびセンス線ＮＳＬ，ＳＬのプリチャージが解除され、ローカルビット線ＬＢＬ＿ＢがＬｏｗに徐々に引き込まれる。また、グローバルデータ線ＧＤＬはフローティング状態となる。
そして、ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔの電位がカラムセレクタ１２を介してセンス線ＮＳＬ，ＳＬに伝わる。そして、信号ＳＡＥがＨｉｇｈとなって差動アンプＳＡが駆動される。また、信号ＣＬＭがＨｉｇｈとなりカラムセレクタ１２がオフされる。また、信号ＤＯＥＮがＬｏｗとなる。このとき、ノードＮＤＯがＨｉｇｈである場合、トライステートインバータＩＮＴの出力によって、ノードＮＤＯはＬｏｗとなり、信号ＤＯはＨｉｇｈにリセットされる。一方、ノードＮＤＯがＬｏｗである場合、信号ＤＯＥＮがＬｏｗとなっても、信号ＤＯはＨｉｇｈである。
差動アンプＳＡが駆動されると、センス線ＮＳＬ，ＳＬの電位差（例えばΔＶ）が増幅される。このとき、差動アンプＳＡにより、センス線ＮＳＬがＬｏｗになるのに起因して、Ｈｉｇｈであるセンス線ＳＬが若干ディスチャージされる。
センス線ＮＳＬがＬｏｗになると、トランジスタＴＤＮがオンすることにより、出力回路１６は接続部１５にＬｏｗを出力するため、グローバルデータ線ＧＤＬがＬｏｗにディスチャージされる。また、ワード線ＷＬ、信号ＰＣＬおよび信号ＳＡＥがＬｏｗとなり、ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔおよびセンス線ＮＳＬ，ＳＬがＨｉｇｈにプリチャージされ、差動アンプＳＡの動作が停止する。
グローバルデータ線ＧＤＬがＬｏｗになると、信号ＤＯＥＮがＬｏｗであるため、トライステートインバータＩＮＴの出力により、ノードＮＤＯがＨｉｇｈとなる。そして、ＨｉｇｈであるノードＮＤＯによって信号ＤＯがＬｏｗとなってＬｏｗデータが出力される。
信号ＤＯがＬｏｗとなって確定すると、信号ＰＣＧおよび信号ＤＯＥＮがＨｉｇｈとなる。また、信号ＰＣＧがＨｉｇｈになることによって、グローバルデータ線ＧＤＬはＨｉｇｈにプリチャージされる。
次に、図２（Ｂ）に示す、Ｈｉｇｈデータの読み出し動作を説明する。なお、図２（Ａ）との相違点について主に説明する。
ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔおよびセンス線ＮＳＬ，ＳＬのプリチャージが解除され、ローカルビット線ＬＢＬ＿ＴがＬｏｗに徐々に引き込まれる。そして、ローカルビット線ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔの電位がセンス線ＮＳＬ，ＳＬに伝わる。
信号ＳＡＥがＨｉｇｈとなって差動アンプＳＡが駆動されると、センス線ＮＳＬ，ＳＬの電位差ΔＶが増幅される。
このとき、差動アンプＳＡにより、センス線ＳＬがＬｏｗになるのに起因して、Ｈｉｇｈであるセンス線ＮＳＬが若干ディスチャージされる。
これにより、バッファＢＵＦ０からトランジスタＴＤＮのゲートにＨｉｇｈが徐々に出力されて、トランジスタＴＤＮがオンしてしまい、出力回路１６から接続部１５にＬｏｗが出力されうる。しかしながら、センス線ＳＬがＬｏｗであるため、トランジスタＴＫＮはバッファＢＵＦ１からのＨｉｇｈを受けてオンする。これにより、トランジスタＴＤＮのゲートはＨｉｇｈにならず、Ｌｏｗのまま保持される。したがって、出力回路１６から接続部１５にＬｏｗが出力されることがない。このように、出力回路１７は、出力回路１６から出力されるＬｏｗによって接続部１５およびグローバルデータ線ＧＤＬがＬｏｗになるのを阻止している。
特許文献２の半導体記憶装置は、一対のローカルビット線の一方にのみ、インバータおよびグローバルビット線が接続された構成となっている（例えば特許文献２の図１）。この構成では、インバータおよびグローバルビット線が接続されている側のローカルビット線がＨｉｇｈである場合、そのローカルビット線が差動アンプによってＬｏｗにディスチャージされると、グローバルビット線は本来Ｈｉｇｈであるべきにもかかわらず、Ｌｏｗとなってしまう可能性がある。その結果、誤ったデータが読み出されてしまうおそれがある。
また、１本のグローバルビット線を用いた構成では、例えば、Ｈｉｇｈデータが読み出される場合、出力回路において出力を一旦Ｈｉｇｈにリセットしておく必要があり、グローバルビット線をＨｉｇｈに保つ必要がある。ところが、グローバルビット線の電位がＨｉｇｈから低下している場合には、出力回路のドライブ能力が低下してしまい、その結果、出力を正常にリセットできなくなってしまうおそれがある。
さらに、差動アンプと一対のローカルビット線との各接続ノードの一方にのみ、インバータを接続する構成であるため、各接続ノードにおける負荷容量のバランスが悪くなり、差動アンプの誤動作を引き起こしやすい。
これに対して本実施形態では、特にＨｉｇｈデータの読み出し動作において、Ｈｉｇｈ側であるセンス線ＮＳＬが、差動アンプＳＡによってＨｉｇｈからディスチャージされ、トランジスタＴＤＮのゲートにＨｉｇｈが出力されるようになっても、出力回路１７によって、トランジスタＴＤＮのゲートをＬｏｗにディスチャージすることができる。
したがって、トランジスタＴＤＮはオフであり、出力回路１６から接続部１５にＬｏｗが出力されることがないため、グローバルデータ線ＧＤＬをＨｉｇｈに保つことができる。これにより、Ｈｉｇｈデータを正しく読み出すことができる。
また、本実施形態では、Ｈｉｇｈデータの読み出しにおいて、グローバルデータ線ＧＤＬをＨｉｇｈに維持することができるため、Ｉ／Ｏ回路３０におけるトライステートインバータＩＮＴには、正常なＨｉｇｈが入力されることになる。したがって、信号ＤＯＥＮがアクティブになることによって、出力である信号ＤＯを正常にＨｉｇｈにリセットすることができる。
さらに、センス線ＮＳＬ，ＳＬと差動アンプＳＡとの各接続ノードに、出力回路１６，１７を接続しているため、各接続ノードにおける負荷容量のバランスがとりやすくなる。
以上、本実施形態によると、Ｈｉｇｈデータを正しく読み出すことができるため、半導体記憶装置１の誤動作を抑制することができる。また、差動アンプＳＡとセンス線ＮＳＬ，ＳＬとの各接続ノードの負荷容量のバランスがとりやすいため、差動アンプＳＡの誤動作を抑制しやすくなる。
例えば、バッファＢＵＦ０，ＢＵＦ１のゲートサイズを等しくすることによって、センス線ＮＳＬ，ＳＬの負荷容量のバランスを均一にすることができる。これにより、差動アンプＳＡの感度を向上させることができるため、差動アンプＳＡの誤動作を抑制することができる。
なお、図１に示すＩ／Ｏ回路３０は一例であり、Ｉ／Ｏ回路３０は、グローバルデータ線ＧＤＬの電位に基づいて、信号ＤＯのリセットが可能な構成であればよい。
また、上述したタイミングチャートにおいて、各配線および各信号が遷移するタイミングは一例であり、半導体記憶装置１の誤動作とならない範囲で任意に変更してもよい。例えば、グローバルデータ線ＧＤＬがＬｏｗになってから、信号ＤＯＥＮがＬｏｗになってもよい。
＜第２の実施形態＞
図３は、第２の実施形態に係る半導体記憶装置の構成図である。なお、図３において、ＳＲＡＭメモリセルＭＣ、ビット線プリチャージ回路１１、カラムセレクタ１２、センス線プリチャージ回路１３、差動アンプＳＡ、グローバルプリチャージ回路２４およびＩ／Ｏ回路３０の構成は、図１と同様であるため簡略化している。
以下、本実施形態において、第１の実施形態との相違点について主に説明する。本実施形態に係る各メモリバンク１０に含まれる第２の出力回路１８は、センス線ＳＬの電位に応じて、第２の論理としてＨｉｇｈを示す第２の電位（例えば電圧ＶＤＤ）を接続部１５に出力する。具体的に、出力回路１８は、一端が電圧ＶＤＤに、他端が接続部１５に、ゲートにセンス線ＳＬの電位を受けるＰｃｈトランジスタＴＫＰを含んでいる。
本実施形態に係る半導体記憶装置１のタイミングチャートは図２と同様であるが、第２の出力回路１８の機能が第１の実施形態の第２の出力回路１７とは異なる。
具体的に、Ｈｉｇｈデータの読み出し動作において、差動アンプＳＡにより、センス線ＳＬがＬｏｗになるのに起因して、Ｈｉｇｈであるセンス線ＮＳＬが若干ディスチャージされる。
これにより、バッファＢＵＦ０からトランジスタＴＤＮのゲートにＨｉｇｈが出力されて、トランジスタＴＤＮがオンしてしまい、出力回路１６から接続部１５にＬｏｗが徐々に出力されうる。
一方、センス線ＳＬはＬｏｗであるため、トランジスタＴＫＰはオンする。これにより、出力回路１８から接続部１５にＨｉｇｈが出力される。つまり、出力回路１８は、接続部１５およびグローバルデータ線ＧＤＬがＨｉｇｈであるべきとき、これらをＨｉｇｈに保持するキーパー回路としての機能を有しており、出力回路１６から出力されるＬｏｗによって、接続部１５およびグローバルデータ線ＧＤＬがＬｏｗにならないようにしている。
したがって、Ｈｉｇｈデータの読み出し動作において、本来Ｈｉｇｈであるべきグローバルデータ線ＧＤＬをＨｉｇｈに維持することができる。
以上、本実施形態では、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態では、以下の効果を得ることができる。
第２の特許文献の図１の構成では、グローバルビット線に複数のトランジスタが接続されている場合、読み出し動作において、複数のトランジスタのリーク電流によってグローバルビット線がＨｉｇｈから徐々に低下するおそれがある。その結果、出力回路によってグローバルビット線がＬｏｗであると判定されると、データの誤読み出しを招いてしまう。これは、従来の構成は、読み出し動作において、フローティング状態となるグローバルビット線をＨｉｇｈにする機能を有していないからである。
これに対して、本実施形態では、トランジスタＴＤＮのリーク電流が生じても、出力回路１８によって、接続部１５およびグローバルデータ線ＧＤＬはＨｉｇｈに維持される。つまり、本実施形態に係る出力回路１８は、読み出し動作においてフローティング状態となるグローバルデータ線ＧＤＬにＨｉｇｈを供給することができるため、リーク電流に起因するデータの誤読み出しを回避することができる。
また、出力回路１８を構成する素子の数が少なくて済むため、半導体記憶装置１の省面積化および低コスト化を図ることができる。
なお、本実施形態において、トランジスタＴＫＰのゲートサイズおよびインバータであるバッファＢＵＦ０のゲートサイズ（バッファＢＵＦ０を構成するＮｃｈトランジスタおよびＰｃｈトランジスタのゲートサイズの合計）を等しくすることで、センス線ＮＳＬ，ＳＬの負荷容量のバランスを均一にすることができる。これにより、差動アンプＳＡの感度が向上するため、差動アンプＳＡの誤動作を抑制することができる。
＜第３の実施形態＞
図４は、第３の実施形態に係る半導体記憶装置の構成図である。本実施形態に係る半導体記憶装置１は、グローバルデータ線ＧＤＬをＬｏｗにプリチャージ、つまりプリディスチャージするプリディスチャージ回路２５を有する点で、第２の実施形態と異なる。以下、第２の実施形態との相違点について主に説明する。
図４のメモリバンク１０において、第１の出力回路１９は、センス線ＳＬの電位に応じて、接続部１５にＨｉｇｈを出力する。具体的に、出力回路１９は、一端が電圧ＶＤＤに接続され、他端が接続部１５に接続され、ゲートにセンス線ＳＬの電位を受けるＰｃｈトランジスタＴＫＰを含んでいる。
第２の出力回路２０は、センス線ＮＳＬの電位に応じて、接続部１５にＬｏｗを出力する。具体的に、出力回路２０は、インバータであるバッファＢＵＦ０とＮｃｈトランジスタＴＤＮとを含んでいる。バッファＢＵＦ０の入力側はセンス線ＮＳＬに、出力側はトランジスタＴＤＮのゲートに接続されている。トランジスタＴＤＮは、一端が電圧ＶＳＳに、他端が接続部１５に接続されている。
なお、本実施形態では、ローカルビット線ＬＢＬ＿Ｔおよびセンス線ＳＬが第１のローカルビット線に相当し、ローカルビット線ＬＢＬ＿Ｂおよびセンス線ＮＳＬが第２のローカルビット線に相当する。
プリディスチャージ回路２５は、グローバルデータ線ＧＤＬにＬｏｗを供給するように構成されている。具体的に、プリディスチャージ回路２５は、一端が電圧ＶＳＳに接続され、他端がグローバルデータ線ＧＤＬに接続され、ゲートに信号ＰＣＧを受けるＮｃｈトランジスタＴＮＧを含んでいる。
次に、本実施形態に係る半導体記憶装置１の読み出し動作について図５を参照しながら説明する。
図５は、図４の半導体記憶装置の読み出し動作の例を示すタイミングチャートであり、図５（Ａ）はＬｏｗデータを読み出す場合、図５（Ｂ）はＨｉｇｈデータを読み出す場合のタイミングチャートである。なお、図２と図５との相違点について主に説明する。
まず、信号ＰＣＧはＨｉｇｈであるため、グローバルデータ線ＧＤＬはプリディスチャージされており、Ｌｏｗになっている。
図５（Ａ）において、差動アンプＳＡが駆動されて、センス線ＮＳＬ，ＳＬの電位差ΔＶが増幅されると、センス線ＮＳＬはＬｏｗであるため、出力回路２０は接続部１５にＬｏｗを出力するようになる。また、差動アンプＳＡによってセンス線ＮＳＬがＬｏｗになるのに起因して、Ｈｉｇｈであるセンス線ＳＬが若干ディスチャージされる。これにより、出力回路１９から接続部にＨｉｇｈが徐々に出力されうるが、出力回路２０から接続部１５にはＬｏｗが出力されているため、接続部１５およびグローバルデータ線ＧＤＬはＬｏｗのままである。つまり、出力回路２０は、出力回路１９の出力によって接続部１５がＨｉｇｈにならないように阻止している。
また、信号ＤＯＥＮがＨｉｇｈからＬｏｗになると、グローバルデータ線ＧＤＬはＬｏｗであるため、ノードＮＤＯがＬｏｗを保持していた場合、ノードＮＤＯはＨｉｇｈ、信号ＤＯはＬｏｗにリセットされる。一方、ノードＮＤＯがＨｉｇｈを保持していた場合は、ノードＮＤＯはＨｉｇｈのままであり、信号ＤＯはＬｏｗのままである。
信号ＤＯがＬｏｗで確定すると、Ｌｏｗデータが読み出される。また、信号ＰＣＧがＨｉｇｈとなりグローバルデータ線ＧＤＬはプリディスチャージされる。
次に、Ｈｉｇｈデータの読み出し動作について図５（Ｂ）を参照しながら説明する。なお、図５（Ａ）と図５（Ｂ）との相違点について主に説明する。
図５（Ｂ）において、差動アンプＳＡが駆動されて、センス線ＮＳＬ，ＳＬの電位差ΔＶが増幅されると、センス線ＳＬはＬｏｗであるため、出力回路１９は接続部１５にＨｉｇｈを出力するようになる。このとき、Ｈｉｇｈであるセンス線ＮＳＬが若干ディスチャージされることにより、出力回路２０は接続部１５にＬｏｗを徐々に出力しうるが、接続部１５には出力回路１９からＨｉｇｈが出力されているため、グローバルデータ線ＧＤＬはＨｉｇｈとなる。
このとき、ノードＮＤＯはＨｉｇｈ、信号ＤＯはＬｏｗにリセットされているため、グローバルデータ線ＧＤＬがＨｉｇｈとなると、ノードＮＤＯはＬｏｗとなり、信号ＤＯはＨｉｇｈとなる。これにより、Ｈｉｇｈデータが読み出される。
以上、本実施形態によると、読み出し動作に際してグローバルデータ線ＧＤＬをプリディスチャージしているため、接続部１５にＬｏｗを出力する出力回路２０におけるトランジスタＴＤＮのゲートサイズが小さくて済む。つまり、グローバルデータ線ＧＤＬをＬｏｗに保持するキーパー回路として機能する出力回路２０の回路面積を縮小することができる。
また、出力回路１９は、センス線ＳＬの電位に応じてグローバルデータ線ＧＤＬにＨｉｇｈを出力するトランジスタＴＫＰのみで構成可能である。したがって、出力回路１９は、差動アンプＳＡの出力をトランジスタＴＫＰのゲートに直接受け、グローバルデータ線ＧＤＬをＨｉｇｈに駆動することができる。これにより、メモリバンク１０から出力までのクリティカルパスは、出力回路１９のトランジスタＴＫＰから出力までの経路となるため、この経路におけるトランジスタの段数が少なくて済む。その結果、読み出し動作の高速化を図ることができる。
また、本実施形態において、トランジスタＴＫＰとバッファＢＵＦ０のゲートサイズを等しくしてもよい。これにより、センス線ＮＳＬ，ＳＬの負荷容量のバランスが均一化され、差動アンプＳＡの感度を向上させることができる。
＜第４の実施形態＞
図６は、第４の実施形態に係る半導体記憶装置の構成図である。本実施形態に係る半導体記憶装置は、グローバルデータ線ＧＤＬをプリチャージすることなく、データの読み出しが可能な構成となっている。以下、第３の実施形態との相違点について主に説明する。
第１の出力回路２１は、第１のローカルビット線に相当するセンス線ＮＳＬに応じて接続部１５にＬｏｗを出力可能に構成されている。具体的に、出力回路２１は、バッファＢＵＦ０とＮｃｈトランジスタＴＤＮとを含んでいる。バッファＢＵＦ０の入力側はセンス線ＮＳＬに、出力側はトランジスタＴＤＮのゲートに接続されている。トランジスタＴＤＮは、一端が電圧ＶＳＳに、他端が接続部１５に接続されている。
第２の出力回路２２は、第２のローカルビット線に相当するセンス線ＳＬに応じて接続部１５にＨｉｇｈを出力可能に構成されている。具体的に、出力回路２２は、一端が電圧ＶＤＤに、他端が接続部１５に、ゲートにセンス線ＳＬの電位を受けるＰｃｈトランジスタＴＫＰを含んでいる。
Ｉ／Ｏ回路３３は、インバータＩＮＤ２と、ラッチ回路３１とを有する。
なお、本実施形態に係る半導体記憶装置１において、グローバルデータ線ＧＤＬのプリチャージおよび出力データのリセットは不要であるため、図４，５に示す信号ＰＣＧおよび信号ＤＯＥＮを省略することができる。
本実施形態に係る半導体記憶装置１の読み出し動作について、図７を参照しながら説明する。
図７は、図６の半導体記憶装置の読み出し動作の例を示すタイミングチャートであり、図７（Ａ）はＬｏｗデータを読み出す場合、図７（Ｂ）はＨｉｇｈデータを読み出す場合のタイミングチャートである。
まず、図７（Ａ）に示す、Ｌｏｗデータの読み出し動作について説明する。なお、図５および図７の相違点について主に説明する。
メモリセルＭＣからＬｏｗデータが読み出されると、ローカルビット線ＬＢＬ＿Ｔが徐々に低下し、その電位がセンス線ＳＬに伝わる。一方、ローカルビット線ＬＢＬ＿Ｂおよびセンス線ＮＳＬはＨｉｇｈのままである。
差動アンプＳＡが駆動されると、センス線ＮＳＬ，ＳＬの電位差ΔＶが増幅される。このとき、差動アンプＳＡにより、センス線ＳＬがＬｏｗになるのに起因して、Ｈｉｇｈであるセンス線ＮＳＬが若干ディスチャージされる。
センス線ＮＳＬが若干ディスチャージされることによって、出力回路２１から徐々にＬｏｗが出力されうるが、Ｌｏｗであるセンス線ＳＬによって出力回路２２はＨｉｇｈを出力するため、接続部１５およびグローバルデータ線ＧＤＬはＨｉｇｈとなる。
グローバルデータ線ＧＤＬがＨｉｇｈとなると、信号ＤＯがＬｏｗとなり、Ｌｏｗデータが出力される。
次に、Ｈｉｇｈデータの読み出し動作について図７（Ｂ）を参照しながら説明する。なお、図７（Ａ）と図７（Ｂ）との相違点について主に説明する。
メモリセルＭＣからＨｉｇｈデータが読み出されると、ローカルビット線ＬＢＬ＿Ｂが徐々に低下し、その電位がセンス線ＮＳＬに伝わる。一方、ローカルビット線ＬＢＬ＿Ｔおよびセンス線ＳＬはＨｉｇｈのままである。
差動アンプＳＡが駆動されると、センス線ＮＳＬ，ＳＬの電位差ΔＶが増幅される。このとき、差動アンプＳＡにより、センス線ＮＳＬがＬｏｗになるのに起因して、Ｈｉｇｈであるセンス線ＳＬが若干ディスチャージされる。
センス線ＳＬが若干ディスチャージされることによって、出力回路２２から徐々にＨｉｇｈが出力されうるが、Ｌｏｗであるセンス線ＮＳＬによって出力回路２１はＬｏｗを出力するため、接続部１５およびグローバルデータ線ＧＤＬはＬｏｗとなる。
グローバルデータ線ＧＤＬがＬｏｗとなると、信号ＤＯがＨｉｇｈとなり、Ｈｉｇｈデータが出力される。
以上、本実施形態によると、センス線ＳＬに応じて出力回路２２から接続部１５およびグローバルデータ線ＧＤＬにＨｉｇｈが出力される一方、センス線ＮＳＬに応じて出力回路２１から接続部１５およびグローバルデータ線ＧＤＬにＬｏｗが出力される。これにより、グローバルデータ線ＧＤＬがＨｉｇｈおよびＬｏｗに駆動されるため、プリチャージ回路が不要となる。
また、信号ＤＯのリセットが不要であるため、Ｉ／Ｏ回路３３を簡略化することができる。したがって、半導体記憶装置１の回路面積を縮小することができる。
また、信号ＤＯＥＮが不要であるため、信号ＤＯＥＮがアクティブになるためのタイミングマージンが不要である。その結果、読み出し動作の高速化を図ることができる。
また、グローバルデータ線ＧＤＬのプリチャージおよび信号ＤＯのリセットが不要であるため、これらに係る電力を削減することができ、結果として、半導体記憶装置１の低消費電力化を実現することができる。
＜第５の実施形態＞
図８は、第５の実施形態に係る半導体記憶装置の構成図である。本実施形態に係る半導体記憶装置１は、グローバルデータ線ＧＤＬを、半導体記憶装置１の出力端子３８に直接接続可能な構成となっている。
以下、第４の実施形態との相違点について主に説明する。本実施形態に係る半導体記憶装置１は、グローバルデータ線ＧＤＬの電位を保持するラッチ回路３６と、出力端子３８とを有する。
出力端子３８は、グローバルデータ線ＧＤＬに直接接続可能であり、グローバルデータ線ＧＤＬの電位を信号ＤＯとして出力可能に構成されている。
以上、本実施形態によると、出力をバッファするためのＩ／Ｏ回路が不要となるため半導体記憶装置１の省面積化を図ることができる。
なお、メモリセルＭＣから出力端子３８までのゲート段数が少なくて済むため、読み出し動作の高速化が可能である。
また、グローバルデータ線ＧＤＬを半導体記憶装置１の出力端子として利用可能であるため、半導体記憶装置１の外部配線を任意の位置で接続することができる。したがって、半導体記憶装置１を使用した半導体装置の設計の自由度が向上する。
また、半導体記憶装置１内の素子数が少なくて済むため、リーク電流の低減が可能であるとともに、配線等の充放電容量の削減も可能であり、結果として、動作電力の削減を図ることができる。
＜第６の実施形態＞
図９は、第６の実施形態に係る半導体記憶装置の構成図である。本実施形態に係る半導体記憶装置１は、グローバルデータ線ＧＤＬを、半導体記憶装置１の入出力端子３９に直接接続可能な構成となっている。
以下、第５の実施形態との相違点について主に説明する。本実施形態に係る半導体記憶装置１は、入出力端子３９を有する。
本実施形態に係るメモリバンク１０は、入出力端子３９から入力されたデータである信号ＤＩを、グローバルデータ線ＧＤＬを介してメモリセルＭＣに書き込み可能な書込回路４０を有する。
書込回路４０は、書込制御信号ＣＬＭ＿Ｗに応じて、グローバルデータ線ＧＤＬの論理と同じ論理の信号をセンス線ＮＳＬに、グローバルデータ線ＧＤＬの論理と逆論理の信号をセンス線ＳＬに出力可能な構成となっている。
具体的に、書込回路４０は、インバータＩＮＷ１，ＩＮＷ２と、ＮｃｈトランジスタＴＮＷ１，ＴＮＷ２とを含んでいる。
インバータＩＮＷ１は、入力側がグローバルデータ線ＧＤＬに接続され、出力側がインバータＩＮＷ２の入力側に接続されている。
トランジスタＴＮＷ１は、一端がインバータＩＮＷ１の出力側に、他端がセンス線ＳＬに接続されている。トランジスタＴＮＷ２は、一端がインバータＩＮＷ２の出力側に、他端がセンス線ＮＳＬに接続されている。そして、トランジスタＴＮＷ１，ＴＮＷ２のゲートには、信号ＣＬＭ＿Ｗが共通に入力される。
書込回路４０において、信号ＣＬＭ＿ＷがＬｏｗからＨｉｇｈになったときに、メモリセルＭＣへのデータの書き込みが可能となる。
つまり、本実施形態では、１本のグローバルデータ線ＧＤＬを、データの読み出しおよび書き込み動作において共有する構成となっている。
以上、本実施形態によると、データの書き込みを行うための専用の配線が不要となるため、配線数を削減することができ、半導体記憶装置１の回路面積を縮小することができる。また、データの入出力に係るＩ／Ｏ回路（図１等参照）が不要となるため、半導体記憶装置１を図１０に示すように構成することができる。
図１０は、第６の実施形態に係る半導体記憶装置の模式図である。なお、図１１は、参考例に係る、一般的な半導体記憶装置の模式図である。
図１１に示すように、一般的な半導体記憶装置では、書き込み用の配線（ＤＩ）と読み出し用の配線（ＤＯ）とは別々であり、半導体記憶装置の外部との接続のために、グローバルＩ／Ｏ回路が設けられている。グローバルＩ／Ｏ回路には、様々な種類の配線が接続されるため、メモリバンクとグローバルＩ／Ｏ回路との接続が複雑になってしまう。したがって、図１１に示す構成の半導体記憶装置では、例えば、メモリ容量を増加するために、多くのメモリバンクを接続する際のレイアウトは困難である。
これに対して、図１０に示す半導体記憶装置１では、図１１に示すグローバルＩ／Ｏ回路およびその制御回路が不要であるため、回路面積を縮小することができる。
また、グローバルＩ／Ｏ回路が不要であり、１本のグローバルデータ線ＧＤＬを共有してデータの読み出しおよび書き込みが可能であるため、多くのメモリバンク１０を接続する場合であっても、そのレイアウトがしやすくなる。したがって、容易にメモリ容量を増やすことができる。
本開示に係る半導体記憶装置は、差動アンプの誤動作を抑制可能で、データの誤読み出しを回避して正常な動作が可能であるため、ＳＲＡＭを備えた各種電子機器の信頼性向上等に有用である。
１ 半導体記憶装置
１０ メモリバンク
１５ 接続部
１６，１９，２１ 第１の出力回路
１７，１８，２０，２２ 第２の出力回路
２４ グローバルプリチャージ回路
２５ プリディスチャージ回路
３９ 入出力端子
ＢＵＦ０ バッファ（インバータ）
ＢＵＦ１ バッファ（インバータ）
ＧＤＬ グローバルデータ線
ＬＢＬ＿Ｂ，ＬＢＬ＿Ｔ ローカルビット線
ＭＣ メモリセル
ＮＳＬ，ＳＬ センス線（ローカルビット線）
ＳＡ 差動アンプ
ＴＤＮ Ｎｃｈトランジスタ
ＴＫＮ Ｎｃｈトランジスタ
ＴＫＰ Ｐｃｈトランジスタ

Claims (17)

  1. 複数のメモリバンクと、
    前記複数のメモリバンクに対応して設けられた１本のグローバルデータ線とを備え、
    前記複数のメモリバンクはそれぞれ、
    複数のメモリセルと、
    前記複数のメモリセルが接続され、当該複数のメモリセルからデータが読み出される、一対の第１および第２のローカルビット線と、
    前記第１および第２のローカルビット線の電位差を増幅する差動アンプと、
    前記グローバルデータ線が接続される接続部と、
    前記第１のローカルビット線の電位に応じて、前記接続部に第１の電位を出力する第１の出力回路と、
    前記第２のローカルビット線の電位に応じて、前記第１の出力回路の出力によって前記接続部の電位が前記第１の電位になるのを阻止する第２の出力回路とを有する
    ことを特徴とする半導体記憶装置。
  2. 請求項１の半導体記憶装置において、
    前記第１の出力回路は、一端が前記第１の電位に、他端が前記接続部に、およびゲートが前記第１のローカルビット線の電位を反転した電位に接続される第１導電型の第１のトランジスタを有するものであり、
    前記第２の出力回路は、一端が前記第１の電位に、他端が前記第１のトランジスタのゲートに、およびゲートが前記第２のローカルビット線の電位を反転した電位に接続される、前記第１導電型の第２のトランジスタを有している
    ことを特徴とする半導体記憶装置。
  3. 請求項１の半導体記憶装置において、
    前記第１の出力回路は、一端が前記第１の電位に、他端が前記接続部に、およびゲートが前記第１のローカルビット線の電位を反転した電位に接続される第１導電型の第１のトランジスタを有するものであり、
    前記第２の出力回路は、一端が、前記第１の電位の反転電位である第２の電位に、他端が前記接続部に、およびゲートが前記第２のローカルビット線に接続される、前記第１導電型と逆の第２導電型の第２のトランジスタを有している
    ことを特徴とする半導体記憶装置。
  4. 請求項３の半導体記憶装置において、
    前記第１の出力回路は、前記第１のローカルビット線の電位を反転して前記第１のトランジスタのゲートに出力するインバータを有しており、
    前記第２のトランジスタおよび前記インバータのゲートサイズは等しい
    ことを特徴とする半導体記憶装置。
  5. 請求項１の半導体記憶装置において、
    前記第１の出力回路は、一端が前記第１の電位に、他端が前記接続部に、およびゲートが前記第１のローカルビット線の電位に接続される第１導電型の第１のトランジスタを有するものであり、
    前記第２の出力回路は、一端が、前記第１の電位の反転電位である第２の電位に、他端が前記接続部に、およびゲートが前記第２のローカルビット線の電位を反転した電位に接続される、前記第１導電型と逆の第２導電型の第２のトランジスタを有している
    ことを特徴とする半導体記憶装置。
  6. 請求項５の半導体記憶装置において、
    前記第２の出力回路は、前記第２のローカルビット線の電位を反転して前記第２のトランジスタのゲートに出力するインバータを有しており、
    前記第１のトランジスタおよび前記インバータのゲートサイズは等しい
    ことを特徴とする半導体記憶装置。
  7. 請求項１の半導体記憶装置において、
    前記グローバルデータ線を、前記第１の電位の反転電位である第２の電位にプリチャージするプリチャージ回路を備えている
    ことを特徴とする半導体記憶装置。
  8. 請求項７の半導体記憶装置において、
    前記プリチャージ回路は、前記グローバルデータ線に前記第２の電位を供給するプリディスチャージ回路である
    ことを特徴とする半導体記憶装置。
  9. 複数のメモリバンクと、
    前記複数のメモリバンクに対応して設けられた１本のグローバルデータ線とを備え、
    前記複数のメモリバンクはそれぞれ、
    複数のメモリセルと、
    前記複数のメモリセルが接続され、当該複数のメモリセルからデータが読み出される、一対の第１および第２のローカルビット線と、
    前記第１および第２のローカルビット線の電位差を増幅する差動アンプと、
    前記グローバルデータ線が接続される接続部と、
    前記第１のローカルビット線の電位に応じて、前記接続部に第１の電位を出力する第１の出力回路と、
    前記第２のローカルビット線の電位に応じて、前記接続部に前記第１の電位の反転電位である第２の電位を出力する第２の出力回路とを有する
    ことを特徴とする半導体記憶装置。
  10. 請求項９の半導体記憶装置において、
    前記第１の出力回路は、一端が前記第１の電位に、他端が前記接続部に、およびゲートが前記第１のローカルビット線の電位を反転した電位に接続される第１導電型の第１のトランジスタを有するものであり、
    前記第２の出力回路は、一端が、前記第２の電位に、他端が前記接続部に、およびゲートが前記第２のローカルビット線に接続される、前記第１導電型と逆の第２導電型の第２のトランジスタを有している
    ことを特徴とする半導体記憶装置。
  11. 請求項１０の半導体記憶装置において、
    前記第１の出力回路は、前記第１のローカルビット線の電位を反転して前記第１のトランジスタのゲートに出力するインバータを有しており、
    前記第２のトランジスタおよび前記インバータのゲートサイズは等しい
    ことを特徴とする半導体記憶装置。
  12. 請求項９の半導体記憶装置において、
    前記第１の出力回路は、一端が前記第１の電位に、他端が前記接続部に、およびゲートが前記第１のローカルビット線の電位に接続される第１導電型の第１のトランジスタを有するものであり、
    前記第２の出力回路は、一端が、前記第２の電位に、他端が前記接続部に、およびゲートが前記第２のローカルビット線の電位を反転した電位に接続される、前記第１導電型と逆の第２導電型の第２のトランジスタを有している
    ことを特徴とする半導体記憶装置。
  13. 請求項１２の半導体記憶装置において、
    前記第２の出力回路は、前記第２のローカルビット線の電位を反転して前記第２のトランジスタのゲートに出力するインバータを有しており、
    前記第１のトランジスタおよび前記インバータのゲートサイズは等しい
    ことを特徴とする半導体記憶装置。
  14. 請求項９の半導体記憶装置において、
    前記グローバルデータ線を、前記第２の電位にプリチャージするプリチャージ回路を備えている
    ことを特徴とする半導体記憶装置。
  15. 請求項１４の半導体記憶装置において、
    前記プリチャージ回路は、前記グローバルデータ線に前記第２の電位を供給するプリディスチャージ回路である
    ことを特徴とする半導体記憶装置。
  16. 請求項９の半導体記憶装置において、
    前記グローバルデータ線を介して前記複数のメモリセルに対するデータの書き込みが可能である
    ことを特徴とする半導体記憶装置。
  17. 請求項９の半導体記憶装置において、
    前記グローバルデータ線は、当該半導体記憶装置の入出力端子に直接接続可能である
    ことを特徴とする半導体記憶装置。
JP2015550536A 2013-11-27 2014-10-03 半導体記憶装置 Active JP6337908B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013244576 2013-11-27
JP2013244576 2013-11-27
PCT/JP2014/005056 WO2015079608A1 (ja) 2013-11-27 2014-10-03 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPWO2015079608A1 JPWO2015079608A1 (ja) 2017-03-16
JP6337908B2 true JP6337908B2 (ja) 2018-06-06

Family

ID=53198588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550536A Active JP6337908B2 (ja) 2013-11-27 2014-10-03 半導体記憶装置

Country Status (3)

Country Link
US (1) US9786360B2 (ja)
JP (1) JP6337908B2 (ja)
WO (1) WO2015079608A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583192B1 (en) * 2016-05-25 2017-02-28 Globalfoundries Inc. Matchline precharge architecture for self-reference matchline sensing
US10217494B2 (en) * 2017-06-28 2019-02-26 Apple Inc. Global bit line pre-charging and data latching in multi-banked memories using a delayed reset latch
CN111095409B (zh) 2017-09-11 2023-10-20 超极存储器股份有限公司 子放大器、开关装置以及半导体装置
JP7282699B2 (ja) * 2020-01-21 2023-05-29 キオクシア株式会社 半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000207886A (ja) * 1999-01-08 2000-07-28 Seiko Epson Corp 半導体記憶装置
JP2003059273A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体記憶装置
US6862208B2 (en) * 2003-04-11 2005-03-01 Freescale Semiconductor, Inc. Memory device with sense amplifier and self-timed latch
US7050351B2 (en) * 2003-12-30 2006-05-23 Intel Corporation Method and apparatus for multiple row caches per bank
US7724565B2 (en) * 2004-03-19 2010-05-25 International Business Machines Corporation Apparatus and method for small signal sensing in an SRAM cell utilizing PFET access devices
JP5019579B2 (ja) 2007-01-18 2012-09-05 株式会社東芝 半導体記憶装置
JP5178182B2 (ja) 2007-12-25 2013-04-10 株式会社東芝 半導体記憶装置
JP5772058B2 (ja) * 2011-02-24 2015-09-02 富士通セミコンダクター株式会社 半導体記憶装置
KR20130034934A (ko) * 2011-09-29 2013-04-08 삼성전자주식회사 반도체 장치 및 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US8659963B2 (en) * 2012-01-05 2014-02-25 International Business Machines Corporation Enhanced power savings for memory arrays
US9047980B2 (en) * 2012-08-01 2015-06-02 International Business Machines Corporation Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines
US9007857B2 (en) * 2012-10-18 2015-04-14 International Business Machines Corporation SRAM global precharge, discharge, and sense

Also Published As

Publication number Publication date
JPWO2015079608A1 (ja) 2017-03-16
US9786360B2 (en) 2017-10-10
WO2015079608A1 (ja) 2015-06-04
US20160267963A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
US8116149B2 (en) Circuit and method for small swing memory signals
US9230637B1 (en) SRAM circuit with increased write margin
JP5256512B2 (ja) 半導体記憶装置
US7586780B2 (en) Semiconductor memory device
JP2011129237A (ja) 半導体装置及び半導体記憶装置
US10134467B2 (en) Semiconductor memory with data line capacitive coupling
US8693264B2 (en) Memory device having sensing circuitry with automatic latching of sense amplifier output node
JP6337908B2 (ja) 半導体記憶装置
TW201743333A (zh) 多重資料速率記憶體
US7158428B2 (en) Semiconductor memory device having hierarchical bit line structure
JP5415672B2 (ja) 半導体装置
US20090073745A1 (en) Semiconductor integrated circuit
US8000156B2 (en) Memory device with propagation circuitry in each sub-array and method thereof
US7170814B2 (en) Multi-port semiconductor memory
JP2009272023A (ja) 半導体記憶装置
US20090147561A1 (en) Semiconductor storage device
US7924605B2 (en) Semiconductor memory device
US9865331B2 (en) Amplifier
US8854868B2 (en) Sense amplifier
KR20020033517A (ko) 반도체 장치
US8837244B2 (en) Memory output circuit
US9196322B2 (en) Semiconductor memory device that does not require a sense amplifier
KR102307368B1 (ko) 입력 버퍼 회로
KR20100016301A (ko) 메모리 어레이에서의 저전압 데이터 경로
TWI534802B (zh) 半導體儲存器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180423

R150 Certificate of patent or registration of utility model

Ref document number: 6337908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150