JP6315353B2 - 導電性フィルムおよびその製造方法 - Google Patents

導電性フィルムおよびその製造方法 Download PDF

Info

Publication number
JP6315353B2
JP6315353B2 JP2016544303A JP2016544303A JP6315353B2 JP 6315353 B2 JP6315353 B2 JP 6315353B2 JP 2016544303 A JP2016544303 A JP 2016544303A JP 2016544303 A JP2016544303 A JP 2016544303A JP 6315353 B2 JP6315353 B2 JP 6315353B2
Authority
JP
Japan
Prior art keywords
conductive
groove
conductive film
film according
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016544303A
Other languages
English (en)
Other versions
JP2016534542A (ja
Inventor
ベ、スンハク
リー、ジンヨン
ハン、サンチョル
Original Assignee
エルジー・ケム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー・ケム・リミテッド filed Critical エルジー・ケム・リミテッド
Publication of JP2016534542A publication Critical patent/JP2016534542A/ja
Application granted granted Critical
Publication of JP6315353B2 publication Critical patent/JP6315353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • H10K30/82Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H10K30/83Transparent electrodes, e.g. indium tin oxide [ITO] electrodes comprising arrangements for extracting the current from the cell, e.g. metal finger grid systems to reduce the serial resistance of transparent electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Non-Insulated Conductors (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)

Description

本出願は、2013年12月27日付で韓国特許庁に提出された韓国特許出願第10−2013−0165199号の出願日の利益を主張し、その内容のすべては本明細書に組み込まれる。
本発明は、導電性フィルムおよびその製造方法に関するものである。
ポリマーフィルムまたはガラス基板に導電性微細パターンが形成されている導電性基板は、有機太陽電池、熱線ガラス、タッチパネル、透明ディスプレイ、またはフレキシブルディスプレイなどの多様な分野で使用されている。
一方、このような導電性微細パターンが形成されている導電性基板は、多様な方式により製造可能であり、例えば、透明基板に溝部を形成し、前記溝部が形成された透明基板に導電層を形成した後、溝部以外の部分に形成された導電層を除去する方法で製造されることが一般的である。
このような方法を利用して製造されたものとして、従来の導電性微細パターンが形成された導電性基板の水平断面図が図1に示されており、前記従来の導電性基板のA−A'切断面に対する垂直断面図が図2に示されている。従来の導電性微細パターンは、図1および図2に示しているように、基板20上に横方向および縦方向に一定の間隔を有する導電性パターン300が規則的に配列されて形成された。この時、格子をなす導電性パターン300は、溝部が形成された透明基板に導電層を形成した後、溝部以外の部分に形成された導電層を除去することにより得ることができた。
しかし、このように、パターン形成のために溝部以外の部分に形成された導電層を除去する過程は、相対的にパターンの線幅が広い場合には大きな問題がないが、これと異なって、線幅5μm以下の微細パターンを形成する場合には、溝部以外の部分に形成された導電層を除去する過程で、溝部の壁面に形成された導電層がともにつられて除去され、その影響を受けて、溝部の底面に形成された導電層の一部もともに除去される場合がたびたび発生し、これによって、形成された導電性微細パターンに短絡が発生し、製品の品質が低下する問題があった。
このような問題を防止するためには、パターンの線幅が相対的に厚くならざるを得ず、この場合には、形成されたパターンが視覚的に認知され、透明基板としての使用用途には適切でない問題があった。
したがって、優れた製膜性を有し、パターンが視覚的に認知されず、透明基板としての使用に適した導電性フィルムの開発が急がれている。
本発明は、上記の問題を解決するためのものであって、優れた製膜性を有し、パターンが視覚的に認知されず、透明基板としての使用に適した導電性フィルムおよびその製造方法を提供する。
一側面において、本発明は、水平断面が格子形状に形成された複数の溝部と、前記溝部で取り囲まれた領域である複数のセルとを含み、前記溝部は、少なくとも一部が分離部によって離隔して形成された導電性パターンを含む導電性フィルムを提供する。
この時、前記溝部の最大深さは、0.2μm〜10μmであり、前記溝部の最大幅は、0.1μm〜20μmであってよい。
また、前記格子形状は、横方向に延長形成された溝部、縦方向に延長形成された溝部、およびこれらの交差する交差部を含むものであってよい。
一方、本発明にかかる導電性フィルムにおいて、溝部の底面を基準として測定した前記分離部の水平断面積の総和は、前記溝部の水平断面積の総和の5%〜90%であってよい。
また、前記分離部の水平断面の周縁は、直線、曲線、波線、ジグザグ線、またはこれらの組み合わせを含むものであってよい。
この時、前記分離部の水平断面形状の周縁は、四角形、三角形、円形、楕円形、多角形、曲率半径の異なる2以上の弧に連結されてなる図形、少なくとも1つの弧と少なくとも1つの直線とが連結されてなる図形、またはこれらの混合した形態であってよい。
一方、前記分離部の垂直断面形状は、平面形状、凸形状、または凹形状であってよい。
また、前記セルの水平断面形状は、四角形、三角形、円形、楕円形、多角形、またはこれらの混合した形態であってよい。
次に、前記分離部および前記セルは、下記の式1の関係を満足するものであってよい。
1/10≦(分離部1個の水平断面積)/(セル1個の水平断面積)≦1/5 (式1)
(この時、前記水平断面積は、導電性フィルムの最上面を基準として測定した値を意味する。)
一方、本発明において、前記分離部によって離隔して形成された導電性パターンの幅は、0.1μm〜5μmであってよく、前記分離部によって離隔されずに形成された、導電性パターンが連結されて形成された部分の導電性パターンの幅は、0.2μm〜10μmであってよい。
また、前記交差部に形成された導電性パターンが交差部の4つの角を連結する十字形であり、前記十字形導電性パターンの幅は、0.1μm〜10μmであってよい。
この時、前記導電性パターンの厚さは、0.01μm〜3μmであってよい。
また、前記導電性パターンは、金、銀、銅、アルミニウム、ニッケル、クロム、白金、炭素、モリブデン、マグネシウム、これらの合金またはこれらの酸化物、またはシリコン酸化物からなる群より選択された1種以上で形成されるものであってよい。この時、前記導電性パターンは、2層以上に形成されてもよい。
他の側面において、本発明は、透明基材上に分離部を含む複数の溝部を形成するステップと、前記複数の溝部が形成された透明基材上に導電層を形成するステップと、前記複数の溝部内に含まれた分離部、および前記溝部以外の部分に形成された導電層を除去するステップとを含む導電性フィルムの製造方法を提供する。
この時、前記複数の溝部を形成するステップは、インプリンティング法によって行われてよい。
また、前記導電層を形成するステップは、無電解めっき法、化学気相蒸着法、物理気相蒸着法、または湿式コーティング法によって行われてよい。
次に、前記導電層を除去するステップは、スクラッチング法、デタッチング法、またはこれらの組み合わせで行われてよい。
本発明にかかる導電性フィルムは、溝部内に分離部を含むことにより、分離部を含まない場合と比較して、同一面積に相対的により多くの連結部位が存在する。このような連結部位は、セルまたは分離部に形成された導電層と溝部の底面の導電層を連結する部分の中でも特にその連結の切れやすい部分、例えば角部分を意味し、その数が多いほど、導電性パターン形成のために導電層を除去する工程において、溝部の底面に形成された導電層は、セルまたは分離部に形成された導電層が除去される過程にもほとんど影響を受けなくなる。その結果、分離部およびセル上に存在する導電層のみを選択的に除去する選択的製膜が容易に行われ、これによって導電性フィルムの生産性が非常に向上する優れた効果を有する。
また、本発明にかかる導電性フィルムは、従来に比べて微細な線幅を有するパターンを形成することができて、パターンが視覚的に認知されないため、優れた透明性を有するフィルムを得ることができる。
従来の導電性微細パターンが形成された導電性基板の水平断面を示すものである。 図1のA−A'部分を拡大した垂直断面図を示すものである。 本発明にかかる導電性パターンが形成された導電性フィルムの一例を示すものである。 多様な水平断面形状を有する溝部および分離部を説明するために、本発明にかかる導電性フィルムの水平断面形状を例示的に示すものである。 多様な水平断面形状を有する溝部および分離部を説明するために、本発明にかかる導電性フィルムの水平断面形状を例示的に示すものである。 多様な水平断面形状を有する溝部および分離部を説明するために、本発明にかかる導電性フィルムの水平断面形状を例示的に示すものである。 多様な水平断面形状を有する溝部および分離部を説明するために、本発明にかかる導電性フィルムの水平断面形状を例示的に示すものである。 多様な垂直断面形状を有する分離部を説明するために、導電性パターンが形成されていない本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 多様な垂直断面形状を有する分離部を説明するために、導電性パターンが形成されない本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 (a)および(b)は、本発明の溝部の構成要素のうち、壁面の傾斜角を示すための図である。 導電層が1層に形成された本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 導電層が1層に形成された本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 導電層が1層に形成された本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 導電層が2層に形成された本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 導電層が2層に形成された本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 導電層が2層に形成された本発明にかかる導電性フィルムの垂直断面形状を例示的に示すものである。 比較例1により製造された導電性フィルムの製膜性テストの結果を示すものである。 実施例1により製造された導電性フィルムの製膜性テストの結果を示すものである。 溝部の底面のうちの最も低い地点と最上面のうちの最も高い地点までの高さを示す図である。 分離部上に離隔して形成された導電性パターンを含む場合の垂直断面形状を例示的に示すものである。 分離部が凸形状、または凸形状でかつ平面形状の場合を例示的に示すものである。 分離部が凹形状、または凹形状でかつ平面形状の場合を例示的に示すものである。 分離部によって離隔されずに形成された、導電性パターンが連結されて形成された導電性フィルムの一例を示すものである。
以下、添付した図面を参照して、本発明の好ましい実施形態を説明する。しかし、本発明の実施形態は、種々の異なる形態に変形可能であり、本発明の範囲が以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は、当技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面において、要素の形状および大きさなどはより明確な説明のために誇張されることがある。
理解のために、図3には、本発明にかかる導電性フィルム10において、溝部100をフィルムの平面に対して水平方向に切断した断面(以下、水平断面という)の形状を例示的に示した。図3に示されているように、本発明にかかる導電性フィルム10は、水平断面が格子形状に形成された複数の溝部100と、前記溝部100で取り囲まれた領域である複数のセル200とを含み、前記溝部100は、少なくとも一部が分離部500によって離隔して形成された導電性パターン300を含む。
この時、前記分離部上に離隔して形成された導電性パターンを含むこともでき、これを図20に示したが、これに限定されるものではない。例えば、前記分離部上には、図20のように導電性パターンが形成されてもよく、導電性パターンが後述の方法によって除去されてもよい。
本発明にかかる導電性フィルム10に含まれる複数の溝部100は、水平断面が格子形状に形成される。この時、前記格子形状は、横方向に延長形成された溝部、縦方向に延長形成された溝部、およびこれらの交差する交差部を含む。本明細書において、前記格子形状は、前記溝部100の水平断面形状を説明するためのもので、その具体的な形態は特に限定されない。
より具体的には、図4〜図6には、本発明の溝部100の多様な水平断面形状が例示的に示されている。前記溝部100の水平断面形状は、図4〜図6に示しているように、格子を構成する横方向に延長形成された溝部、および縦方向に延長形成された溝部をすべて直線に形成し、交差部の4つの角がすべて直角となるように形成することができる。また、図7に示しているように、格子をなす横方向に延長形成された溝部および縦方向に延長形成された溝部を、大きさの異なる山および谷を有する曲線に形成し、交差部の4つの角が一定の曲率半径を有するラウンド形態となるように形成することもできる。本明細書において、図4〜図7に示した溝部100の多様な形状は例示的なものであり、前記溝部100の格子形状において横方向に延長形成された溝部および縦方向に延長形成された溝部は、直線、斜線、折線、曲線、またはこれらの混合した形態であってよく、交差部の4つの角をなす線も、直線、斜線、折線、曲線、またはこれらの混合した形態であってよい。
説明のために、図8および図9には、導電性パターンが形成されていない本発明にかかる導電性フィルム10の溝部をフィルムに対して垂直方向に切断した断面(以下、垂直断面という)の形状を例示的に示した。本発明において、前記溝部100は、導電性パターン300を形成するための空間で、図8および図9に示されているように、2つの壁面130および底面140を有する負角形状に形成されてよい。この時、前記溝部100の垂直断面形状はその形態に制限を設けず、例えば、四角形、逆台形、半円形、半楕円形、またはこれらの混合した形態であってよい。このように、本発明において、前記溝部100の垂直断面形状は特に限定されないが、溝部100の最上面の幅が溝部100の底面の幅より大きいか等しくなければならない。図10(a)および図10(b)には、本発明にかかる溝部100の壁面の傾斜角を説明するために、分離部を含まない溝部の垂直断面形状を例示的に示した。図10に示されているように、前記溝部100の壁面の傾斜角(θ)は、0〜15゜の範囲内に存在することが好ましい(図10参照)。
一方、前記溝部の深さ120は、例えば、0.2μm〜10μm、0.2μm〜2μm、または0.5μm〜1.5μmであってよい。溝部の深さ120が0.2μm以上の場合、溝部の底面とセル200および分離部500が一定以上の高さの差を有するため、導電性パターン300形成のために、溝部100が形成された透明基材上に導電層300を形成した後、セル200および分離部500に形成された導電層300を除去する時、溝部内において分離部以外の部分に形成された導電層がつられてともに除去されるのを防止することができる。また、溝部の深さ120が10μm以下の場合、分離部500を含む溝部100形成のためのモールドの作製が容易で、溝部の最大幅110を5μm以下に形成することが極めて容易である。本明細書において、前記溝部の深さ120は、図8および図9に示されているように、溝部100の底面から最上面までの高さを意味する。本明細書において、溝部の底面から最上面までの高さは、溝部の底面または最上面が平らでない場合、図19に示されているように、溝部の底面のうちの最も低い地点と最上面のうちの最も高い地点までの高さを意味することができる。
また、前記溝部の最大幅110は、図4〜図7に示しているように、水平方向または垂直方向に測定した溝部の幅のうちの最も長い幅を意味する。すなわち、図7に示されているように、溝部100を形成する格子形状において横方向に延長形成された溝部および縦方向に延長形成された溝部を、大きさの異なる山および谷を有する曲線に形成し、交差部の4つの角が一定の曲率半径を有するラウンド形態の場合には、前記溝部の最大幅110は、分離部500を含む溝部100の壁面から壁面までの水平方向または垂直方向の幅のうちの最大値を意味する。
この時、前記溝部の最大幅110は、例えば、0.1μm〜20μm、0.1μm〜10μm、0.1μm〜5μm、または0.1μm〜2μmであってよい。溝部の最大幅が0.1μm以上の場合には、溝部形成のためのモールドなどの作製が容易であるため、生産性を向上させられる利点がある。ただし、溝部の幅が広いほど、これを用いて形成された導電性パターンが視覚的に認知される可能性が高くなるため、透明導電性フィルムとしての使用が難しい問題が発生することがある。
一方、本発明において、前記溝部100は、少なくとも一部が分離部500によって離隔して形成された導電性パターン300を含むことを特徴とする。
この時、前記分離部500は、図3〜図7に示しているように、導電性パターン300で取り囲まれて溝部100内に形成された部分を指す。この時、前記分離部500は、前記溝部100内の導電性パターンの離隔した部分に形成され、膨らんだ形態を有する。ただし、導電性パターン形成のための導電層除去工程で分離部500が同時に除去される場合には、前記分離部500の断面は、結果的に凹形状を有することもでき、前記分離部の導電性パターンが離隔さえしていれば平面形状を有することもできる。
前記分離部が凸形状、または凸形状でかつ平面形状の場合を図21に、凹形状、または凹形状でかつ平面形状の場合を図22に示したが、これに限定されるものではない。
例えば、前記分離部の垂直断面形状が凸形状を有する場合、矩形、突起形態、円錐曲線形態、または台形であってよく、前記分離部の垂直断面形状が凹形状を有する場合、前述の凸形状を上下対称にした形態であってよい。
より具体的には、前記分離部500は、図8に示しているように、溝部100の壁面と所定の間隔をおいて溝部100の底面に形成される。この時、溝部100内に形成される分離部500の数は、溝部100の垂直断面を基準として1つ以上であればよいし、その個数は特に限定されない。ただし、その個数が増加するほど、導電性パターンの水平断面がより複雑な網形状になり、より多くの連結部位が存在することとなる。この場合、スクラッチング法、デタッチング法などによって分離部およびセル上の導電層が除去される時、溝部の壁面130および溝部の底面140に形成された導電層にほとんど影響を及ぼさないため、選択的製膜性がより向上することができる。
また、前記分離部500の垂直断面形状は特に限定されるものではないが、例えば、図8および図9に示しているように、凸形状であってよいし、前記分離部の垂直断面の周縁は、直線、曲線、波線、ジグザグ線、またはこれらの組み合わせを含むことができる。この時、前記分離部500の垂直断面形状が凸形状の場合、溝部100の底面から分離部の最高点の高さ510は、溝部の深さ120の0.5倍〜1倍、0.7倍〜1倍、または0.9倍〜1倍であってよい。分離部500の垂直断面が凸形状の場合、溝部100の底面から分離部の最高点の高さ510は、溝部の深さと等しいほど、複数の分離部を含む溝部の形成が容易であるため、結果的に製品の生産コストも低減させられて有利である。
場合によって、セル上の導電層の除去とともに分離部が除去される場合が発生することがあり、この時、分離部の水平断面形状は、図13に示しているように、凹形状であってもよい。
一方、前記分離部500の水平断面の周縁は、直線、曲線、波線、ジグザグ、またはこれらの組み合わせを含むものであってよい。
形状は特に限定されるものではないが、例えば、四角形、三角形、円形、楕円形、多角形、曲率半径の異なる2以上の弧に連結されてなる図形、少なくとも1つの弧と少なくとも1つの直線とが連結されてなる図形、またはこれらの混合した形態であってよい。
例えば、曲率半径の類似している2以上の弧が連結されてなる場合、水平断面形状は正円に近い形態であってよく、1つの弧と1つの直線とが連結されてなる場合、半円に近い形態であってよい。そして、1つの弧と2つの直線とが連結されてなる場合、水滴形態あるいは扇形形態になってよい。
特に、本発明において、前記分離部500の水平断面形状は四角形であることが、複数の分離部を含む溝部の作製の容易性を向上させられる面で好ましい。
また、本発明にかかる導電性フィルムにおいて、溝部の底面を基準として測定した前記分離部500の水平断面積の総和は、前記溝部100の水平断面積の総和の5%〜90%、20%〜80%、または25%〜60%であってよい。前記分離部500の水平断面の面積が溝部100の面積に対して前記数値範囲を満足する場合、本発明にかかる導電性フィルムに対して導電性および製膜性を同時に確保することができる。
一方、前記複数のセル200は、図3に示されているように、前記溝部100で取り囲まれた複数の領域を意味し、膨らんだ形状に形成される。
この時、前記セル200の水平断面形状は、前記格子形状の横方向に延長形成された溝部、縦方向に延長形成された溝部、および交差部をなす各ラインの形状によって異なっていてよいし、特に限定されるものではない。より具体的には、例えば、前記セルの水平断面形状は、四角形、三角形、円形、楕円形、多角形、またはこれらの混合した形態であってよい。
一方、本発明にかかる導電性フィルム10において、前記分離部500および前記セル200は、例えば、下記の式1の関係を満足するものであってよい。分離部500およびセル200が下記の式1を満足する場合、すなわち、分離部1個の水平断面積がセル1個の水平断面積対比1/10以上の場合、複数の分離部500を含む溝部100形成のためのモールドの作製が容易であり、分離部1個の水平断面積がセル1個の水平断面積対比1/5以下の場合には、十分な導電性の確保が容易である利点がある。
1/10≦(分離部1個の水平断面積)/(セル1個の水平断面積)≦1/5 (式1)
(この時、前記水平断面積は、導電性フィルムの最上面を基準として測定した値を意味する。)
一方、本発明にかかる導電性フィルムにおいて、前記導電性パターン300は、図3〜図6に示しているように、溝部100内で少なくとも一部が分離部500によって離隔して形成されてよい。この場合、前記各導電性パターンの幅は、例えば、0.1μm〜5μm、0.1μm〜2μm、または0.2μm〜1μmであってよい。導電性パターンの幅が0.1μm以上の場合、複数の分離部を含む溝部作製のためのモールドなどの作製が容易であり、導電性パターンの幅が5μm以下の場合には、形成された導電性パターンが視覚的に認知されないため、視感特性に優れた導電性フィルムを得ることができる。この時、前記導電性パターンの各幅310は、図4〜図6に示しているように、分離部500に隣接した溝部100の壁面の間との間隔、または分離部500と分離部500との間の間隔であってよい。
また、本発明にかかる導電性フィルムにおいて、前記導電性パターン300は、図7に示しているように、溝部100内で少なくとも一部が連結されて形成されてよい。この場合、連結されて形成された前記導電性パターンの幅320は、例えば、0.2μm〜10μm、0.2μm〜4μm、または0.4μm〜2μmであってよい。導電性パターンの幅が0.2μm以上の場合、複数の分離部を含む溝部作製のためのモールドなどの作製が容易であり、導電性パターンの幅が10μm以下の場合には、形成された導電性パターンが視覚的に認知されないため、視感特性に優れた導電性フィルムを得ることができる。
図23に、前記分離部によって離隔されずに形成された、導電性パターンが連結されて形成された一例を示した。図23において、aは、離隔されずに形成された導電性パターンの幅を意味し、bは、分離部によって離隔して形成された導電性パターンの幅を意味する。
さらに、本発明にかかる導電性フィルムにおいて、前記導電性パターン300は、図5に示しているように、溝部100の格子形状をなす交差部の4つの角を連結する十字形に形成されてよい。この場合、前記十字形に形成された導電性パターンの幅330は、例えば、0.1μm〜10μm、0.1μm〜4μm、または0.2μm〜2μmであってよい。十字形に形成された導電性パターンの幅が0.1μm以上の場合、このような形状の交差部を含む溝部作製のためのモールドなどの作製が容易であり、導電性パターンの幅が10μm以下の場合には、形成された導電性パターンが視覚的に認知されないため、視感特性に優れた導電性フィルムを得ることができる。
一方、本発明において、前記導電性パターン300の厚さ340は、図11〜図16に示されているように、垂直断面を基準として測定した導電性パターンの高さを意味する。この時、前記導電性パターンの厚さは、例えば、0.01μm〜3μm、0.05μm〜1μm、または0.1μm〜0.3μmであってよい。導電性パターン300の厚さが0.01μm以上の場合、十分な導電性を確保することができ、3μm以下の場合、優れた製膜性を有するので、極めて有利である。
また、前記導電性パターン300は、例えば、金、銀、銅、アルミニウム、ニッケル、クロム、白金、炭素、モリブデン、マグネシウム、これらの合金および酸化物、およびシリコン酸化物からなる群より選択された1種以上で形成されてよいが、これらに限定されるものではない。特に、本発明において、経済性および導電性を考慮する時、なかでも銅およびアルミニウムなどで形成されることが好ましい。
選択的に、前記導電性パターン300、400は、2層以上に形成されてよい。この時、前記導電性パターン300、400を2層以上に形成する場合、各層は異なる物質で形成されてよいし、その材料の例としては、前記導電性パターン300の形成物質に挙げた通りである。図14〜図16に、前記導電性パターンを2層に形成する場合を示した。
本発明において、前記導電性パターン300を2層以上に形成する場合、1層を接着力調整層として用いたり、吸収層として用いることができて、極めて有用である。例えば、溝部の底面または壁面と銅層との間にクロム層またはアルミナ層を形成することにより、1層を接着力調整層として用いて溝部の底面と導電層の接着力を向上させることができ、溝部内に形成された銅層上にクロム層を形成したり、銅層上に銅酸化物層を形成することにより、1層を吸収層として用いて反射率をより低減させ、優れた反射防止効果および視感特性を確保することもできる。
特に、本発明において、表面の酸化防止および外光に対する反射率の低減効果を考慮する時、前記2層以上の導電性パターン300を形成する物質の組み合わせは、銅およびクロムであることが好ましい。
次に、本発明にかかる導電性フィルム10の製造方法を説明する。
本発明にかかる導電性フィルム10の製造方法は、透明基材上に分離部500を含む複数の溝部100を形成するステップと、前記複数の溝部100が形成された透明基材上に導電層を形成するステップと、前記溝部以外の部分に形成された導電層を除去するステップとを含む。
本発明において、前記溝部以外の部分に形成された導電層を除去する時、前記導電層をともに除去することもできる。
例えば、前記導電性フィルムは、導電層が形成されている分離部を含むこともでき、導電層が除去されている分離部を含むこともでき、分離部を含まなくてもよい。
この時、前記透明基材20は、ガラス基板または透明高分子フィルムであってよいし、この時、前記高分子フィルムは、透明であれば良く、その材質が特に限定されるものではないが、例えば、ポリエチレンテレフタレートフィルム、ポリカーボネートフィルム、ポリエチレンナフタレンフィルム、ポリイミドフィルム、セルロースフィルムなどが使用できる。
一方、本発明において、前記分離部500を含む複数の溝部100は、前記のように透明基材20上に形成されてよいが、これに限定されるものではなく、別の基材を用いずに形成しても構わない。
次に、前記分離部500を含む複数の溝部100を形成するステップは、当該技術分野でよく知られている方法を利用することができ、特に限定されるものではないが、例えば、インプリンティング法(Imprinting)などによって行われてよい。
より具体的には、例えば、本発明にかかる導電性フィルムにおいて、前記溝部100を形成するステップは、スキャナなどを用いて、シリコンウエハなどに形成しようとするパターン、すなわち、分離部500を含む複数の溝部を負角に形成したモールドを作製した後、透明基材上に前記モールドを接触させた後、加圧するなどの方法で行われてよい。
この時、前記分離部500を含む複数の溝部100は、活性エネルギー線硬化型樹脂または熱硬化型樹脂からなってよい。より具体的には、前記複数の溝部100は、ウレタンアクリレート、エポキシアクリレート、エステルアクリレート、ポリジメチルシロキサンなどからなってよいが、これらに限定されるものではない。
次に、前記導電層を形成するステップを説明する。この時、前記導電層を形成する物質は、前述の導電性パターン300の形成物質を意味する。一方、前記導電層は、原料物質を考慮して、適切な方式で形成されてよい。例えば、本発明の製造方法において、前記導電層は、複数の溝部100が形成された透明基材20上に導電物質をめっきしたり、蒸着したり、または湿式コーティングすることにより形成されてよい。より具体的には、例えば、前記導電層を形成する方法は、無電解めっき法、化学気相蒸着法、物理気相蒸着法、または湿式コーティング法によって行われてよいが、これらに限定されるものではない。
特に、本発明において、前記導電層300は、分離部を含む複数の溝部100上に金属を蒸着させて形成されることが好ましい。この時、前記蒸着は、例えば、導電性粒子の蒸着高さが溝部100の最大深さの90%以下であり、蒸着される導電性粒子の入射角度が垂直方向を基準として−15度〜15度の範囲内となるように行われてよい。好ましくは、前記蒸着高さは、溝部100の最大深さの1%〜90%、10%〜70%、または20%〜40%程度であってよく、前記導電性粒子の入射角度は、−15度〜15度、−10度〜10度、または−5〜5度程度であってよい。
本発明者らの研究によれば、5μm以下の幅を有する溝部100に、従来一般的に使用される導電性パターン形成方法、すなわち、スパッタリングやe−ビーム蒸着方法によって導電層300を形成する場合、導電層300の除去時に溝部100内の導電層300がともに除去され、短絡が発生することが明らかになった。しかし、導電層の蒸着時に、蒸着高さおよび導電性粒子の入射角度が前記範囲を満足する場合、5μm以下の線幅を有する導電性パターンを短絡なく形成することができ、その結果、導電性および透明性にいずれも優れた基板を製造できることが明らかになった。
一方、前記導電性粒子の蒸着高さは、基板の進行速度などを調整することにより調整可能である。同一のパワーで蒸発を生じさせる時、すなわち、単位時間あたりの蒸発量が一定の場合、基板の進行速度を変更することにより蒸着時間を調整することができる。より具体的には、基板の進行速度を高めることにより、蒸気に露出する時間を低減して蒸着高さが低くなるようにすることができる。また、前記導電性粒子の入射角度は、蒸着装置にマスクを設け、特定角度の導電性粒子のみが通過するようにしたり、蒸発源と蒸着される基材との間の距離を調整することにより調整することができる。蒸発源と基材との間に一定の幅で開放された領域を有するマスクを設けることにより、所望の角度で進行する蒸気のみを通過させることができる。また、蒸発源と蒸着される基材との間の距離が遠くなるほど、実際に基材上に到達する蒸気の角度範囲が狭くなる。
前記のような方法を通じて、前記複数の溝部100が形成された透明基材20上に導電層を形成した後、前記複数の溝部100内に含まれた分離部500および前記溝部以外の部分に形成された導電層を選択的に除去する。この時、前記導電層の除去は、物理的方法で行われてよい。ここで、物理的方法とは、物理的な力によって金属層300を除去することを意味するもので、エッチングのように化学的反応を通じて金属層300を除去する方法と区別される方法を意味する。より具体的には、前記金属層300を物理的に除去するステップは、スクラッチング法、デタッチング(detaching)法、またはこれらの組み合わせで行われてよい。
ここで、前記スクラッチング法は、メラミンフォームまたは粗面を有する織物を用いて導電層を擦って除去する方法を意味し、前記デタッチング(detaching)法は、導電層の一端から張力を加えて導電層を樹脂層から離脱させる方法をいう。
一方、前記のように物理的方法を用いて導電層300を除去する場合、従来使用されていた化学的方法を利用した導電層300除去方法に比べて工程が単純である上に、環境にやさしいという利点がある。化学的方法を用いて導電層300を除去する場合には、分離部500および溝部100以外の領域で導電層300を選択的に除去するために、溝部100内において分離部を除いた領域に形成された導電層300の上部に別の耐エッチング性物質を挿入するなどの方法を通じて、溝部100内において分離部を除いた導電性パターン300の形成領域を保護する必要がある。この場合、耐エッチング性物質挿入工程が追加され、工程費用および製品の歩留まりに影響を与えることがある。これに対し、物理的方法を用いて導電層300を除去する本発明の場合、追加の工程が必要でなく、エッチング液および耐エッチング性物質のような有毒性化学物質を使用しないので環境にやさしい。
一方、スクラッチング法および/またはデタッチング法によって導電層を除去する場合、導電層の除去時に発生する微細金属粒子が溝部100内の導電性パターン300に含まれてよいし、ひいては、前記のような効果を得るために、別の微細粒子を溝部100内の導電性パターン300に含ませてもよい。このように、微細粒子が溝部100内の導電性パターン300に含まれる場合、微細粒子が含まれない場合に比べて、90%以下の反射度を有することが好ましい。
前記のような方法で製造された本発明にかかる導電性フィルムは、タッチパネル、有機太陽電池用電極、透明ディスプレイ、フレキシブルディスプレイ、透明熱線フィルム、または透明熱線窓などに有用に適用可能である。特に、本発明にかかる導電性フィルムは、非常に微細に形成された導電性パターンを有するため、導電性パターンが視覚によって認知されず、視感特性に極めて優れている。また、導電性パターンの間に分離部を含むことにより、導電性パターン形成のために導電層を選択的に除去する時、製膜性に優れているため、生産性が顕著に向上する効果がある。
以下、本出願を具体的に説明するために、実施例および比較例を挙げて詳細に説明する。しかし、本出願による実施例は、種々の異なる形態に変形可能であり、本出願の範囲が以下に述べる実施例に限定されると解釈されない。本出願の実施例は、当業界における平均的な知識を有する者に本出願をより完全に説明するために提供されるものである。
実施例1
100μmの厚さのポリエチレンテレフタレートフィルム上に、ウレタンアクリレート系からなる紫外線硬化型樹脂を用いて、図5のような形態のパターンを、水平断面が格子形状の複数の溝部をインプリンティング法を用いて形成した。この時、前記溝部の深さは0.5μm、導電性パターンの幅は0.5μmであり、水平断面を基準として、分離部は横×縦が1.5μm×1μmの四角形であり、セルは一辺の長さが198μmの正方形状に形成した。
次に、前記のような大きさの分離部を含む溝部が形成されたポリエチレンテレフタレートフィルム上に、物理的気相蒸着法を用いて200nmの厚さに銅(Cu)を蒸着して、銅層が形成された導電性フィルムを製造した。
その後、メッシュ数3000の織物スクラッチャーを4インチの大きさのディスク形態に作製した製膜布を含む物理的製膜機を用いて、分離部およびセル上に形成されている銅層を除去して、導電性フィルムを製造した。この時、前記ディスクの回転数は1000rpm、銅層が形成された導電性フィルムの進行速度は10m/min、銅層が形成された導電性フィルムに加えられた圧力は0.02kgf/cmであった。
実施例2
100μmの厚さのポリエチレンテレフタレートフィルム上に、ウレタンアクリレート系からなる紫外線硬化型樹脂を用いて、図5のような形態のパターンを、水平断面が格子形状の複数の溝部をインプリンティング法を用いて形成した。この時、前記溝部の深さは0.5μm、導電性パターンの幅は0.5μmであり、水平断面を基準として、分離部は横×縦が1.5μm×1μmの四角形であり、セルは一辺の長さが198μmの正方形状に形成した。
次に、前記のような分離部を含む溝部が形成されたポリエチレンテレフタレートフィルム上に、物理的気相蒸着法を用いて200nmの厚さに銅(Cu)を蒸着して銅層を形成し、同様の方法により、前記銅層上に20nmの厚さのクロム層を蒸着して、銅層およびクロム層が形成された導電性フィルムを製造した。
その後、メッシュ数3000の織物スクラッチャーを4インチの大きさのディスク形態に作製した製膜布を含む物理的製膜機を用いて、分離部およびセル上に形成されている銅層を除去し、導電性フィルムを製造した。この時、前記ディスクの回転数は1000rpm、銅層およびクロム層が形成された導電性フィルムの進行速度は10m/min、銅層およびクロム層が形成された導電性フィルムに加えられた圧力は0.02kgf/cmであった。
比較例1
100μmの厚さのポリエチレンテレフタレートフィルム上に、ウレタンアクリレート系からなる紫外線硬化型樹脂を用いて、図1のようなパターンを有するように、水平断面が格子形状の複数の溝部をインプリンティング法を用いて形成した。
この時、前記溝部の高さ0.5μm、導電性パターンの幅は0.5μmであり、セルは一辺の長さが199.5μmの正方形状に形成した。
次に、前記のような大きさの分離部を含む溝部が形成されたポリエチレンテレフタレートフィルム上に、物理的気相蒸着法を用いて200nmの厚さに銅(Cu)を蒸着して、銅層が形成された導電性フィルムを製造した。
その後、メッシュ数3000の織物スクラッチャーを4インチの大きさのディスク形態に作製した製膜布を含む物理的製膜機を用いて、分離部およびセル上に形成されている銅層を除去し、導電性フィルムを製造した。この時、前記ディスクの回転数は1000rpm、銅層が形成された導電性フィルムの進行速度は10m/min、銅層が形成された導電性フィルムに加えられた圧力は0.02kgf/cmであった。
実験例:製膜性テスト
製膜性テストのために、前記実施例1および比較例1による導電性フィルムを製造する過程で導電層を除去した後、日本キーエンス(Keyence)社の3次元形状測定用顕微鏡VK−200を用いて、導電性パターンが離脱したか否かを測定した。結果は図17および図18に示した。
図17に示しているように、比較例1による導電性フィルムの場合、溝部内の導電性パターンが離脱したが、図18に示しているように、実施例1による導電性フィルムの場合、導電性パターンの離脱なく正常な導線が形成されていることが分かる。
以上、本発明の実施例について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で多様な修正および変形が可能であることは当技術分野における通常の知識を有する者にとっては自明である。
10:導電性フィルム
20:透明基材
100:溝部
110:溝部の最大幅
120:溝部の深さ
130:溝部の壁面
140:溝部の底面
200:セル
300:導電性パターン
310:離隔して形成された導電性パターンの幅
320:連結されて形成された導電性パターンの幅
330:十字形導電性パターンの幅
340:導電性パターンの厚さ
400:2層に形成された導電性パターン
500:分離部
510:溝部の底面から分離部の最高点の高さ
520:溝部の底面から分離部の最低点の深さ

Claims (23)

  1. 水平断面が格子形状に形成された複数の溝部と、前記複数の溝部で取り囲まれた領域である複数のセルとを含み、
    前記複数の溝部は、少なくとも一部が分離部によって離隔して形成された導電性パターンを含み、
    前記格子形状は、横方向に延長形成された溝部、縦方向に延長形成された溝部、およびこれらの交差する交差部を含み、
    前記交差部に形成された前記導電性パターンは、前記交差部の4つの角を連結する十字形であり、十字形の前記導電性パターンの幅は、0.1μm〜10μmであり、
    前記溝部の底面において測定された前記分離部の水平断面積の総和は、前記溝部の水平断面積の総和の25〜60%である、
    導電性フィルム。
  2. 前記分離部上に備えられ、前記複数の溝部内の導電性パターンと絶縁された導電性物質を含む、請求項1に記載の導電性フィルム。
  3. 前記複数の溝部の最大深さは、0.2μm〜10μmである、請求項1または2に記載の導電性フィルム。
  4. 前記分離部の水平断面形状の周縁は、直線、曲線、波線、ジグザグ線、またはこれらの組み合わせを含む、請求項1〜のいずれか1項に記載の導電性フィルム。
  5. 前記分離部の水平断面形状は、四角形、三角形、円形、楕円形、多角形、曲率半径の異なる2以上の弧に連結されてなる図形、少なくとも1つの弧と少なくとも1つの直線とが連結されてなる図形、またはこれらの混合した形態を含む、請求項に記載の導電性フィルム。
  6. 前記分離部の垂直断面形状は、平坦形状、凸形状、または凹形状である、請求項1〜のいずれか1項に記載の導電性フィルム。
  7. 前記分離部の垂直断面形状の周縁は、直線、曲線、波線、ジグザグ線、またはこれらの組み合わせを含む、請求項1〜のいずれか1項に記載の導電性フィルム。
  8. 前記分離部の垂直断面形状が凸形状であり、
    前記分離部の最高点と溝部の底面との高さの差は、溝部の深さの0.5倍〜1倍である、請求項またはに記載の導電性フィルム。
  9. 前記複数のセルの水平断面形状は、四角形ある、請求項1〜のいずれか1項に記載の導電性フィルム。
  10. 前記分離部および前記複数のセルは、下記の式1の関係を満足するものである、請求項1〜のいずれか1項に記載の導電性フィルム。
    1/10≦(分離部1個の水平断面積)/(セル1個の水平断面積)≦1/5 (式1)
    この時、前記水平断面積は、導電性フィルムの最上面を基準として測定した値を意味する。
  11. 前記分離部によって離隔して形成された導電性パターンの幅は、0.1μm〜5μmである、請求項1〜10のいずれか1項に記載の導電性フィルム。
  12. 前記分離部によって離隔されずに形成された、導電性パターンが連結されて形成された部分の導電性パターンの幅は、0.2μm〜10μmである、請求項1〜11のいずれか1項に記載の導電性フィルム。
  13. 前記導電性パターンの厚さは、0.01μm〜3μmである、請求項1〜12のいずれか1項に記載の導電性フィルム。
  14. 前記導電性パターンは、金、銀、銅、アルミニウム、ニッケル、クロム、白金、炭素、モリブデン、マグネシウム、これらの合金およびこれらの酸化物、およびシリコン酸化物からなる群より選択された1種以上で形成されたものである、請求項1〜13のいずれか1項に記載の導電性フィルム。
  15. 前記導電性パターンは、2層以上に形成されたものである、請求項1〜14のいずれか1項に記載の導電性フィルム。
  16. 前記2層以上に形成された導電性パターンは、互いに異なる材料を用いて形成されたものである、請求項15に記載の導電性フィルム。
  17. 透明基材上に、分離部を内部に含み、水平断面が格子形状に形成された複数の溝部を形成するステップと、
    前記複数の溝部が形成された透明基材上に導電層を形成するステップと、
    前記複数の溝部以外の部分に形成された導電層を除去するステップとを含み、
    前記導電層を形成するステップにおいて、前記分離部は前記溝部内において導電層の少なくとも一部を離隔し、
    前記格子形状は、横方向に延長形成された溝部、縦方向に延長形成された溝部、およびこれらの交差する交差部を含み、
    前記交差部に形成された前記導電層は、前記交差部の4つの角を連結する十字形であり、十字形の前記導電層の幅は、0.1μm〜10μmであり、
    前記溝部の底面において測定された前記分離部の水平断面積の総和は、前記溝部の水平断面積の総和の25〜60%である、
    導電性フィルムの製造方法。
  18. 前記複数の溝部内に含まれた分離部を除去するステップをさらに含む、請求項17に記載の導電性フィルムの製造方法。
  19. 前記複数の溝部を形成するステップは、インプリンティング法によって行われる、請求項17または18に記載の導電性フィルムの製造方法。
  20. 前記導電層を形成するステップは、無電解めっき法、化学気相蒸着法、物理気相蒸着法、または湿式コーティング法によって行われる、請求項1719のいずれか1項に記載の導電性フィルムの製造方法。
  21. 前記導電層を除去するステップは、スクラッチング法、デタッチング法、またはこれらの組み合わせで行われる、請求項1720のいずれか1項に記載の導電性フィルムの製造方法。
  22. 前記スクラッチング法は、メラミンフォームまたは粗面を有する織物を用いて、金属薄膜層を擦って除去する方式で行われるものである、請求項21に記載の導電性フィルムの製造方法。
  23. 前記デタッチング(detaching)法は、張力を加えて金属薄膜層を樹脂パターン層から離脱させる方式で行われるものである、請求項21に記載の導電性フィルムの製造方法。
JP2016544303A 2013-12-27 2014-12-26 導電性フィルムおよびその製造方法 Active JP6315353B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130165199 2013-12-27
KR10-2013-0165199 2013-12-27
PCT/KR2014/012872 WO2015099475A1 (ko) 2013-12-27 2014-12-26 전도성 필름 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2016534542A JP2016534542A (ja) 2016-11-04
JP6315353B2 true JP6315353B2 (ja) 2018-04-25

Family

ID=53479237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016544303A Active JP6315353B2 (ja) 2013-12-27 2014-12-26 導電性フィルムおよびその製造方法

Country Status (7)

Country Link
US (1) US9699898B2 (ja)
EP (1) EP3016112B1 (ja)
JP (1) JP6315353B2 (ja)
KR (1) KR101739627B1 (ja)
CN (1) CN105612589B (ja)
TW (1) TWI567759B (ja)
WO (1) WO2015099475A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610204B (zh) * 2015-02-27 2018-01-01 Fujikura Ltd 配線體、配線基板以及碰觸偵知器
CN106252526B (zh) * 2016-09-22 2018-03-16 上海天马微电子有限公司 一种有机发光显示面板以及制作方法
CN106951121B (zh) * 2017-03-20 2020-11-20 苏州诺菲纳米科技有限公司 触控装置
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
CN107910336B (zh) * 2017-11-30 2019-07-02 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
CN108520121B (zh) * 2018-03-27 2021-09-17 信利半导体有限公司 网格图案生成方法和装置及计算机装置和可读存储介质
CN109802013B (zh) * 2019-01-25 2021-02-23 香港理工大学 嵌入式金属网柔性透明电极及其制备方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH591570A5 (ja) * 1972-11-28 1977-09-30 Buser Ag Maschf Fritz
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57190912A (en) * 1981-05-20 1982-11-24 Matsushita Electric Ind Co Ltd Production of color filter
KR960009998B1 (ko) * 1992-06-08 1996-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
US6197397B1 (en) * 1996-12-31 2001-03-06 3M Innovative Properties Company Adhesives having a microreplicated topography and methods of making and using same
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
KR100328599B1 (ko) * 1999-10-22 2002-03-15 윤종용 반도체 메모리소자의 커패시터 및 그 제조방법
KR100423907B1 (ko) * 2001-06-14 2004-03-22 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
KR100434506B1 (ko) * 2002-06-27 2004-06-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US6914286B2 (en) * 2002-06-27 2005-07-05 Samsung Electronics Co., Ltd. Semiconductor memory devices using sidewall spacers
JP4326190B2 (ja) * 2002-07-10 2009-09-02 スリーエム イノベイティブ プロパティズ カンパニー 可とう性成形型及びその製造方法
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
CN1932627A (zh) * 2003-05-30 2007-03-21 精工爱普生株式会社 液晶显示装置和其制法及电子仪器
KR100541554B1 (ko) * 2003-12-09 2006-01-12 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
JP2005288933A (ja) * 2004-04-01 2005-10-20 Three M Innovative Properties Co 可とう性成形型及びその製造方法
KR100685730B1 (ko) * 2005-05-02 2007-02-26 삼성전자주식회사 절연막 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR101469972B1 (ko) * 2007-10-17 2014-12-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
CN104090673B (zh) 2008-02-28 2018-02-23 3M创新有限公司 具有低可见度导体的触屏传感器
US8284332B2 (en) * 2008-08-01 2012-10-09 3M Innovative Properties Company Touch screen sensor with low visibility conductors
KR100957626B1 (ko) 2008-03-17 2010-05-13 황춘섭 전극 제조방법
JP2009266559A (ja) 2008-04-24 2009-11-12 Hitachi Chem Co Ltd 太陽電池用電極基材、これを用いた太陽電池及び太陽電池用電極基材の製造法
US8503123B2 (en) * 2008-12-30 2013-08-06 Samsung Sdi Co., Ltd. Optical filter and flat display panel comprising the same
KR101025023B1 (ko) * 2009-02-23 2011-03-25 (주)이엔에이치 정전용량 방식의 터치스크린 패널
CN102334091B (zh) 2009-02-26 2016-01-06 3M创新有限公司 触摸屏传感器和具有低可见度的覆盖微图案的图案化基材
US20110007011A1 (en) * 2009-07-13 2011-01-13 Ocular Lcd Inc. Capacitive touch screen with a mesh electrode
WO2011021470A1 (ja) * 2009-08-17 2011-02-24 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法、透明導電性基板、及び電気化学表示素子
JP2011061003A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 配線パターン形成方法および半導体装置の製造方法、半導体装置、データ処理システム
KR20110100034A (ko) 2010-03-03 2011-09-09 미래나노텍(주) 정전 용량 방식 터치 패널 및 그 제조방법
WO2011108869A2 (ko) * 2010-03-03 2011-09-09 미래나노텍 주식회사 정전 용량 방식 터치 패널 및 그 제조방법
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2012156498A (ja) 2011-01-07 2012-08-16 Fujikura Ltd 配線基板、モールド及び配線基板の製造方法
KR101267277B1 (ko) 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
KR101797651B1 (ko) * 2011-06-15 2017-11-15 미래나노텍(주) 터치스크린 패널용 배선 전극 및 이를 구비하는 터치스크린 패널
KR101907484B1 (ko) * 2011-07-21 2018-12-05 미래나노텍(주) 터치 스크린 패널 제조 장치 및 제조 방법
KR101323764B1 (ko) 2012-05-31 2013-10-31 한밭대학교 산학협력단 투명전극필름 제조방법
US20140293149A1 (en) * 2013-03-27 2014-10-02 Shenzhen O-Film Tech Co., Ltd Capacitive touch screen and manufacturing method thereof
CN103165227B (zh) * 2013-03-28 2014-09-17 南昌欧菲光科技有限公司 透明导电膜及其连通方法
US9179557B2 (en) * 2013-03-30 2015-11-03 Shenzhen O-Film Tech Co., Ltd. Touch screen and method of producing the same

Also Published As

Publication number Publication date
KR101739627B1 (ko) 2017-05-24
JP2016534542A (ja) 2016-11-04
US20160219697A1 (en) 2016-07-28
EP3016112A4 (en) 2016-12-07
CN105612589B (zh) 2018-08-28
CN105612589A (zh) 2016-05-25
TWI567759B (zh) 2017-01-21
EP3016112A1 (en) 2016-05-04
EP3016112B1 (en) 2018-11-21
US9699898B2 (en) 2017-07-04
WO2015099475A1 (ko) 2015-07-02
KR20150077358A (ko) 2015-07-07
TW201530570A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
JP6315353B2 (ja) 導電性フィルムおよびその製造方法
TWI576031B (zh) 含精細金屬線之透明基板及製造其之方法
JP5988179B2 (ja) 透明導電膜の製造方法
TWI493575B (zh) 透明導電膜
JP5274006B2 (ja) ワイヤグリッド偏光子およびその製造方法
KR20110123232A (ko) 정전 용량 방식 터치 패널 및 그 제조방법
KR20110100034A (ko) 정전 용량 방식 터치 패널 및 그 제조방법
JP2018517940A (ja) ワイヤグリッド偏光板及びこれを含む液晶表示装置
JP2011248324A (ja) 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器
KR101795831B1 (ko) 전도성 필름 및 그 제조방법
KR20160002052A (ko) 전도성 필름
KR101400700B1 (ko) 디스플레이용 인터페이스패널 및 그 제조방법
KR102035889B1 (ko) 전도성 기판 및 이를 포함하는 전자 장치
KR101974158B1 (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR20160002031A (ko) 전도성 필름
KR20150139329A (ko) 전도성 필름
KR20160002025A (ko) 전도성 필름
KR20160002024A (ko) 전도성 필름
KR101787798B1 (ko) 금속 세선을 포함하는 투명 기판의 제조 방법
KR20170017557A (ko) 와이어 그리드 편광판 및 이를 포함한 액정표시장치
KR20160002246A (ko) 금속층을 포함하는 전도성 필름의 제조방법 및 이를 이용하여 제조된 전도성 필름
KR20160093517A (ko) 매크로 프리패턴을 이용한 보안패널의 제조방법
KR20170017558A (ko) 양면형 와이어 그리드 편광판 및 이를 포함한 액정표시장치
KR101694584B1 (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
TWM576685U (zh) Touch panel with de-node pattern

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180315

R150 Certificate of patent or registration of utility model

Ref document number: 6315353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250