CN105612589A - 导电膜及其制造方法 - Google Patents

导电膜及其制造方法 Download PDF

Info

Publication number
CN105612589A
CN105612589A CN201480046282.7A CN201480046282A CN105612589A CN 105612589 A CN105612589 A CN 105612589A CN 201480046282 A CN201480046282 A CN 201480046282A CN 105612589 A CN105612589 A CN 105612589A
Authority
CN
China
Prior art keywords
chase
conducting film
conductive pattern
shape
chase unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480046282.7A
Other languages
English (en)
Other versions
CN105612589B (zh
Inventor
裵成学
李振龙
韩尚澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Corp
Original Assignee
LG Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Chemical Co Ltd filed Critical LG Chemical Co Ltd
Publication of CN105612589A publication Critical patent/CN105612589A/zh
Application granted granted Critical
Publication of CN105612589B publication Critical patent/CN105612589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H10K30/83—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes comprising arrangements for extracting the current from the cell, e.g. metal finger grid systems to reduce the serial resistance of transparent electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Non-Insulated Conductors (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

本发明涉及一种导电膜及一种用于制备所述导电膜的方法，所述导电膜包括：多个凹槽单元，其水平剖面以网格形式形成；以及多个单元格，其为由所述凹槽单元围绕的区域，其中所述凹槽单元的至少一部分包含经由分隔单元分隔而形成的导电图案。

Description

导电膜及其制造方法
技术领域
本申请要求了2013年12月27日向韩国知识产权局提交的韩国专利申请No.10-2013-0165199的优先权及权益，所述韩国专利申请的全部内容以引用的方式并入本文中。
本公开涉及一种导电膜及制备所述导电膜的方法。
背景技术
在聚合物膜或玻璃基板上形成导电微图案的导电基板用于各种领域中，诸如有机太阳能电池、热丝玻璃、触控面板、透明显示器或柔性显示器。
同时，可以各种方式制备形成导电微图案的此类导电基板，且举例来说，通常使用如下方法：在透明基板上形成凹槽单元；在所述形成有凹槽单元的透明基板上形成导电层，且接着移除形成于除所述凹槽单元以外的部分上的所述导电层。
图1中展示使用此类方法制备的现有形成有导电微图案的导电基板的水平剖面图，且图2中展示现有导电基板的A-A’剖面的垂直剖面图。如图1和图2所示，现有导电微图案是借由在基板(20)上规则地配置在横向及纵向上具有恒定空间的导电图案(300)而形成。本文中，可借由在形成有凹槽单元的透明基板上形成导电层且接着移除形成于除所述凹槽单元以外的部分上的所述导电层来获得形成网格的导电图案(300)。
然而，移除形成于除凹槽单元以外的部分上的导电层以形成图案的过程在图案的线宽相对较宽时没有严重问题，然而，当形成线宽为5μm或更小的微图案时，形成于凹槽单元的壁表面上的导电层在移除形成于除凹槽单元以外的部分上的导电层时一起露出且被移除，且受此影响，导电层的形成于凹槽单元的底表面上的部分有时被一起移除，且结果，短路发生于所形成的导电微图案中，从而导致不良产品质量的问题。
图案的线宽需要相对较宽以便防止此类问题，然而，在此情况下，存在所形成的图案能以肉眼辨识到，但并不适合于用作透明基板的问题。
因此，已迫切地需要开发具有极佳成膜特性且适合于用作透明基板(因为图案不会以肉眼辨识到)的导电膜。
发明内容
技术问题
鉴于以上内容，本发明的目标提供一种具有极佳成膜特性且适合于用作透明基板(因为图案不会以肉眼辨识到)的导电膜，以及一种用于制备所述导电膜的方法。
技术方案
在一个方面中，本发明提供一种导电膜，所述导电膜包含：多个凹槽单元，其水平剖面是以网格形式(latticeform)形成；以及多个单元格，其为由所述凹槽单元围绕的区域，其中所述凹槽单元的至少一部分包含经由分隔单元分隔而形成的导电图案。
本文中，凹槽单元的最大深度可自0.2μm至10μm，且凹槽单元的最大宽度可自0.1μm至20μm。
此外，网格形式可包括借由横向延伸形成的凹槽单元、借由纵向延伸形成的凹槽单元、以及这些凹槽单元相交的交点。
同时，在根据本发明的导电膜中，基于凹槽单元的底表面测量的分隔单元的水平剖面面积的总和可为凹槽单元的水平剖面面积的总和的5％至90％。
此外，分隔单元的水平剖面的边界可包含直线、曲线、波浪线、Z字形线或其组合。
本文中，分隔单元的水平剖面形状的边界可为四边形、三角形、圆形、椭圆形、多边形、通过连接具有不同曲率半径的两个或更多个圆弧而形成的图形、通过连接至少一个圆弧与至少一条直线而形成的图形或这些形状的混合形式。
同时，分隔单元的垂直剖面形状可为平面形状、凸面形状或凹面形状。
此外，单元格的水平剖面形状可为四边形、三角形、圆形、椭圆形、多边形或这些形状的混合形式。
接下来，分隔单元与单元格可满足以下[式1]的关系。
[式1]
(本文中，水平剖面面积意指基于导电膜的最上表面测量的值。)
同时，在本发明中，经由分隔单元分隔而形成的导电图案的宽度可自0.1μm至5μm，且通过连接不是经由分隔单元分隔形成的导电图案而形成的导电图案部分的宽度可自0.2μm至10μm。
此外，在交点处形成的导电图案具有连接交点的4个拐角(corner)的十字形状，且十字形导电图案的宽度可自0.1μm至10μm。
本文中，导电图案的厚度可自0.01μm至3μm。
此外，导电图案可使用选自金、银、铜、铝、镍、铬、铂、碳、钼、镁、其合金、其氧化物、或氧化硅中的一种或更多种类型而形成。本文中，可以两个或更多个层形成导电图案。
在另一方面中，本发明提供一种用于制备导电膜的方法，其包含：在透明基板上形成包含分隔单元的多个凹槽单元；在形成有多个所述凹槽单元的透明基板上形成导电层；以及移除包含于多个所述凹槽单元中的分隔单元及形成于除所述凹槽单元以外的部分上的导电层。
本文中，形成多个凹槽单元可使用压印方法进行。
此外，形成所述导电层可使用化学镀法、化学气相沉积方法、物理气相沉积方法或湿式涂布方法进行。
接下来，移除所述导电层的步骤可使用刮擦方法、分离方法或其组合而进行。
有利效果
根据本发明的导电膜在凹槽单元中包含分隔单元，且因此当与不包含分隔单元的情况相比时，在相同面积中存在相对较多的连接部分。在连接形成于单元格或分隔单元上的导电层与凹槽单元底表面的导电层的部分当中，这些连接部分尤其意指连接容易被破坏的部分，例如边缘部分，且随着连接部分的数目增大，形成于凹槽单元底表面上的导电层在移除导电层以便形成导电图案的过程中移除形成于单元格或分隔单元上的导电层时几乎不受影响。因此，容易实现选择性地仅移除存在于分隔单元及单元格上的导电层的选择性膜形成，且因此，获得显著改良导电膜产率的极佳效果。
此外，根据本发明的导电膜与现有导电膜相比可形成具有精细线宽的图案，因此，图案不会以肉眼辨识到，且可获得具有极佳透明度的膜。
附图说明
图1图示其上形成有现有导电微图案的导电基板的水平剖面。
图2图示放大图1的A-A'部分的垂直剖面。
图3图示根据本发明的其上形成有导电图案的导电膜的一个实例。
图4至图7说明根据本发明的导电膜的水平剖面形状以便描述具有各种水平剖面形状的凹槽单元及分隔单元。
图8至图9说明根据本发明的不形成导电图案的导电膜的垂直剖面形状以便描述具有各种垂直剖面形状的分隔单元。
图10(a)及图10(b)为用于图示本发明的壁表面在凹槽单元组件之间的倾斜角度的图。
图11至图13说明根据本发明的形成一个导电层的导电膜的垂直剖面形状。
图14至图16说明根据本发明的形成两个导电层的导电膜的垂直剖面形状。
图17图示根据比较实施例1制备的导电膜的成膜特性的测试结果。
图18图示根据实施例1制备的导电膜的成膜特性的测试结果。
图19为图示底表面的最低点与凹槽单元中的最上表面的最高点之间的高度的图。
图20说明在包含经由分隔而形成于分隔单元上的导电图案的情况下的垂直剖面形状。
图21说明具有凸面形状、或在具有凸面形状的同时具有平面形状的分隔单元。
图22说明具有凹面形状、或在具有凹面形状的同时具有平面形状的分隔单元。
图23图示通过连接不是经由分隔单元分隔形成的导电图案而形成的导电膜的一个实例。
[附图标记]
10：导电膜
20：透明基板
100：凹槽单元
110：凹槽单元的宽度
120：凹槽单元的深度
130：凹槽单元的壁表面
140：凹槽单元的底表面
200：单元格
300：导电图案
310：经由分隔形成的导电图案的宽度
320：经由连接形成的导电图案的宽度
330：十字形导电图案的宽度
340：导电图案的厚度
400：形成于第二层上的导电图案
500：分隔单元
510：分隔单元的最高点自凹槽单元的底表面的高度
520:分隔单元的最低点自凹槽单元的底表面的深度
具体实施方式
下文中，将参考附图描述本发明的优选实施方式。然而，本发明的实施方式可修改为各种其它形式，且本发明的范畴不限于下文描述的实施方式。此外，提供本发明的实施方式以便向本领域的技术人员更完整地描述本发明。在附图中，可能为更清楚的描述而夸大组件的形状及大小等。
为更好地理解，图3说明相对于根据本发明的导电膜(10)的平面在水平方向上切割所述导电膜的凹槽单元(100)的剖面(下文中称为水平剖面)的形状。如图3中所示，根据本发明的导电膜(10)包括多个凹槽单元(100)，其水平剖面形成为网格形式；及多个单元格(200)，所述单元格为由凹槽单元(100)围绕的区域，其中凹槽单元(100)包含其至少一部分是通过经由分隔单元(500)分隔而形成的导电图案(300)。
本文中，可包含经由分隔而形成于分隔单元上的导电图案，但不限于此，图20中图示此情形。举例来说，在分隔单元上，可形成导电图案(如图20中)，或可使用下文描述的方法移除导电图案。
在包含在根据本发明的导电膜(10)中的多个凹槽单元(100)中，以网格形式形成水平剖面。本文中，网格形式包括借由横向延伸形成的凹槽单元、借由纵向延伸形成的凹槽单元以及这些凹槽单元相交的交点。在本说明书中，网格形式用于描述凹槽单元(100)的水平剖面形状，且其具体形式不受特别限制。
更具体而言，图4至图6说明本发明的凹槽单元(100)的各种水平剖面形状。如图4至图6中所示，可形成凹槽单元(100)的水平剖面形状以使形成网格的借由横向延伸形成的凹槽单元与借由纵向延伸形成的凹槽单元皆形成为直线，且交点的4个拐角皆为直角。此外，如图7中所示，形成网格的借由横向延伸形成的凹槽单元与借由纵向延伸形成的凹槽单元可形成为具有不同大小峰与谷的曲线，且交点的4个拐角可形成为具有恒定曲率半径的圆形形状。在本说明书中，图4至图7中所示的凹槽单元(100)的各种形状是出于说明目的，且在凹槽单元(100)的网格形式中，借由横向延伸形成的凹槽单元与借由纵向延伸形成的凹槽单元可为直线、对角线、虚线、曲线，或具有这些线混合而成的形状，且形成交点的4个拐角的线亦可为直线、对角线、虚线、曲线或这些线的混合形式。
为了描述，图8及图9中说明切割在相对于根据本发明的导电膜(10)的垂直方向上不形成导电图案的所述导电膜的凹槽单元的剖面的形状。本发明中的凹槽单元(100)为用于形成导电图案(300)的空间，且如图8及图9中所示，可形成为具有两个壁表面(130)及一个底表面(140)的雕刻形状。本文中，凹槽单元(100)的垂直剖面形状的形式不受限制，且其实例可包括四边形、反转梯形、半圆形、半椭圆形或这些形状的混合形式。如上文所描述，本发明中的凹槽单元(100)的垂直剖面形状不受特别限制，然而，凹槽单元(100)的最上表面的宽度需要与凹槽单元(100)的底表面的宽度相同或比凹槽单元(100)的底表面的宽度更大。为了描述根据本发明的凹槽单元(100)的壁表面的倾斜角度，图10(a)及图10(b)说明了不包含分隔单元的凹槽单元的垂直剖面形状。如图10中所示，凹槽单元(100)的壁表面的倾斜角度(θ)优选自0°至15°(参考图10)。
同时，凹槽单元的深度(120)可为，例如0.2μm至10μm、0.2μm至2μm或0.5μm至1.5μm。当凹槽单元的深度(120)为0.2μm或更大时，凹槽单元底表面与单元格(200)及分隔单元(500)具有大于某一程度的高度差，因此，当在形成有凹槽单元(100)的透明基板上形成导电层(300)，且接着移除形成于单元格(200)及分隔单元(500)上的导电层(300)以便形成导电图案(300)时，可防止形成于除凹槽单元中的分隔单元以外的部分上的导电层一起露出且被移除。此外，当凹槽单元的深度(120)为10μm或更小时，容易实现用于形成包含分隔单元(500)的凹槽单元(100)的模具制备，且凹槽单元的最大宽度(110)极容易形成为5μm或更小。如图8及图9中所示，本说明书中的凹槽单元的深度(120)意指自凹槽单元(100)的底表面至最上表面的高度。在凹槽单元的底表面或最上表面不平坦的情况下，本说明书中的自凹槽单元的底表面至最上表面的高度可意指自凹槽单元的底表面的最低点至最上表面的最高点的高度(如图19中所示)。
此外，凹槽单元的最大宽度(110)意指在水平方向或垂直方向上测量的凹槽单元的宽度当中的最长宽度(如图4至图7中所示)。换言之，如图7中所示，当借由横向延伸形成的凹槽单元与借由纵向延伸形成的凹槽单元形成为具有不同大小峰与谷的曲线，且交点的4个拐角为在形成凹槽单元(100)的网格形式中具有恒定曲率半径的圆形形状时，凹槽单元的最大宽度(110)意指自包含分隔单元(500)的凹槽单元(100)的壁表面至壁表面的在水平方向或垂直方向上的宽度当中的最大值。
本文中，凹槽单元的最大宽度(110)可为，例如，0.1μm至20μm、0.1μm至10μm、0.1μm至5μm或0.1μm至2μm。当凹槽单元的最大宽度为0.1μm或更大时，存在以下优势：产率可得以改善，因为容易制备用于形成凹槽单元的模具及其类似物。然而，随着凹槽单元的宽度增大，使用此凹槽单元形成的导电图案更可能以肉眼辨识到，因此可能难以用作透明导电膜。
同时，在本发明中，凹槽单元(100)包含其至少一部分是通过经由分隔单元(500)分隔而形成的导电图案(300)。
本文中，如图3至图7中所示，分隔单元(500)是指形成于凹槽单元(100)中的由导电图案(300)围绕的部分。本文中，分隔单元(500)是在分开导电图案的部分上形成于凹槽单元(100)中，且具有凸面形状。然而，当在用于形成导电图案的导电层移除处理中亦移除分隔单元(500)时，分隔单元(500)的剖面可能因此而具有凹面形状，且当分开分隔单元的导电图案时，剖面可具有平面形状。
分隔单元具有凸面形状或在具有凸面形状的同时具有平面形状的情况图示于图21中，且分隔单元具有凹面形状或在具有凹面形状的同时具有平面形状的情况图示于图22中，然而，形状不限于此。
举例来说，当分隔单元的垂直剖面形状具有凸面形状时，所述形状可为矩形、凸起形状、圆锥剖面形状或梯形，且当分隔单元的垂直剖面形状具有凹面形状时，所述形状可具有与凸面形状垂直对称的形式。
更具体而言，如图8中所示，分隔单元(500)形成于凹槽单元(100)的底表面上，自凹槽单元(100)的壁表面留下一定距离。本文中，形成于凹槽单元(100)中的分隔单元(500)的数目不受特别限制，只要所述数目基于凹槽单元(100)的垂直剖面为一或更多个即可。然而，随着数目增大，导电图案的水平剖面具有更复杂的网形状，且存在更多连接部分。在此情况下，当使用刮擦方法、分离方法等移除单元格上的分隔单元及导电层时，形成于凹槽单元的壁表面(130)及凹槽单元的底表面(140)上的导电层几乎不受影响，因此，选择性成膜特性可改善更多。
此外，分隔单元(500)的垂直剖面形状不受特别限制，但举例来说，可为如图8及图9中所示的凸面形状，且分隔单元的垂直剖面边界可为直线、曲线、波浪线、Z字形线或其组合。本文中，当分隔单元(500)的垂直剖面形状为凸面形状时，自凹槽单元(100)的底表面至分隔单元的最高点的高度(510)可为凹槽单元的深度(120)的0.5倍至1倍、0.7倍至1倍或0.9倍至1倍。当分隔单元(500)的垂直剖面具有凸面形状时，容易获得包含数个分隔单元的凹槽单元的形成，因为自凹槽单元(100)的底表面至分隔单元的最高点的高度(510)等于凹槽单元的深度，且结果，因为能够降低单位生产成本，因此其是有利的。
在一些情况下，可在移除单元格上的导电层时亦移除分隔单元，且本文中，分隔单元的水平剖面形状可为凹面形状(如图13中所示)。
同时，分隔单元(500)的水平剖面边界可为直线、曲线、波浪线、Z字形线或其组合。
所述形状不受特别限制，然而，形状的实例可包含四边形、三角形、圆、椭圆、多边形、通过连接具有不同曲率半径的两个或更多个圆弧而形成的图形、通过连接至少一个圆弧与至少一条直线而形成的图形、或这些形状的混合形式。
举例来说，当连接具有相似曲率半径的两个或更多个圆弧时，水平剖面形状可具有接近于完整圆的形状，且当将一个圆弧连接至一条直线时，形状可具有接近于半圆的形状。此外，当连接一个圆弧与两条直线时，形状可具有水滴或扇形的形状。
具体地，鉴于可更容易地制备包含数个分隔单元的凹槽单元，分隔单元(500)的水平剖面形状优选为四边形。
此外，在根据本发明的导电膜中，基于凹槽单元的底表面测量的分隔单元(500)的水平剖面面积的总和可为凹槽单元(100)的水平剖面面积的总和的5％至90％、20％至80％或25％至60％。当分隔单元(500)的水平剖面面积满足相对于凹槽单元(100)的面积的以上数值范围时，根据本发明的导电膜可确保同时导电率及成膜特性。
同时，如图3中所示，多个单元格(200)意指由凹槽单元(100)围绕的数个区域，且形成为凸面形状。
本文中，单元格(200)的水平剖面形状可取决于网格形式中的形成借由横向延伸形成的凹槽单元、借由纵向延伸形成的凹槽单元及交点的各线的形状而不同，且不受特别限制。更具体而言，单元格的水平剖面形状的实例可为四边形、三角形、圆形、椭圆形、多边形或这些形状的混合形式。
同时，在根据本发明的导电膜(10)中，分隔单元(500)及单元格(200)可满足例如以下[式1]的关系。当分隔单元(500)及单元格(200)满足以下式1时，亦即，当一个分隔单元的水平剖面面积为相对于一个单元格的水平剖面面积的1/106或更大时，存在以下优势：容易制备用于形成包含数个分隔单元(500)的凹槽单元(100)的模具，且当一个分隔单元的水平剖面面积为相对于一个单元格的水平剖面面积的1/5或更小时，存在以下优势：确保足够的导电率。
[式1]
(本文中，水平剖面面积意指基于导电膜的最上表面测量的值。)
同时，在根据本发明的导电膜中，可通过经由分隔单元(500)分隔而形成凹槽单元(100)中的导电图案(300)的至少一部分(如图3至图6中所示)。在此情况下，各导电图案中的宽度可为，例如0.1μm至5μm、0.1μm至2μm或0.2μm至1μm。当导电图案的宽度为0.1μm或更大时，容易制备用于制备包含数个分隔单元的凹槽单元的模具及类似物，且当导电图案的宽度为5μm或更小时，所形成的导电图案不能以肉眼辨识，因此，可获得具有极佳视觉特性的导电膜。本文中，如图4至图6中所示，导电图案的各宽度(310)可为分隔单元(500)与邻近凹槽单元(100)的壁表面之间的距离或分隔单元(500)与分隔单元(500)之间的距离。
此外，如图7中所示，根据本发明的导电膜中的导电图案(300)的至少一部分可通过连接而形成于凹槽单元(100)中。在此情况下，通过连接而形成的导电图案的宽度可，为，例如0.2μm至10μm、0.2μm至4μm或0.4μm至2μm。当导电图案的宽度为0.2μm或更大时，容易制备用于制备包含数个分隔单元的凹槽单元的模具及类似物，且当导电图案的宽度为10μm或更小时，所形成的导电图案不能以肉眼辨识，因此，可获得具有极佳视觉特性的导电膜。
图23图示通过连接不是通过经由分隔单元分隔形成的导电图案而形成的一个实例。在图23中，“a”意指不是通过分隔形成的导电图案的宽度，且“b”意指通过经由分隔单元分隔而形成的导电图案的宽度。
此外，如图5中所示，根据本发明的导电膜中的导电图案(300)可形成为连接形成凹槽单元(100)的网格形式的交点的4个拐角的十字形状。在此情况下，形成为十字形状的导电图案的宽度(330)可为，例如0.1μm至10μm、0.1μm至4μm或0.2μm至2μm。当形成为十字形状的导电图案的宽度为0.1μm或更大时，容易制备用于制备包含具有此类形状的交点的凹槽单元的模具及类似物，且当导电图案的宽度为10μm或更小时，所形成的导电图案不能以肉眼辨识，因此，可获得具有极佳视觉特性的导电膜。
同时，在本发明中，导电图案(300)的厚度(340)意指基于垂直剖面测量的导电图案的高度(如图11至图16中所示)。本文中，导电图案的厚度可为，例如0.01μm至3μm、0.05μm至1μm或0.1μm至0.3μm。当导电图案(300)的厚度为0.01μm或更大时，可确保足够导电率，且当导电图案(300)的厚度为3μm或更小时，因为获得极佳成膜特性，因此其是极为有利的。
此外，可使用选自例如金、银、铜、铝、镍、铬、铂、碳、钼、镁、其合金及氧化物以及氧化硅中的一种或更多种而形成导电图案(300)，然而，材料不限于此。具体地，考虑到经济可行性及导电率，导电图案(300)优选以这些材料当中的铜、铝等形成。
选择性地，可以两个或更多个层形成导电图案(300，400)。本文中，当以两个或更多个层形成导电图案(300，400)时，每一层可以不同材料形成，且材料的实例与用于形成导电图案(300)的所列材料相同。图14到图16图示以两个层形成导电图案的实例。
本发明中以两个或更多个层形成导电图案(300)是极为有利的，因为一个层可用作粘合强度调节层或吸收层。举例来说，通过在铜层与凹槽单元底表面或壁表面之间形成铬层或氧化铝层，一个层可用作粘合强度调节层，且因此，在凹槽单元底表面与导电层之间的粘合强度得以改善，且通过在形成于凹槽单元中的铜层上形成铬层或在铜层上形成氧化铜层，一个层可用作吸收层，且因此，反射性降低更多，且可确保极佳抗反射效应及视觉特性。
具体地，在本发明中，考虑到防止表面氧化及减小相对于外部光的反射，形成具有两个或更多个层的导电图案(300)的材料组合优选为铜及铬。
接下来，将描述用于制备根据本发明的导电膜(10)的方法。
用于制备根据本发明的导电膜(10)的方法包括：在透明基板上形成包含分隔单元(500)的多个凹槽单元(100)；在其上形成有多个凹槽单元(100)的透明基板上形成导电层；以及移除形成于除凹槽单元以外的部分上的导电层。
在本发明中，当移除形成于除凹槽单元以外的部分上的导电层时，亦可移除导电层。
举例来说，导电膜可包含其中形成有导电层的分隔单元，或包含其中移除了导电层的分隔单元，或可不包含分隔单元。
本文中，透明基板(20)可为玻璃基板或透明聚合物膜，且本文中，聚合物膜的材料不受特别限制，只要膜透明即可，然而，例如，可使用聚对苯二甲酸乙二醇酯膜、聚碳酸酯膜、聚乙烯萘膜(polyethylenenaphthalenefilm)、聚酰亚胺膜、纤维素膜等。
同时，在本发明中，可如上文所描述，在透明基板(20)上形成多个包含分隔单元(500)的凹槽单元(100)，然而，形成不限于此，且可在形成中不使用单独基板。
接下来，形成包含分隔单元(500)的多个凹槽单元(100)的步骤可使用本领域中熟知的方法，且所述步骤可使用例如压印方法等进行，但不特定地受限于此。
更具体而言，形成根据本发明的导电膜中的凹槽单元(100)的步骤可使用例如以下方法进行：制备要形成的图案，亦即通过使用扫描仪等在硅片等上雕刻而形成包含分隔单元(500)的多个凹槽单元的模具，且接着使所述模具接触于透明基板上并对所得物进行压制。
本文中，可以活性能量射线固化树脂或热固化树脂形成包含分隔单元(500)的多个凹槽单元(100)。更具体而言，可以聚氨酯丙烯酸酯、环氧丙烯酸酯、丙烯酸酯、聚二甲硅氧烷等形成多个凹槽单元(100)，然而，材料不限于此。
接下来，将描述形成导电层的步骤。本文中，形成导电层的材料意指用于形成上文所描述的导电图案(300)的材料。同时，可考虑到原材料而以合适方式形成导电层。举例来说，在本发明的制备方法中，可通过将导电材料镀敷、沉积或湿式涂布于其上形成有多个凹槽单元(100)的透明基板(20)上而形成导电层。更具体而言，形成导电层的方法的实例可包含化学镀法、化学气相沉积方法、物理气相沉积方法或湿式涂布方法，然而，方法不限于此。
具体地，本发明中的导电层(300)优选通过将金属沉积在包含分隔单元的多个凹槽单元(100)上而形成。本文中，可进行沉积使得例如导电粒子的沉积高度为凹槽单元(100)的最大深度的90％或更小，且所沉积的导电粒子的入射角度基于垂直方向在-15°至15°的范围内。优选地，沉积高度可为凹槽单元(100)的最大深度的约1％至90％、10％至70％或20％至40％，且导电粒子的入射角度可为约-15°至15°、-10°至10°或-5°至5°。
根据本发明的发明人所获得的硏究结果，当使用本领域中通常使用的导电图案形成方法(亦即，溅镀或电子束沉积方法)在宽度为5μm或更小的凹槽单元(100)上形成导电层(300)时，发生短路，因为当移除导电层(300)时，亦移除凹槽单元(100)中的导电层(300)。然而，当导电粒子的沉积高度及入射角度满足上文在导电层沉积中所描述的范围时，可形成线宽为5μm或更小的导电图案而无短路，且结果，可制备同时具有极佳导电率及透明度的基板。
同时，可通过调节基板的前进速率等来调节导电粒子的沉积高度。当以相同功率引起蒸镀时，亦即，当每单位时间的蒸镀量恒定时，可通过改变基板的前进速率来调节沉积时间。更具体而言，增大基板的前进速率可降低沉积高度，因为可减小曝露于蒸气的时间。此外，可通过在沉积装置中安装掩膜由此仅允许某些角度的导电粒子通过或调节蒸镀源与被沉积基板之间的距离来调节导电粒子的入射角度。通过安装具有开口区域且在蒸镀源与基板之间具有恒定宽度的掩模，仅使以目标角度前进的蒸气通过。此外，随着蒸镀源与被沉积基板之间的距离越长，实际上到达基板的蒸气的角度范围变得越小。
使用上文所描述的此类方法，在其上形成有多个凹槽单元(100)的透明基板(20)上形成导电层，且接着选择性地移除包含于多个凹槽单元(100)中的分隔单元(500)及形成于除凹槽单元以外的部分上的导电层。本文中，可使用物理方法移除导电层。本文中，物理方法意指经物理力移除金属层(300)，且区别于经诸如蚀刻的化学反应移除金属层(300)的方法。更具体而言，可使用刮擦方法、分离方法或其组合进行以物理方式移除金属层(300)的步骤。
本文中，刮擦方法意指使用三聚氰胺泡沫或具有粗糙表面的织物擦除导电层的方法，且分离方法是指通过自导电层的一端施加拉力导电层从树脂层脱除的方法。
同时，如上文所描述使用物理方法移除导电层(300)具有如下优势：处理不仅比使用用于本领域中的化学方法移除导电层(300)的现有方法简单，而且是环保的。当使用化学方法移除导电层(300)时，需要通过在形成于除凹槽单元(100)中的分隔单元以外的部分上的导电层(300)的顶部上插入单独的耐蚀刻材料的方法来保护凹槽单元(100)中的分隔单元之外的导电图案(300)形成区域，以便选择性地移除除分隔单元(500)及凹槽单元(100)的区域中的导电层(300)。在此情况下，处理成本及产品收率可能受影响，因为添加了插入耐蚀刻材料的处理。相比之下，本发明使用物理方法移除导电层(300)，不需要额外处理，且不使用诸如蚀刻液体及耐蚀刻材料的有毒化学品，因此是环保的。
同时，当使用刮擦方法及/或分离方法移除导电层时，在移除导电层时产生的精细金属颗粒可能包含于凹槽单元(100)中的导电图案(300)中，且此外，单独的精细颗粒可能包含于凹槽单元(100)中的导电图案(300)中以便获得诸如以上效应的效应。当精细颗粒如上文所描述包含于凹槽单元(100)中的导电图案(300)中时，与不包含精细颗粒的情况相比，具有90％或更小的反射性是优选的。
使用诸如以上方法的方法制备的根据本发明的导电膜可有利地用于触控面板、用于有机太阳能电池的电极、透明显示器、柔性显示器、透明热丝膜或透明热丝窗等。特定言之，根据本发明的导电膜具有极精细地形成的导电图案且借此具有极佳的视觉特性，因为导电图案不能以肉眼辨识。此外，通过在导电图案之间包含分隔单元，在选择性地移除导电层以便形成导电图案时，成膜特性优良，因此，产率得以显著改善。
实施例
下文中，将参考实施例及比较实施例详细地描述本申请。然而，根据本申请的实施例可修改为各种其它形式，且本申请的范畴不应解释为受限于下文描述的实施例。提供本申请案的实施例是用于向本领域的技术人员更完整地描述本申请。
实施例1
使用压印方法在厚度为100μm的聚对苯二甲酸乙二醇酯膜上形成水平剖面具有网格形式的多个凹槽单元，以使用以聚氨酯丙烯酸酯形成的紫外线固化树脂使图案具有如图5中的形式。本文中，凹槽单元的深度为0.5μm，导电图案的宽度为0.5μm，且分隔单元具有四边形形状，其中宽度×长度为1.5μm×1μm(基于水平剖面)，且形成的单元格具有一个侧边的长度为198μm的正方形形式。
接下来，使用物理气相沉积方法在形成有凹槽单元(包含具有上文所描述的大小的分隔单元)的聚对苯二甲酸乙二醇酯膜上沉积铜(Cu)至200nm的厚度，且制备形成有铜层的导电膜。
此后，通过使用物理成膜设备(包含制造织物刮擦器的成膜袋状物，其具有3000个网孔，分成4英寸大小的圆盘形式)移除形成于分隔单元及单元格上的铜层而制备导电膜。本文中，圆盘的旋转数目为1000rpm，且形成有铜层的导电膜的前进速率为10m/min，且施加至形成有铜层的导电膜的压力为0.02kgf/cm2。
实施例2
使用压印方法在厚度为100μm的聚对苯二甲酸乙二醇酯膜上形成水平剖面具有网格形式的多个凹槽单元，以使用以聚氨酯丙烯酸酯形成的紫外线固化树脂使得图案具有如图5中的形式。本文中，凹槽单元的深度为0.5μm，导电图案的宽度为0.5μm，且分隔单元具有四边形形状，其中宽度×长度为1.5μm×1μm(基于水平剖面)，且形成的单元格具有一个侧边的长度为198μm的正方形形式。
接下来，通过使用物理气相沉积方法在形成有凹槽单元的聚对苯二甲酸乙二醇酯膜(包含诸如以上的分隔单元)上沉积铜(Cu)至200nm的厚度而形成铜层，且以相同方式在铜层上沉积厚度为20nm的铬层，且制备形成有铜层及铬层的导电膜。
此后，通过使用物理成膜设备(包含制造织物刮擦器的成膜袋状物，其具有3000个网孔，分成4英寸大小的圆盘形式)移除形成于分隔单元及单元格上的铜层而制备导电膜。本文中，圆盘的旋转数目为1000rpm，形成有铜层及铬层的导电膜的前进速率为10m/min，且施加至形成有铜层及铬层的导电膜的压力为0.02kgf/cm2。
比较实施例1
使用压印方法在厚度为100μm的聚对苯二甲酸乙二醇酯膜上形成水平剖面具有网格形式的多个凹槽单元，以便使用以聚氨酯丙烯酸酯形成的紫外线固化树脂具有如图1中的图案。
本文中，凹槽单元的高度为0.5μm，导电图案的宽度为0.5μm，且形成的单元格具有一个侧边的长度为199.5μm的正方形形式。
接下来，使用物理气相沉积方法在形成有凹槽单元(包含具有上文所描述的大小的分隔单元)的聚对苯二甲酸乙二醇酯膜上沉积铜(Cu)至200nm的厚度，且制备形成有铜层的导电膜。
此后，通过使用物理成膜设备(包含制造织物刮擦器的成膜袋状物，其具有3000个网孔，分成4英寸大小的圆盘形式)移除形成于分隔单元及单元格上的铜层而制备导电膜。本文中，圆盘的旋转数目为1000rpm，且形成有铜层的导电膜的前进速率为10m/min，且施加至形成有铜层的导电膜的压力为0.02kgf/cm2。
测试实施例：成膜特性的测试
为测试成膜特性，在制备根据实施例1及比较实施例1的导电膜的过程中移除导电层，且使用日本基恩士公司(KeyenceCorporation)制造的3维形状测量显微镜VK-200测量导电图案的脱除。结果展示于图17及图18中。
如图17中所示，在根据比较实施例1的导电膜中，凹槽单元中的导电图案脱除，然而，如图18中所示，在根据实施例1的导电膜中，形成正常导电丝而无导电图案的脱除。
已详细地描述本发明的实施例，然而，本发明的范畴不限于此，且本领域的技术人员将显而易见，可在不脱离如由所附权利要求书所界定的本发明的精神及范畴的情况下进行各种修改及变化。

Claims (27)

1.一种导电膜，包括：
多个凹槽单元，其水平剖面是以网格形式形成；以及多个单元格，其为由所述凹槽单元围绕的区域，
其中所述凹槽单元包含导电图案，所述导电图案的至少一部分经由分隔单元分隔而形成。
2.如权利要求1所述的导电膜，包括导电材料，所述导电材料设置于所述分隔单元上且与所述凹槽单元中的所述导电图案绝缘。
3.如权利要求1所述的导电膜，其中所述凹槽单元的最大深度为0.2μm至10μm。
4.如权利要求1所述的导电膜，其中所述凹槽单元的最大宽度为0.1μm至20μm。
5.如权利要求1所述的导电膜，其中所述网格形式包含借由横向延伸形成的凹槽单元、借由纵向延伸形成的凹槽单元及上述凹槽单元相交的交点。
6.如权利要求1所述的导电膜，其中，在所述导电膜中，基于所述凹槽单元的底表面测量的所述分隔单元的水平剖面面积的总和为所述凹槽单元的水平剖面面积的总和的5％至90％。
7.如权利要求1所述的导电膜，其中所述分隔单元的水平剖面形状的边界包括直线、曲线、波浪线、Z字形线或其组合。
8.如权利要求7所述的导电膜，其中所述分隔单元的所述水平剖面形状包括四边形、三角形、圆形、椭圆形、多边形、通过连接具有不同曲率半径的两个或更多个圆弧而形成的图形、通过连接至少一个圆弧与至少一条直线而形成的图形或上述形状的混合形式。
9.如权利要求1所述的导电膜，其中所述分隔单元的垂直剖面形状为平面形状、凸面形状或凹面形状。
10.如权利要求1所述的导电膜，其中所述分隔单元的垂直剖面形状的边界包括直线、曲线、波浪线、Z字形线或其组合。
11.如权利要求9所述的导电膜，其中所述分隔单元的所述垂直剖面形状为凸面形状，且所述分隔单元的最高点与所述凹槽单元的底表面之间的高度差为所述凹槽单元的深度的0.5倍至1倍。
12.如权利要求1所述的导电膜，其中所述单元格的水平剖面形状为四边形、三角形、圆形、椭圆形、多边形或上述形状的混合形式。
13.如权利要求1所述的导电膜，其中所述分隔单元及所述单元格满足以下[式1]的关系：
[式1]
其中，所述水平剖面面积意指基于所述导电膜的最上表面测量的值。
14.如权利要求1所述的导电膜，其中通过经由所述分隔单元分隔而形成的所述导电图案的宽度为0.1μm至5μm。
15.如权利要求1所述的导电膜，其中通过借由连接不是经由所述分隔单元分隔形成的导电图案而形成的导电图案部分的宽度为0.2μm至10μm。
16.如权利要求5所述的导电膜，其中在所述交点处形成的所述导电图案具有连接所述交点的4个拐角的十字形状，且十字形的导电图案的宽度为0.1μm至10μm。
17.如权利要求1所述的导电膜，其中所述导电图案的厚度为0.01μm至3μm。
18.如权利要求1所述的导电膜，其中所述导电图案是使用选自金、银、铜、铝、镍、铬、铂、碳、钼、镁、其合金、及其氧化物以及氧化硅中的一种或更多种类型而形成的。
19.如权利要求1所述的导电膜，其中所述导电图案是以两个或更多个层形成。
20.如权利要求19所述的导电膜，其中以两个或更多个层形成的导电图案是使用不同材料形成。
21.一种用于制备导电膜的方法，包括：
在透明基板上形成包含分隔单元的多个凹槽单元；
在形成有多个凹槽单元的透明基板上形成导电层；以及
移除形成于除凹槽单元以外的部分上的导电层。
22.如权利要求21所述的用于制备导电膜的方法，还包括移除包含于多个凹槽单元中的分隔单元。
23.如权利要求21所述的用于制备导电膜的方法，其中形成多个凹槽单元是使用压印方法进行。
24.如权利要求21所述的用于制备导电膜的方法，其中形成所述导电层是使用化学镀法、化学气相沉积方法、物理气相沉积方法或湿式涂布方法来进行。
25.如权利要求21所述的用于制备导电膜的方法，其中移除所述导电层是使用刮擦方法、分离方法或其组合而进行。
26.如权利要求25所述的用于制备导电膜的方法，其中所述刮擦方法是通过使用三聚氰胺泡沫或具有粗糙表面的织物擦除金属薄膜层来进行。
27.如权利要求25所述的用于制备导电膜的方法，其中所述分离方法是通过施加拉力使金属薄膜层从树脂图案层脱除而进行的。
CN201480046282.7A 2013-12-27 2014-12-26 导电膜及其制造方法 Active CN105612589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130165199 2013-12-27
KR10-2013-0165199 2013-12-27
PCT/KR2014/012872 WO2015099475A1 (ko) 2013-12-27 2014-12-26 전도성 필름 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN105612589A true CN105612589A (zh) 2016-05-25
CN105612589B CN105612589B (zh) 2018-08-28

Family

ID=53479237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480046282.7A Active CN105612589B (zh) 2013-12-27 2014-12-26 导电膜及其制造方法

Country Status (7)

Country Link
US (1) US9699898B2 (zh)
EP (1) EP3016112B1 (zh)
JP (1) JP6315353B2 (zh)
KR (1) KR101739627B1 (zh)
CN (1) CN105612589B (zh)
TW (1) TWI567759B (zh)
WO (1) WO2015099475A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106951121A (zh) * 2017-03-20 2017-07-14 苏州诺菲纳米科技有限公司 触控装置
CN107910336A (zh) * 2017-11-30 2018-04-13 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
CN108520121A (zh) * 2018-03-27 2018-09-11 信利半导体有限公司 网格图案生成方法和装置及计算机装置和可读存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10528160B2 (en) * 2015-02-27 2020-01-07 Fujikura Ltd. Wiring body, wiring board, and touch sensor
CN106252526B (zh) * 2016-09-22 2018-03-16 上海天马微电子有限公司 一种有机发光显示面板以及制作方法
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
CN109802013B (zh) * 2019-01-25 2021-02-23 香港理工大学 嵌入式金属网柔性透明电极及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932627A (zh) * 2003-05-30 2007-03-21 精工爱普生株式会社 液晶显示装置和其制法及电子仪器
JP2009266559A (ja) * 2008-04-24 2009-11-12 Hitachi Chem Co Ltd 太陽電池用電極基材、これを用いた太陽電池及び太陽電池用電極基材の製造法
US20110007011A1 (en) * 2009-07-13 2011-01-13 Ocular Lcd Inc. Capacitive touch screen with a mesh electrode
WO2011021470A1 (ja) * 2009-08-17 2011-02-24 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法、透明導電性基板、及び電気化学表示素子
CN102016766A (zh) * 2008-02-28 2011-04-13 3M创新有限公司 具有低可见度导体的触屏传感器
CN103165227A (zh) * 2013-03-28 2013-06-19 南昌欧菲光科技有限公司 透明导电膜及其连通方法
CN103221909A (zh) * 2011-06-15 2013-07-24 未来奈米科技股有限公司 触摸屏板的引线电极

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH591570A5 (zh) * 1972-11-28 1977-09-30 Buser Ag Maschf Fritz
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57190912A (en) * 1981-05-20 1982-11-24 Matsushita Electric Ind Co Ltd Production of color filter
KR960009998B1 (ko) * 1992-06-08 1996-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
US6197397B1 (en) * 1996-12-31 2001-03-06 3M Innovative Properties Company Adhesives having a microreplicated topography and methods of making and using same
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
KR100328599B1 (ko) * 1999-10-22 2002-03-15 윤종용 반도체 메모리소자의 커패시터 및 그 제조방법
KR100423907B1 (ko) * 2001-06-14 2004-03-22 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
US6914286B2 (en) * 2002-06-27 2005-07-05 Samsung Electronics Co., Ltd. Semiconductor memory devices using sidewall spacers
KR100434506B1 (ko) * 2002-06-27 2004-06-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
JP4326190B2 (ja) * 2002-07-10 2009-09-02 スリーエム イノベイティブ プロパティズ カンパニー 可とう性成形型及びその製造方法
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100541554B1 (ko) * 2003-12-09 2006-01-12 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
JP2005288933A (ja) * 2004-04-01 2005-10-20 Three M Innovative Properties Co 可とう性成形型及びその製造方法
KR100685730B1 (ko) * 2005-05-02 2007-02-26 삼성전자주식회사 절연막 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR101469972B1 (ko) * 2007-10-17 2014-12-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100936078B1 (ko) * 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
US8284332B2 (en) * 2008-08-01 2012-10-09 3M Innovative Properties Company Touch screen sensor with low visibility conductors
KR100957626B1 (ko) 2008-03-17 2010-05-13 황춘섭 전극 제조방법
US8503123B2 (en) * 2008-12-30 2013-08-06 Samsung Sdi Co., Ltd. Optical filter and flat display panel comprising the same
KR101025023B1 (ko) 2009-02-23 2011-03-25 (주)이엔에이치 정전용량 방식의 터치스크린 패널
KR101786119B1 (ko) 2009-02-26 2017-10-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 가시성이 낮은 오버레이된 미세패턴을 갖는 패턴화된 기판 및 터치 스크린 센서
JP2011061003A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 配線パターン形成方法および半導体装置の製造方法、半導体装置、データ処理システム
TWI461996B (zh) * 2010-03-03 2014-11-21 Miraenanotech Co Ltd 靜電容式觸控面板及其製造方法
KR20110100034A (ko) 2010-03-03 2011-09-09 미래나노텍(주) 정전 용량 방식 터치 패널 및 그 제조방법
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2012156498A (ja) * 2011-01-07 2012-08-16 Fujikura Ltd 配線基板、モールド及び配線基板の製造方法
KR101267277B1 (ko) 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
KR101907484B1 (ko) * 2011-07-21 2018-12-05 미래나노텍(주) 터치 스크린 패널 제조 장치 및 제조 방법
KR101323764B1 (ko) 2012-05-31 2013-10-31 한밭대학교 산학협력단 투명전극필름 제조방법
US20140293149A1 (en) * 2013-03-27 2014-10-02 Shenzhen O-Film Tech Co., Ltd Capacitive touch screen and manufacturing method thereof
US9179557B2 (en) * 2013-03-30 2015-11-03 Shenzhen O-Film Tech Co., Ltd. Touch screen and method of producing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932627A (zh) * 2003-05-30 2007-03-21 精工爱普生株式会社 液晶显示装置和其制法及电子仪器
CN102016766A (zh) * 2008-02-28 2011-04-13 3M创新有限公司 具有低可见度导体的触屏传感器
JP2009266559A (ja) * 2008-04-24 2009-11-12 Hitachi Chem Co Ltd 太陽電池用電極基材、これを用いた太陽電池及び太陽電池用電極基材の製造法
US20110007011A1 (en) * 2009-07-13 2011-01-13 Ocular Lcd Inc. Capacitive touch screen with a mesh electrode
WO2011021470A1 (ja) * 2009-08-17 2011-02-24 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法、透明導電性基板、及び電気化学表示素子
CN103221909A (zh) * 2011-06-15 2013-07-24 未来奈米科技股有限公司 触摸屏板的引线电极
CN103165227A (zh) * 2013-03-28 2013-06-19 南昌欧菲光科技有限公司 透明导电膜及其连通方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106951121A (zh) * 2017-03-20 2017-07-14 苏州诺菲纳米科技有限公司 触控装置
CN107910336A (zh) * 2017-11-30 2018-04-13 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
WO2019105012A1 (zh) * 2017-11-30 2019-06-06 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
CN107910336B (zh) * 2017-11-30 2019-07-02 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
US10985195B2 (en) 2017-11-30 2021-04-20 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Array substrates and methods for manufacturing thereof and display screens
CN108520121A (zh) * 2018-03-27 2018-09-11 信利半导体有限公司 网格图案生成方法和装置及计算机装置和可读存储介质
CN108520121B (zh) * 2018-03-27 2021-09-17 信利半导体有限公司 网格图案生成方法和装置及计算机装置和可读存储介质

Also Published As

Publication number Publication date
CN105612589B (zh) 2018-08-28
EP3016112B1 (en) 2018-11-21
TWI567759B (zh) 2017-01-21
WO2015099475A1 (ko) 2015-07-02
EP3016112A4 (en) 2016-12-07
JP6315353B2 (ja) 2018-04-25
KR20150077358A (ko) 2015-07-07
US20160219697A1 (en) 2016-07-28
US9699898B2 (en) 2017-07-04
TW201530570A (zh) 2015-08-01
KR101739627B1 (ko) 2017-05-24
EP3016112A1 (en) 2016-05-04
JP2016534542A (ja) 2016-11-04

Similar Documents

Publication Publication Date Title
CN105612589A (zh) 导电膜及其制造方法
TWI576031B (zh) 含精細金屬線之透明基板及製造其之方法
CN102063951B (zh) 一种透明导电膜及其制作方法
JP6252053B2 (ja) 表面増強ラマン散乱測定用基板、及びその製造方法
JP5274006B2 (ja) ワイヤグリッド偏光子およびその製造方法
US20130032048A1 (en) Printing screens and method of fabricating the same
DE102005047605A1 (de) Photonische Kristalle zur Wärmeisolierung
CN106249321A (zh) 一种太赫兹超材料波导及器件
CN113066604A (zh) 一种导电膜及制备方法
TW201706588A (zh) 用於表面增強拉曼光譜法的結構
CN107290326B (zh) 芯片器件及其制作方法
US20190185804A1 (en) Cell filtration filter
CN109688782A (zh) 一种无导电颗粒电磁屏蔽膜及其制备方法
Beardslee et al. Magnetic field alignment of randomly oriented, high aspect ratio silicon microwires into vertically oriented arrays
RU2593463C2 (ru) Способ получения проводящих сетчатых микро- и наноструктур и структура для его реализации
KR20160002052A (ko) 전도성 필름
Yanagishita et al. Effect of Fine Structures Formed by Nanoimprinting Using Anodic Porous Alumina Mold on Surface Hydrophobicity
CN109679515B (zh) 各向异性导电胶膜及显示面板
KR20150139329A (ko) 전도성 필름
CN110544552B (zh) 一种导电膜
KR20170082829A (ko) 전도성 기판 및 이를 포함하는 전자 장치
KR20160002246A (ko) 금속층을 포함하는 전도성 필름의 제조방법 및 이를 이용하여 제조된 전도성 필름
US11911875B2 (en) Flexible abrasive member having elongated deposits
WO2022084821A1 (en) Particle-sorting fluidic device and methods for using thereof
KR20150139328A (ko) 전도성 투명 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant