JP6315112B2

JP6315112B2 - フィルタ装置

Info

Publication number: JP6315112B2
Application number: JP2016575706A
Authority: JP
Inventors: 俊成是枝
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-11-27
Filing date: 2016-07-14
Publication date: 2018-04-25
Anticipated expiration: 2036-07-14
Also published as: US10326424B2; WO2017090269A1; CN108352826B; JPWO2017090269A1; US20180248535A1; CN108352826A

Description

本発明は、多層基板上に帯域通過型フィルタチップが搭載されているフィルタ装置に関する。

帯域通過型フィルタでは、通過帯域外の減衰量が大きいことが望まれる。下記の特許文献１には、基板上に、受信側弾性波フィルタチップと、送信側弾性波フィルタチップとが搭載されているフィルタ装置が開示されている。特許文献１では、受信側弾性波フィルタチップ及び送信側弾性波フィルタチップのうちの少なくとも一方が、バランス型フィルタである。このバランス型フィルタの一方の平衡端子と、基板に設けられた第１のバランス端子とを接続している第１の配線と、バランス型フィルタの他方の平衡端子と、基板に設けられた第２のバランス端子とを接続している第２の配線とが、電気的に絶縁された状態で交差している。

ＷＯ２００８／１４６５５２

特許文献１に記載のフィルタ装置では、第１の配線と第２の配線とが、互いの間が絶縁された状態で交差しているため、バランス型フィルタにおける帯域外減衰量が大きくなり、アイソレーションを改善し得るとされている。

しかしながら、特許文献１に記載の構成においても、上記バランス型フィルタにおける帯域外減衰量の拡大はなお不十分であった。

本発明の目的は、帯域外減衰量をより一層拡大し得るフィルタ装置を提供することにある。

本発明に係るフィルタ装置は、第１の主面と、前記第１の主面と対向している第２の主面とを有し、複数の基板層を有する多層基板と、前記多層基板の前記第１の主面に搭載されており、第１の平衡出力端子と、第２の平衡出力端子とを有し、バランス型の第１の帯域通過型フィルタを構成している第１の帯域通過型フィルタチップと、前記多層基板の前記第１の主面に設けられており、前記第１の帯域通過型フィルタチップの前記第１，第２の平衡出力端子に接続されている、第１，第２の平衡入力パッドと、前記多層基板の前記第２の主面に設けられており、外部と電気的に接続するための第１及び第２の平衡出力パッドと、前記多層基板内に設けられており、前記第１の平衡入力パッドと、前記第１の平衡出力パッドとを電気的に接続している第１のバランス配線と、前記多層基板内に設けられており、前記第２の平衡入力パッドと、前記第２の平衡出力パッドとを電気的に接続している第２のバランス配線とを備え、前記第１のバランス配線と、前記第２のバランス配線とが、前記多層基板内において電気的に絶縁された状態で交差しており、前記多層基板を前記第１の主面側から平面視した場合、前記第１のバランス配線と前記第２のバランス配線とが重なり合っている部分において、前記第１のバランス配線の一部と、他の基板層に位置している前記第２のバランス配線の一部との間に配置された第１のグラウンドパターンをさらに備える。

本発明に係るフィルタ装置のある特定の局面では、前記第１のバランス配線と、前記第２のバランス配線とが、前記多層基板内の同一平面内において隣り合っている部分間に、第２のグラウンドパターンが配置されている。この場合には、帯域外減衰量をより一層拡大することができる。

本発明に係るフィルタ装置の他の特定の局面では、前記多層基板の前記複数の基板層のうち、前記第２の主面に最も近い基板層上に、前記第２のグラウンドパターンが設けられている。この場合には、帯域外減衰量をより一層拡大することができる。

本発明に係るフィルタ装置のさらに他の特定の局面では、前記多層基板の前記第２の主面に複数のグラウンド端子が設けられており、前記複数のグラウンド端子と、前記第２のグラウンドパターンとを接続している複数のビア導体をさらに有する。この場合には、グラウンドの強化が図られ、帯域外減衰量をより一層大きくすることができる。

本発明に係るフィルタ装置のさらに他の特定の局面では、前記多層基板を前記第１の主面から平面視した場合、前記第１の平衡入力パッドと前記第２の平衡入力パッドとの位置関係に対し、前記第１の平衡出力パッドと、前記第２の平衡出力パッドとの位置関係が逆とされている。この場合には、制約されたスペースの中で配線長の設計自由度を確保しつつ帯域外減衰量をより一層拡大することができる。

本発明に係るフィルタ装置のさらに他の特定の局面では、前記多層基板の前記第１の主面に搭載されており、第２の帯域通過型フィルタを構成している第２の帯域通過型フィルタチップをさらに備え、デュプレクサが構成されている。

本発明に係るフィルタ装置のさらに他の特定の局面では、前記第２の帯域通過型フィルタチップが前記第１の帯域通過型フィルタチップと一体に構成されている。この場合には、部品点数の低減及びフィルタ装置の小型化を図ることができる。

本発明に係るフィルタ装置のさらに別の特定の局面では、少なくとも１つのグラウンドパターンが、前記第１の帯域通過型フィルタと、前記第２の帯域通過型フィルタとで共通化されている。この場合には、グラウンドを強化することができ、帯域外減衰量をより一層拡大することができる。

本発明に係るフィルタ装置のさらに他の特定の局面では、前記第１の帯域通過型フィルタが受信フィルタであり、前記第２の帯域通過型フィルタが送信フィルタである。この場合には、受信フィルタにおける帯域外減衰量の拡大を図ることができ、アイソレーション特性を効果的に改善することができる。

本発明に係るフィルタ装置によれば、通過帯域外の減衰量をより一層拡大することができる。

図１は、本発明の第１の実施形態に係るフィルタ装置の回路図である。図２（ａ）及び図２（ｂ）は、本発明の第１の実施形態に係るフィルタ装置の略図的平面図及び略図的正面図である。図３（ａ）〜図３（ｃ）は、本発明の第１の実施形態に係るフィルタ装置における第１の主面上の電極構造、第４の基板層の上面の電極構造及び第３の基板層の上面の電極構造を示す各平面図である。図４（ａ）〜図４（ｃ）はそれぞれ、第２の基板層の上面の電極構造、第１の基板層の上面の電極構造及び第２の主面の電極構造を示す各平面図である。図５は、本発明の第１の実施形態に係るフィルタ装置で用いられている多層基板の正面断面図であり、図３（ａ）〜図３（ｃ）中のＢ−Ｂ線に沿う部分に相当する部分の断面図である。図６は、第１の実施形態で用いられているフィルタチップの具体的な構造の一例を示す正面断面図である。図７は、本実施形態及び比較例のフィルタ装置の減衰量周波数特性及びアイソレーション特性を示す図である。図８は、図７に示されているアイソレーション特性のみを取り出した図である。図９は、図８の縦軸のアイソレーションのスケールを拡大して示す図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。

図１は、本発明の第１の実施形態に係るフィルタ装置の回路図であり、図２（ａ）及び図２（ｂ）は、第１の実施形態のフィルタ装置の略図的平面図及び略図的正面図である。

本実施形態のフィルタ装置１は、デュプレクサである。フィルタ装置１は、多層基板２を有する。図２（ａ）及び図２（ｂ）に示すように、多層基板２上に、フィルタチップ３が搭載されている。本実施形態では、フィルタチップ３において、受信フィルタチップ部分３Ａと、送信フィルタチップ部分３Ｂとが一体化されている。受信フィルタチップ部分３Ａと、送信フィルタチップ部分３Ｂとは、それぞれ、独立のチップ部品として構成されていてもよい。

なお、上記受信フィルタチップ部分３Ａにおいて、本発明における、第１の帯域通過型フィルタとしての受信フィルタが構成されている。また、送信フィルタチップ部分３Ｂにおいて、第２の帯域通過型フィルタとしての送信フィルタが構成されている。

図１においては、フィルタチップ３内の回路構成を一点鎖線で囲んで示す。この一点鎖線で囲まれたフィルタチップ３内において、上記受信フィルタチップ部分３Ａ及び送信フィルタチップ部分３Ｂが構成されている。

受信フィルタチップ部分３Ａにおいては、共通端子５に１ポート型弾性表面波共振子９，１０を介して、第１，第２の縦結合共振子型弾性表面波フィルタ１１，１２がそれぞれ接続されている。第１，第２の縦結合共振子型弾性表面波フィルタ１１，１２は、図１では略図的に示されているが、３ＩＤＴ型の縦結合共振子型弾性表面波フィルタである。すなわち、第１の縦結合共振子型弾性表面波フィルタ１１は、中央に配置された第１のＩＤＴ１１ａと、第１のＩＤＴ１１ａの弾性表面波伝搬方向両側に配置された第２，第３のＩＤＴ１１ｂ，１１ｃとを有する。同様に、第２の縦結合共振子型弾性表面波フィルタ１２は、第１〜第３のＩＤＴ１２ａ〜１２ｃを有する。

第１，第２の縦結合共振子型弾性表面波フィルタ１１，１２の各第１のＩＤＴ１１ａ，１２ａの一端が、１ポート型弾性表面波共振子９，１０を介して共通端子５に共通接続されている。第１のＩＤＴ１１ａ，１２ａの他端はグラウンド電位に接続されている。

第１の縦結合共振子型弾性表面波フィルタ１１の第２，第３のＩＤＴ１１ｂ，１１ｃの各一端はグラウンド電位に接続されており、各他端は、それぞれ、３ＩＤＴ型の第３の縦結合共振子型弾性表面波フィルタ１３の第２，第３のＩＤＴ１３ｂ，１３ｃの一端に接続されている。第２，第３のＩＤＴ１３ｂ，１３ｃの他端はグラウンド電位に接続されている。

同様に、第２の縦結合共振子型弾性表面波フィルタ１２の後段には、３ＩＤＴ型の第４の縦結合共振子型弾性表面波フィルタ１４が接続されている。すなわち、第２，第３のＩＤＴ１２ｂ，１２ｃの各一端はグラウンド電位に接続されており、第２，第３のＩＤＴ１２ｂ，１２ｃの他端と、第２，第３のＩＤＴ１４ｂ，１４ｃとの一端とが電気的に接続されており、第２，第３のＩＤＴ１４ｂ，１４ｃの各他端はグラウンド電位に接続されている。

第１のＩＤＴ１３ａの一端と、第１のＩＤＴ１４ａの一端が共通接続され、第１の平衡端子１７に接続されている。第１のＩＤＴ１３ａの他端及び第１のＩＤＴ１４ａの他端も共通接続され、第２の平衡端子１８に接続されている。

多層基板２内には、第１，第２のバランス配線１５，１６が設けられている。

第１の平衡端子１７は、多層基板２に設けられた第１の平衡入力パッド７Ａに電気的に接続されている。第２の平衡端子１８は、多層基板２に設けられた第２の平衡入力パッド８Ａに接続されている。

図２（ｂ）に示すように、多層基板２は、第１の主面２ａと、第１の主面２ａと対向している第２の主面２ｂとを有する。図２（ａ）及び図２（ｂ）に示すように、第１の主面２ａ上に、上記フィルタチップ３が搭載されている。前述した第１，第２の平衡入力パッド７Ａ，８Ａは、この第１の主面２ａ上に設けられている。他方、多層基板２内には、第１のバランス配線１５及び第２のバランス配線１６が設けられている。また、多層基板２の第２の主面２ｂには、図１に示す第１，第２の平衡出力パッド７Ｂ，８Ｂが設けられている。第１のバランス配線１５は、第１の平衡入力パッド７Ａと、第１の平衡出力パッド７Ｂとを電気的に接続している。第２のバランス配線１６は、第２の平衡入力パッド８Ａと、第２の平衡出力パッド８Ｂとを電気的に接続している。第１のバランス配線１５と第２のバランス配線１６とは、多層基板２内において、電気的に絶縁された状態で交差している。この構成を、図３（ａ）〜図３（ｃ）、図４（ａ）〜図４（ｃ）及び図５を参照して説明する。

多層基板２は、５層の基板層の積層体である。図３（ａ）は、多層基板２の第１の主面２ａ上の電極構造を示す平面図である。図４（ｃ）は、多層基板２の第２の主面２ｂ上の電極構造を透視して示す平面図である。第１の主面２ａと、第２の主面２ｂとの間の各基板層の界面には、図３（ｂ）、図３（ｃ）、図４（ａ）及び図４（ｂ）に示す電極構造が設けられている。図４（ｂ）は、第１の基板層２ｃ上の電極構造を示し、図４（ａ）は第２の基板層２ｄ上の電極構造を示す。図３（ｃ）は、第３の基板層２ｅ上の電極構造を示し、図３（ｂ）は、第４の基板層２ｆ上の電極構造を示す。図５は、図３（ａ）〜図３（ｃ）におけるＢ−Ｂ線に沿う部分に相当する、多層基板２の断面図であり、図５に示すように、第２の主面２ｂ側から第１の主面２ａ側に向かって、第１〜第４の基板層２ｃ，２ｄ，２ｅ，２ｆがこの順序で積層されている。

多層基板２の第１の主面２ａ上には、アンテナパッド５Ａ、第１，第２の平衡入力パッド７Ａ，８Ａ、グラウンド電位に接続されるグラウンドパッド２１ａ〜２１ｃが設けられている。また、前述した送信フィルタチップ部分３Ｂが搭載される部分においては、送信パッド６Ａ及びグラウンドパッド２２ａ〜２２ｃが設けられている。

図３（ａ）〜図３（ｃ），図４（ａ）〜図４（ｃ）において、第１のバランス配線１５を構成している部分は、図３（ｂ）の導電膜１５ａ、図３（ｃ）の導電膜１５ｂ、図４（ａ）の導電膜１５ｃ、図４（ｂ）の導電膜１５ｄ及び第１の平衡出力パッド７Ｂと、これらを接続しているビア導体とを含む。なお、図３（ａ）〜図４（ｂ）においては、導電膜の下面に接続されているビア導体の位置を破線で示す。図４（ｃ）においては、平衡出力パッド７Ｂなどの導電膜の上面に接続されるビア導体の位置を一点鎖線で示すこととする。

第２のバランス配線１６は、図３（ａ）の第２の平衡入力パッド８Ａと、図４（ｃ）の第２の平衡出力パッド８Ｂとを接続している。より具体的には、図３（ｂ）に示した導電膜１６ａ、図３（ｃ）に示す導電膜１６ｂ、図４（ａ）に示す導電膜１６ｃ、及び図４（ｂ）に示す導電膜１６ｄと、これらの間を結ぶビア導体とを有する。また、第２のバランス配線１６は、第２の平衡入力パッド８Ａと、導電膜１６ａとを結ぶビア導体、及び導電膜１６ｄと第２の平衡出力端子８Ｂとを結ぶビア導体とを有する。

上記第１のバランス配線１５と第２のバランス配線１６とを、第１の主面２ａ側から平面視した場合、図３（ａ）〜図４（ｃ）に示すように、第１のバランス配線１５と第２のバランス配線１６とは、電気的に絶縁された状態で立体交差されていることがわかる。

他方、多層基板２においては、グラウンドパッド２１ａ〜２１ｃ，２２ａ〜２２ｃは、第２の主面２ｂに設けられたグラウンドパッド２３ａ〜２３ｄに多層基板２内のビア導体を介して電気的に接続されている。例えば、図５に示すように、グラウンドパッド２１ａは、ビア導体２４ａを介して第４の基板層２ｆ上に設けられたグラウンド導体２４ｂに電気的に接続されている。図５に示すように、グラウンド導体２４ｂは、ビア導体２４ｃ、グラウンド導体２４ｄ，ビア導体２４ｅを介してグラウンド導体２４ｆに電気的に接続されている。グラウンド導体２４ｆは、図５では図示されていないビア導体を介して第１の基板層２ｃ上に設けられているグラウンド導体２４ｇに接続されている。グラウンド導体２４ｇは、複数のビア導体２４ｈを介して、グラウンドパッド２３ｄに接続されている。また、グラウンド導体２４ｇは、ビア導体２４ｉを介して、グラウンドパッド２３ｃにも電気的に接続されている。

本実施形態の特徴は、上記第１のバランス配線１５と第２のバランス配線１６とが、多層基板２内において、電気的に絶縁された状態で交差していること、並びに第１の主面２ａ側から多層基板２を平面視した場合、第１のバランス配線１５と第２のバランス配線１６とが重なり合っている部分において、第１のグラウンドパターンとしてのグラウンド導体２４ｆが、第１のバランス配線１５の一部と、他の層に位置している第２のバランス配線１６の一部との間に至っていることにある。すなわち、図３（ａ）〜図４（ｃ）から明らかなように、前述した第１のバランス配線１５と、第２のバランス配線１６とが交差している部分を第１の主面２ａ側から平面視した場合、グラウンド導体２４ｆが、張り出し部２４ｆ１を有する。張り出し部２４ｆ１は、第１のバランス配線の一部である導電膜１５ｄと、第２のバランス配線の一部である導電膜１６ｂとの間に位置している。すなわち、第１の基板層２ｃ上の導電膜１５ｄと、他の基板層である第３の基板層２ｅ上に設けられた導電膜１６ｂとの間に張り出し部２４ｆ１が位置している。

従って、後述するように、フィルタ装置１では、受信フィルタにおける帯域外減衰量の拡大を図ることが可能となる。

加えて、図４（ｂ）に示すように、第１の基板層２ｃ上においては、グラウンド導体２４ｇが、第２のグラウンドパターンとしての突出部２４ｇ１を有する。突出部２４ｇ１は、導電膜１５ｄ，１６ｄ間に延びている。従って、導電膜１５ｄ，１６ｄ間の直達波が抑制され、それによっても帯域外減衰量の拡大が図られている。

また、フィルタ装置１では、図４（ｂ），図４（ｃ）及び図５に示したように、第２の主面２ｂに最も近い基板層間の界面、すなわち第１の基板層２ｃの上面に、大きな面積のグラウンド導体２４ｇが設けられている。グラウンド導体２４ｇは、前述した受信フィルタチップ部分３Ａ及び送信フィルタチップ部分３Ｂの下方に至るように設けられている。すなわち、グラウンド導体２４ｇは、受信フィルタ及び送信フィルタにおいて、共通化されている。加えて、大きな面積を有するグラウンド導体２４ｇは、複数のビア導体２４ｈを介して、グラウンドパッド２３ｄに接続されている。よって、フィルタ装置１では、グラウンド電位を強化することができ、それによっても、帯域外減衰量の拡大が図られている。

なお、上記第１及び第２のバランス配線１５，１６が多層基板２内で交差する高さ位置は、上記実施形態の位置に限定されるものではない。また、張り出し部２４ｆ１を設けたが、他の基板層に、同様に、第１のバランス配線の一部と第２のバランス配線の一部との間に至る第１のグラウンドパターンを設けてもよい。

第２のグラウンドパターンについても、グラウンド導体２４ｇの突出部２４ｇ１に限定されない。第１のバランス配線の一部と第２のバランス配線の一部とが同一高さ位置において隣り合っている部分の間において、適宜の形状の第２のグラウンドパターンを設けることができる。さらに、第２のグラウンドパターンは複数設けられていてもよい。

さらに、大きな面積のグラウンド導体は、第２の基板層２ｄの上面や、それよりも第１の主面２ａに近い側に設けられていてもよい。もっとも、好ましくは、本実施形態のように、第１の基板層２ｃの上面に、大きな面積のグラウンド導体２４ｇが設けられている。さらに好ましくは、このグラウンド導体２４ｇが、上述したように複数のビア導体２４ｈにより、グラウンドパッド２３ｄに接続されている。

図１に戻り、フィルタ装置１のその他の構成を説明する。

共通端子５に、送信フィルタが接続されている。送信フィルタチップ部分３Ｂは、３個の直列腕共振子Ｓ１〜Ｓ３と、３個の並列腕共振子Ｐ１〜Ｐ３とを有するラダー型の回路構成を有する弾性表面波フィルタである。

直列腕共振子Ｓ１〜Ｓ３及び並列腕共振子Ｐ１〜Ｐ３は、それぞれ、１ポート型弾性表面波共振子からなる。

送信フィルタチップ部分３Ｂは、送信端子６に電気的に接続されている。送信端子６から送信信号が入力される。送信信号は、送信フィルタチップ部分３Ｂを介して、共通端子５に出力される。

本実施形態のフィルタ装置１は、ＢＡＮＤ１のデュプレクサとして用いられるものであり、送信周波数帯は１９２０〜１９８０ＭＨｚであり、受信周波数帯は２１１０〜２１７０ＭＨｚである。

フィルタ装置１において、上記多層基板２は、絶縁性材料からなる複数の基板層２ｃ〜２ｇを有する。この絶縁性材料としては特に限定されず、アルミナなどの適宜の絶縁性セラミックスや合成樹脂などを用いることができる。

前述した第１，第２の平衡入力パッド、第１，第２の平衡出力パッド、導電膜、グラウンド導体及びビア導体などは、適宜の金属もしくは合金からなる。

図６は、上記フィルタチップ３の具体的な構造の一例を示す正面断面図である。フィルタチップ３は、圧電基板３１を有する。圧電基板３１は、第１の主面３１ａと、第１の主面３１ａと対向している第２の主面３１ｂとを有する。第１の主面３１ａ上に、ＩＤＴ電極などを含む機能電極３２が設けられている。中空部分に臨む機能電極３２などが設けられており、上述した受信フィルタチップ部分３Ａが構成されている。他方、送信フィルタチップ部分３Ｂにおいても、他の中空部分に臨む機能電極３３が設けられている。

上記機能電極３２，３３が臨む各中空部分を形成するように開口部を有する支持層３４が設けられている。支持層３４の開口部を閉成するように、カバー材３５が設けられている。

圧電基板３１の第１の主面３１ａ上には、第１の平衡端子１７に相当する電極ランドが設けられている。図１に示した第２の平衡端子１８は図６では図示されていない。

第１の平衡端子１７は、支持層３４及びカバー材３５を貫通しているアンダーバンプメタル層３６を介してバンプ３７に接合されている。このバンプ３７が、第１の平衡入力パッド７Ａに接合される。第２の平衡端子も同様にして、アンダーバンプメタル層及びバンプを介して、多層基板２の第１の主面に設けられた第２の平衡入力パッド８Ａに接続される。

好ましくは、圧電基板３１の第１の主面３１ａ上の第１の平衡端子１７から、多層基板２の第２の主面２ｂに設けられている第１の平衡出力パッド７Ｂまでの配線長と、第２の平衡端子から、第２の平衡出力パッドまでの配線長とが等しくなるように、第１，第２のバランス配線１５，１６が設けられている。この場合には、アイソレーションをより一層改善することができる。

なお、上記フィルタチップ３は、図６に示したＷＬＰ構造のものに限定されず、ＣＳＰ構造を有するものであってもよい。また、受信フィルタチップ部分３Ａと送信フィルタチップ部分３Ｂは、本実施形態では一体化されていたが、それぞれ個別のフィルタチップにより構成されていてもよい。

さらに、多層基板２における基板層の積層数は５層に限定されず、任意の積層数とすることができる。

なお、上記実施形態では、多層基板２内において、グラウンドパターンとしてのグラウンド導体２４ｆ，２４ｇが、送信側と受信側とで共通化されていたが、必ずしも共通化されておらずともよい。

次に、具体的な実験例につき説明する。

上記実施形態のフィルタチップ３を以下の仕様で形成した。

（１）多層基板の構成
基板材料：ガラスエポキシ。多層基板２の厚み＝０．３ｍｍ。基板層の数＝５。

（２）受信フィルタチップ部分３Ａの構成
基板材料：ＬｉＴａＯ_３、圧電基板厚み＝０．２ｍｍ。

（３）送信フィルタチップ部分３Ｂの構成
基板材料：ＬｉＴａＯ_３、圧電基板厚み＝０．２ｍｍ。

比較のために、上記張り出し部２４ｆ１及び突出部２４ｇ１を有しないことを除いては、同様に構成された多層基板２を用い、上記実施形態と同様の送信フィルタチップ部分及び受信フィルタチップ部分を有するフィルタチップを搭載した。このようにして、比較例のフィルタ装置を得た。

図７は、上記実施形態及び比較例のフィルタ装置の減衰量周波数特性を示す図である。図７において、送信周波数帯を示す送信帯域は、１９２０〜１９８０ＭＨｚであり、受信周波数帯である受信帯域は、２１１０〜２１７０ＭＨｚである。実線が実施形態の結果を示し、破線が比較例の結果を示す。また、図７において、アイソレーション特性を併せて示す。実線が実施形態の結果を、破線が比較例の結果を示す。また、図７に示されているアイソレーション特性のみを図８に取り出して示し、さらに図８の縦軸のアイソレーションのスケールを拡大した拡大図を図９に示す。

図７から明らかなように、実施形態によれば、比較例に比べ、受信フィルタの帯域外減衰量が、特に送信帯域における減衰量が大きくなっている。そのため、図７〜図９に示すように、送信帯域におけるアイソレーションを効果的に改善することが可能とされている。すなわち、送信帯域において、アイソレーションが最も悪い部分が、比較例に比べ、実施形態によれば、大きく改善されていることがわかる。

１…フィルタ装置
２…多層基板
２ａ，２ｂ…第１，第２の主面
２ｃ〜２ｇ…第１〜第５の基板層
３…フィルタチップ
３Ａ…受信フィルタチップ部分
３Ｂ…送信フィルタチップ部分
４…送信フィルタチップ
５…共通端子
５Ａ…アンテナパッド
６…送信端子
６Ａ…送信パッド
７Ａ，８Ａ…第１，第２の平衡入力パッド
７Ｂ，８Ｂ…第１，第２の平衡出力パッド
９，１０…１ポート型弾性表面波共振子
１１〜１４…第１〜第４の縦結合共振子型弾性表面波フィルタ
１１ａ〜１１ｃ…第１〜第３のＩＤＴ
１２ａ〜１２ｃ…第１〜第３のＩＤＴ
１３ａ〜１３ｃ…第１〜第３のＩＤＴ
１４ａ〜１４ｃ…第１〜第３のＩＤＴ
１５，１６…第１，第２のバランス配線
１５ａ〜１５ｄ，１６ａ〜１６ｄ…導電膜
１７，１８…第１，第２の平衡端子
２１ａ〜２１ｃ，２２ａ〜２２ｃ，２３ａ〜２３ｄ…グラウンドパッド
２４ａ，２４ｃ，２４ｅ，２４ｈ，２４ｉ…ビア導体
２４ｂ，２４ｄ，２４ｆ，２４ｇ…グラウンド導体
２４ｆ１…張り出し部
２４ｇ１…突出部
３１…圧電基板
３１ａ，３１ｂ…第１，第２の主面
３２，３３…機能電極
３４…支持層
３５…カバー材
３６…アンダーバンプメタル層
３７…バンプ
Ｐ１〜Ｐ３…並列腕共振子
Ｓ１〜Ｓ３…直列腕共振子

Claims

第１の主面と、前記第１の主面と対向している第２の主面とを有し、複数の基板層を有する多層基板と、
前記多層基板の前記第１の主面に搭載されており、第１の平衡出力端子と、第２の平衡出力端子とを有し、バランス型の第１の帯域通過型フィルタを構成している第１の帯域通過型フィルタチップと、
前記多層基板の前記第１の主面に設けられており、前記第１の帯域通過型フィルタチップの前記第１，第２の平衡出力端子に接続されている、第１，第２の平衡入力パッドと、
前記多層基板の前記第２の主面に設けられており、外部と電気的に接続するための第１及び第２の平衡出力パッドと、
前記多層基板内に設けられており、前記第１の平衡入力パッドと、前記第１の平衡出力パッドとを電気的に接続している第１のバランス配線と、
前記多層基板内に設けられており、前記第２の平衡入力パッドと、前記第２の平衡出力パッドとを電気的に接続している第２のバランス配線とを備え、
前記第１のバランス配線と、前記第２のバランス配線とが、前記多層基板内において電気的に絶縁された状態で交差しており、
前記多層基板を前記第１の主面側から平面視した場合、前記第１のバランス配線と前記第２のバランス配線とが重なり合っている部分において、前記第１のバランス配線の一部と、他の基板層に位置している前記第２のバランス配線の一部との間に配置された第１のグラウンドパターンをさらに備える、フィルタ装置。
前記第１のバランス配線と、前記第２のバランス配線とが、前記多層基板内の同一平面内において隣り合っている部分間に、第２のグラウンドパターンが配置されている、請求項１に記載のフィルタ装置。
前記多層基板の前記複数の基板層のうち、前記第２の主面に最も近い基板層上に、前記第２のグラウンドパターンが設けられている、請求項２に記載のフィルタ装置。
前記多層基板の前記第２の主面に複数のグラウンド端子が設けられており、前記複数のグラウンド端子と、前記第２のグラウンドパターンとを接続している複数のビア導体をさらに有する、請求項３に記載のフィルタ装置。
前記多層基板を前記第１の主面から平面視した場合、前記第１の平衡入力パッドと前記第２の平衡入力パッドとの位置関係に対し、前記第１の平衡出力パッドと、前記第２の平衡出力パッドとの位置関係が逆とされている、請求項１〜４のいずれか１項に記載のフィルタ装置。
前記多層基板の前記第１の主面に搭載されており、第２の帯域通過型フィルタを構成している第２の帯域通過型フィルタチップをさらに備え、デュプレクサが構成されている、請求項１〜５のいずれか１項に記載のフィルタ装置。
前記第２の帯域通過型フィルタチップが前記第１の帯域通過型フィルタチップと一体に構成されている、請求項６に記載のフィルタ装置。
少なくとも１つのグラウンドパターンが、前記第１の帯域通過型フィルタと、前記第２の帯域通過型フィルタとで共通化されている、請求７に記載のフィルタ装置。
前記第１の帯域通過型フィルタが受信フィルタであり、前記第２の帯域通過型フィルタが送信フィルタである、請求項６または７に記載のフィルタ装置。