JP6301003B2 - 金属配線形成方法 - Google Patents
金属配線形成方法 Download PDFInfo
- Publication number
- JP6301003B2 JP6301003B2 JP2017501030A JP2017501030A JP6301003B2 JP 6301003 B2 JP6301003 B2 JP 6301003B2 JP 2017501030 A JP2017501030 A JP 2017501030A JP 2017501030 A JP2017501030 A JP 2017501030A JP 6301003 B2 JP6301003 B2 JP 6301003B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- oxide film
- layer
- metal wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 72
- 239000002184 metal Substances 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 51
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 230000004888 barrier function Effects 0.000 claims description 127
- 238000005530 etching Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 6
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 6
- 239000012808 vapor phase Substances 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 235000019441 ethanol Nutrition 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000012811 non-conductive material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 SiOC Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、概して半導体装置の製造分野に関する。より詳細には、本発明はトレンチの側壁に成膜されたバリヤ層の過剰なエッチングを防ぎ得る、金属配線形成法に関する。
半導体装置の製造技術の発展に伴い、半導体装置はますます高集積化している。２層又はそれ以上の層数の金属配線構造が広く活用されている。従来の金属配線構造は、アルミニウム製である。しかし、半導体装置の小型化が進むにつれて、半導体装置の属性におけるＲＣ遅延効果がますます顕著となっている。配線構造の製造において、ＲＣ遅延効果を減少させるためにアルミニウムの代わりに銅が用いられる。これは、銅がアルミニウムよりも抵抗が低いからである。更に、浮遊容量を減少させるために、配線構造の誘電体層として従来の誘電体材料の代わりに、低誘電率材料が用いられる。
図１〜図３には一般的に以下のステップを含む銅製配線の形成方法を示す。この形成方法にはウェハーのような基板１０１を配置するステップと、基板１０１上に誘電体層１０２を成膜するステップと、誘電体層１０２上にハードマスク層１０３を成膜するステップと、ハードマスク層１０３と誘電体層１０２とに、図１〜図３に示されるトレンチ１０６を例とした複数のトレンチを形成するステップと、ハードマスク層１０３上及びトレンチの側壁上並びに底面上に、バリヤ層１０４を成膜するステップと、バリヤ層１０４上及びトレンチの側壁並びに底面上でかつバリヤ層１０４の上方に銅シード層を成膜するステップと、銅シード層上とトレンチ内とにトレンチを充填するように銅１０５を堆積させるステップと、凹部（例えばトレンチ）以外の箇所に成膜した銅１０５を除去することで銅１０５を凹部に残し銅配線を形成するステップと、凹部以外の箇所からバリヤ層１０４を除去しかつ誘電体層１０２上からハードマスク層１０３を除去するステップと、を含む。
銅１０５と、バリヤ層１０４と、ハードマスク層１０３とを除去する従来の方法は、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ＣＭＰ）によるものである。ＣＭＰの工程において、基板１０１は固定板上に位置するＣＭＰパッド上に配置される。基板１０１をＣＭＰパッドに対して押しつけるように力が加えられる。銅１０５とバリヤ層１０４とハードマスク層１０３とを研磨し平坦化するために力を加えながら、ＣＭＰパッドと基板１０１とが互いに対して相対的に動かされる。研磨を容易にするために、ＣＭＰパッド上に、研磨スラリーとしてよく知られる研磨溶液が散布される。ＣＭＰ法を使用してバリヤ層を完全に除去することが可能ではあるが、半導体構造に対して悪影響も与える。これは機械的な力が比較的強力に加わるからである。この機械的な力は、低誘電率誘電体に永久的な損傷を与える。更に、研磨スラリーは低誘電率誘電体の特性を損ねることがある。上述のバリヤ層の完全な除去は、図３に示すとおり、凹部以外の箇所に成膜されたバリヤ層１０４が完全に除去され、トレンチの側壁に成膜されたバリヤ層１０４は破壊もエッチングもされないことを意味する。
ＣＭＰ法には欠点があるため、バリヤ層１０４及びハードマスク層１０３を除去するためには、ドライエッチング法が活用される。ＣＭＰ法により銅１０５を除去した後バリヤ層１０４及びハードマスク層１０３を除去するために、ＸｅＦ２気相エッチング法が高温低圧環境下において活用される。バリヤ層１０４の材料はタンタル、窒化タンタル、チタン又は窒化チタンであり、ハードマスク層１０３の材料は窒化チタンである。ＸｅＦ２気相エッチング法は、銅１０５及び誘電体層１０２に損傷を与えない。しかし、ＸｅＦ２気相エッチング法は、バリヤ層１０４が過小に又は過剰にエッチングされ易いことがある。図４は、バリヤ層１０４が過小にエッチングされた状態を示す。図４から、凹部以外の箇所では、バリヤ層１０４は完全に除去されておらず、その一部が残っている。図５は、バリヤ層１０４が過剰にエッチングされた状態を示す。図５から、凹部以外の箇所ではバリヤ層１０４は完全に除去されているが、トレンチ１０６の側壁に成膜されたバリヤ層１０４の一部も除去されている。トレンチ１０６内のバリヤ層１０４の上面は、トレンチ１０６内の銅１０５の上面よりも低い位置にある。バリヤ層１０４の過小な又は過剰なエッチングは、いずれにしろ半導体装置の品質の低下を招く。
本発明は、凹部の側壁に成膜されたバリヤ層の過剰なエッチングを防ぐ、金属配線形成方法を提供する。
本発明の例示的な実施の形態に係る金属配線形成方法は、ハードマスク層と誘電体層とに、凹部を形成する凹部形成ステップと、前記ハードマスク層及び前記凹部の側壁並びに底面に、バリヤ層を成膜するバリヤ層成膜ステップと、前記バリヤ層に金属を堆積させ、前記金属で前記凹部を充填する金属堆積ステップと、電解研磨により、前記凹部以外の箇所に堆積された前記金属を除去するステップであって、前記凹部に充填された前記金属は過剰に研磨されることにより皿状のくぼみを形成し、前記電解研磨工程中に、バリヤ層に酸化膜が形成され、前記凹部の側壁に成膜された前記バリヤ層の前記酸化膜は、前記ハードマスク層に成膜された前記バリヤ層の前記酸化膜よりも厚い、金属除去ステップと、前記ハードマスク層に成膜されたバリヤ層の酸化膜を除去し、前記凹部の側壁に成膜された前記バリヤ層の前記酸化膜を一定の厚みに維持する、酸化膜除去ステップと、前記バリヤ層と前記ハードマスク層とをエッチングにより除去するステップで、前記エッチングでは、前記酸化膜に対する選択比が大きく、残された前記酸化膜は、前記凹部の側壁に成膜された前記バリヤ層が過剰にエッチングされることを防ぐ、バリヤ層及びハードマスク層除去ステップと、を有する。
上記の特徴によれば、電解研磨により金属が除去され、過剰に研磨されたとき、陽極酸化効果により、酸化膜がバリヤ層に形成されることにより、露出したバリヤ層が不動態化される。誘電体層は、バリヤ層とハードマスク層との下方に位置することで、電荷が（バリヤ層とハードマスク層とからなる）導電層に均一に分散したのち、誘電体層の表面に蓄積される。非導電性材料の表面電位均衡理論によれば、非導電性材料の表面における電荷の分布は、曲率半径に反比例する。ゆえに電荷はバリヤ層の平坦面よりもその端部により多く蓄積される。そのためバリヤ層の端部に形成された酸化膜は他の部分の酸化膜よりも厚い。凹部の側壁に成膜されたバリヤ層に形成された酸化膜が、ハードマスク層に成膜されたバリヤ層に形成された酸化膜よりも厚いのはこのためである。ハードマスク層に成膜されたバリヤ層の酸化膜が除去されると、凹部の側壁に成膜されたバリヤ層に残った酸化膜は、バリヤ層に切れ目のない膜を形成する。これにより、バリヤ層とハードマスク層とを除去する間に、凹部の側壁に成膜されたバリヤ層が過剰にエッチングされることを防ぎ、半導体装置の品質が向上する。
本発明は、当業者が添付の図面を参照しながら、以下の、発明を実施するための形態を読むことで明らかとなる。
図６〜図１０は、本発明の例示的な実施の形態による金属配線形成方法を示す。当該方法に含まれる工程とを以下詳細に説明する。
ステップ３０１では、ハードマスク層と誘電体層とに、凹部を形成する。図６が示すように、例えばウェハーである基板２０１が配置される。誘電体層２０２は基板２０１上に成膜される。誘電体層２０２の材料には、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ、ＢＤＩＩ、及びＢＤＩＩＩ等が含まれる。半導体装置の配線構造間キャパシタンスを減少させるために、誘電体層２０２には、好ましくは低誘電率誘電体が選択される。構造に関する異なる要求に応じて、誘電体層２０２は２層又はそれ以上の層数からなり得る。誘電体層２０２が２層からなる場合は、上層は下層よりも誘電率が高い。ハードマスク層２０３は誘電体層２０２上に成膜される。ハードマスク層２０３の材料には、窒化タンタル又は窒化チタンが含まれる。例えば、トレンチやビア等の凹部は、従来技術を活用して、ハードマスク層２０３及び誘電体層２０２上に形成される。図には、一例として凹部２０７が示されている。
ステップ３０２では、ハードマスク層２０３及び凹部２０７の側壁並びに底面に、バリヤ層２０４を成膜する。図６を参照して、バリヤ層２０４は、ハードマスク層２０３及び凹部の側壁並びに底面に、任意の適切な成膜方法により成膜される。成膜方法の例としては、化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ＣＶＤ）、物理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ＰＶＤ）、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ ＡＬＤ）等が挙げられる。バリヤ層２０４は、導電性を有する材料から形成される。バリヤ層２０４の材料には、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、コバルト等が含まれる。
ステップ３０３では、バリヤ層２０４に金属２０５を堆積させることで、金属２０５で凹部２０７を充填する。図６が示すように、金属２０５は、任意の適切な堆積方法によりバリヤ層２０４に堆積され、凹部２０７が充填される。堆積方法の例としては、ＰＶＤ法、ＣＶＤ法、ＡＬＤ法、電気メッキ法等が挙げられる。更に、金属２０５により被膜する工程の他の適用例としては、金属２０５を堆積させる以前に、バリヤ層２０４上に金属シード層を成膜しておくことも可能である。金属シード層の材料としては、金属２０５のバリヤ層２０４に対する堆積と結合とを容易にするために、金属２０５と同種の材料が含まれてよい。図６が示すように、金属２０５により凹部２０７が充填され、凹部以外の箇所が覆われる。好ましくは、金属２０５は銅である。
ステップ３０４では、電解研磨法により凹部以外の箇所に堆積された金属２０５を除去する。凹部２０７を充填した金属２０５は、過剰に研磨されることにより皿形にくぼむ。電解研磨工程中に、バリヤ層２０４に酸化膜２０６が形成される。凹部の側壁に成膜されたバリヤ層２０４の酸化膜２０６は、ハードマスク層２０３に成膜されたバリヤ層２０４の酸化膜２０６よりも厚い。図７が示すように、電解研磨により金属２０５が除去され、過剰に研磨されたとき、陽極酸化効果により、酸化膜２０６がバリヤ層２０４に形成されることにより、露出したバリヤ層２０４が不動態化される。誘電体層２０２は、バリヤ層２０４とハードマスク層２０３との下方に位置することで、電荷が（バリヤ層２０４とハードマスク層２０３とからなる）導電層に均一に分散したのち、誘電体層２０２の表面に蓄積される。非導電性材料の表面電位均衡理論によれば、非導電性材料の表面における電荷の分布は、曲率半径に反比例する。ゆえに電荷はバリヤ層２０４の平坦面よりもその端部により多く蓄積される。そのためバリヤ層２０４の端部に形成された酸化膜２０６は他の部分の酸化膜２０６よりも厚い。凹部の側壁（端部に相当）に成膜されたバリヤ層２０４の酸化膜２０６が、ハードマスク層２０３（平坦面に相当）に成膜されたバリヤ層２０４の酸化膜２０６よりも厚いのはこのためである。図１１によると、実験により、凹部の側壁に成膜されたバリヤ層２０４の酸化膜２０６が、ハードマスク層２０３に成膜されたバリヤ層２０４の酸化膜２０６よりも厚いことが証明されている。電解研磨により、凹部以外の箇所の金属２０５が除去され、凹部に充填された金属２０５が過剰に研磨された後、基板２０１の一部をサンプルとして切り出す。次にＨＥＬＩＯＳ６６０型電子顕微鏡と、Ｘ−ＭａｘＮＳＤＤ型エネルギー分散型分析装置とを用いて、サンプルの表面をライン走査する。電子ビームの出力は３ｋｖである。走査距離は約２μｍであり、走査ポイント数は４００である。バリヤ層２０４の走査距離は１μｍであり、バリヤ層２０４の何れの側の金属構造の走査距離も１μｍである。測定の結果、金属構造側のバリヤ層２０４は、それ以外の部分に比べて、酸素元素の含有量の重量パーセントが高いことが分かる。これは凹部の側壁に成膜されたバリヤ層２０４の酸化膜２０６が、ハードマスク層２０３に成膜されたバリヤ層２０４の酸化膜２０６よりも厚いことを証明している。
バリヤ層２０４の端部に酸化膜２０６を形成するために、ステップ３０４では、凹部に充填された金属２０５が過剰に研磨され、図７が示すように皿形にくぼむ。バリヤ層２０４に形成された酸化膜２０６の厚さは、凹部に充填された金属２０５が過剰に研磨された深さに比例する。金属２０５が過剰に研磨された量はバリヤ層２０４及びハードマスク層２０３を合わせた厚さ以上である。本実施形態では、過剰に研磨された金属２０５の量は３００〜５００オングストロームである。
図８が示すように、ステップ３０５では、 ハードマスク層２０３に成膜されたバリヤ層２０４の酸化膜２０６を除去し、凹部の側壁に成膜されたバリヤ層２０４の酸化膜２０６を一定の厚みに維持する。バリヤ層２０４の酸化膜２０６はＢＨＦ溶液等によるウエットエッチングにより除去される。又はバリヤ層２０４の酸化膜２０６は、ＨＦ蒸気又はＨＦ蒸気とエチルアルコール、メチルアルコール若しくはイソプロピルアルコールの何れか１種類との混合物等によるドライエッチングにより除去される。凹部２０７の側壁に成膜されたバリヤ層２０４に残された酸化膜２０６は、バリヤ層２０４から切れ目がなく形成されている。残された酸化膜２０６は５オングストロームより厚い。凹部２０７の側壁に成膜されたバリヤ層２０４の酸化膜２０６がエッチングされることにより、バリヤ層２０４から膜を切れ目なく形成することが出来ない場合は、金属２０５と誘電体層２０２とに挟まれたバリヤ層２０４は、図１３に示されるように過剰にエッチングされる。図１３はＦＩＢ／ＳＥＭにより撮影された、熱電解放出後のサンプルの断面図であり、バリヤ層が過剰にエッチングされている様子を示している。
ステップ３０６では、バリヤ層２０４とハードマスク層２０３とをエッチングにより除去する。このエッチングでは、酸化膜２０６に対する選択比が大きい。図９に示されるように、残った酸化膜２０６は、凹部の側壁に成膜されたバリヤ層２０４が過剰にエッチングされることを防ぐ。高い選択比は、バリヤ層２０４及びハードマスク層２０３が、酸化膜２０６よりもエッチング率が極めて高いことを意味する。バリヤ層２０４とハードマスク層２０３とは気相エッチングにより除去される。この時使用するガスはＸｅＦ２、ＸｅＦ４、ＸｅＦ６、ＫｒＦ２、ＢｒＦ３の中から選択される。ＸｅＦ２を例にとると、このガスはある温度と圧力において、バリヤ層Ｔａ／ＴａＮと自発的に反応する。ＸｅＦ２はＴａ／ＴａＮを等方性エッチングする。ＸｅＦ２は銅と誘電体との両方に対して良好な選択比を有する。エッチング工程中のＸｅＦ２ガスの圧力は、０．１〜１００Torrであるが、好ましくは０．５〜２０Torrである。ＸｅＦ２の選択比は、酸化膜２０６に対して高いので、バリヤ層２０４及びハードマスク層２０３のエッチング工程において、酸化膜２０６は凹部の側壁に成膜されたバリヤ層２０４が過剰にエッチングされることを防ぐ。図１２はＳＴＥＭにより撮影された、熱電解放出後のサンプルの断面図であり、バリヤ層の完全除去の結果を示している。このバリヤ層の完全除去の結果によると、凹部以外の箇所に成膜されたバリヤ層２０４は完全に除去されているが、金属２０５と誘電体層２０２とに挟まれたバリヤ層２０４は、破壊もエッチングもされていない。凹部以外の箇所のバリヤ層２０４とハードマスク層２０３とが完全に除去されると、隣接した金属配線が誘電体層２０２により隔てられる。
上記のように、金属２０５が電解研磨により除去されかつ過剰に研磨されると、バリヤ層２０４に酸化膜２０６を形成することにより、露出したバリヤ層２０４が不動態化され、凹部の側壁に成膜されたバリヤ層２０４の酸化膜２０６は、ハードマスク層２０３に成膜されたバリヤ層２０４の酸化膜２０６よりも厚くなる。ハードマスク層２０３に成膜されたバリヤ層２０４の酸化膜２０６が除去されると、凹部の側壁に成膜されたバリヤ層２０４に残った酸化膜２０６は、バリヤ層２０４に切れ目なく形成される。これにより、バリヤ層２０４とハードマスク層２０３とを除去する間に、凹部の側壁に成膜されたバリヤ層２０４が過剰にエッチングされることを防ぎ、半導体装置の品質が向上する。
上記の本発明の説明は、例示と記述とをその目的とする。これは、発明を詳細まで網羅し、開示された明確な形態に限定ことを意図したものでなく、上記の教示の観点から多くの修正及び変更を加え得ることは明らかである。当業者にとって明白である、このような修正及び変更は、添付の請求項に規定された本発明の範囲に含まれることが意図される。
Claims (17)
- 金属配線形成方法であって、
ハードマスク層と誘電体層とに、凹部を形成する凹部形成ステップと、
前記ハードマスク層及び前記凹部の側壁並びに底面に、バリヤ層を成膜するバリヤ層成膜ステップと、
前記バリヤ層に金属を堆積させ、前記金属で前記凹部を充填する金属堆積ステップと、
電解研磨により、前記凹部以外の箇所に堆積された前記金属を除去するステップであって、前記凹部に充填された前記金属は過剰に研磨されることにより皿形にくぼみ、前記電解研磨工程中に、前記バリヤ層に酸化膜が形成され、前記凹部の側壁に成膜された前記バリヤ層の前記酸化膜は、前記ハードマスク層に成膜された前記バリヤ層の前記酸化膜よりも厚い、金属除去ステップと、
前記ハードマスク層に成膜された前記バリヤ層の前記酸化膜を除去し、前記凹部の側壁に成膜された前記バリヤ層の酸化膜を一定の厚みに維持する、酸化膜除去ステップと、
前記バリヤ層と前記ハードマスク層とをエッチングにより除去するステップで、前記エッチングでは、前記酸化膜に対する選択比が大きく、残された前記酸化膜は、前記凹部の側壁に成膜された前記バリヤ層が過剰にエッチングされることを防ぐ、バリヤ層及びハードマスク層除去ステップと、を有することを特徴とする金属配線形成方法。 - 請求項１において、前記金属は銅であることを特徴とする金属配線形成方法。
- 請求項１において、前記バリヤ層はタンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は コバルトから選択されることを特徴とする金属配線形成方法。
- 請求項１において、前記バリヤ層に形成された前記酸化膜の厚さは、前記凹部に充填された前記金属が過剰に研磨された量に比例することを特徴とする金属配線形成方法。
- 請求項４において、前記金属が過剰に研磨された量は、前記バリヤ層及び前記ハードマスク層を合わせた厚さ以上であることを特徴とする金属配線形成方法。
- 請求項４において、過剰に研磨された前記金属の量は３００〜５００オングストロームであることを特徴とする金属配線形成方法。
- 請求項１において、前記バリヤ層の前記酸化膜は、ウエットエッチングにより除去されることを特徴とする金属配線形成方法。
- 請求項７において、前記バリヤ層の前記酸化膜は、ＢＨＦ溶液により除去されることを特徴とする金属配線形成方法。
- 請求項１において、前記バリヤ層の前記酸化膜は、ドライエッチングにより除去されることを特徴とする金属配線形成方法。
- 請求項９において、前記バリヤ層の前記酸化膜は、ＨＦ蒸気又はＨＦ蒸気とエチルアルコール、メチルアルコール若しくはイソプロピルアルコールの何れか１種類との混合物により除去されることを特徴とする金属配線形成方法。
- 請求項１において、残された前記酸化膜は、前記バリヤ層に切れ目なく形成されることを特徴とする金属配線形成方法。
- 請求項１１において、残された前記酸化膜は、５オングストロームより厚いことを特徴とする金属配線形成方法。
- 請求項１において、前記バリヤ層と前記ハードマスク層とは、気相エッチングにより除去されることを特徴とする金属配線形成方法。
- 請求項１３において、 前記気相エッチングで使用するガスは、ＸｅＦ２、ＸｅＦ４、ＸｅＦ６、ＫｒＦ２、ＢｒＦ３の中から選択されることを特徴とする金属配線形成方法。
- 請求項１において、前記誘電体層の前記材料は、低誘電率誘電体であることを特徴とする金属配線形成方法。
- 請求項１において、前記誘電体層は２層又はそれ以上の層数からなることを特徴とする金属配線形成方法。
- 請求項１６において、前記誘電体層は２層からなり、上層は下層よりも誘電率が高いことを特徴とする金属配線形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2014/081790 WO2016004573A1 (en) | 2014-07-08 | 2014-07-08 | Method for forming metal interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017523610A JP2017523610A (ja) | 2017-08-17 |
| JP6301003B2 true JP6301003B2 (ja) | 2018-03-28 |
Family
ID=55063476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017501030A Active JP6301003B2 (ja) | 2014-07-08 | 2014-07-08 | 金属配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6301003B2 (ja) |
| KR (1) | KR102247940B1 (ja) |
| CN (1) | CN106463455B (ja) |
| WO (1) | WO2016004573A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653683B (zh) * | 2016-12-29 | 2019-09-13 | 上海集成电路研发中心有限公司 | 一种在后道互连中刻蚀埋层的方法 |
| CN108873172A (zh) * | 2018-06-29 | 2018-11-23 | 中国科学院上海光学精密机械研究所 | 一种片上电可调高品质薄膜微光学器件的制备方法 |
| CN110911350A (zh) * | 2019-11-22 | 2020-03-24 | 上海集成电路研发中心有限公司 | 一种斜孔的形成方法 |
| CN115881549B (zh) * | 2023-01-19 | 2023-05-09 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111656A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置の製造方法 |
| US6656241B1 (en) * | 2001-06-14 | 2003-12-02 | Ppg Industries Ohio, Inc. | Silica-based slurry |
| US6881664B2 (en) * | 2001-08-28 | 2005-04-19 | Lsi Logic Corporation | Process for planarizing upper surface of damascene wiring structure for integrated circuit structures |
| JP2003203911A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 電解研磨方法および配線の製造方法 |
| JP4042408B2 (ja) * | 2002-01-07 | 2008-02-06 | ソニー株式会社 | 銅膜の製造方法 |
| US6790336B2 (en) * | 2002-06-19 | 2004-09-14 | Intel Corporation | Method of fabricating damascene structures in mechanically weak interlayer dielectrics |
| US20050245086A1 (en) * | 2002-07-22 | 2005-11-03 | Acm Research, Inc. | Adaptive electropolishing using thickness measurement and removal of barrier and sacrificial layers |
| JP2004214508A (ja) * | 2003-01-07 | 2004-07-29 | Ebara Corp | 配線形成方法及びその装置 |
| US7229907B2 (en) * | 2004-09-15 | 2007-06-12 | Tom Wu | Method of forming a damascene structure with integrated planar dielectric layers |
| US8012872B2 (en) * | 2004-11-08 | 2011-09-06 | Nxp B.V. | Planarising damascene structures |
| US7422983B2 (en) * | 2005-02-24 | 2008-09-09 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
| DE102005046975A1 (de) * | 2005-09-30 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht |
| JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP2009108405A (ja) * | 2007-10-10 | 2009-05-21 | Ebara Corp | 基板を電解研磨する方法及び電解研磨装置 |
| JP2009194195A (ja) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2010020092A1 (en) * | 2008-08-20 | 2010-02-25 | Acm Research (Shanghai) Inc. | Barrier layer removal method and apparatus |
| CN103117245A (zh) * | 2011-11-17 | 2013-05-22 | 盛美半导体设备（上海）有限公司 | 空气隙互联结构的形成方法 |
| JP5942867B2 (ja) * | 2013-01-22 | 2016-06-29 | 富士通株式会社 | 半導体装置の製造方法 |
| CN103199083A (zh) * | 2013-04-09 | 2013-07-10 | 上海华力微电子有限公司 | 复合铜扩散阻挡层及其制备方法 |
-
2014
- 2014-07-08 WO PCT/CN2014/081790 patent/WO2016004573A1/en active Application Filing
- 2014-07-08 JP JP2017501030A patent/JP6301003B2/ja active Active
- 2014-07-08 CN CN201480079797.7A patent/CN106463455B/zh active Active
- 2014-07-08 KR KR1020177000636A patent/KR102247940B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR102247940B1 (ko) | 2021-05-07 |
| CN106463455A (zh) | 2017-02-22 |
| JP2017523610A (ja) | 2017-08-17 |
| KR20170030522A (ko) | 2017-03-17 |
| CN106463455B (zh) | 2019-02-15 |
| WO2016004573A1 (en) | 2016-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI721303B (zh) | 記憶體裝置的階梯結構 | |
| TWI452658B (zh) | 包含多變側壁輪廓的穿基板導孔 | |
| TW200845347A (en) | Chip carrier substrate including capacitor and method for fabrication thereof | |
| JP6301003B2 (ja) | 金属配線形成方法 | |
| JP2012504344A (ja) | 削設構造の垂直側壁に金属をパターニングする方法、当該方法を用いた埋め込みｍｉｍキャパシタを形成する方法、及び当該方法により製造された埋め込みメモリデバイス | |
| US20190393074A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| US20120199950A1 (en) | Integrated circuits having place-efficient capacitors and methods for fabricating the same | |
| JP2011500341A (ja) | 基板上にｍｅｍｓ素子を製造する方法 | |
| KR101701573B1 (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
| US8551856B2 (en) | Embedded capacitor and method of fabricating the same | |
| CN104022070B (zh) | 互连结构的形成方法 | |
| CN105144363B (zh) | 互连结构的形成方法 | |
| TWI697983B (zh) | 形成金屬互連結構的方法 | |
| CN107799386B (zh) | 半导体装置及其制造方法 | |
| JP2010165864A (ja) | 半導体装置の製造方法 | |
| TWI705162B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| CN105826279A (zh) | 半导体结构及其形成方法 | |
| KR100741880B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| TWI717346B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| US20130224948A1 (en) | Methods for deposition of tungsten in the fabrication of an integrated circuit | |
| CN107221511B (zh) | 沟槽隔离结构的制造方法 | |
| TWI621234B (zh) | Method of forming interconnect structure | |
| WO2016058174A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device | |
| KR20070066801A (ko) | 커패시터의 스토리지 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6301003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |