JP2012504344A - 削設構造の垂直側壁に金属をパターニングする方法、当該方法を用いた埋め込みｍｉｍキャパシタを形成する方法、及び当該方法により製造された埋め込みメモリデバイス - Google Patents

削設構造の垂直側壁に金属をパターニングする方法、当該方法を用いた埋め込みｍｉｍキャパシタを形成する方法、及び当該方法により製造された埋め込みメモリデバイス Download PDF

Info

Publication number
JP2012504344A
JP2012504344A JP2011529301A JP2011529301A JP2012504344A JP 2012504344 A JP2012504344 A JP 2012504344A JP 2011529301 A JP2011529301 A JP 2011529301A JP 2011529301 A JP2011529301 A JP 2011529301A JP 2012504344 A JP2012504344 A JP 2012504344A
Authority
JP
Japan
Prior art keywords
spin
glass material
metal
conductive layer
cutting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011529301A
Other languages
English (en)
Other versions
JP5358848B2 (ja
Inventor
ジェー． キーティング、スティーブン
リンダート、ニック
ラハール−オラビ、ナディア
ドイル、ブライアン
スリ、サチャルス
シヴァクマー、スワミナタン
ジョング、ラナ
シャー、リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2012504344A publication Critical patent/JP2012504344A/ja
Application granted granted Critical
Publication of JP5358848B2 publication Critical patent/JP5358848B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

削設構造（１３０、３３０、８３０）の垂直側壁（１３２、３３２、８３２）に金属（１４１、３４１、８４１）をパターニングする方法であって、金属の一部分（４３５）が、削設構造内においてスピンオングラス材料上方で露出するように、スピンオングラス材料を削設構造内に配置する段階と、第１のウェット化学エッチングを使用して金属の一部分をエッチングし、垂直側壁から取り除く段階と、第２のウェット化学エッチングを使用してエッチングすることにより、削設構造からスピンオングラス材料を取り除く段階とを備える。上述した方法は、ｅＤＲＡＭデバイスに好適なＭＩＭキャパシタ（８００）の製造に適用してもよい。
【選択図】図１

Description

本発明の開示される実施形態は、概してＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）キャパシタに関し、特に、埋め込み技術を使用したキャパシタの製造に適した方法に関する。
メモリアクセス時間は、コンピュータシステムの性能に影響する重要な因子である。一般的に、メモリを、プロセッサと同じダイ又はパッケージに配置することにより、システム性能を向上させることができ、このようなオンダイ又はオンパッケージメモリ技術を採用した一例として、埋め込みダイナミック・ランダムアクセス・メモリ（埋め込みＤＲＡＭ又はｅＤＲＡＭ）がある。キャパシタは、ｅＤＲＡＭのデータ記憶素子であることから、ｅＤＲＡＭの製造には、金属を一部分取り除く金属パターニングプロセスを含む、埋め込みキャパシタの製造を伴う。
ここに開示される実施形態は、添付の図面と共に以下の詳細な説明の記述を読むことにより、理解されるであろう。
本発明の一実施形態に係る埋め込みメモリデバイスの断面図である。 本発明の一実施形態に係る削設構造の垂直側壁に金属をパターニングする方法を示したフローチャートである。 本発明の一実施形態に係る製造プロセスの特定の時点における、埋め込みメモリデバイスが構築されてもよい構造の断面図である。 本発明の一実施形態に係る製造プロセスの特定の時点における、埋め込みメモリデバイスが構築されてもよい構造の断面図である。 本発明の一実施形態に係る製造プロセスの特定の時点における、埋め込みメモリデバイスが構築されてもよい構造の断面図である。 本発明の一実施形態に係る製造プロセスの特定の時点における、埋め込みメモリデバイスが構築されてもよい構造の断面図である。 本発明の一実施形態に係る埋め込みＭＩＭキャパシタを形成する方法を示したフローチャートである。 本発明の一実施形態に係る製造プロセスの特定の時点における埋め込みＭＩＭキャパシタの断面図である。 本発明の一実施形態に係る製造プロセスの特定の時点における埋め込みＭＩＭキャパシタの断面図である。
図示を単純化及び明瞭化するために、添付の図面は構造の一般的な形態を示しており、本発明の記載される実施形態の論点を不明瞭にしない目的から、周知の構造及び技術に関しては、その記載及び詳細を省略する場合がある。また、図面に描かれている構成要素は、必ずしも実寸ではない。例えば、いくつかの要素の寸法は、本発明の実施形態の理解を助けるために、他の要素に比べて拡大して描かれている場合がある。異なる図面間で使用されている同一の参照番号は、同一の要素を示すが、似たような参照番号が必ずしも同様な要素を示しているわけではない。また、詳細な説明及び特許請求の範囲において、"第１の"、"第２の"、"第３の""第４の"等の言葉は、同類の要素間での区別に用いられており、要素の時間的な又は空間的な順序を示しているわけではない。本明細書に記載される本発明の実施形態が、例えば、明細書に記載された又は図示されたものと異なる順序で動作可能であるといったように、適切な条件下では、これらの言葉は置き換え可能に使用される。同様に、本明細書に記載される方法が、一連の複数の工程を含む場合、これら複数の工程の記載された順序が、必ずしも実行される唯一の順序ではなく、記載された工程のうち幾つかは、省略可能及び／又は本明細書に記載されない工程を追加可能である場合もある。また、"〜からなる（ｃｏｍｐｒｉｓｅ）"、"含む（ｉｎｃｌｕｄｅ）"、"有する（ｈａｖｅ）"等の言葉は、非排他的な包括を範囲とし、列挙された要素を含むプロセス、方法、物品又は装置が、必ずしもこれらの要素に限定されず、明示的に列挙されていない要素又はこれらプロセス、方法、物品又は装置に本来備わっている要素も含む場合があることを意図している。
詳細な説明及び特許請求の範囲で使用されている"左"、"右"、"前"、"後"、"上部"、"下部"、"上方"、"下方"等の言葉は、説明の目的で使用されており、必ずしも要素間の固定された相対位置を示すために使用されていない。本明細書に記載される本発明の実施形態が、例えば、明細書に記載された又は図示されたものと異なる方向において動作可能であるといったように、適切な条件下では、これらの言葉は置き換え可能に使用される。また、"連結"という言葉は、電気的に又は非電気的な態様で、直接的に又は間接的に接続されていることを表す。互いに"隣接する"物体との記載は、この言葉が適切に使用されている場合の理解において、同じ一般的な領域又はエリアに、互いに物理的に接触している、又は互いに近接していることを意味する。また、"一実施形態において"という言い回しは、必ずしも同じ実施形態を指しているわけではない。
本発明の一実施形態では、削設構造の垂直側壁に金属をパターニングする方法であって、金属の一部分が、削設構造内においてスピンオングラス材料上方で露出するように、スピンオングラス材料を削設構造内に配置する段階と、第１のウェット化学エッチングを使用して金属の前記一部分をエッチングし、垂直側壁から取り除く段階と、第２のウェット化学エッチングを使用してエッチングすることにより、削設構造からスピンオングラス材料を取り除く段階とを備える。上述した方法を、ｅＤＲＡＭデバイスに好適なＭＩＭキャパシタの製造に使用してもよい。
上述したように、ｅＤＲＡＭキャパシタは、金属を一部取り除く金属パターニングプロセスを使用して製造される。通常は、金属を一部取り除く金属パターニングは、プラズマエッチングにより行われる。プラズマエッチングは、異方性の高いプロセスであり、ウェハ表面及びプラズマ場に垂直な方向の面から、金属をきれいに取り除くことが非常に難しい。本発明の実施形態によれば、この問題を、適切なウェットエッチング技術及び適切な化学薬品を用いることにより解決し、等方的にエッチングして、トレンチのような削設された構造の側壁に正確に金属をパターニングすることができる。その結果、ｅＤＲＡＭキャパシタを効率的に製造することができる。
図１は、本発明の一実施形態に係るｅＤＲＡＭ等の埋め込みメモリデバイス１００の断面図である。図１に示すように、埋め込みメモリデバイス１００は、導電層１１０、導電層１１０上に設けられた絶縁層１２０、絶縁層１２０中に削設され導電層１１０にまで延びる削設構造１３０、及び削設構造１３０に設けられたＭＩＭキャパシタ１４０を含む。ＭＩＭキャパシタ１４０は、削設構造１３０中に位置し導電層１１０と隣接し電気的に接続された導電層１４１、削設構造１３０中に位置し導電層１４１の内側に設けられた絶縁層１４２、及び削設構造１３０中に位置し絶縁層１４２の内側に設けられた導電層１４３を含む。導電層１１０は、削設構造１３０の床１３１として機能する。
削設構造１３０は、図示するように、床１３１から離れる方向に延びる側壁１３２をさらに含む。ある実施形態では、削設構造１３０のアスペクト比は、およそ１：１であってもよい。他の実施形態では、削設構造１３０は、高いアスペクト比（例えば、およそ２：１以上）を有してもよい。これらの実施形態において、側壁１３２は、床１３１に対して、およそ６０度から１００度の間の角度を形成している。導電層１４１は、床１３１及び側壁１３２の一部分１３６を覆い、絶縁層１４２は、導電層１４１及び側壁１３２の一部１３７を覆う。本明細書において、ある層又は他のデバイス構成要素が、別の層又は別のデバイス構成要素を"覆う"との記載は、層（被覆層）が、被覆されるべき層の露出された（かつて露出していた）表面の少なくとも一部の上に位置していることを指す。
例えば、導電層１１０は、銅等から形成される金属線であってもよい。別の例として、導電層１４３は、銅又は別の金属から形成されたプラグであってもよい。一実施形態において、導電層１１０の金属及び導電層１４３の金属は、同じ金属であってもよい（例えば、両方が銅で形成される）。他の例では、絶縁層１４２は、共形の誘電体膜で形成されていてもよく、一実施形態では、高誘電率金属酸化物又は他の高誘電率材料であってもよい。（ここで使用されている"高誘電率"という言葉は、誘電率ｋが、二酸化シリコンの誘電率である４よりも大きい誘電率を有する材料を指す。）図２は、本発明の一実施形態に係る削設構造の垂直側壁に金属をパターニングする方法２００を示したフローチャートである。一例として、方法２００は、埋め込みメモリデバイスが形成される構造を製造するものであってもよい。別の例として、方法２００を実行することにより形成される埋め込みメモリデバイスは、図１に示した埋め込みメモリデバイス１００と同様なものであってもよい。
方法２００の段階２１０では、削設構造中の金属の一部がスピンオングラス材料上方において露出するように、削設構造にスピンオングラス材料を配置する。例えば、スピンオングラス材料は、図３に示すスピンオングラス材料３５０と同様なものであってもよく、図３は、本発明の一実施形態に係る製造プロセスの特定の時点における構造３００の断面図である。構造３００は、本発明の一実施形態により形成される埋め込みメモリデバイス内の位置構造である。特定の例において、スピンオングラス材料３５０は、ポリアルキルシロキサン膜等であってもよい。
一実施形態では、段階２１０は、スピンコーティング技術を使用して、スピンオングラス材料を堆積させることを含む。スピンコーティングにより、コーティングの厚みを正確に制御することが可能であることから、多くの実施形態において好ましく、また、被覆される材料中の孔に充填され、滑らかな塗布を提供できる。
図３に示すように、構造３００は、導電層３１０、導電層３１０上に設けられた絶縁層３２０、及び絶縁層３２０中に削設され導電層３１０にまで延びる削設構造３３０を含む。導電層３１０は、削設構造３３０の床３３１として機能する。削設構造３３０は、図示するように、床３３１から離れる方向に延びる側壁３３２をさらに含む。金属層３４１は、削設構造３３０の内側及び絶縁層３２０の表面３２１を覆う。一実施形態において、金属層３４１は、化学蒸着（ＣＶＤ）等を使用して堆積される。一例として、導電層３１０、絶縁層３２０、削設構造３３０、床３３１、側壁３３２及び金属層３４１は、それぞれ、図１に示した導電層１１０、絶縁層１２０、削設構造１３０、床１３１、側壁１３２及び導電層１４１と同様なものであってもよい。図４は、本発明の一実施形態に係る製造プロセスの特定の時点における構造３００の断面図である。図４に示すように、スピンオングラス材料３５０の一部は、削設構造３３０から取り除かれて、削設構造３３０内に残るスピンオングラス材料に凹部が形成されており、金属層３４１の表面３２１及び一部分４３５が露出している。方法２００の段階２１０において削設構造内に金属が露出したのと同様にして、部分４３５は、露出された金属部分である。一実施形態において、スピンオングラス材料の一部分は、プラズマエッチング等を利用して取り除かれる。
図３及び図４に示す実施形態では、工程２１０は、内側が金属で覆われた削設構造をスピンオングラス材料を満たす段階と、金属の一部分が露出するように、スピンオングラス材料を一部取り除く段階とを含む。他の実施形態では、同様な構造（すなわち、スピンオングラス材料の上方に金属層の一部が露出するように、スピンオングラス材料が配置された削設構造）を得るために、異なる段階を踏んでもよい。例えば、スピンオングラス材料を、削設構造の一部のみを満たすように堆積させることにより、金属層をスピンオングラス材料の上方に露出させてもよい。
方法２００の段階２２０では、第１のウェット化学エッチングを使用して、金属の一部分（すなわち、露出した部分）をエッチングし、垂直側壁から取り除く。一実施形態において、第１のウェット化学エッチングは、酸化化学作用又は酸性ベースの水溶性化学作用を含む。適切な化学作用により、絶縁層３２０又はスピンオングラス材料３５０に損傷を与えることなく、若しくは、スピンオングラス材料３５０と金属層３４１の境界を削ったり、境界に沿って貫通させてしまったりすることなく、金属層３４１の部分４３５を取り除くことができる。したがって、スピンオングラス材料は、ウェットエッチングに対するマスクの役割を果たす。
図５は、本発明の一実施形態に係る段階２２０を実行した後の構造３００の断面図である。図５に示すように、金属層３４１の部分４３５（図４参照）は、側壁３３２から取り除かれて、削設構造３３０内のスピンオングラス材料３５０の上方に、側壁３３２の一部分５３７が露出している。段階２２０を実行することにより、削設構造の垂直側壁に、高性能なｅＤＲＡＭ及びその他デバイスに要求される正確な輪郭で金属を残すことができる。方法２００の段階２３０では、第２のウェット化学エッチングを使用して、スピンオングラス材料を削設構造から取り除く。一実施形態において、第２のウェット化学エッチングは、高アルカリ水溶性化学作用を含む。適切な化学作用により、（パターニングされた）金属層に又は周囲を囲む絶縁層に損傷を与えることなく、残存するスピンオングラス材料を削設構造から取り除くことができる。
図６は、本発明の一実施形態に係る段階２３０を実行した後の、構造３００の断面図である。図６に示すように、スピンオングラス材料３５０（図５参照）は取り除かれ、金属層３４１の内側の削設構造３３０中に、開口部６０５が形成される。例えば、開口部６０５は、削設構造３３０中に設けられるＭＩＭキャパシタの構成要素として機能するさらなる層及び材料を受容してもよい。これについては、以下に詳述する。
図７は、本発明の一実施形態に係る埋め込みＭＩＭキャパシタを形成する方法７００を示したフローチャートである。例えば、方法７００は、図１に示した埋め込みメモリデバイス１００と同様な埋め込みＭＩＭキャパシタを形成する方法であってもよい。
方法７００の工程７１０では、金属線が、ビアの底部に露出するように、誘電体材料中にビアを形成する。例えば、ビアは、図６に示した絶縁層３２０中に形成された削設構造３３０と同様なものであってもよいし、ビアの底部に露出された金属線は、導電層３１０と同様なものであってもよい。したがって、一実施形態では、方法７００の工程７１０を実行すると、金属層３４１が存在しない場合の図６に示す構造と同様なものが得られる。工程７１０は、典型的なビアパターニング技術を使用して、実行可能である。方法７００の工程７２０では、ビアに共形の金属膜を堆積し、共形金属膜又はその一部は、埋め込みＭＩＭキャパシタの下部電極として機能する。例えば、共形金属膜は、図３に示した金属層３４１と同様なものであってもよく、図に示されるように、金属層３４１は、削設構造３３０の側壁３３２及び床３３１上だけでなく、絶縁層３２０の表面３２１にも共形に堆積されている。すなわち、一実施形態において、方法７００の工程７２０を実行すると、図３に示したスピンオングラス材料３５０が取り除かれた後の構造と同様なものが得られる。上述したように、及び下記に示すように、共形金属膜（又はその一部分）は、方法７００を使用して形成される埋め込みＭＩＭキャパシタの下部電極として機能する。一実施形態において、工程７２０は、ＣＶＤ、原子層成長法（ＡＬＤ）又は同様な技術を使用して、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を堆積することを含む。方法７００の工程７３０では、ビアをスピンオングラス材料で満たす。例えば、スピンオングラス材料は、図３に示したスピンオングラス材料３５０と同様なものであってもよい。別の例では、方法７００の工程７３０を実行することにより、図３に示したような構造が得られる。様々な実施形態において、工程７３０は、ＣＶＤ技術、スピンコーティング技術又はその他の好適な堆積技術を用いて、スピンオングラス材料を堆積することを含む。
方法７００の工程７４０では、スピンオングラス材料の第１部分を取り除き、ビア内に残存するスピンオングラス材料の第２部分上方に、共形金属膜の一部がビア内に露出するようにする。（共形金属膜の一部分は、絶縁材料の表面の上方においても露出される。）上述したように、ビア内に残存するスピンオングラス材料は、ウェット化学エッチングに対するマスクとして機能する。一実施形態において、工程７４０は、プラズマエッチング等を使用することにより、実行される。例えば、方法７００の工程７４０を実行すると、図４に示したような構造が得られると考えられる。
方法７００の工程７５０では、共形金属膜の一部分（すなわち、ビアに残存するスピンオングラス材料の一部分の上方において露出する部分）が、第１のウェット化学エッチングにより、エッチングされる。共形金属膜の残りの部分は、ＭＩＭキャパシタの下部電極として機能する。一例として、方法７００の工程７５０を実行することにより、図５に示したような構造が得られる。一実施形態において、第１のウェット化学エッチングは、酸化化学作用又は酸性ベースの水溶性化学作用を含む。同じ実施形態において、又は別の実施形態において、工程７５０を、工程７６０と組み合わせて、１つのウェットレシピ又は１つのプロセスツールとしてもよい。具体的には、工程７５０及び工程７６０は、金属エッチング及びスピンオングラス材料の除去に必要な化学薬品を備える１バッチの１つのレシピ又は１つのウェハクリーニングツールを使用して行ってもよい。
方法７００の工程７６０では、第２のウェット化学エッチングを使用して、スピンオングラス材料の第２部分をビアから取り除く。例えば、方法７００の工程７６０を実行することにより、図６に示すような構造が得られる。一実施形態において、第２のウェット化学エッチングは、高アルカリ水溶性化学反応を含む。
方法７００の工程７７０では、ビアに共形の誘電体膜を堆積し、この共形誘電体膜は、埋め込みＭＩＭキャパシタの絶縁層として機能する。例えば、共形誘電体層は、図８に示す共形金属層８４２と同様なものであってもよく、図８は、本発明の一実施形態に係る製造プロセスの特定の時点における埋め込みＭＩＭキャパシタ８００の断面図である。別の例として、共形誘電体層８４２は、図１に示した絶縁層１４２と同様なものであってもよい。一実施形態において、工程７７０は、ＡＬＤ技術又はＣＶＤ技術等を使用して実行される。上述したように、及び下記に示すように、共形誘電体層は、方法７００を使用して形成される埋め込みＭＩＭキャパシタの絶縁層として機能する。
図８に示すように、埋め込みＭＩＭキャパシタ８００は、共形誘電体層８４２に加えて、導電層８１０、導電層８１０上に設けられた絶縁層８２０、及び絶縁層８２０中に設けられ導電層８１０にまで延びるビア８３０を含む。導電層８１０は、ビア８３０の床８３１として機能する。ビア８３０は、図示するように、床８３１から離れる方向に延びる側壁８３２をさらに含む。金属層８４１は、ビア８３０の内側及び絶縁層８２０の表面８２１を覆う。一例として、導電層８１０、絶縁層８２０、ビア８３０、床８３１、側壁８３２及び金属層８４１は、それぞれ、図１に示した導電層１１０、絶縁層１２０、削設構造１３０、床１３１、側壁１３２及び導電層１４１と同様なものであってもよい。図８には、図６に示された開口部６０５と同様な、ビア８３０に形成された開口部８０５が示されている。工程７８０が実行された後に、図１に示した側壁１３２の一部分１３７を絶縁層１４２で覆うのと同様な方法で、側壁８３２の一部分８３７及び絶縁材料８２０の表面８２１が共形誘電体層８４２で覆われる。
方法７００の工程７８０では、ビアに金属プラグが埋められ、金属プラグは、埋め込みＭＩＭキャパシタの上部電極として機能する。例えば、金属プラグ９４３は、図９に示す金属プラグと同様なものであってもよく、図９は、本発明の一実施形態に係る製造プロセスの異なる時点におけるＭＩＭキャパシタ８００の断面図である。別の例では、金属プラグは、図１に示した導電層１４３と同様なものであってもよい。上述したように、及び下記に示すように、金属プラグは、方法７００を使用して形成される埋め込みＭＩＭキャパシタの上部電極として機能する。一実施形態において、工程７８０は、共形誘電体層８４２上の銅の層を電気めっきして、開口部８０５を埋め込む段階を含む（図８参照）。例示した実施形態において、電気めっきの工程では、ビア８３０が完全に埋め込まれると同時に、共形誘電体層８４２の表面８２１上の部分が、電気めっきされる銅の層で覆われる。化学的機械的研磨（ＣＭＰ）又はその他の平坦化工程により、金属プラグ９４３の一部分、及び表面８２１上に位置する共形誘電体層８４２の一部分が取り除かれると、ＭＩＭキャパシタ８００が完成し、図１の埋め込みメモリデバイスと同様な態様となる。
本発明が特定の実施形態を参照して記載されたが、本発明の範囲及び精神から逸脱することなく、様々な変更が可能であることは当業者にとって明らかである。したがって、本発明の実施形態の開示は、本発明の範囲を例示することを意図しており、発明の範囲を限定することを意図していない。本発明の範囲は、添付の特許請求の範囲に要求される範囲によってのみ、限定される。例えば、埋め込みメモリデバイス及び関連する構造、並びに本明細書に開示された方法は、様々な実施形態で実装及び実行可能であり、上述した実施形態は必ずしも、可能性のある全ての実施形態を完全に表しているわけではないことは、当業者にとって明らかである。また、問題に対する利点、効果及び解決方法が、特定の実施形態に関して記載された。問題に対する利点、効果及び解決方法、並びに、利点、効果を生じる要素又は要素又は解決方法を発生させる要素が強調されて記載されているが、これらが、特許請求の範囲において重要な、必要とされる、又は必要不可欠な特徴又は要素として解釈されるべきではない。
また、本明細書に開示された実施形態及び限定事項は、実施形態及び／又は限定事項が（１）明らかに請求項で定義されていない場合、及び（２）均等論の下で請求項中の明示的な要素及び／又は限定事項に対する潜在的な均等物である場合、公有の原則（ｄｏｃｔｒｉｎｅ ｏｆ ｄｅｄｉｃａｔｉｏｎ）下で公有に属するものではない。

Claims (20)

  1. 第１導電層と
    前記第１導電層上に設けられる第１絶縁層と、
    前記第１絶縁層中に設けられ、前記第１導電層まで延びる削設構造と、
    前記第１導電層と隣接して電気的に接続された第２導電層、前記第２導電層の内側に設けられた第２絶縁層、及び前記第２絶縁層の内側に設けられた第３導電層を有し、前記削設構造に設けられるＭＩＭキャパシタと
    を備え、
    前記第１導電層は、前記削設構造の床として機能し、
    前記削設構造は、前記床から離れる方向に延びる側壁をさらに含み、
    前記第２導電層は、前記床及び前記側壁の第１部分を覆い、
    前記第２絶縁層は、前記第２導電層及び前記側壁の第２部分を覆う埋め込みメモリデバイス。
  2. 前記第１導電層は、銅線である請求項１に記載の埋め込みメモリデバイス。
  3. 前記第３導電層は、銅プラグである請求項２に記載の埋め込みメモリデバイス。
  4. 前記第２絶縁層は、共形誘電体膜である請求項３に記載の埋め込みメモリデバイス。
  5. 前記共形誘電体膜は、高誘電率材料を含む請求項４に記載の埋め込みメモリデバイス。
  6. 削設構造の垂直側壁に金属をパターニングする方法であって、
    前記金属の一部分が、前記削設構造内においてスピンオングラス材料の上方で露出するように、前記スピンオングラス材料を前記削設構造内に配置する段階と、
    第１のウェット化学エッチングを使用して前記金属の前記一部分をエッチングし、前記垂直側壁から取り除く段階と、
    第２のウェット化学エッチングを使用してエッチングすることにより、前記削設構造から前記スピンオングラス材料を取り除く段階と
    を備える方法。
  7. 前記スピンオングラス材料を前記削設構造内に配置する段階は、
    前記削設構造を前記スピンオングラス材料で満たす段階と、前記金属の前記一部分が露出するように、前記スピンオングラス材料の一部分を取り除く段階と
    を有する請求項６に記載の方法。
  8. 前記スピンオングラス材料は、ポリメチルシロキサン膜を含む請求項７に記載の方法。
  9. 前記スピンオングラス材料の一部分を取り除く段階は、プラズマエッチングを使用して、前記スピンオングラス材料の前記一部分を取り除く段階を含む請求項７に記載の方法。
  10. 前記第１のウェット化学エッチングは、酸性ベースの水溶性化学作用を含む請求項６に記載の方法。
  11. 前記第２のウェット化学エッチングは、アルカリ性の水溶性化学作用を含む請求項１０に記載の方法。
  12. 前記スピンオングラス材料を前記削設構造内に配置する段階は、スピンコーティング技術を使用して前記スピンオングラス材料を堆積する段階を有する請求項６に記載の方法。
  13. 埋め込みＭＩＭキャパシタを形成する方法であって、
    金属線がビアの底部に露出するように、誘電体材料中に前記ビアを形成する工程と、
    前記ビアに、前記埋め込みＭＩＭキャパシタの下部電極として機能する共形金属膜を堆積する工程と、
    前記ビアをスピンオングラス材料で満たす工程と、
    前記スピンオングラス材料の第１部分を取り除いて、前記ビア内に残存する前記スピンオングラス材料の第２部分の上方に、前記共形金属膜の一部分を前記ビア内で露出させる工程と、
    第１のウェット化学エッチングを使用して、前記共形金属膜の前記一部分をエッチングして取り除く工程と、
    第２のウェット化学エッチングを使用してエッチングすることにより、前記スピンオングラス材料の前記第２部分を前記ビアから取り除く工程と、
    前記ビアに、前記埋め込みＭＩＭキャパシタの絶縁層として機能する共形誘電体層を堆積する工程と、
    前記ビアを、前記埋め込みＭＩＭキャパシタの上部電極として機能する金属プラグで埋める工程と
    を備える方法。
  14. 前記金属線は、銅を含む請求項１３に記載の方法。
  15. 前記金属プラグは、銅を含む請求項１４に記載の方法。
  16. 前記ビアを前記金属プラグで埋める工程は、電気めっき技術を使用して、前記銅を堆積させることを含む請求項１５に記載の方法。
  17. 前記共形誘電体層は、高誘電率材料を含む請求項１５に記載の方法。
  18. 前記第１のウェット化学エッチングは、酸性ベースの水溶性化学作用を含む請求項１３に記載の方法。
  19. 前記第２のウェット化学エッチングは、アルカリ性の水溶性化学作用を含む請求項１８に記載の方法。
  20. 前記ビアを前記スピンオングラス材料で満たす工程は、スピンコーティング技術を使用して前記スピンオングラス材料を堆積することを含む請求項１３に記載の方法。
JP2011529301A 2008-09-30 2009-09-28 削設構造の側壁に金属をパターニングする方法、及びメモリデバイスの製造方法 Expired - Fee Related JP5358848B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/286,338 2008-09-30
US12/286,338 US7927959B2 (en) 2008-09-30 2008-09-30 Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby
PCT/US2009/058540 WO2010039629A2 (en) 2008-09-30 2009-09-28 Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded mim capacitor using same, and embedded memory device produced thereby

Publications (2)

Publication Number Publication Date
JP2012504344A true JP2012504344A (ja) 2012-02-16
JP5358848B2 JP5358848B2 (ja) 2013-12-04

Family

ID=42057232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529301A Expired - Fee Related JP5358848B2 (ja) 2008-09-30 2009-09-28 削設構造の側壁に金属をパターニングする方法、及びメモリデバイスの製造方法

Country Status (6)

Country Link
US (3) US7927959B2 (ja)
EP (1) EP2329524A4 (ja)
JP (1) JP5358848B2 (ja)
KR (1) KR101345926B1 (ja)
CN (1) CN102165580A (ja)
WO (1) WO2010039629A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823954B2 (ja) * 2007-03-30 2011-11-24 本田技研工業株式会社 自動二輪車用可動ステップ
US7927959B2 (en) 2008-09-30 2011-04-19 Intel Corporation Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby
US8441097B2 (en) 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
US8502293B2 (en) 2010-12-22 2013-08-06 Intel Corporation Capacitor with recessed plate portion for dynamic random access memory (DRAM) and method to form the same
US20120161215A1 (en) * 2010-12-22 2012-06-28 Nick Lindert Rectangular capacitors for dynamic random access memory (dram) and dual-pass lithography methods to form the same
US20120223413A1 (en) 2011-03-04 2012-09-06 Nick Lindert Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
SG192574A1 (en) 2011-03-11 2013-09-30 Fujifilm Electronic Materials Novel etching composition
US8519510B2 (en) * 2011-06-21 2013-08-27 Intel Corporation Semiconductor structure having an integrated quadruple-wall capacitor for embedded dynamic random access memory (eDRAM) and method to form the same
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
US8709277B2 (en) * 2012-09-10 2014-04-29 Fujifilm Corporation Etching composition
US9741817B2 (en) * 2016-01-21 2017-08-22 Tower Semiconductor Ltd. Method for manufacturing a trench metal insulator metal capacitor
CN109509836B (zh) 2017-09-14 2022-11-01 联华电子股份有限公司 形成存储器电容的方法
US10292269B1 (en) * 2018-04-11 2019-05-14 Qualcomm Incorporated Inductor with metal-insulator-metal (MIM) capacitor
US11088154B1 (en) * 2020-02-11 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric device and methods of fabrication thereof
WO2021226714A1 (en) * 2020-05-11 2021-11-18 Vuereal Inc. Passing signals through micro device sidewalls

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
JP2002270798A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6670237B1 (en) * 2002-08-01 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Method for an advanced MIM capacitor
JP2005032800A (ja) * 2003-07-08 2005-02-03 Renesas Technology Corp 半導体装置の製造方法
US20050106809A1 (en) * 2003-11-14 2005-05-19 Shea Kevin R. Reduced cell-to-cell shorting for memory arrays
JP2005150159A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 半導体装置、及び、半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730561B2 (en) * 2001-06-06 2004-05-04 Applied Materials, Inc. Method of forming a cup capacitor
DE10255841A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Kondensator mit ruthenhaltigen Elektroden
KR100532455B1 (ko) 2003-07-29 2005-11-30 삼성전자주식회사 Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
US7224014B2 (en) * 2003-12-05 2007-05-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR20050112396A (ko) 2004-05-25 2005-11-30 삼성전자주식회사 Ｍｉｍ 구조의 캐패시터를 포함하는 반도체 디바이스 및그 제조 방법
KR100614803B1 (ko) * 2004-10-26 2006-08-22 삼성전자주식회사 커패시터 제조 방법
KR100853092B1 (ko) 2006-08-29 2008-08-19 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 제조 방법
KR100835409B1 (ko) 2006-11-03 2008-06-04 동부일렉트로닉스 주식회사 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법
WO2008087498A1 (en) * 2007-01-17 2008-07-24 Stmicroelectronics Crolles 2 Sas Dram stacked capacitor and its manufacturing method using cmp
TW200933710A (en) * 2008-01-29 2009-08-01 Promos Technologies Inc Method for preparing doped polysilicon conductors and method for preparing trench capacitor structures using the same
US7927959B2 (en) 2008-09-30 2011-04-19 Intel Corporation Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270798A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6670237B1 (en) * 2002-08-01 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Method for an advanced MIM capacitor
JP2005032800A (ja) * 2003-07-08 2005-02-03 Renesas Technology Corp 半導体装置の製造方法
JP2005150159A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US20050106809A1 (en) * 2003-11-14 2005-05-19 Shea Kevin R. Reduced cell-to-cell shorting for memory arrays

Also Published As

Publication number Publication date
WO2010039629A2 (en) 2010-04-08
KR20110063795A (ko) 2011-06-14
CN102165580A (zh) 2011-08-24
EP2329524A2 (en) 2011-06-08
US8441057B2 (en) 2013-05-14
JP5358848B2 (ja) 2013-12-04
KR101345926B1 (ko) 2013-12-27
US20130234290A1 (en) 2013-09-12
US20100079924A1 (en) 2010-04-01
EP2329524A4 (en) 2013-05-15
WO2010039629A3 (en) 2010-07-01
US7927959B2 (en) 2011-04-19
US9224794B2 (en) 2015-12-29
US20110134583A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5358848B2 (ja) 削設構造の側壁に金属をパターニングする方法、及びメモリデバイスの製造方法
US8664075B2 (en) High capacitance trench capacitor
US7678696B2 (en) Method of making through wafer vias
JP5640210B2 (ja) 凹型電極を有するキャパシタを備えるメモリデバイス及び当該メモリデバイスを形成する方法
TWI538226B (zh) 具有高結構強度之堆疊型電容器之製造方法
US8652924B2 (en) Methods of fabricating a storage node in a semiconductor device and methods of fabricating a capacitor using the same
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
TW201027626A (en) Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
CN110061001A (zh) 半导体元件及其制作方法
CN113013092A (zh) 半导体结构的形成方法及半导体结构
US20100059799A1 (en) Method for manufacturing semiconductor device
US9837305B1 (en) Forming deep airgaps without flop over
KR20170082732A (ko) 반도체 장치 및 이의 제조 방법
CN109994449B (zh) 具有支撑图案的半导体器件
US8779546B1 (en) Semiconductor memory system with bit line and method of manufacture thereof
KR100965215B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
TWI602309B (zh) 電容器結構及其製造方法
KR20020058573A (ko) 반도체소자 및 그 제조 방법
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
CN113496994A (zh) 集成组合件、其制作方法、半导体存储器及电子设备
US20120100713A1 (en) Method for manufacturing semiconductor device
CN113659073A (zh) 非易失性存储装置及其形成方法
CN116685142A (zh) 半导体元件的制造方法
CN116896862A (zh) 半导体器件
TW202027255A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130814

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees