JP6286078B2 - 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法 - Google Patents

銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法 Download PDF

Info

Publication number
JP6286078B2
JP6286078B2 JP2017018334A JP2017018334A JP6286078B2 JP 6286078 B2 JP6286078 B2 JP 6286078B2 JP 2017018334 A JP2017018334 A JP 2017018334A JP 2017018334 A JP2017018334 A JP 2017018334A JP 6286078 B2 JP6286078 B2 JP 6286078B2
Authority
JP
Japan
Prior art keywords
copper
dielectric material
diffusion barrier
layer
direct bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017018334A
Other languages
English (en)
Other versions
JP2017108153A (ja
Inventor
レア・ディ・チョッチョ
ピエリック・グーギャン
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2017108153A publication Critical patent/JP2017108153A/ja
Application granted granted Critical
Publication of JP6286078B2 publication Critical patent/JP6286078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、銅部分及び誘電材料から作られる部分の両方を含む２つの表面間において直接ボンディングによって２つの要素を組み立てる方法に関連し、この方法は、マイクロエレクトロニクス及びナノエレクトロニクスデバイスの製造において特に使用し得る。
マイクロエレクトロニクス及びナノエレクトロニクスデバイスにおける三次元集積化によって、デバイスの大きさを低減することができ、それらの電力消費を低減することができ、通信速度、性能、動作周波数などを向上することができる。
三次元集積化は、特にボンディングパッドの位置合わせを伴うボンディング、薄膜化及び積層体全体の垂直相互接続の段階を含む。
シリコンを貫通する接続ビアを形成することからなるＴＳＶ（Through-Silicon Via）技術が使用される。しかしながら、高い相互接続密度を得ると共に技術を簡素化するために、要素を組み立てることが好ましく、特に金属−金属ボンディングによって直接的に接続部を組み立てることが好ましい。
銅は、ボンディングパッドを製造するために特に幅広く使用される金属の１つである。
熱圧縮による又は超高真空における種々の方法が銅−銅の直接ボンディングのために存在し、ここで、表面はアルゴンプラズマを用いて活性化されている。これらのプロセスによって、満足がいく結果が得られるようになる。しかしながら、それらは、表面の準備における超高真空又はボンディングを達成するための高温を必要とし、又は、この作業が特定の雰囲気で行われることを必要とする。圧力の印加は、マイクロエレクトロニクス及びナノエレクトロニクスデバイスを損傷し得る。
組み立てられる表面は、誘電材料の部分で分離される銅の部分、又は、電気絶縁体誘電領域によって半導体材料の領域内に画定される銅の部分から構成され得る。
銅パッドが接触されると、１つの表面の銅パッドの自由面が他の表面の銅パッドの自由面に位置合わせされる。この位置合わせは、概して完全ではなく、パッドの領域の一部が誘電材料に接触し得る。また、この接触は、一領域から他の領域の誘電材料への銅拡散を引き起こし得、それは、トランジスタ並びにマイクロエレクトロニクス及びナノエレクトロニクスデバイスにおいて問題であり、禁止される漏れ電流を引き起こし得る。
結果的に本発明の目的は、組み立てられた対向する面の他の材料への銅拡散が制限され又は避けられる、銅、及び他の材料、例えば誘電材料を含む、対向する混合領域を含む構造体を製造する新規な方法を提供することである。
前述の目的は、ボンディングされる要素が接触する前に、非常に低い程度の粗さを達成するように接触される表面が研磨される直接ボンディング方法によって達成され、その間に、導電性の自己整合の拡散障壁が銅領域に製造される。
それらが接触される前に、例えばプラズマによってこれらの領域を再活性化し得る。
すなわち、組立体は、直接ボンディングによって自己整合された拡散障壁を有する銅部分を含む要素から作られる。これらの障壁は、ボンディングを妨げず、又は組み立てられた対向する銅領域における電気伝導のレベルを抑制しない。
有利な実施形態において、表面がボンディング用に接触された際に接触がもたらされる領域における表面の粗さは、好ましくは１ｎｍＲＭＳ未満であり、より好ましくは０．５ｎｍＲＭＳ未満である。
このような粗い値は、化学機械的研磨によって得られ得る。
銅上に成膜された自己整合の拡散障壁の厚さは、多くても研磨中における銅部分の表面に形成される凹みの深さに等しく、凹みの深さは、例えば２０ｎｍ程度であり得る。有利な変形例において、自己整合の拡散障壁は、表面の残部と比較して窪まされ得る。
従って、第２の拡散障壁が要素の表面に対して窪まされる場合、要素が接触すると、ボンディングが誘電領域において起こり、後続の熱処理によって銅領域のボンディングが可能になる。第２の拡散障壁が突出する場合、それらが接触すると、ボンディングが銅パッドにおいて起こり、熱処理によって誘電領域におけるボンディングが可能になる。最後に、表面が十分に平坦である場合、すなわち誘電領域の表面及び銅領域の表面がほぼ同一平面にある場合、表面が接触すると、ボンディングは、表面全体にわたって直接起こる。この場合それらが接触すると、その最中又はその後に行われる熱処理によって、結合エネルギーが増加する。
本発明の主題は、少なくとも１つの誘電材料によって分離された銅部分を備える表面を有する第１及び第２の要素の直接ボンディングによる組立方法であって、前記方法は、
（Ａ）前記第１及び第２の要素の前記表面を研磨する少なくとも１つの段階であって、前記組み立てられる表面が、粗さ及び親水性に関してボンディングによる組立に適合するようになる段階と、
（Ｂ）前記第１及び第２の要素の前記銅部分に選択的に拡散障壁を形成する段階であって、前記第１及び第２の要素の前記拡散障壁の表面が、５ナノメートル未満内まで前記表面と同じ高さであるような段階と、
（Ｃ）前記２つの表面を接触させる段階であって、一方の表面の前記銅部分が他の表面の銅部分を少なくとも部分的に覆って、直接ボンディングが前記表面間に得られるような段階と、
を含む、組立方法である。
前記拡散障壁の合金は、例えばＣｏＷＢ、ＣｏＷＰ又はＣｏＷＢＰである。
段階（Ａ）は、好ましくは、
（ａ）１ｎｍＲＭＳ未満の粗さ及び親水性表面を得るために前記表面を研磨する少なくとも１つの段階と、
（ｂ）前記研磨による粒子の存在及び腐食防止剤の大部分を除去するために前記表面を洗浄する少なくとも１つの段階と、
を含む。
前記表面を接触させる前に、段階（Ｃ）は、前記表面を再活性化する段階であって、それらが親水性であるようにする段階を含む。
前記表面の再活性化は、好ましくはプラズマ、例えばＨｅ／Ｈ２、又は、Ｎ２／Ｈ２、又は、Ｏ２／Ｈ２のプラズマによって得られる。
段階（Ｃ）における前記表面の接触を開始する動作は、環境温度及び大気圧で行なう。
前記重畳領域の前記銅部分間において段階（Ｃ）における前記直接ボンディングは、環境温度及び大気圧で行なう。
他の例示の実施形態において、前記銅部分間の前記重畳領域における前記直接ボンディングは、熱処理後に行われる。
ある例示の実施形態において、段階（Ｂ）は、以下の段階：
（ｂ１）前記要素の表面を洗浄し、前記生来の銅酸化物を除去する段階と、
（ｂ２）前記表面に、前記銅と反応する触媒、例えばパラジウムを堆積する段階と、
（ｂ３）前記拡散障壁を所定の厚さを超えて電解成長させる段階と、
を含む。
前記拡散障壁の材料は、コバルトベースの三元合金であり得る。
他の例示の実施形態において、段階（Ｂ）は、以下の段階：
（ｂ１’）前記要素の表面を洗浄し、前記生来の銅酸化物を除去する段階と、
（ｂ２’）自己活性化溶液を用いて前記銅部分の前記拡散障壁を成長させる段階と、
を含む。
基板上に誘電材料層が成膜され、前記誘電材料層がエッチングされ、銅層が、前記誘電材料層を重畳し、前記誘電材料層のエッチング部を充填する基板を備える要素を用いて開始して、研磨の段階（Ａ）は、
（ａ１）おおよそ平坦な銅表面が得られるまで、平坦化化学溶液（levelling chemical solution）を用いて各要素の前記銅層を化学機械的研磨する段階と、
（ａ２）前記エッチング部分の外側の前記誘電材料層にある全ての銅が除去されるまで選択的な非平坦化化学溶液（non-levelling chemical solution）を用いて残部の前記銅層を化学機械的研磨する段階と、
を含む。
他の特徴によれば、前記要素は、前記誘電材料層及び前記銅層の間の他の拡散障壁を含み、段階（ａ２）において、前記銅層が前記エッチング部分の外側の他の拡散障壁に現れるまで前記銅層を研磨する。
他の特徴によれば、例えば前記銅を前記誘電材料層の表面から窪ませ得る。前記拡散障壁の成長を、例えばその厚さが最大で前記誘電材料層の表面と前記窪まされた銅表面との間の距離に等しいときに停止し得る。
図１Ａは、本発明によるボンディング方法の一例の種々の段階の概略図である。 図１Ｂは、本発明によるボンディング方法の一例の種々の段階の概略図である。 図１Ｃは、本発明によるボンディング方法の一例の種々の段階の概略図である。 図１Ｄは、本発明によるボンディング方法の一例の種々の段階の概略図である。 図２Ａは、研磨段階の概略図である。 図２Ｂは、研磨段階の概略図である。 図３Ａは、自己整合の拡散障壁の成膜の一例の概略図である。 図３Ｂは、自己整合の拡散障壁の成膜の一例の概略図である。 図３Ｃは、自己整合の拡散障壁の成膜の一例の概略図である。 図３Ｄは、自己整合の拡散障壁の成膜の一例の概略図である。 図４は、本発明による方法によって得られる組立体の変形例の断面図である。
本発明は、以下に続く詳細な説明及び添付の図面を用いてより理解されるだろう。
本発明による方法は、例えば、銅部分及び例えばＳｉＯ２である誘電材料を備える２つの表面間における直接ボンディングからなる。変形例として、表面の少なくとも１つが、例えば半導体材料である第３の材料の部分内の誘電材料の部分によって画定された銅部分を備えることができる。
同一の構造を有しない、表面が接触する２つの要素の組立体は、本発明の範囲を超えるものではない。
場合によっては分子結合と呼ばれる直接ボンディングは、２つのほぼ平坦な表面を接触させる動作として理解され、これらの２つのほぼ平坦な表面は、この間に接着材料のあらゆる付加なしに互いに付着する。
以下の詳細な説明において、本発明による方法は、特に銅ボンディングパッドの接続を製造するための、ナノエレクトロニクス又はマイクロエレクトロニクスデバイスの製造用の２つの要素のボンディングに関して記載されるが、本発明による方法は、必ずしもボンディングパッドではない銅部分のボンディングに適用される。それらは、例えば、図４に概略的に示される貫通シリコンビアであり得る。さらに、本発明による方法は、銅の望まれない拡散を防止しながら、銅を含む混合表面を組み立てることが望まれる全ての分野において使用され得る。
図１Ｄにおいて、本発明による方法によって組み立てられる第１の要素Ｉ及び第２の要素ＩＩが確認できる。
第１の要素Ｉは、例えばシリコンで作られる基板２、例えばＳｉＯ２である誘電材料層４、誘電材料４のエッチングされた領域における銅パッド６、誘電材料層４及び銅パッド６の間の第１の拡散障壁８、及び、銅の第２の拡散障壁を形成する各々のパッド６上の層１０を備える。
第１拡散障壁８は、例えばＴｉＮで作られ、より一般的には、銅拡散が低く、その上に成膜される誘電体に満足がいくほど付着する金属で作られる。例えば白金又はタングステンが拡散障壁として使用され得る。それはまた、数層の積層体、例えばＴｉ／ＴｉＮ、又は、Ｔａ／ＴａＮであり得る。
誘電材料は、有利にはＳｉＯ２であるが、それは、より一般的には、例えばＳｉＯＣＨ、ＳｉＮ又はＳｉＣＮなどの酸化物若しくは窒化物、又は、ポリマーであり得る。
第２の要素ＩＩは、図１Ｄに示されるが、同様である。それはまた、誘電材料層１０４に銅パッド１０６を備え、パッド１０６は、銅の第２の拡散障壁１１０で覆われる。第１の拡散障壁１０８はまた、パッド１０６及び誘電材料層１０４の間に存在する。
変形例として、図４に示されるように、要素Ｉ’’及び／又はＩＩ’’は、基板２０２を最後まで貫通するパッド２０６を含み得、パッド２０６を囲う誘電領域２０４によってこの基板から電気的に隔離されながら貫通ビア（ＴＳＶ）を形成する。第１の拡散障壁２０８は、パッド２０６及びこの誘電領域２０４の間に同様に含まれ得る。第２の拡散障壁２１０はまた、パッド２０６に成膜される。
第２の拡散障壁１０、１１０は、“自己整合”と呼ばれ、すなわち、それらは、この位置合わせに関するあらゆる要求なしに、対象の銅領域と正確に位置合わせされる。この位置合わせは、これらの障壁用に選択される成膜の方法、すなわち銅上のこれらの障壁の選択的な成長の直接の結果として得られる。拡散障壁８、１０８は、それらの部分において、銅の成膜前に、誘電材料の全表面に有利に成膜される。第２の拡散層の成膜の方法の例は、発明の詳細な説明において続いて記載される。
本発明による方法の目的は、第１の要素Ｉのパッド６が第２の要素ＩＩのパッド１０６に少なくとも部分的に接触し、要素Ｉ及び要素ＩＩの間に満足がいく電気伝導を提供するように、これらの２つの要素Ｉ、ＩＩを組み立てることである。
本発明による方法は、
−第２の拡散障壁の表面が・・・ように、接触される表面を研磨する少なくとも１つの段階（Ａ）、
−銅パッドの自由表面に拡散障壁を形成する段階（Ｂ）、
−表面を接触させる段階であって、表面による２つの要素の親水性直接ボンディングを引き起こす段階（Ｃ）、
を含む。
この段階は、有利には環境温度及び大気圧で行い得る。
段階（Ａ）は、（ａ）パッド６、１０６を有する表面を開放するために要素Ｉ、ＩＩを研磨する段階であって、２つの要素が、接触がもたらされる部分の領域において、それらが接触されるとすぐに接触するこれらの領域における直接ボンディングを可能にする粗さ及び親水性を有するようにする段階、を含む。
粗さは、好ましくは１ｎｍＲＭＳ未満であり、又はより好ましくは０．５ｎｍＲＭＳ以下である。この段階はまた、誘電材料４で形成された表面が開放されることを可能にし得る。段階（Ａ）は、好ましくは、研磨による粒子の存在を排除するために前記表面を洗浄する段階を含む。この段階の結果、これらの面は親水性である。
少なくとも誘電材料の部分の再活性化の段階は、表面を親水性にする目的で、表面を接触させる段階の前に含まれ得る。
我々は、以下に、図１Ｄの組立体が得られることを可能にする、本発明によるボンディングの方法を詳細に説明する。
要素Ｉ及びＩＩは、同一の段階によって製造される。
その表面に誘電層４を備える基板２において、誘電層４は、銅パッドを受け入れるための位置１４におけるその厚さ未満である特定の深さまで局所的にエッチングされる。次いで、拡散障壁を形成する層８は、コンフォーマル形式で成膜される。この層は、広い厚さ範囲（一般的には５ｎｍから１００ｎｍ）を有し得る。
図１Ａにおいて、要素Ｉ’は、パッド６を製造するための銅層１２のこの積層体における成膜後に見られ得る。
銅層１２は、拡散障壁を形成する第１の層８上に成膜される。
図１Ｂにおいて表される後続の段階において、銅層１２は、誘電材料４がエッチング領域１４の外側に露出するまで研磨される。
この研磨は、図２Ａ及び図２Ｂに表される２つの段階において行なう。第１の段階は、第１の拡散障壁が覆われなくなるまで銅層１２を研磨し（図２Ａ）、続いて誘電材料４が覆われなくなるまで第１の拡散層８を研磨する（図２Ｂ）ことからなる。この段階の研磨は、有利には誘電材料４の表面及び銅の表面が略同一の高さになるまで行なわれる。銅パッドの大きさ及び密度に依存する数ナノメートルの差、一般的には５ｎｍの差は、許容され得、依然として直接ボンディングに適合可能である。従って、パッドの表面は、誘電材料の表面から窪まされ得、又は誘電材料の表面から突出し得る。
研磨は、有利には、誘電材料４及び銅の表面の粗さが１ｎｍＲＭＳ（二乗平均平方根）、有利には０．５ｎｍＲＭＳ未満であるようなものである。
図１Ａの構造体が図２Ｂの構造体に変形されることを可能にする研磨の段階は、例えば、ＣＭＰ（化学機械的研磨）に基づくものである。
第１の研磨段階（ａ）において、銅層１２は、特にエッチングされた領域１４のために銅層１２の成膜後に得られる起伏を取り除くように平坦化され、この手段によって略平坦な層１２を得られる。このために、化学機械的研磨は、平坦化化学溶液を用いて行なわれる。低減される構造体上に材料が堆積された後にその段階が存在することを可能にする際に、化学薬品又はスラリーは、“平坦化溶液”と呼ばれる。用語“スラリー”は、酸性又は塩基性化学溶液の懸濁液中の粒子を意味する。
続いて、段階（ａ２）において研磨が行なわれ、その目的は、エッチングされた領域１４の外側の第１の拡散障壁８に位置する銅層を、これらの領域の第１の拡散障壁８を露出するためのこの手段により除去することである。これを達成するために、化学機械的研磨は、拡散障壁上において選択的な非平坦化スラリーを用いて行なわれ、すなわち、それは、銅を攻撃し、拡散障壁を攻撃しない。次いで銅パッドの自由表面は、ディッシング（凹み）とも呼ばれる皿型のプロファイル１８を有する。これらの凹みの深さは、例えば２０ｎｍ程度である。
凹みの深さは、研磨パラメータ、例えば圧力、研磨時間、使用されるスラリーの選択によって制御され得る。
次の段階（ａ３）において、拡散障壁及び場合によっては誘電材料の部分は除去される。
我々は、以下に、本発明を実施する化学機械的研磨を行なうために使用され得る手段をより詳細に説明する。
研磨される要素Ｉ’の表面は、粘弾性の多孔性ポリウレタンからなる“パッド”と呼ばれる織物上で擦られ、その特性（気孔及びパターンの硬度、圧縮率、形状及び寸法）は、研磨される材料の性質に依存する。要素２の表面における材料は、織物及び／又は“スラリー”（酸性及び塩基性の化学溶液の懸濁液の粒子）とも呼ばれる粒子を含有する溶液を用いて化学反応及び機械的作用によって引き剥がされる。これらのスラリーは、溶液中（コロイド溶液、ミセル溶液、ラングミュアーブロジェット溶液等）のナノメートルサイズの粒子からなる。
研磨は、幾つかの作用の組合せを用いて行なわれる：
−表面で織物及び／又はスラリー粒子を擦ることによって得られる機械的作用。この材料の除去速度は、以下の式においてＰｒｅｓｔｏｎによってモデル化されている。
ＲＲ＝ＫＰ×Ｐ×Ｖ ［１］
ここで、
ＲＲ（除去速度）：所定の点における除去の速度（ｎｍ／ｍｉｎ）、
ＫＰ＝材料、織物、研磨剤の種類、温度等の特性を考慮したプレストン定数、
Ｐ＝印加圧力（ニュートン）、
Ｖ＝織物に対するプレートの点の線速度（ｍ／ｓ）。
−銅及び誘電材料を同時に研磨することが望まれる研磨中における化学的作用。従って、スラリーは、それらが銅及び誘電材料上における化学的作用を有するように選択される。銅に関して、化学的作用は、研磨される表面との反応が起こることを可能にする、一般的に酸及び／又は酸化剤を用いた攻撃に起因する。
スラリーは、一般的に、金属を攻撃する化学試薬、酸化剤（一般的にＨ２Ｏ２）、スラリーの酸性又は塩基性溶液に加えられるｐＨ安定剤、及び、腐食防止剤を含む。化学溶液は、材料の表面に金属酸化物を形成することによってその材料を不動態化し（Ｋ１）、その金属酸化物は、織物によって及び適用可能であればスラリー粒子によって機械的に除去される（Ｋ２）。
化学溶液は、ＣｕＯｘで形成される。
Figure 0006286078
化学反応は、研磨メカニズムを容易にし、加速させる。他の化学反応は、可溶性の銅／銅＋又は銅／Ｃｕ２＋金属カチオンの形成を通して生み出され得、これらは、織物及び／又はスラリー粒子によって研磨される表面から除去され得る。
誘電材料に関して、使用されるスラリーは、一般的に水溶液である。
水は、誘電体、例えばシリコン酸化物を研磨するために非常に有用である。２つの化学反応が含まれる。
最初に、圧力の作用の下、水が浸透し、シリコン酸化物のいくつかのＳｉ−Ｏ結合を破壊し、水和した表面を生成する。
（Ｓｉ−Ｏ−Ｓｉ）結合の分離は、二酸化シリコン内の水の拡散によって制御される。GC Schwarzによる“半導体相互接続技術のハンドブック”という文献に特に記載されているように、研磨は、以下の可逆的な水和反応（重合）が逆方向、すなわち水和（重合）の方向で生じることができる際に起こる。
Figure 0006286078
シリコンプレートに対する織物の移動は、スラリー粒子が表面から剥がされるのを可能にし、それによって表面粒子の原子を除去する。
銅及び誘電材料の両方の化学的攻撃を生成するために、以下の脱イオン水の可溶化によって得られる水溶液を使用することが可能である：
−銅研磨速度を増加することを可能にする、１つ又は２つの錯化剤又は金属エッチング剤の、及び該当する場合、金属化合物（グリシン、ＮＨ３、ＥＤＴＡ等）の脱イオン水。
−銅の腐食防止剤（ベンゾトリアゾール ＢＴＡ、トリアゾール ＴＡ等）の脱イオン水。銅膜を不動態化する薬剤は、平坦化される下部領域において明らかに研磨速度を低下させる。２つの防止剤がしばしば使用される。
−ｐＨを安定化させる界面活性剤の脱イオン水。使用される他の材料等に比べて銅の研磨の選択性を改善する。
−ｐＨ及び／又はその濃度に依存して、不溶性の銅酸化物又は銅水酸化物による銅の被膜、又は、水溶液に溶解することができる金属カチオンによる腐食を形成することができる酸化剤（Ｈ２Ｏ２、ＫＩＯ３、ヒドロキシアミン等）の脱イオン水。
−有利には安定な粒子懸濁を得るために加えられる１から１２のｐＨを有するアニオン又はカチオンコロイド粒子の脱イオン水。この粒子は、二酸化シリコン、炭素、セリウム酸化物、アルミナ又はポリマーなどのように混じりけのないものであり得る。基本となる粒子の大きさは、選択される溶解プロセスによって決定される。それらは、３ｎｍから３００ｎｍまで変化し得る。水溶液中の粒子の質量割合は、数ｐｐｍから５０％の間であり得る。
一例として以下の水溶液が使用され得る：
−段階（ａ１）において、ＣＭＣ社（Cabot Microelectronic Corporation）から販売されるスラリーＥＰＬ２３６１、又は、ＤＡＮＭ（Dupont Air Product Nanomaterials L.L.C）のＣｏｐｐｅＲｅａｄｙ（登録商標）ＣＵ３９００が使用され得る。
−段階（ａ２）において、ＤＡＮＭのスラリーＤＰ５１０、Ｒｏｈｍ＆ＨａａｓのＲＬ３０００、日立のＨＳ−Ｃ９３０−３又はＣＭＣのＣ７０９２が使用され得る。
−段階（ａ３）において、Ｒｏｈｍ＆ＨａａｓのスラリーＣｕＳ−１３５１、ＣＭＣのＢ８５００、ＤＡＮＭのＤＰ６５４５、日立のＹ８１５又はフジミ社のＦＣＢ−８３７が使用され得る。
使用される研磨織物の特性は、拡散障壁又はボンディング層の有無に関わらず、絶縁材料に形成され、銅が充填されるキャビティの寸法に依存する。
一例として、１０μｍより広い幅のキャビティの場合、例えばＲｏｈｍ＆Ｈａａｓ社のＩＣ１０００又はＣＭＣ社のＤ１００である、５０から７０の“ショアＤ硬度”、６０から９０ｍｇ／ｃｍ３の密度及び４％未満の圧縮率を有する、平坦化織物（levelling fabrics）として知られるポリウレタン織物が選択される。
１０μｍ未満のキャビティの場合、例えば５０から７０の“ショアＡ”硬度、２０から４０ｍｇ／ｃｍ３の密度及び１０から２５％の圧縮率を有する“中程度”の織物が選択され得る。この用途において、例えばＲｏｈｍ＆Ｈａａｓ社のＳｕｂａ ＩＶである。
１マイクロメートル程度の大きさのキャビティの場合、この粒子によって特定の延性材料が引っ掻きされ得るので、例えばＲｏｈｍ＆Ｈａａｓ社からのＰＯＬＩＴＥＸ（登録商標）又はＦｕｊｉｂｏ（登録商標）ブランドの織物である、５０から８０の“ショアＡ”硬度、２０ｍｇ／ｃｍ３未満の密度及び３０％超の圧縮率を有する“仕上げ研磨織物”として知られる研磨織物が望ましい。
例えば、これらの要素は、例えばＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ ＵＳＡのＭｉｒｒａ又はＲｅｆｌｅｘｉｏｎタイプ、Ａｌｐｓｉｔｅｃ ＦｒａｎｃｅのＭｅｇａｐｏｌ Ｍ５５０、又はＥｂａｒａ ＪａｐａｎのＦＲＥＸである従来の研磨装置で処理される。
研磨パラメータは、０．０２ｄａＮ／ｃｍ２から１ｄａＮ／ｃｍ２の基板に加えられる加圧力、０．１ｍ／ｓから３ｍ／ｓの織物の点に対する基板の点の速度、１から４５０ｍｍまで変化する基板の場合における５から３００ｍｌまでの水溶液の流速、及び、２から７０℃の温度である。
上述の適用の条件は、優先的には、１ｍ／ｓの速度、及び、５２℃の温度において２００ｍｍの基板に対する１５０ｍｌの水溶液流速と共に０．１ｄａＮ／ｃｍ２である。
化学機械的洗浄の段階後に、特に研磨残留物を除去するために、例えば化学的に中性な媒体で（すなわち水の存在下で）又はアルカリ媒体下でプレートをブラッシングすることによる洗浄の段階が一般的には含まれる。
図１Ｃにおいて表される後続の段階において、第２の拡散障壁１０が銅パッド６に成膜される。
第２の拡散障壁１０の厚さは、パッド６の表面に形成される凹みの深さに略等しいものであり得る。
残部は、直接ボンディング段階に適合可能である一方で、第２の拡散障壁１０の表面は、有利には、組み立てられる表面の残部に対して窪まされる。この凹部は、好ましくは５ｎｍ未満である。
拡散障壁が数ナノメートル、一般的には５ｎｍほど表面の残部に対して突出する場合は許容され、依然として後続の直接ボンディング段階に適合可能である。
図１Ｃにおいて、第２の拡散障壁１０の自由表面は、誘電材料層４の自由表面と同じ高さである。
図３Ａから図３Ｄにおいて、第２の拡散障壁１０の製造プロセスの一例が概略的に表され得る。
第１段階（図３Ａ）において、図２Ｂの要素の表面は洗浄され、生来の銅酸化物は、洗浄溶液によって除去される。次いで乾燥作業が、例えば窒素流下で行われ得る。
以下の段階において、例えばパラジウムまたはホウ素である触媒を含有する溶液は、要素の表面において蒸発される（図３Ｂ）。この触媒は、銅と反応する。次いで反応していない余剰の触媒を除去するために洗浄が行われ得る。反応した触媒が銅パッド１６にアイランド１６を形成する。
後続の段階において、拡散障壁は、パッド６上に形成され、成長し、アイランド１６は、この堆積用の触媒として作用する。それは、例えば、図３Ｃに示されるような自己触媒的な成長である。第２の拡散障壁１０の厚さは、時間で制御される。この成長は、例えば溶液中の電解分解によって実施される。
第２の拡散障壁の材料は、コバルト又はニッケルの合金、例えば、ＣｏＷＰ合金である。
第２の拡散障壁１０の成長は、例えば洗浄及びそれに続く乾燥によって停止される。
変形例として、自己活性化溶液が使用され得、すなわち、それは、溶液中に触媒を含有し、この場合、触媒の堆積段階が要求されない。この場合、第２の拡散障壁の材料は、使用される溶液がＤＭＡＢ（ジメチルアミノボラン）であるとき、例えば、ＣｏＷＢ合金又はＣｏＷＰＢ合金であり得る。
第２の拡散障壁１０は、有利にはコバルト又はニッケルの二元合金又は三元合金で作られる。これらの合金は、銅拡散に対する障壁としての特性を有する。
さらに、それらが銅の微小構造及びその結晶化度とは無関係に銅のライン上における局在化した選択的な成長を有し、それらが誘電障壁よりも良好な銅を用いた接着を有し、それらが導電性であり、それらが信頼性を改善するという利点をそれらが有する。
第２の拡散障壁用の材料は、例えば、以下のリスト：ＣｏＷＢ、ＣｏＷＰ、ＮｉＰ、ＮｉＷＢ、ＮｉＷ、ＮｉＢ、ＮｉＲｅＰ、ＮｉＭｏＰ、ＮｉＷＰ、ＣｏＷＰＢ、ＣｏＷＢＯ、ＣｏＭｏＰＯ等から選択され得る。
これらの材料の成膜プロセスは、以上に記載されたものと同様である。
好ましくは、例えば１Ω・ｃｍ未満の抵抗率である低抵抗率を有し、及び／又は一般的には４００℃又は２００℃未満である相対的に低い成膜温度を有し、及び／又は非常に高い温度安定性を有する材料が選択される。これは、好ましくはＣｏＷＰであり、１００℃で成膜され得る。ＣｏＷＰは、４００℃まで安定であり、４０μΩ・ｃｍ未満の抵抗率を有する。
銅上における拡散障壁１０の成膜は、如何なる表面粗さの増加ももたらさない。第２の拡散障壁の自由表面は、結果的に１ｎｍＲＭＳ未満の粗さを有する。
両方の要素が用意されると、そして必要性が認められれば、接触がもたらされる表面、特に誘電材料層の表面は、それらを直接ボンディングに適合させるために、すなわち表面を親水性にするために再活性化される。
本願において、接触角度が０°から２０°である場合、表面は親水性であると考えられ、角度は、可能な限り低いことが好ましい。
再活性化は、例えばＨｅ／Ｈ２、又は、Ｎ２／Ｈ２、又は、Ｏ２／Ｈ２のプラズマであるプラズマによって得られ得る。プラズマ再活性化は、それが再活性化表面の粗さを修正しないという利点を有する。
一例として、プラズマ処理は、例えば以下の条件：４５０Ｗの出力レベルで６０秒間、環境温度において８０ｍＴｏｒｒの圧力、及びＨｅ／Ｈ２ガスを用いて、Ｅｎｄｕｒａ５５００Ｂ（登録商標）装置を用いて実施され得る。
変形例として、続いて洗浄が行われる、ＨＦ又はＨ２ＳＯ４化学薬品を用いた化学的な再活性化が予想され得る。
次いで両方の表面が対向して配置され（図１Ｄ）、コバルト合金又はニッケル合金の第２の拡散障壁で覆われた銅パッド６は、第２の拡散障壁で覆われた銅パッドにおおよそ対向して配置され、表面が接触される。次いで、この領域は、親水性の直接ボンディングによって付着接触の状態になり、この直接ボンディングは、環境温度及び大気圧で得られ得る。コバルト又はニッケルの合金の第２の拡散障壁は、ボンディング及び直接ボンディングにも適合可能である。
接触がもたらされる要素の表面が十分に平坦である場合、すなわち、誘電領域の表面及び銅領域の表面が略同一平面にある場合、それらが接触された瞬間に、ボンディングは表面全体にわたって直接起こる。
少なくとも２００℃、例えば４００℃である温度における熱処理は、表面を接触させる動作中又は動作後に適用され得、この場合、それによって結合エネルギーが増加される。
第２の拡散障壁が窪まされた有利な場合において、段階（ｃ）において接触される表面は、有利には環境温度及び大気圧下において誘電領域において付着することによって開始し、次いで、熱処理は、少なくとも２００℃、例えば４００℃の温度で実施され、銅が広がることを可能にし、拡散障壁の材料が接触することを可能にし、最終的にこれらの銅領域間でボンディングする。
一般的に、１０μｍの側部を有し、５００ｎｍの厚さを有する銅パッドの場合、５から１０ｎｍ程度の凹部は、熱処理中に取り除かれ得る。第２の拡散障壁を形成する層は、一般的には１から２０ｎｍの厚さであろう。
窪まされた銅にボンディング領域がある場合、これは、表面が接触される際にボンディングが誘電領域においてのみ起こるという利点を与える。それが低温、一般的には環境温度において実現されると、ボンディングは弱くなる。表面が接触されるこの段階の後に、且つ、熱処理の段階の前に、例えばこの目的のために設定された位置合わせの交点の赤外線検出によって、２つの要素の位置合わせを確認することが可能であり、必要があれば、誘電領域において弱く付着している２つの要素を分離することが可能であり、熱処理を進める前により十分にそれらを再ボンディングすることが可能であり、熱処理は、誘電領域におけるボンディングを強固にするが、銅が広がることも可能にし、銅領域におけるボンディングを可能にする。ボンディングが金属領域において初めに実現されると、表面は強固に付着し、容易に分離し得ない。
熱処理による銅パッドの凹部の除去は、他の要因が一緒になって、銅パッドの寸法、及び、熱処理の温度条件に依存する。当業者は、これらのパラメータに従ってボンディング前にパッドの凹部の値を選択するだろう。さらに、組み立てられる２つの要素の銅パッドの凹部が異なる値を有し得るということが考えられる。
第２の拡散障壁が突出している場合、それらが接触されると、ボンディングは、銅領域において初めに起こり、熱処理が絶縁領域におけるボンディングを可能にする。
熱処理はまた、対向する銅領域間の満足のいく電気伝導を可能にする。
熱処理は、組立体の機械的抵抗を改善するために全ての場合において行われ得る。
全ての場合において、ボンディングは、プレートの面の領域を除いて、両方の要素の全ての表面にわたって最終的に起こる。
銅パッドの誤整列があると、誘電材料の銅拡散は、第２の拡散障壁１０、１１０によって妨げられる。それぞれ他の要素ＩＩ、Ｉの誘電材料の層に対するパッド６、１０６の銅の拡散がないという事実は、×印を付けられた矢印２０によって象徴的に示される。
ボンディング領域の方向における２つの要素のうちの１つの端部に局在化した圧力を印加することによってボンディングを開始するという選択がなされ得る。
本発明によるボンディング方法は、銅パッドを含む要素が非常に簡単に組み立てられることを可能にする一方で、誘電材料における銅拡散を防止することができる。さらに、それは、圧力及び／又は真空及び／又は高温を適用するための重厚な設備を使用する必要性を取り除く。
このプロセスは、それが高温を使用しないので、特にマイクロエレクトロニクスデバイスの製造に特に相応しい。しかしながら、それがこのような用途に限定されず、本発明によるプロセスが、他の応用分野において、焼き鈍し中に４００℃を超える温度を使用し得、４００℃という温度が、特に銅線を用いて相互接続を示唆するマイクロ電子部品のバックプレーンの工程において一般的に許容される最大温度であることは明らかに理解される。
２ 基板
４ 誘電材料層
６ パッド
８ 拡散障壁
１０ 拡散障壁
１２ 銅層
１４ エッチング領域
１６ アイランド
１８ 凹部形状プロファイル
２０ 矢印
１０２ 基板
１０４ 誘電材料層
１０６ 銅層
１０８ 拡散障壁
２０２ 基板
２０４ 誘電領域
２０６ パッド
２０８ 拡散領域
２１０ 拡散領域

Claims (14)

  1. 少なくとも１つの第１の誘電材料（４）によって分離された第１の銅部分（６）を備える第１の表面を有する第１の要素（Ｉ）及び少なくとも１つの第２の誘電材料（１０４）によって分離された第２の銅部分（１０６）を備える第２の表面を有する第２の要素（ＩＩ）の直接ボンディングによる組立方法であって、
    （Ａ）前記第１の表面及び前記第２の表面を研磨する段階であって、前記組み立てられる第１及び第２の表面が、粗さ及び親水性に関してボンディングによる組立に適合するようになる段階と、
    （Ｂ）前記第１の要素の前記第１の銅部分（６）に選択的に第１の拡散障壁（１０）を、前記第２の要素の前記第２の銅部分（１０６）に選択的に第２の拡散障壁（１１０）を形成する段階であって、前記第１の拡散障壁が、前記第１の誘電材料の第１の表面に対して窪まされ、前記窪まされた部分の表面が、前記第１の誘電材料の第１の表面から５ｎｍ未満の位置にあり、前記第２の拡散障壁が、前記第２の誘電材料の第２の表面に対して窪まされ、前記窪まされた部分の表面が、前記第２の誘電材料の第２の表面から５ｎｍ未満の位置にあり、前記第１及び第２の拡散障壁がコバルト又はニッケルの合金であるような段階と、
    （Ｃ）前記第１の要素の第１の表面を前記第２の要素の第２の表面に接触させる段階であって、前記第１及び第２の銅部分（６、１０６）が少なくとも部分的に互いに覆い合って重畳領域を形成し、直接ボンディングが、少なくとも前記第１の誘電材料及び前記第２の誘電材料の間に前記第１及び第２の銅部分の重畳領域に沿って得られるような段階と、
    を含む、組立方法。
  2. 段階（Ａ）が、
    （ａ）１ｎｍＲＭＳ未満の粗さ及び親水性表面を得るために前記第１及び第２の表面を研磨する少なくとも１つの段階と、
    （ｂ）前記研磨による粒子の存在及び腐食防止剤の大部分を除去するために前記第１及び第２の表面を洗浄する少なくとも１つの段階と、
    を含む、請求項１に記載の直接ボンディングによる組立方法。
  3. 前記第１及び第２の表面を接触させる前に、段階（Ｃ）が、前記第１及び第２の表面を再活性化する段階であって、それらが親水性であるようにする段階を含む、請求項１又は２に記載の直接ボンディングによる組立方法。
  4. 段階（Ｃ）における前記第１及び第２の表面の接触を開始する動作を環境温度及び環境圧力で行なう、請求項１又は３の何れかに記載の直接ボンディングによる組立方法。
  5. 前記重畳領域の前記銅部分間において段階（Ｃ）における前記直接ボンディングを環境温度及び大気圧で行なう、請求項４に記載の直接ボンディングによる組立方法。
  6. 前記銅部分間の前記重畳領域における前記直接ボンディングが熱処理後に得られる、請求項１から４の何れか一項に記載の直接ボンディングによる組立方法。
  7. 前記第１及び第２の表面を接触させる前に、段階（Ｃ）が、前記第１及び第２の表面を再活性化する段階であって、それらが親水性であるようにする段階を含み、前記第１及び第２の表面を、プラズマによって再活性化する、請求項１から６の何れか一項に記載の直接ボンディングによる組立方法。
  8. 段階（Ｂ）が、
    （ｂ１）前記第１の要素の第１の表面及び前記第２の要素の第２の表面を洗浄し、前記生来の銅酸化物を除去する段階と、
    （ｂ２）前記第１及び第２の表面に、前記銅と反応する触媒を堆積する段階と、
    （ｂ３）前記第１及び第２の拡散障壁（１０、１１０）を所定の厚さを超えて電解成長させる段階と、
    を含む、請求項１から７の何れか一項に記載の直接ボンディングによる組立方法。
  9. 前記第１及び第２の拡散障壁（１０、１１０）の前記合金が、ＣｏＷＢ、ＣｏＷＰ又はＣｏＷＢＰである、請求項１から８の何れか一項に記載の直接ボンディングによる組立方法。
  10. 段階（Ｂ）が、
    （ｂ１’）前記第１の要素の第１の表面及び前記第２の要素の第２の表面を洗浄し、前記生来の銅酸化物を除去する段階と、
    （ｂ２’）自己活性化溶液を用いて前記第１及び第２の銅部分（６、１０６）に前記第１及び第２の拡散障壁（１０、１１０）を成長させる段階と、
    を含む、請求項１から７の何れか一項に記載の直接ボンディングによる組立方法。
  11. 前記第１の要素（Ｉ’）が、第１の基板（２）、前記第１の基板（２）に成膜され、エッチング部分を有する第１の誘電材料層（４）、及び、前記第１の誘電材料層（４）を覆い、前記第１の誘電材料層（４）のエッチング部分を充填する第１の銅層（１２）を備え、
    前記第２の要素（ＩＩ’）が、第２の基板（２）、前記第２の基板（２）に成膜され、エッチング部分を有する第２の誘電材料層（４）、及び、前記第２の誘電材料層（４）を覆い、前記第２の誘電材料層（４）のエッチング部分を充填する第２の銅層（１２）を備え、
    段階（Ａ）が、
    （ａ１）ほぼ平坦な銅表面が得られるまで、平坦化化学溶液を用いて前記第１の要素の前記第１の銅層（１２）及び前記第２の要素の前記第２の銅層（１２）を化学機械的研磨する段階と、
    （ａ２）前記エッチング部分の外側の前記第１の誘電材料層（４）にある全ての銅が除去されるまで選択的な非平坦化化学溶液を用いて残部の前記第１の銅層を化学機械的研磨し、前記エッチング部分の外側の前記第２の誘電材料層（４）にある全ての銅が除去されるまで選択的な非平坦化化学溶液を用いて残部の前記第２の銅層を化学機械的研磨する段階と、
    を含む、請求項１から１０の何れか一項に記載の直接ボンディングによる組立方法。
  12. 前記第１の要素が、前記第１の誘電材料層（４）及び前記第１の銅層（１２）の間の他の第１の拡散障壁（８）を含み、前記第２の要素が、前記第２の誘電材料層（４）及び前記第２の銅層（１２）の間の他の第２の拡散障壁（８）を含み、段階（ａ２）において、前記第１の銅層（１２）が前記エッチング部分の外側の他の第１の拡散障壁（８）に現れるまで前記第１の銅層（１２）を研磨し、前記第２の銅層（１２）が前記エッチング部分の外側の他の第２の拡散障壁（８）に現れるまで前記第２の銅層（１２）を研磨する、請求項１１に記載の直接ボンディングによる組立方法。
  13. 前記第１の銅（６）を前記第１の誘電材料（４）の第１の表面から窪まし、前記第２の銅（６）を前記第２の誘電材料（４）の第２の表面から窪ます、請求項１から１２の何れか一項に記載の直接ボンディングによる組立方法。
  14. 前記第１の銅（６）を前記第１の誘電材料（４）の第１の表面から窪まし、前記第１の拡散障壁（１０）の成長を、その厚さが最大で前記第１の誘電材料層（４）の表面と前記窪まされた第１の銅表面との間の距離に等しいときに停止し、
    前記第２の銅（６）を前記第２の誘電材料（４）の第２の表面から窪まし、前記第２の拡散障壁（１０）の成長を、その厚さが最大で前記第２の誘電材料層（４）の表面と前記窪まされた第２の銅表面との間の距離に等しいときに停止する、請求項８、９又は１０の何れか一項に記載の直接ボンディングによる組立方法。
JP2017018334A 2010-07-21 2017-02-03 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法 Expired - Fee Related JP6286078B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1055936 2010-07-21
FR1055936A FR2963158B1 (fr) 2010-07-21 2010-07-21 Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013520154A Division JP6312434B2 (ja) 2010-07-21 2011-07-21 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法

Publications (2)

Publication Number Publication Date
JP2017108153A JP2017108153A (ja) 2017-06-15
JP6286078B2 true JP6286078B2 (ja) 2018-02-28

Family

ID=43610410

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013520154A Active JP6312434B2 (ja) 2010-07-21 2011-07-21 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法
JP2017018334A Expired - Fee Related JP6286078B2 (ja) 2010-07-21 2017-02-03 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013520154A Active JP6312434B2 (ja) 2010-07-21 2011-07-21 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法

Country Status (5)

Country Link
US (1) US9027821B2 (ja)
EP (1) EP2596524B1 (ja)
JP (2) JP6312434B2 (ja)
FR (1) FR2963158B1 (ja)
WO (1) WO2012010662A2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2986904A1 (fr) * 2012-02-14 2013-08-16 St Microelectronics Crolles 2 Systeme d'assemblage de puces
FR2990565B1 (fr) 2012-05-09 2016-10-28 Commissariat Energie Atomique Procede de realisation de detecteurs infrarouges
US8802538B1 (en) * 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
FR3011679B1 (fr) * 2013-10-03 2017-01-27 Commissariat Energie Atomique Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
FR3017993B1 (fr) 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
FR3021455B1 (fr) * 2014-05-21 2017-10-13 St Microelectronics Crolles 2 Sas Procede d'aplanissement d'evidements remplis de cuivre
CN105575834A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
EP3024019A1 (en) * 2014-11-24 2016-05-25 IMEC vzw Method for direct bonding of semiconductor substrates.
KR102267168B1 (ko) 2014-12-02 2021-06-21 삼성전자주식회사 반도체 장치의 제조 방법
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
US9960161B2 (en) * 2016-01-12 2018-05-01 International Business Machines Corporation Low resistive electrode for an extendable high-k metal gate stack
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
EP3367425A1 (en) * 2017-02-28 2018-08-29 IMEC vzw A method for direct bonding of semiconductor substrates
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
CN109148417A (zh) * 2018-09-03 2019-01-04 长江存储科技有限责任公司 一种晶圆的混合键合结构及方法
US10651157B1 (en) * 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
US20220018036A1 (en) * 2018-12-10 2022-01-20 Lam Research Corporation Low temperature direct copper-copper bonding
CN111477603B (zh) * 2019-01-23 2023-02-28 联华电子股份有限公司 三维集成电路及其制造方法
EP3734652A1 (en) * 2019-05-02 2020-11-04 ams AG Semiconductor device and method for manufacturing a semiconductor device
US20210320075A1 (en) * 2019-07-26 2021-10-14 Sandisk Technologies Llc Bonded assembly containing bonding pads spaced apart by polymer material, and methods of forming the same
KR20210021626A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
KR20210024893A (ko) 2019-08-26 2021-03-08 삼성전자주식회사 반도체 소자 제조 방법
KR20210025156A (ko) 2019-08-26 2021-03-09 삼성전자주식회사 반도체 장치 및 그 제조방법
US11088076B2 (en) * 2019-12-27 2021-08-10 Sandisk Technologies Llc Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners
CN111226311B (zh) 2020-01-07 2021-01-29 长江存储科技有限责任公司 金属-电介质键合方法和结构
US11742314B2 (en) * 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
KR20210151569A (ko) 2020-06-05 2021-12-14 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US11646282B2 (en) 2021-02-04 2023-05-09 Sandisk Technologies Llc Bonded semiconductor die assembly with metal alloy bonding pads and methods of forming the same
WO2023162264A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP4228770B2 (ja) * 2003-05-08 2009-02-25 ソニー株式会社 半導体装置の製造方法
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US7214605B2 (en) * 2003-10-09 2007-05-08 Intel Corporation Deposition of diffusion barrier
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
FR2891084A1 (fr) 2005-07-07 2007-03-23 St Microelectronics Sa REALISATION D'UNE BARRIERE CuSiN AUTO ALIGNEE
JP2007109989A (ja) * 2005-10-17 2007-04-26 Consortium For Advanced Semiconductor Materials & Related Technologies Ｃｍｐ方法
JP2007246980A (ja) * 2006-03-15 2007-09-27 Jsr Corp 無電解めっき液
JP2008153246A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2947571B1 (fr) 2009-07-03 2011-09-09 Commissariat Energie Atomique Procede de restauration d'un element en cuivre
FR2947481B1 (fr) 2009-07-03 2011-08-26 Commissariat Energie Atomique Procede de collage cuivre-cuivre simplifie

Also Published As

Publication number Publication date
EP2596524B1 (fr) 2018-11-21
JP6312434B2 (ja) 2018-04-18
WO2012010662A3 (fr) 2012-05-24
JP2013533629A (ja) 2013-08-22
US20130270328A1 (en) 2013-10-17
EP2596524A2 (fr) 2013-05-29
JP2017108153A (ja) 2017-06-15
FR2963158B1 (fr) 2013-05-17
FR2963158A1 (fr) 2012-01-27
WO2012010662A2 (fr) 2012-01-26
US9027821B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
JP6286078B2 (ja) 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法
KR101809698B1 (ko) 단순화된 구리-구리 부착 방법
JP3076244B2 (ja) 多層配線の研磨方法
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
US6638143B2 (en) Ion exchange materials for chemical mechanical polishing
KR100357894B1 (ko) 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법
US6103625A (en) Use of a polish stop layer in the formation of metal structures
US20060160475A1 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
JPH0777218B2 (ja) 同平坦面の金属層および絶縁層の形成方法
JP2004524440A (ja) 銅、タンタルおよび窒化タンタルの化学的機械的平坦化用組成物
US6995090B2 (en) Polishing slurry for use in CMP of SiC series compound, polishing method, and method of manufacturing semiconductor device
TWI459456B (zh) 研磨釕及其它膜的ｃｍｐ漿／方法
KR101273705B1 (ko) Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법
JP3033574B1 (ja) 研磨方法
US9620412B2 (en) Method for modifying the crystalline structure of a copper element
JP2000277612A (ja) 半導体装置の製造方法
KR102410845B1 (ko) 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
JP2953566B2 (ja) ウェハ研磨剤およびこれを用いた半導体装置の製造方法
JP2001326198A (ja) 銅系金属用研磨組成物、銅拡散防止材料用研磨組成物および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180202

R150 Certificate of patent or registration of utility model

Ref document number: 6286078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees