JP6277815B2 - 多層プリント配線基板、多層プリント配線基板の製造方法 - Google Patents
多層プリント配線基板、多層プリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP6277815B2 JP6277815B2 JP2014062864A JP2014062864A JP6277815B2 JP 6277815 B2 JP6277815 B2 JP 6277815B2 JP 2014062864 A JP2014062864 A JP 2014062864A JP 2014062864 A JP2014062864 A JP 2014062864A JP 6277815 B2 JP6277815 B2 JP 6277815B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- diameter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004020 conductor Substances 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010030 laminating Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007790 scraping Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
図1は本発明の第1の実施形態に係る多層プリント配線基板におけるスタブ除去工程を示す図であり、aは除去前、bは除去中、cは除去後である。
本実施形態の多層プリント配線基板多層プリント配線基板の製造方法によれば、加工性の良好な多層プリント配線基板、多層プリント配線基板の製造方法を提供することができる。
図5は、本発明の他の実施形態に係る多層プリント配線基板における導体管形成工程を示す図である。
本実施形態の多層プリント配線基板、多層プリント配線基板の製造方法によれば、加工性の良好な多層プリント配線基板、多層プリント配線基板の製造方法を提供することができる。
101−1,101−2,101−3,101−4,101−5,101−6,101−7,101−8 層
102 テーパー形状の貫通ビア
103,203,405,409,503 配線
104,204,403,404,504 径
105,205,505 スタブ
106,206,406,410 ドリル刃
107,407 孔部
108 導体管
202 貫通ビア
302 テーパー形状のドリル刃
303 テーパー形状の貫通孔
506 ヤスリ
507 メッキ部分の一部
Claims (10)
- 積層した複数の誘電体の境界の所定の層に配置した配線と、
前記誘電体の積層方向に配置した導体管と、
前記誘電体の積層方向に配置した絶縁部からなる孔部と、
を含み、
前記導体管は、前記積層方向に対して該導体管の管径が変化し、
前記孔部は、前記積層方向に対して該孔部の孔径が変化せず、
前記導体管と前記孔部は、前記配線が配置された層において接続する
多層プリント配線基板。 - 前記絶縁部は、前記誘電体内に配置した空洞領域を含む
請求項1に記載の多層プリント配線基板。 - 前記管径の変化は、前記層ごとに単調増加または単調減少である
請求項1または2に記載の多層プリント配線基板。 - 前記管径の変化は、前記積層方向に対して単調増加または単調減少である
請求項1から3のいずれか1項に記載の多層プリント配線基板。 - 前記管径と前記孔径は、前記接続する層において等しい
請求項1から4のいずれか1項に記載の多層プリント配線基板。 - 積層した複数の誘電体の境界の所定の層に配線を配置し、
導体管を前記誘電体の積層方向に配置し、
絶縁部からなる孔部を前記誘電体の積層方向に配置し、
前記積層方向に対して該導体管の管径を変化させ、
前記積層方向に対して該孔部の孔径を変化させず、
前記導体管と前記孔部を、前記配線が配置された層において接続させる
多層プリント配線基板の製造方法。 - 前記孔部の形成は、切削加工により行われる
請求項6に記載の多層プリント配線基板の製造方法。 - 前記切削加工は、ドリル刃を用いて行われる
請求項7に記載の多層プリント配線基板の製造方法。 - 前記切削加工は、ヤスリを用いて行われる
請求項7に記載の多層プリント配線基板の製造方法。 - 前記ドリル刃は、切削穴径が前記配線が配置された層における前記管径となる刃径を備える
請求項8に記載の多層プリント配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014062864A JP6277815B2 (ja) | 2014-03-26 | 2014-03-26 | 多層プリント配線基板、多層プリント配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014062864A JP6277815B2 (ja) | 2014-03-26 | 2014-03-26 | 多層プリント配線基板、多層プリント配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185777A JP2015185777A (ja) | 2015-10-22 |
JP6277815B2 true JP6277815B2 (ja) | 2018-02-14 |
Family
ID=54351966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014062864A Expired - Fee Related JP6277815B2 (ja) | 2014-03-26 | 2014-03-26 | 多層プリント配線基板、多層プリント配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6277815B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7567182B2 (ja) * | 2020-03-17 | 2024-10-16 | 日本電気株式会社 | 回路基板の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55132868U (ja) * | 1979-03-13 | 1980-09-20 | ||
JP2676084B2 (ja) * | 1988-03-23 | 1997-11-12 | 東芝ケミカル株式会社 | 多層回路板の基準穴穿孔方法およびその装置 |
JPH0550760U (ja) * | 1991-12-03 | 1993-07-02 | 株式会社三協精機製作所 | 樹脂回路基板 |
JP2814858B2 (ja) * | 1992-10-13 | 1998-10-27 | 日本電気株式会社 | プリント配線基板 |
JP3253784B2 (ja) * | 1993-12-17 | 2002-02-04 | 日立ビアメカニクス株式会社 | 多層プリント基板の内層パターン位置検出方法および穴明け加工方法並びにその装置 |
US20040118605A1 (en) * | 2002-12-20 | 2004-06-24 | Van Der Laan Ruud | Circuit board having a multi-functional hole |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
JP2012195389A (ja) * | 2011-03-15 | 2012-10-11 | Fujitsu Ltd | 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法 |
-
2014
- 2014-03-26 JP JP2014062864A patent/JP6277815B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015185777A (ja) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220338355A1 (en) | Methods of forming high aspect ratio plated through holes and high precision stub removal in a printed circuit board | |
US10201085B2 (en) | Methods of forming blind vias for printed circuit boards | |
WO2012103833A1 (zh) | 电镀通孔、印刷电路板以及制造电镀通孔的方法 | |
US10321560B2 (en) | Dummy core plus plating resist restrict resin process and structure | |
US20150351240A1 (en) | Print substrate, electronic device, and method of manufacturing print substrate | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
JP2016528742A (ja) | 2重直径のスルーホールエッジトリミングを使用する分割スルーホール形成の方法 | |
US9992880B2 (en) | Rigid-bend printed circuit board fabrication | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
JP6075745B2 (ja) | 多層プリント基板の製造方法 | |
JP6277815B2 (ja) | 多層プリント配線基板、多層プリント配線基板の製造方法 | |
US20150008029A1 (en) | Circuit board and method of manufacturing the same | |
US20150014044A1 (en) | High speed via | |
JP6367479B2 (ja) | 伝送線路ビア構造 | |
JP4296864B2 (ja) | 高速信号スタブレススルーホール多層プリント配線基板の製造方法、多層プリント配線基板 | |
US20060175081A1 (en) | method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material | |
JP6890471B2 (ja) | 印刷配線板および印刷配線板の製造方法 | |
JP2019071318A (ja) | 多層配線板及びその製造方法 | |
WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
KR20180075171A (ko) | Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법 | |
JP2009060151A (ja) | 積層配線板の製造方法 | |
US20190116661A1 (en) | Wiring board and manufacturing method for wiring board | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP6744034B1 (ja) | スルーホールビアおよび回路基板 | |
JP2017216327A (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6277815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |